JP2004172293A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2004172293A JP2004172293A JP2002335471A JP2002335471A JP2004172293A JP 2004172293 A JP2004172293 A JP 2004172293A JP 2002335471 A JP2002335471 A JP 2002335471A JP 2002335471 A JP2002335471 A JP 2002335471A JP 2004172293 A JP2004172293 A JP 2004172293A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- multilayer wiring
- base substrate
- wiring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】金属板の反り発生を防止してビルドアップ多層配線構造を形成できる半導体パッケージの製造方法を提供する。
【解決手段】（１）金属板の両面に、ビルドアップ多層配線構造の絶縁層を構成する樹脂の硬化温度よりは高温であるが、ビルドアップ多層配線構造が劣化する温度よりは低温である融点を持つ金属ろう材の層を形成することによりベース基板を作製する工程、（２）上記ベース基板の両面の上記金属ろう材層上にそれぞれビルドアップ多層配線構造を同時並行的に形成する工程、および（３）加熱により上記ろう材層を溶融させた状態で上記両面の各ビルドアップ多層配線構造をそれぞれ上記ベース基板から引き剥がす工程を含む。
【選択図】 図１０
【解決手段】（１）金属板の両面に、ビルドアップ多層配線構造の絶縁層を構成する樹脂の硬化温度よりは高温であるが、ビルドアップ多層配線構造が劣化する温度よりは低温である融点を持つ金属ろう材の層を形成することによりベース基板を作製する工程、（２）上記ベース基板の両面の上記金属ろう材層上にそれぞれビルドアップ多層配線構造を同時並行的に形成する工程、および（３）加熱により上記ろう材層を溶融させた状態で上記両面の各ビルドアップ多層配線構造をそれぞれ上記ベース基板から引き剥がす工程を含む。
【選択図】 図１０
Description
【０００１】
【発明の属する技術分野】
本発明は、ビルドアップ多層配線構造を有する半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】
従来、ビルドアップ多層配線構造を有する半導体パッケージは、例えば特許文献１に開示されている方法により製造されている。この従来方法でも行なわれているように、近年の小型化の趨勢に対応すべく、半導体パッケージはキャパシタ（コンデンサ）を内蔵することが要請されている。
【０００３】
本出願人は、特願２００１−３９４６９４（未公開）において、キャパシタ内蔵型半導体パッケージにおいて、搭載した半導体素子の電極端子からキャパシタに至る導電回路を最短化して、高速化（高周波化）された半導体素子を搭載した場合でも、半導体素子に供給する電源等を安定化するために、半導体パッケージの半導体素子搭載面の直下にキャパシタを配して半導体素子を直接電気的に接続できるようにした半導体パッケージを提案した。
【０００４】
上記本出願人提案（未公開）の方法においては、キャパシタを内蔵しビルドアップ多層配線構造を有する半導体パッケージは図１〜３に示した方法により製造される。
【０００５】
まず、図１（１）に示すように、銅等の金属から成る金属板１０の一面側に、ポリイミド等の樹脂を塗布して薄いエッチングストッパー層１２を形成する。
【０００６】
次に、エッチングストッパー層１２上に、無電解めっきにより銅等の金属薄膜を形成した後、この金属薄膜上にガイドレジストをパターニングしてから、金属薄膜を給電層とする電解めっきにより銅等の接続パッド１４ａ〜１４ｄを形成する。その後、レジスト剥離液によりガイドレジストを除去する（図１（２））。
【０００７】
次に、上記接続パッド１４ａ〜１４ｄのうち、キャパシタ用接続パッド１４ｂ、１４ｃに、キャパシタ１６の外部接続端子１６ａ、１６ａをはんだ接合してキャパシタ１６を搭載する（図１（３））。
【０００８】
キャパシタ１６を搭載した側の金属板１０の全面に樹脂層１８をラミネートすることにより、キャパシタ１６の他面側の外部接続端子１６ｂ、１６ｂまでを覆う。樹脂層１８は、エポキシ、ポリイミド、ポリフェニレンエーテル等の樹脂の塗布、あるいはこれらの樹脂から成る樹脂シートの積層により形成できる（図１（４））。
【０００９】
上記の樹脂層１８に、エッチングやレーザによって、ビア穴２０を開口する。これにより、ビア穴２０の底部に、接続パッド１４ａおよび１４ｄと、キャパシタ１６の他面側の外部接続端子１６ｂ、１６ｂが露出する（図１（５））。
【００１０】
次に、図２（１）に示すように、ビア穴２０の内部を含む金属板１０のキャパシタ１４搭載面全体に、無電解めっきにより銅等の金属薄膜を形成した後、金属薄膜上にガイドレジストをパターニングしてから、金属薄膜を給電層とする電解めっきにより銅等の金属から成るビア２２および配線パターン（接続パッドを含む）２４を形成する。その後、ベースエッチングによりガイドレジストを除去する。
【００１１】
次に、配線パターン２４形成面全体に樹脂層２６をラミネートすることにより、配線パターン２４を覆う（図２（２））。
【００１２】
更に、図１（５）および図２（１）に関して説明したのと同様の操作により、樹脂層２６にビア穴開口し、配線パターン２４の所定箇所を露出させ、全面に無電解めっきにより金属薄膜を形成し、金属薄膜上にガイドレジスト層をパターニングし、電解めっきによりビア２８および配線パターン（接続パッドを含む）３０を形成する。同様の処理をもう一度繰り返すことにより、樹脂層３２、ビア３４および配線パターン（接続パッドを含む）３６を形成する（図２（３））。
【００１３】
次に、図３（１）に示すように、配線パターン３６の所定箇所を接続パッドとして露出させるようにソルダレジスト３８を形成する。
【００１４】
次に、金属板１０の何も形成していない側の表面（図中の上面）上にガイドレジストをパターニングした後、金属板１０をエッチングし開口４０を形成してエッチングストッパー層１２を露出させ、このエッチングストッパー層１２の露出部分をプラズマエッチングにより除去して接続パッド１４ａ〜１４ｄを露出させる。これにより、半導体パッケージ５０が完成する（図３（２）：ただし、半導体素子４２は未搭載の状態）。そして、接続パッド１４ａ〜１４ｄの露出面（図中の上面）に半導体素子４２の電極端子４４ａ〜４４ｄを各々はんだ接続することにより半導体素子４２を搭載し、一方、図中下面側のソルダレジスト３８から露出している接続パッド３６に外部接続端子としてはんだボール４６を接合する（図３（２））。この構造においては、半導体素子４２の電極端子４４ｂ、４４ｃはそれぞれ接続パッド１４ｂ、１４ｃを介してキャパシタ１６の外部接続端子１６ａ、１６ａと接続され、半導体素子４２からキャパシタ１６に至る導体回路が最短化され、高周波化に際しても半導体素子への電源供給等を安定化できる。
【００１５】
しかし、上記従来の方法では、金属板１０の片面側にビルドアップ多層配線構造を形成するに際して、各配線層の樹脂層１８、２６、３２を順次加熱硬化させていく過程で硬化時に生ずる樹脂層の収縮により、金属板１０に反りが発生してしまい、以降の搬送等に支障を来たすという問題があった。更に、埋め込んだキャパシタ等の電子部品が反りの発生によって割れてしまうという問題があった。
【００１６】
【特許文献１】
特開２００１−２７４０３４号公報（特に、段落０００５〜０００８、段落００２５〜００３３）
【００１７】
【発明が解決しようとする課題】
本発明は、上記従来の問題を解消して、金属板の反り発生を防止してビルドアップ多層配線構造を形成できる半導体パッケージの製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記の目的を達成するために、本発明の多層配線構造を有する半導体パッケージの製造方法は、
金属板の両面に、多層配線構造の絶縁層を構成する樹脂の硬化温度よりは高温であるが、多層配線構造が劣化する温度よりは低温である融点を持つ金属ろう材の層を形成することによりベース基板を作製する工程、
上記ベース基板の両面の上記金属ろう材層上にそれぞれ多層配線構造を同時並行的に形成する工程、および
加熱により上記ろう材層を溶融させた状態で上記両面の各多層配線構造をそれぞれ上記ベース基板から引き剥がす工程
を含むことを特徴とする。
【００１９】
特に、本発明の望ましい実施形態によれば、キャパシタを内蔵する半導体パッケージを得ることができ、その際には、前記ベース基板を得る工程の後、前記多層配線構造を形成する工程の前に、前記ベース基板の両面の前記金属ろう材層上にそれぞれキャパシタを載置し該キャパシタの外部接続端子用バンプを該金属ろう材層に圧入して仮固定する工程と、該仮固定されたキャパシタを樹脂層で埋め込む工程とを更に含み、該樹脂層上に前記多層配線構造を形成する。
【００２０】
更に望ましい実施形態によれば、前記ベース基板を作製する工程において、前記金属板の両面に、前記金属ろう材に対する濡れ性の低い金属の層を形成した後、この金属層の上に前記金属ろう材の層を形成することによりベース基板を作製する。
【００２１】
本発明の方法によれば、ベース基板の両面の金属ろう材層上にそれぞれビルドアップ多層配線構造を同時並行的に形成するので、常にベース基板両面に同等の積層数でビルドアップ層が存在しており、各ビルドアップ層における樹脂層の加熱硬化の際に生ずる硬化収縮に伴う応力がベース基板両面間で釣り合っている状態を維持できるため、ベース基板の反りを発生させることなくビルドアップ多層配線構造を形成することができる。
【００２２】
そして、ベース基板とビルドアップ多層配線構造とを接合している金属ろう材を溶融することによりベース基板両面のビルドアップ多層配線構造を容易に分離することができる。金属ろう材は、融点がビルドアップ多層配線構造の樹脂硬化温度より高温であるので、樹脂硬化のための加熱により溶融することがなく、支障なくビルドアップ多層配線構造を形成できる。一方、金属ろう材の融点は、ビルドアップ多層配線構造が劣化する温度より低温であるので、金属ろう材を溶融させるための加熱によりビルドアップ多層配線構造を劣化させることがない。
【００２３】
ベース基板を作製する工程において、金属板の両面に、金属ろう材に対する濡れ性の低い金属の層を形成した後、この金属層の上に金属ろう材の層を形成するようにすれば、ベース基板両面からビルドアップ多層配線構造を分離することがより容易に行なえて望ましい。
【００２４】
更に、本発明によれば、同時並行的な両面処理によってベース基板の両面に同時に半導体パッケージを作製することができるので、片面処理による従来の方法に比べて生産性がほぼ倍増する。
【００２５】
また、ビルドアップ多層配線構造を形成する金属板はエッチングも溶融もする必要がなくそのまま維持されるので、金属板が再利用可能になり、間接材のコストを低減できる。従来は、半導体素子を搭載するために金属板をエッチングすることが必要であったため、半導体パッケージを一回製造する毎に金属板を消耗していた。
【００２６】
【発明の実施の形態】
〔実施形態１〕
図４〜７を参照して、本発明の望ましい実施形態により、キャパシタを内蔵したビルドアップ多層配線構造を有する半導体パッケージを製造する手順の一例を説明する。
【００２７】
図４（１）に示すように、金属板１１０の両面に金属層１１２と金属ろう材層１１４とをこの順に重ねて形成し、ベース基板１１６とする。層１１４の金属ろう材は、ビルドアップ多層配線構造の絶縁層を構成する樹脂の硬化温度より高温であるが、ビルドアップ多層配線構造が劣化する温度よりは低温である融点を持つ金属ろう材とする。また、金属層１１２の金属は、上記金属ろう材に対する濡れ性が低い金属とする。
【００２８】
典型的な一例としては、金属板１１０は厚さ０．２ｍｍの銅（Ｃｕ）板であり、その両面に金属層１１２として厚さ０．１μｍのクロム（Ｃｒ）層、その上の金属ろう材層１１４として厚さ５μｍの錫（Ｓｎ）層を、それぞれスパッタリングまたは蒸着法により形成する。金属層１１２を構成するクロム（Ｃｒ）は、金属ろう材層１１４のＳｎに対する濡れ性が低いため、完成したビルドアップ多層配線構造をベース基板１１６から分離することがより容易になる。
【００２９】
ビルドアップ層の絶縁層を構成する樹脂としてはエポキシ、ポリイミド、ポリフェニレンエーテル等を用いる。これらの硬化温度は１８０〜２００℃程度であり、これに対してＳｎは融点が２３２℃であるから、樹脂硬化のための加熱により金属ろう材層１１４のＳｎは融解することなく維持される。
【００３０】
一方、ビルドアップ多層配線構造は２６０℃程度で数分間までは劣化せず耐え得るので、金属ろう材層１１４のＳｎを融解するための加熱により劣化が生ずることはない。
【００３１】
なお、金属板１１０のＣｕは融点が１０８３℃、金属層１１２のＣｒは融点が１８９０℃であり、樹脂硬化やＳｎ融解の温度より遥かに高温であり、何ら影響を受けない。
【００３２】
次に、図４（２）に示すように、ベース基板１１６の両面にそれぞれキャパシタ１１８を仮固定する。これは、キャパシタ１１８をベース基板１１６の金属ろう材層１１４上に載置して押圧し、キャパシタ１１８の一方の面に形成されている外部接続端子用バンプ１２０を金属ろう材層１１４に圧入することによって行なう。キャパシタ１１８の外部接続端子用バンプ１２０は、Ｃｕバンプを形成した後に、電解Ｎｉめっきと電解Ａｕめっきとを順次行なって形成されている。これにより外部接続端子用バンプ１２０は最表層がＡｕで形成され、金属ろう材層１１４のＳｎよりも硬いので圧入によりＳｎ中に数μｍの深さで食い込んで仮固定される。
【００３３】
次に、図４（３）に示すように、ベース基板１１６の両面に樹脂層１２２をラミネートすることにより、キャパシタ１１８の他方の面に形成されている外部接続端子１２４までを覆う。樹脂層１２２の樹脂として流れ性の良い樹脂を用いることにより、キャパシタ１１８の外部接続端子用バンプ１２０側の面とベース基板１１６の表面（金属ろう材層１１４の表面）との間の間隙も樹脂によって充填する。
【００３４】
次に、図５（１）に示すように、レーザ加工により樹脂層１２２にビア穴１２６’を開口して外部接続端子１２４を露出させる。
【００３５】
次に、図５（２）に示すように、ベース基板１１６の両面について、Ｃｕから成るビア１２６および配線パターン１２８を形成する。これは、ＣｒＣｕスパッタリングによりシード層を形成し、その上にめっきレジストをパターニングした後、セミアディティブ法により行なう。なお、シード層は銅の無電解めっきで形成してもよい。
【００３６】
更に、図６（１）に示すように、ベース基板１１６の両面について、樹脂層１３０、ビア１３２、配線パターン（接続パッドを含む）１３４を形成する。これは、図４（３）、図５（１）、図５（２）の各工程と同様の操作を順次繰り返すことにより行なう。
【００３７】
そして、図６（２）に示すように、配線パターン１３４の所定箇所を接続パッドとして露出させるようにソルダレジスト１３６を形成した後、露出した接続パッド１３４上に無電解ＮｉＡｕめっき層１３８を形成する。
【００３８】
以上のようにビルドアップ処理を完了したら、図７（１）に示すように、オーブン内で２４０℃に加熱して、融点２３２℃のＳｎから成る金属ろう材層１１４を溶融させ、ベース基板１１６の両面からそれぞれビルドアップ多層配線構造１００’を引き剥がす。その後、各ビルドアップ多層配線構造１００’をＳｎ剥離液中に浸漬して、表面の残留Ｓｎを除去する。これにより、キャパシタ１１８の外部接続端子用バンプ１２０はＳｎから成る金属ろう材層１１４中に食い込んでいた先端部分が露出する。
【００３９】
ベース基板１１６’は、Ｃｕから成る金属板１１０の両面にＣｒから成る金属層１１２のみを備えた状態で回収され、金属層１１２上に金属ろう材層１１４をスパッタリングまたは蒸着することにより図４（１）に示した初期状態に回復し、図４（２）以降の処理に供して再利用できる。
【００４０】
次に、図７（２）に示すように、キャパシタ１１８の外部接続端子用バンプ１２０が露出した側の表面の周縁部に、接着剤１４０付きの枠型スティフナー１４２を貼り付け、枠型スティフナー１４２に囲まれた外部接続端子用バンプ１２０の配設領域は露出した状態で残し半導体素子搭載用の開口１４３とする。これにより、キャパシタ１１８を内蔵したビルドアップ多層配線構造１００’を有する半導体パッケージ１００が得られる。
【００４１】
この半導体パッケージ１００に、図７（３）に示すように、開口１４３内に半導体素子１４４を配置し、キャパシタ１１８の外部接続端子用バンプ１２０の露出先端に半導体素子１４４の電極端子１４６を各々はんだ接続することにより２個の半導体素子１４４を搭載し、一方、図中下面側のソルダレジスト１３６から露出している接続パッド１３４の無電解ＮｉＡｕめっき面１３８に外部接続端子としてはんだボール１４８を接合する。この構造においては、半導体素子１４４の電極端子１４６はそれぞれキャパシタ１１８の外部接続端子用バンプ１２０と接続され、半導体素子１４４からキャパシタ１１８に至る導体回路が最短化され、高周波化に際しても半導体素子への電源供給等を安定化できる。
【００４２】
なお、キャパシタ１１８は、半導体素子１４４の信号用の電極端子１４６と接続する外部接続端子用バンプ１２０が、キャパシタ１１８内部を貫通する導体によって外部接続端子１２４に直接接続している構造である。
【００４３】
また、図７（３）には１個の半導体素子１４４を搭載した例を示したが、複数個の半導体素子を搭載してもよい。
【００４４】
更に、本実施形態では金属ろう材層１１４を構成する金属ろう材としてＳｎを用いたが、これに限定する必要はなく、前述したように、ビルドアップ多層配線構造の絶縁層を構成する樹脂の硬化温度より高温であるが、ビルドアップ多層配線構造が劣化する温度よりは低温である融点を持つ金属ろう材であればよく、例えばＰｂ−Ｓｎ合金等、他の金属ろう材を用いてもよい。
【００４５】
本実施形態では、キャパシタを内蔵する半導体パッケージを本発明の方法により製造する例を説明したが、以下に説明するようにキャパシタを内蔵しない半導体パッケージの製造にも本発明を適用して同様の作用効果を得ることができる。
〔実施形態２〕
図８〜１１を参照して、本発明の一実施形態により、キャパシタを内蔵しないビルドアップ多層配線構造を有する半導体パッケージを製造する手順の一例を説明する。
【００４６】
図８（１）に示すように、金属板２１０の両面に金属ろう材層２１２を形成し、ベース基板２１４とする。もちろん、実施形態１のように、層２１２の金属ろう材に対する濡れ性が低い金属の層１１２を金属板２１０に形成し、その上に金属ろう材層２１２を形成して、完成後のビルドアップ多層配線構造をベース基板から分離することをより容易にすることもできるが、本実施形態のように濡れ性の低い金属の層１１２を省略しても、ビルドアップ多層配線構造をベース基板から分離することは可能である。
【００４７】
典型的な一例としては、金属板２１０は厚さ０．２ｍｍの銅（Ｃｕ）板であり、その両面に金属ろう材層２１２として厚さ５μｍの錫（Ｓｎ）層をスパッタリングまたは蒸着法により形成する。
【００４８】
ビルドアップ層の絶縁層を構成する樹脂としてはエポキシ、ポリイミド、ポリフェニレンエーテル等を用いる。これらの硬化温度は１８０〜２００℃程度であり、これに対してＳｎは融点が２３２℃であるから、樹脂硬化のための加熱により金属ろう材層２１２のＳｎは融解することなく維持される。
【００４９】
一方、ビルドアップ多層配線構造は２６０℃程度で数分間までは劣化せず耐え得るので、金属ろう材層２１２のＳｎを融解するための加熱により劣化が生ずることはない。
【００５０】
なお、金属板２１０のＣｕは融点が１０８３℃であり、樹脂硬化やＳｎ融解の温度より遥かに高温であり、何ら影響を受けない。
【００５１】
次に、図８（２）に示すように、ベース基板２１４の両面にそれぞれＣｕ等から成る給電層２１６をスパッタリングまたは無電解めっきにより厚さ０．３μｍに形成する。
【００５２】
次に、図８（３）に示すように、ベース基板２１４両面の給電層２１６上にめっきレジスト（図示せず）をパターニングした後に、セミアディティブ法により電解Ｃｕめっきを行なって外部接続端子２１８を形成し、最後に上記レジストを除去する。
【００５３】
次に、図８（４）に示すように、ベース基板２１４の両面に樹脂層２２０をラミネートすることにより、外部接続端子２１８を覆う。
【００５４】
次に、図９（１）に示すように、レーザ加工により樹脂層２２０にビア穴２２２’を開口して外部接続端子２１８を露出させる。
【００５５】
次に、図９（２）に示すように、ベース基板２１４の両面について、Ｃｕから成るビア２２２および配線パターン２２４を形成する。これは、ＣｒＣｕスパッタリングによりシード層を形成し、その上にめっきレジストをパターニングした後、セミアディティブ法により行なう。なお、シード層は銅の無電解めっきで形成してもよい。
【００５６】
更に、図９（３）に示すように、ベース基板２１４の両面について、樹脂層２２６、ビア２２８、配線パターン（接続パッドを含む）２３０を形成する。これは、図８（４）、図９（１）、図９（２）の各工程と同様の操作を順次繰り返すことにより行なう。
【００５７】
そして、図１０（１）に示すように、配線パターン２３０の所定箇所を接続パッドとして露出させるようにソルダレジスト２３２を形成した後、露出した接続パッド２３０上に無電解ＮｉＡｕめっき層２３４を形成する。
【００５８】
以上のようにビルドアップ処理を完了したら、図１０（２）に示すように、オーブン内で２４０℃に加熱して、融点２３２℃のＳｎから成る金属ろう材層２１２を溶融させ、ベース基板２１４’の両面からそれぞれビルドアップ多層配線構造２００’を引き剥がす。その後、各ビルドアップ多層配線構造２００’をＳｎ剥離液中に浸漬して、表面の残留Ｓｎを除去する。
【００５９】
ベース基板２１４’は、Ｃｕ板２１０のみから成る状態で回収され、両面にＳｎろう材層２１２をスパッタリングまたは蒸着することにより、図８（１）に示した初期状態に回復し、図８（２）以降の処理に供して再利用できる。
【００６０】
次に、図１１（１）に示すように、電解Ｃｕめっき用の給電層２１６として用いた無電解めっきＣｕ層をソフトエッチングにより除去する。これにより、外部接続端子２１８が露出する。
【００６１】
次に、図１１（２）に示すように、外部接続端子２１８にはんだ印刷を行い、リフローしてはんだボール２４０を形成する。そして、外部接続端子２１８が露出した側の表面の周縁部に、接着剤２３６付きの枠型スティフナー２３８を貼り付け、枠型スティフナー２３８に囲まれた外部接続端子２１８の配設領域は露出した状態で残し半導体素子搭載用の開口２４２とする。これにより、ビルドアップ多層配線構造２００’を有する半導体パッケージ２００が得られる。
【００６２】
この半導体パッケージ２００に、図１１（３）に示すように、開口２４２内に半導体素子２４４を配置し、外部接続端子２１８のはんだボール２４０に半導体素子２４４の各電極バンプ２４６を各々はんだ接合することにより２個の半導体素子２４４を搭載し、一方、反対側の面（図中下面）のソルダレジスト２３２から露出している接続パッド２３０の無電解ＮｉＡｕめっき面２３４に外部接続端子としてはんだボール２４８を接合する。
【００６３】
なお、図１１（３）には１個の半導体素子２４４を搭載した例を示したが、複数個の半導体素子を搭載してもよい。
【００６４】
また、本実施形態では金属ろう材層２１２を構成する金属ろう材としてＳｎを用いたが、これに限定する必要はなく、前述してように、ビルドアップ多層配線構造の絶縁層を構成する樹脂の硬化温度より高温であるが、ビルドアップ多層配線構造が劣化する温度よりは低温である融点を持つ金属ろう材であればよく、例えばＰｂ−Ｓｎ合金等、他の金属ろう材を用いてもよい。
【００６５】
【発明の効果】
本発明によれば、金属板の反り発生を防止してビルドアップ多層配線構造を形成できる半導体パッケージの製造方法が提供される。
【図面の簡単な説明】
【図１】図１は、従来の方法により、ビルドアップ多層配線構造を有する半導体パッケージを製造する工程を示す断面図である。
【図２】図２は、図１の工程に続く工程を示す断面図である。
【図３】図３は、図２の工程に続く工程を示す断面図である。
【図４】図４は、本発明の一実施形態により、キャパシタを内蔵したビルドアップ多層配線構造を有する半導体パッケージを製造する工程を示す断面図である。
【図５】図５は、図４の工程に続く工程を示す断面図である。
【図６】図６は、図５の工程に続く工程を示す断面図である。
【図７】図７は、図６の工程に続く工程を示す断面図である。
【図８】図８は、本発明の他の実施形態により、キャパシタを内蔵しないビルドアップ多層配線構造を有する半導体パッケージを製造する工程を示す断面図である。
【図９】図９は、図８の工程に続く工程を示す断面図である。
【図１０】図１０は、図９の工程に続く工程を示す断面図である。
【図１１】図１１は、図１０の工程に続く工程を示す断面図である。
【符号の説明】
１０…金属板
１２…エッチングストッパー層
１４ａ、１４ｂ、１４ｃ、１４ｄ…接続パッド
１６…キャパシタ
１６ａ、１６ｂ…外部接続端子
１８、２６、３２…樹脂層
２０…ビア穴
２２、２８、３４…ビア
２４、３０、３６…配線パターン
３８…ソルダレジスト
４０…開口
４２…半導体素子
４４ａ、４４ｂ、４４ｃ、４４ｄ…電極端子
５０…半導体パッケージ
１００…半導体パッケージ
１００’…ビルドアップ多層配線構造
１１０…金属板
１１２…金属ろう材層
１１４…金属層
１１６…ベース基板
１１８…キャパシタ
１２０…外部接続端子用バンプ
１２２…樹脂層
１２４…外部接続端子
１２６’…ビア穴
１２６…ビア
１２８…配線パターン
１３０…樹脂層
１３２…ビア
１３４…配線パターン
１３６…ソルダレジスト
１３８…無電解ＮｉＡｕめっき層
１４０…接着剤
１４２…枠型スティフナー
１４３…開口
１４４…半導体素子
１４６…電極端子
１４８…はんだボール
２００…半導体パッケージ
２００’…ビルドアップ多層配線構造
２１０…金属板
２１２…金属ろう材層
２１４…ベース基板
２１６…給電層
２１８…外部接続端子
２２０…樹脂層
２２２’…ビア穴
２２２…ビア
２２４…配線パターン
２２６…樹脂層
２２８…ビア
２３０…配線パターン（接続パッドを含む）
２３２…ソルダレジスト
２３４…無電解ＮｉＡｕめっき層
２３６…接着剤
２３８…枠型スティフナー
２４０…はんだボール
２４２…開口
２４４…半導体素子
２４６…電極バンプ
２４８…はんだボール
【発明の属する技術分野】
本発明は、ビルドアップ多層配線構造を有する半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】
従来、ビルドアップ多層配線構造を有する半導体パッケージは、例えば特許文献１に開示されている方法により製造されている。この従来方法でも行なわれているように、近年の小型化の趨勢に対応すべく、半導体パッケージはキャパシタ（コンデンサ）を内蔵することが要請されている。
【０００３】
本出願人は、特願２００１−３９４６９４（未公開）において、キャパシタ内蔵型半導体パッケージにおいて、搭載した半導体素子の電極端子からキャパシタに至る導電回路を最短化して、高速化（高周波化）された半導体素子を搭載した場合でも、半導体素子に供給する電源等を安定化するために、半導体パッケージの半導体素子搭載面の直下にキャパシタを配して半導体素子を直接電気的に接続できるようにした半導体パッケージを提案した。
【０００４】
上記本出願人提案（未公開）の方法においては、キャパシタを内蔵しビルドアップ多層配線構造を有する半導体パッケージは図１〜３に示した方法により製造される。
【０００５】
まず、図１（１）に示すように、銅等の金属から成る金属板１０の一面側に、ポリイミド等の樹脂を塗布して薄いエッチングストッパー層１２を形成する。
【０００６】
次に、エッチングストッパー層１２上に、無電解めっきにより銅等の金属薄膜を形成した後、この金属薄膜上にガイドレジストをパターニングしてから、金属薄膜を給電層とする電解めっきにより銅等の接続パッド１４ａ〜１４ｄを形成する。その後、レジスト剥離液によりガイドレジストを除去する（図１（２））。
【０００７】
次に、上記接続パッド１４ａ〜１４ｄのうち、キャパシタ用接続パッド１４ｂ、１４ｃに、キャパシタ１６の外部接続端子１６ａ、１６ａをはんだ接合してキャパシタ１６を搭載する（図１（３））。
【０００８】
キャパシタ１６を搭載した側の金属板１０の全面に樹脂層１８をラミネートすることにより、キャパシタ１６の他面側の外部接続端子１６ｂ、１６ｂまでを覆う。樹脂層１８は、エポキシ、ポリイミド、ポリフェニレンエーテル等の樹脂の塗布、あるいはこれらの樹脂から成る樹脂シートの積層により形成できる（図１（４））。
【０００９】
上記の樹脂層１８に、エッチングやレーザによって、ビア穴２０を開口する。これにより、ビア穴２０の底部に、接続パッド１４ａおよび１４ｄと、キャパシタ１６の他面側の外部接続端子１６ｂ、１６ｂが露出する（図１（５））。
【００１０】
次に、図２（１）に示すように、ビア穴２０の内部を含む金属板１０のキャパシタ１４搭載面全体に、無電解めっきにより銅等の金属薄膜を形成した後、金属薄膜上にガイドレジストをパターニングしてから、金属薄膜を給電層とする電解めっきにより銅等の金属から成るビア２２および配線パターン（接続パッドを含む）２４を形成する。その後、ベースエッチングによりガイドレジストを除去する。
【００１１】
次に、配線パターン２４形成面全体に樹脂層２６をラミネートすることにより、配線パターン２４を覆う（図２（２））。
【００１２】
更に、図１（５）および図２（１）に関して説明したのと同様の操作により、樹脂層２６にビア穴開口し、配線パターン２４の所定箇所を露出させ、全面に無電解めっきにより金属薄膜を形成し、金属薄膜上にガイドレジスト層をパターニングし、電解めっきによりビア２８および配線パターン（接続パッドを含む）３０を形成する。同様の処理をもう一度繰り返すことにより、樹脂層３２、ビア３４および配線パターン（接続パッドを含む）３６を形成する（図２（３））。
【００１３】
次に、図３（１）に示すように、配線パターン３６の所定箇所を接続パッドとして露出させるようにソルダレジスト３８を形成する。
【００１４】
次に、金属板１０の何も形成していない側の表面（図中の上面）上にガイドレジストをパターニングした後、金属板１０をエッチングし開口４０を形成してエッチングストッパー層１２を露出させ、このエッチングストッパー層１２の露出部分をプラズマエッチングにより除去して接続パッド１４ａ〜１４ｄを露出させる。これにより、半導体パッケージ５０が完成する（図３（２）：ただし、半導体素子４２は未搭載の状態）。そして、接続パッド１４ａ〜１４ｄの露出面（図中の上面）に半導体素子４２の電極端子４４ａ〜４４ｄを各々はんだ接続することにより半導体素子４２を搭載し、一方、図中下面側のソルダレジスト３８から露出している接続パッド３６に外部接続端子としてはんだボール４６を接合する（図３（２））。この構造においては、半導体素子４２の電極端子４４ｂ、４４ｃはそれぞれ接続パッド１４ｂ、１４ｃを介してキャパシタ１６の外部接続端子１６ａ、１６ａと接続され、半導体素子４２からキャパシタ１６に至る導体回路が最短化され、高周波化に際しても半導体素子への電源供給等を安定化できる。
【００１５】
しかし、上記従来の方法では、金属板１０の片面側にビルドアップ多層配線構造を形成するに際して、各配線層の樹脂層１８、２６、３２を順次加熱硬化させていく過程で硬化時に生ずる樹脂層の収縮により、金属板１０に反りが発生してしまい、以降の搬送等に支障を来たすという問題があった。更に、埋め込んだキャパシタ等の電子部品が反りの発生によって割れてしまうという問題があった。
【００１６】
【特許文献１】
特開２００１−２７４０３４号公報（特に、段落０００５〜０００８、段落００２５〜００３３）
【００１７】
【発明が解決しようとする課題】
本発明は、上記従来の問題を解消して、金属板の反り発生を防止してビルドアップ多層配線構造を形成できる半導体パッケージの製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記の目的を達成するために、本発明の多層配線構造を有する半導体パッケージの製造方法は、
金属板の両面に、多層配線構造の絶縁層を構成する樹脂の硬化温度よりは高温であるが、多層配線構造が劣化する温度よりは低温である融点を持つ金属ろう材の層を形成することによりベース基板を作製する工程、
上記ベース基板の両面の上記金属ろう材層上にそれぞれ多層配線構造を同時並行的に形成する工程、および
加熱により上記ろう材層を溶融させた状態で上記両面の各多層配線構造をそれぞれ上記ベース基板から引き剥がす工程
を含むことを特徴とする。
【００１９】
特に、本発明の望ましい実施形態によれば、キャパシタを内蔵する半導体パッケージを得ることができ、その際には、前記ベース基板を得る工程の後、前記多層配線構造を形成する工程の前に、前記ベース基板の両面の前記金属ろう材層上にそれぞれキャパシタを載置し該キャパシタの外部接続端子用バンプを該金属ろう材層に圧入して仮固定する工程と、該仮固定されたキャパシタを樹脂層で埋め込む工程とを更に含み、該樹脂層上に前記多層配線構造を形成する。
【００２０】
更に望ましい実施形態によれば、前記ベース基板を作製する工程において、前記金属板の両面に、前記金属ろう材に対する濡れ性の低い金属の層を形成した後、この金属層の上に前記金属ろう材の層を形成することによりベース基板を作製する。
【００２１】
本発明の方法によれば、ベース基板の両面の金属ろう材層上にそれぞれビルドアップ多層配線構造を同時並行的に形成するので、常にベース基板両面に同等の積層数でビルドアップ層が存在しており、各ビルドアップ層における樹脂層の加熱硬化の際に生ずる硬化収縮に伴う応力がベース基板両面間で釣り合っている状態を維持できるため、ベース基板の反りを発生させることなくビルドアップ多層配線構造を形成することができる。
【００２２】
そして、ベース基板とビルドアップ多層配線構造とを接合している金属ろう材を溶融することによりベース基板両面のビルドアップ多層配線構造を容易に分離することができる。金属ろう材は、融点がビルドアップ多層配線構造の樹脂硬化温度より高温であるので、樹脂硬化のための加熱により溶融することがなく、支障なくビルドアップ多層配線構造を形成できる。一方、金属ろう材の融点は、ビルドアップ多層配線構造が劣化する温度より低温であるので、金属ろう材を溶融させるための加熱によりビルドアップ多層配線構造を劣化させることがない。
【００２３】
ベース基板を作製する工程において、金属板の両面に、金属ろう材に対する濡れ性の低い金属の層を形成した後、この金属層の上に金属ろう材の層を形成するようにすれば、ベース基板両面からビルドアップ多層配線構造を分離することがより容易に行なえて望ましい。
【００２４】
更に、本発明によれば、同時並行的な両面処理によってベース基板の両面に同時に半導体パッケージを作製することができるので、片面処理による従来の方法に比べて生産性がほぼ倍増する。
【００２５】
また、ビルドアップ多層配線構造を形成する金属板はエッチングも溶融もする必要がなくそのまま維持されるので、金属板が再利用可能になり、間接材のコストを低減できる。従来は、半導体素子を搭載するために金属板をエッチングすることが必要であったため、半導体パッケージを一回製造する毎に金属板を消耗していた。
【００２６】
【発明の実施の形態】
〔実施形態１〕
図４〜７を参照して、本発明の望ましい実施形態により、キャパシタを内蔵したビルドアップ多層配線構造を有する半導体パッケージを製造する手順の一例を説明する。
【００２７】
図４（１）に示すように、金属板１１０の両面に金属層１１２と金属ろう材層１１４とをこの順に重ねて形成し、ベース基板１１６とする。層１１４の金属ろう材は、ビルドアップ多層配線構造の絶縁層を構成する樹脂の硬化温度より高温であるが、ビルドアップ多層配線構造が劣化する温度よりは低温である融点を持つ金属ろう材とする。また、金属層１１２の金属は、上記金属ろう材に対する濡れ性が低い金属とする。
【００２８】
典型的な一例としては、金属板１１０は厚さ０．２ｍｍの銅（Ｃｕ）板であり、その両面に金属層１１２として厚さ０．１μｍのクロム（Ｃｒ）層、その上の金属ろう材層１１４として厚さ５μｍの錫（Ｓｎ）層を、それぞれスパッタリングまたは蒸着法により形成する。金属層１１２を構成するクロム（Ｃｒ）は、金属ろう材層１１４のＳｎに対する濡れ性が低いため、完成したビルドアップ多層配線構造をベース基板１１６から分離することがより容易になる。
【００２９】
ビルドアップ層の絶縁層を構成する樹脂としてはエポキシ、ポリイミド、ポリフェニレンエーテル等を用いる。これらの硬化温度は１８０〜２００℃程度であり、これに対してＳｎは融点が２３２℃であるから、樹脂硬化のための加熱により金属ろう材層１１４のＳｎは融解することなく維持される。
【００３０】
一方、ビルドアップ多層配線構造は２６０℃程度で数分間までは劣化せず耐え得るので、金属ろう材層１１４のＳｎを融解するための加熱により劣化が生ずることはない。
【００３１】
なお、金属板１１０のＣｕは融点が１０８３℃、金属層１１２のＣｒは融点が１８９０℃であり、樹脂硬化やＳｎ融解の温度より遥かに高温であり、何ら影響を受けない。
【００３２】
次に、図４（２）に示すように、ベース基板１１６の両面にそれぞれキャパシタ１１８を仮固定する。これは、キャパシタ１１８をベース基板１１６の金属ろう材層１１４上に載置して押圧し、キャパシタ１１８の一方の面に形成されている外部接続端子用バンプ１２０を金属ろう材層１１４に圧入することによって行なう。キャパシタ１１８の外部接続端子用バンプ１２０は、Ｃｕバンプを形成した後に、電解Ｎｉめっきと電解Ａｕめっきとを順次行なって形成されている。これにより外部接続端子用バンプ１２０は最表層がＡｕで形成され、金属ろう材層１１４のＳｎよりも硬いので圧入によりＳｎ中に数μｍの深さで食い込んで仮固定される。
【００３３】
次に、図４（３）に示すように、ベース基板１１６の両面に樹脂層１２２をラミネートすることにより、キャパシタ１１８の他方の面に形成されている外部接続端子１２４までを覆う。樹脂層１２２の樹脂として流れ性の良い樹脂を用いることにより、キャパシタ１１８の外部接続端子用バンプ１２０側の面とベース基板１１６の表面（金属ろう材層１１４の表面）との間の間隙も樹脂によって充填する。
【００３４】
次に、図５（１）に示すように、レーザ加工により樹脂層１２２にビア穴１２６’を開口して外部接続端子１２４を露出させる。
【００３５】
次に、図５（２）に示すように、ベース基板１１６の両面について、Ｃｕから成るビア１２６および配線パターン１２８を形成する。これは、ＣｒＣｕスパッタリングによりシード層を形成し、その上にめっきレジストをパターニングした後、セミアディティブ法により行なう。なお、シード層は銅の無電解めっきで形成してもよい。
【００３６】
更に、図６（１）に示すように、ベース基板１１６の両面について、樹脂層１３０、ビア１３２、配線パターン（接続パッドを含む）１３４を形成する。これは、図４（３）、図５（１）、図５（２）の各工程と同様の操作を順次繰り返すことにより行なう。
【００３７】
そして、図６（２）に示すように、配線パターン１３４の所定箇所を接続パッドとして露出させるようにソルダレジスト１３６を形成した後、露出した接続パッド１３４上に無電解ＮｉＡｕめっき層１３８を形成する。
【００３８】
以上のようにビルドアップ処理を完了したら、図７（１）に示すように、オーブン内で２４０℃に加熱して、融点２３２℃のＳｎから成る金属ろう材層１１４を溶融させ、ベース基板１１６の両面からそれぞれビルドアップ多層配線構造１００’を引き剥がす。その後、各ビルドアップ多層配線構造１００’をＳｎ剥離液中に浸漬して、表面の残留Ｓｎを除去する。これにより、キャパシタ１１８の外部接続端子用バンプ１２０はＳｎから成る金属ろう材層１１４中に食い込んでいた先端部分が露出する。
【００３９】
ベース基板１１６’は、Ｃｕから成る金属板１１０の両面にＣｒから成る金属層１１２のみを備えた状態で回収され、金属層１１２上に金属ろう材層１１４をスパッタリングまたは蒸着することにより図４（１）に示した初期状態に回復し、図４（２）以降の処理に供して再利用できる。
【００４０】
次に、図７（２）に示すように、キャパシタ１１８の外部接続端子用バンプ１２０が露出した側の表面の周縁部に、接着剤１４０付きの枠型スティフナー１４２を貼り付け、枠型スティフナー１４２に囲まれた外部接続端子用バンプ１２０の配設領域は露出した状態で残し半導体素子搭載用の開口１４３とする。これにより、キャパシタ１１８を内蔵したビルドアップ多層配線構造１００’を有する半導体パッケージ１００が得られる。
【００４１】
この半導体パッケージ１００に、図７（３）に示すように、開口１４３内に半導体素子１４４を配置し、キャパシタ１１８の外部接続端子用バンプ１２０の露出先端に半導体素子１４４の電極端子１４６を各々はんだ接続することにより２個の半導体素子１４４を搭載し、一方、図中下面側のソルダレジスト１３６から露出している接続パッド１３４の無電解ＮｉＡｕめっき面１３８に外部接続端子としてはんだボール１４８を接合する。この構造においては、半導体素子１４４の電極端子１４６はそれぞれキャパシタ１１８の外部接続端子用バンプ１２０と接続され、半導体素子１４４からキャパシタ１１８に至る導体回路が最短化され、高周波化に際しても半導体素子への電源供給等を安定化できる。
【００４２】
なお、キャパシタ１１８は、半導体素子１４４の信号用の電極端子１４６と接続する外部接続端子用バンプ１２０が、キャパシタ１１８内部を貫通する導体によって外部接続端子１２４に直接接続している構造である。
【００４３】
また、図７（３）には１個の半導体素子１４４を搭載した例を示したが、複数個の半導体素子を搭載してもよい。
【００４４】
更に、本実施形態では金属ろう材層１１４を構成する金属ろう材としてＳｎを用いたが、これに限定する必要はなく、前述したように、ビルドアップ多層配線構造の絶縁層を構成する樹脂の硬化温度より高温であるが、ビルドアップ多層配線構造が劣化する温度よりは低温である融点を持つ金属ろう材であればよく、例えばＰｂ−Ｓｎ合金等、他の金属ろう材を用いてもよい。
【００４５】
本実施形態では、キャパシタを内蔵する半導体パッケージを本発明の方法により製造する例を説明したが、以下に説明するようにキャパシタを内蔵しない半導体パッケージの製造にも本発明を適用して同様の作用効果を得ることができる。
〔実施形態２〕
図８〜１１を参照して、本発明の一実施形態により、キャパシタを内蔵しないビルドアップ多層配線構造を有する半導体パッケージを製造する手順の一例を説明する。
【００４６】
図８（１）に示すように、金属板２１０の両面に金属ろう材層２１２を形成し、ベース基板２１４とする。もちろん、実施形態１のように、層２１２の金属ろう材に対する濡れ性が低い金属の層１１２を金属板２１０に形成し、その上に金属ろう材層２１２を形成して、完成後のビルドアップ多層配線構造をベース基板から分離することをより容易にすることもできるが、本実施形態のように濡れ性の低い金属の層１１２を省略しても、ビルドアップ多層配線構造をベース基板から分離することは可能である。
【００４７】
典型的な一例としては、金属板２１０は厚さ０．２ｍｍの銅（Ｃｕ）板であり、その両面に金属ろう材層２１２として厚さ５μｍの錫（Ｓｎ）層をスパッタリングまたは蒸着法により形成する。
【００４８】
ビルドアップ層の絶縁層を構成する樹脂としてはエポキシ、ポリイミド、ポリフェニレンエーテル等を用いる。これらの硬化温度は１８０〜２００℃程度であり、これに対してＳｎは融点が２３２℃であるから、樹脂硬化のための加熱により金属ろう材層２１２のＳｎは融解することなく維持される。
【００４９】
一方、ビルドアップ多層配線構造は２６０℃程度で数分間までは劣化せず耐え得るので、金属ろう材層２１２のＳｎを融解するための加熱により劣化が生ずることはない。
【００５０】
なお、金属板２１０のＣｕは融点が１０８３℃であり、樹脂硬化やＳｎ融解の温度より遥かに高温であり、何ら影響を受けない。
【００５１】
次に、図８（２）に示すように、ベース基板２１４の両面にそれぞれＣｕ等から成る給電層２１６をスパッタリングまたは無電解めっきにより厚さ０．３μｍに形成する。
【００５２】
次に、図８（３）に示すように、ベース基板２１４両面の給電層２１６上にめっきレジスト（図示せず）をパターニングした後に、セミアディティブ法により電解Ｃｕめっきを行なって外部接続端子２１８を形成し、最後に上記レジストを除去する。
【００５３】
次に、図８（４）に示すように、ベース基板２１４の両面に樹脂層２２０をラミネートすることにより、外部接続端子２１８を覆う。
【００５４】
次に、図９（１）に示すように、レーザ加工により樹脂層２２０にビア穴２２２’を開口して外部接続端子２１８を露出させる。
【００５５】
次に、図９（２）に示すように、ベース基板２１４の両面について、Ｃｕから成るビア２２２および配線パターン２２４を形成する。これは、ＣｒＣｕスパッタリングによりシード層を形成し、その上にめっきレジストをパターニングした後、セミアディティブ法により行なう。なお、シード層は銅の無電解めっきで形成してもよい。
【００５６】
更に、図９（３）に示すように、ベース基板２１４の両面について、樹脂層２２６、ビア２２８、配線パターン（接続パッドを含む）２３０を形成する。これは、図８（４）、図９（１）、図９（２）の各工程と同様の操作を順次繰り返すことにより行なう。
【００５７】
そして、図１０（１）に示すように、配線パターン２３０の所定箇所を接続パッドとして露出させるようにソルダレジスト２３２を形成した後、露出した接続パッド２３０上に無電解ＮｉＡｕめっき層２３４を形成する。
【００５８】
以上のようにビルドアップ処理を完了したら、図１０（２）に示すように、オーブン内で２４０℃に加熱して、融点２３２℃のＳｎから成る金属ろう材層２１２を溶融させ、ベース基板２１４’の両面からそれぞれビルドアップ多層配線構造２００’を引き剥がす。その後、各ビルドアップ多層配線構造２００’をＳｎ剥離液中に浸漬して、表面の残留Ｓｎを除去する。
【００５９】
ベース基板２１４’は、Ｃｕ板２１０のみから成る状態で回収され、両面にＳｎろう材層２１２をスパッタリングまたは蒸着することにより、図８（１）に示した初期状態に回復し、図８（２）以降の処理に供して再利用できる。
【００６０】
次に、図１１（１）に示すように、電解Ｃｕめっき用の給電層２１６として用いた無電解めっきＣｕ層をソフトエッチングにより除去する。これにより、外部接続端子２１８が露出する。
【００６１】
次に、図１１（２）に示すように、外部接続端子２１８にはんだ印刷を行い、リフローしてはんだボール２４０を形成する。そして、外部接続端子２１８が露出した側の表面の周縁部に、接着剤２３６付きの枠型スティフナー２３８を貼り付け、枠型スティフナー２３８に囲まれた外部接続端子２１８の配設領域は露出した状態で残し半導体素子搭載用の開口２４２とする。これにより、ビルドアップ多層配線構造２００’を有する半導体パッケージ２００が得られる。
【００６２】
この半導体パッケージ２００に、図１１（３）に示すように、開口２４２内に半導体素子２４４を配置し、外部接続端子２１８のはんだボール２４０に半導体素子２４４の各電極バンプ２４６を各々はんだ接合することにより２個の半導体素子２４４を搭載し、一方、反対側の面（図中下面）のソルダレジスト２３２から露出している接続パッド２３０の無電解ＮｉＡｕめっき面２３４に外部接続端子としてはんだボール２４８を接合する。
【００６３】
なお、図１１（３）には１個の半導体素子２４４を搭載した例を示したが、複数個の半導体素子を搭載してもよい。
【００６４】
また、本実施形態では金属ろう材層２１２を構成する金属ろう材としてＳｎを用いたが、これに限定する必要はなく、前述してように、ビルドアップ多層配線構造の絶縁層を構成する樹脂の硬化温度より高温であるが、ビルドアップ多層配線構造が劣化する温度よりは低温である融点を持つ金属ろう材であればよく、例えばＰｂ−Ｓｎ合金等、他の金属ろう材を用いてもよい。
【００６５】
【発明の効果】
本発明によれば、金属板の反り発生を防止してビルドアップ多層配線構造を形成できる半導体パッケージの製造方法が提供される。
【図面の簡単な説明】
【図１】図１は、従来の方法により、ビルドアップ多層配線構造を有する半導体パッケージを製造する工程を示す断面図である。
【図２】図２は、図１の工程に続く工程を示す断面図である。
【図３】図３は、図２の工程に続く工程を示す断面図である。
【図４】図４は、本発明の一実施形態により、キャパシタを内蔵したビルドアップ多層配線構造を有する半導体パッケージを製造する工程を示す断面図である。
【図５】図５は、図４の工程に続く工程を示す断面図である。
【図６】図６は、図５の工程に続く工程を示す断面図である。
【図７】図７は、図６の工程に続く工程を示す断面図である。
【図８】図８は、本発明の他の実施形態により、キャパシタを内蔵しないビルドアップ多層配線構造を有する半導体パッケージを製造する工程を示す断面図である。
【図９】図９は、図８の工程に続く工程を示す断面図である。
【図１０】図１０は、図９の工程に続く工程を示す断面図である。
【図１１】図１１は、図１０の工程に続く工程を示す断面図である。
【符号の説明】
１０…金属板
１２…エッチングストッパー層
１４ａ、１４ｂ、１４ｃ、１４ｄ…接続パッド
１６…キャパシタ
１６ａ、１６ｂ…外部接続端子
１８、２６、３２…樹脂層
２０…ビア穴
２２、２８、３４…ビア
２４、３０、３６…配線パターン
３８…ソルダレジスト
４０…開口
４２…半導体素子
４４ａ、４４ｂ、４４ｃ、４４ｄ…電極端子
５０…半導体パッケージ
１００…半導体パッケージ
１００’…ビルドアップ多層配線構造
１１０…金属板
１１２…金属ろう材層
１１４…金属層
１１６…ベース基板
１１８…キャパシタ
１２０…外部接続端子用バンプ
１２２…樹脂層
１２４…外部接続端子
１２６’…ビア穴
１２６…ビア
１２８…配線パターン
１３０…樹脂層
１３２…ビア
１３４…配線パターン
１３６…ソルダレジスト
１３８…無電解ＮｉＡｕめっき層
１４０…接着剤
１４２…枠型スティフナー
１４３…開口
１４４…半導体素子
１４６…電極端子
１４８…はんだボール
２００…半導体パッケージ
２００’…ビルドアップ多層配線構造
２１０…金属板
２１２…金属ろう材層
２１４…ベース基板
２１６…給電層
２１８…外部接続端子
２２０…樹脂層
２２２’…ビア穴
２２２…ビア
２２４…配線パターン
２２６…樹脂層
２２８…ビア
２３０…配線パターン（接続パッドを含む）
２３２…ソルダレジスト
２３４…無電解ＮｉＡｕめっき層
２３６…接着剤
２３８…枠型スティフナー
２４０…はんだボール
２４２…開口
２４４…半導体素子
２４６…電極バンプ
２４８…はんだボール
Claims (3)
- 多層配線構造を有する半導体パッケージの製造方法において、
金属板の両面に、多層配線構造の絶縁層を構成する樹脂の硬化温度よりは高温であるが、多層配線構造が劣化する温度よりは低温である融点を持つ金属ろう材の層を形成することによりベース基板を作製する工程、
上記ベース基板の両面の上記金属ろう材層上にそれぞれ多層配線構造を同時並行的に形成する工程、および
加熱により上記ろう材層を溶融させた状態で上記両面の各多層配線構造をそれぞれ上記ベース基板から引き剥がす工程
を含むことを特徴とする半導体パッケージの製造方法。 - 前記ベース基板を得る工程の後、前記多層配線構造を形成する工程の前に、前記ベース基板の両面の前記金属ろう材層上にそれぞれキャパシタを載置し該キャパシタの外部接続端子用バンプを該金属ろう材層に圧入して仮固定する工程と、該仮固定されたキャパシタを樹脂層で埋め込む工程とを更に含み、該樹脂層上に前記多層配線構造を形成することを特徴とする請求項１記載の半導体パッケージの製造方法。
- 前記ベース基板を作製する工程において、前記金属板の両面に、前記金属ろう材に対する濡れ性の低い金属の層を形成した後、この金属層の上に前記金属ろう材の層を形成することによりベース基板を作製することを特徴とする請求項１または２記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002335471A JP3883497B2 (ja) | 2002-11-19 | 2002-11-19 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002335471A JP3883497B2 (ja) | 2002-11-19 | 2002-11-19 | 半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004172293A true JP2004172293A (ja) | 2004-06-17 |
| JP3883497B2 JP3883497B2 (ja) | 2007-02-21 |
Family
ID=32699595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002335471A Expired - Fee Related JP3883497B2 (ja) | 2002-11-19 | 2002-11-19 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3883497B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004186223A (ja) * | 2002-11-29 | 2004-07-02 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
| JPWO2008029813A1 (ja) * | 2006-09-04 | 2010-01-21 | 日本電気株式会社 | 配線基板複合体、半導体装置、及びそれらの製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1183893A (ja) * | 1997-09-08 | 1999-03-26 | Ryozo Ota | 車体の衝突検出装置 |
| JP2001274034A (ja) * | 2000-01-20 | 2001-10-05 | Shinko Electric Ind Co Ltd | 電子部品パッケージ |
| JP2002083893A (ja) * | 2000-06-30 | 2002-03-22 | Nec Corp | 半導体パッケージ基板及び半導体装置並びにそれらの製造方法 |
-
2002
- 2002-11-19 JP JP2002335471A patent/JP3883497B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1183893A (ja) * | 1997-09-08 | 1999-03-26 | Ryozo Ota | 車体の衝突検出装置 |
| JP2001274034A (ja) * | 2000-01-20 | 2001-10-05 | Shinko Electric Ind Co Ltd | 電子部品パッケージ |
| JP2002083893A (ja) * | 2000-06-30 | 2002-03-22 | Nec Corp | 半導体パッケージ基板及び半導体装置並びにそれらの製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004186223A (ja) * | 2002-11-29 | 2004-07-02 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
| JPWO2008029813A1 (ja) * | 2006-09-04 | 2010-01-21 | 日本電気株式会社 | 配線基板複合体、半導体装置、及びそれらの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3883497B2 (ja) | 2007-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7595228B2 (en) | Method for manufacturing electronic component-mounted board | |
| US8181342B2 (en) | Method for manufacturing a coreless packaging substrate | |
| EP1740025B1 (en) | Wiring board and method for manufacturing the same | |
| JP3677429B2 (ja) | フリップチップ型半導体装置の製造方法 | |
| JP3908157B2 (ja) | フリップチップ型半導体装置の製造方法 | |
| KR101344800B1 (ko) | 배선 기판 및 반도체 장치 | |
| US20090218678A1 (en) | Semiconductor ic-embedded substrate and method for manufacturing same | |
| US20130243941A1 (en) | Method of manufacturing coreless substrate having filled via pad | |
| US9524947B2 (en) | Microelectronic interconnect element with decreased conductor spacing | |
| US20080217739A1 (en) | Semiconductor packaging substrate structure with capacitor embedded therein | |
| US10426032B1 (en) | Multilayer wiring structure and its manufacturing method | |
| JP3860380B2 (ja) | 配線基板及びこれを使用したチップモジュール | |
| JP4835629B2 (ja) | 半導体装置の製造方法 | |
| JP4445777B2 (ja) | 配線基板、及び配線基板の製造方法 | |
| JP3883497B2 (ja) | 半導体パッケージの製造方法 | |
| JP3935456B2 (ja) | 配線基板の製造方法 | |
| JP2005302924A (ja) | 配線基板およびその製造方法 | |
| JP2007027255A (ja) | 半導体実装基板及びその製造方法 | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| JP4161463B2 (ja) | チップキャリアの製造方法 | |
| JP2001185854A (ja) | 多層プリント配線板およびその製造方法 | |
| JP2005123493A (ja) | 配線基板及び素子実装基板 | |
| JP2005302968A (ja) | 配線基板 | |
| JP2005244140A (ja) | 配線基板の製造方法 | |
| JP3834305B2 (ja) | 多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050829 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061114 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3883497 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |