JP2004159932A - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP2004159932A
JP2004159932A JP2002330008A JP2002330008A JP2004159932A JP 2004159932 A JP2004159932 A JP 2004159932A JP 2002330008 A JP2002330008 A JP 2002330008A JP 2002330008 A JP2002330008 A JP 2002330008A JP 2004159932 A JP2004159932 A JP 2004159932A
Authority
JP
Japan
Prior art keywords
game
power supply
command
switch
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002330008A
Other languages
Japanese (ja)
Inventor
Shohachi Ugawa
詔八 鵜川
Takayuki Ishikawa
貴之 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2002330008A priority Critical patent/JP2004159932A/en
Publication of JP2004159932A publication Critical patent/JP2004159932A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To unerringly detect the occurrence of a fraudulent act on a game medium detection means. <P>SOLUTION: When + 12 V (Vdd) power is short-circuited to a grounding level, the input level of a start opening switch 14a becomes 0V. Consequently, the output level also becomes 0V. The input level of a inversion circuit 582d lowers and the start opening switch 14a gets into the same condition as when it is detecting a game ball. When a voltage monitoring circuit 583, however, outputs a low-level detection signal when the +12V (Vdd) source voltage reaches a prescribed value or lower. A game control means detects a change of the bit of an input port 577 allocated to a detection signal from a voltage monitoring circuit 583 to "0" and recognizes the lowering of the source voltage of +12V (Vdd). Consequently a fraudulent act intended to short-circuit the +12V (Vdd) power to the grounding level can be detected. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、遊技者が遊技媒体を用いて所定の遊技を行うことが可能なパチンコ遊技機やスロット機等の遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技球が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が遊技球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、賞球払出の条件が成立しやすくなる状態になることである。
【０００４】
また、遊技機には、入賞領域に入賞した遊技球を検出したり払出手段から払い出された遊技球を検出するためにスイッチが設けられている。そのような構成において、不正に賞球を得るために、遊技球を検出するためのスイッチに対して不正行為がなされることがある。例えば、入賞した遊技球を検出するためのスイッチを不正にオン状態にして賞球を得たり、払い出された遊技球を検出するためのスイッチがオンしなくなるような不正行為を行って、大量の遊技球を払い出させる不正行為がある。
【０００５】
そのような不正行為を防止するために、遊技球を検出するためのスイッチが短絡状態にされたり開放状態にされたりしたことを検出するための回路を設け、その回路の出力によって不正行為がなされたか否か判定する方法がある（例えば、特許文献１，２。）。
【０００６】
【特許文献１】
特開２０００−１６７２１４号公報（段落００６９−００９３，図５）
【特許文献２】
特開２０００−２７９６１６号公報（段落００８０−０１１９，図５）
【０００７】
【発明が解決しようとする課題】
しかし、上記の各特許文献に記載されている方法では、スイッチに供給される電源電圧を接地電位に短絡させるような不正行為を防止することはできない。従って、供給される電圧が接地レベルになると遊技球を検出した状態になるようなスイッチを用いている場合に、不正行為によって不正に遊技球が払い出されてしまう可能性がある。
【０００８】
そこで、本発明は、遊技媒体を検出する遊技媒体検出手段に供給される遊技媒体検出用電源電圧が低下すると遊技媒体を検出した状態になるような遊技媒体検出手段に対して不正行為がなされたことを確実に検知できる遊技機を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明による遊技機は、遊技媒体を用いて所定の遊技を行うことが可能であり、所定の払出条件（例えば入賞領域への遊技球の入賞）が成立したことにもとづいて遊技媒体を払い出す遊技機であって、遊技の進行を制御する遊技制御用マイクロコンピュータ（例えばＣＰＵ５６、ＲＯＭ５４、ＲＡＭ５５およびＩ／Ｏポートを含むマイクロコンピュータ）を含む遊技制御手段と、遊技制御用マイクロコンピュータに供給される動作用電源電圧（例えば＋５Ｖ）を所定の電源電圧（例えば＋３０Ｖ）にもとづいて作成する動作用電源電圧作成手段（例えばコンバータＩＣ９２２における＋５Ｖを作成する部分）とは別に設けられ、遊技媒体を検出するために用いられる遊技媒体検出用電源電圧（例えば＋１２Ｖ）を所定の電源電圧（例えば＋３０Ｖ）にもとづいて作成する遊技媒体検出用電源電圧作成手段（例えばコンバータＩＣ９２２における＋１２Ｖを作成する部分）と、遊技媒体検出用電源電圧を用いて所定箇所（例えば入賞領域、より具体的には近接スイッチに設けられている穴）を通過した遊技媒体を検出し、遊技媒体を検出したときに検出信号を出力する遊技媒体検出手段（１つまたは複数：例えば遊技媒体の検出により払出条件を成立させるために用いられる入賞検出手段としての始動口スイッチ１４ａ）と、遊技媒体検出手段から出力された検出信号にもとづいて所定の払出条件が成立したか否かを判定する払出条件判定手段（例えば遊技制御手段のうちステップＳ１７２，Ｓ１７３，Ｓ１８１，Ｓ１８２，Ｓ１８７，Ｓ１８８を実行する部分）と、遊技媒体検出用電源電圧の低下を検出して遊技媒体検出用電源電圧低下信号（例えばスイッチ電源監視信号）を出力する遊技媒体検出用電源電圧監視手段（例えば電圧監視回路５８３）とを備え、遊技媒体検出手段の検出信号の出力状態が、遊技媒体を検出したときと遊技媒体検出用電源電圧の供給が停止されたときとで共通の状態（例えばローレベル）を呈し、遊技制御手段が、遊技媒体検出用電源電圧低下信号の入力により、異常時処理として所定の遊技媒体検出用電源電圧異常時処理を実行する遊技媒体検出用電源電圧異常時処理手段（例えば、遊技制御手段におけるステップＳ４４５，Ｓ４４６の払出禁止状態指定の払出制御コマンドを送信する処理、ステップＳ４７２〜Ｓ４７９の出力ポートをクリアするための処理、ステップＳ４８１のタイマ割込禁止処理、およびステップＳ４８３，Ｓ４８４の異常報知指定コマンドを送信する処理を実行する部分）を含むことを特徴とする。
【００１０】
遊技媒体検出手段の検出出力が変動しうる所定範囲（例えば０〜６Ｖ）を越えたか否かを検出して短絡検出信号（例えば入賞口スイッチ短絡信号）を出力する短絡監視手段（例えばツェナーダイオード）を備え、遊技制御手段が、短絡監視手段からの短絡検出信号の入力により、異常時処理として所定の遊技媒体検出異常時処理を実行する遊技媒体検出異常時処理手段（例えば、遊技制御手段におけるステップＳ４４５，Ｓ４４６の払出禁止状態指定の払出制御コマンドを送信する処理、ステップＳ４７２〜Ｓ４７９の出力ポートをクリアするための処理、ステップＳ４８１のタイマ割込禁止処理、およびステップＳ４８３，Ｓ４８４の異常報知指定コマンドを送信する処理を実行する部分）を含むように構成されていてもよい。
【００１１】
遊技媒体検出用電源電圧異常時処理と遊技媒体検出異常時処理とは共通処理であることが好ましい。
【００１２】
遊技制御手段が、異常時処理にて、異常が生じた旨の報知を行うための処理（例えばステップＳ４８３，Ｓ４８４の異常報知指定コマンドを送信する処理）を実行するように構成されていてもよい。
【００１３】
遊技制御手段が、異常時処理にて、遊技を不能動化するための処理（例えばステップＳ４４５，Ｓ４４６の払出禁止状態指定の払出制御コマンドを送信する処理にもとづいて遊技球の発射を停止させたり、各スイッチの検出信号を確認しないことにより実現される処理）を実行するように構成されていてもよい。
【００１４】
遊技制御手段が、遊技制御用マイクロコンピュータに供給される動作用電源電圧が断状態になるまで遊技を不能動化する状態を継続する（例えば、ステップＳ４８２〜Ｓ４８４のループ処理から抜け出さない）ように構成されていてもよい。
【００１５】
遊技制御用マイクロコンピュータが入力ポートを含み、遊技媒体検出用電源電圧低下信号が入力ポート（例えば図１０に示す入力ポート５７８）に入力され、遊技制御用マイクロコンピュータが、所定期間（例えば２ｍｓ）毎に入力ポートの入力を確認することにより遊技媒体検出用電源電圧低下信号が入力されたか否かを確認する処理（例えば電源断検出処理に含まれているステップＳ４４１，Ｓ４４３の処理）を実行するように構成されていてもよい。
【００１６】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機を正面からみた正面図、図２は遊技盤の前面を示す正面図である。
【００１７】
パチンコ遊技機１は、縦長の方形状に形成された外枠（図示せず）と、外枠の内側に開閉可能に取り付けられた遊技枠とで構成される。また、パチンコ遊技機１は、遊技枠に開閉可能に設けられている額縁状に形成されたガラス扉枠２を有する。遊技枠は、外枠に対して開閉自在に設置される前面枠（図示せず）と、機構部品等が取り付けられる機構板と、それらに取り付けられる種々の部品（後述する遊技盤を除く。）とを含む構造体である。
【００１８】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿（上皿）３がある。打球供給皿３の下部には、打球供給皿３に収容しきれない遊技球を貯留する余剰球受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の背面には、遊技盤６が着脱可能に取り付けられている。なお、遊技盤６は、それを構成する板状体と、その板状体に取り付けられた種々の部品とを含む構造体である。また、遊技盤６の前面には遊技領域７が形成されている。
【００１９】
遊技領域７の中央付近には、それぞれが識別情報としての図柄（特別図柄）を可変表示する可変表示部を含む表示領域１５０を有する可変表示装置９が設けられている。表示領域１５０には、例えば「左」、「中」、「右」の３つの図柄表示エリアがある。また、可変表示装置９の周囲には、可変表示装置を装飾するための装飾部材（表飾り）が設けられている。
【００２０】
可変表示装置９の下方には、始動入賞口１４が設けられている。始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１４ａによって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２１】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。開閉板２０は大入賞口を開閉する手段である。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖ入賞領域）に入った入賞球はＶ入賞スイッチ２２で検出され、開閉板２０からの入賞球はカウントスイッチ２３で検出される。遊技盤６の背面には、大入賞口内の経路を切り換えるためのソレノイド２１Ａも設けられている。また、可変表示装置９の上部には、始動入賞口１４に入った有効入賞球数すなわち始動記憶数を表示する４個の表示部を有する始動記憶表示器１８が設けられている。この例では、４個を上限として、有効始動入賞がある毎に、始動記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示装置９の可変表示が開始される毎に、点灯している表示部を１つ減らす。なお、始動記憶表示器１８を設けず、可変表示装置９において始動記憶数を表示するようにしてもよい。
【００２２】
ゲート３２に遊技球が入賞しゲートスイッチ３２ａで検出されると、普通図柄始動記憶が上限に達していなければ、所定の乱数値が抽出される。そして、普通図柄表示器１０において表示状態が変化する可変表示を開始できる状態であれば、普通図柄表示部の表示の可変表示が開始される。普通図柄表示器１０の近傍には、ゲート３２に入った入賞球数を表示する４個の表示部を有する普通図柄始動記憶表示器４１が設けられている。この例では、４個を上限として、ゲート３２への球通過がある毎に、普通図柄始動記憶表示器４１は点灯している表示部を１つずつ増やす。そして、普通図柄表示器１０の可変表示が開始される毎に、点灯している表示部を１つ減らす。なお、普通図柄始動記憶表示器４１を設けず、可変表示装置９において普通図柄始動記憶数を表示するようにしてもよい。また、以下、単に「図柄」と表記した場合には、普通図柄ではなく、可変表示装置１２において表示される特別図柄を示す。
【００２３】
この実施の形態では、普通図柄の可変表示は所定時間（例えば２９秒）継続する。そして、可変表示の終了時に当り図柄が停止表示されると当りとなる。当りとするか否かは、ゲート３２に遊技球が入賞したときに抽出された乱数の値が所定の当り判定値と一致したか否かによって決定される。普通図柄の可変表示の表示結果が当りである場合に、可変入賞球装置１５が所定回数、所定時間だけ開状態になって遊技球が入賞しやすい状態になる。すなわち、可変入賞球装置１５の状態は、普通図柄の停止図柄が当り図柄である場合に、遊技者にとって不利な状態から有利な状態に変化する。
【００２４】
さらに、確変状態（大当りになる確率が高くなっている遊技状態）では、普通図柄の停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数とのうちの一方または双方が高められ、遊技者にとってさらに有利になる。また、確変状態等の所定の状態では、普通図柄の可変表示期間（変動時間）が短縮されることによって、遊技者にとってさらに有利になるようにしてもよい。
【００２５】
遊技盤６には、複数の入賞口２９，３０，３３，３９が設けられ、遊技球の入賞口２９，３０，３３，３９への入賞は、それぞれ入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃが設けられている。さらに、遊技領域７における各構造物（大入賞口等）の周囲には装飾ＬＥＤが設置されている。天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃおよび装飾用ＬＥＤは、遊技機に設けられている装飾発光体の一例である。なお、図１に明示されている装飾ランプ２５の他にも、可変表示装置９における周辺部分や開閉板２０の周囲部分等には装飾用のランプやＬＥＤが設置されている。
【００２６】
そして、この例では、左枠ランプ２８ｂの近傍に、賞球残数があるときに点灯する賞球ランプ５１が設けられ、天枠ランプ２８ａの近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００２７】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を開放するためのカードユニット錠１５６が設けられている。
【００２８】
打球発射装置から発射された遊技球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が始動入賞口１４に入り始動口スイッチ１４ａで検出されると、特別図柄の可変表示を開始できる状態であれば、可変表示装置９の表示領域１５０において特別図柄が可変表示（変動）を始める。図柄の可変表示を開始できる状態でなければ、始動記憶数を１増やす。
【００２９】
特別図柄の可変表示は、一定時間が経過したときに停止する。停止時の特別図柄の組み合わせが大当り図柄（特定表示態様）であると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球がＶ入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００３０】
停止時の特別図柄の組み合わせが確率変動を伴う大当り図柄（確変図柄）の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、確変状態という遊技者にとってさらに有利な状態となる。
【００３１】
次に、パチンコ遊技機１の裏面の構造について図３を参照して説明する。図３は、遊技機を裏面から見た背面図である。
【００３２】
図３に示すように、遊技機裏面側では、可変表示装置９を制御する図柄制御基板８０を含む可変表示制御ユニット４９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７が設置されている。さらに、遊技盤６に設けられている各種装飾ＬＥＤ、装飾ランプ２５、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、賞球ランプ５１および球切れランプ５２を点灯制御するランプ制御手段が搭載されたランプ制御基板３５、スピーカ２７からの音発生を制御する音制御手段が搭載された音制御基板７０も設けられている。また、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０や発射制御基板９１が設けられている。
【００３３】
遊技機裏面において、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチの出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤３４が設置されている。
【００３４】
貯留タンク３８に貯留された遊技球は誘導レールを通り、賞球ケース４０Ａで覆われた球払出装置に至る。球払出装置の上部には、遊技媒体切れ検出手段としての球切れスイッチ１８７が設けられている。球切れスイッチ１８７が球切れを検出すると、球払出装置の払出動作が停止する。球切れスイッチ１８７は遊技球通路内の遊技球の有無を検出するスイッチであるが、貯留タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も誘導レールにおける上流部分（貯留タンク３８に近接する部分）に設けられている。球切れ検出スイッチ１６７が遊技球の不足を検知すると、遊技機設置島に設けられている補給機構から遊技機に対して遊技球の補給が行われる。
【００３５】
球払出装置から払い出された遊技球は、連絡口を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に誘導される。連絡口の側方には、パチンコ遊技機１の前面に設けられている余剰球受皿４に連通する余剰球通路が形成されている。
【００３６】
入賞にもとづく景品としての遊技球や球貸し要求にもとづく遊技球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口に到達した後さらに遊技球が払い出されると、遊技球は、余剰球通路を経て余剰球受皿４に導かれる。さらに遊技球が払い出されると、感知レバーが貯留状態検出手段としての満タンスイッチ４８（図３において図示せず）を押圧して、貯留状態検出手段としての満タンスイッチ４８がオンする。その状態では、球払出装置内の払出モータの回転が停止して球払出装置の動作が停止するとともに発射装置の駆動も停止する。
【００３７】
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、払出制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および図柄制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御するＣＰＵ５６を含む基本回路５３と、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、満タンスイッチ４８、球切れスイッチ１８７、賞球カウントスイッチ３０１Ａおよびクリアスイッチ９２１からの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、開閉板２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００３８】
なお、図４には示されていないが、賞球カウントスイッチ短絡信号もスイッチ回路５８を介して基本回路５３に伝達される。また、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、満タンスイッチ４８、球切れスイッチ１８７、賞球カウントスイッチ３０１Ａ等のスイッチは、センサと称されているものでもよい。すなわち、遊技球を検出できる遊技媒体検出手段（この例では遊技球検出手段）であれば、その名称を問わない。
【００３９】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示装置９における図柄の可変表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部装置に対して出力する情報出力回路６４が搭載されている。
【００４０】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段（変動データを記憶する手段）としてのＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。基本回路５３は、ＲＯＭ５４、ＲＡＭ５５、ＣＰＵ５６およびＩ／Ｏポート部５７を含み、ＲＯＭ５４に格納されている遊技制御プログラムに従って遊技進行の制御を行う遊技制御用マイクロコンピュータに相当する。また、遊技制御手段は、遊技制御用マイクロコンピュータによって実現される。
【００４１】
この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。なお、ＣＰＵ５６はＲＯＭ５４に格納されているプログラムに従って制御を実行するので、以下、ＣＰＵ５６が実行する（または、処理を行う）ということは、具体的には、ＣＰＵ５６がプログラムに従って制御を実行することである。このことは、主基板３１以外の他の基板に搭載されているＣＰＵについても同様である。
【００４２】
また、ＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよい。）５５の一部または全部が、電源基板９１０において作成されるバックアップ電源によってバックアップされているバックアップＲＡＭである。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭ５５の一部または全部の内容は保存される。
【００４３】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００４４】
この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、普通図柄始動記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行う。なお、各ランプはＬＥＤその他の種類の発光体でもよく、この実施の形態および他の実施の形態で用いられているＬＥＤも他の種類の発光体でもよい。すなわち、ランプやＬＥＤは発光体の一例である。また、可変表示装置９における周辺部分や開閉板２０の周囲部分等に設置されている装飾用のランプやＬＥＤも、ランプ制御手段によって制御される。従って、ランプ制御基板３５に搭載されているランプ制御手段は、遊技機に設けられている発光体の制御を行う発光体制御手段に相当する。また、特別図柄を可変表示する可変表示装置９および普通図柄を可変表示する普通図柄表示器１０の表示制御は、図柄制御基板８０に搭載されている表示制御手段によって行われる。
【００４５】
図５は、図柄制御基板８０内の回路構成を、可変表示装置９の一実現例であるＬＣＤ（液晶表示装置）８２、普通図柄表示器１０、主基板３１の出力ポート（ポート０，２）５７０，５７２および出力バッファ回路６２０，６２Ａとともに示すブロック図である。出力ポート（出力ポート２）５７２からは８ビットのデータが出力され、出力ポート５７０からは１ビットのストローブ信号（ＩＮＴ信号）が出力される。なお、この実施の形態では、可変表示装置９はＬＣＤ８２で実現されているが、可変表示装置９は、ＣＲＴ、ドットマトリクス表示器、７セグメント表示器など他の表示装置によって実現されていてもよいし、ドラム式等の機械的な可変表示装置であってもよい。
【００４６】
表示制御用ＣＰＵ１０１は、制御データＲＯＭ１０２に格納されたプログラムに従って動作し、主基板３１からノイズフィルタ１０７および入力バッファ回路１０５Ｂを介してＩＮＴ信号が入力されると、入力バッファ回路１０５Ａを介して表示制御コマンドを受信する。入力バッファ回路１０５Ａ，１０５Ｂとして、例えば汎用ＩＣである７４ＨＣ５４０，７４ＨＣ１４を使用することができる。この実施の形態では、遊技進行に応じて、可変表示装置９および普通図柄表示器１０による演出の実行を指示するための表示制御コマンドが、主基板３１から図柄制御基板８０に出力される。
【００４７】
なお、表示制御用ＣＰＵ１０１、制御データＲＯＭ１０２（表示制御用ＣＰＵ１０１に内蔵されていてもよい。）、ＲＡＭ（図示せず、表示制御用ＣＰＵ１０１に内蔵されていてもよい。）およびＩ／Ｏポート（表示制御用ＣＰＵ１０１の外付けであってもよい。）は、主基板３１に搭載されている遊技制御手段からのコマンドに従って、演出用電気部品としての可変表示装置９および普通図柄表示器１０による演出制御を行う表示制御用マイクロコンピュータに相当する。表示制御用マイクロコンピュータは演出制御用マイクロコンピュータの一例である。また、演出制御手段の一例である表示制御手段は、表示制御用マイクロコンピュータを含むものとして実現される。表示制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路１０５Ａ，１０５Ｂと表示制御用ＣＰＵ１０１との間に、Ｉ／Ｏポートが設けられる。
【００４８】
そして、表示制御用ＣＰＵ１０１は、受信した表示制御コマンドに従って、ＬＣＤ８２に表示される画面の表示制御を行う。具体的には、表示制御コマンドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３は、キャラクタＲＯＭ８６から必要なデータを読み出す。ＶＤＰ１０３は、入力したデータに従ってＬＣＤ８２に表示するための画像データを生成し、Ｒ，Ｇ，Ｂ信号および同期信号をＬＣＤ８２に出力する。
【００４９】
なお、図５には、表示制御用ＣＰＵ１０１をリセットするためのリセット回路８３、および使用頻度の高い画像データを格納するキャラクタＲＯＭ８６も示されている。キャラクタＲＯＭ８６に格納される使用頻度の高い画像データとは、例えば、ＬＣＤ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
【００５０】
リセット回路８３は、電源基板９１０で作成された＋１２Ｖ電源電圧（Ｖｄｄ）を導入して、＋１２Ｖ電源電圧が所定値以下であればローレベル、所定値を越えていればハイレベルとなるリセット信号を出力する回路である。表示制御用ＣＰＵ１０１は、リセット信号を入力し、リセット信号がローレベルであればリセット状態（動作しない状態）となり、リセット信号がハイレベルになると動作可能な状態になる。
【００５１】
入力バッファ回路１０５Ａ，１０５Ｂは、主基板３１から表示制御基板８０へ向かう方向にのみ信号を通過させることができる。従って、表示制御基板８０側から主基板３１側に信号が伝わる余地はない。すなわち、入力バッファ回路１０５Ａ，１０５Ｂは、入力ポートとともに不可逆性情報入力手段を構成する。表示制御基板８０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。
【００５２】
高周波信号を遮断するノイズフィルタ１０７として、例えば３端子コンデンサやフェライトビーズが使用されるが、ノイズフィルタ１０７の存在によって、表示制御コマンドに基板間でノイズが乗ったとしても、その影響は除去される。また、主基板３１のバッファ回路６２０，６２Ａの出力側にもノイズフィルタを設けてもよい。
【００５３】
図６は、主基板３１およびランプ制御基板３５における信号送受信部分を示すブロック図である。この実施の形態では、遊技領域７の外側に設けられている点枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃと遊技盤に設けられている装飾ランプ２５の点灯／消灯と、賞球ランプ５１および球切れランプ５２の点灯／消灯とを示すランプ制御コマンドが主基板３１からランプ制御基板３５に出力される。また、始動記憶表示器１８および普通図柄始動記憶表示器４１の点灯個数を示すランプ制御コマンドも主基板３１からランプ制御基板３５に出力される。
【００５４】
この実施の形態では、遊技進行に応じて、遊技機に設けられているランプやＬＥＤによる演出の実行を指示するためのランプ制御コマンドが、主基板３１からランプ制御基板３５に出力される。図６に示すように、発光体制御に関するランプ制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポート０，３）５７０，５７３から出力される。出力ポート（出力ポート３）５７３は８ビットのデータを出力し、出力ポート５７０は１ビットのＩＮＴ信号を出力する。ランプ制御基板３５において、主基板３１からの制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。なお、ランプ制御用ＣＰＵ３５１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路３５５Ａ，３５５Ｂとランプ制御用ＣＰＵ３５１との間に、Ｉ／Ｏポートが設けられる。
【００５５】
なお、ランプ制御用ＣＰＵ３５１、ＲＯＭ（図示せず、ランプ制御用ＣＰＵ３５１に内蔵されていてもよい。）、ＲＡＭ（図示せず、ランプ制御用ＣＰＵ３５１に内蔵されていてもよい。）およびＩ／Ｏポート（ランプ制御用ＣＰＵ３５１の外付けであってもよい。）は、主基板３１に搭載されている遊技制御手段からのコマンドに従って、演出用電気部品としてのランプやＬＥＤによる演出制御を行うランプ制御用マイクロコンピュータに相当する。ランプ制御用マイクロコンピュータは演出制御用マイクロコンピュータの一例である。また、演出制御手段の一例であるランプ制御手段は、ランプ制御用マイクロコンピュータを含むものとして実現される。
【００５６】
ランプ制御基板３５において、ランプ制御用ＣＰＵ３５１は、各制御コマンドに応じて定義されている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、装飾ランプ２５の点灯／消灯パターンに従って、天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、装飾ランプ２５に対して点灯／消灯信号を出力する。点灯／消灯信号は、天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、装飾ランプ２５に出力される。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００５７】
主基板３１において、ＣＰＵ５６は、ＲＡＭ５５の記憶内容に未払出の賞球残数があるときに賞球ランプ５１の点灯を指示する制御コマンドを出力し、遊技盤裏面の払出球通路の上流に設置されている球切れスイッチ１８７（図３参照）が遊技球を検出しなくなると球切れランプ５２の点灯を指示する制御コマンドを出力する。ランプ制御基板３５において、各制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。ランプ制御用ＣＰＵ３５１は、それらの制御コマンドに応じて、賞球ランプ５１および球切れランプ５２を点灯／消灯する。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００５８】
さらに、ランプ制御用ＣＰＵ３５１は、制御コマンドに応じて始動記憶表示器１８および普通図柄始動記憶表示器４１に対して点灯／消灯信号を出力する。
【００５９】
入力バッファ回路３５５Ａ，３５５Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４０，７４ＨＣ１４が用いられる。入力バッファ回路３５５Ａ，３５５Ｂは、主基板３１からランプ制御基板３５へ向かう方向にのみ信号を通過させることができる。従って、ランプ制御基板３５側から主基板３１側に信号が伝わる余地はない。たとえ、ランプ制御基板３５内の回路に不正改造が加えられても、不正改造によって出力される信号がメイン基板３１側に伝わることはない。なお、入力バッファ回路３５５Ａ，３５５Ｂの入力側にノイズフィルタを設けてもよい。
【００６０】
また、主基板３１において、出力ポート５７０，５７３の外側にバッファ回路６２０，６３Ａが設けられている。バッファ回路６２０，６３Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、ランプ制御基板３５から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６３Ａの出力側にノイズフィルタを設けてもよい。
【００６１】
なお、図６には示されていないが、ランプ制御基板３５にも、図柄制御基板８０におけるリセット回路８３と同様のリセット回路が搭載されている。
【００６２】
図７は、主基板３１における音制御コマンドの信号送信部分および音制御基板７０の構成例を示すブロック図である。この実施の形態では、遊技進行に応じて、遊技領域７の外側に設けられているスピーカ２７の音声出力を指示するための音制御コマンドが、主基板３１から音制御基板７０に出力される。
【００６３】
図７に示すように、音制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポート０，４）５７０，５７４から出力される。出力ポート（出力ポート４）５７４からは８ビットのデータが出力され、出力ポート５７０からは１ビットのＩＮＴ信号が出力される。音制御基板７０において、主基板３１からの各信号は、入力バッファ回路７０５Ａ，７０５Ｂを介して音制御用ＣＰＵ７０１に入力する。なお、音制御用ＣＰＵ７０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路７０５Ａ，７０５Ｂと音制御用ＣＰＵ７０１との間に、Ｉ／Ｏポートが設けられる。
【００６４】
なお、音制御用ＣＰＵ７０１、ＲＯＭ（図示せず、音制御用ＣＰＵ７０１に内蔵されていてもよい。）、ＲＡＭ（図示せず、音制御用ＣＰＵ７０１に内蔵されていてもよい。）およびＩ／Ｏポート（音制御用ＣＰＵ７０１の外付けであってもよい。）は、主基板３１に搭載されている遊技制御手段からのコマンドに従って、演出用電気部品としてのスピーカ２７による演出制御を行う音制御用マイクロコンピュータに相当する。音制御用マイクロコンピュータは演出制御用マイクロコンピュータの一例である。また、演出制御手段の一例である音制御手段は、音制御用マイクロコンピュータを含むものとして実現される。
【００６５】
そして、例えばディジタルシグナルプロセッサによる音声合成回路７０２は、音制御用ＣＰＵ７０１の指示に応じた音声や効果音を発生し音量切替回路７０３に出力する。音量切替回路７０３は、音制御用ＣＰＵ７０１の出力レベルを、設定されている音量に応じたレベルにして音量増幅回路７０４に出力する。音量増幅回路７０４は、増幅した音声信号をスピーカ２７に出力する。
【００６６】
入力バッファ回路７０５Ａ，７０５Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４０，７４ＨＣ１４が用いられる。入力バッファ回路７０５Ａ，７０５Ｂは、主基板３１から音制御基板７０へ向かう方向にのみ信号を通過させることができる。よって、音制御基板７０側から主基板３１側に信号が伝わる余地はない。従って、音制御基板７０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。なお、入力バッファ回路７０５Ａ，７０５Ｂの入力側にノイズフィルタを設けてもよい。
【００６７】
また、主基板３１において、出力ポート５７０，５７４の外側にバッファ回路６２０，６７Ａが設けられている。バッファ回路６２０，６７Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、音制御基板７０から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６７Ａの出力側にノイズフィルタを設けてもよい。
【００６８】
なお、図７には示されていないが、音制御基板７０にも、図柄制御基板８０におけるリセット回路８３と同様のリセット回路が搭載されている。
【００６９】
図８は、払出制御基板３７および球払出装置９７の構成要素などの払出に関連する構成要素を示すブロック図である。図８に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力される。また、球切れスイッチ１８７からの検出信号も、中継基板（スイッチ中継基板）７２および中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力される。
【００７０】
主基板３１のＣＰＵ５６は、球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、払出を停止すべき状態であることを指示する払出制御コマンドを払出制御基板３７に送信する。払出を停止すべき状態であることを指示する払出制御コマンドを受信すると、払出制御基板３７の払出制御用ＣＰＵ３７１は球払出処理を停止する。
【００７１】
さらに、賞球カウントスイッチ３０１Ａからの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート部５７に入力されるとともに、中継基板７２を介して払出制御基板３７の入力ポート３７２ｂに入力される。賞球カウントスイッチ３０１Ａは、球払出装置９７の払出機構部分に設けられ、実際に払い出された賞球払出球を検出する。
【００７２】
ＣＰＵ５６は、賞球カウントスイッチ３０１Ａの短絡を検出したとき、および、スイッチに供給される電源電圧（Ｖｄｄ）が接地電位に短絡されたことを検出したときにも、払出を停止すべき状態であることを指示する払出制御コマンドを払出制御基板３７に送信する。
【００７３】
入賞があると、払出制御基板３７には、主基板３１の出力ポート（ポート０，１）５７０，５７１から賞球個数を示す払出制御コマンドが入力される。出力ポート（出力ポート１）５７１は８ビットのデータを出力し、出力ポート（出力ポート０）５７０は１ビットのＩＮＴ信号を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路３７３Ａを介してＩ／Ｏポート３７２ａに入力される。ＩＮＴ信号は、入力バッファ回路３７３Ｂを介して払出制御用ＣＰＵ３７１の割込端子に入力されている。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置９７を駆動して賞球払出を行う。なお、この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００７４】
払出制御用ＣＰＵ３７１、ＲＯＭ（図示せず、払出制御用ＣＰＵ３７１に内蔵されていてもよい。）、ＲＡＭ（図示せず、払出制御用ＣＰＵ３７１に内蔵されていてもよい。）およびＩ／Ｏポート（払出制御用ＣＰＵ３７１に内蔵されていてもよい。）は、主基板３１に搭載されている遊技制御手段からのコマンドに従って、球払出装置９７を駆動する払出制御用マイクロコンピュータに相当する。また、払出制御手段は、払出制御用マイクロコンピュータで実現される。
【００７５】
また、主基板３１において、出力ポート５７０，５７１の外側にバッファ回路６２０，６８Ａが設けられている。バッファ回路６２０，６８Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、払出制御基板３７から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６８Ａの出力側にノイズフィルタを設けてもよい。
【００７６】
払出制御用ＣＰＵ３７１は、出力ポート３７２ｃを介して、貸し球数を示す球貸し個数信号をターミナル基板１６０に出力する。さらに、出力ポート３７２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００７７】
さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、球貸しカウントスイッチ３０１Ｂ、および払出モータ２８９の回転位置を検出するための払出モータ位置センサからの検出信号が入力される。球貸しカウントスイッチ３０１Ｂは、球払出装置９７の払出機構部分に設けられ、実際に払い出された貸し球を検出する。払出制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられ、振分ソレノイド３１０への駆動信号は、出力ポート３７２ｅおよび中継基板７２を介して球払出装置９７の払出機構部分における振分ソレノイド３１０に伝えられる。また、クリアスイッチ９２１の出力も、入力ポート３７２ｂに入力される。
【００７８】
なお、振分ソレノイド３１０とは、球払出装置９７から払い出された遊技球を、賞球カウントスイッチ３０１Ａに導くのか球貸しカウントスイッチ３０１Ｂに導くのかを切り替えるための振分部材を駆動するためのソレノイドである。
【００７９】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、使用可表示ランプ１５１、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが接続される。
【００８０】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板３７を介して与えられる。このように、残高表示基板７４とカードユニット５０は、直接接続されることなく、払出制御基板３７を介して接続されている。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が入力ポート３７２ｂおよび出力ポート３７２ｅを介してやりとりされる。なお、カードユニット５０と払出制御基板３７の間には、図示しないインタフェース基板が介在している。カードユニット５０と払出制御基板３７の間で、接続信号（ＶＬ信号）等の信号はインタフェース基板を介してやりとりされる。そして、残高表示基板７４とインタフェース基板との間で、信号が直接やりとりされることはない。
【００８１】
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、ＶＬ信号を出力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状態により接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。
【００８２】
そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でなければ、賞球払出制御を実行する。
【００８３】
以上のように、カードユニット５０からの信号は全て払出制御基板３７に入力される構成になっている。従って、球貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。また、カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。
【００８４】
この実施の形態では、電源基板９１０から払出制御基板３７に対して電源断信号が入力される。電源断信号は、払出制御用ＣＰＵ３７１のマスク不能割込（ＮＭＩ）端子に入力される。さらに、払出制御基板３７に存在するＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよい。）の少なくとも一部は、電源基板９１０において作成されるバックアップ電源によって、バックアップされている。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭの少なくとも一部の内容は保存される。なお、電源基板９１０からの電源断信号は、入力ポートに入力されるようにしてもよい。
【００８５】
また、この実施の形態では、カードユニット５０が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット５０は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球が貸し出されるような場合でも本発明を適用できる。
【００８６】
図９は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、ランプ制御基板３５、払出制御基板３７および図柄制御基板８０等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶＳＬ（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源すなわち記憶保持手段となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。なお、ＶＳＬは、整流回路９１２において、整流素子でＡＣ２４Ｖを整流昇圧することによって生成される。ＶＳＬは、ソレノイド駆動電源となる。
【００８７】
電源基板９１０には、遊技機内の各電気部品制御基板や機構部品への電力供給を実行または遮断するための電源スイッチ９１４が設けられている。トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、１つまたは複数のコンバータＩＣ９２２（図９では１つのみを示す。）を有し、ＶＳＬにもとづいて＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コンバータＩＣ９２２の入力側には、比較的大容量のコンデンサ９２３が接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、＋３０Ｖ、＋１２Ｖ、＋５Ｖ等の直流電圧は、比較的緩やかに低下する。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【００８８】
ただし、電源基板９１０に各電気部品制御基板に至る各コネクタを設け、電源基板９１０から、中継基板を介さずにそれぞれの基板に至る各電圧を供給するようにしてもよい。また、図９には１つのコネクタ９１５が代表して示されているが、コネクタは、各電気部品制御基板対応に設けられている。
【００８９】
ＤＣ＋５Ｖは、遊技制御用マイクロコンピュータおよび演出制御用マイクロコンピュータ（表示制御用マイクロコンピュータ、ランプ制御用マイクロコンピュータ、音制御用マイクロコンピュータ）の動作用電源電圧等として用いられる。また、ＤＣ＋１２Ｖは、遊技球を検出する各スイッチに供給される。すなわち、コンバータＩＣ９２２において、ＤＣ＋５Ｖを作成する部分は、所定の電圧（この例ではＶＳＬ）にもとづいて遊技制御用マイクロコンピュータに供給される動作用電源電圧等を作成する動作用電源電圧作成手段に相当し、ＤＣ＋１２Ｖを作成する部分は、動作用電源電圧作成手段とは別に設けられ、遊技媒体を検出するために用いられる遊技媒体検出用電源電圧を所定の電圧（この例ではＶＳＬ）にもとづいて作成する遊技媒体検出用電源電圧作成手段に相当する。また、上述したように、ＤＣ＋１２Ｖは、図柄制御基板８０、ランプ制御基板３５および音制御基板７０にも供給され、各基板に搭載されているリセット回路に供給される。
【００９０】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が停止したときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち電力供給停止時にも記憶内容保持状態となりうるバックアップ記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。なお、この実施の形態では、バックアップ用の＋５Ｖは、主基板３１および払出制御基板３７に供給される。
【００９１】
また、電源基板９１０には、電源監視回路（電源監視手段）としての電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、ＶＳＬ電圧を導入し、ＶＳＬ電圧を監視することによって遊技機への電力供給停止の発生を検出する。具体的には、ＶＳＬ電圧が所定値（この例では＋２２Ｖ）以下になったら、電力供給の停止が生ずるとして電源断信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶＳＬが用いられている。電源監視用ＩＣ９０２からの電源断信号は、主基板３１や払出制御基板３７等に供給される。
【００９２】
電源監視用ＩＣ９０２が電力供給の停止を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶＳＬ（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。
【００９３】
なお、図９に示された構成では、電源監視用ＩＣ９０２の検出信号（電源断信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（例えば主基板３１と払出制御基板３７）に伝達されるが、例えば、１つの検出信号を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電源断信号を必要とする基板数に応じたバッファ回路を設けてもよい。さらに、主基板３１と払出制御基板３７とに出力される電源断信号について、電源断信号を出力することになる電源監視回路の監視電圧を異ならせてもよい。
【００９４】
また、図９に示すように、電源基板９１０には、押しボタン構造のクリアスイッチ９２１が搭載されている。クリアスイッチ９２１が押下されるとローレベル（オン状態）のクリアスイッチ信号が出力され、コネクタ９１５を介して主基板３１等に送信される。また、クリアスイッチ９２１が押下されていなければハイレベル（オフ状態）の信号が出力される。なお、クリアスイッチ９２１は、遊技機において、電源基板９１０以外に設けられていてもよい。
【００９５】
図１０は、賞球カウントスイッチ３０１Ａおよび始動口スイッチ１４ａからの検出信号の入力に関わる部分を示すブロック図である。この実施の形態では、賞球カウントスイッチ３０１Ａとして近接スイッチが用いられている。賞球カウントスイッチ３０１Ａおよび始動口スイッチ１４ａの一方の端子には、電源基板９１０から、中継基板７１およびスイッチ中継基板７２を介して、＋１２Ｖ電源電圧が供給されている。＋１２Ｖ電源電圧は、中継基板７１において分岐し、図柄制御基板８０、ランプ制御基板３５および音制御基板７０にも供給されている。すなわち、遊技球を検出するために用いられる遊技媒体検出用電源電圧としての＋１２Ｖは、演出制御手段（演出制御用マイクロコンピュータおよびリセット回路を含む。）に供給される電圧と共通の電圧である。上述したように、図柄制御基板８０、ランプ制御基板３５および音制御基板７０において、＋１２Ｖ電源電圧は、ＣＰＵをリセットするためのリセット信号を生成するリセット回路に供給されている。
【００９６】
賞球カウントスイッチ３０１Ａの他方の端子の電圧レベルである検出信号は、スイッチ中継基板７２および中継基板７１を介して主基板３１に入力される。主基板３１において、検出信号は、コネクタ５８１を介して入力バッファ回路５８２における反転回路５８２ｂに入力される。この実施の形態では、入力バッファ回路５８２として複数の反転回路５８２ａ，５８２ｂ，５８２ｃ，５８２ｄが内蔵されている７４ＨＣ４０４９が用いられている。なお、７４ＨＣ４０４９には６個の反転回路が内蔵されているが、図１０では４つのみが示されている。また、コネクタ５８１と反転回路５８２ｂとの間には、一端が接地されている抵抗Ｒ１とコンデンサＣ１が接続されている。なお、入力バッファ回路５８２や抵抗Ｒ１およびコンデンサＣ１は、図４に示されたスイッチ回路５８の一部に相当する。
【００９７】
また、コネクタ５８１と入力バッファ回路５８２における反転回路５８２ａとの間は、ツェナーダイオード５８４のカソードが接続されているツェナーダイオード５８４のアノードは、反転回路５８２ａに接続されている。ツェナーダイオード５８４のしきい値電圧（降伏電圧）は例えば６．８Ｖである。また、反転回路５８２ａの入力側は、抵抗Ｒ２を介して接地される。
【００９８】
入力バッファ回路５８２の反転回路５８２ａ，５８２ｂ，５８２ｃに入力された各信号は、それぞれ、各反転回路を通って入力ポート５７８に出力される。この実施の形態では、入力ポート５７８として７４ＨＣ２４４が用いられている。なお、入力ポート５７８は、図４に示されたＩ／Ｏポート部５７の一部である。
【００９９】
近接スイッチにおいて、一端は＋１２Ｖ電源に接続され、他端は検出信号を出力するための出力端子になっている。また、＋１２Ｖ電源に接続される端子と出力端子との間に、抵抗値が例えば６８０ΩのコイルＬ１が設けられている。近接スイッチに設けられている穴を金属の遊技球が通過するとコイルＬ１に逆起電力が生じ、コイルＬ１の等価的な抵抗値が極めて大きくなる。抵抗Ｒ１の抵抗値は例えば６８０Ωである。従って、入力バッファ回路５８２における反転回路５８２ｂの入力レベルは０Ｖに近いローレベルであり、反転回路５８２ｂの出力レベルはハイレベルである。
【０１００】
近接スイッチに設けられている穴を金属の遊技球が通過していない場合には、入力バッファ回路５８２における反転回路５８２ｂの入力レベルは、＋１２ＶがコイルＬ１と抵抗Ｒ１の抵抗値で分圧された値（ほぼ＋６Ｖ）であり、反転回路５８２ｂがハイレベルであるとみなすしきい値レベルを越える。従って、反転回路５８２ｂの出力レベルはローレベルである。
【０１０１】
よって、この実施の形態では、反転回路５８２ｂの入力レベルすなわち賞球カウントスイッチ３０１Ａの検出出力は、約０〜＋６Ｖの範囲をとる。
【０１０２】
ここで、賞球カウントスイッチ３０１Ａの両端子が短絡された場合を考える。賞球カウントスイッチ３０１Ａの両端子が短絡されていない場合には、ツェナーダイオード５８４のカソード側の電圧はしきい値電圧である６．８Ｖ以下であり、ツェナーダイオード５８４に電流は流れない。従って、抵抗Ｒ２に電流が流れることはなく（抵抗Ｒ２に電圧はかからず）、反転回路５８２ａの入力レベルは、ほぼ０Ｖである。その結果、反転回路５８２ａの出力レベルはハイレベルである。
【０１０３】
賞球カウントスイッチ３０１Ａの両端子が短絡すると、反転回路５８２ｂの入力レベルが＋１２Ｖ（Ｖｄｄ）になる。すると、ツェナーダイオード５８４のしきい値電圧を越えるので、ツェナーダイオード５８４に電流が流れる（導通状態になる。）。その結果、反転回路５８２ａの入力レベルはハイレベルになり、反転回路５８２ａの出力レベルはローレベルになる。また、賞球カウントスイッチ３０１Ａの両端子が短絡した場合には、反転回路５８２ｂの入力レベルがハイレベルになるので、反転回路５８２ｂの出力レベルはローレベルになる。
【０１０４】
上記のように、賞球カウントスイッチ３０１Ａの両端子が短絡すると、反転回路５８２ｂの出力レベルはローレベルになる。この状態は、賞球カウントスイッチ３０１Ａの両端子が短絡していない正常状態において賞球カウントスイッチ３０１Ａが遊技球を検出していない状態と同じである。従って、球払出装置９７が遊技球を払い出している状態において、賞球カウントスイッチ３０１Ａの両端子を短絡させると、賞球カウントスイッチ３０１Ａは遊技球を検出しない状態になる。
【０１０５】
この実施の形態の遊技機では、賞球カウントスイッチ３０１Ａの検出出力は主基板３１と払出制御基板３７との双方に入力され、払出制御基板３７に搭載されている払出制御手段が賞球カウントスイッチ３０１Ａの検出信号にもとづいて、払出予定数の遊技球が払い出されたことを検知すると、球払出装置９７の駆動を停止する制御を行っているが、払出制御基板３７においても、賞球カウントスイッチ３０１Ａと入力ポートとの間に、図１０に示されたスイッチ回路（具体的には、抵抗Ｒ１、コンデンサＣ１および入力バッファ回路）と同様の回路が搭載されている。従って、不正行為者が不正に賞球カウントスイッチ３０１Ａの両端子を短絡させると、賞球カウントスイッチ３０１Ａが不能動状態になるので、払出制御手段は、賞球カウントスイッチ３０１Ａの検出信号にもとづく遊技球の払出制御が正常に実行できなくなる。その結果、払出制御手段は遊技球の払い出しをいつ停止してよいのかわからず、大量の遊技球を払い出してしまう。
【０１０６】
しかし、この実施の形態では、賞球カウントスイッチ３０１Ａの両端子が短絡した場合には、ツェナーダイオード５８４のアノードが接続されている反転回路５８２ａの出力レベルがローレベルになり、ＣＰＵ５６が、入力ポート５７８を介して反転回路５８２ａの出力レベルがローレベルになったことを検知して、賞球カウントスイッチ３０１Ａの両端子が短絡したことを認識することができる。そして、賞球カウントスイッチ３０１Ａの両端子が短絡したことを認識した場合に、払出制御手段に対して遊技球の払い出しを停止するように指示することができる。なお、ツェナーダイオード５８４は、遊技媒体検出手段としての賞球カウントスイッチ３０１Ａの検出出力が変動しうる所定範囲（この例では約０〜＋６Ｖ）を越えたか否かを検出して検出信号を出力する短絡監視手段に相当する。
【０１０７】
また、短絡監視手段は、払出制御基板３７におけるスイッチ回路に設けられていてもよい。短絡監視手段が払出制御基板３７に設けられている場合には、払出制御手段が、短絡監視手段から検出信号が出力されたことに応じて、球払出装置９７の駆動停止する等の遊技媒体検出異常時処理を実行する。
【０１０８】
始動口スイッチ１４ａも、賞球カウントスイッチ３０１Ａと同様に、＋１２Ｖ電源電圧（Ｖｄｄ）を導入している近接スイッチで構成されている。そして、賞球カウントスイッチ３０１Ａと同様に、遊技球を検出すると反転回路５８２ｄがローレベルと認識する検出信号を出力する。検出信号は、主基板３１において、コネクタ５８１を介して、入力バッファ回路５８２の反転回路５８２ｄに入力される。反転回路５８２ｄに入力された信号は入力ポート５７７に出力される。この実施の形態では、入力ポート５７７として７４ＨＣ２４４が用いられている。なお、入力ポート５７７は、図４に示されたＩ／Ｏポート部５７の一部である。
【０１０９】
始動口スイッチ１４ａにおいて、一端は＋１２Ｖ電源に接続され、他端は検出信号を出力するための出力端子になっている。また、＋１２Ｖ電源に接続される端子と出力端子との間に、抵抗値が６８０ΩのコイルＬ３が設けられている。始動口スイッチ１４ａに設けられている穴を金属の遊技球が通過するとコイルＬ３に逆起電力が生じ、コイルＬ３の等価的な抵抗値が極めて大きくなる。抵抗Ｒ３の抵抗値は例えば６８０Ωである。従って、入力バッファ回路５８２における反転回路５８２ｄの入力レベルは０Ｖに近いローレベルであり、反転回路５８２ｄの出力レベルはハイレベルである。始動口スイッチ１４ａに設けられている穴を金属の遊技球が通過していない場合には、入力バッファ回路５８２における反転回路５８２ｄの入力レベルは、＋１２ＶがコイルＬ３と抵抗Ｒ３の抵抗値で分圧された値（ほぼ＋６Ｖ）であり、反転回路５８２ｄがハイレベルであるとみなすしきい値レベルを越える。従って、反転回路５８２ｄの出力レベルはローレベルである。
【０１１０】
このような構成において、＋１２Ｖ（Ｖｄｄ）電源が接地レベルに短絡されると、始動口スイッチ１４ａの入力レベルが０Ｖになるので、その出力レベルも０Ｖになり、反転回路５８２ｄの入力レベルはローレベルになる。すなわち、始動口スイッチ１４ａが遊技球を検出している状態と同じ状態になる。遊技機には、遊技媒体検出手段として入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａも設置されている。それらのスイッチも、始動口スイッチ１４ａと同様に、＋１２Ｖ（Ｖｄｄ）電源が接地レベルに短絡されると、遊技球を検出している状態と同じ状態になる。従って、不正行為者が不正に＋１２Ｖ（Ｖｄｄ）電源を接地レベルに短絡すると、ＣＰＵ５６は、入賞を検出するための始動口スイッチ１４ａや入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａがオンしたとみなし、賞球払出を実行するように払出制御基板３７に対して払出制御コマンドを送信してしまう。その結果、遊技制御手段は、球払出装置９７を駆動して賞球払出を行ってしまう。
【０１１１】
そこで、そのような不正行為に対処するために、この実施の形態では、主基板３１に、＋１２Ｖ（Ｖｄｄ）電源電圧を監視する電圧監視回路５８３が設けられている。電圧監視回路５８３は、遊技媒体を検出するために使用される遊技媒体検出用電源電圧の低下を検出して遊技媒体検出用電源電圧低下信号を出力する遊技媒体検出用電源電圧監視手段に相当する。具体的には、＋１２Ｖ（Ｖｄｄ）電源電圧が所定値以下になると、出力信号をローレベルにする。すなわち、ローレベルの検出信号を出力する。検出信号は、反転回路のバッファ回路５８５および入力バッファ回路５８２における反転回路５８２ｃを介して入力ポート５７７に入力される。
【０１１２】
従って、ＣＰＵ５６は、電圧監視回路５８３からの検出信号に割り得てられている入力ポート５７７のビットが「０」に変化したことを検出することによって、＋１２Ｖ（Ｖｄｄ）電源電圧が低下することを認識することができる。＋１２Ｖ（Ｖｄｄ）電源電圧は、不正行為が行われていない通常状態では所定の許容範囲（電圧監視回路５８３から検出信号が出力されることになる電圧値よりも高い値）以下になることはなく、＋１２Ｖ（Ｖｄｄ）電源電圧が低下することを認識することによって、＋１２Ｖ（Ｖｄｄ）電源が接地レベルに短絡された不正行為がなされたことを認識することができる。
【０１１３】
そして、ＣＰＵ５６は、＋１２Ｖ（Ｖｄｄ）電源電圧が低下することを認識した場合には、後述するように、所定の遊技媒体検出用電源電圧異常時処理を実行する。
【０１１４】
以上に説明したように、この実施の形態では、遊技球を検出したときと遊技媒体検出用電源電圧としての＋１２Ｖ（Ｖｄｄ）電源電圧の供給が停止されたとき（例えば接地電位に短絡されたとき）とで共通の状態を呈する始動口スイッチ１４ａを用いている場合に、遊技制御手段が、電圧監視回路５８３からの検出信号の入力により異常時処理として所定の遊技媒体検出用電源電圧異常時処理を実行するので、＋１２Ｖ（Ｖｄｄ）電源を短絡させるような不正行為を検出することができ、さらに、＋１２Ｖ（Ｖｄｄ）電源の短絡故障が生じた場合にも、そのことを確実に検出することができる。
【０１１５】
また、この実施の形態では、払い出された遊技球を検出するための賞球カウントスイッチ３０１Ａ自体が短絡したことを検出するために、短絡監視手段としてのツェナーダイオード５８４が設けられているが、遊技球の通過により賞球払出条件を成立させるための始動口スイッチ１４ａその他の入賞口スイッチに、短絡監視手段としてのツェナーダイオードを設けてもよい。ツェナーダイオードは、入賞口スイッチの検出出力が変動しうる所定範囲（例えば０〜６Ｖ）を越えたか否かを検出して短絡検出信号としての入賞口スイッチ短絡信号を出力するものに相当する。そのような短絡監視手段を設けた場合には、遊技制御手段は、ツェナーダイオードが接続される入力ポートの入力信号を介して、入賞口スイッチにおいて短絡故障等が生じたことを直ちに検出することができる。そして、入賞口スイッチ短絡信号の入力に応じて、遊技媒体検出異常時処理を実行することができる。
【０１１６】
なお、遊技媒体検出用電源電圧異常時処理が実行されることによって、各入賞口スイッチの検出信号が無効とされる。また、賞球カウントスイッチ３０１Ａも、遊技球を検出したときと遊技媒体検出用電源電圧としての＋１２Ｖ（Ｖｄｄ）電源電圧の供給が停止されたとき（例えば接地電位に短絡されたとき）とで共通の状態を呈するので、＋１２Ｖ（Ｖｄｄ）電源電圧を監視する電圧監視回路５８３からの検出信号の入力により異常時処理として遊技媒体検出用電源電圧異常時処理が実行されることによって、その検出信号が無効とされる。
【０１１７】
図１１および図１２は、この実施の形態における出力ポートの割り当てを示す説明図である。図１１に示すように、出力ポート０は各電気部品制御基板に送出される制御コマンドのＩＮＴ信号の出力ポートである。また、払出制御基板３７に送出される払出制御コマンドの８ビットのデータは出力ポート１から出力され、図柄制御基板８０に送出される表示制御コマンドの８ビットのデータは出力ポート２から出力され、ランプ制御基板３５に送出されるランプ制御コマンドの８ビットのデータは出力ポート３から出力される。そして、図１２に示すように、音制御基板７０に送出される音制御コマンドの８ビットのデータは出力ポート４から出力される。
【０１１８】
また、出力ポート５から、情報出力回路６４を介して情報端子板３４やターミナル基板１６０に至る各種情報出力用信号すなわち制御に関わる情報の出力データが出力される。そして、出力ポート６から、可変入賞球装置１５を開閉するためのソレノイド１６、大入賞口の開閉板２を開閉するためのソレノイド２１、および大入賞口内の経路を切り換えるためのソレノイド２１Ａに対する駆動信号が出力される。
【０１１９】
図１２に示すように、払出制御基板３７、図柄制御基板８０、ランプ制御基板３５および音制御基板７０に対して出力される各ＩＮＴ信号（払出制御信号ＩＮＴ、表示制御信号ＩＮＴ、ランプ制御信号ＩＮＴおよび音声制御信号ＩＮＴ）を出力する出力ポート（出力ポート０）と、払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７および音声制御信号ＣＤ０〜ＣＤ７を出力する出力ポート（出力ポート１〜４）とは、別ポートである。
【０１２０】
従って、ＩＮＴ信号を出力する際に、誤って払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７および音声制御信号ＣＤ０〜ＣＤ７を変化させてしまう可能性が低減する。また、払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７または音声制御信号ＣＤ０〜ＣＤ７を出力する際に、誤ってＩＮＴ信号を変化させてしまう可能性が低減する。その結果、主基板３１の遊技制御手段から各電気部品制御基板に対するコマンドは、より確実に送出されることになる。さらに、各ＩＮＴ信号は、全て出力ポート０から出力されるように構成されているので、遊技制御手段のＩＮＴ信号出力処理の負担が軽減される。
【０１２１】
図１３は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図１５に示すように、入力ポート０のビット０〜７には、それぞれ、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａ、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３、Ｖ入賞スイッチ２２の検出信号が入力される。
【０１２２】
また、入力ポート１のビット０〜４には、それぞれ、賞球カウントスイッチ３０１Ａ、満タンスイッチ４８、球切れスイッチ１８７の検出信号、カウントスイッチ短絡信号およびクリアスイッチ９２１の検出信号が入力される。なお、各スイッチからの検出信号は、スイッチ回路５８において論理反転されている。また、ビット５には電源断信号（電源基板９１０からの電源断信号）が入力され、ビット６には賞球カウントスイッチ短絡信号（ツェナーダイオード５８４のアノードのレベル）が入力され、ビット７にはスイッチ電源監視信号（電圧監視回路５８３からの検出信号）が入力されている。
【０１２３】
次に遊技機の動作について説明する。図１４は、主基板３１における遊技制御手段（ＣＰＵ５６およびＲＯＭ，ＲＡＭ等の周辺回路）が実行するメイン処理を示すフローチャートである。遊技機に対して電源が投入され、リセット端子の入力レベルがハイレベルになると、ＣＰＵ５６は、ステップＳ１以降のメイン処理を開始する。メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。
【０１２４】
初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、割込モードを設定し（ステップＳ２）、スタックポインタにスタック領域の先頭アドレスを設定する（ステップＳ３）。そして、内蔵デバイスレジスタの初期化を行う（ステップＳ４）。また、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ５）を行った後、ＲＡＭをアクセス可能状態に設定する（ステップＳ６）。
【０１２５】
この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。また、ＣＴＣは、２本の外部クロック／タイマトリガ入力ＣＬＫ／ＴＲＧ２，３と２本のタイマ出力ＺＣ／ＴＯ０，１を備えている。
【０１２６】
また、ＣＰＵ５６には、マスク可能な割込のモードとして３種類のモードが用意されている。なお、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
【０１２７】
ステップＳ２では、ＣＰＵ５６の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すようなモード（割込モード２）が設定される。
【０１２８】
次いで、ＣＰＵ５６は、入力ポート１を介して入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ７）。その確認においてオンを検出した場合には、ＣＰＵ５６は、通常の初期化処理を実行する（ステップＳ１１〜ステップＳ１５）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。なお、入力ポート１では、クリアスイッチ信号のオン状態はハイレベルである（図１３参照）。また、例えば、遊技店員は、クリアスイッチ９２１をオン状態にしながら遊技機に対する電力供給を開始する（例えば電源スイッチ９１４をオンする）ことによって、容易に初期化処理を実行させることができる。すなわち、ＲＡＭクリア等を行うことができる。
【０１２９】
クリアスイッチ９２１がオンの状態でない場合には、遊技機への電力供給が停止したときにバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ８）。この実施の形態では、電力供給の停止が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。そのような保護処理が行われていないことを確認したら、ＣＰＵ５６は初期化処理を実行する。
【０１３０】
この実施の形態では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電力供給停止時処理においてバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認される。例えば、バックアップフラグ領域に「５５Ｈ」が設定されていればバックアップあり（オン状態）を意味し、「５５Ｈ」以外の値が設定されていればバックアップなし（オフ状態）を意味する。
【０１３１】
バックアップありを確認したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ９）。この実施の形態では、クリアデータ（００）をチェックサムデータエリアにセットし、チェックサム算出開始アドレスをポインタにセットする。また、チェックサムの対象となるデータ数に対応するチェックサム算出回数をセットする。そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する。演算結果をチェックサムデータエリアにストアするとともに、ポインタの値を１増やし、チェックサム算出回数の値を１減算する。以上の処理が、チェックサム算出回数の値が０になるまで繰り返される。チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転し、反転後のデータをチェックサムとする。
【０１３２】
電力供給停止時処理において、上記の処理と同様の処理によってチェックサムが算出され、チェックサムはバックアップＲＡＭ領域に保存されている。ステップＳ９では、算出したチェックサムと保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップＲＡＭ領域のデータが、電力供給停止時のデータとは異なっていることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、電力供給の停止からの復旧時でない電源投入時に実行される初期化処理を実行する。
【０１３３】
チェック結果が正常であれば、ＣＰＵ５６は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電力供給停止時の状態に戻すための遊技状態復旧処理を行う（ステップＳ１０）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の退避値がＰＣに設定され、そのアドレスに復帰する。
【０１３４】
初期化処理では、ＣＰＵ５６は、まず、ＲＡＭの全領域をクリアするＲＡＭクリア処理を行う（ステップＳ１１）。また、所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、特別図柄プロセスフラグ、払出コマンド格納ポインタ、賞球中フラグ、球切れフラグ、払出停止フラグなど制御状態に応じて選択的に処理を行うためのフラグ）に初期値を設定する作業領域設定処理を行う（ステップＳ１２）。
【０１３５】
さらに、ＣＰＵ５６は、所定の払出禁止条件が成立しているか否かを判定し（ステップＳ１３ａ）、払出禁止条件が成立していなければ、球払出装置９７からの払出が可能であることを指示する払出許可状態指定コマンドを払出制御基板３７に対して送信する処理を行う（ステップＳ１３ｂ）。また、払出禁止条件が成立していれば、主基板３１の制御状態を払出禁止状態に設定する。なお、初期化処理では払出許可状態指定コマンドを送信せず、遊技制御処理において払出禁止条件が成立していなければ払出許可状態指定コマンドを送信するようにしてもよい。
【０１３６】
また、ＣＰＵ５６は、他のサブ基板（ランプ制御基板３５、音制御基板７０、図柄制御基板８０）を初期化するための初期化コマンドを各サブ基板に送信する処理を実行する（ステップＳ１４）。初期化コマンドとして、可変表示装置９に表示される初期図柄を示すコマンド（図柄制御基板８０に対して）や賞球ランプ５１および球切れランプ５２の消灯を指示するコマンド（ランプ制御基板３５に対して）等がある。
【０１３７】
なお、払出許可状態指定コマンドおよび他のサブ基板に対する初期化コマンドの送信処理において、例えば、各コマンドが設定されているテーブル（ＲＯＭ領域）のアドレスをポインタにセットし、後述するコマンドセット処理（図３２参照）のような処理ルーチンをコールすればよい。
【０１３８】
そして、ＣＰＵ５６は、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているＣＴＣのレジスタの設定を行う（ステップＳ１５）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。具体的には、複数（例えば４つ）あるタイマのそれぞれに対応して設けられている制御レジスタのうちの一つ（例えばＣＨ３）の制御レジスタに、タイマ割込設定値（この例ではＡ７（Ｈ）：割込イネーブルやリセットの設定等）を設定し、次いで、２ｍｓに応じた時間定数データ（カウント値、この例では２Ｅ（Ｈ））を制御レジスタに設定する。
【０１３９】
初期化処理の実行（ステップＳ１１〜Ｓ１５）が完了すると、メイン処理で、表示用乱数更新処理（ステップＳ１７）および初期値用乱数更新処理（ステップＳ１８）が繰り返し実行される。表示用乱数更新処理および初期値用乱数更新処理が実行されるときには割込禁止状態とされ（ステップＳ１６）、表示用乱数更新処理および初期値用乱数更新処理の実行が終了すると割込許可状態とされる（ステップＳ１９）。表示用乱数とは、可変表示装置９に表示される図柄を決定するための乱数であり、表示用乱数更新処理とは、表示用乱数を発生するためのカウンタのカウント値を更新する処理である。また、初期値用乱数更新処理とは、初期値用乱数を発生するためのカウンタのカウント値を更新する処理である。
【０１４０】
タイマ割込が発生すると、ＣＰＵ５６は、図１５に示すステップＳ２０の処理を実行した後、ステップＳ２０〜Ｓ３３の遊技制御処理を実行する。遊技制御処理において、ＣＰＵ５６は、まず、電源断信号が出力されたか否か（オン状態になったか否か）を検出する電源断検出処理を実行する（ステップＳ２０）。なお、この実施の形態では、電源断検出処理において、賞球カウントスイッチ短絡信号およびスイッチ電源監視信号の状態を確認する処理も実行する。次いで、スイッチ回路５８を介して、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等のスイッチの検出信号を入力し、それらの状態判定を行う（スイッチ処理：ステップＳ２１）。具体的には、各スイッチの検出信号を入力する入力ポートの状態がオン状態であれば、各スイッチに対応して設けられているスイッチタイマの値を＋１する。
【０１４１】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を生成するための各カウンタのカウント値を更新する処理を行う（ステップＳ２２）。ＣＰＵ５６は、さらに、表示用乱数および初期値用乱数を生成するためのカウンタのカウント値を更新する処理を行う（ステップＳ２３，Ｓ２４）。
【０１４２】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２６）。普通図柄プロセス処理では、普通図柄表示器１０の表示状態を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【０１４３】
次いで、ＣＰＵ５６は、特別図柄に関する演出制御コマンドをＲＡＭ５５の所定の領域に設定して演出制御コマンドを送出する処理を行う（特別図柄コマンド制御処理：ステップＳ２７）。また、普通図柄に関する演出制御コマンドをＲＡＭ５５の所定の領域に設定して演出制御コマンドを送出する処理を行う（普通図柄コマンド制御処理：ステップＳ２８）。
【０１４４】
さらに、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ２９）。
【０１４５】
また、ＣＰＵ５６は、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａの検出信号にもとづく賞球個数の設定などを行う賞球処理を実行する（ステップＳ３０）。具体的には、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａがオンしたことにもとづく入賞検出に応じて、払出制御基板３７に賞球個数を示す払出個数信号等の払出制御信号を出力する。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、賞球個数を示す払出個数信号等の払出制御信号に応じて球払出装置９７を駆動する。
【０１４６】
そして、ＣＰＵ５６は、始動入賞記憶数の増減をチェックする記憶処理を実行する（ステップＳ３１）。また、遊技機の制御状態を遊技機外部で確認できるようにするための試験信号を出力する処理である試験端子処理を実行する（ステップＳ３２）。また、出力ポートの出力状態に対応したＲＡＭ領域（出力ポートバッファ）が設けられ、ＣＰＵ５６は、そのＲＡＭ領域の内容を出力ポートに出力する（ステップＳ３３：出力処理）。なお、出力ポートバッファの内容は、ステップＳ２５〜Ｓ３０，Ｓ３１の処理で更新される。その後、割込許可状態に設定し（ステップＳ３４）、処理を終了する。
【０１４７】
以上の制御によって、この実施の形態では、遊技制御処理は定期的（例えば２ｍｓ毎）に起動されることになる。なお、この実施の形態では、タイマ割込処理で遊技制御処理が実行されているが、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるようにしてもよい。
【０１４８】
図１６および図１７は、ステップＳ２０の電源断検出処理の一例を示すフローチャートである。電源断検出処理において、ＣＰＵ５６は、まず、電源断信号が出力されているか否か（オン状態になっているか否か）確認する（ステップＳ４４０）。オン状態であれば、ステップＳ４５２以降の電力供給停止時処理を実行する。すなわち、遊技の進行を制御する状態から遊技状態を保存させるための電力供給停止時処理を実行する状態に移行する。
【０１４９】
電源断信号が出力されていない場合には、入力ポート５７８（図１３では入力ポート１）のビット６の状態を確認することによって、すなわち、賞球カウントスイッチ短絡信号の状態を確認することによって、賞球カウントスイッチ３０１Ａが短絡状態になっていないか否か確認する（ステップＳ４４１）。賞球カウントスイッチ短絡信号がオン状態であれば、カウントスイッチ短絡フラグをセットする（ステップＳ４４２）。また、入力ポート５７８（図１３では入力ポート１）のビット７の状態を確認することによって、すなわち、スイッチ電源監視信号の状態を確認することによって、各スイッチに供給される＋１２Ｖ（Ｖｄｄ）電源電圧が接地レベルに短絡されていないか否か確認する（ステップＳ４４３）。スイッチ電源監視信号がオン状態であれば、スイッチ電源断フラグをセットする（ステップＳ４４４）。電源断信号、賞球カウントスイッチ短絡信号およびスイッチ電源監視信号がいずれもオフ状態であれば、電源断検出処理を終了する。
【０１５０】
賞球カウントスイッチ３０１Ａが短絡状態になっていたことを確認した場合、または、＋１２Ｖ（Ｖｄｄ）電源電圧が接地レベルに短絡されていたことを確認した場合には、払出禁止状態指定に関する送信バッファをセットする（ステップＳ４４５）。具体的には、払出禁止状態指定コマンドが設定されているテーブル（ＲＯＭ領域）のアドレスをポインタにセットする。そして、後述するコマンドセット処理（図３２参照）をコールする（ステップＳ４４６）。ステップＳ４４５およびＳ４４６の処理によって、払出禁止状態指定コマンドが払出制御基板３７に送信される。
【０１５１】
電力供給停止時処理において、ＣＰＵ５６は、バックアップあり指定値（この例では「５５Ｈ」）をバックアップフラグにストアする（ステップＳ４５２）。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、パリティデータを作成する（ステップＳ４５３〜Ｓ４６１）。すなわち、まず、クリアデータ（００）をチェックサムデータエリアにセットし（ステップＳ４５３）、チェックサム算出開始アドレスをポインタにセットする（ステップＳ４５４）。また、チェックサム算出回数をセットする（ステップＳ４５５）。
【０１５２】
次いで、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する（ステップＳ４５６）。演算結果をチェックサムデータエリアにストアするとともに（ステップＳ４５７）、ポインタの値を１増やし（ステップＳ４５８）、チェックサム算出回数の値を１減算する（ステップＳ４５９）。そして、ステップＳ４５６〜Ｓ４５９の処理を、チェックサム算出回数の値が０になるまで繰り返す（ステップＳ４６０）。
【０１５３】
チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転する（ステップＳ４６１）。そして、反転後のデータをチェックサムデータエリアにストアする（ステップＳ４６２）。このデータが、電源投入時にチェックされるパリティデータとなる。次いで、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ４７１）。以後、内蔵ＲＡＭ５５のアクセスができなくなる。
【０１５４】
さらに、ＣＰＵ５６は、ＲＯＭ５４に格納されているポートクリア設定テーブルの先頭アドレスをポインタにセットする（ステップＳ４７２）。ポートクリア設定テーブルにおいて、先頭アドレスには処理数（クリアすべき出力ポートの数）が設定され、次いで、出力ポートのアドレスおよび出力値データ（クリアデータ：出力ポートの各ビットのオフ状態の値）が、処理数分の出力ポートについて順次設定されている。
【０１５５】
ＣＰＵ５６は、ポインタが指すアドレスのデータ（すなわち処理数）をロードする（ステップＳ４７３）。また、ポインタの値を１増やし（ステップＳ４７４）、ポインタが指すアドレスのデータ（すなわち出力ポートのアドレス）をロードする（ステップＳ４７５）。さらに、ポインタの値を１増やし（ステップＳ４７６）、ポインタが指すアドレスのデータ（すなわち出力値データ）をロードする（ステップＳ４７７）。そして、出力値データを出力ポートに出力する（ステップＳ４７８）。その後、処理数を１減らし（ステップＳ４７９）、処理数が０でなければステップＳ４７４に戻る。処理数が０であれば、すなわち、クリアすべき出力ポートを全てクリアしたら、タイマ割込を停止し（ステップＳ４８１）、ループ処理に入る。
【０１５６】
以上の処理によって、電力供給が停止する場合には、ステップＳ４５２〜Ｓ４８１の電力供給停止時処理が実行されて、電力供給が実行されたことを示すデータ（バックアップあり指定値およびチェックサム）がバックアップＲＡＭへストアされ、ＲＡＭアクセスが禁止状態にされ、出力ポートがクリアされ、かつ、遊技制御処理を実行するためのタイマ割込が禁止状態に設定される。
【０１５７】
ループ処理では、カウントスイッチ短絡フラグまたはスイッチ電源断フラグがセットされているか否かを確認する（ステップＳ４８２）。カウントスイッチ短絡フラグまたはスイッチ電源断フラグがセットされている場合には、図柄制御基板８０に搭載されている表示制御手段、ランプ制御基板３５に搭載されているランプ制御手段および音制御基板７０に搭載されている音制御手段に対する異常報知指定コマンドに関する送信バッファをセットする（ステップＳ４８３）。具体的には、各コマンドが設定されているテーブル（ＲＯＭ領域）のアドレスをポインタにセットする。そして、後述するコマンドセット処理（図３２参照）をコールする（ステップＳ４８４）。その後、ステップＳ４８２に戻る。
【０１５８】
以上のように、各スイッチに供給される＋１２Ｖ（Ｖｄｄ）電源電圧が接地レベルに短絡された場合には、異常時処理として遊技媒体検出用電源電圧異常時処理が実行される。この実施の形態では、ステップＳ４４５，Ｓ４４６の払出禁止状態指定の払出制御コマンドを送信する処理、ステップＳ４７２〜Ｓ４７９の出力ポートをクリアするための処理、ステップＳ４８１のタイマ割込禁止処理、およびステップＳ４８３，Ｓ４８４の異常報知指定コマンドを送信する処理が遊技媒体検出用電源電圧異常時処理に相当する。そして、出力ポートがクリアされ、かつ、遊技制御処理を実行するためのタイマ割込が禁止状態に設定されるので、遊技が不能動化される。さらに、遊技球を検出する各スイッチからの検出信号を確認する処理を行わないので、実質的に、全てのスイッチの検出信号が無効になる。
【０１５９】
また、ステップＳ４８２〜ステップＳ４８４の処理を含むループ処理は、遊技機に対する電源供給が停止され遊技制御用マイクロコンピュータに対する動作用電源電圧（例えば＋５Ｖ）が断するまで継続する。すなわち、遊技制御用マイクロコンピュータに供給される動作用電源電圧が断状態になるまで遊技を不能動化する状態が継続される。
【０１６０】
また、賞球カウントスイッチ３０１Ａが短絡状態になっている場合には、異常時処理として遊技媒体検出異常時処理が実行される。この実施の形態では、ステップＳ４４５，Ｓ４４６の払出禁止状態指定の払出制御コマンドを送信する処理、ステップＳ４７２〜Ｓ４７９の出力ポートをクリアするための処理、ステップＳ４８１のタイマ割込禁止処理、およびステップＳ４８３，Ｓ４８４の異常報知指定コマンドを送信する処理が遊技媒体検出異常時処理に相当する。すなわち、遊技媒体検出異常時処理は、遊技媒体検出用電源電圧異常時処理と共通した処理である。従って、異常時処理を実行するように構成されていても、遊技制御プログラムの容量の増大を抑えることができ、本来の遊技制御に係るプログラムが減ってしまうことを抑制することができる。
【０１６１】
また、ステップＳ４８３，Ｓ４８４で異常報知指定コマンドが表示制御手段、ランプ制御手段および音制御手段に送信される。後述するように、表示制御手段、ランプ制御手段および音制御手段は、異常報知指定コマンドを受信すると、演出用電気部品を用いて、異常が生じた旨の報知を行う。すなわち、異常時処理で、異常が生じた旨の報知が行われることになる。
【０１６２】
さらに、この実施の形態では、遊技媒体検出用電源電圧低下信号（具体的にはスイッチ電源監視信号）が入力ポートに入力され、ＣＰＵ５６は、所定期間毎（具体的には２ｍｓ毎）に入力ポートの入力を確認することによって遊技媒体検出用電源電圧低下信号が入力されたか否かを確認する処理を実行する。このように、ＣＰＵ５６が定期的にポーリングを行うことによって遊技媒体検出用電源電圧低下信号の状態を確認するので、遊技媒体検出用電源電圧低下信号が入力されたか否かを確認する処理は確実に実行される。
【０１６３】
上述したように、遊技球を検出するために各スイッチに供給される電圧は、演出制御基板（図柄制御基板８０、ランプ制御基板３５および音制御基板７０）に搭載されているリセット回路がリセット信号を作成するための電圧と共通している。従って、＋１２Ｖ（Ｖｄｄ）電源電圧が接地レベルに短絡された場合には、演出制御基板に搭載されている演出制御用マイクロコンピュータにローレベルの信号が出力され、演出制御用マイクロコンピュータはリセット状態になる。従って、遊技制御手段から異常報知指定コマンドを送信しても、演出制御用マイクロコンピュータは異常報知指定コマンドを受信することができない。また、演出制御用マイクロコンピュータがリセット状態になる前に異常報知指定コマンドを受信して報知を開始しても、不正行為者が不正行為を止めて＋１２Ｖ（Ｖｄｄ）電源電圧が元に復旧したときにリセット状態が解除されるので、演出制御用マイクロコンピュータは初期状態に戻る。すなわち、報知を止めてしまう。
【０１６４】
しかし、この実施の形態では、異常報知指定コマンドは、遊技制御用マイクロコンピュータに供給される動作用電源電圧が断状態になるまで繰り返し送信されている（ステップＳ４８３，Ｓ４８４）。よって、演出制御用マイクロコンピュータが初期状態に戻っても、その時点で、演出制御用マイクロコンピュータは異常報知指定コマンドを受信することができる。その結果、演出制御用マイクロコンピュータは、異常報知指定コマンドの受信にもとづいて異常が生じた旨の報知を再開することができる。
【０１６５】
なお、この実施の形態では、異常報知指定コマンドを送信しなくなる状態にするための所定の条件が遊技制御用マイクロコンピュータに供給される動作用電源電圧が断状態になることであったが、所定の条件として、他の条件を用いてもよい。例えば、不正行為を検出した時点または最初に異常報知指定コマンドを送信した時点から所定の時間（例えば３０秒）経過したら所定の条件が成立したとしたり、遊技店員等が操作スイッチを操作したことにより所定の条件が成立したとしてもよい。
【０１６６】
図１８は、ＣＰＵ５６が実行する特別図柄プロセス処理のプログラムの一例を示すフローチャートである。図１８に示す特別図柄プロセス処理は、図１５のフローチャートにおけるステップＳ２５の具体的な処理でもある。ＣＰＵ５６は、特別図柄プロセス処理を行う際に、変動短縮タイマ減算処理（ステップＳ３１０）および始動口スイッチ通過確認処理（ステップＳ３１１）を行った後に、内部状態（この例では特別図柄プロセスフラグ）に応じて、ステップＳ３００〜Ｓ３０９のうちのいずれかの処理を行う。
【０１６７】
変動短縮タイマ減算処理は、始動記憶（始動口スイッチ１４ａがオンしたことの記憶）の記憶可能最大数に対応した個数設けられている変動短縮タイマを減算する処理である。そして、後述する特別図柄大当り判定処理（ステップＳ３０１）において、例えば、変動短縮タイマの値が０になっていて、かつ、低確率状態（通常状態）では始動記憶数が始動記憶の最大値、確変状態では始動記憶数が「２」以上であれば、図柄の変動パターンとして変動時間が短縮されたパターンを用いることに決定される。また、始動口スイッチ通過確認処理は、始動口スイッチ１４ａがオンしたときに所定の各乱数値を取得して記憶する処理である。
【０１６８】
ステップＳ３００〜Ｓ３０９において、以下のような処理が行われる。
【０１６９】
特別図柄通常処理（ステップＳ３００）：始動記憶数を確認し、始動記憶数が０でなければ、ステップＳ３０１に移行するように特別図柄プロセスフラグの値を変更する。
【０１７０】
特別図柄大当り判定処理（ステップＳ３０１）：始動入賞があったときに記憶された各種乱数を格納するバッファ等の内容をシフトする。シフトの結果、押し出されたバッファの内容にもとづいて大当りとするか否かを決定する。なお、バッファは、始動入賞の記憶可能最大数だけ用意されている。また、シフトによって押し出されたバッファの内容は、最も前に生じた始動入賞に応じた内容である。そして、大当りとすることに決定した場合には、大当りフラグをセットする。その後、ステップＳ３０２に移行するように特別図柄プロセスフラグの値を変更する。
【０１７１】
停止図柄設定処理（ステップＳ３０２）：特別図柄の可変表示の表示結果である左右中図柄の停止図柄を決定する。そして、ステップＳ３０３に移行するように特別図柄プロセスフラグの値を変更する。
【０１７２】
変動パターン設定処理（ステップＳ３０３）：特別図柄の可変表示のパターンすなわち可変表示パターン（変動パターン）を決定する。そして、決定された変動パターンおよび停止図柄等を通知するための表示制御コマンドを図柄制御基板８０等に対して出力するための処理を行う。その後、ステップＳ３０４に移行するように特別図柄プロセスフラグの値を変更する。
【０１７３】
特別図柄変動処理（ステップＳ３０４）：変動パターンに応じて決められている変動時間が経過したか否か確認する。経過していれば、ステップＳ３０５に移行するように特別図柄プロセスフラグの値を変更する。
【０１７４】
特別図柄図柄停止処理（ステップＳ３０５）：一定時間（例えば１．０００秒）が経過した後、大当りとすることに決定されている場合には、ステップＳ３０６に移行するように特別図柄プロセスフラグの値を変更する。そうでなければ、ステップＳ３００に移行するように特別図柄プロセスフラグの値を変更する。
【０１７５】
大入賞口開放前処理（ステップＳ３０６）：大入賞口を開放する制御を開始する。具体的には、カウンタやフラグを初期化するとともに、ソレノイド５４を駆動して大入賞口を開放する。そして、ステップＳ３０７に移行するように特別図柄プロセスフラグの値を変更する。
【０１７６】
大入賞口開放中処理（ステップＳ３０７）：大入賞口の閉成条件の成立を確認する処理等を行う。大入賞口の閉成条件が成立したら、ステップＳ３０８に移行するように特別図柄プロセスフラグの値を変更する。
【０１７７】
特定領域有効時間処理（ステップＳ３０８）：Ｖ入賞スイッチ２２の通過の有無を監視して、大当り遊技状態継続条件の成立を確認する処理を行う。大当り遊技状態継続の条件が成立し、かつ、まだ残りラウンドがある場合には、ステップＳ３０７に移行するように特別図柄プロセスフラグの値を変更する。また、所定の有効時間内に大当り遊技状態継続条件が成立しなかった場合、または、全てのラウンドを終えた場合には、ステップＳ３０９に移行するように特別図柄プロセスフラグの値を変更する。
【０１７８】
大当り終了処理（ステップＳ３０９）：大当り遊技状態が終了したことを遊技者に報知するための表示をランプ制御手段等に行わせる制御を行う。そして、ステップＳ３００に移行するように特別図柄プロセスフラグの値を変更する。
【０１７９】
図１９〜図２１は、遊技制御処理におけるステップＳ３０の賞球処理の一例を示すフローチャートである。この実施の形態では、賞球処理では、賞球払出の対象となる入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａ、カウントスイッチ２３および始動口スイッチ１４ａが確実にオンしたか否か判定されるとともに、オンしたら賞球個数を示す払出制御コマンドが払出制御基板３７に送出されるように制御し、また、満タンスイッチ４８および球切れスイッチ１８７が確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板３７に送出されるように制御する等の処理が行われる。
【０１８０】
賞球処理において、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「１」を設定し（ステップＳ１５０）、スイッチタイマのアドレスのオフセットとして「９」を設定する（ステップＳ１５１）。入力判定値テーブル（図２３参照）のオフセット「１」は、入力判定値テーブルの２番目のデータ「５０」を使用することを意味する。また、各スイッチタイマは、図１３に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「９」は満タンスイッチ４８に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１５２）。
【０１８１】
入力判定値テーブルとは、各スイッチについて、連続何回のオンが検出されたら確かにスイッチがオンしたと判定するための判定値が設定されているＲＯＭ領域である。入力判定値テーブルの構成例は図２３に示されている。図２３に示すように、入力判定値テーブルには、上から順に、すなわちアドレス値が小さい領域から順に、「２」、「５０」、「２５０」、「３０」、「２５０」、「１」の判定値が設定されている。また、スイッチオンチェックルーチンでは、入力判定値テーブルの先頭アドレスとオフセット値とで決まるアドレスに設定されている判定値と、スイッチタイマの先頭アドレスとオフセット値とで決まるスイッチタイマの値とが比較され、一致した場合には、例えばスイッチオンフラグがセットされる。
【０１８２】
スイッチオンチェックルーチンの一例が図２２に示されている。スイッチオンチェックルーチンにおいて、満タンスイッチ４８に対応するスイッチタイマの値が満タンスイッチオン判定値「５０」に一致していればスイッチオンフラグがセットされるので（ステップＳ１５３）、満タンフラグがセットされる（ステップＳ１５４）。なお、図１９には明示されていないが、満タンスイッチ４８に対応したスイッチタイマの値が０になると、満タンフラグはリセットされる。
【０１８３】
また、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「２」を設定し（ステップＳ１５５）、スイッチタイマのアドレスのオフセットとして「０Ａ（Ｈ）」を設定する（ステップＳ１５６）。入力判定値テーブルのオフセット「２」は、入力判定値テーブルの３番目のデータ「２５０」を使用することを意味する。また、各スイッチタイマは、図１３に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０Ａ（Ｈ）」は球切れスイッチ１８７に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１５７）。
【０１８４】
スイッチオンチェックルーチンにおいて、球切れスイッチ１８７に対応するスイッチタイマの値が球切れスイッチオン判定値「２５０」に一致していればスイッチオンフラグがセットされるので（ステップＳ１５８）、球切れフラグがセットされる（ステップＳ１５９）。なお、図１９には明示されていないが、球切れスイッチ１８７に対応したスイッチオフタイマが用意され、その値が５０になると、球切れフラグはリセットされる。
【０１８５】
そして、ＣＰＵ５６は、払出禁止状態であるか否か確認する（ステップＳ１６０）。払出禁止状態は、払出制御基板３７に対して払出を停止すべき状態であることを指示する払出制御コマンドである払出禁止状態指定コマンドを送出した後の状態であり、具体的には、作業領域における払出停止フラグがセットされている状態である。払出禁止状態でなければ、上述した球切れ状態フラグまたは満タンフラグがオンになったか否かを確認する（ステップＳ１６１）。
【０１８６】
いずれかがオン状態に変化したときには、払出停止フラグをセットするとともに（ステップＳ１６２）、払出禁止状態指定コマンドに関するコマンド送信テーブルをセット（送信バッファをセットすることと同義）し（ステップＳ１６３）、コマンドセット処理をコールする（ステップＳ１６４）。ステップＳ１６３では、払出禁止状態指定コマンドの払出制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）の先頭アドレスが、コマンド送信テーブルのアドレスとして設定される。払出禁止状態指定コマンドに関するコマンド送信テーブルには、後述するＩＮＴデータ、払出制御コマンドの１バイト目のデータ、および払出制御コマンドの２バイト目のデータが設定されている。なお、ステップＳ１６１において、いずれか一方のフラグが既にオン状態であったときに他方のフラグがオン状態になったときには、ステップＳ１６２〜ステップＳ１６４の処理は行われない。
【０１８７】
また、払出禁止状態であれば、球切れ状態フラグおよび満タンフラグがともにオフ状態になったか否かを確認する（ステップＳ１６５）。ともにオフ状態となったときには、払出停止フラグをリセットするとともに（ステップＳ１６６）、払出許可状態指定コマンドに関するコマンド送信テーブルをセットし（ステップＳ１６７）、コマンドセット処理をコールする（ステップＳ１６８）。ステップＳ１６７では、払出許可状態指定コマンドの払出制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）の先頭アドレスが、コマンド送信テーブルのアドレスとして設定される。払出許可状態指定コマンドに関するコマンド送信テーブルには、後述するＩＮＴデータ、払出制御コマンドの１バイト目のデータ、および払出制御コマンドの２バイト目のデータが設定されている。
【０１８８】
なお、解除条件は、払出禁止状態を解除するための条件であり、払出禁止状態を維持する必要がなくなったときに成立する条件である。この実施の形態では、解除条件は、払出禁止状態とされているときに、余剰球受皿４が満タン状態でなく、かつ、球切れ状態でもない状態でない状態となったこととされている。
【０１８９】
さらに、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１６９）、スイッチタイマのアドレスのオフセットとして「０」を設定する（ステップＳ１７０）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１３に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０」は入賞口スイッチ３３ａに対応したスイッチタイマが指定されることを意味する。また、繰り返し数として「４」をセットする（ステップＳ１７１）。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１７２）。
【０１９０】
スイッチオンチェックルーチンにおいて、ＣＰＵ５６は、入力判定値テーブル（図２３参照）の先頭アドレスを設定する（ステップＳ２８１）。そして、そのアドレスにオフセットを加算し（ステップＳ２８２）、加算後のアドレスからスイッチオン判定値をロードする（ステップＳ２８３）。
【０１９１】
次いで、ＣＰＵ５６は、スイッチタイマの先頭アドレスを設定し（ステップＳ２８４）、そのアドレスにオフセットを加算し（ステップＳ２８５）、加算後のアドレスからスイッチタイマの値をロードする（ステップＳ２８６）。各スイッチタイマは、図１３に示された入力ポートのビット順と同順に並んでいるので、スイッチに対応したスイッチタイマの値がロードされる。
【０１９２】
そして、ＣＰＵ５６は、ロードしたスイッチタイマの値とスイッチオン判定値とを比較する（ステップＳ２８７）。それらが一致すれば、スイッチオンフラグをセットする（ステップ２２８）。
【０１９３】
この場合には、スイッチオンチェックルーチンにおいて、入賞口スイッチ３３ａに対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされる（ステップＳ１７３）。そして、スイッチチェックオンルーチンは、スイッチタイマのアドレスのオフセットが更新されつつ（ステップＳ１７８）、最初に設定された繰り返し数分だけ実行されるので（ステップＳ１７６，Ｓ１７７）、結局、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａについて、対応するスイッチタイマの値がスイッチオン判定値「２」と比較されることになる。
【０１９４】
スイッチオンフラグがセットされたら、払い出すべき賞球個数としての「１０」をリングバッファに設定する（ステップＳ１７４）。そして、総賞球数格納バッファの格納値（未払出数データ）に１０を加算する（ステップＳ１７５）。なお、リングバッファにデータを書き込んだときには、書込ポインタをインクリメントし、リングバッファの最後の領域にデータを書き込まれたときには、書込ポインタを、リングバッファの最初の領域を指すように更新する。
【０１９５】
総賞球数格納バッファは、払出制御手段に対して指示した賞球個数の累積値（ただし、払い出しがなされると減算される）が格納されるバッファであり、バックアップＲＡＭに形成されている。なお、この実施の形態では、リングバッファにデータを書き込んだ時点で総賞球数格納バッファの格納値に対する加算処理が行われるが、払い出すべき賞球個数を指示する払出制御コマンドを出力ポートに出力した時点で総賞球数格納バッファの格納値に対する、出力する払出制御コマンドに対応した賞球数の加算処理を行ってもよい。
【０１９６】
次に、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１７９）、スイッチタイマのアドレスのオフセットとして「５」を設定する（ステップＳ１８０）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１３に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「５」は始動口スイッチ１４ａに対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１８１）。
【０１９７】
スイッチオンチェックルーチンにおいて、始動口スイッチ１４ａに対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされる（ステップＳ１８２）。スイッチオンフラグがセットされたら、払い出すべき賞球個数としての「６」をリングバッファに設定する（ステップＳ１８３）。また、総賞球数格納バッファの格納値に６を加算する（ステップＳ１８４）。
【０１９８】
次いで、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１８５）、スイッチタイマのアドレスのオフセットとして「６」を設定する（ステップＳ１８６）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１３に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「６」はカウントスイッチ２３に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１８７）。
【０１９９】
スイッチオンチェックルーチンにおいて、カウントスイッチ２３に対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされる（ステップＳ１８８）。スイッチオンフラグがセットされたら、払い出すべき賞球個数としての「１５」をリングバッファに設定する（ステップＳ１８９）。また、総賞球数格納バッファの格納値に１５を加算する（ステップＳ１９０）。
【０２００】
そして、リングバッファにデータが存在する場合には（ステップＳ１９１）、読出ポインタが指すリングバッファの内容を送信バッファにセットするとともに（ステップＳ１９２）、読出ポインタの値を更新（リングバッファの次の領域を指すように更新）し（ステップＳ１９３）、賞球個数に関するコマンド送信テーブルをセットし（ステップＳ１９４）、コマンドセット処理をコールする（ステップＳ１９５）。コマンドセット処理の動作については後で詳しく説明する。
【０２０１】
ステップＳ１９４では、賞球個数に関する払出制御コマンドが格納されているコマンド送信テーブル（ＲＯＭ）の先頭アドレスが、コマンド送信テーブルのアドレスとして設定される。賞球個数に関するコマンド送信テーブルには、後述するＩＮＴデータ（０１（Ｈ））、払出制御コマンドの１バイト目のデータ（Ｆ０（Ｈ））、および払出制御コマンドの２バイト目のデータが設定されている。ただし、２バイト目のデータとして「８０（Ｈ）」が設定されている。
【０２０２】
以上のように、遊技制御手段から払出制御基板３７に賞球個数を指示する払出制御コマンドを出力しようとするときに、賞球個数に関するコマンド送信テーブルのアドレス設定と送信バッファの設定とが行われる。そして、コマンドセット処理によって、賞球個数に関するコマンド送信テーブルと送信バッファの設定内容とにもとづいて払出制御コマンドが払出制御基板３７に送出される。なお、ステップＳ１９１において、書込ポインタと読出ポインタとの差によってデータがあるか否か確認することができるが、リングバッファ内の未処理のデータ個数を示すカウンタを設け、カウント値によってデータがあるか否か確認するようにしてもよい。
【０２０３】
そして、総賞球数格納バッファの内容が０でない場合、すなわち、まだ賞球残がある場合には、ＣＰＵ５６は、賞球払出中フラグをオンする（ステップＳ１９６，Ｓ１９７）。
【０２０４】
また、ＣＰＵ５６は、賞球払出中フラグがオンしているときには（ステップＳ１９８）、球払出装置９７から実際に払い出された賞球個数を監視して総賞球数格納バッファの格納値を減算する賞球個数減算処理を行う（ステップＳ１９９）。なお、賞球払出中フラグがオンからオフに変化したときには、ランプ制御基板３５に対して、賞球ランプ５１の点灯を指示するランプ制御コマンドが送出される。
【０２０５】
なお、払出制御手段は、払出禁止状態指定コマンドを受信すると、賞球としての球払出と球貸しとしての球払出とをともに停止させる。また、払出許可状態指定コマンドを受信すると、賞球としての球払出と球貸しとしての球払出とをともに可能な状態とする。しかし、遊技制御手段から払出制御手段に対して、賞球としての球払出を停止または再開させる払出制御コマンドと、球貸しとしての球払出を停止または再開させる払出制御コマンドとを、別の制御コマンドとして送信するようにしてもよい。
【０２０６】
また、この実施の形態では、払出禁止状態であっても（ステップＳ１６０，Ｓ１６５）、ステップＳ１６９〜Ｓ１９５の処理が実行される。すなわち、遊技制御手段は、払出禁止状態であっても、賞球個数を指示するための払出制御コマンドを送出することができる。すなわち、賞球個数を指示するためのコマンドが、払出禁止状態であっても払出制御手段に伝達され、払出禁止状態が解除されたときに、早めに賞球払出を開始することができる。また、遊技制御手段において、払出禁止状態における入賞にもとづく賞球個数を記憶するための大きな記憶領域は必要とされない。
【０２０７】
上述したように、各スイッチに供給される＋１２Ｖ電源電圧（Ｖｄｄ）が接地電位に短絡されるような不正行為が行われると、賞球払出の対象となる入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａ、カウントスイッチ２３および始動口スイッチ１４ａがオン状態になる。すると、何らの対策も施さないと、ステップＳ１７５，Ｓ１８４，Ｓ１９０の処理で総賞球数バッファの内容が増え、賞球払出を指示する払出制御コマンドが多数回にわたって払出制御基板３７に送信される。その結果、払出制御手段が大量の遊技球を賞球として払い出してしまう。
【０２０８】
しかし、この実施の形態では、＋１２Ｖ電源電圧（Ｖｄｄ）が接地電位に短絡されるような不正行為が行われると、遊技制御手段は、そのことを検知して、払出禁止状態指定の払出制御コマンドを払出制御基板３７に送信する（図１６におけるステップＳ４４３〜Ｓ４４６）。また、遊技制御を実行しない状態になる（ステップＳ４７２〜Ｓ４８１）。払出制御基板３７に搭載されている払出制御手段は、払出禁止状態指定の払出制御コマンドを受信すると、球払出装置９７からの遊技球の払出を停止するとともに、遊技球の遊技領域７への球発射を停止する。従って、不正行為が行われても、遊技が続行されるとともに遊技球が大量に払い出されてしまうという事態は生じない。
【０２０９】
次に、遊技制御手段から各電気部品制御手段に対する制御コマンドの送出方式について説明する。図２４は、主基板３１から図柄制御基板８０に送信される表示制御コマンドの信号線を示す説明図である。図２４に示すように、この実施の形態では、表示制御コマンドは、表示制御信号Ｄ０〜Ｄ７の８本の信号線で主基板３１から図柄制御基板８０に送信される。また、主基板３１と図柄制御基板８０との間には、ストローブ信号を送信するための表示制御ＩＮＴ信号の信号線も配線されている。図２４には、表示制御コマンドの例が示されているが、他の電気部品制御基板（サブ基板）への制御コマンドも、８本の信号線と１本のＩＮＴ信号の信号線によって送信される。
【０２１０】
遊技制御手段から他の電気部品制御基板に制御コマンドを出力しようとするときに、コマンド送信テーブルの先頭アドレスの設定が行われる。図２５（Ａ）は、コマンド送信テーブルの一構成例を示す説明図である。１つのコマンド送信テーブルは３バイトで構成され、１バイト目にはＩＮＴデータが設定される。また、２バイト目のコマンドデータ１には、制御コマンドの１バイト目のＭＯＤＥデータが設定される。そして、３バイト目のコマンドデータ２には、制御コマンドの２バイト目のＥＸＴデータが設定される。
【０２１１】
なお、ＥＸＴデータそのものがコマンドデータ２の領域に設定されてもよいが、コマンドデータ２には、ＥＸＴデータが格納されているテーブルのアドレスを指定するためのデータが設定されるようにしてもよい。例えば、コマンドデータ２のビット７（ワークエリア参照ビット）が０であれば、コマンドデータ２にＥＸＴデータそのものが設定されていることを示す。そのようなＥＸＴデータはビット７が０であるデータである。この実施の形態では、ワークエリア参照ビットが１であれば、ＥＸＴデータとして、送信バッファの内容を使用することを示す。なお、ワークエリア参照ビットが１であれば、他の７ビットが、ＥＸＴデータが格納されているテーブルのアドレスを指定するためのオフセットであることを示すように構成することもできる。
【０２１２】
図２５（Ｂ）ＩＮＴデータの一構成例を示す説明図である。ＩＮＴデータにおけるビット０は、払出制御基板３７に払出制御コマンドを送出すべきか否かを示す。ビット０が「１」であるならば、払出制御コマンドを送出すべきことを示す。従って、ＣＰＵ５６は、例えば賞球処理（遊技制御処理のステップＳ３１）において、ＩＮＴデータに「０１（Ｈ）」を設定する。また、ＩＮＴデータにおけるビット１は、図柄出制御基板８０に表示制御コマンドを送出すべきか否かを示す。ビット１が「１」であるならば、表示制御コマンドを送出すべきことを示す。従って、ＣＰＵ５６は、例えば特別図柄コマンド制御処理（遊技制御処理のステップＳ２７）において、ＩＮＴデータに「０２（Ｈ）」を設定する。
【０２１３】
ＩＮＴデータのビット２，３は、それぞれ、ランプ制御コマンド、音制御コマンドを送出すべきか否かを示すビットであり、ＣＰＵ５６は、それらのコマンドを送出すべきタイミングになったら、特別図柄プロセス処理等で、ポインタが指しているコマンド送信テーブルに、ＩＮＴデータ、コマンドデータ１およびコマンドデータ２を設定する。それらのコマンドを送出するときには、ＩＮＴデータの該当ビットが「１」に設定され、コマンドデータ１およびコマンドデータ２にＭＯＤＥデータおよびＥＸＴデータが設定される。
【０２１４】
図２６は、主基板３１から他の電気部品制御基板に送出される制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、制御コマンドは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイト目はＥＸＴ（コマンドの種類）を表す。ＭＯＤＥデータの先頭ビット（ビット７）は必ず「１」とされ、ＥＸＴデータの先頭ビット（ビット７）は必ず「０」とされる。このように、電気部品制御基板へのコマンドとなる制御コマンドは、複数のデータで構成され、先頭ビットによってそれぞれを区別可能な態様になっている。なお、図２６に示されたコマンド形態は一例であって他のコマンド形態を用いてもよい。例えば、１バイトや３バイト以上で構成される制御コマンドを用いてもよい。また、図２６には図柄制御基板８０に送出される表示制御コマンドが例示されているが、他の電気部品制御基板に送出される制御コマンドも同一構成である。
【０２１５】
図２７に示すように、制御コマンドは、８ビットの制御信号ＣＤ０〜ＣＤ７（コマンドデータ）とＩＮＴ信号（取込信号）とで構成される。払出制御基板３７、図柄制御基板８０、ランプ制御基板３５および音制御基板８７に搭載されている払出制御手段、表示制御手段、ランプ制御手段および音制御手段は、ＩＮＴ信号が立ち上がったことを検知して、割込処理によって１バイトのデータの取り込み処理を開始する。
【０２１６】
なお、制御コマンドは、電気部品制御手段が認識可能に１回だけ送出される。認識可能とは、この例では、ＩＮＴ信号のレベルが変化することであり、認識可能に１回だけ送出されるとは、例えば表示制御信号の１バイト目および２バイト目のそれぞれに応じてＩＮＴ信号が１回だけパルス状（矩形波状）に出力されることである。
【０２１７】
各電気部品制御基板への制御コマンドを、対応する出力ポートに出力する際に、ＩＮＴ信号を出力する出力ポートのビット０〜３のうちのいずれかのビットが所定期間「１」（ハイレベル）になるのであるが、ＩＮＴデータにおけるビット配列とＩＮＴ信号を出力する出力ポートにおけるビット配列とは対応している。従って、各電気部品制御基板に制御コマンドを送出する際に、ＩＮＴデータにもとづいて、容易にＩＮＴ信号の出力を行うことができる。
【０２１８】
図２８は、図柄制御基板８０に送出される表示制御コマンドの内容の一例を示す説明図である。図２８に示す例において、コマンド８０００（Ｈ）〜８００Ｅ（Ｈ）は、特別図柄を可変表示する可変表示装置９における特別図柄の変動パターンを指定する表示制御コマンドである。なお、変動パターンを指定するコマンド（変動パターンコマンド）は変動開始指示も兼ねている。また、コマンド８００Ｅ（Ｈ）は、短縮表示パターンを指定するコマンドである。
【０２１９】
コマンド８８ＸＸ（Ｈ）（Ｘ＝４ビットの任意の値）は、普通図柄表示器１０で可変表示される普通図柄の変動パターンに関する表示制御コマンドである。コマンド８９ＸＸ（Ｈ）は、普通図柄の停止図柄を指定する表示制御コマンドである。コマンド８ＡＸＸ（Ｈ）（Ｘ＝４ビットの任意の値）は、普通図柄の可変表示の停止を指示する表示制御コマンドである。
【０２２０】
コマンド９１ＸＸ（Ｈ）、９２ＸＸ（Ｈ）および９３ＸＸ（Ｈ）は、特別図柄の左中右の停止図柄を指定する表示制御コマンドである。「ＸＸ」には図柄番号が設定される。また、コマンドＡ０００（Ｈ）は、特別図柄の可変表示の停止を指示する表示制御コマンドである。コマンドＢＸＸＸ（Ｈ）は、大当り遊技開始から大当り遊技終了までの間に送出される表示制御コマンドである。そして、コマンドＣ０００（Ｈ）〜ＥＸＸＸ（Ｈ）は、特別図柄の変動および大当り遊技に関わらない可変表示装置９の表示状態に関する表示制御コマンドである。
【０２２１】
コマンドＥ４０３（Ｈ）は、遊技制御手段が賞球カウントスイッチ３０１Ａの短絡または各スイッチに供給される＋１２Ｖ電源電圧が接地電位に短絡されたことを検知した場合に繰り返し送信される（図１７のステップＳ４８３，Ｓ４８４参照）異常報知指定の表示制御コマンド（異常報知指定コマンド）である。
【０２２２】
図柄制御基板８０の表示制御手段は、主基板３１の遊技制御手段から上述した表示制御コマンドを受信すると図２８に示された内容に応じて可変表示装置９および普通図柄表示器１０の表示状態を変更する制御を行う。
【０２２３】
図２９は、主基板３１からランプ制御基板３５に送出されるランプ制御コマンドの内容の一例を示す説明図である。ランプ制御コマンドもＭＯＤＥとＥＸＴの２バイト構成である。図２９に示す例において、コマンド８０ＸＸ（Ｈ）（Ｘ＝４ビットの任意の値）は、可変表示装置９における特別図柄の変動パターンに対応したランプ・ＬＥＤ表示制御パターンを指定する変動中ランプ指定のランプ制御コマンドである。また、コマンドＡ０００（Ｈ）は、特別図柄の可変表示の停止時のランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドであり、コマンドＢＸＸＸ（Ｈ）は、大当り遊技開始から大当り遊技終了までの間のランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。
【０２２４】
なお、コマンド８ＸＸＸ（Ｈ）、９ＸＸＸ（Ｈ），ＡＸＸＸ（Ｈ）、ＢＸＸＸ（Ｈ）およびＣＸＸＸ（Ｈ）は、遊技進行状況に応じて遊技制御手段から送出されるランプ制御コマンドである。ランプ制御手段は、主基板３１の遊技制御手段から上述したランプ制御コマンドを受信すると図２９に示された内容に応じてランプ・ＬＥＤの表示状態を変更する。なお、コマンド８ＸＸＸ（Ｈ）、９ＸＸＸ（Ｈ），ＡＸＸＸ（Ｈ）、ＢＸＸＸ（Ｈ）およびＣＸＸＸ（Ｈ）は、表示制御コマンドや音制御コマンドと例えば共通の制御状態において共通に用いられる。また、遊技制御手段は、図柄制御基板８０に対して８０ＸＸ（Ｈ）の表示制御コマンドを送信するときに、ランプ制御基板３５に対して８０ＸＸ（Ｈ）の変動中ランプ指定のランプ制御コマンドを送信する。
【０２２５】
コマンドＥ１ＸＸ（Ｈ）は、始動記憶表示器１８の点灯個数を示すランプ制御コマンドである。例えば、ランプ制御手段は、始動記憶表示器１８における「ＸＸ（Ｈ）」で指定される個数の表示器を点灯状態とする。また、コマンドＥ０ＸＸ（Ｈ）は、普通図柄始動記憶表示器４１の点灯個数を示すランプ制御コマンドである。例えば、ランプ制御手段は、普通図柄始動記憶表示器４１における「ＸＸ（Ｈ）」で指定される個数の表示器を点灯状態とする。すなわち、それらのコマンドは、保留個数という情報を報知するために設けられている発光体の制御を指示するコマンドである。なお、始動記憶表示器１８および普通図柄始動記憶表示器４１の点灯個数に関するコマンドが点灯個数の増減を示すように構成されていてもよい。
【０２２６】
コマンドＥ２００（Ｈ）およびＥ２０１（Ｈ）は、賞球ランプ５１の表示状態に関するランプ制御コマンドであり、コマンドＥ３００（Ｈ）およびＥ３０１（Ｈ）は、球切れランプ５２の表示状態に関するランプ制御コマンドである。ランプ制御手段は、主基板３１の遊技制御手段から「Ｅ２０１（Ｈ）」のランプ制御コマンドを受信すると賞球ランプ５１の表示状態を賞球残がある場合としてあらかじめ定められた表示状態とし、「Ｅ２００（Ｈ）」のランプ制御コマンドを受信すると賞球ランプ５１の表示状態を賞球残がない場合としてあらかじめ定められた表示状態とする。また、主基板３１の遊技制御手段から「Ｅ３００（Ｈ）」のランプ制御コマンドを受信すると球切れランプ５２の表示状態を球あり中の表示状態とし、「Ｅ３０１（Ｈ）」のランプ制御コマンドを受信すると球切れランプ５２の表示状態を球切れ中の表示状態とする。すなわち、コマンドＥ２００およびＥ２０１（Ｈ）は、未賞球の遊技球があることを遊技者等に報知するために設けられている発光体を制御することを示すコマンドであり、コマンドＥ３００（Ｈ）およびＥ３０１（Ｈ）は、補給球が切れていることを遊技者や遊技店員に報知するために設けられている発光体を制御することを示すコマンドである。
【０２２７】
コマンドＥ４０３（Ｈ）は、遊技制御手段が賞球カウントスイッチ３０１Ａの短絡または各スイッチに供給される＋１２Ｖ電源電圧が接地電位に短絡されたことを検知した場合に繰り返し送信される（図１７のステップＳ４８３，Ｓ４８４参照）異常報知指定のランプ制御コマンド（異常報知指定コマンド）である。
【０２２８】
図３０は、遊技を制御する主基板３１から音制御基板７０に送出される音制御コマンドの内容の一例を示す説明図である。音制御コマンドもＭＯＤＥとＥＸＴの２バイト構成である。図３０に示す例において、コマンド８０ＸＸ（Ｈ）は、特別図柄の変動期間における音発生パターンを指定する音制御コマンドである。コマンドＢＸＸＸ（Ｈ）は、大当り遊技開始から大当り遊技終了までの間における音発生パターンを指定する音制御コマンドである。その他のコマンドは、特別図柄の変動および大当り遊技に関わらない音制御コマンドである。音制御基板７０の音制御手段は、主基板３１の遊技制御手段から上述した音制御コマンドを受信すると図３０示された内容に応じて音声出力状態を変更する。なお、遊技制御手段は、図柄制御基板８０に対して８０ＸＸ（Ｈ）の表示制御コマンドを送信するときに、音制御基板７０に対して８０ＸＸ（Ｈ）の変動中音指定の音制御コマンドを送信する。
【０２２９】
コマンドＥ４０３（Ｈ）は、遊技制御手段が賞球カウントスイッチ３０１Ａの短絡または各スイッチに供給される＋１２Ｖ電源電圧が接地電位に短絡されたことを検知した場合に繰り返し送信される（図１７のステップＳ４８３，Ｓ４８４参照）異常報知指定の音制御コマンド（異常報知指定コマンド）である。
【０２３０】
図３１は、払出制御コマンドの内容の一例を示す説明図である。図３１に示された例において、ＭＯＤＥ＝ＦＦ（Ｈ），ＥＸＴ＝００（Ｈ）のコマンドＦＦ００（Ｈ）は、払出が可能であることを指示する払出制御コマンド（払出許可状態指定コマンド）である。ＭＯＤＥ＝ＦＦ（Ｈ），ＥＸＴ＝０１（Ｈ）のコマンドＦＦ０１（Ｈ）は、払出を停止すべき状態であることを指示する払出制御コマンド（払出禁止状態指定コマンド）である。また、ＭＯＤＥ＝Ｆ０（Ｈ）のコマンドＦ０ＸＸ（Ｈ）は、賞球個数を指定する払出制御コマンド（払出個数指定コマンド）である。ＥＸＴである「ＸＸ」が払出個数を示す。
【０２３１】
払出制御手段は、主基板３１の遊技制御手段からＦＦ０１（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸しを停止する状態となり、ＦＦ００（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸しができる状態になる。また、賞球個数を指定する払出制御コマンドを受信すると、受信したコマンドで指定された個数に応じた賞球払出制御を行う。
【０２３２】
図３２は、コマンドセット処理の処理例を示すフローチャートである。コマンドセット処理は、コマンド出力処理とＩＮＴ信号出力処理とを含む処理である。コマンドセット処理において、ＣＰＵ５６は、まず、コマンド送信テーブルのアドレス（送信信号指示手段としてのポインタの内容）をスタック等に退避する（ステップＳ３３１）。そして、ポインタが指していたコマンド送信テーブルのＩＮＴデータを引数１にロードする（ステップＳ３３２）。引数１は、後述するコマンド送信処理に対する入力情報になる。また、コマンド送信テーブルを指すアドレスを＋１する（ステップＳ３３３）。従って、コマンド送信テーブルを指すアドレスは、コマンドデータ１のアドレスに一致する。
【０２３３】
そこで、ＣＰＵ５６は、コマンドデータ１を読み出して引数２に設定する（ステップＳ３３４）。引数２も、後述するコマンド送信処理に対する入力情報になる。そして、コマンド送信処理ルーチンをコールする（ステップＳ３３５）。
【０２３４】
図３３は、コマンド送信処理ルーチンを示すフローチャートである。コマンド送信処理ルーチンにおいて、ＣＰＵ５６は、コマンド送信中フラグをオンしたあと（ステップＳ３５０）、引数１に設定されているデータすなわちＩＮＴデータを、比較値として決められているワークエリアに設定する（ステップＳ３５１）。なお、コマンド送信中フラグは、コマンド送信処理中であるか否かを示すフラグであって、ＲＡＭ５５の所定の領域に記憶されている。次いで、ＣＰＵ５６は、送信回数＝４を、処理数として決められているワークエリアに設定する（ステップＳ３５２）。そして、払出制御信号を出力するためのポート１のアドレスをＩＯアドレスにセットする（ステップＳ３５３）。この実施の形態では、ポート１のアドレスは、払出制御信号を出力するための出力ポートのアドレスである。また、ポート２〜４のアドレスが、表示制御信号、ランプ制御信号、音声制御信号を出力するための出力ポートのアドレスである。
【０２３５】
次に、ＣＰＵ５６は、比較値を１ビット右にシフトする（ステップＳ３５４）。シフト処理の結果、キャリービットが１になったか否か確認する（ステップＳ３５５）。キャリービットが１になったということは、ＩＮＴデータにおける最も右側のビットが「１」であったことを意味する。この実施の形態では４回のシフト処理が行われるのであるが、例えば、払出制御コマンドを送出すべきことが指定されているときには、最初のシフト処理でキャリービットが１になる。
【０２３６】
キャリービットが１になった場合には、引数２に設定されているデータ、この場合にはコマンドデータ１（すなわちＭＯＤＥデータ）を、ＩＯアドレスとして設定されているアドレスに出力する（ステップＳ３５６）。最初のシフト処理が行われたときにはＩＯアドレスにポート１のアドレスが設定されているので、そのときに、払出制御コマンドのＭＯＤＥデータがポート１に出力される。
【０２３７】
次いで、ＣＰＵ５６は、ＩＯアドレスを１加算するとともに（ステップＳ３５７）、処理数を１減算する（ステップＳ３５８）。加算前にポート１を示していた場合には、ＩＯアドレスに対する加算処理によって、ＩＯアドレスにはポート２のアドレスが設定される。ポート２は、表示制御コマンドを出力するためのポートである。そして、ＣＰＵ５６は、処理数の値を確認し（ステップＳ３５９）、値が０になっていなければ、ステップＳ３５４に戻る。ステップＳ３５４で再度シフト処理が行われる。
【０２３８】
２回目のシフト処理ではＩＮＴデータにおけるビット１の値が押し出され、ビット１の値に応じてキャリーフラグが「１」または「０」になる。従って、表示制御コマンドを送出すべきことが指定されているか否かのチェックが行われる。同様に、３回目および４回目のシフト処理によって、ランプ制御コマンドおよび音制御コマンドを送出すべきことが指定されているか否かのチェックが行われる。このように、それぞれのシフト処理が行われるときに、ＩＯアドレスには、シフト処理によってチェックされる制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）に対応したＩＯアドレスが設定されている。
【０２３９】
よって、キャリーフラグが「１」になったときには、対応する出力ポート（ポート１〜ポート４）に制御コマンドが送出される。すなわち、１つの共通モジュールで、各電気部品制御手段に対する制御コマンドの送出処理を行うことができる。
【０２４０】
また、このように、シフト処理のみによってどの電気部品制御手段に対して制御コマンドを出力すべきかが判定されるので、いずれの電気部品制御手段に対して制御コマンドを出力すべきか判定する処理が簡略化されている。
【０２４１】
次に、ＣＰＵ５６は、シフト処理開始前のＩＮＴデータが格納されている引数１の内容を読み出し（ステップＳ３６０）、読み出したデータをポート０に出力する（ステップＳ３６１）。この実施の形態では、ポート０のアドレスは、各制御信号についてのＩＮＴ信号を出力するためのポートであり、ポート０のビット０〜４が、それぞれ、払出制御ＩＮＴ信号、表示制御ＩＮＴ信号、ランプ制御ＩＮＴ信号、音制御ＩＮＴ信号を出力するためのポートである。ＩＮＴデータでは、ステップＳ３５１〜Ｓ３５９の処理で出力された制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）に応じたＩＮＴ信号の出力ビットに対応したビットが「１」になっている。従って、ポート１〜ポート４のいずれかに出力された制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）に対応したＩＮＴ信号がハイレベルになる。
【０２４２】
次いで、ＣＰＵ５６は、ウェイトカウンタに所定値を設定し（ステップＳ３６２）、その値が０になるまで１ずつ減算する（ステップＳ３６３，Ｓ３６４）。ウェイトカウンタの値が０になると、クリアデータ（００）を設定して（ステップＳ３６５）、そのデータをポート０に出力する（ステップＳ３６６）。よって、ＩＮＴ信号はローレベルになる。また、ウェイトカウンタに所定値を設定し（ステップＳ３６２）、その値が０になるまで１ずつ減算する（ステップＳ３６８，Ｓ３６９）。そして、ウェイトカウンタの値が０になると（ステップＳ３６９のＹ）、ＣＰＵ５６は、コマンド送信中フラグをオフする（ステップＳ３７０）。
【０２４３】
以上のようにして、制御コマンドの１バイト目のＭＯＤＥデータが送出される。そこで、ＣＰＵ５６は、図３２に示すステップＳ３３６で、コマンド送信テーブルを指す値を１加算する。従って、３バイト目のコマンドデータ２の領域が指定される。ＣＰＵ５６は、指し示されたコマンドデータ２の内容を引数２にロードする（ステップＳ３３７）。また、コマンドデータ２のビット７（ワークエリア参照ビット）の値が「０」であるか否か確認する（ステップＳ３３８）。０でなければ、送信バッファの内容を引数２にロードする（ステップＳ３３９）。なお、ワークエリア参照ビットの値が「１」であるときに拡張データを使用するように構成されている場合には、コマンド拡張データアドレステーブルの先頭アドレスをポインタにセットし、そのポインタにコマンドデータ２のビット６〜ビット０の値を加算してアドレスを算出する。そして、そのアドレスが指すエリアのデータを引数２にロードする。
【０２４４】
送信バッファには賞球個数を特定可能なデータが設定されているので、引数２にそのデータが設定される。なお、ワークエリア参照ビットの値が「１」であるときに拡張データを使用するように構成されている場合には、コマンド拡張データアドレステーブルには、電気部品制御手段に送出されうるＥＸＴデータが順次設定される。よって、ワークエリア参照ビットの値が「１」であれば、コマンドデータ２の内容に応じたコマンド拡張データアドレステーブル内のＥＸＴデータが引数２にロードされる。
【０２４５】
次に、ＣＰＵ５６は、コマンド送信処理ルーチンをコールする（ステップＳ３４０）。従って、ＭＯＤＥデータの送出の場合と同様のタイミングでＥＸＴデータが送出される。
【０２４６】
以上のようにして、２バイト構成の制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド）が、対応する電気部品制御手段に送信される。電気部品制御手段ではＩＮＴ信号の立ち上がりを検出すると制御コマンドの取り込み処理を開始する。なお、各電気部品制御手段は、ＩＮＴ信号の立ち下がりで制御コマンドの取り込み処理を開始してもよい。また、ＩＮＴ信号の極性を図２７に示された場合と逆にしてもよい。
【０２４７】
図３４は、表示制御用ＣＰＵ１０１が実行するメイン処理を示すフローチャートである。メイン処理では、まず、ＲＡＭ領域のクリアや各種初期値の設定、また表示制御の起動間隔を決めるためのタイマの初期設定等を行うための初期化処理が行われる（ステップＳ７０１）。その後、この実施の形態では、表示制御用ＣＰＵ１０１は、タイマ割込フラグの監視（ステップＳ７０３）の確認を行うループ処理に移行する。ループ処理では、主基板３１から受信した表示制御コマンドを解析する処理であるコマンド解析処理を実行する（ステップＳ７０２）。
【０２４８】
タイマ割込が発生すると、表示制御用ＣＰＵ１０１は、タイマ割込フラグをセットする。メイン処理において、タイマ割込フラグがセットされていたら、表示制御用ＣＰＵ１０１は、そのフラグをクリアし（ステップＳ７０３，Ｓ７０４）、カウンタ更新処理（ステップＳ７０５）および表示制御プロセス処理（ステップＳ７０６）を実行する。なお、ステップＳ７０５は、予告を行うか否かと予告の種類とを決定するための乱数を生成するためのカウンタの更新処理であり、予告を行うか否かと予告の種類とを乱数を用いて決定するように構成されていない場合には不要である。
【０２４９】
なお、この実施の形態では、タイマ割込は１６．７ｍｓ（１／６０秒）毎にかかるとする。すなわち、カウンタ更新処理および表示制御プロセス処理は、１６．７ｍｓ毎に起動される。また、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、具体的な表示制御処理（表示制御プロセス処理）はメイン処理において実行されるが、タイマ割込処理で表示制御処理を実行してもよい。
【０２５０】
また、タイマ割込はより短い周期でかかるようにし（例えば２ｍｓ）、タイマ割込処理ではカウンタ更新処理を実行せず、カウンタ更新処理は、可変表示装置９の同期信号（ＳＹＮＣ）に同期して起動されるように構成してもよい。
【０２５１】
図３５は、割込処理による表示制御コマンド受信処理を示すフローチャートである。主基板３１からの表示制御用のＩＮＴ信号は表示制御用ＣＰＵ１０１の割込端子に入力されている。主基板３１からのＩＮＴ信号が立ち上がると、表示制御用ＣＰＵ１０１に割込がかかり、図３５に示す表示制御コマンドの受信処理が開始される。なお、表示制御用ＣＰＵ１０１は、割込が発生すると、ソフトウェアで割込許可にしない限り、マスク可能割込がさらに生ずることはないような構造のＣＰＵである。
【０２５２】
なお、ここでは表示制御手段のコマンド受信処理について説明するが、払出制御手段、ランプ制御手段および音制御手段でも、同様のコマンド受信処理が実行されている。また、この実施の形態では、割込端子の入力が立ち上がると割込が発生するが、割込端子の入力が立ち下がると割込がかかるようなＣＰＵの初期設定を行ったり、割込端子の入力が立ち下がると割込がかかるようなＣＰＵを用いてもよい。
【０２５３】
すなわち、取込信号としてのパルス状（矩形波状）のＩＮＴ信号のレベル変化タイミング（エッジ）で割込が発生するように構成すれば、エッジは立ち上がりエッジであっても立ち下がりエッジであってもよい。いずれにせよ、取込信号としてのパルス状（矩形波状）のＩＮＴ信号のレベル変化タイミング（エッジ）で割込が発生するように構成される。このようにすることで、コマンドの取込が指示された段階でいち早くコマンド受信を行うことが可能になる。
【０２５４】
表示制御コマンドの受信処理において、表示制御用ＣＰＵ１０１は、まず、各レジスタをスタックに退避する（ステップＳ６７０）。次いで、表示制御コマンドデータの入力に割り当てられている入力ポートからデータを読み込む（ステップＳ６７１）。そして、２バイト構成の表示制御コマンドのうちの１バイト目であるか否か確認する（ステップＳ６７２）。１バイト目であるか否かは、受信したコマンドの先頭ビットが「１」であるか否かによって確認される。先頭ビットが「１」であるのは、２バイト構成である表示制御コマンドのうちのＭＯＤＥバイト（１バイト目）のはずである（図２６参照）。そこで、表示制御用ＣＰＵ１０１は、先頭ビットが「１」であれば、有効な１バイト目を受信したとして、受信したコマンドを受信バッファ領域におけるコマンド受信個数カウンタが示すコマンド受信バッファに格納する（ステップＳ６７３）。
【０２５５】
表示制御コマンドのうちの１バイト目でなければ、１バイト目を既に受信したか否か確認する（ステップＳ６７４）。既に受信したか否かは、受信バッファ（コマンド受信バッファ）に有効なデータが設定されているか否かによって確認される。
【０２５６】
１バイト目を既に受信している場合には、受信した１バイトのうちの先頭ビットが「０」であるか否か確認する。そして、先頭ビットが「０」であれば、有効な２バイト目を受信したとして、受信したコマンドを、受信バッファ領域におけるコマンド受信個数カウンタ＋１が示すコマンド受信バッファに格納する（ステップＳ６７５）。先頭ビットが「０」であるのは、２バイト構成である表示制御コマンドのうちのＥＸＴバイト（２バイト目）のはずである（図２６参照）。なお、ステップＳ６７４における確認結果が「１バイト目を既に受信した」（＝Ｙ）である場合には、２バイト目として受信したデータのうちの先頭ビットが「０」でなければ処理を終了する。なお、ステップＳ６７４で「Ｎ」と判断された場合には、ステップＳ６７６の処理が行われないので、次に受信したコマンドは、今回受信したコマンドが格納されるはずであったバッファ領域に格納される。
【０２５７】
ステップＳ６７５において、２バイト目のコマンドデータを格納すると、コマンド受信個数カウンタに２を加算する（ステップＳ６７６）。そして、コマンド受信カウンタが１２以上であるか否か確認し（ステップＳ６７７）、１２以上であればコマンド受信個数カウンタをクリアする（ステップＳ６７８）。その後、退避されていたレジスタを復旧し（ステップＳ６７９）、最後に割込許可に設定する（ステップＳ６８０）。なお、コマンド受信バッファは、１２バイト構成である。
【０２５８】
表示制御コマンドは２バイト構成であって、１バイト目（ＭＯＤＥ）と２バイト目（ＥＸＴ）とは、受信側で直ちに区別可能に構成されている。すなわち、先頭ビットによって、ＭＯＤＥとしてのデータを受信したのかＥＸＴとしてのデータを受信したのかを、受信側において直ちに検出できる。よって、上述したように、適正なデータを受信したのか否かを容易に判定することができる。
【０２５９】
図３６は、コマンド解析処理（ステップＳ７０２）の具体例を示すフローチャートである。主基板３１から受信された表示制御コマンドはコマンド受信バッファに格納されるが、コマンド解析処理では、コマンド受信バッファに格納されているコマンドの内容が確認される。
【０２６０】
コマンド解析処理において、表示制御用ＣＰＵ１０１は、まず、コマンド受信禁止フラグがセットされているか否か確認する（ステップＳ６８０）。コマンド受信禁止フラグがセットされていたらコマンド解析処理を終了する。コマンド受信禁止フラグがセットされていない場合には、コマンド受信バッファに受信コマンドが格納されているか否か確認する（ステップＳ６８１）。格納されているか否かは、コマンド受信カウンタの値と読出ポインタとを比較することによって判定される。両者が一致している場合が、受信コマンドが格納されていない場合である。コマンド受信バッファに受信コマンドが格納されている場合には、表示制御用ＣＰＵ１０１は、コマンド受信バッファから受信コマンドを読み出す（ステップＳ６８２）。なお、読み出したら読出ポインタの値を＋１しておく。
【０２６１】
読み出した受信コマンドが左図柄指定コマンドであれば（ステップＳ６８３）、受信コマンドのＥＸＴデータを左図柄格納領域に格納する（ステップＳ６８４）。なお、左図柄指定コマンドであるか否かは、２バイトの表示制御コマンドのうちの１バイト目（ＭＯＤＥデータ）によって直ちに認識できる。また、２バイト目（ＥＸＴデータ）には図柄番号が設定されている。従って、ステップＳ６８４の処理によって、左停止図柄（最終停止図柄）の図柄番号が左図柄格納領域に格納される。
【０２６２】
読み出した受信コマンドが中図柄指定コマンドであれば（ステップＳ６８６）、表示制御用ＣＰＵ１０１は、受信コマンドのＥＸＴデータを中図柄格納領域に格納する（ステップＳ６８７）。読み出した受信コマンドが右図柄指定コマンドであれば（ステップＳ６８８）、表示制御用ＣＰＵ１０１は、受信コマンドのＥＸＴデータを右図柄格納領域に格納する（ステップＳ６８９）。
【０２６３】
読み出した受信コマンドが変動パターン指定の表示制御コマンドであれば（ステップＳ６９１）、表示制御用ＣＰＵ１０１は、そのコマンドのＥＸＴデータを変動パターン格納領域に格納し（ステップＳ６９２）、変動パターン受信フラグをセットする（ステップＳ６９３）。なお、左右中の停止図柄格納領域や変動パターン格納領域は、図柄制御基板８０に搭載されているＲＡＭ（表示制御用ＣＰＵ１０１の内蔵ＲＡＭまたは外付けＲＡＭ）に設けられている。
【０２６４】
読み出した受信コマンドが異常報知指定コマンドであれば（ステップＳ６９４）、コマンド受信禁止フラグをセットする（ステップＳ６９５）。また、可変表示装置９に、異常が生じた旨を示す表示を行う（ステップＳ６９６）。
【０２６５】
そして、ステップＳ６８２で読み出した受信コマンドがその他の表示制御コマンドである場合には、受信コマンドに対応するフラグをセットする（ステップＳ６９７）。
【０２６６】
異常報知指定コマンドを受信した場合には、コマンド受信禁止フラグがセットされ（ステップＳ６９５）、コマンド受信禁止フラグがセットされている場合には、表示制御用ＣＰＵ１０１は、コマンド受信バッファから受信コマンドを読み出さない（ステップＳ６８０）。すなわち、表示制御手段は、異常報知指定コマンドを受信した後では、遊技制御手段からの遊技の進行に応じた演出の実行を指示するコマンドの受け付けを停止する。
【０２６７】
遊技制御手段は、各スイッチに供給される＋１２Ｖ電源電圧が接地電位に短絡されたことを検出した場合には、異常報知指定コマンドを送信する。また、＋１２Ｖ電源電圧が接地電位に短絡されると、図５に示されたリセット回路８３が＋１２Ｖ電源電圧の低下を検出して、表示制御用ＣＰＵ１０１にローレベルのリセット信号を出力する。そして、リセット回路８３は、＋１２Ｖ電源電圧が復旧すると、出力をハイレベルにする。従って、表示制御用ＣＰＵ１０１は、遊技機に対する電力供給が開始されたときと同様に初期状態に戻る。
【０２６８】
表示制御用ＣＰＵ１０１が初期状態に戻っても、遊技制御手段は繰り返し異常報知指定コマンドを送信しているので、表示制御用ＣＰＵ１０１は、異常報知指定コマンドを受信することができる。その結果、以後、遊技制御手段からの遊技の進行に応じた演出の実行を指示するコマンドの受け付けを停止する。従って、＋１２Ｖ電源電圧を接地電位に短絡するような不正行為がなされた場合には、表示制御手段は、確実に異常が生じた旨の報知を行うことができ、また、演出制御を行わない状態を継続する。よって、不正行為が継続されている状態で遊技演出がなされることが防止され、不正行為がなされていることの報知が認識されづらくなることはない。
【０２６９】
なお、ここでは、表示制御手段が実行するコマンド受信処理について説明したが、ランプ制御手段および音制御手段も、同様に、コマンド受信処理を実行する。従って、＋１２Ｖ電源電圧を接地電位に短絡するような不正行為がなされた場合には、ランプ制御手段および音制御手段は、確実に異常が生じた旨の報知を行うことができ、また、演出制御を行わない状態を継続することができる。
【０２７０】
ランプ制御手段は、異常報知指定コマンドを受信すると、例えば、演出に用いる発光体（ランプ・ＬＥＤ）の全てまたは一部の特定のランプ・ＬＥＤを点灯状態にする。
【０２７１】
音制御手段は、異常報知指定コマンドを受信すると、例えば、受信してから所定期間（例えば３０秒）スピーカ２７から報知音を発する制御を行う。なお、＋１２Ｖ電源電圧が接地電位に短絡した場合には音制御手段はリセット状態になり、＋１２Ｖ電源電圧が復旧すると初期状態に戻るが、表示制御手段の場合と同様に初期状態に戻った後に再度異常報知指定コマンドを受信できるので、その時点から再び所定期間（例えば３０秒）スピーカ２７から報知音を発する制御を行う。
【０２７２】
また、ここでは、表示制御手段は、異常報知指定コマンドを受信した後では、コマンド受信バッファから受信コマンドを読み出さないようにしたが、他の方法によって、遊技制御手段からの遊技の進行に応じた演出の実行を指示するコマンドの受け付けを停止するようにしてもよい。例えば、コマンド受信バッファから読み出した受信コマンドを破棄するようにしてもよいし、主基板３１からのＩＮＴ信号に応じた割込を受け付けないようにしたり、受け付けても割込処理を実行しないようにしてもよい。
【０２７３】
図３７は、図３４に示されたメイン処理における表示制御プロセス処理（ステップＳ７０６）を示すフローチャートである。表示制御プロセス処理では、表示制御プロセスフラグの値に応じてステップＳ８００〜Ｓ８０６のうちのいずれかの処理が行われる。各処理において、以下のような処理が実行される。
【０２７４】
変動パターンコマンド受信待ち処理（ステップＳ８００）：コマンド受信割込処理によって、変動時間を特定可能な表示制御コマンド（変動パターンコマンド）を受信したか否か確認する。具体的には、変動パターンコマンドが受信されたことを示すフラグ（変動パターン受信フラグ）がセットされたか否か確認する。変動パターン受信フラグは、コマンド解析処理によって、変動パターン指定の表示制御コマンドが受信されたことが確認された場合にセットされる（ステップＳ６９８）。
【０２７５】
予告選択処理（ステップＳ８０１）：予告演出を行うか否かと、行う場合の予告演出の種類を決定する。
【０２７６】
全図柄変動開始処理（ステップＳ８０２）：左右中図柄の変動が開始されるように制御する。
【０２７７】
図柄変動中処理（ステップＳ８０３）：変動パターンを構成する各変動状態（変動速度）の切替タイミングを制御するとともに、変動時間の終了を監視する。また、左右図柄の停止制御を行う。
【０２７８】
全図柄停止待ち設定処理（ステップＳ８０４）：変動時間の終了時に、全図柄停止を指示する表示制御コマンド（特別図柄停止の表示制御コマンド）を受信していたら、図柄の変動を停止し停止図柄（確定図柄）を表示する制御を行う。
【０２７９】
大当り表示処理（ステップＳ８０５）：変動時間の終了後、確変大当り表示または通常大当り表示の制御を行う。
【０２８０】
大当たり遊技中処理（ステップＳ８０６）：大当たり遊技中の制御を行う。例えば、大入賞口開放前表示や大入賞口開放時表示の表示制御コマンドを受信したら、ラウンド数の表示制御等を行う。
【０２８１】
図３８は、変動パターンテーブル毎に設定されているプロセスデータの一構成例を示す説明図である。プロセスデータは、プロセスタイマ設定値と表示制御実行テーブルの組み合わせが複数集まったデータで構成されている。各表示制御実行テーブルには、変動パターンを構成する各変動態様が記載されている。また、プロセスタイマ設定値には、その変動態様での変動時間が設定されている。表示制御用ＣＰＵ１０１は、プロセスデータ参照し、プロセスタイマ設定値に設定されている時間だけ表示制御実行テーブルに設定されている変動態様で図柄を変動表示させる制御を行う。
【０２８２】
次に、払出制御手段の動作について説明する。図３９は、払出制御手段のメイン処理を示すフローチャートである。メイン処理では、払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行う。すなわち、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ７０１）。次に、割込モードを割込モード２に設定し（ステップＳ７０２）、スタックポインタにスタック領域の先頭アドレスを設定する（ステップＳ７０３）。割込モード２は、払出制御用ＣＰＵ３７１の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すようなモードである。また、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタの初期化を行い（ステップＳ７０４）、ＣＴＣおよびＰＩＯの初期化（ステップＳ７０５）を行った後に、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０６）。
【０２８３】
この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば２ｍｓ毎に発生させたい場合は、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０２８４】
なお、タイマモードに設定されたチャネル（この実施の形態ではチャネル３）に設定される割込ベクタは、タイマ割込処理の先頭アドレスに相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭アドレスが特定される。タイマ割込処理では、払出制御処理が実行される。
【０２８５】
また、内蔵ＣＴＣのうちの他の一つのチャネル（この実施の形態ではチャネル２）が、遊技制御手段からの払出制御コマンド受信のための割込発生用のチャネルとして用いられ、そのチャネルがカウンタモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをカウンタモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。
【０２８６】
カウンタモードに設定されたチャネル（チャネル２）に設定される割込ベクタは、後述するコマンド受信割込処理の先頭アドレスに相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでコマンド受信割込処理の先頭アドレスが特定される。
【０２８７】
この実施の形態では、払出制御用ＣＰＵ３７１でも割込モード２が設定される。従って、内蔵ＣＴＣのカウントアップにもとづく割込処理を使用することができる。また、ＣＴＣが送出した割込ベクタに応じた割込処理開始アドレスを設定することができる。
【０２８８】
ＣＴＣのチャネル２（ＣＨ２）のカウントアップにもとづく割込は、上述したタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生する割込である。従って、例えばステップＳ７０５において、特定レジスタとしてのタイマカウンタレジスタＣＬＫ／ＴＲＧ２に初期値「１」が設定される。さらに、ＣＬＫ／ＴＲＧ２端子に入力される信号の立ち上がりまたは立ち下がりで特定レジスタとしてのタイマカウンタレジスタＣＬＫ／ＴＲＧ２のカウント値が−１されるのであるが、所定の特定レジスタの設定によって、立ち上がり／立ち下がりの選択を行うことができる。この実施の形態では、ＣＬＫ／ＴＲＧ２端子に入力される信号の立ち上がりで、タイマカウンタレジスタＣＬＫ／ＴＲＧ２のカウント値が−１されるような設定が行われる。
【０２８９】
また、ＣＴＣのチャネル３（ＣＨ３）のカウントアップにもとづく割込は、ＣＰＵの内部クロック（システムクロック）をカウントダウンしてレジスタ値が「０」になったら発生する割込であり、後述する２ｍｓタイマ割込として用いられる。具体的には、ＣＰＵ３７１の動作クロックを分周したクロックがＣＴＣに与えられ、クロックの入力によってレジスタの値が減算され、レジスタの値が０になるとタイマ割込が発生する。例えば、ＣＨ３のレジスタ値はシステムクロックの１／２５６周期で減算される。分周したクロックにもとづいて減算が行われるので、レジスタの初期値は大きくならない。ステップＳ７０５において、ＣＨ３のレジスタには、初期値として２ｍｓに相当する値が設定される。
【０２９０】
次いで、払出制御用ＣＰＵ３７１は、入力ポートを介して入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ７０７）。その確認においてオンを検出した場合には、払出制御用ＣＰＵ３７１は、通常の初期化処理を実行する（ステップＳ７１１〜ステップＳ７１４）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。
【０２９１】
クリアスイッチ９２１がオンの状態でない場合には、払出制御用ＣＰＵ３７１は、払出制御用のバックアップＲＡＭ領域にバックアップデータが存在しているか否かの確認を行う（ステップＳ７０８）。例えば、主基板３１のＣＰＵ５６の処理と同様に、遊技機への電力供給停止時にセットされるバックアップフラグがセット状態になっているか否かによって、バックアップデータが存在しているか否か確認する。バックアップフラグがセット状態になっている場合には、バックアップデータありと判断する。
【０２９２】
バックアップありを確認したら、払出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。不測の停電等の電力供給の停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電力供給の停止時の状態に戻すことができないので、不測の停電等からの復旧時ではなく電源投入時に実行される初期化処理を実行する。
【０２９３】
チェック結果が正常であれば（ステップＳ７０９）、払出制御用ＣＰＵ３７１は、内部状態を電力供給停止時の状態に戻すための払出状態復旧処理を行う（ステップＳ７１０）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の指すアドレスに復帰する。
【０２９４】
初期化処理では、払出制御用ＣＰＵ３７１は、まず、ＲＡＭクリア処理を行う（ステップＳ７１１）。そして、２ｍｓ毎に定期的にタイマ割込がかかるように払出制御用ＣＰＵ３７１に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ７１２）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。また、この実施の形態では、払出制御用ＣＰＵ３７１は、初期状態として払出禁止状態に設定する（ステップＳ７１３）。なお、払出禁止状態に設定するときには、払出制御用ＣＰＵ３７１は、例えば払出モータ２８９の駆動を停止する制御を行うとともに払出禁止状態であることを示す内部フラグ（払出停止中フラグ）をセットする。そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７１４）。なお、払出停止中フラグは、遊技制御手段から払出許可状態指定コマンドを受信したことを条件としてリセットされる。
【０２９５】
この実施の形態では、払出制御用ＣＰＵ３７１の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、タイマ割込が発生すると、タイマ割込があったことを示すタイマ割込フラグがセットされる。そして、メイン処理において、タイマ割込フラグがセットされたことが検出されたら（ステップＳ７１５）、タイマ割込フラグがリセットされるとともに（ステップＳ７５１）、払出制御処理（ステップＳ７５１〜Ｓ７６０）が実行される。
【０２９６】
払出制御処理において、払出制御用ＣＰＵ３７１は、まず、入力ポート３７２ｂに入力される賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂ等のスイッチがオンしたか否かを判定する（スイッチ処理：ステップＳ７５２）。
【０２９７】
次に、払出制御用ＣＰＵ３７１は、主基板３１から払出禁止状態指定コマンドを受信していたら払出禁止状態に設定し、払出許可状態指定コマンドを受信していたら払出禁止状態の解除を行う（払出禁止状態設定処理：ステップＳ７５３）。また、受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する（コマンド解析実行処理：ステップＳ７５４）。さらに、プリペイドカードユニット制御処理を行う（ステップＳ７５５）。
【０２９８】
次いで、払出制御用ＣＰＵ３７１は、球貸し要求に応じて貸し球を払い出す制御を行う（ステップＳ７５６）。
【０２９９】
さらに、払出制御用ＣＰＵ３７１は、総合個数記憶（ＲＡＭにおける賞球個数指定の払出制御コマンドで指示された賞球個数を記憶する部分）に格納された個数の賞球を払い出す賞球制御処理を行う（ステップＳ７５７）。そして、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に対して駆動信号を出力し、所定の回転数分払出モータ２８９を回転させる払出モータ制御処理を行う（ステップＳ７５８）。
【０３００】
次いで、エラー検出処理を行い、その結果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う（エラー処理：ステップＳ７５９）。また、遊技機外部に出力される球貸し個数信号を出力する処理等を行う（出力処理：ステップＳ７６０）。
【０３０１】
図４０は、割込処理による払出制御コマンド受信処理を示すフローチャートである。主基板３１からの払出制御用のＩＮＴ信号は払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子に入力されている。よって、主基板３１からのＩＮＴ信号が立ち上がると、払出制御用ＣＰＵ３７１に割込がかかり、図４０に示す払出制御コマンドの受信処理が開始される。なお、払出制御用ＣＰＵ３７１は、割込が発生すると、ソフトウェアで割込許可にしない限り、マスク可能割込がさらに生ずることはないような構造のＣＰＵである。
【０３０２】
払出制御コマンドの受信処理において、払出制御用ＣＰＵ３７１は、まず、各レジスタをスタックに退避する（ステップＳ８５０）。次いで、払出制御コマンドデータの入力に割り当てられている入力ポート３７２ａ（図８参照）からデータを読み込む（ステップＳ８５１）。次いで、読み込んだデータが２バイト構成の払出制御コマンドのうちの１バイト目であるか否か確認する（ステップＳ８５２）。１バイト目であるか否かは、受信したコマンドの先頭ビットが「１」であるか否かによって確認される。先頭ビットが「１」であるのは、２バイト構成である払出制御コマンドのうちのＭＯＤＥバイト（１バイト目）のはずである（図２６参照）。そこで、払出制御用ＣＰＵ３７１は、先頭ビットが「１」であれば、有効な１バイト目を受信したとして、受信したコマンドを受信バッファ領域におけるコマンド受信個数カウンタが示すコマンド受信バッファに格納する（ステップＳ８５３）。
【０３０３】
払出制御コマンドのうちの１バイト目でなければ、１バイト目を既に受信したか否か確認する（ステップＳ８５４）。既に受信したか否かは、受信バッファ（コマンド受信バッファ）に有効なデータが設定されているか否かによって確認される。
【０３０４】
１バイト目を既に受信している場合には、受信した１バイトのうちの先頭ビットが「０」であるか否か確認する。そして、先頭ビットが「０」であれば、有効な２バイト目を受信したとして、受信したコマンドを、受信バッファ領域におけるコマンド受信個数カウンタ＋１が示すコマンド受信バッファに格納する（ステップＳ８５５）。先頭ビットが「０」であるのは、２バイト構成である払出制御コマンドのうちのＥＸＴバイト（２バイト目）のはずである（図２６参照）。なお、ステップＳ８５４における確認結果が１バイト目を既に受信したである場合には、２バイト目として受信したデータのうちの先頭ビットが「０」でなければ処理を終了する。なお、ステップＳ８５４で「Ｎ」と判断された場合には、ステップＳ８５６の処理が行われないので、次に受信したコマンドは、受信バッファにおいて、今回受信したコマンドが格納されるはずであったバッファ領域に格納される。
【０３０５】
ステップＳ８５５において、２バイト目のコマンドデータを格納すると、コマンド受信個数カウンタに２を加算する（ステップＳ８５６）。そして、コマンド受信カウンタが１２以上であるか否か確認し（ステップＳ８５７）、１２以上であればコマンド受信個数カウンタをクリアする（ステップＳ８５８）。その後、退避されていたレジスタを復帰し（ステップＳ８５９）、最後に割込許可に設定する（ステップＳ８６０）。
【０３０６】
図４１は、ステップＳ７５３の払出禁止状態設定処理の一例を示すフローチャートである。払出禁止状態設定処理において、払出制御用ＣＰＵ３７１は、受信バッファ中に受信コマンドがあるか否かの確認を行う（ステップＳ７５３ａ）。受信バッファ中に受信コマンドがあれば、受信した払出制御コマンドが払出禁止状態指定コマンドであるか否かの確認を行う（ステップＳ７５３ｂ）。払出禁止状態指定コマンドであれば、払出制御用ＣＰＵ３７１は、払出禁止状態に設定する（ステップＳ７５３ｃ）。また、発射制御基板９１に至る発射制御信号をオフ状態にする。発射制御基板９１に搭載されている発射制御回路は、発射制御信号がオフ状態になると打球発射装置の駆動を停止する（ステップＳ７５３ｅ）。
【０３０７】
ステップＳ７５３ｂで受信コマンドが払出禁止状態指定コマンドでないことを確認すると、受信した払出制御コマンドが払出許可状態指定コマンドであるか否かの確認を行う（ステップＳ７５３ｄ）。払出許可状態指定コマンドであれば、払出禁止状態を解除する（ステップＳ７５３ｅ）。また、発射制御基板９１に至る発射制御信号をオン状態にする。
【０３０８】
なお、払出禁止状態に設定するときには、払出制御用ＣＰＵ３７１は、例えば払出モータ２８９の駆動を停止する制御を行うとともに払出禁止状態であることを示す内部フラグ（払出停止中フラグ）をセットする。また、払出禁止状態を解除するときには、払出モータ２８９の駆動を再開するとともに、払出停止中フラグをリセットする。
【０３０９】
主基板３１に搭載されている遊技制御手段は、賞球カウントスイッチ３０１Ａの短絡を検出したとき、または、各スイッチに供給される＋１２Ｖ電源電圧が接地電位に短絡されたことを検出したときには、払出制御基板３７に対して払出禁止指定の払出制御コマンド（払出禁止指定コマンド）を送信する。払出制御基板３７に搭載されている払出制御手段は、払出禁止指定コマンドを受信すると、払出モータ２８９の駆動を停止して球払出装置９７からの遊技球の払い出しを停止するとともに、打球発射装置の駆動を停止するように制御する。従って、賞球カウントスイッチ３０１Ａを短絡したりスイッチに供給される＋１２Ｖ電源電圧を接地電位に短絡するような不正行為が行われた場合には、遊技球の払い出しが停止されるとともに、打球発射装置の駆動が停止して遊技が不能動化される。その場合、遊技制御手段は、遊技制御用マイクロコンピュータの動作電圧が断するまで、すなわち遊技機に対する電力供給が停止するまで払出許可状態指定の払出制御コマンド（払出許可指定コマンド）を送信することはないので、結局、遊技機に対する電力供給が停止するまで打球発射装置の駆動の停止が継続される。
【０３１０】
以上に説明したように、上記の実施の形態では、遊技制御用マイクロコンピュータに供給される動作用電源電圧（＋５Ｖ電源電圧）をＶＳＬ（＋３０Ｖ）にもとづいて作成する動作用電源電圧作成手段とは別に、遊技球を検出するための遊技媒体検出用電源電圧（＋１２Ｖ電源電圧）をＶＳＬ（＋３０Ｖ）にもとづいて作成する遊技媒体検出用電源電圧作成手段とが設けられ、主基板３１に、＋１２Ｖ電源電圧の低下を検出して検出信号を出力する電圧監視回路５８３が設けられている。また、主基板３１のＣＰＵ５６は、電圧監視回路５８３からの検出信号の入力により、遊技を不能動化したり、異常が生じたことを報知するための制御を実行する。従って、＋１２Ｖ電源電圧を接地電位に短絡させるような不正行為が行われた場合に、その旨が確実に報知されるとともに、遊技が不能動化される。
【０３１１】
なお、上記の実施の形態では、演出制御手段として、図柄制御基板８０に搭載されている表示制御手段、ランプ制御基板３５に搭載されているランプ制御手段および音制御基板７０に搭載されている音制御手段を例にしたが、演出制御手段は、遊技機に設けられている演出用電気部品を制御するのであれば、どのような構成であってもよい。例えば、遊技制御手段からの制御コマンドに応じて全ての演出用電気部品を制御する１つの演出制御手段が搭載された演出制御基板が設けられた構成でもよいし、表示器（可変表示装置９および普通図柄表示器１０）およびスピーカ２７を制御する第１の演出制御手段と、ランプ・ＬＥＤを制御する第２の演出制御手段とが設けられた構成でもよい。
【０３１２】
また、上記の実施の形態では、＋１２Ｖ電源電圧が接地電位に短絡されたことを電圧監視回路５８３が検出するように構成したが、他の構成によって、＋１２Ｖ電源電圧が接地電位に短絡されたことを検出するようにしてもよい。例えば、＋１２Ｖ電源電圧が接地電位に短絡された場合には全てのスイッチの検出出力がオン状態になるので、全てのスイッチの検出出力がオン状態になったか否か検出する回路を設け、その回路が、全てのスイッチの検出出力がオン状態になったことを検出したら、遊技制御手段が、＋１２Ｖ電源電圧が接地電位に短絡されたと認識するようにしてもよい。
【０３１３】
また、＋１２Ｖ電源電圧を接地電位に短絡する不正行為は、遊技機外から不正のための道具を挿入しやすいスイッチ中継基板７２においてなされることが多い。従って、そのようなスイッチ中継基板７２を介さずに＋１２Ｖ電源電圧を各スイッチに供給するように構成することによって不正行為を防止するようにしてもよい。例えば、＋１２Ｖ電源電圧を主基板３１から直接各スイッチに供給するように構成してもよい。
【０３１４】
さらに、上記の実施の形態では、＋１２Ｖ電源電圧が接地電位に短絡されたとき、および、賞球カウントスイッチ３０１Ａ自体の短絡を検出したときに、全ての演出制御手段（表示制御手段、ランプ制御手段および音制御手段）が演出用電気部品に報知を行わせるように構成されていたが、複数の演出制御手段が設けられている場合に、演出用電気部品に報知を行わせる演出制御手段は、全ての演出制御手段ではなく、そのうちの１つまたは複数であってもよい。
【０３１５】
また、各スイッチに＋１２Ｖ電源電圧を供給する電源を、演出制御手段に＋１２Ｖ電源電圧を供給する電源とは別に設けてもよい。例えば、主基板３１に＋１２Ｖ電源電圧を供給する電源を搭載し、演出制御手段には電源基板９１０から中継基板を介して＋１２Ｖ電源電圧が供給されるように構成し、各スイッチには主基板３１から＋１２Ｖ電源電圧が供給されるように構成する。そのような構成によれば、不正行為を受けやすい位置（遊技機の外部から挿入された不正行為のための道具が届きやすい位置）に設置されることが多い中継基板を介さずに各スイッチに＋１２Ｖ電源電圧を供給することができるので、各スイッチに供給される＋１２Ｖ電源電圧を接地電位に短絡させる不正行為を防止することができる。なお、上記の実施の形態によれば、不正行為を受けなくても、＋１２Ｖ電源電圧が接地電位に短絡した異常（故障）が生じた場合でも、また、遊技媒体検出手段自体が短絡した異常（故障）が生じた場合でも、そのことを検出して報知することができる。
【０３１６】
なお、上記の各実施の形態のパチンコ遊技機は、主として、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
【０３１７】
さらに、遊技媒体が遊技球であるパチンコ遊技機に限られず、スロット機等においても、スイッチの検出信号に応じて遊技媒体の払い出しを行う電気部品が備えられている場合には本発明を適用することができる。
【０３１８】
【発明の効果】
以上のように、請求項１記載の発明では、遊技機を、遊技制御用マイクロコンピュータに供給される動作用電源電圧を所定の電源電圧にもとづいて作成する動作用電源電圧作成手段とは別に設けられ、遊技媒体を検出するために用いられる遊技媒体検出用電源電圧を所定の電源電圧にもとづいて作成する遊技媒体検出用電源電圧作成手段と、遊技媒体検出用電源電圧を用いて所定箇所を通過した遊技媒体を検出し遊技媒体を検出したときに検出信号を出力する遊技媒体検出手段と、遊技媒体検出手段から出力された検出信号にもとづいて所定の払出条件が成立したか否かを判定する払出条件判定手段と、遊技媒体検出用電源電圧の低下を検出して遊技媒体検出用電源電圧低下信号を出力する遊技媒体検出用電源電圧監視手段とを備え、遊技制御手段が、遊技媒体検出用電源電圧低下信号の入力により、異常時処理として所定の遊技媒体検出用電源電圧異常時処理を実行する遊技媒体検出用電源電圧異常時処理手段を含むように構成したので、遊技媒体検出用電源電圧が接地電位と短絡したことを検出でき、遊技媒体検出用電源電圧を短絡させるような不正行為を検出することができる効果がある。さらに、遊技媒体検出用電源の短絡故障が生じた場合にも、そのことを確実に検出することができる。
【０３１９】
請求項２記載の発明では、遊技媒体検出手段の検出出力が変動しうる所定範囲を越えたか否かを検出して短絡検出信号を出力する短絡監視手段を備え、遊技制御手段が、短絡監視手段からの短絡検出信号の入力により、異常時処理として所定の遊技媒体検出異常時処理を実行する遊技媒体検出異常時処理手段を含むように構成されているので、遊技媒体検出手段自体の短絡故障が生じた場合にも、そのことを確実に検出することができる。すなわち、遊技媒体検出手段が働かなくなって遊技者に不利益が与えられてしまうことを確実に検出することができ、直ちに対策を施すことが可能になる。
【０３２０】
請求項３記載の発明では、遊技媒体検出用電源電圧異常時処理と遊技媒体検出異常時処理とは共通処理であるから、異常時処理を実行するようにしても、遊技制御用マイクロコンピュータが実行するプログラムの容量を節減することができる。
【０３２１】
請求項４記載の発明では、遊技制御手段が、異常時処理にて、異常が生じた旨の報知を行うための処理を実行するように構成されているので、遊技店の店員等は、容易に不正行為がなされていることを発見することができる。
【０３２２】
請求項５記載の発明では、遊技制御手段が、異常時処理にて遊技を不能動化するための処理を実行するように構成されているので、不正行為が行われても遊技が続行されてしまうことを防止することができる。
【０３２３】
請求項６記載の発明では、遊技制御手段が、遊技制御用マイクロコンピュータに供給される動作用電源電圧が断状態になるまで遊技を不能動化する状態を継続するように構成されているので、遊技店の店員等が遊技機に対して電源オフなどの対策を施さない限り遊技が可能な状態に復旧せず、遊技店の店員等が対策を施すことを促すことができる。
【０３２４】
請求項７記載の発明では、遊技媒体検出用電源電圧低下信号が入力ポートに入力され、遊技制御用マイクロコンピュータが、所定期間毎に入力ポートの入力を確認することにより遊技媒体検出用電源電圧低下信号が入力されたか否かを確認する処理を実行するように構成されているので、定期的に遊技媒体検出用電源電圧低下信号を監視することによって不正行為を確実に検知することができる。
【図面の簡単な説明】
【図１】パチンコ遊技機を正面からみた正面図である。
【図２】ガラス扉枠を取り外した状態での遊技盤の前面を示す正面図である。
【図３】遊技機を裏面から見た背面図である。
【図４】遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図５】図柄制御基板の回路構成例を示すブロック図である。
【図６】ランプ制御基板内の回路構成を示すブロック図である。
【図７】音制御基板内の回路構成を示すブロック図である。
【図８】払出制御基板の回路構成例を示すブロック図である。
【図９】電源基板の回路構成例を示すブロック図である。
【図１０】賞球カウントスイッチおよび始動口スイッチからの検出信号の入力に関わる部分を示すブロック図である。
【図１１】出力ポートのビット割り当ての一例を示す説明図である。
【図１２】出力ポートのビット割り当ての一例を示す説明図である。
【図１３】入力ポートのビット割り当ての一例を示す説明図である。
【図１４】主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図１５】２ｍｓタイマ割込処理を示すフローチャートである。
【図１６】電源断検出処理を示すフローチャートである。
【図１７】電源断検出処理を示すフローチャートである。
【図１８】特別図柄プロセス処理を示すフローチャートである。
【図１９】賞球処理の一例を示すフローチャートである。
【図２０】賞球処理の一例を示すフローチャートである。
【図２１】賞球処理の一例を示すフローチャートである。
【図２２】スイッチオンチェック処理を示すフローチャートである。
【図２３】入力判定値テーブルの構成例を示す説明図である。
【図２４】表示制御コマンドの信号線を示す説明図である。
【図２５】コマンド送信テーブル等の一構成例を示す説明図である。
【図２６】制御コマンドのコマンド形態の一例を示す説明図である。
【図２７】制御コマンドを構成する８ビットの制御信号とＩＮＴ信号との関係を示すタイミング図である。
【図２８】表示制御コマンドの内容の一例を示す説明図である。
【図２９】ランプ制御コマンドの内容の一例を示す説明図である。
【図３０】音制御コマンドの内容の一例を示す説明図である。
【図３１】払出制御コマンドの内容の一例を示す説明図である。
【図３２】コマンドセット処理の処理例を示すフローチャートである。
【図３３】コマンド送信処理ルーチンを示すフローチャートである。
【図３４】表示制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図３５】コマンド受信割込処理を示すフローチャートである。
【図３６】コマンド解析処理を示すフローチャートである。
【図３７】表示制御プロセス処理を示すフローチャートである。
【図３８】プロセスデータの一構成例を示す説明図である。
【図３９】払出制御基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図４０】払出制御用ＣＰＵのコマンド受信割込処理の例を示すフローチャートである。
【図４１】払出停止状態設定処理の例を示すフローチャートである。
【符号の説明】
１ パチンコ遊技機
１４ａ 始動口スイッチ
３１ 遊技制御基板（主基板）
３５ ランプ制御基板
３７ 払出制御基板
５６ ＣＰＵ
７０ 音制御基板
７１ 中継基板
７２ 中継基板（スイッチ中継基板）
８０ 図柄制御基板
１０１ 表示制御用ＣＰＵ
３０１Ａ 賞球カウントスイッチ
３５１ ランプ制御用ＣＰＵ
３７１ 払出制御用ＣＰＵ
５８２ 入力バッファ回路
５８３ 電源監視回路
５８４ ツェナーダイオード
７０１ 音制御用ＣＰＵ
９１０ 電源基板[0001]
TECHNICAL FIELD OF THE INVENTION
TECHNICAL FIELD The present invention relates to a gaming machine such as a pachinko gaming machine or a slot machine that allows a player to play a predetermined game using a game medium.
[0002]
[Prior art]
As a gaming machine, a game medium such as a game ball is launched into a game area by a launch device, and when a game ball wins a winning area such as a winning opening provided in the game area, a predetermined number of winning balls are paid out to the player. There are things to be done. Furthermore, a variable display unit whose display state can be changed is provided, and when a display result of the variable display unit becomes a predetermined specific display mode, a predetermined game value is provided to the player. is there.
[0003]
In addition, the game value means that the state of the variable prize ball device provided in the game area of the gaming machine is in a state that is advantageous for a player who is likely to win a game ball, or is in a state that is advantageous for the player. In other words, the right is to be generated or the conditions for paying out prize balls are easily satisfied.
[0004]
The gaming machine is provided with a switch for detecting a game ball that has won a prize area or a game ball that has been paid out from a payout unit. In such a configuration, in order to illegally obtain a prize ball, a switch for detecting a game ball may be tampered with. For example, illegally turning on a switch for detecting a winning game ball to obtain a prize ball, or performing an illegal act such that a switch for detecting a paid game ball does not turn on, There are fraudulent acts to pay out game balls.
[0005]
In order to prevent such misconduct, a circuit for detecting that a switch for detecting a game ball is short-circuited or opened is provided, and an improper act is performed by an output of the circuit. There is a method of determining whether or not the error has occurred (for example, Patent Documents 1 and 2).
[0006]
[Patent Document 1]
JP-A-2000-167214 (paragraphs 0069-0093, FIG. 5)
[Patent Document 2]
JP-A-2000-279616 (paragraph 0080-0119, FIG. 5)
[0007]
[Problems to be solved by the invention]
However, the method described in each of the above patent documents cannot prevent an improper act of short-circuiting the power supply voltage supplied to the switch to the ground potential. Therefore, when using a switch that detects a game ball when the supplied voltage reaches the ground level, there is a possibility that the game ball will be illegally paid out due to an illegal act.
[0008]
Accordingly, in the present invention, when the power supply voltage for game medium detection supplied to the game medium detection means for detecting the game medium decreases, the game medium detection means is set in a state where the game medium is detected, and an illegal act is performed. It is an object of the present invention to provide a gaming machine capable of reliably detecting the situation.
[0009]
[Means for Solving the Problems]
The gaming machine according to the present invention can perform a predetermined game using the game medium, and pays out the game medium based on a predetermined payout condition (for example, a winning of the game ball in the winning area). A game machine, a game control means including a game control microcomputer (for example, a microcomputer including a CPU 56, a ROM 54, a RAM 55, and an I / O port) for controlling the progress of the game, and a game control microcomputer. A power supply voltage for operation (for example, +5 V) is provided separately from an operation power supply voltage generation unit (for example, a portion for generating +5 V in the converter IC 922) that generates the power supply voltage based on a predetermined power supply voltage (for example, +30 V), and detects a game medium. The power supply voltage for game medium detection (for example, +12 V) used for this is changed to a predetermined power supply voltage (for example, +3 V). V), a power supply voltage generating means for detecting a game medium (for example, a portion for generating +12 V in the converter IC 922), and a predetermined location (for example, a prize area, more specifically, a proximity area) using the power supply voltage for detecting a game medium. Game medium detecting means (one or more: a payout condition is established by detecting a game medium) that detects a game medium that has passed through a hole provided in a switch and outputs a detection signal when the game medium is detected. Start-up switch 14a as a prize detecting means used for this purpose, and payout condition determining means (for example, game control) for determining whether or not a predetermined payout condition is established based on a detection signal output from the game medium detecting means. Of the means for executing steps S172, S173, S181, S182, S187, and S188) and a game medium detection A power supply voltage monitoring means for detecting a game medium (for example, a voltage monitoring circuit 583) for detecting a decrease in the source voltage and outputting a power supply voltage lowering signal for detecting a game medium (for example, a switch power supply monitoring signal). The output state of the detection signal shows a common state (for example, low level) when the game medium is detected and when the supply of the game medium detection power supply voltage is stopped. In response to the input of the voltage drop signal, a game medium detection power supply voltage abnormality processing means for executing a predetermined game medium detection power supply voltage abnormality processing as an abnormality processing (for example, the dispensing prohibited state of steps S445 and S446 in the game control means) A process for transmitting a designated payout control command, a process for clearing an output port in steps S472 to S479, and a timer assignment in step S481. (A portion for executing the process of transmitting the abnormality notification designation command in steps S483 and S484).
[0010]
Short-circuit monitoring means (for example, a Zener diode) for detecting whether the detection output of the game medium detection means has exceeded a predetermined range (for example, 0 to 6 V) and outputting a short-circuit detection signal (for example, a winning opening switch short-circuit signal). The game control means comprises: a game medium detection abnormality processing means for executing a predetermined game medium detection abnormality processing as an abnormality processing in response to a short circuit detection signal input from the short circuit monitoring means. Steps S445 and S446 of transmitting a payout control command specifying a payout prohibition state, processing of clearing the output port of steps S472 to S479, timer interrupt prohibition processing of step S481, and abnormality notification specification command of steps S483 and S484. May be configured to include a part that executes a process of transmitting a.
[0011]
It is preferable that the game medium detection power supply voltage abnormality processing and the game medium detection abnormality processing are common processing.
[0012]
The game control means may be configured to execute a process for notifying that an abnormality has occurred (for example, a process of transmitting an abnormality notification designation command in steps S483 and S484) in the abnormal process. .
[0013]
The game control means stops the launch of the game ball based on the process for inactivating the game in the abnormal process (for example, based on the process of transmitting the payout control command specifying the payout prohibition state in steps S445 and S446). , A process realized by not confirming the detection signal of each switch).
[0014]
The game control means continues the state of inactivating the game until the operation power supply voltage supplied to the game control microcomputer is cut off (for example, so as not to get out of the loop processing of steps S482 to S484). It may be configured.
[0015]
The game control microcomputer includes an input port, and a game medium detection power supply voltage drop signal is input to an input port (for example, input port 578 shown in FIG. 10), and the game control microcomputer is controlled by a predetermined period (for example, 2 ms). (Steps S441 and S443 included in the power-off detection process) to determine whether or not the game medium detection power supply voltage drop signal has been input by confirming the input of the input port. May be configured.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine, which is an example of a gaming machine, will be described. FIG. 1 is a front view of the pachinko gaming machine as viewed from the front, and FIG. 2 is a front view showing the front of the gaming board.
[0017]
The pachinko gaming machine 1 includes an outer frame (not shown) formed in a vertically long rectangular shape, and a game frame attached to the inside of the outer frame so as to be openable and closable. Further, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape and provided in a game frame so as to be openable and closable. The game frame includes a front frame (not shown) that can be freely opened and closed with respect to the outer frame, a mechanism plate to which mechanical components and the like are attached, and various components attached to them (excluding a game board described later). And a structure including:
[0018]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2, there is a hit ball supply tray (upper tray) 3. A surplus ball receiving tray 4 for storing game balls that cannot be accommodated in the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing a hitting ball are provided below the hitting ball supply tray 3. A game board 6 is detachably attached to the back of the glass door frame 2. The game board 6 is a structure that includes a plate-like body constituting the game board 6 and various components attached to the plate-like body. A game area 7 is formed on the front of the game board 6.
[0019]
In the vicinity of the center of the game area 7, a variable display device 9 having a display area 150 including a variable display section for variably displaying a symbol (special symbol) as identification information is provided. The display area 150 has, for example, three symbol display areas of “left”, “middle”, and “right”. A decorative member (front decoration) for decorating the variable display device is provided around the variable display device 9.
[0020]
Below the variable display device 9, a starting winning opening 14 is provided. The winning ball that has entered the start winning port 14 is guided to the back of the game board 6, and is detected by the starting port switch 14a. In addition, a variable winning ball device 15 that performs opening and closing operations is provided below the starting winning port 14. The variable winning ball device 15 is opened by the solenoid 16.
[0021]
An opening / closing plate 20 that is opened by the solenoid 21 in a specific game state (big hit state) is provided below the variable winning ball device 15. The opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the gaming board 6, one of the winning balls (V winning region) is detected by the V winning switch 22, and the winning ball from the opening / closing plate 20 is detected by the count switch 23. Is done. On the back of the game board 6, there is also provided a solenoid 21A for switching the path inside the special winning opening. On the upper part of the variable display device 9, there is provided a start storage display 18 having four display units for displaying the number of effective winning balls in the start winning opening 14, that is, the number of start memories. In this example, the start storage display unit 18 increases the number of lit display units by one each time there is a valid start prize, with four as an upper limit. Then, each time the variable display of the variable display device 9 is started, the number of the lit display unit is reduced by one. Note that the start storage number may be displayed on the variable display device 9 without providing the start storage display 18.
[0022]
When a game ball wins at the gate 32 and is detected by the gate switch 32a, a predetermined random number value is extracted unless the normal symbol start memory reaches the upper limit. Then, if it is a state in which the variable display in which the display state changes on the ordinary symbol display device 10 can be started, the variable display of the display of the ordinary symbol display section is started. In the vicinity of the ordinary symbol display 10, an ordinary symbol start storage display 41 having four display sections for displaying the number of winning balls entering the gate 32 is provided. In this example, with the upper limit of four, each time there is a ball passing to the gate 32, the ordinary symbol start storage display 41 increases the number of lit display units by one. Then, each time the variable display of the ordinary symbol display 10 is started, the number of the lit display units is reduced by one. The normal symbol start storage display 41 may be omitted, and the variable symbol display device 9 may display the normal symbol start storage number. In the following, when simply referred to as “symbol”, it is not a normal symbol but a special symbol displayed on the variable display device 12.
[0023]
In this embodiment, the variable display of the symbol usually continues for a predetermined time (for example, 29 seconds). Then, when the winning symbol is stopped and displayed at the end of the variable display, the winning is achieved. Whether or not to win is determined by whether or not the value of the random number extracted when the gaming ball has won the gate 32 matches a predetermined hit determination value. When the display result of the variable display of the normal symbol is a hit, the variable winning ball device 15 is opened for a predetermined number of times and for a predetermined time, so that the game balls can easily win. That is, the state of the variable winning ball device 15 changes from a disadvantageous state to an advantageous state for the player when the stop symbol of the normal symbol is a hit symbol.
[0024]
Further, in the probable change state (the gaming state in which the probability of a big hit is high), the probability that the stop symbol of the normal symbol becomes a hit symbol is increased, and the change of the opening time and the number of times of opening of the variable winning ball device 15 is achieved. Either or both are enhanced, further benefiting the player. Further, in a predetermined state such as a probable change state, the variable display period (variation time) of a normal symbol may be shortened, so that the player may be more advantageous.
[0025]
The game board 6 is provided with a plurality of winning ports 29, 30, 33, and 39. Winning of the gaming balls to the winning ports 29, 30, 33, and 39 is performed by winning port switches 29a, 30a, 33a, and 39a, respectively. Is detected. Decorative lamps 25 that blink during the game are provided around the left and right sides of the game area 7, and the lower part has an out opening 26 for absorbing a hit ball that has not won. In addition, two speakers 27 that emit sound effects are provided at upper left and right sides of the game area 7. On the outer periphery of the game area 7, a top frame lamp 28a, a left frame lamp 28b, and a right frame lamp 28c are provided. Further, decorative LEDs are installed around each structure (such as a special winning opening) in the game area 7. The top frame lamp 28a, the left frame lamp 28b, the right frame lamp 28c, and the decorative LED are examples of a decorative illuminant provided in the gaming machine. In addition to the decorative lamp 25 clearly shown in FIG. 1, decorative lamps and LEDs are installed in the peripheral portion of the variable display device 9 and the peripheral portion of the opening / closing plate 20.
[0026]
In this example, a prize ball lamp 51 is provided near the left frame lamp 28b, which lights up when there is a remaining prize ball, and a ball which lights up when the supply ball runs out, near the top frame lamp 28a. An off lamp 52 is provided. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming machine 1 and that allows a ball to be lent by inserting a prepaid card.
[0027]
The card unit 50 has a usable indicator lamp 151 indicating whether or not the card unit 50 is in a usable state, a connecting stand direction indicator 153 indicating which side the pachinko gaming machine 1 corresponds to, and a card. A card insertion indicator lamp 154 for indicating that a card is inserted into the unit 50, a card insertion slot 155 for inserting a card as a recording medium, and a mechanism of a card reader / writer provided on the back surface of the card insertion slot 155. Is provided with a card unit lock 156 for opening the card unit 50 when checking.
[0028]
A game ball fired from the hit ball firing device enters the game area 7 through the hit ball rail, and then descends from the game area 7. When the hit ball enters the start winning opening 14 and is detected by the start opening switch 14a, the special symbol starts to be variably displayed (varied) in the display area 150 of the variable display device 9 if the variable display of the special symbol can be started. . If it is not in a state where the variable display of the symbol can be started, the number of start storages is increased by one.
[0029]
The variable display of the special symbol stops when a certain time has elapsed. If the combination of the special symbols at the time of stoppage is the big hit symbol (specific display mode), the state shifts to the big hit gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or until a predetermined number (for example, 10) of hit balls is won. Then, when a hit ball wins in the V winning area while the opening and closing plate 20 is opened and is detected by the V winning switch 22, a continuation right is generated and the opening and closing plate 20 is opened again. Generation of the continuation right is permitted a predetermined number of times (for example, 15 rounds).
[0030]
If the combination of special symbols at the time of stoppage is a combination of a big hit symbol (probably changing symbol) with a probability change, the probability of the next big hit is increased. That is, it is a more advantageous state for the player, which is a probable change state.
[0031]
Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIG. FIG. 3 is a back view of the gaming machine viewed from the back.
[0032]
As shown in FIG. 3, on the back side of the gaming machine, a game control board (main board) 31 on which a variable display control unit 49 including a symbol control board 80 for controlling the variable display device 9 and a game control microcomputer are mounted. Is installed. A payout control board 37 on which a payout control microcomputer for performing ball payout control and the like are mounted. Further, various decorative LEDs and decorative lamps 25 provided on the game board 6, a top frame lamp 28a, a left frame lamp 28b, a right frame lamp 28c provided on the frame side, a prize ball lamp 51, and a ball cut lamp 52 are provided. A lamp control board 35 on which a lamp control means for controlling lighting is mounted, and a sound control board 70 on which a sound control means for controlling sound generation from the speaker 27 are also provided. Further, a power supply board 910 on which a power supply circuit for generating DC 30 V, DC 21 V, DC 12 V, and DC 5 V is mounted, and a launch control board 91 are provided.
[0033]
A terminal board 160 having terminals for outputting various information to the outside of the gaming machine is provided above the gaming machine on the rear side. The terminal board 160 has at least an out-of-ball terminal for introducing and outputting the output of the out-of-ball detection switch, an award ball terminal for externally outputting the award ball number signal, and an externally outputting ball lending number signal. Ball lending terminals are provided. In the vicinity of the center, an information terminal board 34 having terminals for outputting various information from the main board 31 to the outside of the gaming machine is provided.
[0034]
The game balls stored in the storage tank 38 pass through the guide rail and reach a ball payout device covered with a prize ball case 40A. At the top of the ball payout device, a ball out switch 187 is provided as game medium out detecting means. When the ball-out switch 187 detects the ball-out, the payout operation of the ball payout device stops. The out-of-ball switch 187 is a switch for detecting the presence or absence of a game ball in the game ball passage. The out-of-ball detection switch 167 for detecting a shortage of replenishment balls in the storage tank 38 is also provided at an upstream portion (in the storage tank 38) of the guide rail. (Adjacent portion). When the ball exhaustion detection switch 167 detects a shortage of game balls, the supply mechanism provided on the game machine installation island supplies the game machines with game balls.
[0035]
The game balls paid out from the ball payout device are guided to the hit ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the communication port. A surplus ball passage communicating with the surplus ball tray 4 provided on the front of the pachinko gaming machine 1 is formed on a side of the communication port.
[0036]
When a large number of game balls as a prize based on a prize or a game ball based on a ball lending request are paid out and the hitting ball supply plate 3 becomes full, and finally the game ball is further paid out after the game ball reaches the contact, The game ball is guided to the surplus ball tray 4 via the surplus ball passage. When the game balls are further paid out, the sensing lever presses a full tank switch 48 (not shown in FIG. 3) as the storage state detecting means, and the full tank switch 48 as the storage state detecting means is turned on. In that state, the rotation of the payout motor in the ball payout device stops, the operation of the ball payout device stops, and the driving of the firing device also stops.
[0037]
FIG. 4 is a block diagram illustrating an example of a circuit configuration of the main board 31. FIG. 4 also shows a payout control board 37, a lamp control board 35, a sound control board 70, a firing control board 91, and a symbol control board 80. On the main board 31, a basic circuit 53 including a CPU 56 for controlling the pachinko gaming machine 1 according to a program, a gate switch 32a, a starting port switch 14a, a V winning switch 22, a count switch 23, winning port switches 29a, 30a, 33a, 39a, the full tank switch 48, the ball out switch 187, the switch circuit 58 for giving signals from the prize ball count switch 301A and the clear switch 921 to the basic circuit 53, the solenoid 16 for opening and closing the variable prize ball device 15, and the opening and closing plate 20. A solenoid 21 for opening and closing and a solenoid circuit 59 for driving a solenoid 21A for switching a path in the special winning opening in accordance with a command from the basic circuit 53 are mounted.
[0038]
Although not shown in FIG. 4, the award ball count switch short-circuit signal is also transmitted to the basic circuit 53 via the switch circuit 58. Further, switches such as a gate switch 32a, a starting port switch 14a, a V winning switch 22, a count switch 23, a winning port switches 29a, 30a, 33a, 39a, a full tank switch 48, a ball out switch 187, and a prize ball counting switch 301A are provided. , A sensor may be used. That is, any name can be used as long as it is a game medium detecting means (game ball detecting means in this example) capable of detecting a game ball.
[0039]
Also, according to data provided from the basic circuit 53, jackpot information indicating the occurrence of a jackpot, effective start information indicating the number of start winning balls used to start variable display of symbols on the variable display device 9, and occurrence of probability fluctuation. And an information output circuit 64 for outputting an information output signal such as probability change information indicating the above to an external device such as a hall computer.
[0040]
The basic circuit 53 includes a ROM 54 for storing a game control program and the like, a RAM 55 as storage means (means for storing variation data) used as a work memory, a CPU 56 for performing control operations according to the program, and an I / O port unit 57. including. The basic circuit 53 includes a ROM 54, a RAM 55, a CPU 56, and an I / O port unit 57, and corresponds to a game control microcomputer that controls a game progress according to a game control program stored in the ROM 54. The game control means is realized by a game control microcomputer.
[0041]
In this embodiment, the ROM 54 and the RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to include at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally or internally provided. Since the CPU 56 executes control according to a program stored in the ROM 54, hereinafter, execution (or processing) by the CPU 56 means specifically that the CPU 56 executes control according to the program. is there. The same applies to the CPU mounted on a board other than the main board 31.
[0042]
A part or all of the RAM (may be a CPU built-in RAM) 55 is a backup RAM that is backed up by a backup power supply created on the power supply board 910. That is, even if the power supply to the gaming machine is stopped, a part or all of the content of the RAM 55 is stored for a predetermined period.
[0043]
A hit ball launching device that hits and launches a game ball is driven by a drive motor 94 controlled by a circuit on a launch control board 91. Then, the driving force of the driving motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the launch control board 91 is controlled so that the hit ball is launched at a speed corresponding to the operation amount of the operation knob 5.
[0044]
In this embodiment, the lamp control means mounted on the lamp control board 35 controls the display of the start memory display 18, the ordinary symbol start memory display 41, and the decorative lamp 25 provided on the game board. The display control of the top frame lamp 28a, the left frame lamp 28b, the right frame lamp 28c, the prize ball lamp 51 and the ball out lamp 52 provided on the frame side is performed. Each lamp may be an LED or another type of illuminant, and the LED used in this embodiment and other embodiments may be another type of illuminant. That is, lamps and LEDs are examples of light emitters. In addition, decorative lamps and LEDs installed in the peripheral portion of the variable display device 9 and the peripheral portion of the opening and closing plate 20 are also controlled by the lamp control means. Therefore, the lamp control means mounted on the lamp control board 35 corresponds to the illuminant control means for controlling the illuminant provided in the gaming machine. The display control of the variable display device 9 for variably displaying a special symbol and the ordinary symbol display device 10 for variably displaying an ordinary symbol is performed by display control means mounted on the symbol control board 80.
[0045]
FIG. 5 shows a circuit configuration in the symbol control board 80, wherein an LCD (liquid crystal display) 82, an ordinary symbol display 10, and an output port (ports 0 and 2) of the main board 31 are one example of the variable display device 9. FIG. 570 is a block diagram shown together with 570 and 572 and output buffer circuits 620 and 62A. Output port (output port 2) 572 outputs 8-bit data, and output port 570 outputs a 1-bit strobe signal (INT signal). In this embodiment, the variable display device 9 is realized by the LCD 82, but the variable display device 9 may be realized by another display device such as a CRT, a dot matrix display, and a 7-segment display. Alternatively, a mechanical variable display device such as a drum type may be used.
[0046]
The display control CPU 101 operates in accordance with a program stored in the control data ROM 102. When an INT signal is input from the main board 31 via the noise filter 107 and the input buffer circuit 105B, the display control CPU 101 controls the display control via the input buffer circuit 105A. Receive a command. As the input buffer circuits 105A and 105B, for example, 74HC540 and 74HC14, which are general-purpose ICs, can be used. In this embodiment, a display control command for instructing execution of an effect by the variable display device 9 and the ordinary symbol display device 10 is output from the main board 31 to the symbol control board 80 in accordance with the progress of the game.
[0047]
The display control CPU 101, control data ROM 102 (may be built in the display control CPU 101), RAM (not shown, may be built in the display control CPU 101), and I / O port ( The display control CPU 101 may be externally attached.) In accordance with a command from the game control means mounted on the main board 31, the effect is produced by the variable display device 9 and the ordinary symbol display 10 as electric components for effect. This is equivalent to a display control microcomputer that performs control. The display control microcomputer is an example of the effect control microcomputer. The display control means, which is an example of the effect control means, is implemented as including a display control microcomputer. When the display control CPU 101 does not include an I / O port, an I / O port is provided between the input buffer circuits 105A and 105B and the display control CPU 101.
[0048]
Then, the display control CPU 101 controls display of a screen displayed on the LCD 82 according to the received display control command. Specifically, a command corresponding to the display control command is given to the VDP 103. The VDP 103 reads necessary data from the character ROM 86. VDP 103 generates image data to be displayed on LCD 82 according to the input data, and outputs R, G, B signals and a synchronization signal to LCD 82.
[0049]
FIG. 5 also shows a reset circuit 83 for resetting the display control CPU 101 and a character ROM 86 for storing frequently used image data. The frequently used image data stored in the character ROM 86 is, for example, a person, an animal, or an image composed of characters, figures, or symbols displayed on the LCD 82.
[0050]
The reset circuit 83 introduces the + 12V power supply voltage (Vdd) generated by the power supply board 910, and outputs a reset signal which becomes a low level when the + 12V power supply voltage is equal to or lower than a predetermined value and becomes a high level when the + 12V power supply voltage exceeds the predetermined value. This is the output circuit. The display control CPU 101 receives a reset signal, enters a reset state (non-operating state) when the reset signal is low level, and enters an operable state when the reset signal goes high level.
[0051]
The input buffer circuits 105A and 105B can pass signals only in the direction from the main board 31 to the display control board 80. Therefore, there is no room for a signal to be transmitted from the display control board 80 to the main board 31. That is, the input buffer circuits 105A and 105B constitute irreversible information input means together with the input ports. Even if a circuit in the display control board 80 is tampered with, a signal output by the tampering is not transmitted to the main board 31 side.
[0052]
For example, a three-terminal capacitor or a ferrite bead is used as the noise filter 107 that cuts off a high-frequency signal. However, even if noise is applied to a display control command between substrates due to the presence of the noise filter 107, the effect is eliminated. . Also, a noise filter may be provided on the output side of the buffer circuits 620 and 62A of the main board 31.
[0053]
FIG. 6 is a block diagram showing a signal transmission / reception portion in the main board 31 and the lamp control board 35. In this embodiment, lighting / extinguishing of the dot frame lamp 28a, the left frame lamp 28b, the right frame lamp 28c provided outside the game area 7 and the decoration lamp 25 provided on the game board, and the prize ball lamp A lamp control command indicating turning on / off of the lamp 51 and the out-of-ball lamp 52 is output from the main board 31 to the lamp control board 35. In addition, a lamp control command indicating the number of lights of the start memory display 18 and the ordinary symbol start memory display 41 is also output from the main board 31 to the lamp control board 35.
[0054]
In this embodiment, a lamp control command for instructing execution of an effect by a lamp or an LED provided in the gaming machine is output from the main board 31 to the lamp control board 35 in accordance with the progress of the game. As shown in FIG. 6, a lamp control command related to light emitter control is output from output ports (output ports 0, 3) 570, 573 of the I / O port unit 57 in the basic circuit 53. Output port (output port 3) 573 outputs 8-bit data, and output port 570 outputs a 1-bit INT signal. In the lamp control board 35, a control command from the main board 31 is input to the lamp control CPU 351 via the input buffer circuits 355A and 355B. When the lamp control CPU 351 does not include an I / O port, an I / O port is provided between the input buffer circuits 355A and 355B and the lamp control CPU 351.
[0055]
The CPU 351 for lamp control, ROM (not shown, may be built in the CPU 351 for lamp control), RAM (not shown, may be built in the CPU 351 for lamp control) and I / O. The port (which may be externally attached to the lamp control CPU 351) is a lamp control that performs effect control using lamps or LEDs as effect electric components in accordance with commands from game control means mounted on the main board 31. Microcomputer. The lamp control microcomputer is an example of the effect control microcomputer. Further, the lamp control means as an example of the effect control means is realized as including a microcomputer for lamp control.
[0056]
In the lamp control board 35, the lamp control CPU 351 controls the top frame lamp 28a, the left frame lamp 28b, the right frame lamp 28c, and the top frame lamp in accordance with the lighting / lighting-off pattern of the decoration lamp 25 defined according to each control command. A turn-on / turn-off signal is output to 28a, left frame lamp 28b, right frame lamp 28c, and decorative lamp 25. The ON / OFF signal is output to the top lamp 28a, the left lamp 28b, the right lamp 28c, and the decoration lamp 25. The light-on / light-off pattern is stored in the built-in ROM or the external ROM of the lamp control CPU 351.
[0057]
On the main board 31, the CPU 56 outputs a control command to instruct the lighting of the prize ball lamp 51 when there is an unpaid prize ball remaining number in the storage content of the RAM 55, and the control command is provided upstream of the payout ball passage on the back of the game board. When the running out-of-ball switch 187 (see FIG. 3) stops detecting a game ball, a control command for instructing lighting of the running-out lamp 52 is output. In the lamp control board 35, each control command is input to the lamp control CPU 351 via the input buffer circuits 355A and 355B. The lamp control CPU 351 turns on / off the award ball lamp 51 and the ball out lamp 52 in response to the control commands. The light-on / light-off pattern is stored in the built-in ROM or the external ROM of the lamp control CPU 351.
[0058]
Further, the lamp control CPU 351 outputs a light-on / light-off signal to the start memory display 18 and the normal symbol start memory display 41 in response to the control command.
[0059]
For example, 74HC540 and 74HC14, which are general-purpose CMOS-ICs, are used as the input buffer circuits 355A and 355B. The input buffer circuits 355A and 355B can pass signals only in the direction from the main board 31 to the lamp control board 35. Therefore, there is no room for a signal to be transmitted from the lamp control board 35 side to the main board 31 side. For example, even if a circuit in the lamp control board 35 is tampered with, a signal output by the tampering is not transmitted to the main board 31 side. Note that a noise filter may be provided on the input side of the input buffer circuits 355A and 355B.
[0060]
On the main board 31, buffer circuits 620 and 63A are provided outside the output ports 570 and 573. As the buffer circuits 620 and 63A, for example, 74HC250 and 74HC14 which are general-purpose CMOS-ICs are used. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, a signal line to which a signal may be given from the lamp control board 35 to the main board 31 is further reliably eliminated. be able to. Note that a noise filter may be provided on the output side of the buffer circuits 620 and 63A.
[0061]
Although not shown in FIG. 6, a reset circuit similar to the reset circuit 83 in the symbol control board 80 is also mounted on the lamp control board 35.
[0062]
FIG. 7 is a block diagram illustrating a configuration example of a signal transmission portion of a sound control command on the main board 31 and a sound control board 70. In this embodiment, a sound control command for instructing sound output of the speaker 27 provided outside the game area 7 is output from the main board 31 to the sound control board 70 in accordance with the progress of the game.
[0063]
As shown in FIG. 7, the sound control command is output from output ports (output ports 0, 4) 570, 574 of the I / O port unit 57 in the basic circuit 53. The output port (output port 4) 574 outputs 8-bit data, and the output port 570 outputs a 1-bit INT signal. In the sound control board 70, each signal from the main board 31 is input to the sound control CPU 701 via the input buffer circuits 705A and 705B. When the sound control CPU 701 does not include an I / O port, an I / O port is provided between the input buffer circuits 705A and 705B and the sound control CPU 701.
[0064]
Note that the CPU 701 for sound control, ROM (not shown, may be built in the CPU 701 for sound control), RAM (not shown, may be built in the CPU 701 for sound control) and I / O. The port (which may be externally attached to the sound control CPU 701) is used for sound control for effecting control by the speaker 27 as an effect electric component in accordance with a command from the game control means mounted on the main board 31. It corresponds to a microcomputer. The sound control microcomputer is an example of the effect control microcomputer. The sound control means, which is an example of the effect control means, is realized as including a microcomputer for sound control.
[0065]
Then, for example, the voice synthesizing circuit 702 by the digital signal processor generates a voice or sound effect according to the instruction of the CPU 701 for sound control, and outputs it to the volume switching circuit 703. The sound volume switching circuit 703 sets the output level of the sound control CPU 701 to a level corresponding to the set sound volume, and outputs the output level to the sound volume amplification circuit 704. Volume amplification circuit 704 outputs the amplified audio signal to speaker 27.
[0066]
As the input buffer circuits 705A and 705B, for example, 74HC540 and 74HC14 which are general-purpose CMOS-ICs are used. The input buffer circuits 705A and 705B can pass signals only in the direction from the main board 31 to the sound control board 70. Therefore, there is no room for a signal to be transmitted from the sound control board 70 side to the main board 31 side. Therefore, even if a circuit in the sound control board 70 is tampered with, a signal output by the tampering is not transmitted to the main board 31 side. Note that a noise filter may be provided on the input side of the input buffer circuits 705A and 705B.
[0067]
On the main board 31, buffer circuits 620 and 67A are provided outside the output ports 570 and 574. As the buffer circuits 620 and 67A, for example, 74HC250 and 74HC14 which are general-purpose CMOS-ICs are used. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, a signal line to which a signal may be given from the sound control board 70 to the main board 31 is more reliably eliminated. be able to. Note that a noise filter may be provided on the output side of the buffer circuits 620 and 67A.
[0068]
Although not shown in FIG. 7, a reset circuit similar to the reset circuit 83 in the symbol control board 80 is also mounted on the sound control board 70.
[0069]
FIG. 8 is a block diagram showing components related to payout, such as components of the payout control board 37 and the ball payout device 97. As shown in FIG. 8, the detection signal from the full tank switch 48 is input to the I / O port unit 57 of the main board 31 via the relay board 71. The detection signal from the ball cut switch 187 is also input to the I / O port unit 57 of the main board 31 via the relay board (switch relay board) 72 and the relay board 71.
[0070]
If the detection signal from the ball out switch 187 indicates the ball out state or the detection signal from the full switch 48 indicates the full state, the CPU 56 of the main board 31 determines that the payout should be stopped. Is transmitted to the payout control board 37. When receiving the payout control command indicating that the payout should be stopped, the payout control CPU 371 of the payout control board 37 stops the ball payout process.
[0071]
Further, the detection signal from the prize ball count switch 301A is input to the I / O port unit 57 of the main board 31 via the relay board 72 and the relay board 71, and is also transmitted to the payout control board 37 via the relay board 72. It is input to the input port 372b. The prize ball count switch 301A is provided in the payout mechanism of the ball payout device 97, and detects a prize ball payout ball actually paid out.
[0072]
The CPU 56 is in a state in which the payout should be stopped when the short circuit of the award ball count switch 301A is detected and when the power supply voltage (Vdd) supplied to the switch is short-circuited to the ground potential. Is transmitted to the payout control board 37.
[0073]
When there is a prize, a payout control command indicating the number of prize balls is input to the payout control board 37 from the output ports (ports 0, 1) 570, 571 of the main board 31. The output port (output port 1) 571 outputs 8-bit data, and the output port (output port 0) 570 outputs a 1-bit INT signal. The payout control command indicating the number of winning balls is input to the I / O port 372a via the input buffer circuit 373A. The INT signal is input to the interrupt terminal of the payout control CPU 371 via the input buffer circuit 373B. The payout control CPU 371 inputs a payout control command via the I / O port 372a, and drives the ball payout device 97 in accordance with the payout control command to pay out award balls. In this embodiment, the payout control CPU 371 is a one-chip microcomputer and has at least a RAM.
[0074]
Dispensing control CPU 371, ROM (not shown, may be incorporated in dispensing control CPU 371), RAM (not shown, may be incorporated in dispensing control CPU 371), and I / O port ( The payout control CPU 371 may be incorporated in the payout control CPU 371.) corresponds to a payout control microcomputer that drives the ball payout device 97 in accordance with a command from game control means mounted on the main board 31. The payout control means is realized by a payout control microcomputer.
[0075]
On the main board 31, buffer circuits 620 and 68A are provided outside the output ports 570 and 571. As the buffer circuits 620 and 68A, for example, 74HC250 and 74HC14 which are general-purpose CMOS-ICs are used. According to such a configuration, a signal input from the outside to the inside of the main board 31 is blocked, so that a signal line to which a signal may be given from the payout control board 37 to the main board 31 is further reliably eliminated. be able to. Note that a noise filter may be provided on the output side of the buffer circuits 620 and 68A.
[0076]
The payout control CPU 371 outputs a ball lending number signal indicating the number of lending balls to the terminal board 160 via the output port 372c. Further, an error signal is output to the error display LED 374 via the output port 372d.
[0077]
Further, detection signals from a ball lending count switch 301B and a payout motor position sensor for detecting the rotational position of the payout motor 289 are input to the input port 372b of the payout control board 37 via the relay board 72. . The ball lending count switch 301B is provided in the payout mechanism portion of the ball payout device 97, and detects the actually paid lending balls. The drive signal from the payout control board 37 to the payout motor 289 is transmitted to the payout motor 289 in the payout mechanism portion of the ball payout device 97 via the output port 372c and the relay board 72, and the drive signal to the distribution solenoid 310 is Is transmitted to the distribution solenoid 310 in the dispensing mechanism of the ball dispensing device 97 via the output port 372e and the relay board 72. The output of the clear switch 921 is also input to the input port 372b.
[0078]
The distribution solenoid 310 is used to drive a distribution member for switching between guiding the game balls paid out from the ball payout device 97 to the prize ball count switch 301A and the ball lending count switch 301B. It is a solenoid.
[0079]
The card unit 50 has a card unit control microcomputer mounted thereon. Further, the card unit 50 is provided with a usable indicator lamp 151, a connecting stand direction indicator 153, a card insertion indicator lamp 154, and a card insertion slot 155 (see FIG. 1). The balance display board 74 is connected to a frequency display LED, a ball lending switch, and a return switch provided near the hit ball supply tray 3.
[0080]
A ball lending switch signal and a return switch signal are given from the balance display board 74 to the card unit 50 via the payout control board 37 in accordance with the operation of the player. A card balance display signal indicating the balance of the prepaid card and a ball lending permission display signal are given from the card unit 50 to the balance display board 74 via the payout control board 37. Thus, the balance display board 74 and the card unit 50 are connected via the payout control board 37 without being directly connected. Between the card unit 50 and the payout control board 37, a connection signal (VL signal), a unit operation signal (BRDY signal), a ball lending request signal (BRQ signal), a ball lending completion signal (EXS signal) and a pachinko machine operation signal ( PRDY signal) is exchanged via an input port 372b and an output port 372e. Note that an interface board (not shown) is interposed between the card unit 50 and the payout control board 37. Signals such as connection signals (VL signals) are exchanged between the card unit 50 and the payout control board 37 via the interface board. Then, signals are not directly exchanged between the balance display board 74 and the interface board.
[0081]
When the power of the pachinko gaming machine 1 is turned on, the payout control CPU 371 of the payout control board 37 outputs a PRDY signal to the card unit 50. The card unit control microcomputer outputs a VL signal. The payout control CPU 371 determines the connection state / non-connection state based on the input state of the VL signal. When the card is accepted in the card unit 50 and the ball lending switch is operated to input the ball lending switch signal, the microcomputer for controlling the card unit outputs a BRDY signal to the payout control board 37. When a predetermined delay time has elapsed from this point, the microcomputer for controlling the card unit outputs a BRQ signal to the payout control board 37.
[0082]
Then, the payout control CPU 371 of the payout control board 37 starts up the EXS signal to the card unit 50 and, when detecting the fall of the BRQ signal from the card unit 50, drives the payout motor 289 to dispense a predetermined number of loaned balls. Pay out to players. When the payout is completed, the payout control CPU 371 causes the EXS signal to the card unit 50 to fall. Thereafter, if the BRDY signal from the card unit 50 is not in the ON state, the winning ball payout control is executed.
[0083]
As described above, all signals from the card unit 50 are input to the payout control board 37. Accordingly, regarding the ball lending control, no signal is input from the card unit 50 to the main board 31, and there is no room for an illegal signal to be input from the card unit 50 side to the basic circuit 53 of the main board 31. The power supply voltage AC24V used in the card unit 50 is supplied from the payout control board 37.
[0084]
In this embodiment, a power-off signal is input from the power supply board 910 to the payout control board 37. The power-off signal is input to the non-maskable interrupt (NMI) terminal of the payout control CPU 371. Further, at least a part of the RAM (may be a RAM with a built-in CPU) existing on the payout control board 37 is backed up by a backup power supply created on the power supply board 910. That is, even if the power supply to the gaming machine is stopped, at least a part of the contents of the RAM is stored for a predetermined period. The power-off signal from the power supply board 910 may be input to an input port.
[0085]
Further, in this embodiment, the case where the card unit 50 is installed separately from the gaming machine and adjacent to the gaming machine is described as an example, but the card unit 50 may be integrated with the gaming machine. . Also, the present invention can be applied to a case where a game ball corresponding to the amount of money is lent out in response to coin insertion.
[0086]
FIG. 9 is a block diagram illustrating a configuration example of the power supply board 910. The power supply board 910 is installed independently of the electric component control boards such as the main board 31, the lamp control board 35, the payout control board 37, and the symbol control board 80, and is used by each electric component control board and mechanical components in the gaming machine. Generate voltage. In this example, AC24V, VSL (DC + 30V), DC + 21V, DC + 12V and DC + 5V are generated. The backup power supply, that is, the capacitor 916 serving as a memory holding unit is charged from DC + 5V, that is, a power supply line for driving an IC or the like on each substrate. Note that VSL is generated in the rectifier circuit 912 by rectifying and boosting AC24V by a rectifier. VSL serves as a solenoid drive power supply.
[0087]
The power supply board 910 is provided with a power switch 914 for executing or interrupting power supply to each electric component control board and mechanical components in the gaming machine. Transformer 911 converts an AC voltage from an AC power supply to 24V. The AC 24 V voltage is output to connector 915. The rectifier circuit 912 generates a DC voltage of +30 V from AC 24 V and outputs the DC voltage to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 has one or more converter ICs 922 (only one is shown in FIG. 9), generates +21 V, +12 V, and +5 V based on VSL, and outputs the generated voltages to the connector 915. A relatively large-capacity capacitor 923 is connected to the input side of the converter IC 922. Therefore, when the power supply to the gaming machine from the outside is stopped, the DC voltages such as +30 V, +12 V, and +5 V decrease relatively slowly. The connector 915 is connected to, for example, a relay board, and power of a voltage required for each electrical component control board and mechanical components is supplied from the relay board.
[0088]
However, the power supply board 910 may be provided with each connector leading to each electric component control board, and the power supply board 910 may supply each voltage reaching each board without passing through the relay board. FIG. 9 shows one connector 915 as a representative, but the connectors are provided corresponding to the respective electric component control boards.
[0089]
DC + 5V is used as a power supply voltage for operation of a game control microcomputer and an effect control microcomputer (display control microcomputer, lamp control microcomputer, sound control microcomputer). Further, DC + 12V is supplied to each switch for detecting a game ball. That is, in the converter IC 922, the part for generating DC + 5V corresponds to an operation power supply voltage generating means for generating an operation power supply voltage or the like supplied to the game control microcomputer based on a predetermined voltage (VSL in this example). A portion for generating DC + 12V is provided separately from the operating power supply voltage generating means, and generates a game medium detection power supply voltage used for detecting a game medium based on a predetermined voltage (VSL in this example). It corresponds to a game medium detecting power supply voltage generating means. Further, as described above, DC + 12V is also supplied to the symbol control board 80, the lamp control board 35, and the sound control board 70, and is supplied to the reset circuit mounted on each board.
[0090]
The + 5V line from DC-DC converter 913 branches to form a backup + 5V line. A large-capacity capacitor 916 is connected between the backup + 5V line and the ground level. The capacitor 916 sets the storage state of the backup RAM (power-backed-up RAM, that is, backup storage means that can be in the storage content state even when the power supply is stopped) of the electric component control board when the power supply to the gaming machine is stopped. A backup power supply that supplies power so that it can be held. Further, a diode 917 for preventing backflow is inserted between the + 5V line and the backup + 5V line. In this embodiment, +5 V for backup is supplied to the main board 31 and the payout control board 37.
[0091]
A power supply monitoring IC 902 as a power supply monitoring circuit (power supply monitoring means) is mounted on the power supply board 910. The power supply monitoring IC 902 detects the occurrence of a power supply stop to the gaming machine by introducing the VSL voltage and monitoring the VSL voltage. Specifically, when the VSL voltage becomes equal to or lower than a predetermined value (+22 V in this example), a power-off signal is output on the assumption that power supply is stopped. The power supply voltage to be monitored is preferably higher than the power supply voltage (+5 V in this example) of the circuit element mounted on each electric component control board. In this example, VSL, which is a voltage immediately after conversion from AC to DC, is used. The power supply cutoff signal from the power supply monitoring IC 902 is supplied to the main board 31, the payout control board 37, and the like.
[0092]
The predetermined value for the power supply monitoring IC 902 to detect the stop of the power supply is lower than the normal voltage, but is a voltage at which the CPU on each electric component control board can operate for a while. The power supply monitoring IC 902 is configured to monitor a voltage higher than a voltage for driving a circuit element such as a CPU (+5 V in this example) and a voltage immediately after conversion from AC to DC. Therefore, the monitoring range can be extended for the voltage required by the CPU. Therefore, more precise monitoring can be performed. Further, when VSL (+30 V) is used as the monitoring voltage, since the voltage supplied to various switches of the gaming machine is +12 V, prevention of erroneous switch-on detection at the moment of a power interruption can be expected. That is, if the voltage of the +30 V power supply is monitored, it is possible to detect a decrease in the voltage of +12 V at a stage before +12 V generated after the generation of +30 V starts to fall.
[0093]
In the configuration shown in FIG. 9, the detection signal (power-off signal) of the power supply monitoring IC 902 is supplied to each electric component control board (for example, the main board 31 and the payout control board 37) via the buffer circuits 918 and 919. However, for example, a configuration may be employed in which one detection signal is transmitted to the relay board, and the same signal is distributed from the relay board to each electric component control board. Further, a buffer circuit may be provided according to the number of substrates that require a power-off signal. Furthermore, the monitoring voltage of the power monitoring circuit that outputs the power-off signal may be different for the power-off signal output to the main board 31 and the payout control board 37.
[0094]
As shown in FIG. 9, a clear switch 921 having a push button structure is mounted on the power supply board 910. When the clear switch 921 is pressed, a low-level (on-state) clear switch signal is output and transmitted to the main board 31 and the like via the connector 915. If the clear switch 921 is not pressed, a high-level (off state) signal is output. Note that the clear switch 921 may be provided on a gaming machine other than the power supply board 910.
[0095]
FIG. 10 is a block diagram showing a portion related to input of a detection signal from the prize ball count switch 301A and the starting port switch 14a. In this embodiment, a proximity switch is used as the prize ball count switch 301A. A +12 V power supply voltage is supplied from the power supply board 910 to one terminal of the prize ball count switch 301A and one terminal of the starting port switch 14a via the relay board 71 and the switch relay board 72. The + 12V power supply voltage is branched at the relay board 71 and is also supplied to the symbol control board 80, the lamp control board 35, and the sound control board 70. That is, +12 V as the game medium detection power supply voltage used for detecting the game ball is a voltage common to the voltage supplied to the effect control means (including the effect control microcomputer and the reset circuit). As described above, in the symbol control board 80, the lamp control board 35, and the sound control board 70, the + 12V power supply voltage is supplied to the reset circuit that generates the reset signal for resetting the CPU.
[0096]
The detection signal which is the voltage level of the other terminal of the award ball count switch 301A is input to the main board 31 via the switch relay board 72 and the relay board 71. In the main board 31, the detection signal is input to the inversion circuit 582b in the input buffer circuit 582 via the connector 581. In this embodiment, a 74HC4049 having a plurality of inverting circuits 582a, 582b, 582c, 582d is used as the input buffer circuit 582. Although the 74HC4049 has six inverting circuits, only four are shown in FIG. In addition, a resistor R1 and a capacitor C1 whose one ends are grounded are connected between the connector 581 and the inversion circuit 582b. The input buffer circuit 582, the resistor R1, and the capacitor C1 correspond to a part of the switch circuit 58 shown in FIG.
[0097]
Further, between the connector 581 and the inversion circuit 582a in the input buffer circuit 582, the anode of the zener diode 584 to which the cathode of the zener diode 584 is connected is connected to the inversion circuit 582a. The threshold voltage (breakdown voltage) of the Zener diode 584 is, for example, 6.8V. The input side of the inversion circuit 582a is grounded via the resistor R2.
[0098]
Each signal input to the inverting circuits 582a, 582b, 582c of the input buffer circuit 582 is output to the input port 578 through each inverting circuit. In this embodiment, 74HC244 is used as the input port 578. The input port 578 is a part of the I / O port unit 57 shown in FIG.
[0099]
In the proximity switch, one end is connected to a +12 V power supply, and the other end is an output terminal for outputting a detection signal. Further, a coil L1 having a resistance value of, for example, 680Ω is provided between a terminal connected to the + 12V power supply and the output terminal. When a metal game ball passes through a hole provided in the proximity switch, a counter electromotive force is generated in the coil L1, and the equivalent resistance value of the coil L1 becomes extremely large. The resistance value of the resistor R1 is, for example, 680Ω. Therefore, the input level of the inverting circuit 582b in the input buffer circuit 582 is at a low level close to 0 V, and the output level of the inverting circuit 582b is at a high level.
[0100]
When the metal game ball does not pass through the hole provided in the proximity switch, the input level of the inverting circuit 582b in the input buffer circuit 582 is such that +12 V is divided by the resistance value of the coil L1 and the resistor R1. Value (approximately +6 V), which exceeds the threshold level that the inversion circuit 582b considers to be at the high level. Therefore, the output level of the inversion circuit 582b is low.
[0101]
Therefore, in this embodiment, the input level of the inverting circuit 582b, that is, the detection output of the winning ball count switch 301A has a range of about 0 to + 6V.
[0102]
Here, it is assumed that both terminals of the award ball count switch 301A are short-circuited. When both terminals of the award ball count switch 301A are not short-circuited, the voltage on the cathode side of the Zener diode 584 is 6.8 V or less, which is the threshold voltage, and no current flows through the Zener diode 584. Therefore, no current flows through the resistor R2 (no voltage is applied to the resistor R2), and the input level of the inversion circuit 582a is almost 0V. As a result, the output level of the inversion circuit 582a is at the high level.
[0103]
When both terminals of the award ball counting switch 301A are short-circuited, the input level of the inverting circuit 582b becomes +12 V (Vdd). Then, the current exceeds the threshold voltage of the Zener diode 584, so that a current flows through the Zener diode 584 (becomes conductive). As a result, the input level of the inversion circuit 582a becomes high level, and the output level of the inversion circuit 582a becomes low level. When both terminals of the award ball count switch 301A are short-circuited, the input level of the inverting circuit 582b becomes high level, so that the output level of the inverting circuit 582b becomes low level.
[0104]
As described above, when both terminals of the award ball count switch 301A are short-circuited, the output level of the inverting circuit 582b becomes low. This state is the same as the state in which the prize ball count switch 301A does not detect a game ball in a normal state in which both terminals of the prize ball count switch 301A are not short-circuited. Therefore, when both terminals of the prize ball count switch 301A are short-circuited while the ball payout device 97 is paying out game balls, the prize ball count switch 301A does not detect a game ball.
[0105]
In the gaming machine of this embodiment, the detection output of the prize ball count switch 301A is input to both the main board 31 and the payout control board 37, and the payout control means mounted on the payout control board 37 uses the prize ball count switch. When it is detected that the expected number of game balls have been paid out based on the detection signal of 301A, the control of stopping the driving of the ball payout device 97 is performed. A circuit similar to the switch circuit (specifically, the resistor R1, the capacitor C1, and the input buffer circuit) shown in FIG. 10 is mounted between the switch 301A and the input port. Therefore, when the wrongdoer illegally short-circuits both terminals of the prize ball count switch 301A, the prize ball count switch 301A becomes inactive, and the payout control means performs the game based on the detection signal of the prize ball count switch 301A. Ball payout control cannot be performed normally. As a result, the payout control means does not know when to stop paying out game balls, and pays out a large amount of game balls.
[0106]
However, in this embodiment, when both terminals of the award ball count switch 301A are short-circuited, the output level of the inverting circuit 582a to which the anode of the Zener diode 584 is connected becomes low level, and the CPU 56 By detecting that the output level of the inverting circuit 582a has become low through 578, it can be recognized that both terminals of the award ball count switch 301A are short-circuited. Then, when recognizing that both terminals of the prize ball count switch 301A are short-circuited, it is possible to instruct the payout control means to stop paying out the game balls. Note that the zener diode 584 detects whether or not the detection output of the prize ball count switch 301A as a game medium detection means has exceeded a predetermined range (about 0 to +6 V in this example) in which it can fluctuate, and outputs a detection signal. This corresponds to short-circuit monitoring means.
[0107]
Further, the short-circuit monitoring means may be provided in a switch circuit of the payout control board 37. When the short-circuit monitoring means is provided on the payout control board 37, the payout control means detects a game medium such as stopping driving of the ball payout device 97 in response to the detection signal being output from the short-circuit monitoring means. Execute the processing when an error occurs.
[0108]
Similarly to the prize ball count switch 301A, the starting port switch 14a is also configured by a proximity switch that introduces a + 12V power supply voltage (Vdd). Then, similarly to the prize ball count switch 301A, when a game ball is detected, the inversion circuit 582d outputs a detection signal that recognizes the low level. The detection signal is input to the inversion circuit 582d of the input buffer circuit 582 via the connector 581 on the main board 31. The signal input to the inversion circuit 582d is output to the input port 577. In this embodiment, 74HC244 is used as the input port 577. The input port 577 is a part of the I / O port unit 57 shown in FIG.
[0109]
One end of the starting port switch 14a is connected to a + 12V power supply, and the other end is an output terminal for outputting a detection signal. A coil L3 having a resistance value of 680Ω is provided between a terminal connected to the + 12V power supply and the output terminal. When a metal game ball passes through a hole provided in the starting port switch 14a, a counter electromotive force is generated in the coil L3, and the equivalent resistance value of the coil L3 becomes extremely large. The resistance value of the resistor R3 is, for example, 680Ω. Therefore, the input level of the inversion circuit 582d in the input buffer circuit 582 is at a low level close to 0 V, and the output level of the inversion circuit 582d is at a high level. When the metal game ball does not pass through the hole provided in the starting port switch 14a, the input level of the inverting circuit 582d in the input buffer circuit 582 is + 12V divided by the resistance value of the coil L3 and the resistor R3. This value (approximately +6 V) exceeds the threshold level that the inverting circuit 582d considers to be at the high level. Therefore, the output level of the inverting circuit 582d is low.
[0110]
In such a configuration, when the + 12V (Vdd) power supply is short-circuited to the ground level, the input level of the starting port switch 14a becomes 0V, the output level also becomes 0V, and the input level of the inverting circuit 582d becomes low level. become. That is, the state becomes the same as the state in which the starting port switch 14a detects a game ball. The gaming machine is also provided with winning opening switches 29a, 30a, 33a, and 39a as game medium detecting means. Similarly to the start-up switch 14a, when the + 12V (Vdd) power supply is short-circuited to the ground level, these switches are in the same state as that in which a game ball is detected. Therefore, if the wrongdoer improperly short-circuits the + 12V (Vdd) power supply to the ground level, the CPU 56 determines that the starting port switch 14a and the winning port switches 29a, 30a, 33a, 39a for detecting a winning have been turned on. The payout control command is transmitted to the payout control board 37 so as to execute the prize ball payout. As a result, the game control means drives the ball payout device 97 to pay out a prize ball.
[0111]
In order to cope with such misconduct, in this embodiment, the main board 31 is provided with a voltage monitoring circuit 583 for monitoring a +12 V (Vdd) power supply voltage. The voltage monitoring circuit 583 corresponds to a game medium detection power supply voltage monitoring unit that detects a decrease in the game medium detection power supply voltage used to detect the game medium and outputs a game medium detection power supply voltage decrease signal. . Specifically, when the + 12V (Vdd) power supply voltage becomes equal to or lower than a predetermined value, the output signal is set to a low level. That is, a low-level detection signal is output. The detection signal is input to the input port 577 via the buffer circuit 585 of the inversion circuit and the inversion circuit 582c in the input buffer circuit 582.
[0112]
Therefore, the CPU 56 detects that the bit of the input port 577, which is assigned to the detection signal from the voltage monitoring circuit 583, has changed to "0", thereby reducing the + 12V (Vdd) power supply voltage. Can be recognized. The + 12V (Vdd) power supply voltage does not fall below a predetermined allowable range (a value higher than a voltage value at which a detection signal is output from the voltage monitoring circuit 583) in a normal state where no misconduct is performed. , + 12V (Vdd) power supply voltage can be recognized to recognize that an improper operation in which the + 12V (Vdd) power supply is short-circuited to the ground level has been performed.
[0113]
Then, when recognizing that the +12 V (Vdd) power supply voltage drops, the CPU 56 executes a predetermined game medium detection power supply voltage abnormal time process as described later.
[0114]
As described above, in this embodiment, when the game ball is detected and when the supply of the +12 V (Vdd) power supply voltage as the game medium detection power supply voltage is stopped (for example, when the power supply is short-circuited to the ground potential). In the case where the starting port switch 14a presenting a common state is used, the game control means performs predetermined game medium detection power supply voltage abnormality processing as abnormality processing by input of a detection signal from the voltage monitoring circuit 583. Is executed, it is possible to detect a fraudulent act such as short-circuiting the +12 V (Vdd) power supply. Further, even when a short-circuit failure of the +12 V (Vdd) power supply occurs, it is possible to reliably detect the short-circuit failure. it can.
[0115]
In this embodiment, a zener diode 584 is provided as short-circuit monitoring means to detect that the prize ball count switch 301A itself for detecting a paid-out game ball is short-circuited. A Zener diode as a short-circuit monitoring means may be provided in the starting port switch 14a and other winning port switches for establishing the prize ball payout condition by passing the game ball. The Zener diode corresponds to a device that detects whether or not the detection output of the winning opening switch exceeds a predetermined range (for example, 0 to 6 V) that can fluctuate and outputs a winning opening switch short-circuit signal as a short-circuit detection signal. When such short-circuit monitoring means is provided, the game control means can immediately detect the occurrence of a short-circuit failure or the like in the winning opening switch via an input signal of an input port to which the zener diode is connected. it can. Then, in response to the input of the winning opening switch short-circuit signal, it is possible to execute the game medium detection abnormality processing.
[0116]
The detection signal of each winning opening switch is invalidated by executing the game medium detection power supply voltage abnormality processing. The award ball count switch 301A is also common when a game ball is detected and when the supply of a +12 V (Vdd) power supply voltage as a game medium detection power supply voltage is stopped (for example, when the power supply is short-circuited to a ground potential). Since the detection signal is input from the voltage monitoring circuit 583 for monitoring the +12 V (Vdd) power supply voltage, the power supply voltage for game medium detection power supply voltage abnormality processing is executed as the abnormal time processing. Invalidated.
[0117]
FIG. 11 and FIG. 12 are explanatory diagrams showing the assignment of output ports in this embodiment. As shown in FIG. 11, the output port 0 is an output port for an INT signal of a control command sent to each electric component control board. The 8-bit data of the payout control command sent to the payout control board 37 is output from the output port 1, and the 8-bit data of the display control command sent to the symbol control board 80 is output from the output port 2. The 8-bit data of the lamp control command sent to the lamp control board 35 is output from the output port 3. Then, as shown in FIG. 12, the 8-bit data of the sound control command sent to the sound control board 70 is output from the output port 4.
[0118]
In addition, various information output signals from the output port 5 to the information terminal board 34 and the terminal board 160 via the information output circuit 64, that is, output data of information related to control are output. Drive signals from the output port 6 to a solenoid 16 for opening and closing the variable winning ball device 15, a solenoid 21 for opening and closing the opening and closing plate 2 of the special winning opening, and a solenoid 21A for switching a path in the special winning opening. Is output.
[0119]
As shown in FIG. 12, each INT signal (payout control signal INT, display control signal INT, lamp control signal INT) output to the payout control board 37, the symbol control board 80, the lamp control board 35, and the sound control board 70. Output port (output port 0) for outputting payout control signals CD0 to CD7, display control signals CD0 to CD7, lamp control signals CD0 to CD7, and sound control signals CD0 to CD7. (Output ports 1 to 4) are different ports.
[0120]
Therefore, when outputting the INT signal, the possibility that the payout control signals CD0 to CD7, the display control signals CD0 to CD7, the lamp control signals CD0 to CD7, and the audio control signals CD0 to CD7 are changed by mistake is reduced. Further, when outputting the payout control signals CD0 to CD7, the display control signals CD0 to CD7, the lamp control signals CD0 to CD7, or the audio control signals CD0 to CD7, the possibility of erroneously changing the INT signal is reduced. As a result, a command from the game control means of the main board 31 to each electric component control board is more reliably transmitted. Furthermore, since all the INT signals are output from the output port 0, the load of the INT signal output processing of the game control means is reduced.
[0121]
FIG. 13 is an explanatory diagram showing bit assignment of an input port in this embodiment. As shown in FIG. 15, the bits 0 to 7 of the input port 0 include the detection of the winning opening switches 33a, 39a, 29a, 30a, the gate switch 32a, the starting opening switch 14a, the count switch 23, and the V winning switch 22 respectively. A signal is input.
[0122]
The detection signals of the prize ball count switch 301A, the full tank switch 48, the ball out switch 187, the count switch short circuit signal, and the clear switch 921 are input to bits 0 to 4 of the input port 1, respectively. The detection signal from each switch is logically inverted in the switch circuit 58. Further, a power-off signal (power-off signal from the power supply board 910) is input to bit 5, a prize ball count switch short-circuit signal (anode level of zener diode 584) is input to bit 6, and bit 7 is input. A switch power supply monitoring signal (a detection signal from the voltage monitoring circuit 583) is input.
[0123]
Next, the operation of the gaming machine will be described. FIG. 14 is a flowchart showing a main process executed by the game control means (the CPU 56 and peripheral circuits such as the ROM and the RAM) on the main board 31. When the power is turned on to the gaming machine and the input level of the reset terminal becomes a high level, the CPU 56 starts the main processing after step S1. In the main processing, the CPU 56 first performs necessary initial settings.
[0124]
In the initial setting process, the CPU 56 first sets interrupt prohibition (step S1). Next, the interrupt mode is set (step S2), and the start address of the stack area is set in the stack pointer (step S3). Then, the internal device registers are initialized (step S4). After initializing a built-in device (built-in peripheral circuit) CTC (counter / timer) and PIO (parallel input / output port) (step S5), the RAM is set to an accessible state (step S6).
[0125]
The CPU 56 used in this embodiment also has an I / O port (PIO) and a timer / counter circuit (CTC). The CTC has two external clock / timer trigger inputs CLK / TRG2,3 and two timer outputs ZC / TO0,1.
[0126]
The CPU 56 also has three types of maskable interrupt modes. When an interrupt that can be masked occurs, the CPU 56 automatically sets an interrupt disabled state and saves the contents of the program counter on the stack.
[0127]
In step S2, an address synthesized from the value (1 byte) of the specific register (I register) of the CPU 56 and the interrupt vector (1 byte: least significant bit 0) output from the built-in device indicates an interrupt address. The mode (interrupt mode 2) is set.
[0128]
Next, the CPU 56 checks the state of the output signal of the clear switch 921 input via the input port 1 only once (step S7). When ON is detected in the confirmation, the CPU 56 executes a normal initialization process (steps S11 to S15). When the clear switch 921 is on (when pressed), a low-level clear switch signal is output. In the input port 1, the ON state of the clear switch signal is at a high level (see FIG. 13). In addition, for example, the game clerk can easily execute the initialization process by starting power supply to the game machine (for example, turning on the power switch 914) while turning on the clear switch 921. That is, the RAM can be cleared.
[0129]
If the clear switch 921 is not on, whether or not data protection processing of the backup RAM area (for example, processing for stopping power supply such as addition of parity data) has been performed when power supply to the gaming machine has been stopped. Confirm (step S8). In this embodiment, when the power supply is stopped, a process for protecting the data in the backup RAM area is performed. The case where such protection processing has been performed is regarded as backup. After confirming that such a protection process has not been performed, the CPU 56 executes an initialization process.
[0130]
In this embodiment, whether or not there is backup data in the backup RAM area is confirmed by the state of the backup flag set in the backup RAM area in the power supply stop processing. For example, if "55H" is set in the backup flag area, it means that there is a backup (on state), and if a value other than "55H" is set, it means that there is no backup (off state).
[0131]
When the backup is confirmed, the CPU 56 performs a data check (parity check in this example) of the backup RAM area (step S9). In this embodiment, clear data (00) is set in a checksum data area, and a checksum calculation start address is set in a pointer. Also, the number of checksum calculations corresponding to the number of data to be checked is set. Then, an exclusive OR of the contents of the checksum data area and the contents of the RAM area pointed to by the pointer is calculated. The calculation result is stored in the checksum data area, the value of the pointer is increased by one, and the value of the number of checksum calculations is decremented by one. The above process is repeated until the value of the number of checksum calculations becomes zero. When the value of the number of times of checksum calculation becomes 0, the CPU 56 inverts the value of each bit of the contents of the checksum data area, and uses the inverted data as a checksum.
[0132]
In the power supply stop processing, the checksum is calculated by the same processing as the above processing, and the checksum is stored in the backup RAM area. In step S9, the calculated checksum is compared with the stored checksum. If the power is restored after an unexpected power outage or other power supply interruption, the data in the backup RAM area should have been saved, and the check result (comparison result) becomes normal (match). If the check result is not normal, it means that the data in the backup RAM area is different from the data when the power supply is stopped. In such a case, since the internal state cannot be returned to the state at the time of stopping the power supply, the initialization processing executed at the time of turning on the power other than the recovery from the stop of the power supply is executed.
[0133]
If the check result is normal, the CPU 56 performs a game state restoring process for returning the internal state of the game control means and the control state of the electric component control means such as the display control means to the state at the time of stopping the power supply (step S10). ). Then, the saved value of the PC (program counter) stored in the backup RAM area is set in the PC, and the program returns to that address.
[0134]
In the initialization process, the CPU 56 first performs a RAM clear process for clearing the entire area of the RAM (step S11). In addition, a predetermined work area (for example, a normal symbol determination random number counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a special symbol process flag, a payout command storage pointer, a winning ball flag, a ball out flag, a payout) A work area setting process for setting an initial value to a flag for selectively performing a process according to a control state such as a stop flag is performed (step S12).
[0135]
Further, the CPU 56 determines whether or not a predetermined payout prohibition condition is satisfied (step S13a). If the payout prohibition condition is not satisfied, the CPU 56 instructs that the payout from the ball payout device 97 is possible. A process of transmitting a payout permission state designation command to the payout control board 37 is performed (step S13b). If the payout prohibition condition is satisfied, the control state of the main board 31 is set to the payout prohibition state. Note that the payout permission state designation command may not be transmitted in the initialization processing, and the payout permission state designation command may be transmitted if the payout prohibition condition is not satisfied in the game control processing.
[0136]
Further, the CPU 56 executes a process of transmitting an initialization command for initializing other sub-boards (the lamp control board 35, the sound control board 70, and the symbol control board 80) to each sub-board (step S14). As the initialization command, a command indicating the initial symbol displayed on the variable display device 9 (for the symbol control board 80) or a command for turning off the prize ball lamp 51 and the ball out lamp 52 (for the lamp control board 35) And).
[0137]
In the process of transmitting the payout permission state designation command and the initialization command to other sub-boards, for example, an address of a table (ROM area) in which each command is set is set in a pointer, and a command setting process described later (see FIG. 32) may be called.
[0138]
Then, the CPU 56 sets the register of the CTC provided in the CPU 56 so that a timer interrupt is periodically performed every 2 ms (step S15). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value. Specifically, one of the control registers (for example, CH3) provided for each of a plurality of (for example, four) timers has a timer interrupt set value (A7 (in this example, A7 ( H): Set interrupt enable, reset, etc.), and then set time constant data (count value, 2E (H) in this example) corresponding to 2 ms in the control register.
[0139]
When the execution of the initialization process (Steps S11 to S15) is completed, the display random number update process (Step S17) and the initial value random number update process (Step S18) are repeatedly executed in the main process. When the display random number update processing and the initial value random number update processing are executed, the interrupt is prohibited (step S16). When the display random number update processing and the initial value random number update processing are completed, the interrupt permission state is set. Is performed (step S19). The display random number is a random number for determining a symbol to be displayed on the variable display device 9, and the display random number updating process is a process of updating a count value of a counter for generating a display random number. . The initial value random number updating process is a process of updating the count value of the counter for generating the initial value random number.
[0140]
When the timer interrupt occurs, the CPU 56 executes the processing of step S20 shown in FIG. 15, and then executes the game control processing of steps S20 to S33. In the game control process, first, the CPU 56 executes a power-off detection process for detecting whether or not the power-off signal has been output (whether or not the power-on signal has been turned on) (step S20). In this embodiment, in the power-off detection process, a process of confirming the states of the prize ball count switch short-circuit signal and the switch power supply monitoring signal is also executed. Next, detection signals of switches such as the gate switch 32a, the starting port switch 14a, the count switch 23, and the winning port switches 29a, 30a, 33a, and 39a are input through the switch circuit 58, and their states are determined (switches). Processing: Step S21). Specifically, if the state of the input port for inputting the detection signal of each switch is ON, the value of a switch timer provided for each switch is incremented by one.
[0141]
Next, a process of updating the count value of each counter for generating each determination random number such as a big hit determination random number used for game control is performed (step S22). The CPU 56 further performs a process of updating the count value of the counter for generating the display random number and the initial value random number (steps S23 and S24).
[0142]
Further, the CPU 56 performs a special symbol process (step S25). In the special symbol process control, a corresponding process is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to a gaming state. Then, the value of the special symbol process flag is updated during each processing according to the gaming state. Also, a normal symbol process is performed (step S26). In the normal symbol process process, a corresponding process is selected and executed according to a normal symbol process flag for controlling the display state of the normal symbol display 10 in a predetermined order. Then, the value of the normal symbol process flag is updated during each processing according to the gaming state.
[0143]
Next, the CPU 56 performs a process of setting an effect control command relating to the special symbol in a predetermined area of the RAM 55 and transmitting the effect control command (special symbol command control process: step S27). Further, a process of transmitting an effect control command by setting an effect control command relating to an ordinary symbol in a predetermined area of the RAM 55 is performed (ordinary symbol command control process: step S28).
[0144]
Further, the CPU 56 performs an information output process of outputting data such as big hit information, start information, and probability variation information supplied to the hall management computer (step S29).
[0145]
Further, the CPU 56 executes a prize ball process for setting the number of prize balls based on the detection signals of the winning opening switches 29a, 30a, 33a, 39a (step S30). Specifically, a payout control signal such as a payout number signal indicating the number of prize balls is output to the payout control board 37 in response to a winning detection based on the turning on of the winning port switches 29a, 30a, 33a, 39a. The payout control CPU 371 mounted on the payout control board 37 drives the ball payout device 97 according to a payout control signal such as a payout number signal indicating the number of winning balls.
[0146]
Then, the CPU 56 executes a storage process for checking an increase or decrease in the number of stored start winnings (step S31). Further, a test terminal process for outputting a test signal for enabling the control state of the gaming machine to be confirmed outside the gaming machine is executed (step S32). Further, a RAM area (output port buffer) corresponding to the output state of the output port is provided, and the CPU 56 outputs the contents of the RAM area to the output port (step S33: output processing). The contents of the output port buffer are updated by the processing in steps S25 to S30 and S31. Thereafter, an interrupt permission state is set (step S34), and the process ends.
[0147]
According to the above control, in this embodiment, the game control process is started periodically (for example, every 2 ms). In this embodiment, the game control process is executed in the timer interrupt process. However, in the timer interrupt process, for example, only a flag indicating that an interrupt has occurred is set. May be executed.
[0148]
FIGS. 16 and 17 are flowcharts illustrating an example of the power-off detection process in step S20. In the power-off detection process, the CPU 56 first confirms whether or not a power-off signal has been output (whether the power-off signal has been turned on) (step S440). If it is in the ON state, the power supply stop processing after step S452 is executed. That is, the state shifts from the state in which the progress of the game is controlled to the state in which the power supply stop process for storing the game state is executed.
[0149]
If the power-off signal has not been output, by checking the state of bit 6 of input port 578 (input port 1 in FIG. 13), that is, by checking the state of the prize ball count switch short-circuit signal, It is determined whether or not the award ball count switch 301A is in a short-circuit state (step S441). If the award ball count switch short-circuit signal is on, the count switch short-circuit flag is set (step S442). Also, by checking the state of bit 7 of input port 578 (input port 1 in FIG. 13), that is, by checking the state of the switch power supply monitoring signal, the +12 V (Vdd) power supply voltage supplied to each switch It is determined whether or not is short-circuited to the ground level (step S443). If the switch power supply monitoring signal is on, the switch power supply cutoff flag is set (step S444). If the power-off signal, the award ball count switch short-circuit signal, and the switch power-supply monitoring signal are all in the off state, the power-off detection process ends.
[0150]
When it is confirmed that the prize ball count switch 301A is short-circuited, or when it is confirmed that the +12 V (Vdd) power supply voltage is short-circuited to the ground level, the transmission buffer relating to the payout prohibition state designation is set. It is set (step S445). Specifically, the address of the table (ROM area) in which the payout prohibition state designation command is set is set in the pointer. Then, a command setting process (see FIG. 32) described later is called (step S446). By the processing in steps S445 and S446, the payout prohibition state designation command is transmitted to the payout control board 37.
[0151]
In the power supply stop processing, the CPU 56 stores the designated value with backup ("55H" in this example) in the backup flag (step S452). The backup flag is formed in the backup RAM area. Next, parity data is created (steps S453 to S461). That is, first, the clear data (00) is set in the checksum data area (step S453), and the checksum calculation start address is set in the pointer (step S454). Further, the number of checksum calculations is set (step S455).
[0152]
Next, the exclusive OR of the contents of the checksum data area and the contents of the RAM area pointed to by the pointer is calculated (step S456). The calculation result is stored in the checksum data area (step S457), the value of the pointer is increased by 1 (step S458), and the value of the number of checksum calculations is decremented by 1 (step S459). Then, the processing of steps S456 to S459 is repeated until the value of the number of checksum calculations becomes 0 (step S460).
[0153]
When the value of the number of times of checksum calculation becomes 0, the CPU 56 inverts the value of each bit of the contents of the checksum data area (step S461). Then, the inverted data is stored in the checksum data area (step S462). This data is the parity data that is checked when the power is turned on. Next, an access prohibition value is set in the RAM access register (step S471). Thereafter, the internal RAM 55 cannot be accessed.
[0154]
Further, the CPU 56 sets the head address of the port clear setting table stored in the ROM 54 as a pointer (step S472). In the port clear setting table, the number of processes (the number of output ports to be cleared) is set in the head address, and then the output port address and output value data (clear data: the value of each bit of the output port in the OFF state) Are sequentially set for output ports for the number of processes.
[0155]
The CPU 56 loads the data at the address indicated by the pointer (that is, the number of processes) (step S473). Further, the value of the pointer is incremented by 1 (step S474), and data at the address pointed to by the pointer (that is, the address of the output port) is loaded (step S475). Further, the value of the pointer is incremented by 1 (step S476), and data of the address pointed to by the pointer (that is, output value data) is loaded (step S477). Then, the output value data is output to the output port (step S478). Thereafter, the number of processes is reduced by 1 (step S479), and if the number of processes is not 0, the process returns to step S474. If the number of processes is 0, that is, if all output ports to be cleared are cleared, the timer interrupt is stopped (step S481), and a loop process is started.
[0156]
When the power supply is stopped by the above processing, the power supply stop processing of steps S452 to S481 is executed, and the data indicating that the power supply has been executed (the backup specified value and the checksum) are backed up. Stored in the RAM, the RAM access is disabled, the output port is cleared, and the timer interrupt for executing the game control process is set to the disabled state.
[0157]
In the loop processing, it is confirmed whether the count switch short-circuit flag or the switch power-off flag is set (step S482). When the count switch short-circuit flag or the switch power-off flag is set, the display control means mounted on the symbol control board 80, the lamp control means mounted on the lamp control board 35, and the sound control board 70 The transmission buffer related to the abnormality notification designation command for the sound control unit being set is set (step S483). Specifically, the address of the table (ROM area) in which each command is set is set in the pointer. Then, a command setting process (see FIG. 32) described later is called (step S484). Then, the process returns to step S482.
[0158]
As described above, when the +12 V (Vdd) power supply voltage supplied to each switch is short-circuited to the ground level, the processing for power supply voltage abnormality for game medium detection is executed as the processing for abnormality. In this embodiment, the processing of transmitting the payout control command for specifying the payout prohibition state in steps S445 and S446, the processing for clearing the output port in steps S472 to S479, the timer interrupt prohibition processing in step S481, and the step S483 , S484 for transmitting the abnormality notification designation command corresponds to the processing for detecting an abnormal power supply voltage for the game medium. Then, the output port is cleared, and the timer interrupt for executing the game control process is set to the prohibited state, so that the game is deactivated. Further, since the processing for confirming the detection signals from the respective switches for detecting the game balls is not performed, the detection signals of all the switches become substantially invalid.
[0159]
The loop processing including the processing of steps S482 to S484 is continued until the power supply to the gaming machine is stopped and the operating power supply voltage (for example, + 5V) to the game control microcomputer is cut off. That is, the state of inactivating the game is continued until the operation power supply voltage supplied to the game control microcomputer is turned off.
[0160]
When the award ball count switch 301A is in a short-circuit state, a game medium detection abnormal process is executed as an abnormal process. In this embodiment, the processing of transmitting the payout control command specifying the payout prohibited state in steps S445 and S446, the processing for clearing the output port in steps S472 to S479, the timer interrupt prohibiting processing in step S481, and the step S483. , S484 of transmitting the abnormality notification designation command corresponds to the game medium detection abnormality processing. That is, the game medium detection abnormality process is a process common to the game medium detection power supply voltage abnormality process. Therefore, even if it is configured to execute the abnormal time processing, it is possible to suppress an increase in the capacity of the game control program, and to suppress a decrease in the program related to the original game control.
[0161]
Further, in steps S483 and S484, an abnormality notification designation command is transmitted to the display control means, the lamp control means, and the sound control means. As will be described later, when the display control means, the lamp control means, and the sound control means receive the abnormality notification designation command, the display control means, the effect electric parts are used to notify that an abnormality has occurred. That is, in the abnormality processing, a notification that an abnormality has occurred is performed.
[0162]
Further, in this embodiment, a game medium detection power supply voltage lowering signal (specifically, a switch power supply monitoring signal) is input to the input port, and the CPU 56 sets the input port every predetermined period (specifically, every 2 ms). Is executed to confirm whether or not the game medium detection power supply voltage lowering signal has been inputted by confirming the input of. As described above, the state of the game medium detection power supply voltage drop signal is confirmed by the CPU 56 periodically performing polling, so that the process of confirming whether the game medium detection power supply voltage drop signal has been input is surely performed. Be executed.
[0163]
As described above, the voltage supplied to each switch for detecting a game ball is determined by the reset circuit mounted on the effect control board (the symbol control board 80, the lamp control board 35, and the sound control board 70). Create a voltage in common. Therefore, when the + 12V (Vdd) power supply voltage is short-circuited to the ground level, a low-level signal is output to the effect control microcomputer mounted on the effect control board, and the effect control microcomputer is reset. Become. Therefore, even if the game control means transmits the abnormality notification designation command, the effect control microcomputer cannot receive the abnormality notification designation command. Also, even if the effect control microcomputer receives the abnormality notification designation command and starts the notification before the effect control microcomputer is reset, when the wrongdoer stops the wrongdoing and the +12 V (Vdd) power supply voltage is restored to the original level. Since the reset state is released, the effect control microcomputer returns to the initial state. That is, the notification is stopped.
[0164]
However, in this embodiment, the abnormality notification designation command is repeatedly transmitted until the operation power supply voltage supplied to the game control microcomputer is turned off (steps S483 and S484). Therefore, even if the effect control microcomputer returns to the initial state, the effect control microcomputer can receive the abnormality notification designation command at that time. As a result, the effect control microcomputer can restart the notification that the abnormality has occurred based on the reception of the abnormality notification designation command.
[0165]
In this embodiment, the predetermined condition for stopping the transmission of the abnormality notification designation command is that the operation power supply voltage supplied to the game control microcomputer is cut off. Other conditions may be used as the above condition. For example, when a predetermined period of time (for example, 30 seconds) elapses from the time of detecting a fraud or the first transmission of the abnormality notification designation command, it is determined that a predetermined condition is satisfied, or that a game clerk or the like operates an operation switch. The predetermined condition may be satisfied.
[0166]
FIG. 18 is a flowchart showing an example of a special symbol process program executed by the CPU 56. The special symbol process process shown in FIG. 18 is also a specific process of step S25 in the flowchart of FIG. When performing the special symbol process, the CPU 56 performs a variation reduction timer subtraction process (step S310) and a start-up switch passing confirmation process (step S311), and then responds to the internal state (in this example, the special symbol process flag). Then, any one of steps S300 to S309 is performed.
[0167]
The variation reduction timer subtraction process is a process of subtracting the number of variation reduction timers provided corresponding to the maximum storable number of the startup memory (the storage that the startup port switch 14a has been turned on). Then, in a special symbol big hit determination process (step S301) described later, for example, in a low probability state (normal state), the start storage number is the maximum value of the start storage, In this state, if the number of stored starts is “2” or more, it is determined that a pattern in which the fluctuation time is reduced is used as the pattern fluctuation pattern. The starting port switch passage confirmation processing is processing for acquiring and storing predetermined random numbers when the starting port switch 14a is turned on.
[0168]
In steps S300 to S309, the following processing is performed.
[0169]
Special symbol normal processing (step S300): The number of start storages is checked, and if the number of start storages is not 0, the value of the special symbol process flag is changed so as to proceed to step S301.
[0170]
Special symbol big hit determination processing (step S301): The contents of a buffer or the like for storing various random numbers stored when there is a start winning are shifted. As a result of the shift, it is determined whether or not to make a big hit based on the contents of the pushed buffer. It should be noted that the buffer is prepared by the maximum number of memorable start winnings. Further, the contents of the buffer pushed out by the shift are contents corresponding to the earliest start winning prize. Then, if it is determined that a big hit is to be made, a big hit flag is set. Thereafter, the value of the special symbol process flag is changed so as to proceed to step S302.
[0171]
Stop symbol setting processing (step S302): The stop symbols of the left and right middle symbols, which are the display results of the variable display of the special symbol, are determined. Then, the value of the special symbol process flag is changed so as to proceed to step S303.
[0172]
Variation pattern setting process (step S303): A variable display pattern of a special symbol, that is, a variable display pattern (variation pattern) is determined. Then, a process for outputting a display control command for notifying the determined variation pattern and the stop symbol or the like to the symbol control board 80 or the like is performed. Thereafter, the value of the special symbol process flag is changed so as to proceed to step S304.
[0173]
Special symbol variation process (step S304): It is confirmed whether or not a variation time determined according to the variation pattern has elapsed. If it has passed, the value of the special symbol process flag is changed so as to proceed to step S305.
[0174]
Special symbol design stop processing (step S305): After a predetermined time (for example, 1.000 seconds) has elapsed, if it is determined to be a big hit, the value of the special symbol process flag is set so as to proceed to step S306. To change. If not, the value of the special symbol process flag is changed so as to proceed to step S300.
[0175]
Preliminary winning opening processing (step S306): Control for opening the winning opening is started. Specifically, the counter and the flag are initialized, and the solenoid 54 is driven to open the special winning opening. Then, the value of the special symbol process flag is changed so as to shift to step S307.
[0176]
Processing during opening of the special winning opening (step S307): Processing for confirming establishment of the closing condition of the special winning opening is performed. When the closing condition of the special winning opening is satisfied, the value of the special symbol process flag is changed so as to shift to step S308.
[0177]
Specific area effective time processing (step S308): The presence or absence of passage of the V winning switch 22 is monitored, and processing is performed to confirm whether the big hit game state continuation condition is satisfied. If the condition of the continuation of the big hit game state is satisfied and there is still a remaining round, the value of the special symbol process flag is changed so as to shift to step S307. If the big hit game state continuation condition is not satisfied within the predetermined effective time, or if all rounds have been completed, the value of the special symbol process flag is changed so as to shift to step S309.
[0178]
Big hit end processing (step S309): Control is performed to cause the lamp control means or the like to perform display for notifying the player that the big hit gaming state has ended. Then, the value of the special symbol process flag is changed so as to proceed to step S300.
[0179]
19 to 21 are flowcharts showing an example of the prize ball processing in step S30 in the game control processing. In this embodiment, in the prize ball processing, it is determined whether or not the prize port switches 33a, 39a, 29a, 30a, the count switch 23, and the start port switch 14a to be paid out are reliably turned on. When turned on, control is performed so that a payout control command indicating the number of prize balls is sent to the payout control board 37, and it is determined whether or not the full tank switch 48 and the ball out switch 187 are turned on without fail. Processing such as controlling so that a predetermined payout control command is sent to the payout control board 37 is performed.
[0180]
In the prize ball processing, the CPU 56 sets “1” as an offset of the input determination value table (Step S150), and sets “9” as an offset of the address of the switch timer (Step S151). The offset “1” in the input determination value table (see FIG. 23) means that the second data “50” in the input determination value table is used. Further, since each switch timer is arranged in the same order as the bit order of the input port shown in FIG. 13, the offset “9” of the address of the switch timer indicates that the switch timer corresponding to the full switch 48 is designated. Means Then, the switch-on check routine is called (step S152).
[0181]
The input determination value table is a ROM area in which a determination value for determining how many consecutive ONs of each switch has been detected and that the switch has been turned ON is set. FIG. 23 shows a configuration example of the input determination value table. As shown in FIG. 23, the input determination value table includes “2”, “50”, “250”, “30”, “250”, and “1” in order from the top, that is, from the region having the smallest address value. Is set. In the switch-on check routine, the judgment value set at the address determined by the start address of the input judgment value table and the offset value is compared with the value of the switch timer determined by the start address of the switch timer and the offset value. If they match, for example, a switch-on flag is set.
[0182]
An example of the switch-on check routine is shown in FIG. In the switch-on check routine, if the value of the switch timer corresponding to the full tank switch 48 matches the full tank switch-on determination value "50", the switch-on flag is set (step S153). Is performed (step S154). Although not explicitly shown in FIG. 19, when the value of the switch timer corresponding to the full tank switch 48 becomes 0, the full tank flag is reset.
[0183]
Further, the CPU 56 sets “2” as the offset of the input determination value table (Step S155), and sets “0A (H)” as the offset of the address of the switch timer (Step S156). The offset “2” in the input judgment value table means that the third data “250” in the input judgment value table is used. Further, since each switch timer is arranged in the same order as the bit order of the input port shown in FIG. 13, the offset “0A (H)” of the address of the switch timer is designated by the switch timer corresponding to the out-of-ball switch 187. Means to be done. Then, the switch-on check routine is called (step S157).
[0184]
In the switch-on check routine, if the value of the switch timer corresponding to the out-of-ball switch 187 matches the out-of-ball switch-on determination value "250", the switch-on flag is set (step S158). It is set (step S159). Although not explicitly shown in FIG. 19, a switch-off timer corresponding to the out-of-ball switch 187 is prepared, and when its value reaches 50, the out-of-ball flag is reset.
[0185]
Then, the CPU 56 checks whether or not the payout is in the prohibited state (step S160). The payout prohibition state is a state after a payout prohibition state designation command, which is a payout control command for instructing the payout control board 37 to stop paying out, is transmitted. Is a state in which the payout stop flag is set. If the state is not the payout prohibition state, it is checked whether the above-mentioned ball out-of-ball state flag or the full tank flag is turned on (step S161).
[0186]
When either of them changes to the ON state, the payout stop flag is set (step S162), and a command transmission table relating to the payout prohibition state designation command is set (equivalent to setting the transmission buffer) (step S163). The setting process is called (step S164). In step S163, the head address of the command transmission table (ROM) storing the payout control command of the payout prohibition state designation command is set as the address of the command transmission table. In the command transmission table relating to the payout prohibition state designation command, INT data to be described later, data of the first byte of the payout control command, and data of the second byte of the payout control command are set. In step S161, when one of the flags is already in the on state and the other flag is in the on state, the processing in steps S162 to S164 is not performed.
[0187]
If the dispensing is prohibited, it is checked whether both the out-of-ball state flag and the full tank flag have been turned off (step S165). When both are turned off, the payout stop flag is reset (step S166), a command transmission table relating to the payout permission state designation command is set (step S167), and the command setting process is called (step S168). In step S167, the head address of the command transmission table (ROM) storing the payout control command of the payout permission state designation command is set as the address of the command transmission table. In the command transmission table relating to the payout permission state designation command, INT data to be described later, data of the first byte of the payout control command, and data of the second byte of the payout control command are set.
[0188]
Note that the release condition is a condition for releasing the payout prohibited state, and is a condition that is satisfied when it is not necessary to maintain the payout prohibited state. In this embodiment, the release condition is that when the payout prohibition state is set, the surplus ball tray 4 is not in a full state and is not in a state of being out of ball.
[0189]
Further, the CPU 56 sets “0” as an offset of the input determination value table (Step S169), and sets “0” as an offset of the address of the switch timer (Step S170). The offset “0” of the input judgment value table means that the first data of the input judgment value table is used. Further, since each switch timer is arranged in the same order as the bit order of the input port shown in FIG. 13, the offset “0” of the address of the switch timer specifies the switch timer corresponding to the winning opening switch 33a. Means Also, “4” is set as the number of repetitions (step S171). Then, the switch-on check routine is called (step S172).
[0190]
In the switch-on check routine, the CPU 56 sets the start address of the input determination value table (see FIG. 23) (Step S281). Then, an offset is added to the address (step S282), and the switch-on determination value is loaded from the address after the addition (step S283).
[0191]
Next, the CPU 56 sets the start address of the switch timer (step S284), adds an offset to the address (step S285), and loads the value of the switch timer from the address after the addition (step S286). Since each switch timer is arranged in the same order as the bit order of the input port shown in FIG. 13, the value of the switch timer corresponding to the switch is loaded.
[0192]
Then, the CPU 56 compares the loaded value of the switch timer with the switch-on determination value (Step S287). If they match, a switch-on flag is set (step 228).
[0193]
In this case, in the switch-on check routine, if the value of the switch timer corresponding to the winning opening switch 33a matches the switch-on determination value “2”, the switch-on flag is set (step S173). Then, the switch check-on routine is executed for the number of repetitions initially set (steps S178 and S177) while the offset of the address of the switch timer is updated (step S178). For 39a, 29a, and 30a, the value of the corresponding switch timer is compared with the switch-on determination value “2”.
[0194]
When the switch-on flag is set, "10" as the number of award balls to be paid out is set in the ring buffer (step S174). Then, 10 is added to the stored value (unpaid number data) of the total prize balls storage buffer (step S175). When data is written to the ring buffer, the write pointer is incremented. When data is written to the last area of the ring buffer, the write pointer is updated so as to point to the first area of the ring buffer.
[0195]
The total prize ball number storage buffer is a buffer for storing a cumulative value of the number of prize balls instructed to the payout control means (subtracted when payout is made), and is formed in the backup RAM. In this embodiment, when data is written to the ring buffer, addition processing is performed on the stored value of the total prize balls storage buffer, but a payout control command indicating the number of prize balls to be paid out is output to the output port. At the time of output, the process of adding the number of prize balls corresponding to the payout control command to be output to the value stored in the total prize ball storage buffer may be performed.
[0196]
Next, the CPU 56 sets “0” as an offset of the input determination value table (Step S179), and sets “5” as an offset of the address of the switch timer (Step S180). The offset “0” of the input judgment value table means that the first data of the input judgment value table is used. Further, since each switch timer is arranged in the same order as the bit order of the input port shown in FIG. 13, the offset “5” of the address of the switch timer indicates that the switch timer corresponding to the starting port switch 14a is designated. Means Then, the switch-on check routine is called (step S181).
[0197]
In the switch-on check routine, if the value of the switch timer corresponding to the starting port switch 14a matches the switch-on determination value "2", the switch-on flag is set (step S182). When the switch-on flag is set, "6" as the number of award balls to be paid out is set in the ring buffer (step S183). Further, 6 is added to the value stored in the total prize ball storage buffer (step S184).
[0198]
Next, the CPU 56 sets “0” as the offset of the input determination value table (Step S185), and sets “6” as the offset of the address of the switch timer (Step S186). The offset “0” of the input judgment value table means that the first data of the input judgment value table is used. Further, since each switch timer is arranged in the same order as the bit order of the input port shown in FIG. 13, the offset “6” of the address of the switch timer indicates that the switch timer corresponding to the count switch 23 is designated. means. Then, the switch-on check routine is called (step S187).
[0199]
In the switch-on check routine, if the value of the switch timer corresponding to the count switch 23 matches the switch-on determination value “2”, the switch-on flag is set (step S188). When the switch-on flag is set, "15" is set as the number of award balls to be paid out in the ring buffer (step S189). Further, 15 is added to the value stored in the total prize ball storage buffer (step S190).
[0200]
If data exists in the ring buffer (step S191), the contents of the ring buffer indicated by the read pointer are set in the transmission buffer (step S192), and the value of the read pointer is updated (the next area in the ring buffer). (Step S193), a command transmission table for the number of winning balls is set (Step S194), and a command set process is called (Step S195). The operation of the command set processing will be described later in detail.
[0201]
In step S194, the head address of the command transmission table (ROM) in which the payout control command relating to the number of winning balls is stored is set as the address of the command transmission table. In the command transmission table relating to the number of winning balls, INT data (01 (H)), data of the first byte (F0 (H)) of the payout control command, and data of the second byte of the payout control command, which will be described later, are set. ing. However, “80 (H)” is set as the data of the second byte.
[0202]
As described above, when trying to output a payout control command instructing the number of winning balls from the game control means to the payout control board 37, the address setting of the command transmission table relating to the number of winning balls and the setting of the transmission buffer are performed. . Then, the payout control command is transmitted to the payout control board 37 based on the command transmission table relating to the number of winning balls and the setting contents of the transmission buffer by the command set processing. In step S191, whether or not there is data can be confirmed based on the difference between the write pointer and the read pointer. However, a counter indicating the number of unprocessed data in the ring buffer is provided, and data is stored according to the count value. It may be confirmed whether or not.
[0203]
Then, when the content of the total prize ball storage buffer is not 0, that is, when there is a prize ball remaining, the CPU 56 turns on a prize ball paying flag (steps S196 and S197).
[0204]
When the award ball paying flag is on (step S198), the CPU 56 monitors the number of award balls actually paid out from the ball payout device 97 and subtracts the value stored in the total award ball number storage buffer. A prize ball number subtraction process is performed (step S199). When the award ball paying flag changes from on to off, a lamp control command for instructing the award ball lamp 51 to be turned on is sent to the lamp control board 35.
[0205]
When the payout control means receives the payout prohibition state designation command, it stops both the ball payout as a prize ball and the ball payout as a ball lending. Also, when the payout permission state designation command is received, both the ball payout as a prize ball and the ball payout as a ball rental are made possible. However, the payout control command for stopping or resuming the ball payout as a prize ball and the payout control command for stopping or resuming the ball payout as a ball rental from the game control means to the payout control means are different control commands. May be transmitted.
[0206]
Further, in this embodiment, the processes of steps S169 to S195 are executed even in the payout prohibition state (steps S160 and S165). That is, the game control means can send out a payout control command for instructing the number of winning balls even in the payout prohibited state. That is, a command for instructing the number of winning balls is transmitted to the payout control means even in the payout prohibited state, and when the payout prohibited state is released, the prize ball payout can be started earlier. Further, the game control means does not need a large storage area for storing the number of winning balls based on winnings in the payout prohibited state.
[0207]
As described above, when an improper operation is performed such that the + 12V power supply voltage (Vdd) supplied to each switch is short-circuited to the ground potential, the winning opening switches 33a, 39a, 29a, and 30a to be awarded prize balls. , The count switch 23 and the starting port switch 14a are turned on. If no countermeasures are taken, the contents of the total prize ball count buffer increase in the processing of steps S175, S184, and S190, and a payout control command instructing payout ball payout is transmitted to the payout control board 37 many times. . As a result, the payout control means pays out a large amount of game balls as prize balls.
[0208]
However, in this embodiment, when an illegal act such as the + 12V power supply voltage (Vdd) is short-circuited to the ground potential is performed, the game control means detects that, and the payout control command for specifying the payout prohibited state. Is transmitted to the payout control board 37 (steps S443 to S446 in FIG. 16). In addition, the game control is not executed (steps S472 to S481). When the payout control means mounted on the payout control board 37 receives the payout control command designating the payout prohibition state, the payout control means stops the payout of the game balls from the ball payout device 97 and the balls to the game area 7 of the game balls. Stop firing. Therefore, even if cheating is performed, the situation where the game is continued and the game balls are paid out in large quantities does not occur.
[0209]
Next, a method of transmitting a control command from the game control means to each electric component control means will be described. FIG. 24 is an explanatory diagram showing signal lines of a display control command transmitted from the main board 31 to the symbol control board 80. As shown in FIG. 24, in this embodiment, the display control command is transmitted from the main board 31 to the symbol control board 80 through eight signal lines of the display control signals D0 to D7. A signal line of a display control INT signal for transmitting a strobe signal is also provided between the main board 31 and the symbol control board 80. FIG. 24 shows an example of the display control command, but a control command to another electrical component control board (sub-board) is also transmitted by eight signal lines and one INT signal signal line. You.
[0210]
When a control command is to be output from the game control means to another electric component control board, the start address of the command transmission table is set. FIG. 25A is an explanatory diagram illustrating a configuration example of the command transmission table. One command transmission table is composed of three bytes, and INT data is set in the first byte. In the command data 1 of the second byte, MODE data of the first byte of the control command is set. Then, in the command data 2 of the third byte, EXT data of the second byte of the control command is set.
[0211]
Note that the EXT data itself may be set in the command data 2 area, but the command data 2 may be set with data for specifying the address of a table in which the EXT data is stored. . For example, if bit 7 (work area reference bit) of the command data 2 is 0, it indicates that the EXT data itself is set in the command data 2. Such EXT data is data in which bit 7 is 0. In this embodiment, if the work area reference bit is 1, it indicates that the contents of the transmission buffer are used as EXT data. If the work area reference bit is 1, the other 7 bits may be configured to indicate an offset for specifying an address of a table in which EXT data is stored.
[0212]
FIG. 25B is an explanatory diagram showing a configuration example of INT data. Bit 0 in the INT data indicates whether a payout control command should be sent to the payout control board 37 or not. If bit 0 is "1", it indicates that a payout control command should be sent. Therefore, the CPU 56 sets “01 (H)” in the INT data in, for example, the prize ball processing (step S31 of the game control processing). Bit 1 in the INT data indicates whether a display control command should be sent to the symbol display control board 80 or not. If bit 1 is "1", it indicates that a display control command should be sent. Therefore, in the special symbol command control process (step S27 of the game control process), the CPU 56 sets “02 (H)” in the INT data.
[0213]
Bits 2 and 3 of the INT data are bits indicating whether or not to transmit a lamp control command and a sound control command, respectively. When it is time to transmit these commands, the CPU 56 executes a special symbol processing process. For example, INT data, command data 1 and command data 2 are set in the command transmission table indicated by the pointer. When these commands are transmitted, the corresponding bit of the INT data is set to “1”, and MODE data and EXT data are set in the command data 1 and the command data 2.
[0214]
FIG. 26 is an explanatory diagram showing an example of a command form of a control command sent from the main board 31 to another electric component control board. In this embodiment, the control command has a 2-byte configuration, the first byte represents MODE (classification of command), and the second byte represents EXT (type of command). The first bit (bit 7) of MODE data is always "1", and the first bit (bit 7) of EXT data is always "0". As described above, the control command, which is a command to the electrical component control board, is composed of a plurality of data, and is in a form in which each can be distinguished by the first bit. The command form shown in FIG. 26 is an example, and another command form may be used. For example, a control command composed of 1 byte or 3 bytes or more may be used. FIG. 26 illustrates the display control command sent to the symbol control board 80, but the control command sent to other electric component control boards has the same configuration.
[0215]
As shown in FIG. 27, the control command is composed of 8-bit control signals CD0 to CD7 (command data) and an INT signal (capture signal). The payout control means, the display control means, the lamp control means, and the sound control means mounted on the payout control board 37, the symbol control board 80, the lamp control board 35, and the sound control board 87 detect that the INT signal has risen. Then, a 1-byte data fetch process is started by the interrupt process.
[0216]
The control command is sent only once so that the electric component control means can recognize it. Recognizable means that the level of the INT signal changes in this example, and sent only once so as to be recognizable means that the INT signal is transmitted, for example, according to the first byte and the second byte of the display control signal. That is, the signal is output only once in a pulse form (rectangular wave form).
[0217]
When outputting a control command to each electric component control board to the corresponding output port, any one of bits 0 to 3 of the output port that outputs the INT signal is set to “1” (high level) for a predetermined period. However, the bit arrangement in the INT data corresponds to the bit arrangement in the output port for outputting the INT signal. Therefore, when transmitting a control command to each electric component control board, it is possible to easily output an INT signal based on the INT data.
[0218]
FIG. 28 is an explanatory diagram showing an example of the content of the display control command sent to the symbol control board 80. In the example shown in FIG. 28, commands 8000 (H) to 800E (H) are display control commands for designating a variation pattern of a special symbol in the variable display device 9 that variably displays a special symbol. It should be noted that the command for specifying the variation pattern (variation pattern command) also serves as the variation start instruction. The command 800E (H) is a command for specifying a short display pattern.
[0219]
The command 88XX (H) (X = arbitrary value of 4 bits) is a display control command relating to the variation pattern of the ordinary symbol variably displayed on the ordinary symbol display device 10. The command 89XX (H) is a display control command for designating a stop symbol of a normal symbol. Command 8AXX (H) (X = arbitrary value of 4 bits) is a display control command for instructing to stop variable display of a normal symbol.
[0220]
Commands 91XX (H), 92XX (H), and 93XX (H) are display control commands for designating a left middle right stop symbol of a special symbol. A symbol number is set in “XX”. The command A000 (H) is a display control command for instructing to stop the variable display of the special symbol. The command BXXX (H) is a display control command sent from the start of the big hit game to the end of the big hit game. The commands C000 (H) to EXXXX (H) are display control commands relating to the change of the special symbol and the display state of the variable display device 9 irrespective of the jackpot game.
[0221]
The command E403 (H) is repeatedly transmitted when the game control means detects that the winning ball count switch 301A is short-circuited or that the + 12V power supply voltage supplied to each switch is short-circuited to the ground potential (step in FIG. 17). (See S483 and S484.) This is a display control command for specifying abnormality notification (an abnormality notification specification command).
[0222]
Upon receiving the above-mentioned display control command from the game control means of the main board 31, the display control means of the symbol control board 80 changes the display state of the variable display device 9 and the ordinary symbol display 10 according to the contents shown in FIG. Perform control to change.
[0223]
FIG. 29 is an explanatory diagram showing an example of the contents of a lamp control command sent from the main board 31 to the lamp control board 35. The lamp control command also has a 2-byte configuration of MODE and EXT. In the example shown in FIG. 29, the command 80XX (H) (X = arbitrary value of 4 bits) is a changing lamp designation that designates a lamp / LED display control pattern corresponding to the special pattern change pattern on the variable display device 9. Is a lamp control command. The command A000 (H) is a lamp control command for instructing a lamp / LED display control pattern when variable display of a special symbol is stopped, and the command BXXX (H) is used from the start of the big hit game to the end of the big hit game. Lamp / LED display control pattern.
[0224]
The commands 8XXX (H), 9XXX (H), AXXX (H), BXXX (H) and CXXX (H) are ramp control commands sent from the game control means according to the game progress. Upon receiving the above-described lamp control command from the game control means on the main board 31, the lamp control means changes the display state of the lamp / LED according to the contents shown in FIG. The commands 8XXX (H), 9XXX (H), AXXX (H), BXXX (H), and CXXX (H) are commonly used, for example, in a common control state with the display control command and the sound control command. Further, when transmitting the display control command of 80XX (H) to the symbol control board 80, the game control means transmits the ramp control command of the changing lamp of 80XX (H) to the lamp control board 35. I do.
[0225]
The command E1XX (H) is a lamp control command indicating the number of lighting of the start storage display 18. For example, the lamp control means turns on the number of indicators specified by “XX (H)” in the start storage indicator 18. The command E0XX (H) is a lamp control command indicating the number of lighting of the normal symbol start storage display 41. For example, the lamp control means normally turns on the number of displays designated by “XX (H)” in the symbol start storage display 41. That is, these commands are commands for instructing control of the light-emitting bodies provided for notifying the information of the number of reserved units. In addition, the command regarding the number of lights of the start memory display 18 and the normal symbol start memory display 41 may be configured to indicate an increase or decrease of the number of lights.
[0226]
Commands E200 (H) and E201 (H) are lamp control commands relating to the display state of the prize ball lamp 51, and commands E300 (H) and E301 (H) are lamp control commands relating to the display state of the ball out lamp 52. is there. Upon receiving the lamp control command “E201 (H)” from the game control means on the main board 31, the lamp control means changes the display state of the prize ball lamp 51 to a predetermined display state in which there is a prize ball remaining, When the lamp control command of “E200 (H)” is received, the display state of the award ball lamp 51 is set to a predetermined display state as a case where there is no award ball remaining. Further, when the lamp control command of “E300 (H)” is received from the game control means of the main board 31, the display state of the out-of-ballast lamp 52 is changed to the display state in which there is a ball, and the lamp control command of “E301 (H)” is transmitted. Upon reception, the display state of the out-of-sphere lamp 52 is set to the display state of the out-of-sphere. That is, the commands E200 and E201 (H) are commands indicating that a light emitting body provided for notifying a player or the like that there is a game ball of a non-winning ball is controlled, and the command E300 (H) is used. And E301 (H) are commands indicating that a light emitter provided for notifying a player or a game clerk that the supply ball has run out is controlled.
[0227]
The command E403 (H) is repeatedly transmitted when the game control means detects that the winning ball count switch 301A is short-circuited or that the + 12V power supply voltage supplied to each switch is short-circuited to the ground potential (step in FIG. 17). (See S483 and S484.) This is a lamp control command for specifying abnormality notification (an abnormality notification specification command).
[0228]
FIG. 30 is an explanatory diagram showing an example of the content of a sound control command sent from the main board 31 controlling the game to the sound control board 70. The sound control command also has a 2-byte structure of MODE and EXT. In the example shown in FIG. 30, the command 80XX (H) is a sound control command for designating a sound generation pattern during a special symbol fluctuation period. The command BXXX (H) is a sound control command for specifying a sound generation pattern from the start of the big hit game to the end of the big hit game. Other commands are sound control commands that are not related to the change of the special symbol and the big hit game. When the sound control means of the sound control board 70 receives the above-described sound control command from the game control means of the main board 31, it changes the sound output state according to the contents shown in FIG. When transmitting the display control command of 80XX (H) to the symbol control board 80, the game control means transmits the sound control command of designating the changing sound of 80XX (H) to the sound control board 70. I do.
[0229]
The command E403 (H) is repeatedly transmitted when the game control means detects that the winning ball count switch 301A is short-circuited or that the + 12V power supply voltage supplied to each switch is short-circuited to the ground potential (step in FIG. 17). S483, S484) This is a sound control command for specifying abnormality notification (an abnormality notification specification command).
[0230]
FIG. 31 is an explanatory diagram showing an example of the content of the payout control command. In the example shown in FIG. 31, a command FF00 (H) of MODE = FF (H) and EXT = 00 (H) is a payout control command (payout permission state designation command) indicating that payout is possible. is there. The command FF01 (H) of MODE = FF (H) and EXT = 01 (H) is a payout control command (payout prohibition state designation command) indicating that the payout should be stopped. The command F0XX (H) of MODE = F0 (H) is a payout control command (payout number designation command) for specifying the number of winning balls. “XX” which is EXT indicates the number of payouts.
[0231]
The payout control means stops prize ball payout and ball lending when receiving the FF01 (H) payout control command from the game control means of the main board 31, and when receiving the FF00 (H) payout control command, receives the prize ball payout. And the ball can be lent. Further, when a payout control command specifying the number of winning balls is received, award ball payout control according to the number specified by the received command is performed.
[0232]
FIG. 32 is a flowchart illustrating an example of a command set process. The command set process is a process including a command output process and an INT signal output process. In the command set processing, the CPU 56 first saves the address of the command transmission table (the contents of the pointer as the transmission signal instruction means) in a stack or the like (step S331). Then, the INT data of the command transmission table pointed to by the pointer is loaded into the argument 1 (step S332). Argument 1 is input information for a command transmission process described later. Further, the address indicating the command transmission table is incremented by 1 (step S333). Therefore, the address indicating the command transmission table matches the address of the command data 1.
[0233]
Then, the CPU 56 reads the command data 1 and sets it as the argument 2 (step S334). The argument 2 also becomes input information for a command transmission process described later. Then, a command transmission processing routine is called (step S335).
[0234]
FIG. 33 is a flowchart showing a command transmission processing routine. In the command transmission processing routine, after turning on the command transmission flag (step S350), the CPU 56 sets the data set in the argument 1, ie, the INT data, in the work area determined as the comparison value (step S351). ). The command transmission flag is a flag indicating whether or not a command transmission process is being performed, and is stored in a predetermined area of the RAM 55. Next, the CPU 56 sets the number of transmissions = 4 in the work area determined as the number of processes (step S352). Then, the address of port 1 for outputting the payout control signal is set to the IO address (step S353). In this embodiment, the address of port 1 is the address of an output port for outputting a payout control signal. The addresses of ports 2 to 4 are the addresses of output ports for outputting display control signals, lamp control signals, and audio control signals.
[0235]
Next, the CPU 56 shifts the comparison value right by one bit (step S354). It is determined whether or not the carry bit has become 1 as a result of the shift processing (step S355). The fact that the carry bit has become 1 means that the rightmost bit in the INT data was “1”. In this embodiment, the shift processing is performed four times. For example, when it is specified that the payout control command should be transmitted, the carry bit becomes 1 in the first shift processing.
[0236]
When the carry bit becomes 1, the data set in the argument 2, in this case, the command data 1 (that is, MODE data) is output to the address set as the IO address (step S356). When the first shift processing is performed, since the address of the port 1 is set in the IO address, the MODE data of the payout control command is output to the port 1 at that time.
[0237]
Next, the CPU 56 adds 1 to the IO address (step S357) and subtracts 1 from the number of processes (step S358). If the port 1 is indicated before the addition, the IO address is set to the address of the port 2 by the addition processing for the IO address. Port 2 is a port for outputting a display control command. Then, the CPU 56 checks the value of the number of processes (step S359). If the value is not 0, the process returns to step S354. The shift process is performed again in step S354.
[0238]
In the second shift processing, the value of bit 1 in the INT data is pushed out, and the carry flag becomes “1” or “0” according to the value of bit 1. Therefore, it is checked whether or not it is specified that the display control command should be sent. Similarly, in the third and fourth shift processes, it is checked whether it is specified that the lamp control command and the sound control command should be transmitted. As described above, when each shift process is performed, the IO address corresponding to the control command (payout control command, display control command, lamp control command, sound control command) checked by the shift process is included in the IO address. Is set.
[0239]
Therefore, when the carry flag becomes "1", a control command is transmitted to the corresponding output port (port 1 to port 4). That is, one common module can perform a process of transmitting a control command to each electric component control unit.
[0240]
In this way, since it is determined which control control unit should output the control command only by the shift process, the process of determining which control control unit should output the control command is simplified. Has been
[0241]
Next, the CPU 56 reads the contents of the argument 1 storing the INT data before the start of the shift processing (step S360), and outputs the read data to the port 0 (step S361). In this embodiment, the address of port 0 is a port for outputting an INT signal for each control signal, and bits 0 to 4 of port 0 are a payout control INT signal, a display control INT signal, and a lamp, respectively. A port for outputting a control INT signal and a sound control INT signal. In the INT data, the bit corresponding to the output bit of the INT signal corresponding to the control command (payout control command, display control command, lamp control command, sound control command) output in the processing of steps S351 to S359 becomes “1”. Has become. Therefore, the INT signal corresponding to the control command (payout control command, display control command, lamp control command, sound control command) output to any of the ports 1 to 4 becomes high level.
[0242]
Next, the CPU 56 sets a predetermined value in the weight counter (Step S362), and decrements by one until the value becomes 0 (Steps S363 and S364). When the value of the wait counter becomes 0, clear data (00) is set (step S365), and the data is output to port 0 (step S366). Therefore, the INT signal becomes low level. Further, a predetermined value is set in the weight counter (Step S362), and the value is decremented by 1 until the value becomes 0 (Steps S368, S369). Then, when the value of the wait counter becomes 0 (Y in step S369), the CPU 56 turns off the command transmission flag (step S370).
[0243]
As described above, the MODE data of the first byte of the control command is transmitted. Therefore, the CPU 56 adds 1 to the value indicating the command transmission table in step S336 shown in FIG. Therefore, the area of the command data 2 in the third byte is specified. The CPU 56 loads the content of the indicated command data 2 into the argument 2 (step S337). Further, it is confirmed whether the value of bit 7 (work area reference bit) of the command data 2 is “0” (step S338). If it is not 0, the contents of the transmission buffer are loaded into argument 2 (step S339). If the extended data is configured to be used when the value of the work area reference bit is "1", the start address of the command extended data address table is set in the pointer, and the command data is stored in the pointer. The address is calculated by adding the values of bit 6 to bit 0 of 2. Then, the data of the area indicated by the address is loaded into the argument 2.
[0244]
Since data that can specify the number of winning balls is set in the transmission buffer, the data is set in the argument 2. If the extended data is used when the value of the work area reference bit is "1", the command extended data address table contains EXT data that can be transmitted to the electric component control means. It is set sequentially. Therefore, if the value of the work area reference bit is “1”, the EXT data in the command extension data address table corresponding to the content of the command data 2 is loaded into the argument 2.
[0245]
Next, the CPU 56 calls a command transmission processing routine (step S340). Therefore, the EXT data is transmitted at the same timing as the transmission of the MODE data.
[0246]
As described above, the control command (dispensing control command, display control command, lamp control command, sound control command) of the 2-byte configuration is transmitted to the corresponding electric component control means. When the rise of the INT signal is detected, the electric component control means starts a control command fetch process. Note that each electric component control unit may start the process of capturing the control command at the falling edge of the INT signal. Also, the polarity of the INT signal may be reversed from that shown in FIG.
[0247]
FIG. 34 is a flowchart showing a main process executed by the display control CPU 101. In the main process, first, an initialization process for clearing a RAM area, setting various initial values, and initializing a timer for determining a display control activation interval is performed (step S701). After that, in this embodiment, the display control CPU 101 shifts to a loop process for checking the monitoring of the timer interrupt flag (step S703). In the loop process, a command analysis process for analyzing a display control command received from the main board 31 is executed (Step S702).
[0248]
When a timer interrupt occurs, the display control CPU 101 sets a timer interrupt flag. In the main process, if the timer interrupt flag is set, the display control CPU 101 clears the flag (steps S703, S704), and executes the counter update process (step S705) and the display control process process (step S706). I do. Step S705 is a counter updating process for generating a random number for determining whether or not to perform the advance notice and the type of the advance notice, and determines whether or not to perform the advance notice and the type of the advance notice using the random number. It is not necessary if it is not configured to do so.
[0249]
In this embodiment, it is assumed that the timer interruption is performed every 16.7 ms (1/60 second). That is, the counter update process and the display control process process are started every 16.7 ms. Further, in this embodiment, only the flag is set in the timer interruption process, and the specific display control process (display control process process) is executed in the main process, but the display control process is executed in the timer interruption process. May be.
[0250]
In addition, the timer interruption is performed in a shorter cycle (for example, 2 ms), the counter update processing is not executed in the timer interruption processing, and the counter update processing is performed in synchronization with the synchronization signal (SYNC) of the variable display device 9. It may be configured to be activated.
[0251]
FIG. 35 is a flowchart showing the display control command receiving process by the interrupt process. An INT signal for display control from the main board 31 is input to an interrupt terminal of the CPU 101 for display control. When the INT signal from the main board 31 rises, the display control CPU 101 is interrupted, and the display control command receiving process shown in FIG. 35 is started. The display control CPU 101 has a structure in which, when an interrupt occurs, a maskable interrupt does not further occur unless the interrupt is permitted by software.
[0252]
Here, the command reception processing of the display control means will be described, but the same command reception processing is executed in the payout control means, the lamp control means, and the sound control means. Further, in this embodiment, an interrupt occurs when the input of the interrupt terminal rises, but the CPU is initialized such that the interrupt is activated when the input of the interrupt terminal falls, A CPU that interrupts when the input falls may be used.
[0253]
That is, if an interrupt is generated at the level change timing (edge) of a pulse-like (rectangular wave) INT signal as a capture signal, the edge may be a rising edge or a falling edge. Good. In any case, an interrupt is generated at the level change timing (edge) of the pulse (rectangular wave) INT signal as the capture signal. By doing so, it becomes possible to promptly receive a command at the stage when command capture is instructed.
[0254]
In the display control command receiving process, the display control CPU 101 first saves each register on the stack (step S670). Next, data is read from the input port assigned to the input of the display control command data (step S671). Then, it is confirmed whether or not this is the first byte of the display control command having the 2-byte configuration (step S672). Whether it is the first byte or not is confirmed by whether or not the first bit of the received command is “1”. The first bit should be “1” in the MODE byte (first byte) of the display control command having the 2-byte configuration (see FIG. 26). Therefore, if the first bit is “1”, the display control CPU 101 determines that a valid first byte has been received, and stores the received command in the command reception buffer indicated by the command reception number counter in the reception buffer area (step S673).
[0255]
If it is not the first byte of the display control command, it is checked whether the first byte has already been received (step S674). Whether or not the data has already been received is confirmed based on whether or not valid data is set in the reception buffer (command reception buffer).
[0256]
If the first byte has already been received, it is checked whether the first bit of the received one byte is “0”. If the first bit is "0", it is determined that the valid second byte has been received, and the received command is stored in the command reception buffer indicated by the command reception number counter +1 in the reception buffer area (step S675). The first bit should be “0” in the EXT byte (second byte) of the display control command having the two-byte configuration (see FIG. 26). If the result of the check in step S674 is “the first byte has been received” (= Y), the process ends if the first bit of the data received as the second byte is not “0”. . If “N” is determined in step S674, the process of step S676 is not performed, and the next received command is stored in the buffer area where the command received this time was to be stored. You.
[0257]
When the command data of the second byte is stored in step S675, 2 is added to the command reception number counter (step S676). Then, it is checked whether or not the command reception counter is 12 or more (step S677), and if it is 12, the command reception number counter is cleared (step S678). After that, the saved register is restored (step S679), and finally, interrupt permission is set (step S680). The command receiving buffer has a 12-byte configuration.
[0258]
The display control command has a two-byte configuration, and the first byte (MODE) and the second byte (EXT) can be immediately distinguished on the receiving side. That is, the receiving side can immediately detect whether the data as MODE or the data as EXT has been received by the first bit. Therefore, as described above, it can be easily determined whether or not appropriate data has been received.
[0259]
FIG. 36 is a flowchart showing a specific example of the command analysis processing (step S702). The display control command received from the main board 31 is stored in the command reception buffer. In the command analysis processing, the contents of the command stored in the command reception buffer are confirmed.
[0260]
In the command analysis process, the display control CPU 101 first checks whether a command reception prohibition flag is set (step S680). If the command reception prohibition flag is set, the command analysis processing ends. If the command reception prohibition flag has not been set, it is checked whether or not a reception command is stored in the command reception buffer (step S681). Whether it is stored or not is determined by comparing the value of the command reception counter with the read pointer. The case where they match is the case where the received command is not stored. If the received command is stored in the command receiving buffer, the display control CPU 101 reads the received command from the command receiving buffer (step S682). After reading, the value of the read pointer is incremented by one.
[0261]
If the read received command is the left symbol designating command (step S683), the EXT data of the received command is stored in the left symbol storage area (step S684). Whether or not the command is the left symbol designation command can be immediately recognized by the first byte (MODE data) of the 2-byte display control command. A symbol number is set in the second byte (EXT data). Therefore, the symbol number of the left stop symbol (final stop symbol) is stored in the left symbol storage area by the process of step S684.
[0262]
If the read received command is the middle symbol designating command (step S686), the display control CPU 101 stores the EXT data of the received command in the middle symbol storage area (step S687). If the read received command is the right symbol designation command (step S688), the display control CPU 101 stores the EXT data of the received command in the right symbol storage area (step S689).
[0263]
If the read received command is a display control command for designating a variation pattern (step S691), the display control CPU 101 stores the EXT data of the command in the variation pattern storage area (step S692) and sets the variation pattern reception flag. (Step S693). The left and right stopped symbol storage areas and the variation pattern storage areas are provided in a RAM (internal RAM or external RAM of the display control CPU 101) mounted on the symbol control board 80.
[0264]
If the read reception command is an abnormality notification designation command (step S694), a command reception prohibition flag is set (step S695). Further, a display indicating that an abnormality has occurred is performed on the variable display device 9 (step S696).
[0265]
If the received command read in step S682 is another display control command, a flag corresponding to the received command is set (step S697).
[0266]
When the abnormality notification designation command is received, the command reception prohibition flag is set (step S695). When the command reception prohibition flag is set, the display control CPU 101 reads the reception command from the command reception buffer. No (step S680). That is, after receiving the abnormality notification designation command, the display control unit stops receiving a command from the game control unit that instructs execution of an effect according to the progress of the game.
[0267]
When detecting that the + 12V power supply voltage supplied to each switch is short-circuited to the ground potential, the game control means transmits an abnormality notification designation command. When the + 12V power supply voltage is short-circuited to the ground potential, the reset circuit 83 shown in FIG. 5 detects a decrease in the + 12V power supply voltage and outputs a low-level reset signal to the display control CPU 101. Then, when the +12 V power supply voltage is restored, the reset circuit 83 changes the output to a high level. Therefore, the display control CPU 101 returns to the initial state in the same manner as when power supply to the gaming machine is started.
[0268]
Even if the display control CPU 101 returns to the initial state, the game control means repeatedly transmits the abnormality notification designation command, so that the display control CPU 101 can receive the abnormality notification designation command. As a result, thereafter, the reception of a command from the game control means instructing execution of an effect in accordance with the progress of the game is stopped. Therefore, when an improper act such as short-circuiting the + 12V power supply voltage to the ground potential is performed, the display control means can surely notify that an abnormality has occurred, and perform a state in which effect control is not performed. To continue. Therefore, it is prevented that a game effect is performed in a state where the misconduct is continued, and it is not difficult to recognize the notification that the misconduct has been performed.
[0269]
Here, the command reception processing executed by the display control means has been described, but the lamp control means and the sound control means also execute the command reception processing similarly. Therefore, in the case where an improper act such as short-circuiting the + 12V power supply voltage to the ground potential is performed, the lamp control means and the sound control means can surely notify that an abnormality has occurred, and the effect control. Can be continued.
[0270]
When the lamp control means receives the abnormality notification designation command, for example, all or some of the light emitters (lamps / LEDs) used for the effect are turned on.
[0271]
Upon receiving the abnormality notification designation command, for example, the sound control means performs control to emit a notification sound from the speaker 27 for a predetermined period (for example, 30 seconds) after receiving the command. Note that when the + 12V power supply voltage is short-circuited to the ground potential, the sound control means is reset, and when the + 12V power supply voltage is restored, the sound control means returns to the initial state. Since the abnormality notification designation command can be received, control for emitting a notification sound from the speaker 27 again for a predetermined period (for example, 30 seconds) from that point is performed.
[0272]
Also, here, the display control unit does not read the received command from the command reception buffer after receiving the abnormality notification designation command, but according to another method, the display control unit responds to the progress of the game from the game control unit. The reception of the command instructing the execution of the effect may be stopped. For example, a received command read from the command receiving buffer may be discarded, an interrupt corresponding to an INT signal from the main board 31 may not be accepted, or even if accepted, an interrupt process may not be executed. You may.
[0273]
FIG. 37 is a flowchart showing the display control process (step S706) in the main process shown in FIG. In the display control process, any one of steps S800 to S806 is performed according to the value of the display control process flag. In each process, the following process is performed.
[0274]
Variation pattern command reception waiting process (step S800): It is confirmed whether or not a display control command (variation pattern command) capable of specifying a variation time has been received by the command reception interrupt process. Specifically, it is determined whether or not a flag indicating that the variation pattern command has been received (variation pattern reception flag) has been set. The fluctuation pattern reception flag is set when it is confirmed by the command analysis processing that the display control command for specifying the fluctuation pattern has been received (step S698).
[0275]
Preview selection process (step S801): Determines whether or not to perform a preview effect, and determines the type of the preview effect to be performed.
[0276]
All symbol variation start process (step S802): Control is performed so that the variation of the left and right middle symbols is started.
[0277]
Symbol variation processing (step S803): The switching timing of each variation state (variation speed) constituting the variation pattern is controlled, and the end of the variation time is monitored. Also, stop control of the left and right symbols is performed.
[0278]
All symbols stop wait setting process (step S804): At the end of the fluctuation time, if a display control command for instructing all symbols to stop (a special symbol stop display control command) has been received, the symbols are stopped to change and a stop symbol ( (Confirmed symbol) is displayed.
[0279]
Big hit display processing (step S805): After the end of the fluctuation time, the control of the probability change big hit display or the normal big hit display is performed.
[0280]
Processing during jackpot game (step S806): Control during jackpot game is performed. For example, upon receiving a display control command for display before opening of the special winning opening or display when opening the special winning opening, display control of the number of rounds is performed.
[0281]
FIG. 38 is an explanatory diagram showing a configuration example of process data set for each variation pattern table. The process data is constituted by data in which a plurality of combinations of the process timer set value and the display control execution table are collected. Each display control execution table describes each variation mode constituting the variation pattern. In the process timer set value, a variation time in the variation mode is set. The display control CPU 101 performs control to refer to the process data and variably display the symbols in the variance mode set in the display control execution table for the time set in the process timer set value.
[0282]
Next, the operation of the payout control means will be described. FIG. 39 is a flowchart showing the main processing of the payout control means. In the main process, the payout control CPU 371 first performs necessary initial settings. That is, the payout control CPU 371 first sets interrupt prohibition (step S701). Next, the interrupt mode is set to the interrupt mode 2 (step S702), and the start address of the stack area is set to the stack pointer (step S703). In the interrupt mode 2, an address synthesized from the value (1 byte) of the specific register (I register) of the payout control CPU 371 and the interrupt vector (1 byte: least significant bit 0) output from the built-in device is an interrupt. This is a mode that indicates an address. Further, the payout control CPU 371 initializes the built-in device register (step S704), initializes the CTC and PIO (step S705), and then sets the RAM in an accessible state (step S706).
[0283]
In this embodiment, one channel of the built-in CTC is used in the timer mode. Therefore, in the setting processing of the internal device register in step S704 and the processing in step S705, the register setting for setting the channel to be used to the timer mode, the register setting for permitting the interrupt generation, and the setting of the interrupt vector are set. Is set. Then, the interruption by the channel is used as a timer interruption. When a timer interrupt is to be generated every 2 ms, for example, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value.
[0284]
The interrupt vector set for the channel set in the timer mode (channel 3 in this embodiment) corresponds to the start address of the timer interrupt processing. Specifically, the start address of the timer interrupt processing is specified by the value set in the I register and the interrupt vector. In the timer interrupt process, a payout control process is executed.
[0285]
Another one of the built-in CTCs (channel 2 in this embodiment) is used as a channel for generating an interrupt for receiving a payout control command from the game control means, and the channel is set in a counter mode. Used in. Therefore, in the setting processing of the internal device register in step S704 and the processing in step S705, the register setting for setting the channel to be used to the counter mode, the register setting for permitting the occurrence of the interrupt, and the interrupt vector are set. Is set.
[0286]
The interrupt vector set for the channel (channel 2) set to the counter mode corresponds to the start address of the command reception interrupt process described later. Specifically, the start address of the command reception interrupt processing is specified by the value set in the I register and the interrupt vector.
[0287]
In this embodiment, the interrupt mode 2 is also set in the payout control CPU 371. Therefore, it is possible to use the interrupt processing based on the count-up of the built-in CTC. Further, it is possible to set an interrupt processing start address according to the interrupt vector transmitted by the CTC.
[0288]
The interrupt based on the count up of the channel 2 (CH2) of the CTC is an interrupt that occurs when the value of the timer counter register CLK / TRG2 becomes “0”. Therefore, for example, in step S705, the initial value “1” is set in the timer counter register CLK / TRG2 as the specific register. Furthermore, the count value of the timer counter register CLK / TRG2 as a specific register is decremented by -1 at the rise or fall of the signal input to the CLK / TRG2 terminal. A down choice can be made. In this embodiment, the setting is made such that the count value of the timer counter register CLK / TRG2 is decremented by one at the rise of the signal input to the CLK / TRG2 terminal.
[0289]
The interrupt based on the count-up of the channel 3 (CH3) of the CTC is an interrupt generated when the internal clock (system clock) of the CPU is counted down and the register value becomes "0". Used as an interrupt. Specifically, a clock obtained by dividing the operation clock of the CPU 371 is supplied to the CTC, the value of the register is subtracted by the input of the clock, and when the value of the register becomes 0, a timer interrupt occurs. For example, the register value of CH3 is subtracted in 1/256 cycle of the system clock. Since the subtraction is performed based on the divided clock, the initial value of the register does not increase. In step S705, a value corresponding to 2 ms is set as an initial value in the register of CH3.
[0290]
Next, the payout control CPU 371 checks the state of the output signal of the clear switch 921 input via the input port only once (step S707). If on is detected in the confirmation, the payout control CPU 371 executes a normal initialization process (steps S711 to S714). When the clear switch 921 is on (when pressed), a low-level clear switch signal is output.
[0291]
If the clear switch 921 is not on, the payout control CPU 371 checks whether backup data exists in the payout control backup RAM area (step S708). For example, similarly to the processing of the CPU 56 of the main board 31, it is confirmed whether or not backup data exists by checking whether or not a backup flag set when power supply to the gaming machine is stopped is set. If the backup flag is set, it is determined that there is backup data.
[0292]
After confirming that there is a backup, the payout control CPU 371 performs data check (parity check in this example) in the backup RAM area. When the power supply is restored after the power supply is stopped due to an unexpected power failure or the like, the data in the backup RAM area should have been saved, and the check result becomes normal. If the check result is not normal, since the internal state cannot be returned to the state at the time of stopping the power supply, the initialization processing executed at the time of power-on, not at the time of recovery from an unexpected power failure or the like, is executed.
[0293]
If the check result is normal (step S709), the payout control CPU 371 performs a payout state restoring process for returning the internal state to the state at the time of stopping the power supply (step S710). Then, the process returns to the address indicated by the PC (program counter) stored in the backup RAM area.
[0294]
In the initialization process, the payout control CPU 371 first performs a RAM clear process (step S711). Then, the register of the CTC provided in the payout control CPU 371 is set so that the timer interrupt is periodically performed every 2 ms (step S712). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value. In this embodiment, the payout control CPU 371 sets the payout prohibition state as an initial state (step S713). When the dispensing prohibition state is set, the dispensing control CPU 371 performs, for example, control to stop driving of the dispensing motor 289 and sets an internal flag (dispensing stop flag) indicating that the dispensing is prohibited. Since the interrupt is prohibited in step S701 of the initial setting process, the interrupt is permitted before the initialization process is completed (step S714). The payout suspension flag is reset on condition that a payout permission state designation command is received from the game control means.
[0295]
In this embodiment, the built-in CTC of the payout control CPU 371 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. When a timer interrupt occurs, a timer interrupt flag indicating that a timer interrupt has occurred is set. Then, in the main process, when it is detected that the timer interrupt flag is set (step S715), the timer interrupt flag is reset (step S751), and the payout control process (steps S751 to S760) is executed. You.
[0296]
In the payout control processing, the payout control CPU 371 first determines whether or not switches such as the prize ball count switch 301A and the ball lending count switch 301B input to the input port 372b are turned on (switch processing: step S752). .
[0297]
Next, the payout control CPU 371 sets the payout prohibition state if the payout prohibition state designation command is received from the main board 31, and cancels the payout prohibition state if the payout permission state designation command is received (payout prohibition). State setting processing: Step S753). Further, it analyzes the received payout control command and executes a process according to the analysis result (command analysis execution process: step S754). Further, a prepaid card unit control process is performed (step S755).
[0298]
Next, the payout control CPU 371 performs control of paying out the lent ball in response to the ball lending request (step S756).
[0299]
Further, the payout control CPU 371 performs a prize ball control process of paying out the number of prize balls stored in the total number storage (the portion for storing the number of prize balls specified by the payout control command for specifying the number of prize balls in the RAM). Perform (step S757). Then, a drive signal is output to the payout motor 289 in the payout mechanism portion of the ball payout device 97 via the output port 372c and the relay board 72, and payout motor control processing for rotating the payout motor 289 by a predetermined number of revolutions is performed. (Step S758).
[0300]
Next, an error detection process is performed, and a predetermined display is performed on the error display LED 374 according to the result (error process: step S759). In addition, processing such as outputting a ball lending number signal output to the outside of the gaming machine is performed (output processing: step S760).
[0301]
FIG. 40 is a flowchart showing a payout control command receiving process by the interrupt process. The INT signal for payout control from the main board 31 is input to the CLK / TRG2 terminal of the payout control CPU 371. Therefore, when the INT signal from the main board 31 rises, the payout control CPU 371 is interrupted, and the processing of receiving the payout control command shown in FIG. 40 is started. Note that the payout control CPU 371 is a CPU having a structure in which, when an interrupt occurs, a maskable interrupt does not further occur unless the interrupt is permitted by software.
[0302]
In the receiving process of the payout control command, the payout control CPU 371 first saves each register on the stack (step S850). Next, data is read from the input port 372a (see FIG. 8) assigned to the input of the payout control command data (step S851). Next, it is confirmed whether or not the read data is the first byte of the payout control command having the 2-byte structure (step S852). Whether it is the first byte or not is confirmed by whether or not the first bit of the received command is “1”. The first bit should be “1” in the MODE byte (first byte) of the payout control command having the 2-byte configuration (see FIG. 26). Therefore, if the first bit is “1”, the payout control CPU 371 determines that the valid first byte has been received, and stores the received command in the command reception buffer indicated by the command reception number counter in the reception buffer area (step S853).
[0303]
If it is not the first byte of the payout control command, it is checked whether the first byte has already been received (step S854). Whether or not the data has already been received is confirmed based on whether or not valid data is set in the reception buffer (command reception buffer).
[0304]
If the first byte has already been received, it is checked whether the first bit of the received one byte is “0”. If the first bit is “0”, it is determined that the valid second byte has been received, and the received command is stored in the command reception buffer indicated by the command reception number counter + 1 in the reception buffer area (step S855). The first bit should be “0” in the EXT byte (second byte) of the payout control command having the 2-byte configuration (see FIG. 26). If it is determined in step S854 that the first byte has already been received, the process ends if the first bit of the data received as the second byte is not “0”. If "N" is determined in step S854, the process of step S856 is not performed, and the next received command is stored in the reception buffer in the buffer where the command received this time should have been stored. Stored in the area.
[0305]
When the command data of the second byte is stored in step S855, 2 is added to the command reception number counter (step S856). Then, it is checked whether or not the command reception counter is 12 or more (step S857), and if it is 12, the command reception number counter is cleared (step S858). Thereafter, the saved register is restored (step S859), and finally the interrupt is permitted (step S860).
[0306]
FIG. 41 is a flowchart illustrating an example of the payout prohibition state setting process in step S753. In the payout prohibition state setting process, the payout control CPU 371 checks whether or not there is a reception command in the reception buffer (step S753a). If there is a reception command in the reception buffer, it is checked whether or not the received payout control command is a payout prohibition state designation command (step S753b). If the command is the payout prohibition state designation command, the payout control CPU 371 sets the payout prohibition state (step S753c). Further, the emission control signal reaching the emission control board 91 is turned off. The launch control circuit mounted on the launch control board 91 stops driving the hit ball launch device when the launch control signal is turned off (step S753e).
[0307]
If it is confirmed in step S753b that the received command is not the payout prohibition state designation command, it is confirmed whether or not the received payout control command is the payout permission state designation command (step S753d). If the command is a payout permission state designation command, the payout prohibited state is released (step S753e). Further, the emission control signal reaching the emission control board 91 is turned on.
[0308]
When the dispensing prohibition state is set, the dispensing control CPU 371 performs, for example, control to stop driving of the dispensing motor 289 and sets an internal flag (dispensing stop flag) indicating that the dispensing is prohibited. When releasing the payout prohibition state, the drive of the payout motor 289 is restarted and the payout suspension flag is reset.
[0309]
The game control means mounted on the main board 31 pays out when the short circuit of the award ball count switch 301A is detected or when the + 12V power supply voltage supplied to each switch is short-circuited to the ground potential. A payout prohibition designation payout control command (payout prohibition designation command) is transmitted to the control board 37. Upon receiving the payout prohibition designation command, the payout control means mounted on the payout control board 37 stops driving the payout motor 289 to stop paying out the game balls from the ball payout device 97, and at the same time controls the ball launching device. Control to stop driving. Therefore, in the case where an illegal act such as short-circuiting the prize ball count switch 301A or short-circuiting the + 12V power supply voltage supplied to the switch to the ground potential is performed, the payout of the game ball is stopped and the hitting ball firing device is used. Is stopped and the game is deactivated. In this case, the game control means does not transmit the payout control command (payout permission designation command) for specifying the payout permission state until the operating voltage of the game control microcomputer is cut off, that is, until the power supply to the gaming machine is stopped. As a result, the driving of the hit ball firing device is stopped until the power supply to the gaming machine is stopped.
[0310]
As described above, in the above-described embodiment, the operation power supply voltage generating means for generating the operation power supply voltage (+5 V power supply voltage) supplied to the game control microcomputer based on VSL (+30 V) Separately, a power supply voltage for game medium detection for generating a power supply voltage for game medium detection (+12 V power supply voltage) for detecting game balls based on VSL (+30 V) is provided. A voltage monitoring circuit 583 that detects a voltage drop and outputs a detection signal is provided. In addition, the CPU 56 of the main board 31 executes control for inactivating a game or notifying that an abnormality has occurred by inputting a detection signal from the voltage monitoring circuit 583. Therefore, when an improper act such as short-circuiting the + 12V power supply voltage to the ground potential is performed, the fact is notified without fail and the game is deactivated.
[0311]
In the above embodiment, as the effect control means, the display control means mounted on the symbol control board 80, the lamp control means mounted on the lamp control board 35, and the sound mounted on the sound control board 70. Although the control means has been described as an example, the effect control means may have any configuration as long as it controls the effect electric components provided in the gaming machine. For example, a configuration may be provided in which an effect control board equipped with one effect control means for controlling all effect electric components in accordance with a control command from the game control means is provided, or a display (variable display device 9 and Ordinarily, a first effect control means for controlling the symbol display 10) and the speaker 27 and a second effect control means for controlling the lamp / LED may be provided.
[0312]
Further, in the above embodiment, the voltage monitoring circuit 583 is configured to detect that the + 12V power supply voltage is short-circuited to the ground potential. However, the + 12V power supply voltage is short-circuited to the ground potential by another configuration. May be detected. For example, when the + 12V power supply voltage is short-circuited to the ground potential, the detection outputs of all switches are turned on. Therefore, a circuit for detecting whether or not the detection outputs of all switches are turned on is provided. However, if it is detected that the detection outputs of all the switches are turned on, the game control means may recognize that the +12 V power supply voltage is short-circuited to the ground potential.
[0313]
In addition, fraudulent acts of short-circuiting the + 12V power supply voltage to the ground potential are often performed on the switch relay board 72 where an illegal tool can be easily inserted from outside the gaming machine. Therefore, it is possible to prevent improper operation by supplying the + 12V power supply voltage to each switch without passing through such a switch relay board 72. For example, a configuration may be adopted in which a +12 V power supply voltage is supplied directly from the main board 31 to each switch.
[0314]
Further, in the above embodiment, when the + 12V power supply voltage is short-circuited to the ground potential and when the short-circuit of the prize ball count switch 301A itself is detected, all the effect control means (display control means, lamp control means) And sound control means) were configured to cause the production electric component to notify, but when a plurality of production control means are provided, the production control means for causing the production electric component to perform the notification includes: Instead of all effect control means, one or more of them may be used.
[0315]
Further, a power supply for supplying a + 12V power supply voltage to each switch may be provided separately from a power supply for supplying a + 12V power supply voltage to the effect control means. For example, a power supply for supplying a +12 V power supply voltage is mounted on the main board 31, the effect control means is configured to be supplied with a +12 V power supply voltage from the power supply board 910 via a relay board, and each switch is provided with a main board 31 From the power supply voltage of + 12V. According to such a configuration, each switch can be installed without a relay board, which is often installed at a position that is susceptible to cheating (a position where a tool for cheating inserted from outside the gaming machine is easily reached). Since the + 12V power supply voltage can be supplied, it is possible to prevent the illegal act of short-circuiting the + 12V power supply voltage supplied to each switch to the ground potential. According to the above-described embodiment, even if there is no fraud, even if an abnormality (failure) occurs in which the +12 V power supply voltage is short-circuited to the ground potential, or if the game medium detecting means itself is short-circuited (failure). Even if a failure occurs, it can be detected and reported.
[0316]
The pachinko gaming machine of each of the above-mentioned embodiments mainly has a predetermined game value when a stop symbol of a special symbol variably displayed on the variable display section 9 based on a start winning prize is a combination of a predetermined symbol. Is a first-type pachinko gaming machine that can be given to a player, but a second-type that allows a predetermined game value to be given to a player when there is a prize in a predetermined area of an electric accessory that opens based on a start prize. A third type in which a predetermined right is generated or continued when there is a prize for a predetermined pachinko gaming machine or a predetermined electric accessory which is opened when a stop symbol of a symbol variably displayed based on a winning prize becomes a predetermined symbol combination. The present invention can be applied to a pachinko gaming machine.
[0317]
Further, the present invention is not limited to the pachinko gaming machine in which the game medium is a game ball, and the present invention is applied to a slot machine or the like when an electric component for paying out the game medium in accordance with a switch detection signal is provided. be able to.
[0318]
【The invention's effect】
As described above, according to the first aspect of the present invention, the gaming machine is provided separately from the operating power supply voltage generating means for generating the operating power supply voltage supplied to the game control microcomputer based on the predetermined power supply voltage. A power supply voltage for game medium detection for generating a power supply voltage for game medium detection used to detect a game medium based on a predetermined power supply voltage, and passing through a predetermined portion using the power supply voltage for game medium detection. Game medium detecting means for detecting a game medium and outputting a detection signal when the game medium is detected, and determining whether a predetermined payout condition is satisfied based on the detection signal output from the game medium detecting means. A payout condition determination unit, and a game medium detection power supply voltage monitoring unit that detects a decrease in the game medium detection power supply voltage and outputs a game medium detection power supply voltage decrease signal. Since the means is configured to include a game medium detection power supply voltage abnormality processing means for executing a predetermined game medium detection power supply voltage abnormality processing as an abnormality processing by inputting the game medium detection power supply voltage drop signal. In addition, it is possible to detect that the power supply voltage for game medium detection is short-circuited to the ground potential, and to detect an improper act such as short-circuiting the power supply voltage for game medium detection. Further, even when a short circuit fault occurs in the game medium detection power supply, it is possible to reliably detect the short circuit failure.
[0319]
According to the second aspect of the present invention, there is provided short circuit monitoring means for detecting whether or not the detection output of the game medium detection means has exceeded a predetermined variable range and outputting a short circuit detection signal. Is configured to include a game medium detection abnormality processing means for executing a predetermined game medium detection abnormality processing as an abnormality processing by inputting a short circuit detection signal from the CPU, so that a short circuit failure of the game medium detection means itself is prevented. Even if it occurs, it can be detected without fail. That is, it is possible to reliably detect that the player is disadvantaged because the game medium detecting means does not work, and it is possible to immediately take a countermeasure.
[0320]
According to the third aspect of the present invention, since the game medium detection power supply voltage abnormality processing and the game medium detection abnormality processing are common processing, even if the abnormality processing is executed, the game control microcomputer is executed. Program size can be saved.
[0321]
According to the fourth aspect of the present invention, the game control means is configured to execute a process for notifying that an abnormality has occurred in the abnormal-time process, so that a clerk of the game store can easily execute the process. Can be found to be fraudulent.
[0322]
In the invention according to claim 5, the game control means is configured to execute a process for inactivating the game in the abnormal time process, so that the game is continued even if an illegal act is performed. Can be prevented.
[0323]
In the invention according to claim 6, since the game control means is configured to continue the state of inactivating the game until the operation power supply voltage supplied to the game control microcomputer is turned off, Unless the clerk of the amusement store takes measures such as turning off the power of the gaming machine, the game is not restored to a playable state, and the clerk of the amusement store can be encouraged to take measures.
[0324]
According to the seventh aspect of the present invention, the power supply voltage drop signal for game medium detection is input to the input port, and the microcomputer for game control confirms the input of the input port every predetermined period to thereby reduce the power supply voltage drop for game medium detection. Since it is configured to execute a process of confirming whether or not a signal has been input, fraudulent activity can be reliably detected by periodically monitoring the game medium detection power supply voltage drop signal.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine viewed from the front.
FIG. 2 is a front view showing a front surface of the game board with a glass door frame removed.
FIG. 3 is a rear view of the gaming machine as viewed from the back.
FIG. 4 is a block diagram showing a circuit configuration example of a game control board (main board).
FIG. 5 is a block diagram illustrating a circuit configuration example of a symbol control board.
FIG. 6 is a block diagram showing a circuit configuration in a lamp control board.
FIG. 7 is a block diagram showing a circuit configuration in a sound control board.
FIG. 8 is a block diagram illustrating a circuit configuration example of a payout control board.
FIG. 9 is a block diagram illustrating a circuit configuration example of a power supply board.
FIG. 10 is a block diagram showing a part related to input of a detection signal from a winning ball count switch and a starting port switch.
FIG. 11 is an explanatory diagram showing an example of bit assignment of an output port.
FIG. 12 is an explanatory diagram showing an example of bit assignment of an output port.
FIG. 13 is an explanatory diagram showing an example of bit assignment of an input port.
FIG. 14 is a flowchart illustrating a main process executed by a CPU on a main board.
FIG. 15 is a flowchart showing a 2 ms timer interrupt process.
FIG. 16 is a flowchart illustrating a power-off detection process.
FIG. 17 is a flowchart illustrating a power-off detection process.
FIG. 18 is a flowchart showing a special symbol process process.
FIG. 19 is a flowchart illustrating an example of a prize ball process.
FIG. 20 is a flowchart illustrating an example of a prize ball process.
FIG. 21 is a flowchart illustrating an example of a prize ball process.
FIG. 22 is a flowchart showing a switch-on check process.
FIG. 23 is an explanatory diagram showing a configuration example of an input determination value table.
FIG. 24 is an explanatory diagram showing signal lines of a display control command.
FIG. 25 is an explanatory diagram showing a configuration example of a command transmission table and the like.
FIG. 26 is an explanatory diagram showing an example of a command form of a control command.
FIG. 27 is a timing chart showing a relationship between an 8-bit control signal and an INT signal which constitute a control command.
FIG. 28 is an explanatory diagram showing an example of the content of a display control command.
FIG. 29 is an explanatory diagram showing an example of the contents of a lamp control command.
FIG. 30 is an explanatory diagram showing an example of the content of a sound control command.
FIG. 31 is an explanatory diagram showing an example of the content of a payout control command.
FIG. 32 is a flowchart illustrating a processing example of a command setting process.
FIG. 33 is a flowchart showing a command transmission processing routine.
FIG. 34 is a flowchart showing main processing executed by a display control CPU.
FIG. 35 is a flowchart showing a command reception interrupt process.
FIG. 36 is a flowchart showing a command analysis process.
FIG. 37 is a flowchart showing a display control process.
FIG. 38 is an explanatory diagram showing a configuration example of process data.
FIG. 39 is a flowchart showing a main process executed by the CPU in the payout control board.
FIG. 40 is a flowchart illustrating an example of a command reception interrupt process of the payout control CPU.
FIG. 41 is a flowchart illustrating an example of a payout stop state setting process.
[Explanation of symbols]
1 Pachinko machine
14a Start port switch
31 Game control board (main board)
35 Lamp control board
37 Dispensing control board
56 CPU
70 sound control board
71 Relay board
72 Relay Board (Switch Relay Board)
80 Symbol control board
101 Display control CPU
301A Prize ball count switch
351 Lamp control CPU
371 Dispensing control CPU
582 input buffer circuit
583 Power supply monitoring circuit
584 Zener diode
701 CPU for sound control
910 power supply board

Claims (7)

遊技媒体を用いて所定の遊技を行うことが可能であり、所定の払出条件が成立したことにもとづいて遊技媒体を払い出す遊技機であって、
遊技の進行を制御する遊技制御用マイクロコンピュータを含む遊技制御手段と、
前記遊技制御用マイクロコンピュータに供給される動作用電源電圧を所定の電源電圧を用いて作成する動作用電源電圧作成手段とは別に設けられ、遊技媒体を検出するために用いられる遊技媒体検出用電源電圧を前記所定の電源電圧にもとづいて作成する遊技媒体検出用電源電圧作成手段と、
前記遊技媒体検出用電源電圧を用いて所定箇所を通過した遊技媒体を検出し、遊技媒体を検出したときに検出信号を出力する遊技媒体検出手段と、
該遊技媒体検出手段から出力された検出信号にもとづいて前記所定の払出条件が成立したか否かを判定する払出条件判定手段と、
前記遊技媒体検出用電源電圧の低下を検出して遊技媒体検出用電源電圧低下信号を出力する遊技媒体検出用電源電圧監視手段とを備え、
前記遊技媒体検出手段の検出信号の出力状態は、遊技媒体を検出したときと前記遊技媒体検出用電源電圧の供給が停止されたときとで共通の状態を呈し、
前記遊技制御手段は、前記遊技媒体検出用電源電圧低下信号の入力により、異常時処理として所定の遊技媒体検出用電源電圧異常時処理を実行する遊技媒体検出用電源電圧異常時処理手段を含む
ことを特徴とする遊技機。A gaming machine capable of playing a predetermined game using a game medium and paying out a game medium based on a predetermined payout condition being satisfied,
Game control means including a game control microcomputer for controlling the progress of the game,
A power supply for detecting a game medium which is provided separately from operation power supply voltage generating means for generating an operation power supply voltage supplied to the game control microcomputer using a predetermined power supply voltage and is used for detecting a game medium Power supply voltage generating means for detecting a game medium for generating a voltage based on the predetermined power supply voltage,
A game medium detection unit that detects a game medium that has passed a predetermined location using the game medium detection power supply voltage, and outputs a detection signal when the game medium is detected;
Payout condition determining means for determining whether or not the predetermined payout condition is satisfied based on a detection signal output from the game medium detecting means;
A game medium detection power supply voltage monitoring unit that detects a decrease in the game medium detection power supply voltage and outputs a game medium detection power supply voltage decrease signal,
The output state of the detection signal of the game medium detection means presents a common state when the game medium is detected and when the supply of the game medium detection power supply voltage is stopped,
The game control means includes a game medium detection power supply voltage abnormality processing means for executing a predetermined game medium detection power supply voltage abnormality processing as an abnormality processing in response to the input of the game medium detection power supply voltage drop signal. A gaming machine characterized by the following. 遊技媒体検出手段の検出出力が変動しうる所定範囲を越えたか否かを検出して短絡検出信号を出力する短絡監視手段を備え、
遊技制御手段は、前記短絡監視手段からの前記短絡検出信号の入力により、異常時処理として所定の遊技媒体検出異常時処理を実行する遊技媒体検出異常時処理手段を含む
請求項１記載の遊技機。Short-circuit monitoring means for detecting whether or not the detection output of the game medium detection means has exceeded a predetermined range that can fluctuate and outputting a short-circuit detection signal
The gaming machine according to claim 1, wherein the game control means includes a game medium detection abnormality processing means for executing a predetermined game medium detection abnormality processing as an abnormality processing in response to the input of the short detection signal from the short circuit monitoring means. . 遊技媒体検出用電源電圧異常時処理と遊技媒体検出異常時処理とは共通処理である
請求項２記載の遊技機。3. The gaming machine according to claim 2, wherein the processing when the power supply voltage for game medium detection is abnormal and the processing when the game medium detection is abnormal are common processing. 遊技制御手段は、異常時処理にて、異常が生じた旨の報知を行うための処理を実行する
請求項１から請求項３のうちのいずれかに記載の遊技機。The gaming machine according to any one of claims 1 to 3, wherein the game control means executes a process for notifying that an abnormality has occurred in the abnormal-time process. 遊技制御手段は、異常時処理にて、遊技を不能動化するための処理を実行する
請求項１から請求項４のうちのいずれかに記載の遊技機。The gaming machine according to any one of claims 1 to 4, wherein the game control means executes a process for inactivating the game in the abnormal-time process. 遊技制御手段は、遊技制御用マイクロコンピュータに供給される動作用電源電圧が断状態になるまで遊技を不能動化する状態を継続する
請求項５記載の遊技機。6. The game machine according to claim 5, wherein the game control means continues the state of inactivating the game until the operation power supply voltage supplied to the game control microcomputer is turned off. 遊技制御用マイクロコンピュータは入力ポートを含み、
遊技媒体検出用電源電圧低下信号は前記入力ポートに入力され、
前記遊技制御用マイクロコンピュータは、所定期間毎に前記入力ポートの入力を確認することにより前記遊技媒体検出用電源電圧低下信号が入力されたか否かを確認する処理を実行する
請求項１から請求項６のうちのいずれかに記載の遊技機。The game control microcomputer includes an input port,
The game medium detection power supply voltage drop signal is input to the input port,
The said game control microcomputer performs the process which confirms whether the said power supply voltage reduction signal for game media detection was input by confirming the input of the said input port for every predetermined period. 7. The gaming machine according to any one of 6.
JP2002330008A 2002-11-13 2002-11-13 Game machine Withdrawn JP2004159932A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002330008A JP2004159932A (en) 2002-11-13 2002-11-13 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002330008A JP2004159932A (en) 2002-11-13 2002-11-13 Game machine

Publications (1)

Publication Number Publication Date
JP2004159932A true JP2004159932A (en) 2004-06-10

Family

ID=32807837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002330008A Withdrawn JP2004159932A (en) 2002-11-13 2002-11-13 Game machine

Country Status (1)

Country Link
JP (1) JP2004159932A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005058498A (en) * 2003-08-13 2005-03-10 Daiman:Kk Ball sensor device of game machine
JP2006262929A (en) * 2005-03-22 2006-10-05 Daito Giken:Kk Game table
JP2012029827A (en) * 2010-07-30 2012-02-16 Sansei R&D:Kk Game machine
JP2013010027A (en) * 2012-10-17 2013-01-17 Sansei R&D:Kk Game machine
JP2014166416A (en) * 2014-03-26 2014-09-11 Sankyo Co Ltd Game machine
JP2017205603A (en) * 2017-08-30 2017-11-24 株式会社ニューギン Game machine
JP2018075095A (en) * 2016-11-07 2018-05-17 サミー株式会社 Game machine
JP2018075098A (en) * 2016-11-07 2018-05-17 サミー株式会社 Game machine
JP2018075090A (en) * 2016-11-07 2018-05-17 サミー株式会社 Game machine

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005058498A (en) * 2003-08-13 2005-03-10 Daiman:Kk Ball sensor device of game machine
JP2006262929A (en) * 2005-03-22 2006-10-05 Daito Giken:Kk Game table
JP2012029827A (en) * 2010-07-30 2012-02-16 Sansei R&D:Kk Game machine
JP2013010027A (en) * 2012-10-17 2013-01-17 Sansei R&D:Kk Game machine
JP2014166416A (en) * 2014-03-26 2014-09-11 Sankyo Co Ltd Game machine
JP2018075095A (en) * 2016-11-07 2018-05-17 サミー株式会社 Game machine
JP2018075098A (en) * 2016-11-07 2018-05-17 サミー株式会社 Game machine
JP2018075090A (en) * 2016-11-07 2018-05-17 サミー株式会社 Game machine
JP2017205603A (en) * 2017-08-30 2017-11-24 株式会社ニューギン Game machine

Similar Documents

Publication Publication Date Title
JP3768419B2 (en) Game machine
JP4794779B2 (en) Game machine
JP6646933B2 (en) Gaming machine
JP2004159933A (en) Game machine
JP2004159932A (en) Game machine
JP3686037B2 (en) Game machine
JP3588035B2 (en) Gaming machine
JP2004008709A (en) Game machine
JP2001157735A (en) Game machine
JP4031018B2 (en) Game machine
JP3833438B2 (en) Game machine
JP3755637B2 (en) Game machine
JP3686033B2 (en) Game machine
JP2001178890A (en) Game machine
JP4850974B2 (en) Game machine
JP4658177B2 (en) Game machine
JP2004016508A (en) Game machine
JP3857131B2 (en) Game machine
JP2002045547A (en) Game machine
JP4226611B2 (en) Game machine
JP3792476B2 (en) Game machine
JP4795476B2 (en) Game machine
JP2001149622A (en) Game machine
JP3686036B2 (en) Game machine
JP4763082B2 (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051024

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051205

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060125

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080918