JP2004158744A

JP2004158744A - 選択的絶縁方法及び貫通ビアを備えた実装基板

Info

Publication number: JP2004158744A
Application number: JP2002324760A
Authority: JP
Inventors: Mamoru Kurashina; 守倉科; Yasuo Yamagishi; 康男山岸
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-11-08
Filing date: 2002-11-08
Publication date: 2004-06-03
Anticipated expiration: 2022-11-08
Also published as: JP4429585B2

Abstract

【課題】選択的絶縁方法及び貫通ビアを備えた実装基板に関し、導電性の低い基板に設けた貫通ビアホールの側壁に精度良く絶縁被膜を形成する。
【解決手段】少なくとも１０^−８Ｓ・ｃｍ^−１以上且つ１０^５Ｓ・ｃｍ^−１以下の導電性を有する導電性基板１に選択的露出部を形成したのち、選択的露出部の露出表面に帯電した絶縁材料或いはその前駆体のいずれかを電着する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は選択的絶縁方法及び貫通ビアを備えた実装基板に関するものであり、例えば、インターポーザを構成する半導体実装基板等に設けた貫通孔の側壁の露出導電性領域にのみ選択的に薄い絶縁膜を形成するための構成に特徴のある選択的絶縁方法及び貫通ビアを備えた実装基板に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路装置は、半導体集積回路装置を組み込む電子機器等の高性能化や軽薄短小化に伴って微細化・高集積化が進展しているが、それに伴なう信号の高速化に伴ってパッケージ内のスイッチングノイズが無視できなくなってきている。
【０００３】
このような問題に対して、半導体集積回路装置に設ける電源配線やグランド配線等の本数を増やすことで対処しているが、そうすると、外部接続端子の多端子化する必要があり、プリント配線基板等の実装回路基板との接続整合性を取るために、インターポーザ等の中間に設ける実装基板が必要になる。
【０００４】
このような実装基板においては、一方の表面には半導体集積回路装置の外部接続端子に対する接続パッドが設けられ、他方の表面にはプリント回路基板のパッドに対応する接続パッドが設けられており、表裏に設けた接続パッド間は貫通ビアによって接続されている。
【０００５】
このような貫通ビアを形成するためには、貫通ビアホールを絶縁する必要があるが、この貫通ビアホールの絶縁方法は、ビアホールの形成方法によって異なることになる。
【０００６】
ビアホールの形成方法としては、反応性ガスを用いたリアクティブイオンエッチング（ＲＩＥ）を用いる方法やレーザビームを照射する方法があり、前者の方法により貫通孔を形成した場合には、ＣＶＤ法などにより、当該貫通ビアホール内にＳｉＯ_２などの絶縁膜を形成する工程が行われる。
【０００７】
例えば、反応性ガスを用いたＲＩＥを用い貫通孔を形成したのち、ＣＶＤ法などにより、当該貫通ビアホール内にＳｉＯ_２などの絶縁膜を形成する場合、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ：テトラエトキシシラン）−Ｏ_３ＣＶＤ法を用いているが、その場合には比較的長い反応時間と１５０℃以上の比較的高温の熱処理を要する。
【０００８】
さらに、反応装置が大きくなり設置面積、設備コストが大きくなるといった工業的生産性に関する課題や、ＴＥＯＳやＯ_３といった反応性の高いガス中に基板がさらされるため、実装基板に設ける受動素子或いは層間絶縁膜等にポリイミドなどの有機材料を用いている場合、ＴＥＯＳ製膜により膜の分解や劣化が懸念され、さらには、ビア底部およびエッジ部へＣＶＤ膜が回り込みにくいなどの技術的な課題もある。
【０００９】
一方、後者の方法により貫通孔を形成した場合、レーザビーム照射を大気中、即ち、酸化性雰囲気中で行うことにより、貫通ビアホールの形成と同時に当該貫通ビアホール表面にＳｉＯ_２などの絶縁膜を形成することが可能である。
【００１０】
しかし、貫通ビアホールの形成と同時にデブリ（ｄｅｂｒｉｓ）が発生し、発生したデブリが貫通ビアホールの周辺に付着することが問題となる。
【００１１】
特に、シリコン基板にレーザビームを照射して貫通ビアホールを形成する場合、貫通ビアホール周辺へのデブリの付着に加え、シリコン基板の熱歪による割れの発生が問題であった。
【００１２】
デブリの付着を防止すべく、真空中でシリコン基板を裏返しにした状態でレーザビームを照射し、デブリを落下させる手法が考えられるが、真空中では、貫通ビアホールの形成時に、その表面に十分なＳｉＯ_２膜が形成されないという問題がある。
【００１３】
また、熱歪による割れを防止すべく、シリコン基板を水の中に浸した状態でレーザビームを照射する手法が採用される場合があるが、シリコンのデブリは多孔質であるため、水の表面に浮かび上がって、レーザビームを散乱させてしまい、貫通ビアホールの形成が妨げられるという問題がある。
【００１４】
一方、金属板をベースとしたインターポーザにおいては、ポリイミド樹脂を溶解してイオン化したイオン性化合物を電着することにより貫通ビアホールを絶縁体により埋め込んだのち、埋込絶縁体にレーザビームを照射しビアホールを形成し、電解メッキ法によってこのビアホールを埋め込んで導電性ビアを形成することも提案されている（例えば、特許文献１参照）。
【００１５】
【特許文献１】
特開２０００−３４０７０１号公報
【００１６】
【発明が解決しようとする課題】
しかし、上述の電着法を用いた貫通ビアホールの絶縁方法の場合には、充填工程とレーザビームの照射によるビアホールの形成工程との二度の工程が必要になり、工程が複雑化するという問題がある。
【００１７】
また、ベースとして半導体基板等の良導電性の金属より導電率の小さな基板を用いた場合には、電着法により絶縁体を付着させることが非常に困難であり、上述の電着法は、微細化が可能な半導体基板を用いたインターボーザには適用できないという問題がある。
【００１８】
即ち、電着法を用いた場合には、導電性の低い半導体基板に設けた微細な貫通ビアホールの側壁部に精度良く絶縁被膜を設けることは困難であるという問題がある。
【００１９】
また、微細な貫通ビアホールを埋め込んだ絶縁体に、レーザビームの照射によりさらに、貫通ビアホール内に絶縁に充分な膜厚の絶縁膜を残した状態でビアホールを精度良く形成することは非常に困難であるという問題がある。
【００２０】
したがって、本発明は、導電性の低い基板に設けた貫通ビアホールの側壁に精度良く絶縁被膜を形成することを目的とする。
【００２１】
【課題を解決するための手段】
図１は本発明の原理的構成図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
上記目的を達成するため、本発明は、選択的絶縁方法において、少なくとも１０^−８Ｓ・ｃｍ^−１以上且つ１０^５Ｓ・ｃｍ^−１以下の導電率を有する導電性基板１に選択的露出部を形成する工程、前記選択的露出部の露出表面に帯電した絶縁材料或いはその前駆体のいずれかを電着する工程とを有することを特徴とする。
【００２２】
このように、少なくとも１０^−８Ｓ・ｃｍ^−１以上且つ１０^５Ｓ・ｃｍ^−１以下の導電率を有する導電性基板１の場合にも、電着法を用いることにより、室温において選択的に絶縁被膜３を形成することができ、寧ろ、導電性が低いことにより、膜厚の制御性が高まる。
この場合、堆積させた絶縁材料もしくはその前駆体を加熱することにより絶縁被膜３の膜質を改善することが望ましい。
なお、絶縁被膜３がポリイミド膜の場合、イオン化させたポリイミドが絶縁材料であり、イオン化させたポリアミック酸が前駆体となる。
【００２３】
また、上述の選択的絶縁方法において、選択的露出部を貫通孔２とし、絶縁被膜３を中空状の絶縁被膜とすることが最も典型的な態様であり、貫通孔２の内部を完全に埋め込むことなく、導電性の貫通ビアを埋め込む空間を有する中空状の絶縁被膜３を精度良く形成することができ、それによって、レーザビームの照射等によるビアホールの形成工程が不要になる。
【００２４】
また、貫通孔２の形成工程の前に、貫通孔２を充填する貫通ビアと導通すべき導電性基板１の一方の表面を絶縁する絶縁膜４の一部に開口部５を形成したのち、開口部５に接するように電極６を形成する際に、導電性基板１の他方の面から前記開口部５よりも大きな表面積を持ち且つ開口部５及び電極６に接する貫通孔２を形成することにより、基板の上下の面の電極６と接続する貫通ビアを簡単に形成することができる。
【００２５】
この場合、選択的露出部の露出表面に帯電した絶縁材料或いはその前駆体のいずれかを電着する前に、露出表面に自然形成されている絶縁被膜３を除去することが望ましく、それによって、少なくとも１０^−８Ｓ・ｃｍ^−１以上且つ１０^５Ｓ・ｃｍ^−１以下の導電率を有する導電性基板１の場合にも、電着法を用いて精度良く所定の膜厚の絶縁膜４を形成することができる。
【００２６】
また、導電性基板１として、１０^−８Ｓ・ｃｍ^−１以上の導電率を有する半導体基板とすることにより、即ち、微細加工技術が進んでいる半導体基板を用いることにより実装基板の微細加工精度を高めることができる。
【００２７】
また、絶縁被膜３としては、上記特許文献１に開示されている電着可能な樹脂であれば何でも良いが、ポリイミド或いはポリエーテルイミドのいずれかが望ましい。
【００２８】
上述の選択的絶縁方法を用いることにより、絶縁処理した貫通ビアを備えた実装基板を高スループットで製造することができ、実装基板の低コスト化が可能になる。
【００２９】
【発明の実施の形態】
ここで、図３及び図４を参照して、本発明の第１の実施の形態を説明するが、その前に、図２を参照して、電着液の作製方法を説明する。
図２参照
図２は電着液の作製方法の説明図であり、３００ｍｌの３ツ口フラスコ１１にメカニカルスターラー１３、還流管１４、および反応系の加熱用としてシリコンオイルからなる油浴２０をセットした。
この場合、油浴槽１９内に収容した油浴２０を温度計２１で温度を監視しながらヒータ２２により加熱する。
【００３０】
この３ツ口フラスコ１１内に有機溶剤１７としてＮＭＰを８２．５ｇを収容し、油浴２０により８０〜８５℃に温度を保持しつつ、コック１５を介して還流管１４にＮ_２ガス１６を導入し加圧した状態で、ポリエーテルイミド（ＵＬＴＥＭ１０００：ＧＥＣプラスチック製商品名）１８を４０ｇ、サンプル投入口１２からを徐々に加え、有機溶剤１７に溶解させる。
【００３１】
次いで、コック１５を介して還流管１４にＮ_２ガス１６を導入し加圧した状態で、サンプル投入口１２からアセトフェノン１０．５ｇを加えたのち、反応系を８０〜８５℃に温度を保持しつつ、１８．９ｍｇのＮ−メチルピぺラジンを６１．８ｇのアセトフェノンに溶解させた溶液を調製し、サンプル投入口１２から滴下ロートを用い４５分かけて加え、このまま、油浴２０を１１０℃に昇温させて２．５時間放置する。
【００３２】
次いで、反応液６０ｇを分取し、アセトフェノン１２ｇ＋２．９６ｇ５０ｗｔ％乳酸水溶液を添加したのち、反応液を激しく撹拌しながら７８ｇの脱イオン交換水を１０分間かけて加え、これにより、乳白色のエマルジョン電着液を作製した。
【００３３】
図３参照
図３は電着装置の概念的構成図であり、電着槽３１中に上述の電着液３２の収容し、アノードとしてＡｌ電極３３を用い、カソードとして電着対象となる試料３４を用い、Ａｌ電極３３と試料３４との間に電源３５より電圧を印加してカチオン化したポリエーテルイミド分子３６、即ち、ポリエーテルイミド前駆体を試料３４の導電性表面に電着する。
なお、ここでは、試料３４としてはシリコン基板を用いる。
【００３４】
次に、図４を参照して、本発明の第１の実施の形態の電着方法を説明する。
図４（ａ）参照
まず、基板前処理として、１ｃｍ角のＡｌ電極を１０％Ｈ_２ＳＯ_４水溶液中に５分間浸漬し、１ｃｍ角のシリコン基板４１を５０％ＨＦ水溶液中に２０分間浸漬する。
この処理によりシリコン基板４１の自然酸化膜４２等が除去されることによって、シリコン基板４１の表面抵抗が、数ＭΩから、数ＫΩに低下することが確認された。
【００３５】
図４（ｂ）参照
次いで、Ａｌ電極及びシリコン基板４１を、図３に示した電着装置の電着槽内に浸漬し、Ａｌ電極及びシリコン基板４１との間に電源から１０Ｖ，１５Ｖ，２０Ｖの電圧を２分間印加し、ポリエーテルイミドの電着を行ったところ、２０Ｖの電圧を印加した場合に、シリコン基板４１の表面に半透明茶色で厚さが、例えば、５μｍ程度のポリエーテルイミド前駆体膜４３を電着することができた。
【００３６】
図４（ｃ）参照
次いで、ポリエーテルイミド前駆体膜４３を電着したシリコン基板４１をイナートオーブンにより２５０〜４００℃、例えば、３００℃で２時間加熱して熱硬化させたところ、透明フィルム状の良好なポリエーテルイミド膜４４を析出させることができた。
このポリエーテルイミド４４で被覆されたシリコン基板４１の表面抵抗は数ＧΩまで向上し、十分な絶縁性が確保されていると考えられる。
【００３７】
このように、シリコン基板４１に前処理を施し、シリコン基板４１の表面の自然酸化膜を予め除去することによって、従来、困難であると考えられていた導電率が１０^５Ｓ・ｃｍ^−１以下のシリコン基板４１に対しても電着法によってポリエーテルイミド膜４４を形成することが可能になった。
【００３８】
また、シリコン基板４１の表面に選択的にレジストパターンや絶縁膜パターンを設けておくことによって、選択的に所望の膜厚に絶縁膜を形成することが可能になる。
【００３９】
また、あまり高い絶縁耐圧を必要としない場合には、ポリエーテルイミド前駆体膜４３を電着したのち、乾燥させるだけで絶縁膜とすることができ、それによって、低温プロセスで絶縁膜を形成することが可能になる。
【００４０】
次に、図５を参照して、本発明の第２の実施の形態を説明する。
図５（ａ）参照
まず、１５０μｍの厚さで直径が３インチのシリコン基板５１の表面にＳｉＯ_２膜５２を設けたのち、半径が１５０μｍの貫通孔５３を設けるとともに、シリコン基板５１の表面のＳｉＯ_２膜５２の一部を除去して外部電源接続部５４を形成する。
【００４１】
次いで、基板前処理として、直径が３インチのＡｌ電極を１０％Ｈ_２ＳＯ_４水溶液中に５分間浸漬し、シリコン基板５１を５０％ＨＦ水溶液中に２０分間浸漬する。
この処理によりシリコン基板５１に設けた貫通孔５３の側壁及び外部電源接続部５４の表面に形成されている自然酸化膜等が除去されることによって、シリコン基板５１の表面抵抗が、数ＭΩから、数ＫΩに低下することが確認された。
【００４２】
図５（ｂ）参照
次いで、Ａｌ電極及びシリコン基板５１を、図３に示した電着装置の電着槽内に４ｃｍ隔てて浸漬し、Ａｌ電極及びシリコン基板５１との間に電源から５０Ｖ，７５Ｖ，１００Ｖの電圧を２分間印加し、ポリエーテルイミドの電着を行ったところ、７５Ｖ以上の電圧を印加した場合に、シリコン基板５１の表面に半透明茶色のポリエーテルイミド前駆体膜５５を電着することができた。
【００４３】
図５（ｃ）参照
次いで、ポリエーテルイミド前駆体膜５５を電着したシリコン基板４１をイナートオーブンにより２５０〜４００℃、３００℃で２時間加熱して熱硬化させたところ、透明フィルム状の良好なポリエーテルイミド膜５６を析出させることができた。
このポリエーテルイミド膜５６で被覆されたビア間絶縁抵抗は数ＧΩまで向上し、十分なビア間絶縁性が確保されていると考えられる。
【００４４】
このように、本発明の第２の実施の形態においては、低導電率のシリコン基板を用いることにより、貫通孔５３を完全に埋め込むことなく、側壁にのみ選択的に絶縁膜を形成することが可能になり、それによって、レーザビームの照射等によって電着させた絶縁膜のビアホールを形成する必要がなくなる。
【００４５】
次いで、図６及び図７を参照して、本発明の第３の実施の形態を説明する。
図６（ａ）参照
まず、１５０μｍの厚さで直径が３インチのシリコン基板６１の表面にＳｉＯ_２膜６２を設けたのち、一方の面のＳｉＯ_２膜６２に開口部を設け選択電解メッキ法によりＣｕからなる突起電極６３を設け、次いで、他方の面からエッチングすることによって、突起電極６３の突起部６４より径の大きな貫通孔６５を形成し、突起部６４及びその周囲のＳｉＯ_２膜６２を露出させるとともに、シリコン基板６１の表面のＳｉＯ_２膜６２の一部を除去して外部電源接続部６６を形成する。。
なお、この場合の貫通孔６５は、シリコン基板６１の表裏を貫通していることを意味する。
【００４６】
次いで、基板前処理として、直径が３インチのＡｌ電極を１０％Ｈ_２ＳＯ_４水溶液中に５分間浸漬し、シリコン基板６１を５０％ＨＦ水溶液中に２０分間浸漬する。
この処理によりシリコン基板６１に設けた貫通孔６５の側壁及び外部電源接続部６６の表面に形成されている自然酸化膜等が除去されることによって、シリコン基板６１の表面抵抗が、数ＭΩから、数ＫΩに低下することが確認された。
【００４７】
図６（ｂ）参照
次いで、Ａｌ電極及びシリコン基板６１を、図３に示した電着装置の電着槽内に４ｃｍ隔てて浸漬し、Ａｌ電極及びシリコン基板６１との間に電源から５０Ｖ，７５Ｖ，１００Ｖの電圧を２分間印加し、ポリエーテルイミドの電着を行ったところ、７５Ｖ以上の電圧を印加した場合に、シリコン基板６１の表面に半透明茶色のポリエーテルイミド前駆体膜６７を電着することができた。
【００４８】
図６（ｃ）参照
次いで、ポリエーテルイミド前駆体膜６７を電着したシリコン基板６１をイナートオーブンにより２５０〜４００℃、３００℃で２時間加熱して熱硬化させたところ、透明フィルム状の良好なポリエーテルイミド膜６８を析出させることができた。
このポリエーテルイミド膜６８で被覆されたビア間絶縁抵抗は数ＧΩまで向上し、十分なビア間絶縁性が確保されていると考えられる。
【００４９】
図７（ｄ）参照
次いで、貫通孔６５が形成された側の全面にスパッタリング法により厚さが、例えば、８０ｎｍのＣｒ膜及び厚さが、例えば、５００ｎｍのＣｕを順次堆積させてＣｒＣｕシード層６９を形成したのち、貫通孔６５の部分のみ露出したレジストパターン７０を形成し、次いで、電流値０．５Ａで１２時間定電流を流す電解メッキによりＣｕ貫通ビア７１を形成する。
【００５０】
図７（ｅ）参照
次いで、レジストパターン７０を剥離したのち、１０％Ｈ_２ＳＯ_４で処理することによって露出するＣｒＣｕシード層６９を除去する。
【００５１】
図７（ｆ）参照
次いで、ＬＳＩチップ７２に設けたハンダバンプ７３とＣｕ貫通ビア７１とを電気的に接続することによって、インターポーザとなるシリコン基板６１にＬＳＩチップ７２を実装することができる。
【００５２】
このように、本発明の第３の実施の形態においては、貫通孔６５の径を突起電極６３の突起部６４の径より大きく形成しているので、突起部６４上にポリエーテルイミド前駆体膜６７が電着することがなく、特別な処理を施すことなく、電解メッキ法によって突起部６４と電気的に接続するＣｕ貫通ビア７１を形成することが可能になる。
【００５３】
以上、本発明の各実施の形態を説明したが、本発明は各実施の形態に記載した構成及び条件に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態においては、有機溶剤に溶解させた絶縁材料の前駆体であるポリエーテルイミドをイオン（カチオン）化し、電解質水溶液に分散させることでコロイド状のエマルジョンを作製し、ポリエーテルイミド電着液を作製しているが、ポリエーテルイミド電着液に限られるものではなく、絶縁材料としてポリイミドを用いてポリイミド電着液としても良いものである。
この場合、分子構造が異なるだけで、工程及び反応原理は同様である。
【００５４】
また、上記の各実施の形態においては、基板前処理工程において、シリコン基板の表面に形成された酸化膜をＨＦによるウエットエッチングにより除去しているが、ＨＦ以外の他の無機酸でも良く、場合によっては、有機エッチング液を用いても良いものである。
【００５５】
また、基板としては、シリコン基板に限られるものではなく、熱膨張率等を考慮する場合には、ＬＳＩチップと同じ材料で構成することが望ましく、ＧａＡｓ系の高周波半導体デバイスを実装するインターポーザを構成する場合にはＧａＡｓ基板を用いても良いものである。
【００５６】
ここで、再び図１を参照して、改めて本発明の詳細な特徴を説明する。
再び、図１参照
（付記１）少なくとも１０^−８Ｓ・ｃｍ^−１以上且つ１０^５Ｓ・ｃｍ^−１以下の導電率を有する導電性基板１に選択的露出部を形成する工程、前記選択的露出部の露出表面に帯電した絶縁材料或いはその前駆体のいずれかを電着する工程と、前記絶縁材料もしくはその前駆体を加熱することにより絶縁被膜３を形成する工程とを有することを特徴とする選択的絶縁方法。
（付記２）上記絶縁材料或いはその前駆体のいずれかを電着した後、前記絶縁材料もしくはその前駆体を加熱する工程とを有することを特徴とする付記１記載の選択的絶縁方法。
（付記３）上記選択的露出部が貫通孔２であることを特徴とする付記２記載の選択的絶縁方法。
（付記４）上記貫通孔２の形成工程の前に、前記貫通孔２を充填する貫通ビアと導通すべき導電性基板１の一方の表面を絶縁する絶縁膜４の一部に開口部５を形成する工程と、前記開口部５に接するように電極６を形成する工程とを有し、且つ、前記貫通孔２の形成工程が、前記導電性基板１の他方の面から前記開口部５よりも大きな表面積を持ち且つ前記開口部５及び電極６に接する貫通孔２を形成する工程であることを特徴とする付記３記載の選択的絶縁方法。
（付記５）上記選択的露出部の露出表面に帯電した絶縁材料或いはその前駆体のいずれかを電着する前に、前記露出表面に形成されている絶縁被膜３を除去する工程を有していることを特徴とする付記１乃至４のいずれか１に記載の選択的絶縁方法。
（付記６）上記導電性基板１が、１０^−８Ｓ・ｃｍ^−１以上の導電率を有する半導体基板であることを特徴とする付記１乃至５のいずれか１に記載の選択的絶縁方法。
（付記７）上記絶縁被膜３が、ポリイミド或いはポリエーテルイミドのいずれかからなることを特徴とする付記１乃至６のいずれか１に記載の選択的絶縁方法。
（付記８）付記３乃至７のいずれか１に記載の選択的絶縁方法により絶縁処理した貫通ビアホールを有することを特徴とする貫通ビアを備えた実装基板。
【００５７】
【発明の効果】
本発明によれば、基板を前処理することにより、導電性の低い基板を用いた場合にも電着法によって選択的に絶縁膜を形成することが可能になり、特に、貫通孔の絶縁化処理に適用することによって貫通孔の側壁部にのみ選択的に所望の膜厚の絶縁被膜を形成することができ、それによって、レーザビームの照射等によるビアホールの形成工程が不要になるので製造工程を簡素化することができ、それによって、インターポーザ等の実装基板の低コスト化が可能になる。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】電着液の作製方法の説明図である。
【図３】電着装置の概念的構成図である。
【図４】本発明の第１の実施の形態の製造工程の説明図である。
【図５】本発明の第２の実施の形態の製造工程の説明図である。
【図６】本発明の第３の実施の形態の途中までの製造工程の説明図である。
【図７】本発明の第３の実施の形態の図６以降の製造工程の説明図である。
【符号の説明】
１導電性基板
２貫通孔
３絶縁被膜
４絶縁膜
５開口部
６電極
１１３ツ口フラスコ
１２サンプル投入口
１３メカニカルスターラー
１４還流管
１５コック
１６Ｎ_２ガス
１７有機溶剤
１８ポリエーテルイミド
１９油浴槽
２０油浴
２１温度計
２２ヒータ
３１電着槽
３２電着液
３３Ａｌ電極
３４試料
３５電源
３６カチオン化したポリエーテルイミド分子
４１シリコン基板
４２自然酸化膜
４３ポリエーテルイミド前駆体膜
４４ポリエーテルイミド膜
５１シリコン基板
５２ＳｉＯ_２膜
５３貫通孔
５４外部電源接続部
５５ポリエーテルイミド前駆体膜
５６ポリエーテルイミド膜
６１シリコン基板
６２ＳｉＯ_２膜
６３突起電極
６４突起部
６５貫通孔
６６外部電源接続部
６７ポリエーテルイミド前駆体膜
６８ポリエーテルイミド膜
６９ＣｒＣｕシード層
７０レジストパターン
７１Ｃｕ貫通ビア
７２ＬＳＩチップ
７３ハンダバンプ

Claims

少なくとも１０^−８Ｓ・ｃｍ^−１以上且つ１０^５Ｓ・ｃｍ^−１以下の導電率を有する導電性基板に選択的露出部を形成する工程、前記選択的露出部の露出表面に帯電した絶縁材料或いはその前駆体のいずれかを電着する工程とを有することを特徴とする選択的絶縁方法。
上記選択的露出部が貫通孔であることを特徴とする請求項１記載の選択的絶縁方法。
上記貫通孔の形成工程の前に、前記貫通孔を充填する貫通ビアと導通すべき導電性基板の一方の表面を絶縁する絶縁膜の一部に開口部を形成する工程と、前記開口部に接するように電極を形成する工程とを有し、且つ、前記貫通孔の形成工程が、前記導電性基板の他方の面から前記開口部よりも大きな表面積を持ち且つ前記開口部及び電極に接する貫通孔を形成する工程であることを特徴とする請求項２記載の選択的絶縁方法。
上記選択的露出部の露出表面に帯電した絶縁材料或いはその前駆体のいずれかを電着する前に、前記露出表面に形成されている絶縁被膜を除去する工程を有していることを特徴とする請求項１乃至３のいずれか１項に記載の選択的絶縁方法。
請求項２乃至４のいずれか１項に記載の選択的絶縁方法により絶縁処理した貫通ビアホールを有することを特徴とする貫通ビアを備えた実装基板。