JP2004153411A - 多値出力半導体装置,インクジェット記録装置 - Google Patents
多値出力半導体装置,インクジェット記録装置 Download PDFInfo
- Publication number
- JP2004153411A JP2004153411A JP2002314341A JP2002314341A JP2004153411A JP 2004153411 A JP2004153411 A JP 2004153411A JP 2002314341 A JP2002314341 A JP 2002314341A JP 2002314341 A JP2002314341 A JP 2002314341A JP 2004153411 A JP2004153411 A JP 2004153411A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- semiconductor device
- output semiconductor
- capacitive load
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】容量性負荷への印加電位を複数段階に切り替える電位切切替え半導体の小型化と省電力化とを行う。
【解決手段】電位の異なる複数の電位源1〜4それぞれに接続され半導体上に形成された複数のスイッチング素子SW1〜SW4により,電位源のいずれをかを選択して容量性負荷CLへの印加電位Voを複数段階に切り替える多値出力半導体装置Xにおいて,前記スイッチング素子のうち,低電位側のものSW1,SW2をNチャンネル電界効果型トランジスタとし,高電位側のものSW3,SW4をPチャンネル電界効果型トランジスタとする。Nチャンネル電界効果型トランジスタのバックバイアスを電位源の電位のうちの最低電位V1と等しい、もしくは、それよりも低い電位Vssとし,Pチャンネル電界効果型トランジスタのバックバイアスを電位源の電位のうちの最高電位V4と等しい、もしくは、それよりも高い電位VHとする。
【選択図】図1
【解決手段】電位の異なる複数の電位源1〜4それぞれに接続され半導体上に形成された複数のスイッチング素子SW1〜SW4により,電位源のいずれをかを選択して容量性負荷CLへの印加電位Voを複数段階に切り替える多値出力半導体装置Xにおいて,前記スイッチング素子のうち,低電位側のものSW1,SW2をNチャンネル電界効果型トランジスタとし,高電位側のものSW3,SW4をPチャンネル電界効果型トランジスタとする。Nチャンネル電界効果型トランジスタのバックバイアスを電位源の電位のうちの最低電位V1と等しい、もしくは、それよりも低い電位Vssとし,Pチャンネル電界効果型トランジスタのバックバイアスを電位源の電位のうちの最高電位V4と等しい、もしくは、それよりも高い電位VHとする。
【選択図】図1
Description
【0001】
【発明の属する技術分野】
本発明は,電位の異なる複数の電源それぞれに接続され半導体上に形成された複数のスイッチング素子により,電源のいずれかを選択して所定の容量性負荷への印加電位を複数段階に切り替える多値出力半導体,及びそれを具備するインクジェット記録装置に関するものである。
【0002】
【従来の技術】
電子部品の中には,例えば,インクジェット記録装置におけるインク吐出用ノズルの圧力調節を行う圧電振動子や,多段階の階調表示が可能なアクティブマトリクス型液晶表示パネル等のように,その駆動電源の電位(印加電位)を多段階に切り替えて用いるものがある。
このような電子部品に対する電源回路では,電位の異なる複数の電源それぞれに接続され半導体上(半導体基板上)に形成された複数のスイッチング素子により,前記電源のいずれかを選択して負荷(前記圧電振動子等)への印加電位を複数段階に切り替える多値出力型の半導体装置(以下,多値出力半導体装置という)が用いられる。また,インクジェット記録装置における前記圧電振動子等は,容量性負荷であるため,前記印加電位の切替えの際に充放電を行う必要がある。このような容量性負荷への印加電位を複数段階に切り替える多値出力半導体装置に用いられる前記スイッチング素子は,電源側から負荷側へ,及び負荷側から電源側への双方向に電流を流せるものである必要がある。このようなスイッチング素子としては,従来,例えば特許文献1に示されるように,Nチャンネル及びPチャンネルの2つのFET(電界効果型トランジスタ:Field Effect Transistor)を並列接続した2チャンネルのアナログスイッチが広く用いられている。FETは,そのゲート電極に電圧(電位)を印加するだけで,ゲート電流を流すことなく動作させることができるため通常のトランジスタに比べて消費電力が小さい。
また,特許文献2には,容量性負荷に蓄えられた電力を,その放電過程においてトランスを介して回収する技術が示されている。
【0003】
【特許文献1】
特開平5−265410号公報
【特許文献2】
特開平11−314364号公報
【0004】
【発明が解決しようとする課題】
しかしながら,装置の小型化及び省電力化が進む中で,前記多値出力半導体装置についても,より小型化及び省電力化を図る必要があるという課題が生じている。
従って,本発明は上記事情に鑑みてなされたものであり,その目的とするところは,容量性負荷への印加電位を複数段階に切り替える多値出力半導体装置において,装置の小型化と省電力化とが可能な多値出力半導体装置,及びそれを具備するインクジェット記録装置を提供することにある。
【0005】
【課題を解決するための手段】
上記目的を達成するために本発明は,電位の異なる複数の電源それぞれに接続され半導体上に形成された複数のスイッチング素子により,前記電源のいずれかを選択して所定の容量性負荷への印加電位を複数段階に切り替える多値出力半導体装置において,前記スイッチング素子の1又は複数が単一チャンネルの電界効果型トランジスタからなることを特徴とする多値出力半導体装置として構成されるものである。
このように,前記スイッチング素子が単一チャンネル(Nチャンネルのみ又はPチャンネルのみ)のFET(電界効果型トランジスタ:Field Effect Transistor)であるので,従来用いられている2チャンネルのアナログスイッチ(Nチャンネル及びPチャンネルの2つのFETを並列接続したアナログスイッチ)を用いる場合に比べ,基板(半導体装置)上での素子の占有面積を大幅に小さく(小型化)できるという効果を奏する。この効果は,負荷への前記印加電位の切替え段階数が多くなるほど顕著となる。
【0006】
また,前記単一チャンネルの電界効果型トランジスタ(FET)のうち,複数の前記電源のうち低電位側の前記電源に接続されるものにNチャンネル電界効果型トランジスタを有しており,高電位側の前記電源に接続されるものにPチャンネル電界効果型トランジスタを有しているものが考えられる。この場合においても,必ずしも全てを単一チャンネルのFETとすることに限るものでなく,例えば,中間付近の電位の電源に接続される前記スイッチング素子については,Nチャンネル及びPチャンネルの2つのFETを並列接続した従来用いられている2チャンネルのアナログスイッチとする等の構成も考えられる。
ここで,NチャンネルFETでは,そのゲート電位をそのFETに接続するソース側の電位(前記電源の電位又は前記容量性負荷の電位)とそのFETにおける所定のしきい値電圧(素子しきい値電圧)との和の電位(動作電圧)以上の電位とすることでON状態となる。従って,NチャンネルFETでは,ソース側の電位が高いほど,より高いゲート電位が必要となる。一方,PチャンネルFETでは,そのゲート電位をそのFETに接続する電位源の電位(前記電源の電位又は前記容量性負荷の電位)からそのFETにおける前記素子しきい値電圧を差し引いた電位(動作電圧)以下の電位とすることでON状態となる。従って,PチャンネルFETでは,ソース側の電位が低いほど,より低いゲート電位が必要となる。
従って,低電位側の電源に接続される前記スイッチング素子をNチャンネルFETとすることにより,その動作電圧(ONさせるために必要なゲート電圧)を比較的低く抑えられるので,特別に高電位の電源を設ける必要がなくなる。また,高電位側の電源に接続される前記スイッチング素子をPチャンネルFETとすることにより,その動作電圧(ONさせるために必要なゲート電圧)を比較的高くできるので,特別に微小電圧の電源や負電圧の電源を設ける必要がなくなる。
【0007】
さらに,前記Nチャンネル電界効果型トランジスタのバックバイアスを前記電源の電位のうちの最低電位と等しい,若しくはそれよりも低い電位に設定することや,前記Pチャンネル電界効果型トランジスタのバックバイアスを前記電源の電位のうちの最高電位と等しい,若しくはそれよりも高い電位に設定することが考えられる。
これにより,複数の前記スイッチング素子それぞれにおいて,前記電源に接続される側の電極と,前記容量性負荷側に接続される電極との間において電流の双方向性が得られるとともに,当該半導体装置(半導体基板)に他の素子や回路から加えられるバイアスの影響が緩和され,前記スイッチング素子のしきい値電圧が安定する。該しきい値電圧の安定のためには,NチャンネルFETである低電位側の前記スイッチング素子のバックバイアスは,当該半導体装置で用いられる電気信号の電圧のうち最低位の電位(例えば,接地電位等)に設定し,PチャンネルFETである高電位側の前記スイッチング素子のバックバイアスは,当該半導体装置で用いられる電気信号の電圧のうち最高位の電位(例えば,主電源の電位等)に設定することが望ましい。
【0008】
ここで,複数の前記電源のうちの1つの電位を接地電位とすれば,前記容量性負荷に蓄積された電力を完全放電することができる。
また,前記多値出力半導体装置を複数集積化した多値出力半導体装置として構成すればより小型化できる。
さらに,前記電源と前記容量性負荷とが接続され,かつ,容量性負荷が放電過程であるときに,該電源が該容量性負荷から電力を回収する電力回収手段を具備するものであれば,より省電力化が可能となる。
【0009】
また,本発明は,前記多値出力半導体装置を具備するインクジェット記録装置として捉えてもよい。
即ち,インク吐出用ノズルの圧力調節を行う圧電振動子を具備するインクジェット記録装置において,前記多値出力半導体装置のいずれかを具備し,前記容量性負荷が,前記圧電振動子であることを特徴とするインクジェット記録装置である。
これにより,小型かつ省電力のインクジェット記録装置を構成することが可能となる。
【0010】
【発明の実施の形態】
以下添付図面を参照しながら,本発明の実施の形態及び実施例について説明し,本発明の理解に供する。尚,以下の実施の形態及び実施例は,本発明を具体化した一例であって,本発明の技術的範囲を限定する性格のものではない。
ここに,図1は本発明の実施の形態に係る多値出力半導体装置Xの回路図,図2は本発明の実施の形態に係る多値出力半導体装置Xの基板断面を模式的に表した図,図3は本発明の実施の形態に係る多値出力半導体装置Xへ電源を供給する電位源の回路図,図4は本発明の実施の形態に係る多値出力半導体装置Xによる容量性負荷の充電及び放電の過程を表すタイムチャート,図5は本発明の実施例に係る多値出力半導体装置X1の回路図,図6は本発明の実施例に係る多値出力半導体装置X1におけるスイッチング素子の1つに接地電位を接続した場合の容量性負荷への印加電位の変化を表すタイムチャート,図7は本発明の実施例に係る多値出力半導体装置の電位源の回路図である。
【0011】
まず,図1に示す回路図を用いて,本発明の実施の形態に係る多値出力半導体装置X(以下,半導体装置Xという)の回路構成について説明する。
半導体装置Xは,4つのスイッチング素子SW1〜SW4と,該スイッチング素子SW1〜SW4それぞれのゲート電極にON/OFFを切替えるためのゲート信号(電圧)Gs1〜Gs4を出力するゲート駆動回路GTを具備している。前記スイッチング素子SW1〜SW4は単一チャンネル(Nチャンネルのみ又はPチャンネルのみ)のFET(電界効果型トランジスタ:Field Effect Transistor,本実施の形態ではMOS型を採用)であり,前記ゲート信号Gs1〜Gs4として所定の電位(電圧)を印加してもバイポーラトランジスタにおけるベース電流のような定常的な電流がゲートに流れることがなく消費電力が少ない。さらに,前記スイッチング素子SW1〜SW4の残りの一方の電極(ゲート電極以外の電極の一方)には,それぞれ異なる電位V1〜V4の定電圧電源(電位源1〜電位源4)が接続されてており,他方の電極には容量性負荷CLが接続されている。ここで,前記各電位V1〜V4は,Vss(接地電位)<V1<V2<V3<V4<VH(半導体装置Xの主電源の電位)の関係を有している。また,容量性負荷CLとしては,例えば,インクジェット記録装置におけるインク吐出用ノズルの圧力調節を行う圧電振動子等が考えられる。
前記スイッチング素子SW1〜SW4のうち,低電位側の2つ(V1,V2)の電位源に接続される前記スイッチング素子SW1,SW2はNチャンネルFETであり,残りの高電位側の2つ(V3,V4)の電位源に接続される前記スイッチング素子SW3,SW4はPチャンネルFETである。
さらに,NチャンネルFETである前記スイッチング素子SW1,SW2のバックバイアスは接地電位Vss(電位V1〜V4のうちの最低電位等しい,若しくはそれよりも低い電位)に設定(P型半導体基板にVssが印加)され,PチャンネルFETである前記スイッチング素子SW3,SW4のバックバイアスは主電源の電位VH(電位V1〜V4のうちの最高電位と等しい,若しくはそれよりも高い電位)に設定(N型半導体基板にVHが印加)されている。
これにより,前記スイッチング素子SW1〜SW4それぞれにおいて,前記電位源1〜4(電位V1〜V4)に接続される側の電極と,容量性負荷CL側に接続される電極との間において電流の双方向性が得られるとともに,本半導体装置X(半導体基板)が他の素子や回路から加えられるバイアスの影響が緩和され,前記スイッチング素子SW1〜SW4のしきい値電圧が安定する。該しきい値電圧の安定のためには,NチャンネルFETである前記スイッチング素子SW1,SW2のバックバイアスは,当該半導体装置Xで用いられる電気信号の電圧のうち最低位の電位(ここでは,接地電位Vss)に設定し,PチャンネルFETである前記スイッチング素子SW3,SW4のバックバイアスは,当該半導体装置Xで用いられる電気信号の電圧のうち最高位の電位(ここでは,主電源の電圧VH)に設定することが望ましい。
一方,前記ゲート駆動回路GTは,外部の制御装置等から入力パルス信号CKが入力されるごとに,前記スイッチング素子SW1〜SW4のいずれか1つのみをSW1→SW2→SW3→SW4→SW3→SW2→SW1→SW2…の順にON状態(動作状態)とするように前記ゲート信号Gs1〜Gs4を出力するよう構成されている。
このように,複数の前記スイッチング素子SW1〜SW4がON/OFF切替えされることにより,前記電位源1〜4のいずれかが選択されて容量性負荷CLへの印加電位Vo(印加電圧)が複数段階(V1,V2,V3,V4の4段階)に切替えられる。
【0012】
ここで,NチャンネルFETでは,そのゲート電位VngをそのFETに接続するソース側の電位Vni(V1若しくはV2,又は前記容量性負荷CLの電位に相当)とそのFETにおける所定のしきい値電圧Vn0(素子しきい値電圧)との和の電位(動作電圧)以上の電位とすることでON状態となる(Vng≧Vni+Vn0)。従って,NチャンネルFETでは,ソース側の電位Vniが高いほど,より高いゲート電位Vngが必要となる。
また,PチャンネルFETでは,そのゲート電位VpgをそのFETに接続する電位源の電位Vpi(V3若しくはV4,又は前記容量性負荷CLの電位に相当)からそのFETにおける前記素子しきい値電圧Vp0を差し引いた電位(動作電圧)以下の電位とすることでON状態となる(Vpg≦Vpi−Vp0)。従って,PチャンネルFETでは,ソース側の電位Vpiが低いほど,より低いゲート電位Vpgが必要となる。
従って,図1,図2に示したように,前記スイッチング素子SW1〜SW4のうち,低電位側の電位源に接続される前記スイッチング素子SW1,SW2をNチャンネルFETとすることにより,前記スイッチング素子SW1,SW2の動作電圧(ONさせるために必要なゲート電圧)を比較的低く抑えられるので,特別に高電位の電源を設ける必要がなくなる。
また,高電位側の電位源に接続される前記スイッチング素子SW3,SW4をPチャンネルFETとすることにより,前記スイッチング素子SW3,SW4の動作電圧(ONさせるために必要なゲート電圧)を比較的高くできるので,特別に微小電圧の電源や負電圧の電源を設ける必要がなくなる。
【0013】
図2は,半導体装置Xの基板断面を模式的に表した図である。
図2に示すように,半導体装置Xは半導体基板として構成され,P型半導体基板(P sub)上に,前記スイッチング素子SW1,SW2(NチャンネルMOSFET)を構成するそれぞれ2つのN+拡散S1n,S2nと,該それぞれ2つのN+拡散S1N,S2Nの間に挟まれるP型半導体部分の表層に酸化絶縁膜S1z,S2zを介してゲート電極S1g,S2gが設けられている。
さらに,P型半導体基板(P sub)には,NV半導体層(N well)が形成され,該N型半導体層(N well)上に,前記スイッチング素子SW3,SW4(PチャンネルMOSFET)を構成するそれぞれ2つのP+拡散S3p,S4pと,該それぞれ2つのP+拡散S3p,S4pの間に挟まれるN型半導体部分の表層に酸化絶縁膜S3z,S4zを介してゲート電極S3g,S4gが設けられている。ここで,前記N+拡散S1n,S2n及び前記P+拡散S3p,S4pが,前記スイッチング素子SW1〜SW4のゲート電極以外の電極(ソース側又はドレイン側の電極)となる。また,前記スイッチング素子SW1,SW2のバックバイアスを設定(印加)するため,前記P型半導体基板(P sub)がVssに接続され,前記スイッチング素子SW3,SW4のバックバイアスを設定するため,前記N型半導体層(N well)がVHに接続されている。
このように,前記スイッチング素子SW1〜SW4が,単一チャンネル(Nチャンネルのみ又はPチャンネルのみ)のFETであるので,従来用いられている2チャンネルのアナログスイッチ(Nチャンネル及びPチャンネルの2つのFETを並列接続したアナログスイッチ)に比べ,基板上での素子の占有面積を大幅に小さくできるという効果を奏する。この効果は,負荷への前記印加電位Voの切替え段階数が多くなるほど顕著となる。
【0014】
ここで,容量性負荷CLは電力を蓄積する性質を有するため,図1に示す半導体装置Xに容量性負荷CLを接続した場合,前記スイッチング素子SW1〜SW4により選択され,例えば,電位源の電位(即ち,前記印加電位Vo)よりも容量性負荷CLの電位の方が低い場合には,前記電位源1〜4側から容量性負荷CL側へ電流が流れることにより,エネルギー(電力)が電位源より容量性負荷に移動し,容量性負荷の静電エネルギーが増加する(このように容量性負荷の静電エネルギーが増加する状態を充電過程とする),また,例えば,選択された電位源の電位Voよりも電力が蓄積した容量性負荷CLの電位の方が高い場合には,選択された電位源の電位Voと容量性負荷CLの電位とが等しくなるまで容量性負荷CL側から選択された前記電位源1〜4側へ電流が流れることにより,エネルギー(電力)が容量性負荷より電位源に移動し,容量性負荷の静電エネルギーが減少する(このように容量性負荷の静電エネルギーが減少する状態を放電過程とする)ことになる。即ち,前記充電過程においては,前記スイッチング素子SW1〜SW4における前記電位源1〜4側に接続された電極側がいわゆる「ソース」となり,容量性負荷CL側に接続された電極側がいわゆる「ドレイン」となる。逆に,前記放電過程においては,容量性負荷CL側に接続された電極側が「ソース」となり,前記電位源1〜4側に接続された電極側が「ドレイン」となる。そこで,前記電位源1〜4に,前記放電過程において容量性負荷CLから電力(蓄積された電力)を回収する電力回収手段を設ければ,容量性負荷CLに蓄積された電力を有効活用できるので,より省電力化が図れる。
【0015】
図3は,前記電位源1〜4(以下,電位源Yという)(電位V1〜V4)の回路図である。
図3に示すように,前記電位源Yは,主電源(電位VH)に対して5つの抵抗R1〜R5を直列に接続し,さらに5つのコンデンサC1〜C5を前記5つの抵抗それぞれに対して並列に接続したものである。ここで,前記5つの抵抗を直列接続した末端,及び前記5つのコンデンサそれぞれの末端は接地電位Vssに接続されている。
このような構成により,前記5つの抵抗R1〜R5のうち,最も接地電位Vss側に近い(前記主電源から遠い)ものから4つの抵抗R1〜R4それぞれの前記主電源側の電位V1〜V4(前記スイッチング素子SW1〜SW4それぞれに接続される電位源1〜4の電位)は,次の各式で表される。
V1=VH×r1/rsum
V2=VH×(r1+r2)/rsum
V3=VH×(r1+r2+r3)/rsum
V4=VH×(r1+r2+r3+r4)/rsum
rsum=r1+r2+r3+r4+r5
これにより,Vss<V1<V2<V3<V4<VHとなる。
さらに,前記各抵抗R1〜R4それぞれには,前記コンデンサC1〜C4が並列接続されているため,前記放電過程において,前記容量性負荷CLからの電流が前記コンデンサC1〜C4(電力回収手段の一例)に帰還することにより,前記容量性負荷CLに蓄積された電力が回収される。即ち,前記放電過程は,前記容量性負荷CLに蓄えられた電力を放電する過程であるとともに,その電力の回収過程でもあることになる。このようにして前記コンデンサC1〜C4に帰還して蓄えられた電力は,前記充電過程において前記容量性負荷CLへ供給される。このように,前記電位源Yによれば,前記容量性負荷CLに蓄えられた電力を回収して有効活用できるのでより省電力化が可能となる。
【0016】
次に,図4に示すタイムチャートを用いて前記充電過程及び前記放電過程(前記回収過程)における前記入力パルス信号CK,前記ゲート信号Gs1〜Gs4,前記印加電位Vo,及び前記スイッチング素子SW1〜SW4を流れるドレイン電流I1〜I4の変化について説明する。
まず,初期状態Poが,前記ゲート信号Gs1のみがON状態(前記スイッチング素子SW1のみがON状態)である場合,前記印加電位Vo=V1となる定常状態であり,前記ドレイン電流I1〜I4はいずれも流れない。
次に,前記入力パルス信号CKが入る(ONする)と,前記ゲート信号Gs2のみがON状態(前記スイッチング素子SW2のみがON状態)となり,選択される前記電位源の電位が1段階高くなる(V1→V2に切り替わる)。これにより,前記容量性負荷CLの充電過程Pi1に移り,前記印加電位VoがV1→V2へ上昇する。
次の前記入力パルス信号CKが入ると,前記ゲート信号Gs3のみがON状態(前記スイッチング素子SW3のみがON状態)となり,選択される前記電位源の電位がさらに1段階高くなる(V2→V3に切り替わる)。これにより,前記容量性負荷CLのさらなる充電過程Pi2に移り,前記印加電位VoがV2→V3へ上昇する。ここで,前記スイッチング素子SW3,SW4はPチャンネルFETであるため,前記ゲート信号Gs3,Gs4の電位が下がることによってON状態となる。
さらに,次の前記入力パルス信号CKが入ると,前記ゲート信号Gs4のみがON状態(前記スイッチング素子SW4のみがON状態)となり,選択される前記電位源の電位がさらに1段階高くなる(V3→V4に切り替わる)。これにより,前記容量性負荷CLのさらなる充電過程Pi3に移り,前記印加電位VoがV3→V4へ上昇する。
この状態で次の前記入力パルス信号CKが入ると,前記ゲート信号Gs3のみがON状態(前記スイッチング素子SW3のみがON状態)となり,選択される前記電位源の電位が1段階低くなる(V4→V3に切り替わる)。これにより,前記容量性負荷CLの放電過程Po1に移り,前記印加電位VoがV4→V3へ下降する。このとき,電流が前記容量性負荷CLから前記電位源3側へ流れるので,前記コンデンサC3に前記容量性負荷CLに蓄えられていた電力が回収される。
そして,次の前記入力パルス信号CKが入ると,前記ゲート信号Gs2のみがON状態(前記スイッチング素子SW2のみがON状態)となり,選択される前記電位源の電位がさらに1段階低くなる(V3→V2に切り替わる)。これにより,前記容量性負荷CLの次の放電過程Po2に移り,前記印加電位VoがV3→V2へ下降する。このとき,前記コンデンサC2に前記容量性負荷CLに蓄えられていた電力が回収される。
さらに,次の前記入力パルス信号CKが入ると,前記ゲート信号Gs1のみがON状態(前記スイッチング素子SW1のみがON状態)となり,選択される前記電位源の電位がさらに1段階低くなる(V2→V1に切り替わる)。これにより,前記容量性負荷CLの次の放電過程Po3に移り,前記印加電位VoがV2→V1へ下降する。このとき,前記コンデンサC1に前記容量性負荷CLに蓄えられていた電力が回収される。この放電過程Po3が終了した状態は,前記コンデンサC1〜C4に電力が蓄積されていること以外は,前記初期状態Poと同じ状態であり,さらに前記入力パルス信号CKが入ると,前述したように前記充電過程Pi1以降の状態遷移が繰り返される。このとき,前記充電過程Pi1〜Pi3において,前記コンデンサC1〜C4に蓄積された電力が前記容量性負荷CLの充電に用いられる。
【0017】
【実施例】
前記多値出力半導体装置Xでは,複数の前記スイッチング素子SW1〜SW4を全て単一チャンネルのFETで構成したが,これに限るものでなく,例えば,複数のスイッチング素子のうち,相対的に中間付近の電位の電位源に接続されるスイッチング素子の1又は複数を,Nチャンネル及びPチャンネルの2つのFET(MOS型)を並列接続して両者のゲート電極をインバータで接続したアナログスイッチ(従来用いられているスイッチング素子)としてもよい。
図5は,5つの電位源(電位V1〜V5)それぞれに接続された5つのスイッチング素子SW1a〜SW5aを具備する実施例である多値出力半導体装置X1の回路図である。この多値出力半導体装置X1では,5つの前記スイッチング素子SW1a〜SW5aのうち,相対的に中間の電位の電位源に接続されるスイッチング素子SW3aとして,Nチャンネル及びPチャンネルの2つのMOSFETを並列接続して両者のゲート電極をインバータIvで接続したアナログスイッチを用いたものである。その他の構成については,前述した実施の形態と同様であるので説明を省略する。
図5に示すような構成とすることにより,スイッチング素子の占有面積は前述した実施の形態の構成(図1)よりや若干増加するものの,中間電位V3の電位源について,前記スイッチング素子SW3aを構成するNチャンネルMOSFET,PチャンネルMOSFETのいずれか一方が動作(ON)すれば通電可能となり,ゲート信号Gs3の動作電位の設計許容幅が広がるので,安定した充放電過程の実現が可能となる。
【0018】
また,複数の前記スイッチング素子に接続する電位源の電位源の1つを接地電位とする(即ち,前記スイッチング素子のうちの1つにおいて1つの電極を接地する)ことも考えられる。この場合,NチャンネルFETが用いられる前記スイッチング素子のバックバイアスは,接地電位(GND)ではなく前記電位源のうちの最低電位V1と等しい,若しくはそれよりも低い電位(負電位のVss)に設定する。
これにより,前記容量性負荷CLに蓄積された電力を完全放電することができる。
図6は,図5に示した前記多値出力半導体装置X1の前記スイッチング素子SW3aに接続する電位源の電位を接地電位とする(即ち,前記スイッチング素子SW3aにおける1つの電極を接地する)ことにより,電位源の電位を正負に渡る交番電位とした場合における前記印加電位Voの変化を表すタイムチャートの例である。
図5に示すタイムチャートを図4に示す前記印加電位Voのタイムチャートと比較すると,図4では前記印加電位Voは常にV1以上であり,常に前記容量性負荷CLに電力が蓄積された状態となるが,前記スイッチング素子の1つを接地電位に接続することにより,前記印加電位Voを接地電位にすることができるので,前記容量性負荷CLに蓄積された電力を完全放電できることがわかる。
【0019】
前述したように,本発明は,負荷への前記印加電位Voの切替え段階数が多くなるほど装置の小型化の効果が大きい。
図7は,前記印加電位Voを9段階に切替え可能とする場合の電位源Y1(定電圧の電源)の回路図の実施例である。
本実施例に係る電位源Y1は,主電源(電圧Vh)にON状態(動作状態)としたトランジスタQ1を介して10個の抵抗Rsを直列に接続し,該10個の抵抗Rsのうち,前記主電源に対して遠いものから9個の抵抗Rsそれぞれに対し,9個のコンデンサCc(電力回収手段の一例)を並列に接続したものである。前記主電源に対して最も遠い前記抵抗Rsの一端(前記主電源と反対側),及び前記コンデンサCcそれぞれの一端(前記抵抗Rsと反対側)は接地する。これにより,図3で示した場合と同様に,最も接地側に近い(前記主電源から遠い)ものから9個の抵抗Rsそれぞれの前記主電源側の電位V1〜V9(前記スイッチング素子それぞれに接続される電位源の電位)は,VSS<V1<V2<V3<V4<V5<V6<V7<V8<V9<Vhを満たすこととなる。
このような前記電位源Y1を電源とする多値出力半導体装置は,前記多値出力半導体装置X,X1(図1,図5参照)と同様の考え方により,前記スイッチング素子SW1〜4,SW1a〜5aの数を9つに増設したものである。図7では,前記電位源Y1に対応する多値出力半導体装置の回路構成は省略(簡略化して図示)しているが,例えば,前記多値出力半導体装置X1(図5)と同様に,低電位側の4つの前記スイッチング素子をNチャンネルMOSFETとし,高電位側の4つの前記スイッチング素子をPチャンネルMOSFETとし,中間電位の1つの前記スイッチング素子をNチャンネル及びPチャンネルの2個のMOSFETを並列接続して両者のゲート電極をインバータIvで接続した従来のアナログスイッチとして構成することが考えられる。もちろん,前記多値出力半導体装置X(図1)と同様に,アナログスイッチを用いることなく,低電位側の前記スイッチング素子(例えば4つ又は5つの素子)をNチャンネルMOSFETとし,残りをPチャンネルMOSFETとしてもよく,全てをNチャンネルMOSFET或いは全てをPチャンネルMOSFETとすることも考えられる。
これにより,前記容量性負荷CLへの前記印加電位Voを9段階に切替えることが可能となる。
この他にも,例えば,複数の容量性負荷に対してそれぞれ独立した多値電位源を供給する必要がある場合等には,前記多値出力半導体装置Xを複数集積化(例えば,多層化基板とする等)した多値出力半導体装置とすることが考えられる。これにより,より小型化が図れる。
【0020】
また,実施の形態及び実施例に示した多値出力半導体装置は,インク吐出用ノズルの圧力調節を行う圧電振動子を具備するインクジェット記録装置に適用すれば好適である。この場合,一般的なインクジェット記録装置において,アナログスイッチを用いた従来の多値出力半導体装置を前記多値出力半導体装置X,X1に置き換え,前記容量性負荷CLとして前記圧電振動子を接続すればよい。
【0021】
【発明の効果】
以上説明したように,本発明によれば,単一チャンネルのFETをスイッチング素子として用いることによって多値出力半導体装置を小型化でき,さらに接続される容量性負荷に蓄積された電力をその放電時に回収することによって省電力化を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る多値出力半導体装置Xの回路図。
【図2】本発明の実施の形態に係る多値出力半導体装置Xの基板断面を模式的に表した図。
【図3】本発明の実施の形態に係る多値出力半導体装置Xへ電源を供給する電位源の回路図。
【図4】本発明の実施の形態に係る多値出力半導体装置Xによる容量性負荷の充電及び放電の過程を表すタイムチャート。
【図5】本発明の実施例に係る多値出力半導体装置X1の回路図。
【図6】本発明の実施例に係る多値出力半導体装置X1におけるスイッチング素子の1つに接地電位を接続した場合の容量性負荷への印加電位の変化を表すタイムチャート。
【図7】本発明の実施例に係る多値出力半導体装置の電位源の回路図。
【符号の説明】
SW1〜4,SW1a〜SW5a…スイッチング素子(単一チャンネルのFET)
CL…容量性負荷
Y,Y1…電位源
VH,Vh…主電源電圧
Vo…印加電位
V1〜V9…電位源(電源)の電圧
I1〜I4…ドレイン電流
CK…入力パルス信号
Vss…接地電位
GT…ゲート駆動回路
Gs1〜Gs5…ゲート信号
S1n,S2n…N+拡散
S3p,S4p…P+拡散
S1z〜S4z…酸化絶縁膜
S1g〜S4g…ゲート電極
Pi1〜Pi3…充電過程
Po1〜Po3…放電過程(電力回収過程)
【発明の属する技術分野】
本発明は,電位の異なる複数の電源それぞれに接続され半導体上に形成された複数のスイッチング素子により,電源のいずれかを選択して所定の容量性負荷への印加電位を複数段階に切り替える多値出力半導体,及びそれを具備するインクジェット記録装置に関するものである。
【0002】
【従来の技術】
電子部品の中には,例えば,インクジェット記録装置におけるインク吐出用ノズルの圧力調節を行う圧電振動子や,多段階の階調表示が可能なアクティブマトリクス型液晶表示パネル等のように,その駆動電源の電位(印加電位)を多段階に切り替えて用いるものがある。
このような電子部品に対する電源回路では,電位の異なる複数の電源それぞれに接続され半導体上(半導体基板上)に形成された複数のスイッチング素子により,前記電源のいずれかを選択して負荷(前記圧電振動子等)への印加電位を複数段階に切り替える多値出力型の半導体装置(以下,多値出力半導体装置という)が用いられる。また,インクジェット記録装置における前記圧電振動子等は,容量性負荷であるため,前記印加電位の切替えの際に充放電を行う必要がある。このような容量性負荷への印加電位を複数段階に切り替える多値出力半導体装置に用いられる前記スイッチング素子は,電源側から負荷側へ,及び負荷側から電源側への双方向に電流を流せるものである必要がある。このようなスイッチング素子としては,従来,例えば特許文献1に示されるように,Nチャンネル及びPチャンネルの2つのFET(電界効果型トランジスタ:Field Effect Transistor)を並列接続した2チャンネルのアナログスイッチが広く用いられている。FETは,そのゲート電極に電圧(電位)を印加するだけで,ゲート電流を流すことなく動作させることができるため通常のトランジスタに比べて消費電力が小さい。
また,特許文献2には,容量性負荷に蓄えられた電力を,その放電過程においてトランスを介して回収する技術が示されている。
【0003】
【特許文献1】
特開平5−265410号公報
【特許文献2】
特開平11−314364号公報
【0004】
【発明が解決しようとする課題】
しかしながら,装置の小型化及び省電力化が進む中で,前記多値出力半導体装置についても,より小型化及び省電力化を図る必要があるという課題が生じている。
従って,本発明は上記事情に鑑みてなされたものであり,その目的とするところは,容量性負荷への印加電位を複数段階に切り替える多値出力半導体装置において,装置の小型化と省電力化とが可能な多値出力半導体装置,及びそれを具備するインクジェット記録装置を提供することにある。
【0005】
【課題を解決するための手段】
上記目的を達成するために本発明は,電位の異なる複数の電源それぞれに接続され半導体上に形成された複数のスイッチング素子により,前記電源のいずれかを選択して所定の容量性負荷への印加電位を複数段階に切り替える多値出力半導体装置において,前記スイッチング素子の1又は複数が単一チャンネルの電界効果型トランジスタからなることを特徴とする多値出力半導体装置として構成されるものである。
このように,前記スイッチング素子が単一チャンネル(Nチャンネルのみ又はPチャンネルのみ)のFET(電界効果型トランジスタ:Field Effect Transistor)であるので,従来用いられている2チャンネルのアナログスイッチ(Nチャンネル及びPチャンネルの2つのFETを並列接続したアナログスイッチ)を用いる場合に比べ,基板(半導体装置)上での素子の占有面積を大幅に小さく(小型化)できるという効果を奏する。この効果は,負荷への前記印加電位の切替え段階数が多くなるほど顕著となる。
【0006】
また,前記単一チャンネルの電界効果型トランジスタ(FET)のうち,複数の前記電源のうち低電位側の前記電源に接続されるものにNチャンネル電界効果型トランジスタを有しており,高電位側の前記電源に接続されるものにPチャンネル電界効果型トランジスタを有しているものが考えられる。この場合においても,必ずしも全てを単一チャンネルのFETとすることに限るものでなく,例えば,中間付近の電位の電源に接続される前記スイッチング素子については,Nチャンネル及びPチャンネルの2つのFETを並列接続した従来用いられている2チャンネルのアナログスイッチとする等の構成も考えられる。
ここで,NチャンネルFETでは,そのゲート電位をそのFETに接続するソース側の電位(前記電源の電位又は前記容量性負荷の電位)とそのFETにおける所定のしきい値電圧(素子しきい値電圧)との和の電位(動作電圧)以上の電位とすることでON状態となる。従って,NチャンネルFETでは,ソース側の電位が高いほど,より高いゲート電位が必要となる。一方,PチャンネルFETでは,そのゲート電位をそのFETに接続する電位源の電位(前記電源の電位又は前記容量性負荷の電位)からそのFETにおける前記素子しきい値電圧を差し引いた電位(動作電圧)以下の電位とすることでON状態となる。従って,PチャンネルFETでは,ソース側の電位が低いほど,より低いゲート電位が必要となる。
従って,低電位側の電源に接続される前記スイッチング素子をNチャンネルFETとすることにより,その動作電圧(ONさせるために必要なゲート電圧)を比較的低く抑えられるので,特別に高電位の電源を設ける必要がなくなる。また,高電位側の電源に接続される前記スイッチング素子をPチャンネルFETとすることにより,その動作電圧(ONさせるために必要なゲート電圧)を比較的高くできるので,特別に微小電圧の電源や負電圧の電源を設ける必要がなくなる。
【0007】
さらに,前記Nチャンネル電界効果型トランジスタのバックバイアスを前記電源の電位のうちの最低電位と等しい,若しくはそれよりも低い電位に設定することや,前記Pチャンネル電界効果型トランジスタのバックバイアスを前記電源の電位のうちの最高電位と等しい,若しくはそれよりも高い電位に設定することが考えられる。
これにより,複数の前記スイッチング素子それぞれにおいて,前記電源に接続される側の電極と,前記容量性負荷側に接続される電極との間において電流の双方向性が得られるとともに,当該半導体装置(半導体基板)に他の素子や回路から加えられるバイアスの影響が緩和され,前記スイッチング素子のしきい値電圧が安定する。該しきい値電圧の安定のためには,NチャンネルFETである低電位側の前記スイッチング素子のバックバイアスは,当該半導体装置で用いられる電気信号の電圧のうち最低位の電位(例えば,接地電位等)に設定し,PチャンネルFETである高電位側の前記スイッチング素子のバックバイアスは,当該半導体装置で用いられる電気信号の電圧のうち最高位の電位(例えば,主電源の電位等)に設定することが望ましい。
【0008】
ここで,複数の前記電源のうちの1つの電位を接地電位とすれば,前記容量性負荷に蓄積された電力を完全放電することができる。
また,前記多値出力半導体装置を複数集積化した多値出力半導体装置として構成すればより小型化できる。
さらに,前記電源と前記容量性負荷とが接続され,かつ,容量性負荷が放電過程であるときに,該電源が該容量性負荷から電力を回収する電力回収手段を具備するものであれば,より省電力化が可能となる。
【0009】
また,本発明は,前記多値出力半導体装置を具備するインクジェット記録装置として捉えてもよい。
即ち,インク吐出用ノズルの圧力調節を行う圧電振動子を具備するインクジェット記録装置において,前記多値出力半導体装置のいずれかを具備し,前記容量性負荷が,前記圧電振動子であることを特徴とするインクジェット記録装置である。
これにより,小型かつ省電力のインクジェット記録装置を構成することが可能となる。
【0010】
【発明の実施の形態】
以下添付図面を参照しながら,本発明の実施の形態及び実施例について説明し,本発明の理解に供する。尚,以下の実施の形態及び実施例は,本発明を具体化した一例であって,本発明の技術的範囲を限定する性格のものではない。
ここに,図1は本発明の実施の形態に係る多値出力半導体装置Xの回路図,図2は本発明の実施の形態に係る多値出力半導体装置Xの基板断面を模式的に表した図,図3は本発明の実施の形態に係る多値出力半導体装置Xへ電源を供給する電位源の回路図,図4は本発明の実施の形態に係る多値出力半導体装置Xによる容量性負荷の充電及び放電の過程を表すタイムチャート,図5は本発明の実施例に係る多値出力半導体装置X1の回路図,図6は本発明の実施例に係る多値出力半導体装置X1におけるスイッチング素子の1つに接地電位を接続した場合の容量性負荷への印加電位の変化を表すタイムチャート,図7は本発明の実施例に係る多値出力半導体装置の電位源の回路図である。
【0011】
まず,図1に示す回路図を用いて,本発明の実施の形態に係る多値出力半導体装置X(以下,半導体装置Xという)の回路構成について説明する。
半導体装置Xは,4つのスイッチング素子SW1〜SW4と,該スイッチング素子SW1〜SW4それぞれのゲート電極にON/OFFを切替えるためのゲート信号(電圧)Gs1〜Gs4を出力するゲート駆動回路GTを具備している。前記スイッチング素子SW1〜SW4は単一チャンネル(Nチャンネルのみ又はPチャンネルのみ)のFET(電界効果型トランジスタ:Field Effect Transistor,本実施の形態ではMOS型を採用)であり,前記ゲート信号Gs1〜Gs4として所定の電位(電圧)を印加してもバイポーラトランジスタにおけるベース電流のような定常的な電流がゲートに流れることがなく消費電力が少ない。さらに,前記スイッチング素子SW1〜SW4の残りの一方の電極(ゲート電極以外の電極の一方)には,それぞれ異なる電位V1〜V4の定電圧電源(電位源1〜電位源4)が接続されてており,他方の電極には容量性負荷CLが接続されている。ここで,前記各電位V1〜V4は,Vss(接地電位)<V1<V2<V3<V4<VH(半導体装置Xの主電源の電位)の関係を有している。また,容量性負荷CLとしては,例えば,インクジェット記録装置におけるインク吐出用ノズルの圧力調節を行う圧電振動子等が考えられる。
前記スイッチング素子SW1〜SW4のうち,低電位側の2つ(V1,V2)の電位源に接続される前記スイッチング素子SW1,SW2はNチャンネルFETであり,残りの高電位側の2つ(V3,V4)の電位源に接続される前記スイッチング素子SW3,SW4はPチャンネルFETである。
さらに,NチャンネルFETである前記スイッチング素子SW1,SW2のバックバイアスは接地電位Vss(電位V1〜V4のうちの最低電位等しい,若しくはそれよりも低い電位)に設定(P型半導体基板にVssが印加)され,PチャンネルFETである前記スイッチング素子SW3,SW4のバックバイアスは主電源の電位VH(電位V1〜V4のうちの最高電位と等しい,若しくはそれよりも高い電位)に設定(N型半導体基板にVHが印加)されている。
これにより,前記スイッチング素子SW1〜SW4それぞれにおいて,前記電位源1〜4(電位V1〜V4)に接続される側の電極と,容量性負荷CL側に接続される電極との間において電流の双方向性が得られるとともに,本半導体装置X(半導体基板)が他の素子や回路から加えられるバイアスの影響が緩和され,前記スイッチング素子SW1〜SW4のしきい値電圧が安定する。該しきい値電圧の安定のためには,NチャンネルFETである前記スイッチング素子SW1,SW2のバックバイアスは,当該半導体装置Xで用いられる電気信号の電圧のうち最低位の電位(ここでは,接地電位Vss)に設定し,PチャンネルFETである前記スイッチング素子SW3,SW4のバックバイアスは,当該半導体装置Xで用いられる電気信号の電圧のうち最高位の電位(ここでは,主電源の電圧VH)に設定することが望ましい。
一方,前記ゲート駆動回路GTは,外部の制御装置等から入力パルス信号CKが入力されるごとに,前記スイッチング素子SW1〜SW4のいずれか1つのみをSW1→SW2→SW3→SW4→SW3→SW2→SW1→SW2…の順にON状態(動作状態)とするように前記ゲート信号Gs1〜Gs4を出力するよう構成されている。
このように,複数の前記スイッチング素子SW1〜SW4がON/OFF切替えされることにより,前記電位源1〜4のいずれかが選択されて容量性負荷CLへの印加電位Vo(印加電圧)が複数段階(V1,V2,V3,V4の4段階)に切替えられる。
【0012】
ここで,NチャンネルFETでは,そのゲート電位VngをそのFETに接続するソース側の電位Vni(V1若しくはV2,又は前記容量性負荷CLの電位に相当)とそのFETにおける所定のしきい値電圧Vn0(素子しきい値電圧)との和の電位(動作電圧)以上の電位とすることでON状態となる(Vng≧Vni+Vn0)。従って,NチャンネルFETでは,ソース側の電位Vniが高いほど,より高いゲート電位Vngが必要となる。
また,PチャンネルFETでは,そのゲート電位VpgをそのFETに接続する電位源の電位Vpi(V3若しくはV4,又は前記容量性負荷CLの電位に相当)からそのFETにおける前記素子しきい値電圧Vp0を差し引いた電位(動作電圧)以下の電位とすることでON状態となる(Vpg≦Vpi−Vp0)。従って,PチャンネルFETでは,ソース側の電位Vpiが低いほど,より低いゲート電位Vpgが必要となる。
従って,図1,図2に示したように,前記スイッチング素子SW1〜SW4のうち,低電位側の電位源に接続される前記スイッチング素子SW1,SW2をNチャンネルFETとすることにより,前記スイッチング素子SW1,SW2の動作電圧(ONさせるために必要なゲート電圧)を比較的低く抑えられるので,特別に高電位の電源を設ける必要がなくなる。
また,高電位側の電位源に接続される前記スイッチング素子SW3,SW4をPチャンネルFETとすることにより,前記スイッチング素子SW3,SW4の動作電圧(ONさせるために必要なゲート電圧)を比較的高くできるので,特別に微小電圧の電源や負電圧の電源を設ける必要がなくなる。
【0013】
図2は,半導体装置Xの基板断面を模式的に表した図である。
図2に示すように,半導体装置Xは半導体基板として構成され,P型半導体基板(P sub)上に,前記スイッチング素子SW1,SW2(NチャンネルMOSFET)を構成するそれぞれ2つのN+拡散S1n,S2nと,該それぞれ2つのN+拡散S1N,S2Nの間に挟まれるP型半導体部分の表層に酸化絶縁膜S1z,S2zを介してゲート電極S1g,S2gが設けられている。
さらに,P型半導体基板(P sub)には,NV半導体層(N well)が形成され,該N型半導体層(N well)上に,前記スイッチング素子SW3,SW4(PチャンネルMOSFET)を構成するそれぞれ2つのP+拡散S3p,S4pと,該それぞれ2つのP+拡散S3p,S4pの間に挟まれるN型半導体部分の表層に酸化絶縁膜S3z,S4zを介してゲート電極S3g,S4gが設けられている。ここで,前記N+拡散S1n,S2n及び前記P+拡散S3p,S4pが,前記スイッチング素子SW1〜SW4のゲート電極以外の電極(ソース側又はドレイン側の電極)となる。また,前記スイッチング素子SW1,SW2のバックバイアスを設定(印加)するため,前記P型半導体基板(P sub)がVssに接続され,前記スイッチング素子SW3,SW4のバックバイアスを設定するため,前記N型半導体層(N well)がVHに接続されている。
このように,前記スイッチング素子SW1〜SW4が,単一チャンネル(Nチャンネルのみ又はPチャンネルのみ)のFETであるので,従来用いられている2チャンネルのアナログスイッチ(Nチャンネル及びPチャンネルの2つのFETを並列接続したアナログスイッチ)に比べ,基板上での素子の占有面積を大幅に小さくできるという効果を奏する。この効果は,負荷への前記印加電位Voの切替え段階数が多くなるほど顕著となる。
【0014】
ここで,容量性負荷CLは電力を蓄積する性質を有するため,図1に示す半導体装置Xに容量性負荷CLを接続した場合,前記スイッチング素子SW1〜SW4により選択され,例えば,電位源の電位(即ち,前記印加電位Vo)よりも容量性負荷CLの電位の方が低い場合には,前記電位源1〜4側から容量性負荷CL側へ電流が流れることにより,エネルギー(電力)が電位源より容量性負荷に移動し,容量性負荷の静電エネルギーが増加する(このように容量性負荷の静電エネルギーが増加する状態を充電過程とする),また,例えば,選択された電位源の電位Voよりも電力が蓄積した容量性負荷CLの電位の方が高い場合には,選択された電位源の電位Voと容量性負荷CLの電位とが等しくなるまで容量性負荷CL側から選択された前記電位源1〜4側へ電流が流れることにより,エネルギー(電力)が容量性負荷より電位源に移動し,容量性負荷の静電エネルギーが減少する(このように容量性負荷の静電エネルギーが減少する状態を放電過程とする)ことになる。即ち,前記充電過程においては,前記スイッチング素子SW1〜SW4における前記電位源1〜4側に接続された電極側がいわゆる「ソース」となり,容量性負荷CL側に接続された電極側がいわゆる「ドレイン」となる。逆に,前記放電過程においては,容量性負荷CL側に接続された電極側が「ソース」となり,前記電位源1〜4側に接続された電極側が「ドレイン」となる。そこで,前記電位源1〜4に,前記放電過程において容量性負荷CLから電力(蓄積された電力)を回収する電力回収手段を設ければ,容量性負荷CLに蓄積された電力を有効活用できるので,より省電力化が図れる。
【0015】
図3は,前記電位源1〜4(以下,電位源Yという)(電位V1〜V4)の回路図である。
図3に示すように,前記電位源Yは,主電源(電位VH)に対して5つの抵抗R1〜R5を直列に接続し,さらに5つのコンデンサC1〜C5を前記5つの抵抗それぞれに対して並列に接続したものである。ここで,前記5つの抵抗を直列接続した末端,及び前記5つのコンデンサそれぞれの末端は接地電位Vssに接続されている。
このような構成により,前記5つの抵抗R1〜R5のうち,最も接地電位Vss側に近い(前記主電源から遠い)ものから4つの抵抗R1〜R4それぞれの前記主電源側の電位V1〜V4(前記スイッチング素子SW1〜SW4それぞれに接続される電位源1〜4の電位)は,次の各式で表される。
V1=VH×r1/rsum
V2=VH×(r1+r2)/rsum
V3=VH×(r1+r2+r3)/rsum
V4=VH×(r1+r2+r3+r4)/rsum
rsum=r1+r2+r3+r4+r5
これにより,Vss<V1<V2<V3<V4<VHとなる。
さらに,前記各抵抗R1〜R4それぞれには,前記コンデンサC1〜C4が並列接続されているため,前記放電過程において,前記容量性負荷CLからの電流が前記コンデンサC1〜C4(電力回収手段の一例)に帰還することにより,前記容量性負荷CLに蓄積された電力が回収される。即ち,前記放電過程は,前記容量性負荷CLに蓄えられた電力を放電する過程であるとともに,その電力の回収過程でもあることになる。このようにして前記コンデンサC1〜C4に帰還して蓄えられた電力は,前記充電過程において前記容量性負荷CLへ供給される。このように,前記電位源Yによれば,前記容量性負荷CLに蓄えられた電力を回収して有効活用できるのでより省電力化が可能となる。
【0016】
次に,図4に示すタイムチャートを用いて前記充電過程及び前記放電過程(前記回収過程)における前記入力パルス信号CK,前記ゲート信号Gs1〜Gs4,前記印加電位Vo,及び前記スイッチング素子SW1〜SW4を流れるドレイン電流I1〜I4の変化について説明する。
まず,初期状態Poが,前記ゲート信号Gs1のみがON状態(前記スイッチング素子SW1のみがON状態)である場合,前記印加電位Vo=V1となる定常状態であり,前記ドレイン電流I1〜I4はいずれも流れない。
次に,前記入力パルス信号CKが入る(ONする)と,前記ゲート信号Gs2のみがON状態(前記スイッチング素子SW2のみがON状態)となり,選択される前記電位源の電位が1段階高くなる(V1→V2に切り替わる)。これにより,前記容量性負荷CLの充電過程Pi1に移り,前記印加電位VoがV1→V2へ上昇する。
次の前記入力パルス信号CKが入ると,前記ゲート信号Gs3のみがON状態(前記スイッチング素子SW3のみがON状態)となり,選択される前記電位源の電位がさらに1段階高くなる(V2→V3に切り替わる)。これにより,前記容量性負荷CLのさらなる充電過程Pi2に移り,前記印加電位VoがV2→V3へ上昇する。ここで,前記スイッチング素子SW3,SW4はPチャンネルFETであるため,前記ゲート信号Gs3,Gs4の電位が下がることによってON状態となる。
さらに,次の前記入力パルス信号CKが入ると,前記ゲート信号Gs4のみがON状態(前記スイッチング素子SW4のみがON状態)となり,選択される前記電位源の電位がさらに1段階高くなる(V3→V4に切り替わる)。これにより,前記容量性負荷CLのさらなる充電過程Pi3に移り,前記印加電位VoがV3→V4へ上昇する。
この状態で次の前記入力パルス信号CKが入ると,前記ゲート信号Gs3のみがON状態(前記スイッチング素子SW3のみがON状態)となり,選択される前記電位源の電位が1段階低くなる(V4→V3に切り替わる)。これにより,前記容量性負荷CLの放電過程Po1に移り,前記印加電位VoがV4→V3へ下降する。このとき,電流が前記容量性負荷CLから前記電位源3側へ流れるので,前記コンデンサC3に前記容量性負荷CLに蓄えられていた電力が回収される。
そして,次の前記入力パルス信号CKが入ると,前記ゲート信号Gs2のみがON状態(前記スイッチング素子SW2のみがON状態)となり,選択される前記電位源の電位がさらに1段階低くなる(V3→V2に切り替わる)。これにより,前記容量性負荷CLの次の放電過程Po2に移り,前記印加電位VoがV3→V2へ下降する。このとき,前記コンデンサC2に前記容量性負荷CLに蓄えられていた電力が回収される。
さらに,次の前記入力パルス信号CKが入ると,前記ゲート信号Gs1のみがON状態(前記スイッチング素子SW1のみがON状態)となり,選択される前記電位源の電位がさらに1段階低くなる(V2→V1に切り替わる)。これにより,前記容量性負荷CLの次の放電過程Po3に移り,前記印加電位VoがV2→V1へ下降する。このとき,前記コンデンサC1に前記容量性負荷CLに蓄えられていた電力が回収される。この放電過程Po3が終了した状態は,前記コンデンサC1〜C4に電力が蓄積されていること以外は,前記初期状態Poと同じ状態であり,さらに前記入力パルス信号CKが入ると,前述したように前記充電過程Pi1以降の状態遷移が繰り返される。このとき,前記充電過程Pi1〜Pi3において,前記コンデンサC1〜C4に蓄積された電力が前記容量性負荷CLの充電に用いられる。
【0017】
【実施例】
前記多値出力半導体装置Xでは,複数の前記スイッチング素子SW1〜SW4を全て単一チャンネルのFETで構成したが,これに限るものでなく,例えば,複数のスイッチング素子のうち,相対的に中間付近の電位の電位源に接続されるスイッチング素子の1又は複数を,Nチャンネル及びPチャンネルの2つのFET(MOS型)を並列接続して両者のゲート電極をインバータで接続したアナログスイッチ(従来用いられているスイッチング素子)としてもよい。
図5は,5つの電位源(電位V1〜V5)それぞれに接続された5つのスイッチング素子SW1a〜SW5aを具備する実施例である多値出力半導体装置X1の回路図である。この多値出力半導体装置X1では,5つの前記スイッチング素子SW1a〜SW5aのうち,相対的に中間の電位の電位源に接続されるスイッチング素子SW3aとして,Nチャンネル及びPチャンネルの2つのMOSFETを並列接続して両者のゲート電極をインバータIvで接続したアナログスイッチを用いたものである。その他の構成については,前述した実施の形態と同様であるので説明を省略する。
図5に示すような構成とすることにより,スイッチング素子の占有面積は前述した実施の形態の構成(図1)よりや若干増加するものの,中間電位V3の電位源について,前記スイッチング素子SW3aを構成するNチャンネルMOSFET,PチャンネルMOSFETのいずれか一方が動作(ON)すれば通電可能となり,ゲート信号Gs3の動作電位の設計許容幅が広がるので,安定した充放電過程の実現が可能となる。
【0018】
また,複数の前記スイッチング素子に接続する電位源の電位源の1つを接地電位とする(即ち,前記スイッチング素子のうちの1つにおいて1つの電極を接地する)ことも考えられる。この場合,NチャンネルFETが用いられる前記スイッチング素子のバックバイアスは,接地電位(GND)ではなく前記電位源のうちの最低電位V1と等しい,若しくはそれよりも低い電位(負電位のVss)に設定する。
これにより,前記容量性負荷CLに蓄積された電力を完全放電することができる。
図6は,図5に示した前記多値出力半導体装置X1の前記スイッチング素子SW3aに接続する電位源の電位を接地電位とする(即ち,前記スイッチング素子SW3aにおける1つの電極を接地する)ことにより,電位源の電位を正負に渡る交番電位とした場合における前記印加電位Voの変化を表すタイムチャートの例である。
図5に示すタイムチャートを図4に示す前記印加電位Voのタイムチャートと比較すると,図4では前記印加電位Voは常にV1以上であり,常に前記容量性負荷CLに電力が蓄積された状態となるが,前記スイッチング素子の1つを接地電位に接続することにより,前記印加電位Voを接地電位にすることができるので,前記容量性負荷CLに蓄積された電力を完全放電できることがわかる。
【0019】
前述したように,本発明は,負荷への前記印加電位Voの切替え段階数が多くなるほど装置の小型化の効果が大きい。
図7は,前記印加電位Voを9段階に切替え可能とする場合の電位源Y1(定電圧の電源)の回路図の実施例である。
本実施例に係る電位源Y1は,主電源(電圧Vh)にON状態(動作状態)としたトランジスタQ1を介して10個の抵抗Rsを直列に接続し,該10個の抵抗Rsのうち,前記主電源に対して遠いものから9個の抵抗Rsそれぞれに対し,9個のコンデンサCc(電力回収手段の一例)を並列に接続したものである。前記主電源に対して最も遠い前記抵抗Rsの一端(前記主電源と反対側),及び前記コンデンサCcそれぞれの一端(前記抵抗Rsと反対側)は接地する。これにより,図3で示した場合と同様に,最も接地側に近い(前記主電源から遠い)ものから9個の抵抗Rsそれぞれの前記主電源側の電位V1〜V9(前記スイッチング素子それぞれに接続される電位源の電位)は,VSS<V1<V2<V3<V4<V5<V6<V7<V8<V9<Vhを満たすこととなる。
このような前記電位源Y1を電源とする多値出力半導体装置は,前記多値出力半導体装置X,X1(図1,図5参照)と同様の考え方により,前記スイッチング素子SW1〜4,SW1a〜5aの数を9つに増設したものである。図7では,前記電位源Y1に対応する多値出力半導体装置の回路構成は省略(簡略化して図示)しているが,例えば,前記多値出力半導体装置X1(図5)と同様に,低電位側の4つの前記スイッチング素子をNチャンネルMOSFETとし,高電位側の4つの前記スイッチング素子をPチャンネルMOSFETとし,中間電位の1つの前記スイッチング素子をNチャンネル及びPチャンネルの2個のMOSFETを並列接続して両者のゲート電極をインバータIvで接続した従来のアナログスイッチとして構成することが考えられる。もちろん,前記多値出力半導体装置X(図1)と同様に,アナログスイッチを用いることなく,低電位側の前記スイッチング素子(例えば4つ又は5つの素子)をNチャンネルMOSFETとし,残りをPチャンネルMOSFETとしてもよく,全てをNチャンネルMOSFET或いは全てをPチャンネルMOSFETとすることも考えられる。
これにより,前記容量性負荷CLへの前記印加電位Voを9段階に切替えることが可能となる。
この他にも,例えば,複数の容量性負荷に対してそれぞれ独立した多値電位源を供給する必要がある場合等には,前記多値出力半導体装置Xを複数集積化(例えば,多層化基板とする等)した多値出力半導体装置とすることが考えられる。これにより,より小型化が図れる。
【0020】
また,実施の形態及び実施例に示した多値出力半導体装置は,インク吐出用ノズルの圧力調節を行う圧電振動子を具備するインクジェット記録装置に適用すれば好適である。この場合,一般的なインクジェット記録装置において,アナログスイッチを用いた従来の多値出力半導体装置を前記多値出力半導体装置X,X1に置き換え,前記容量性負荷CLとして前記圧電振動子を接続すればよい。
【0021】
【発明の効果】
以上説明したように,本発明によれば,単一チャンネルのFETをスイッチング素子として用いることによって多値出力半導体装置を小型化でき,さらに接続される容量性負荷に蓄積された電力をその放電時に回収することによって省電力化を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る多値出力半導体装置Xの回路図。
【図2】本発明の実施の形態に係る多値出力半導体装置Xの基板断面を模式的に表した図。
【図3】本発明の実施の形態に係る多値出力半導体装置Xへ電源を供給する電位源の回路図。
【図4】本発明の実施の形態に係る多値出力半導体装置Xによる容量性負荷の充電及び放電の過程を表すタイムチャート。
【図5】本発明の実施例に係る多値出力半導体装置X1の回路図。
【図6】本発明の実施例に係る多値出力半導体装置X1におけるスイッチング素子の1つに接地電位を接続した場合の容量性負荷への印加電位の変化を表すタイムチャート。
【図7】本発明の実施例に係る多値出力半導体装置の電位源の回路図。
【符号の説明】
SW1〜4,SW1a〜SW5a…スイッチング素子(単一チャンネルのFET)
CL…容量性負荷
Y,Y1…電位源
VH,Vh…主電源電圧
Vo…印加電位
V1〜V9…電位源(電源)の電圧
I1〜I4…ドレイン電流
CK…入力パルス信号
Vss…接地電位
GT…ゲート駆動回路
Gs1〜Gs5…ゲート信号
S1n,S2n…N+拡散
S3p,S4p…P+拡散
S1z〜S4z…酸化絶縁膜
S1g〜S4g…ゲート電極
Pi1〜Pi3…充電過程
Po1〜Po3…放電過程(電力回収過程)
Claims (8)
- 電位の異なる複数の電源それぞれに接続され半導体上に形成された複数のスイッチング素子により,前記電源のいずれかを選択して所定の容量性負荷への印加電位を複数段階に切り替える多値出力半導体装置において,
前記スイッチング素子の1又は複数が単一チャンネルの電界効果型トランジスタからなることを特徴とする多値出力半導体装置。 - 前記単一チャンネルの電界効果型トランジスタのうち,
複数の前記電源のうち低電位側の前記電源に接続されるものにNチャンネル電界効果型トランジスタを有しており,高電位側の前記電源に接続されるものにPチャンネル電界効果型トランジスタを有している請求項1に記載の多値出力半導体装置。 - 前記Nチャンネル電界効果型トランジスタのバックバイアスが前記電源の電位のうちの最低電位と等しい,若しくはそれよりも低い電位に設定されてなる請求項2に記載の多値出力半導体装置。
- 前記Pチャンネル電界効果型トランジスタのバックバイアスが前記電源の電位のうちの最高電位と等しい,若しくはそれよりも高い電位に設定されてなる請求項2又は3のいずれかに記載の多値出力半導体装置。
- 複数の前記電源のうちの1つの電位が,接地電位である請求項1〜4のいずれかに記載の多値出力半導体装置。
- 請求項1〜5のいずれかに記載の多値出力半導体装置を複数集積化してなる多値出力半導体装置。
- 前記電源と前記容量性負荷とが接続され,かつ,容量性負荷が放電過程であるときに,該電源が該容量性負荷から電力を回収する電力回収手段を具備してなる請求項1〜6のいずれかに記載の多値出力半導体装置。
- インク吐出用ノズルの圧力調節を行う圧電振動子を具備するインクジェット記録装置において,
請求項1〜7のいずれかに記載の多値出力半導体装置を具備し,
前記容量性負荷が,前記圧電振動子であることを特徴とするインクジェット記録装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002314341A JP2004153411A (ja) | 2002-10-29 | 2002-10-29 | 多値出力半導体装置,インクジェット記録装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002314341A JP2004153411A (ja) | 2002-10-29 | 2002-10-29 | 多値出力半導体装置,インクジェット記録装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004153411A true JP2004153411A (ja) | 2004-05-27 |
Family
ID=32458677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002314341A Pending JP2004153411A (ja) | 2002-10-29 | 2002-10-29 | 多値出力半導体装置,インクジェット記録装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004153411A (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006059910A (ja) * | 2004-08-18 | 2006-03-02 | Fujitsu Ltd | 半導体装置 |
JP2007276240A (ja) * | 2006-04-05 | 2007-10-25 | Fuji Xerox Co Ltd | 液滴吐出ヘッドの駆動装置 |
JP2007301757A (ja) * | 2006-05-09 | 2007-11-22 | Konica Minolta Holdings Inc | 駆動回路及び液体吐出ヘッド |
JP2008230139A (ja) * | 2007-03-22 | 2008-10-02 | Fuji Xerox Co Ltd | 液滴吐出ヘッド、液滴吐出装置、及び液滴吐出ヘッドの製造方法 |
JP2008296573A (ja) * | 2007-05-01 | 2008-12-11 | Canon Inc | 素子基板、記録ヘッド、ヘッドカートリッジ及び記録装置 |
JP2012507412A (ja) * | 2008-11-05 | 2012-03-29 | オセ−テクノロジーズ ビーブイ | インクジェットプリンタのプリントヘッドを駆動するドライバ回路 |
JP2012111198A (ja) * | 2010-11-26 | 2012-06-14 | Ricoh Co Ltd | 放電エネルギー回収装置及び画像形成装置 |
JP2014184569A (ja) * | 2013-03-22 | 2014-10-02 | Seiko Epson Corp | 液体吐出装置および容量性負荷駆動回路 |
JP2014184573A (ja) * | 2013-03-22 | 2014-10-02 | Seiko Epson Corp | 液体吐出装置および容量性負荷駆動回路 |
US8974024B2 (en) | 2013-03-22 | 2015-03-10 | Seiko Epson Corporation | Liquid discharge apparatus |
US9259919B2 (en) | 2014-05-02 | 2016-02-16 | Seiko Epson Corporation | Liquid discharge apparatus and control method of liquid discharge apparatus |
US9302473B2 (en) | 2014-01-16 | 2016-04-05 | Seiko Epson Corporation | Liquid discharge apparatus, head unit, and control method of liquid discharge apparatus |
US9358782B2 (en) | 2014-05-26 | 2016-06-07 | Seiko Epson Corporation | Liquid discharge apparatus |
EP3225397A1 (en) * | 2016-03-31 | 2017-10-04 | Brother Kogyo Kabushiki Kaisha | Ink-jet head driving circuit |
JP2018043422A (ja) * | 2016-09-15 | 2018-03-22 | 東芝テック株式会社 | インクジェットヘッド駆動装置 |
WO2022114002A1 (ja) | 2020-11-30 | 2022-06-02 | 京セラ株式会社 | 記録ヘッド及び記録装置 |
JP7460481B2 (ja) | 2020-08-25 | 2024-04-02 | 東芝テック株式会社 | 多値出力駆動回路 |
-
2002
- 2002-10-29 JP JP2002314341A patent/JP2004153411A/ja active Pending
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006059910A (ja) * | 2004-08-18 | 2006-03-02 | Fujitsu Ltd | 半導体装置 |
JP2007276240A (ja) * | 2006-04-05 | 2007-10-25 | Fuji Xerox Co Ltd | 液滴吐出ヘッドの駆動装置 |
JP2007301757A (ja) * | 2006-05-09 | 2007-11-22 | Konica Minolta Holdings Inc | 駆動回路及び液体吐出ヘッド |
JP2008230139A (ja) * | 2007-03-22 | 2008-10-02 | Fuji Xerox Co Ltd | 液滴吐出ヘッド、液滴吐出装置、及び液滴吐出ヘッドの製造方法 |
JP2008296573A (ja) * | 2007-05-01 | 2008-12-11 | Canon Inc | 素子基板、記録ヘッド、ヘッドカートリッジ及び記録装置 |
JP2012507412A (ja) * | 2008-11-05 | 2012-03-29 | オセ−テクノロジーズ ビーブイ | インクジェットプリンタのプリントヘッドを駆動するドライバ回路 |
JP2012111198A (ja) * | 2010-11-26 | 2012-06-14 | Ricoh Co Ltd | 放電エネルギー回収装置及び画像形成装置 |
JP2014184569A (ja) * | 2013-03-22 | 2014-10-02 | Seiko Epson Corp | 液体吐出装置および容量性負荷駆動回路 |
JP2014184573A (ja) * | 2013-03-22 | 2014-10-02 | Seiko Epson Corp | 液体吐出装置および容量性負荷駆動回路 |
US8974024B2 (en) | 2013-03-22 | 2015-03-10 | Seiko Epson Corporation | Liquid discharge apparatus |
US9735774B2 (en) | 2013-03-22 | 2017-08-15 | Seiko Epson Corporation | Capacitive load driving circuit |
US9346264B2 (en) | 2013-03-22 | 2016-05-24 | Seiko Epson Corporation | Liquid discharge apparatus and capacitive load driving circuit |
US9302473B2 (en) | 2014-01-16 | 2016-04-05 | Seiko Epson Corporation | Liquid discharge apparatus, head unit, and control method of liquid discharge apparatus |
US9673810B2 (en) | 2014-01-16 | 2017-06-06 | Seiko Epson Corporation | Driving circuit for driving a capacitive load, and control method of a driving circuit for driving a capacitive load |
US9522531B2 (en) | 2014-05-02 | 2016-12-20 | Seiko Epson Corporation | Liquid discharge apparatus and control method of liquid discharge apparatus |
US9259919B2 (en) | 2014-05-02 | 2016-02-16 | Seiko Epson Corporation | Liquid discharge apparatus and control method of liquid discharge apparatus |
US9831868B2 (en) | 2014-05-26 | 2017-11-28 | Seiko Epson Corporation | Driving circuit for driving a piezoelectric element |
US9358782B2 (en) | 2014-05-26 | 2016-06-07 | Seiko Epson Corporation | Liquid discharge apparatus |
EP3763530A1 (en) * | 2016-03-31 | 2021-01-13 | Brother Kogyo Kabushiki Kaisha | Ink-jet head driving circuit |
CN107336521A (zh) * | 2016-03-31 | 2017-11-10 | 兄弟工业株式会社 | 喷墨头驱动电路 |
JP2017177756A (ja) * | 2016-03-31 | 2017-10-05 | ブラザー工業株式会社 | インクジェットヘッド駆動回路 |
US10315416B2 (en) | 2016-03-31 | 2019-06-11 | Brother Kogyo Kabushiki Kaisha | Ink-jet head driving circuit and ink-jet printer with ink-jet head driving circuit |
US20190255838A1 (en) * | 2016-03-31 | 2019-08-22 | Brother Kogyo Kabushiki Kaisha | Ink-jet head driving circuit and ink-jet printer with ink-jet head driving circuit |
EP3225397A1 (en) * | 2016-03-31 | 2017-10-04 | Brother Kogyo Kabushiki Kaisha | Ink-jet head driving circuit |
US10933631B2 (en) | 2016-03-31 | 2021-03-02 | Brother Kogyo Kabushiki Kaisha | Ink-jet head driving circuit and ink-jet printer with ink-jet head driving circuit |
JP2018043422A (ja) * | 2016-09-15 | 2018-03-22 | 東芝テック株式会社 | インクジェットヘッド駆動装置 |
JP7460481B2 (ja) | 2020-08-25 | 2024-04-02 | 東芝テック株式会社 | 多値出力駆動回路 |
WO2022114002A1 (ja) | 2020-11-30 | 2022-06-02 | 京セラ株式会社 | 記録ヘッド及び記録装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004153411A (ja) | 多値出力半導体装置,インクジェット記録装置 | |
JP3607033B2 (ja) | 半導体装置 | |
KR100684244B1 (ko) | 차지 펌프 회로 | |
US6841920B2 (en) | Method and apparatus for driving capacitive element | |
US7019735B2 (en) | Pumping circuit and flat panel display device | |
JP5089775B2 (ja) | 容量負荷駆動回路およびこれを備えた表示装置 | |
US6731151B1 (en) | Method and apparatus for level shifting | |
US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
US20040227539A1 (en) | Current sensing for power MOSFET operable in linear and saturated regions | |
TWI658695B (zh) | 輸出電路和用於提供輸出電流的方法 | |
CN100362543C (zh) | 数字模拟变换电路和数字模拟变换方法 | |
US20050190139A1 (en) | Load capacity driving circuit and liquid crystal driving circuit | |
US6861889B2 (en) | Amplitude converting circuit | |
CA1132192A (en) | Voltage converter circuit | |
US20110148945A1 (en) | D/a converter circuit and its voltage supply control method | |
JP3543509B2 (ja) | 電圧安定化回路 | |
US20100181979A1 (en) | DC/DC converter circuit | |
US8786162B2 (en) | Device for driving a piezoelectric element | |
JP4050567B2 (ja) | 定電圧電源装置 | |
JP4941045B2 (ja) | カレントミラー回路 | |
JP2000047624A (ja) | 表示装置用駆動回路 | |
JP3711706B2 (ja) | 分圧回路、d/a変換器、回路基板、電子機器及び液晶表示装置 | |
CN109194100B (zh) | 一种栅极驱动电路 | |
JP3832122B2 (ja) | 液晶駆動電圧発生回路 | |
JP5092924B2 (ja) | 昇圧回路 |