JP7460481B2

JP7460481B2 - 多値出力駆動回路

Info

Publication number: JP7460481B2
Application number: JP2020141620A
Authority: JP
Inventors: 昇仁田
Original assignee: Toshiba TEC Corp
Current assignee: Toshiba TEC Corp
Priority date: 2020-08-25
Filing date: 2020-08-25
Publication date: 2024-04-02
Anticipated expiration: 2040-08-25
Also published as: JP2022037469A

Description

本発明の実施形態は、多値出力駆動回路に関する。

所定量の液体を所定の位置に供給する液体吐出装置が知られている。液体吐出装置は、例えばインクジェットプリンタ、３Ｄプリンタ、分注装置などに搭載する。インクジェットプリンタは、インクの液滴をインクジェットヘッドから吐出して、記録媒体等の表面に画像等を印刷する。３Ｄプリンタは、造形材の液滴を造形材吐出ヘッドから吐出し、硬化させて、三次元造形物を形成する。分注装置は、試料の液滴を吐出して複数の容器等へ所定量供給する。

液体吐出ヘッドの一つであるマルチノズルのインクジェットヘッドは、ドットを形成するためのノズルとアクチュエーターを備えるチャネルを複数有している。例えば、高電位、中間電位、低電位を与えてアクチュエーターを駆動させる場合、多値出力の液体吐出ヘッド駆動回路を用いる。そして各出力は、同種のトランジスタによって駆動させている。しかしながら、横型ＭＯＳトランジスタを用いると、高耐圧でＯＮ抵抗を小さく制御するためには大きな面積が必要となる。また、縦型ＭＯＳトランジスタやバイポーラートランジスタを用いると、逆電流を阻止するための直列回路が必要であり、駆動段に直列回路を設けると駆動回路基板のサイズが大きくなってしまう。

特開２０１１－９３２３１号公報特開２０１３－３９７６８号公報特開２０１３－３９７６９号公報特開平１０－１３８４８４号公報

本発明が解決しようとする課題は、容量性負荷である圧電素子に対し複数の異なる電位を与える多値出力駆動回路において、縦型構造のＤＭＯＳトランジスタと横型構造のＭＯＳトランジスタを回路の適材適所に配置した多値出力駆動回路を提供することにある。

本発明の実施形態の液体吐出ヘッド駆動回路は、ＤＭＯＳトランジスタ、ＭＯＳトランジスタ、双方向ＭＯＳスイッチを備える。ＤＭＯＳトランジスタは、圧電素子に第１の電位を与える。ＭＯＳトランジスタは、圧電素子に第２の電位を与える。双方向ＭＯＳスイッチは、第１の電位及び第２の電位の一方よりも高く且つ他方よりも低い第３の電位を圧電素子に与える。

第１実施形態に従うアクチュエーター駆動回路を備えたインクジェットプリンタの全体構成図である。上記インクジェットヘッドプリンタが備えるインクジェットヘッドの斜視図である。上記インクジェットヘッドのアクチュエーター基板の部分断面図である。上記インクジェットヘッドのインクを吐出する動作を説明する図である。上記インクジェットプリンタの制御系のブロック構成図である。上記アクチュエーター駆動回路の回路図である。上記アクチュエーター駆動回路のＤＭＯＳトランジスタと双方向ＭＯＳスイッチの特性を説明する図である。上記アクチュエーター駆動回路の各トランジスタのＯＮ／ＯＦＦ動作と駆動波形を説明する図である。第２実施形態に従うアクチュエーター駆動回路の回路図である。上記アクチュエーター駆動回路の各トランジスタのＯＮ／ＯＦＦ動作と駆動波形を説明する図である。第３実施形態に従うインクジェットヘッド駆動回路の全体構成図である。第４実施形態に従うインクジェットヘッド駆動回路の全体構成図である。上記インクジェットヘッド駆動回路が備えるグループ分けしたアクチュエーター駆動回路である。上記インクジェットヘッド駆動回路が備える第２のカレントミラー回路の回路図である。上記インクジェットヘッド駆動回路が備える複数のカレントミラー回路の半導体基板上の配置を説明する図である。

以下、実施形態に従う液体吐出ヘッド駆動回路について、添付図面を参照しながら詳述する。なお、各図において、同一構成は同一の符号を付している。

（第１実施形態）
マルチノズルの液体吐出装置１を搭載した画像形成装置として、記録媒体に画像を印刷するインクジェットプリンタ１０を説明する。図１は、インクジェットプリンタ１０の概略構成を示す。インクジェットプリンタ１０の筐体１１の内部に、記録媒体の一例であるシートＳを収納するカセット１２、シートＳの上流搬送路１３、カセット１２内から取り出したシートＳを搬送する搬送ベルト１４、搬送ベルト１４上のシートＳに向けてインクの液滴を吐出するインクジェットヘッド１００～１０３、シートＳの下流搬送路１５、排出トレイ１６、及び制御基板１７を配置する。ユーザーインターフェイスである操作部１８は、筐体１１の上部側に配置する。インクジェットヘッド１００は、液体吐出ヘッドの一例である。

シートＳに印刷する画像データは、例えば外部接続機器であるコンピュータ２００で生成する。コンピュータ２００で生成した画像データは、ケーブル２０１、コネクタ２０２，２０３を通してインクジェットプリンタ１０の制御基板１７に送る。

ピックアップローラ２０４は、カセット１２からシートＳを一枚ずつ上流搬送路１３へ供給する。上流搬送路１３は、送りローラ対１３１、１３２と、シート案内板１３３、１３４で構成する。シートＳは、上流搬送路１３を経由して、搬送ベルト１４の上面に送る。図中の矢印１０４は、カセット１２から搬送ベルト１４へのシートＳの搬送経路を示す。

搬送ベルト１４は、表面に多数の貫通孔を形成した網状の無端ベルトである。駆動ローラ１４１、従動ローラ１４２，１４３の３本のローラは、搬送ベルト１４を回転自在に支持する。モータ２０５は、駆動ローラ１４１を回転することによって搬送ベルト１４を回転させる。モータ２０５は、駆動装置の一例である。図中１０５は、搬送ベルト１４の回転方向を示す。搬送ベルト１４の裏面側に、負圧容器２０６を配置する。負圧容器２０６は、減圧用のファン２０７と連結する。ファン２０７は、形成する気流によって負圧容器２０６内を負圧にし、搬送ベルト１４の上面にシートＳを吸着保持させる。図中１０６は、気流の流れを示す。

インクジェットヘッド１００～１０３は、搬送ベルト１４上に吸着保持したシートＳに対して、例えば１ｍｍの僅かな隙間を介して対向するように配置する。インクジェットヘッド１００～１０３は、シートＳに向けてインクの液滴を夫々吐出する。インクジェットヘッド１００～１０３は、下方をシートＳが通過する際に画像を印刷する。各インクジェットヘッド１００～１０３は、吐出するインクの色が異なることを除けば、同じ構造である。インクの色は、例えば、シアン，マゼンタ，イエロー，ブラックである。

各インクジェットヘッド１００～１０３は、インク流路３１１～３１４を介してインクタンク３１５～３１８及びインク供給圧力調整装置３２１～３２４と夫々連結する。画像形成時、各インクタンク３１５～３１８のインクは、インク供給圧力調整装置３２１～３２４によって各インクジェットヘッド１００～１０３に供給する。

画像形成後、搬送ベルト１４から下流搬送路１５へシートＳを送る。下流搬送路１５は、送りローラ対１５１，１５２，１５３，１５４と、シートＳの搬送経路を規定するシート案内板１５５，１５６で構成する。シートＳは、下流搬送路１５を経由し、排出口１５７から排出トレイ１６へ送る。図中矢印１０７は、シートＳの搬送経路を示す。

続いて、図２～図４を参照しながら、インクジェットヘッド１００の構成について説明する。インクジェットヘッド１０１～１０３は、インクジェットヘッド１００と同じ構造であるので詳しい説明は省略する。

図２は、インクジェットヘッド１００の斜視図である。インクジェットヘッド１００は、液体吐出部の一例であるノズルヘッド部２、フレキシブルプリント配線板２１、中継基板２２を備えている。インクを吐出する各チャネルのノズル２３は、ノズルヘッド部２の下面に形成する。ノズル２３を形成したノズルプレートをノズルヘッド部２の下面に設けるようにしてもよい。ノズル２３は、ノズルヘッド部２の長手方向（Ｘ方向）に沿って例えば一列に配列する。さらにＹ方向にも配列してもよい。ノズル密度は、例えば１５０～１２００ｄｐｉの範囲内に設定する。各ノズル２３から吐出するインクは、インク供給管２４からノズルヘッド部２内に供給する。インク供給管２４は、インク流路３１１を介してインク供給圧力調整装置３２１に接続している（図１参照）。

図３は、ノズルヘッド部２内のアクチュエーター基板２５の部分断面図である。図３に示すように、アクチュエーター基板２５は、ノズル２３と連通するインクの圧力室２６を備えている。インクの圧力室２６は、ノズル２３の配列に合わせて、少なくともチャネルの数だけ形成する。圧力室２６は、アクチュエーター基板２５の一面に例えばＺ方向に延びる凹状の溝を形成し、その上面を弾性板２７で封止している。アクチュエーター基板２５は、例えば絶縁性のセラミックス基板である。弾性板２７は、例えば絶縁性のセラミックス材で形成する。圧力室２６は、一端側がノズル２３に連通し、他端側が共通インク室２８に連通する。共通インク室２８は、例えばＸ方向に延びて各チャネルの圧力室２６と連通している。さらに、共通インク室２８に形成したインク供給口２９が、インク供給管２４と連通している。これにより、インクは、共通インク室２８を介して各チャネルの圧力室２６に供給する。

アクチュエーター３は、弾性板２７の外面に配置する。静電容量性のアクチュエーター３は、圧電素子である圧電部材３１に個別電極３２と共通電極３３を積層した構成である。個別電極３２は、複数のチャネルのうちインクを吐出させるチャネルに個別に駆動電圧を与える電極である。共通電極３３は、圧電部材３１を介して個別電極３２に対向し複数チャネル分結線して各チャネル共通の基準電位を与える電極である。個別電極３２に与える駆動電圧は、例えば、電圧Ｖ１、電圧Ｖ０、電圧Ｖ２の３種類の電圧である。一例として、電圧Ｖ１は＋１５Ｖ、電圧Ｖ０は－１５Ｖ、電圧Ｖ２は０（ゼロ）Ｖである。共通電極３３は、例えば電圧Ｖ２（＝０Ｖ）に接続する。圧電部材３１は、例えばチタン酸ジルコン酸鉛 (ＰＺＴ)で形成する。圧電部材３１は、共通電極３３を電圧Ｖ２（＝０Ｖ）に固定し、これを基準にして個別電極３２に負の電圧を与えたときに外側に膨らみ、正の電圧を与えたときに内側にへこむように分極している。

よって、図４に示すように、アクチュエーター３に電圧Ｖ０を与えると、圧電部材３１が弾性板２７を外側に膨らませることで圧力室２６が拡張し、共通インク室２８からインクを引き込む。この負パルスの後縁でアクチュエーター３に電圧Ｖ２を与えて電位を元に戻すと、圧力室２６が元の状態に復帰して室内のインク圧が上昇し、ノズル２３からインクの液滴を吐出する。インクの吐出後、アクチュエーター３に電圧Ｖ１を与えて、圧電部材３１が弾性板２７を内側にへこませることで圧力室２６が収縮し、この正パルスの後縁でアクチュエーター３に電圧Ｖ２を与えて電位を元に戻して圧力室２６を元の状態に復帰させる。これにより、圧力室２６内の残留振動をダンプする。すなわち、引き打ち後残留振動をダンプする駆動波形の一例である。但し、インクの吐出動作は、これに限るものではない。また、圧電部材３１を挟む個別電極３２と共通電極３３の位置を逆にしてもよい。その場合、圧電素子３１の分極方向や波形を発生させる順番なども変更するようにする。

説明を図２に戻すと、各チャネルの個別電極３２及び共通電極３３は、フレキシブルプリント配線板２１に電気的に接続し、フレキシブルプリント配線板２１は中継基板２２に電気的に接続する。フレキシブルプリント配線板２１には、駆動用のＩＣ（Integrated Circuit）３４を搭載している（以下、駆動ＩＣと称す）。駆動ＩＣ３４は、インクジェットプリンタ１０の制御基板１７からのプリントデータを一時的に格納し、所定のタイミングでインクを吐出するように駆動電圧をアクチュエーター３に与える。

図５は、インクジェットプリンタ１０の制御系のブロック構成図である。制御部としての制御基板１７は、ＣＰＵ１７０、ＲＯＭ１７１、ＲＡＭ１７２、入出力ポートであるＩ／Ｏポート１７３、画像メモリ１７４を搭載している。ＣＰＵ１７０は、Ｉ／Ｏポート１７３を通して、モータ２０５、インク供給圧力調整装置３２１～３２４、操作部１８、及び各種センサーを制御する。外部接続機器であるコンピュータ２００からの画像データは、Ｉ／Ｏポート１７３を通じて制御基板１７へ送信し、画像メモリ１７４に格納する。ＣＰＵ１７０は、画像メモリ１７４に格納した画像データを描画順に駆動回路３５に送信する。駆動回路３５は、駆動ＩＣ３４の中に含まれる（図２参照）。

駆動回路３５は、プリントデータバッファ３６、デコーダ３７、駆動ドライバ３８を備えている。プリントデータバッファ３６は、画像データをチャネル毎に時系列に格納する。デコーダ３７は、チャネル毎にプリントデータバッファ３６に格納した画像データに基づいて、駆動ドライバ３８を制御する。駆動ドライバ３８は、デコーダ３７の制御に基づき、各チャネルのアクチュエーター３に駆動電圧を与える。

続いて、アクチュエーター３を駆動するアクチュエーター駆動回路５について詳述する。上述のように、アクチュエーター３を駆動するには、３種類の電圧を与える多値出力駆動回路が必要である。図６は、多値出力駆動回路の一例として、３種類の電圧を出力するアクチュエーター駆動回路５を示す。すなわち、複数の静電容量性のアクチュエーター３を充放電させる充放電回路である。アクチュエーター駆動回路５は、ハイサイドのＤＭＯＳトランジスタ５１、ローサイドのＤＭＯＳトランジスタ５２、中間電位の双方向ＭＯＳスイッチ５３を備える（ＭＯＳ；Metal-Oxide-Semiconductor）。ハイサイドのＤＭＯＳトランジスタ５１は、例えばＰチャンネルのＤＭＯＳトランジスタである（ＤＭＯＳ；Double-Diffused MOS）。ローサイドのＤＭＯＳトランジスタ５２は、例えばＮチャンネルのＤＭＯＳトランジスタである。なお、ＤＭＯＳトランジスタは、いわゆる縦型構造のＭＯＳトランジスタである。中間電位の双方向ＭＯＳスイッチ５３は、極性が異なる２つの横型構造のＭＯＳトランジスタ５３１，５３２を、互いのドレインとソース同士を繋いで並列接続して構成している。２つのＭＯＳトランジスタ５３１，５３２のうち、一方がＰチャンネルの横型構造のＭＯＳトランジスタ５３１で、他方がＮチャンネルの横型構造のＭＯＳトランジスタ５３２である。

ハイサイドのＤＭＯＳトランジスタ５１のドレイン，ローサイドのＤＭＯＳトランジスタ５２のドレイン、及び双方向ＭＯＳスイッチ５３の一方の端子は、互いに接続して、さらにアクチュエーター３の一方の端子と接続している。アクチュエーター３の一方の端子は、例えば個別電極３２である。アクチュエーター３の他方の端子は、例えば共通電極３３である。共通電極３３は、電圧Ｖ２（例えば、０Ｖ）に接続する。ハイサイドのＤＭＯＳトランジスタ５１のソースは、電圧Ｖ１（例えば、１５Ｖの正電圧）に接続する。ローサイドのＤＭＯＳトランジスタ５２のソースは、電圧Ｖ０（例えば、－１５Ｖの負電圧）に接続する。双方向ＭＯＳスイッチ５３の他方の端子は、電圧Ｖ２（例えば、０Ｖ）に接続する。さらに、双方向ＭＯＳスイッチ５３のＰチャンネルの横型構造のＭＯＳトランジスタ５３１は、バックゲートを電圧Ｖ１（例えば、１５Ｖの正電圧）に接続する。双方向ＭＯＳスイッチのＮチャンネルの横型構造のＭＯＳトランジスタ５３２は、バックゲートを電圧Ｖ０（例えば、－１５Ｖの負電圧）に接続する。すなわち、第一極性（この例ではＰチャンネル）の横型ＭＯＳトランジスタ５３１のバックゲートを第１の電位と第２の電位のうちの一方（この例では第１の電位）に接続したとき、第二極性（この例ではＮチャンネル）の横型ＭＯＳトランジスタ５３２のバックゲートを第１の電位と第２の電位のうちの他方（この例では第２の電位）に接続する。

ハイサイドのＤＭＯＳトランジスタ５１は、ＯＮ動作時において、電圧Ｖ１に対して負の電圧が出力端子に与えられ、出力電流の向きは流れ出しである。このときのＤＭＯＳトランジスタ５１の静特性は、図７に示すような定電流特性を示す。ローサイドのＤＭＯＳトランジスタ５２は、ＯＮ動作時において、電圧Ｖ０に対して正の電圧が出力端子に与えられ、出力電流の向きは流れ込みである。このときのＤＭＯＳトランジスタ５２の静特性は、図７に示すような定電流特性を示す。

これに対し、双方向ＭＯＳスイッチ５３は、ＯＮ動作時において、印加される電圧の向き、出力電流の流れの向きが一方向に決まっていない。すなわち、アクチュエーター３を充電するときと放電するときとでは出力電流の流れの向きが逆となる。つまり、双方向ＭＯＳスイッチ５３がＯＮ動作のときに、アクチュエーター３の一方の端子が正電位であれば、アクチュエーター３から双方向ＭＯＳスイッチ５３へ電流が流入する。反対にアクチュエーター３の一方の端子が負電位であれば、双方向ＭＯＳスイッチ５３からアクチュエーター３へ電流が流出する。このことから、アクチュエーター駆動回路５は、中間電位に双方向ＭＯＳスイッチを配置して、詳しくは以下に説明するように電流の流入と流出を制御しているのである。

まず、双方向ＭＯＳスイッチ５３のＮチャンネルの横型ＭＯＳトランジスタ５３２は、電流の流入時はＶ２（＝０Ｖ）側の端子をソースとし、アクチュエーター３に接続した端子をドレインとする「ソース接地動作」となる。このときの出力電圧と出力電流の関係は、定電流特性を示す。一方、電流の流出時はＶ２（＝０Ｖ）側の端子をドレインとし、アクチュエーター３に接続した端子をソースとする「ソースフォロア動作」となる。このときの出力電圧と出力電流の関係は、抵抗性を示す。これと対称的に、Ｐチャンネルの横型ＭＯＳトランジスタ５３１は、電流の流入時はＶ２（＝０Ｖ）側の端子をドレインとし、アクチュエーター３に接続した端子をソースとする「ソースフォロア動作」となる。このときの出力電圧と出力電流の関係は、抵抗性を示す。一方、電流の流出時はＶ２（＝０Ｖ）側の端子をソースとし、アクチュエーター３に接続した端子をドレインとする「ソース接地動作」となる。このときの出力電圧と出力電流の関係は、定電流特性を示す。

どちらの場合も、ＯＮ動作時におけるゲート－ソース間の電位差が大きくなるソースフォロア動作の方が、ＯＮ抵抗は小さくなる。そこで、双方向ＭＯＳスイッチ５３は、ＰチャンネルとＮチャンネルの横型構造のＭＯＳトランジスタ５３１，５３２を並列接続し、さらに各々のゲートを互いに逆の電圧で駆動させる構成としている。これにより、電流の流出時及び流入時に少なくともどちらか一方のＭＯＳトランジスタ５３１／５３２がソースフォロア動作する。どちらか一方でもＭＯＳトランジスタ５３１／５３２がソースフォロア動作すると、双方向ＭＯＳスイッチ５３に加わる電圧と流れる電流との関係は、ソースフォロア動作している方のＭＯＳトランジスタ５３１／５３２が支配する。その結果、双方向ＭＯＳスイッチ５３全体としての特性は、概ね図７に示すような抵抗性となる。

続いて、図６と図８を参照しながら、アクチュエーター駆動回路５の動作とアクチュエーター３に与える駆動波形ＯＵＴについて説明する。図８に示すように、ハイサイドのＤＭＯＳトランジスタ５１は、ゲート電圧ＶＧＨにローレベルを与えるとＯＮ動作する。ローサイドのＤＭＯＳトランジスタ５２は、ゲート電圧ＶＧＬにハイレベルを与えるとＯＮ動作する。双方向ＭＯＳスイッチ５３のＰチャンネルの横型構造のＭＯＳトランジスタ５３１は、ゲート電圧ＶＧＭＰにローレベルを与えるとＯＮ動作する。双方向ＭＯＳスイッチのＮチャンネルの横型構造のＭＯＳトランジスタ５３２は、ゲート電圧ＶＧＭＮにハイレベルを与えるとＯＮ動作する。各トランジスタ５１，５２，５３１，５３２のＯＮ／ＯＦＦにより、同図に示す駆動波形ＯＵＴをアクチュエーター３に与える。

まず、ローサイドのＤＭＯＳトランジスタ５２をＯＮにすると、出力電流はアクチュエーター３からの流れ込みとなり、アクチュエーター３を逆充電する。アクチュエーター３を逆充電すると、圧力室２６が拡張してインクを室内に引き込む（図４の逆充電参照）。その後、ローサイドのＤＭＯＳトランジスタ５２をＯＦＦにし、双方向ＭＯＳスイッチ５３の両方のＭＯＳトランジスタ５３１，５３２をＯＮにすると、出力電流はアクチュエーター３への流れ出しとなり、アクチュエーター３を放電する。アクチュエーター３を放電すると、圧力室２６が元の状態に復帰して室内のインク圧が高くなり、ノズル２３からインクを吐出する（図４の放電参照）。

インクの吐出後、双方向ＭＯＳスイッチ５３の両方のＭＯＳトランジスタ５３１，５３２をＯＦＦにし、ハイサイドのＤＭＯＳトランジスタ５１をＯＮにすると、出力電流はアクチュエーター３への流れ出しとなり、アクチュエーター３を充電する。アクチュエーター３を充電すると、圧力室２６が収縮する（図４の充電参照）。さらに続いて、ハイサイドのＤＭＯＳトランジスタ５１をＯＦＦにし、双方向ＭＯＳスイッチ５３の両方のＭＯＳトランジスタ５３１，５３２をＯＮにすると、出力電流はアクチュエーター３からの流れ込みとなり、アクチュエーター３を逆放電する。アクチュエーター３を逆放電すると、圧力室２６が元の状態に復帰する（図４の逆放電参照）。このように、インクの吐出後に、圧力室２６の収縮と復帰を行うことによって残留振動をダンプする。

アクチュエーター駆動回路５は、ＯＮ抵抗が小さく占有面積が小さいことが望ましい。回路を構成するトランジスタに横型構造のＭＯＳトランジスタを用いると、横型構造のＭＯＳトランジスタは、実質的にはドレインとソースの区別が無いので、ドレインとソースが逆転しても動作可能である。しかし、横型構造のＭＯＳトランジスタは、所定の耐圧でＯＮ抵抗を抑えようとするとチャネル幅を大きくしなくてはならず、駆動回路基板内の専有面積が大きくなってしまう。一方、回路を構成するトランジスタに縦型構造のＤＭＯＳトランジスタを用いると、縦型構造のＤＭＯＳトランジスタは、小さい専有面積で小さなＯＮ抵抗を実現できる。しかし、縦型構造のＤＭＯＳトランジスタは、その構造上、ドレイン－ソース間に寄生ダイオードを有するため、逆方向に電圧を印加すると寄生ダイオードがＯＮになってしまい電流を制御できない。

そこで、アクチュエーター駆動回路５は、ハイサイドとローサイドの駆動用トランジスタには縦型構造のＤＭＯＳトランジスタ５１，５２を配置し、電流の流れが双方向になる中間電位には横型構造のＭＯＳトランジスタ５３１，５３２によって構成した双方向ＭＯＳスイッチ５３を配置している。すなわち、縦型構造のＤＭＯＳトランジスタ５１，５２と横型構造のＭＯＳトランジスタ５３１，５３２を、適材適所に配置したアクチュエーター駆動回路５を実現しているのである。

既述のとおり、ハイサイドのＤＭＯＳトランジスタ５１、ローサイドのＤＭＯＳトランジスタ５２、及び双方向ＭＯＳスイッチ５３は、図７に示したような特性を示す。よって、ハイサイドのＤＭＯＳトランジスタ５１、ローサイドのＤＭＯＳトランジスタ５２、及び双方向ＭＯＳスイッチ５３の特性を例えば実際に測定するなどして把握しておけば、ゲートに与える電圧を調整することによって、ハイサイドのＤＭＯＳトランジスタ５１、ローサイドのＤＭＯＳトランジスタ５２、及び双方向ＭＯＳスイッチ５３の夫々の出力電流を調節することができる。夫々の特性は、例えばメモリなどに格納しておき、マイクロプロセッサが読み出して所望の出力電流になるようにゲートに与える電圧を決めるようにしてもよい。

なお、アクチュエーター駆動回路５は、ハイサイド及びローサイドの両方にＤＭＯＳトランジスタ５１，５２を配置することが望ましいが、いずれか一方を横型構造のＭＯＳトランジスタとしてもよい。

（第２実施形態）
続いて、第２実施形態に従うアクチュエーター駆動回路５０について説明する。第２実施形態のアクチュエーター駆動回路５０は、各トランジスタ５１，５２，５３１，５３２のゲートに与える電圧を調整する反転バッファ回路５４，５５，５６，５７と可変電圧源５４３，５５３，５６３，５７３を備えたことを除けば、第１実施形態のアクチュエーター駆動回路５と同様の構成である。よって、第１実施形態と同じ構成については、同じ符号を付すことで詳しい説明を省略する。

図９に示すように、アクチュエーター駆動回路５０は、ハイサイドのＤＭＯＳトランジスタ５１のゲートを駆動する反転バッファ回路５４、ローサイドのＤＭＯＳトランジスタ５２のゲートを駆動する反転バッファ回路５５、双方向ＭＯＳスイッチ５３のＰチャンネルのＭＯＳトランジスタ５３１のゲートを駆動する反転バッファ回路５６、双方向ＭＯＳスイッチ５３のＮチャンネルのＭＯＳトランジスタ５３２のゲートを駆動する反転バッファ回路５７を備える。ハイサイドの反転バッファ回路５４は、ハイサイドのＤＭＯＳトランジスタ５１をＯＦＦにする「第２のトランジスタ５４１」とＯＮにする「第３のトランジスタ５４２」を備える。第２のトランジスタ５４１は、例えばＰチャンネルのＭＯＳトランジスタである。第３のトランジスタ５４２は、例えばＮチャンネルのＭＯＳトランジスタである。すなわち、反転バッファ回路５４は、極性が逆の２つのトランジスタ５４１，５４２を対にしている。そして、第１のトランジスタであるＤＭＯＳトランジスタ５１をＯＮにするトランジスタに、ＤＭＯＳトランジスタ５１とは逆の極性を有する第３のトランジスタ５４２を割り当てる。

第２のトランジスタ５４１と第３のトランジスタ５４２は、互いのドレインを接続し、さらにＤＭＯＳトランジスタ５１のゲートに接続している。第２のトランジスタ５４１のソースは、電圧Ｖ１（この例では１５Ｖの正電圧）に接続する。第３のトランジスタ５４２のソースは、例えば０～５Ｖの直流の可変電圧源５４３に接続する。可変電圧源５４３により、反転バッファ回路５４の電源電圧ＶｄＨを例えば１０～１５Ｖの範囲内で調整する。

反転バッファ回路５４の入力、すなわち第２のトランジスタ５４１と第３のトランジスタ５４２のゲートの駆動は、レベルシフタ５８を介して駆動波形データ入力を与えることによって行う。レベルシフタ５８を介して反転バッファ回路５４に電圧Ｖ１を与えると、第２のトランジスタ５４１はＯＦＦ、第３のトランジスタ５４２がＯＮとなり、ＤＭＯＳトランジスタ５１のゲート電圧ＶＧＨに反転バッファ回路５４の電源電圧ＶｄＨ（すなわち、電圧Ｖ１に対してローレベル）が与えられて、ＤＭＯＳトランジスタ５１がＯＮとなる。また、レベルシフタ５８を介して反転バッファ回路５４に電圧Ｖ０を与えると、第３のトランジスタ５４２はＯＦＦ、第２のトランジスタ５４１がＯＮとなり、ＤＭＯＳトランジスタ５１はＯＦＦとなる。なお、第３のトランジスタ５４２のバックゲートは、第３のトランジスタ５４２のドレインと接続しなくてもよく、個別に配線して制御対象から外してもよい。

ローサイドの反転バッファ回路５５は、ローサイドのＤＭＯＳトランジスタ５２をＯＦＦにする「第２のトランジスタ５５１」とＯＮにする「第３のトランジスタ５５２」を備える。第２のトランジスタ５５１は、例えばＮチャンネルのＭＯＳトランジスタである。第３のトランジスタ５５２は、例えばＰチャンネルのＭＯＳトランジスタである。すなわち、反転バッファ回路５５は、極性が逆の２つのトランジスタを対にしている。そして、第１のトランジスタであるＤＭＯＳトランジスタ５２をＯＮにするトランジスタに、ＤＭＯＳトランジスタ５２とは逆の極性を有する第３のトランジスタ５５２を割り当てる。

第２のトランジスタ５５１と第３のトランジスタ５５２は、互いのドレインを接続し、さらにＤＭＯＳトランジスタ５２のゲートに接続している。第２のトランジスタ５５１のソースは、電圧Ｖ０（この例では－１５Ｖ）に接続する。第３のトランジスタ５５２のソースは、例えば０～５Ｖの直流の可変電圧源５５３に接続する。可変電圧源５５３により、反転バッファ回路５５の電源電圧ＶｄＬを例えば－１５～－１０Ｖの範囲内で調整する。

反転バッファ回路５５の入力、すなわち第２のトランジスタ５５１と第３のトランジスタ５５２のゲートの駆動は、レベルシフタ５８を介して駆動波形データ入力を与えることによって行う。レベルシフタ５８を介して反転バッファ回路５５に電圧Ｖ０を与えると、第２のトランジスタ５５１はＯＦＦ、第３のトランジスタ５５２がＯＮとなり、ＤＭＯＳトランジスタ５２のゲート電圧ＶＧＬに反転バッファ回路５５の電源電圧ＶｄＬ（すなわち、電圧Ｖ０に対してハイレベル）が与えられて、ＤＭＯＳトランジスタ５２がＯＮとなる。また、レベルシフタ５８を介して反転バッファ回路５５に電圧Ｖ１を与えると、第３のトランジスタ５５２はＯＦＦ、第２のトランジスタ５５１がＯＮとなり、ＤＭＯＳトランジスタ５２はＯＦＦとなる。第３のトランジスタ５５２のバックゲートは、第３のトランジスタ５５２のドレインと接続してもよく、個別に配線して制御対象から外してもよい。

中間電位の反転バッファ回路５６は、ＭＯＳトランジスタ５３１をＯＦＦにする「第２のトランジスタ５６１」とＯＮにする「第３のトランジスタ５６２」を備える。第２のトランジスタ５６１は、例えばＰチャンネルのＭＯＳトランジスタである。第３のトランジスタ５６２は、例えばＮチャンネルのＭＯＳトランジスタである。すなわち、反転バッファ回路５６は、極性が逆の２つのトランジスタ５６１，５６２を対にしている。そして、ＭＯＳトランジスタ５３１をＯＮにするトランジスタに、ＭＯＳトランジスタ５３１とは逆の極性を有する第３のトランジスタ５６２を割り当てる。

第２のトランジスタ５６１と第３のトランジスタ５６２は、互いのドレインを接続し、さらにＭＯＳトランジスタ５３１のゲートに接続している。例えば０～３０Ｖの直流の可変電圧源５６３は、第２のトランジスタ５６１のソースと第３のトランジスタ５６２のソースの間に接続する。さらに、第２のトランジスタ５６１のソースは、電圧Ｖ１（この例では＋１５Ｖ）に接続する。第３のトランジスタ５６２のバックゲートは、電圧Ｖ０（この例では－１５Ｖ）に接続する。可変電圧源５６３により、反転バッファ回路５６の電源電圧ＶｄＭＰを例えば０～－１５Ｖの範囲内で調整する。

反転バッファ回路５６の入力、すなわち第２のトランジスタ５６１と第３のトランジスタ５６２のゲートの駆動は、レベルシフタ５８を介して駆動波形データ入力を与えることによって行う。レベルシフタ５８を介して反転バッファ回路５６に電圧Ｖ１を与えると、第２のトランジスタ５６１はＯＦＦ、第３のトランジスタ５６２がＯＮとなり、ＭＯＳトランジスタ５３１のゲート電圧ＶＧＭＰに反転バッファ回路５６の電源電圧ＶｄＭＰ（すなわち、電圧Ｖ２に対してローレベル）が与えられて、ＤＭＯＳトランジスタ５３１がＯＮとなる。また、レベルシフタ５８を介して反転バッファ回路５６に電圧Ｖ０を与えると、第３のトランジスタ５６２はＯＦＦ、第２のトランジスタ５６１がＯＮとなり、ＤＭＯＳトランジスタ５３１はＯＦＦとなる。

同様に、中間電位の反転バッファ回路５７は、ＭＯＳトランジスタ５３２をＯＦＦにする「第２のトランジスタ５７１」とＯＮにする「第３のトランジスタ５７２」を備える。第２のトランジスタ５７１は、例えばＮチャンネルのＭＯＳトランジスタである。第３のトランジスタ５７２は、例えばＰチャンネルのＭＯＳトランジスタである。すなわち、反転バッファ回路５６は、極性が逆の２つのトランジスタ５７１，５７２を対にしている。そして、ＭＯＳトランジスタ５３２をＯＮにするトランジスタに、ＭＯＳトランジスタ５３２とは逆の極性を有する第３のトランジスタ５７２を割り当てる。

第２のトランジスタ５７１と第３のトランジスタ５７２は、互いのドレインを接続し、さらにＭＯＳトランジスタ５３２のゲートに接続している。例えば０～３０Ｖの直流の可変電圧源５７３は、第２のトランジスタ５７１のソースと第３のトランジスタ５７２のソースの間に接続する。さらに、第２のトランジスタ５７１のソースは、電圧Ｖ０（この例では－１５Ｖ）に接続する。第３のトランジスタ５７２のバックゲートは、電圧Ｖ１（この例では＋１５Ｖ）に接続する。可変電圧源５７３により、反転バッファ回路５７の電源電圧ＶｄＭＮを例えば０～１５Ｖの範囲内で調整する。

反転バッファ回路５７の入力、すなわち第２のトランジスタ５７１と第３のトランジスタ５７２のゲートの駆動は、レベルシフタ５８を介して駆動波形データ入力を与えることによって行う。レベルシフタ５８を介して反転バッファ回路５７に電圧Ｖ０を与えると、第２のトランジスタ５７１はＯＦＦ、第３のトランジスタ５７２がＯＮとなり、ＭＯＳトランジスタ５３２のゲート電圧ＶＧＭＮに反転バッファ回路５７の電源電圧ＶｄＭＮ（すなわち、電圧Ｖ２に対してハイレベル）が与えられて、ＤＭＯＳトランジスタ５３２がＯＮとなる。また、レベルシフタ５８を介して反転バッファ回路５７に電圧Ｖ１を与えると、第３のトランジスタ５７２はＯＦＦ、第２のトランジスタ５７１がＯＮとなり、ＤＭＯＳトランジスタ５３２はＯＦＦとなる。

アクチュエーター駆動回路５０は、反転バッファ回路５４，５５，５６，５７と可変電圧源５４３，５５３，５６３，５７３によって、各トランジスタ５１，５２，５３１，５３２のゲートに与える電圧ＶＧＨ，ＶＧＬ，ＶＧＭＰ，ＶＧＭＮを夫々調整する。すなわち、可変電圧源５４３を制御して、ハイサイドの反転バッファ回路５４の電源電圧ＶｄＨを絞ると、図１０に示すように、ハイサイドのＤＭＯＳトランジスタ５１のゲート電圧ＶＧＨの振幅が小さくなり、ＤＭＯＳトランジスタ５１の出力電流を制限できる。同様に、可変電圧源５５３を制御して、ローサイドの反転バッファ回路５５の電源電圧ＶｄＬを絞ると、ローサイドのＤＭＯＳトランジスタ５２のゲート電圧ＶＧＬの振幅が小さくなり、ＤＭＯＳトランジスタ５２の出力電流を制限できる。

同様に、可変電圧源５６３を制御して中間電位の反転バッファ回路５６の電源電圧ＶｄＭＰを絞ると、双方向ＭＯＳスイッチ５３のＭＯＳトランジスタ５３１のゲート電圧ＶＧＭＰの振幅が小さくなり、ＭＯＳトランジスタ５３１の出力電流を制限できる。同様に、可変電圧源５７３を制御して反転バッファ回路５７の電源電圧ＶｄＭＮを絞ると、双方向ＭＯＳスイッチ５３のＭＯＳトランジスタ５３２のゲート電圧ＶＧＭＮの振幅が小さくなり、ＭＯＳトランジスタ５３２の出力電流を制限できる。

その結果、同図に示すように、例えば電源電圧ＶｄＨ，ＶｄＬ，ＶｄＭＰ，ＶｄＭＮを絞らない場合（破線で示す）と比較して、駆動波形ＯＵＴの立ち上がり・立下りを緩くすることができる。すなわち、駆動波形ＯＵＴの立ち上がり・立下りを可変に調整することができる。駆動波形ＯＵＴの立ち上がり・立下り時間を絞ると、アクチュエーター３の収縮動作、復帰動作はその分ゆっくりになるので、電源電圧ＶｄＨ，ＶｄＬ，ＶｄＭＰ，ＶｄＭＮを調節することによってインクの吐出速度が変化する。可変電圧源５４３，５５３，５６３，５７３による電源電圧ＶｄＨ，ＶｄＬ，ＶｄＭＰ，ＶｄＭＮの絞りを、例えば３段階で出来るようにすれば、駆動波形ＯＵＴの立ち上がり・立下りの勾配を３段階に制御することができる。勿論、可変電圧源５４３，５５３，５６３，５７３による電源電圧ＶｄＨ，ＶｄＬ，ＶｄＭＰ，ＶｄＭＮの絞りは、３段階でなくともよい。さらに、ハイサイド，ローサイド，中間電位の夫々に反転バッファ回路５４，５５，５６，５７と可変電圧源５４３，５５３，５６３，５７３を設けているので、駆動波形ＯＵＴの立ち上がり・立下りを各々独立して調整することが可能である。

仮に反転バッファ回路５４，５５，５６，５７と可変電圧源５４３，５５３，５６３，５７３を有しない場合、圧力室２６の拡張・収縮・復帰時間は、ＤＭＯＳトランジスタ５１，５２、双方向ＭＯＳスイッチ５３の特性と、アクチュエーター３の圧電部材３１の静電容量によって固定的に定まり、可変に調整することはできない。これに対し、反転バッファ回路５４，５５，５６，５７と可変電圧源５４３，５５３，５６３，５７３を設けて駆動波形ＯＵＴの立ち上がり・立下りを夫々調節可能な構成とすれば、ＤＭＯＳトランジスタ５１，５２、双方向ＭＯＳスイッチ５３の夫々の出力電流を調整することができる。このとき、ＤＭＯＳトランジスタ５１，５２が図７のような特性であれば、飽和電流値は下がる。双方向ＭＯＳスイッチ５３が図７のような特性であれば、ＯＮ抵抗は上昇する。よって、図８に示したように、圧力室２６の拡張、復帰、収縮、復帰の際の充放電に要する時間を遅くする方向に調整することができる。

（第３実施形態）
続いて、第３実施形態に従うインクジェットヘッド駆動回路６について説明する。第３実施形態のインクジェットヘッド駆動回路６は、第２実施形態のアクチュエーター駆動回路５０を少なくともチャネルの数だけ備えている。インクジェットヘッド駆動回路６は、液体吐出ヘッド駆動回路の一例である。

図１１は、インクジェットヘッド駆動回路６の全体構成を示している。インクジェットヘッド駆動回路６は、例えば駆動回路３５の一部である。インクジェットヘッド駆動回路６は、駆動回路基板６０，検出部６１，マイクロプロセッサ６２、Ａ／Ｄコンバータ６３、Ｄ／Ａコンバータ６４、増幅回路６５１～６５４などを備えている。各チャネルのアクチュエーター駆動回路５０は、駆動回路基板６０上に形成する。マイクロプロセッサ６２、Ｄ／Ａコンバータ６４及び増幅回路６５１～６５４は、調整部を構成する。調整部は、マイクロプロッセッサ６２がプログロムを実行することによって、可変電圧源５４３，５５３，５６３，５７３に相当する機能を実現する。

検出部６１は、検出用トランジスタ６６～６９を備える。ＤＭＯＳトランジスタ５１と対になる検出用トランジスタ６６、ＤＭＯＳトランジスタ５２と対になる検出用トランジスタ６７は、夫々、カレントミラー回路機能部分を構成する。すなわち、インクジェットヘッド駆動回路６は、検出部６１と調整部とが独立しており、その間にＡ／Ｄコンバータ６３、Ｄ／Ａコンバータ６４及びマイクロプロセッサ６２が介在しているが、回路の動作はカレントミラー回路と同様であり、カレントミラー回路の変形と見ることができる。この回路の構成は、マイクロプロセッサ６２を介在するのでハードウエアだけで構成する通常のカレントミラー回路と比べて微調整が可能という利点がある。

検出用トランジスタ６６は、ダイオード接続したＰチャンネルのＤＭＯＳトランジスタである。このＰチャンネルの検出用トランジスタ６６は、ＰチャンネルのＤＭＯＳトランジスタの順電圧測定用である。すなわち、検出対象は、ハイサイドのＤＭＯＳトランジスタ５１である。検出用トランジスタ６６とＤＭＯＳトランジスタ５１の一群は、共通の半導体基板上に形成するのが好ましい。このとき、トランジスタ同士の距離を近づけて半導体基板上に集合配置することが望ましい。さらに、検出用トランジスタ６６は、検出対象のＤＭＯＳトランジスタ５１との特性比を予め把握しておくのが好ましい。特性比は、例えばトランジスタのサイズ比である。トランジスタのサイズ比は、例えばチャネル幅とチャネル長の比の比によって特定する。マイクロプロセッサ６２は、検出用トランジスタ６６と制御対象のＤＭＯＳトランジスタ５１との間で、サイズ比に基づいた動作電流のスケーリングをする。一例を挙げると、ＤＭＯＳトランジスタ５１のトランジスタサイズに対し、検出用トランジスタ６６のチャネル幅が１／５倍でチャネル長が２倍であれば、検出用トランジスタ６１の動作電流は、ＤＭＯＳトランジスタ５１の動作電流の１／１０倍の大きさとなる。

検出用トランジスタ６７は、ダイオード接続したＮチャンネルのＤＭＯＳトランジスタである。このＮチャンネルの検出用トランジスタ６７は、ＮチャンネルのＤＭＯＳトランジスタの順電圧測定用である。すなわち、検出対象は、ローサイドのＤＭＯＳトランジスタ５２である。検出用トランジスタ６７とＤＭＯＳトランジスタ５２の一群は、共通の半導体基板上に形成するのが好ましい。このとき、トランジスタ同士の距離を近づけて半導体基板上に集合配置することが望ましい。さらに、検出用トランジスタ６７は、例えば動作電流のスケーリングに使用するために、検出対象のＤＭＯＳトランジスタ５２との特性比を予め把握しておくのが好ましい。

検出用トランジスタ６８は、Ｐチャンネルの横型構造のＭＯＳトランジスタである。このＰチャンネルの横型構造の検出用トランジスタ６８は、Ｐチャンネルの横型構造のＭＯＳトランジスタのゲート電圧対ＯＮ抵抗の相関関係の測定用である。すなわち、検出対象は、双方向ＭＯＳスイッチ５３のＭＯＳトランジスタ５３１である。検出用トランジスタ６８とＭＯＳトランジスタ５３１の一群は、共通の半導体基板上に形成するのが好ましい。このとき、トランジスタ同士の距離を近づけて半導体基板上に集合配置することが望ましい。さらに、検出用トランジスタ６８は、例えば動作電流のスケーリングに使用するために、検出対象のＭＯＳトランジスタ５３１との特性比を予め把握しておくのが好ましい。

検出用トランジスタ６９は、横型構造のＮチャンネルのＭＯＳトランジスタである。このＮチャンネルの横型構造の検出用トランジスタ６９は、ＮチャンネルのＭＯＳトランジスタのゲート電圧対ＯＮ抵抗の相関関係の測定用である。すなわち、検出対象は、双方向ＭＯＳスイッチ５３のＭＯＳトランジスタ５３２である。検出用トランジスタ６９とＭＯＳトランジスタ５３２の一群は、共通の半導体基板上に形成する。このとき、トランジスタ同士の距離を近づけて半導体基板上に集合配置することが望ましい。さらに、検出用トランジスタ６９は、例えば動作電流のスケーリングに使用するために、検出対象のＭＯＳトランジスタ５３２との特性比を予め把握しておくのが好ましい。

並列に接続した３つの抵抗６６１，６６２，６６３、及び２つのトランジスタ６６４，６６５は、ハイサイドの検出用トランジスタ６６に流す順電流を調節する電流切替回路である。具体的には、２つのトランジスタ６６４，６６５のＯＮとＯＦＦの組み合わせによって、抵抗６６１を通じてのみ電流を流す、抵抗６６１と抵抗６６２を通じて電流を流す、抵抗６６１と抵抗６６３を通じて電流を流す、抵抗６６１～６６３の全部を通じて電流を流す、の４つのパターンで検出用トランジスタ６６に順電流を流すことができる。よって、マイクロプロセッサ６２は、ＯＮにする抵抗６６１～６６３の組み合わせを決めることによって、検出用トランジスタ６６に流す設定電流を決めることができる。

マイクロプロセッサ６２は、設定電流に応じて出力ポートＤＯ１，ＤＯ２からの出力値を決め（DO；digital output)、インバータ７１，７２を介してトランジスタ６６４，６６５をＯＮ／ＯＦＦ制御する。マイクロプロセッサ６２は、設定電流を検出用トランジスタ６６に流したときの電圧降下、すなわち検出用トランジスタ６６の順方向電圧を、差動増幅器６６６とＡ／Ｄコンバータ６３を介して取り込む。取り込んだ電圧は、ＤＭＯＳトランジスタ５１のゲートに与えるべき電圧のはずであるから、マイクロプロセッサ６２は、Ｄ／Ａコンバータ６４と増幅回路６５１を介して、その電圧を反転バッファ回路５４の電源電圧ＶｄＨに与える。なお、マイクロプロセッサ６２は、差動増幅回路６６７を介して抵抗６６１～６６３に生じる電圧降下を計測し、検出用トランジスタ６６に流れる電流値を算出することができる。但し、電圧Ｖ１及び電圧Ｖ０が安定している場合は、差動増幅回路６６７を省略してもよい。

同様に、並列に接続した３つの抵抗６７１，６７２，６７３、及び２つのトランジスタ６７４，６７５は、ローサイドの検出用トランジスタ６７に流す順電流を調節する電流切替回路である。マイクロプロセッサ６２は、ＯＮにする抵抗６７１～６７３の組み合わせによって、検出用トランジスタ６７に流す設定電流を決める。マイクロプロセッサ６２は、設定電流に応じて出力ポートＤＯ１，ＤＯ２からの出力値を決め、インバータ７１，７２を介してトランジスタ６７４，６７５をＯＮ／ＯＦＦ制御する。マイクロプロセッサ６２は、設定電流を検出用トランジスタ６７に流したときの電圧降下、すなわち検出用トランジスタ６７の順方向電圧を、差動増幅器６７６とＡ／Ｄコンバータ６３を介して取り込む。取り込んだ電圧は、ＤＭＯＳトランジスタ５２のゲートに与えるべき電圧のはずであるから、マイクロプロセッサ６２は、Ｄ／Ａコンバータ６４と増幅回路６５２を介して、その電圧を反転バッファ回路５５の電源電圧ＶｄＬに与える。

並列に接続した３つの抵抗６８１，６８２，６８３、及び２つのトランジスタ６８４，６８５は、検出用トランジスタ６８に流す電流を調節する電流切替回路である。さらに増幅回路６８６は、検出用トランジスタ６８のゲートに与える電圧を調整する。マイクロプロセッサ６２は、検出用トランジスタ６８のゲート電圧をＤ／Ａコンバータ６４から増幅回路６８６を介して設定する。設定したゲート電圧に対する検出用トランジスタ６８のＯＮ抵抗は、検出用トランジスタ６８に流すソース電流とドレインソース間電圧から求めることができる。

まず、マイクロプロセッサ６２は、ＯＮにする抵抗６８１～６８３の組み合わせによって、検出用トランジスタ６８に流すソース電流の設定電流を決める。マイクロプロセッサ６２は、設定電流に応じて出力ポートＤＯ１，ＤＯ２からの出力値を決め、インバータ７１，７２を介してトランジスタ６８４，６８５をＯＮ／ＯＦＦ制御する。マイクロプロセッサ６２は、設定電流を検出用トランジスタ６８に流したときの電圧降下、すなわち検出用トランジスタ６８のドレインソース間電圧を、差動増幅器６８７とＡ／Ｄコンバータ６３を介して取り込む。

これにより、マイクロプロセッサ６２は、検出用トランジスタ６８にどのようなゲート電圧を与えればどのようなＯＮ抵抗になるかという、図７右下のグラフのような特性を測定できる。その測定値を用いて、ＭＯＳトランジスタ５３１とのサイズ比に応じたスケーリングを行えば、ＭＯＳトランジスタ５３１を所望のＯＮ抵抗に設定するためにＭＯＳトランジスタ５３１のゲートに与えるべき電圧を求めることができる。マイクロプロセッサ６２は、その電圧を、Ｄ／Ａコンバータ６４と増幅回路６５３を介して、反転バッファ回路５６の電源電圧ＶｄＭＰに与える。なお、トランジスタ６８４，６８５のＯＮ抵抗は、各々接続している抵抗６８２，６８３の抵抗値よりも十分小さく設定している。

同様に、並列に接続した３つの抵抗６９１，６９２，６９３、及び２つのトランジスタ６９４，６９５は、検出用トランジスタ６９に流す電流を調節する電流切替回路である。さらに増幅回路６９６は、検出用トランジスタ６９のゲートに与える電圧を調整する。マイクロプロセッサ６２は、検出用トランジスタ６９のゲート電圧をＤ／Ａコンバータ６４から増幅回路６９６を介して設定する。設定したゲート電圧に対する検出用トランジスタ６９のＯＮ抵抗は、検出用トランジスタ６９に流すソース電流とドレインソース間電圧から求める。

まず、マイクロプロセッサ６２は、ＯＮにする抵抗６９１～６９３の組み合わせによって、検出用トランジスタ６９に流すソース電流の設定電流を決める。マイクロプロセッサ６２は、設定電流に応じて出力ポートＤＯ１，ＤＯ２からの出力値を決め、インバータ７１，７２を介してトランジスタ６９４，６９５をＯＮ／ＯＦＦ制御する。マイクロプロセッサ６２は、設定電流を検出用トランジスタ６９に流したときの電圧降下、すなわち検出用トランジスタ６９のドレインソース間電圧を、差動増幅器６９７とＡ／Ｄコンバータ６３を介して取り込む。

これにより、マイクロプロセッサ６２は、検出用トランジスタ６９にどのようなゲート電圧を与えればどのようなＯＮ抵抗になるかという、図７右下のグラフのような特性を測定できる。その測定値を用いて、ＭＯＳトランジスタ５３２とのサイズ比に応じたスケーリングを行えば、ＭＯＳトランジスタ５３２を所望のＯＮ抵抗に設定するためにＭＯＳトランジスタ５３２のゲートに与えるべき電圧を求めることができる。マイクロプロセッサ６２は、その電圧を、Ｄ／Ａコンバータ６４と増幅回路６５４を介して、反転バッファ回路５７の電源電圧ＶｄＭＮに与える。トランジスタ６９４，６９５のＯＮ抵抗は、各々接続している抵抗６９２，６９３の抵抗値よりも十分小さく設定している。
すなわち、双方向ＭＯＳスイッチ５３の要素であるＭＯＳトランジスタ５３１とＭＯＳトランジスタ５３２の特性を、検出用トランジスタ６８と検出用トランジスタ６９によって検出する。マイクロプロセッサ６２は、検出用トランジスタ６８，６９に与えるゲート電圧をパラメータとした電流と電圧降下との関係に基づいて、図７右下のグラフのような双方向ＭＯＳスイッチの特性を検出し、検出した特性に応じて双方向ＭＯＳスイッチ５３のゲート電圧を設定する。このように、マイクロプロセッサ６２は、双方向ＭＯＳスイッチ５３のゲート電圧を設定するゲート電圧設定部として機能する。

上述のように、インクジェットヘッド駆動回路６０は、反転バッファ回路５５，５６，５７，５８の電源電圧ＶｄＨ，ＶｄＬ，ＶｄＭＰ，ＶｄＭＮを夫々調整することができる。検出用トランジスタ６６と対になるＤＭＯＳトランジスタ５１を共通の半導体基板上に形成すれば、半導体ウエハ間の特性のばらつきの影響や、基板の温度変化の影響を抑えることができる。同じプロセスで同じ半導体基板上に形成しているので、相似の関係は維持されるからである。検出用トランジスタ６７と対になるＤＭＯＳトランジスタ５２、検出用トランジスタ６８と対になるＭＯＳトランジスタ５３１、検出用トランジスタ６９と対になるＭＯＳトランジスタ５３２についても同様である。なお、増幅回路６５１～６５４は、駆動回路基板６０に内蔵してもよい。

（第４実施形態）
続いて、第４実施形態に従うインクジェットヘッド駆動回路６００について説明する。第４実施形態のインクジェットヘッド駆動回路６００は、第３実施形態のインクジェットヘッド駆動回路６の変形例である。第３実施形態のインクジェットヘッド駆動回路６は、マイクロプロセッサ６２によって、全てのトランジスタのゲートを駆動するプリバッファ電源電圧を制御している。そのうちＤＭＯＳトランジスタ５１，５２のゲート電圧ＶＧＨ，ＶＧＬを制御する回路部分は、カレントミラー回路の機能を、ファームウエアを介して実現していると考えることができる。

第４実施形態のインクジェットヘッド駆動回路６００は、このＤＭＯＳトランジスタ５１，５２のゲート電圧ＶＧＨ，ＶＧＬを制御するカレントミラー回路機能部分を、ハードウエアで実現する回路構成にしている。すなわち、ハイサイドの検出用トランジスタ８１とＶｉ変換器８２、ローサイドの検出用トランジスタ８３とＶｉ変換器８４を設ける。ハイサイドの検出用トランジスタ８１は、ダイオード接続したＤＭＯＳトランジスタである。検出用トランジスタ８１は、制御対象であるＤＭＯＳトランジスタ５１と同じＰチャンネルである。ローサイドの検出用トランジスタ８３は、ダイオード接続したＤＭＯＳトランジスタである。検出用トランジスタ８３は、制御対象であるＤＭＯＳトランジスタ５２と同じＮチャンネルである。

ハイサイドの検出用トランジスタ８１に流すリファレンス電流は、Ｄ／Ａコンバータ６４とＶｉ変換器８２を介して、マイクロプロセッサ６２が電流値を設定する。このとき検出用トランジスタ８１に生じる順電圧は、ボルテージフォロア回路８５を介して、反転バッファ回路５４の電源電圧ＶｄＨとして与える。同様に、ローサイドの検出用トランジスタ８３に流すリファレンス電流は、Ｄ／Ａコンバータ６４とＶｉ変換器８４を介して、マイクロプロセッサ６２が電流値を設定する。このとき検出用トランジスタ８４に生じる順電圧は、ボルテージフォロア回路８６を介して、反転バッファ回路５５の電源電圧ＶｄＬとして与える。

なお、検出用トランジスタ８１，８４に流すリファレンス電流は、Ｄ／Ａコンバータ６４とＶｉ変換器８２，８４を省略して、抵抗などを用いて所定の固定電流を流すようにしてもよい。また、出力回路数が少なく検出用トランジスタ８１，８４に十分な電圧供給能力がある場合には、ボルテージフォロア回路８５，８６を省略して、検出用トランジスタ８１，８４と反転バッファ回路５５，５６の電源電圧ＶｄＨ，ＶｄＬとを直結してもよい。

これまで説明してきた検出用トランジスタ６６，６７，６８，６９，８１，８３は、夫々の対となるＤＭＯＳトランジスタ５１，ＤＭＯＳトランジスタ５２，ＭＯＳトランジスタ５３１，ＭＯＳトランジスタ５３２とトランジスタ特性が同じか又はスケーリング可能な特性比を有していなくてはならない。そのため、対になる同士を共通の半導体基板上に形成していることが望ましい。

但し、例えば半導体基板のサイズが大きく同一基板内で半導体の特性や温度が均一ではない恐れがある場合、対となるＤＭＯＳトランジスタ５１，ＤＭＯＳトランジスタ５２，ＭＯＳトランジスタ５３１，ＭＯＳトランジスタ５３２を半導体基板上で複数にグループ分けし、グループ毎に検出用トランジスタ６６，６７，６８，６９，８１，８３を配置するようにしてもよい。

図１３は、検出用トランジスタ８１，８３を複数配置する回路構成の一例である。図１３に示すように、複数のアクチュエーター駆動回路５０は、チャネルの配列方向に沿って例えば４つのグループに分ける。例えばチャネルの数が１０００個の場合、アクチュエーター駆動回路５０を２５０個ごとにグループ分けする。そして、ハイサイドの検出用トランジスタ８１とローサイドの検出用トランジスタ８３を、グループごとに、該当するグループの近傍に配置する。これにより、グループごとに、検出用トランジスタ８１（８３）と、対になるＤＭＯＳトランジスタ５１（５２）による第１のカレントミラー回路を構成する。

さらに、各グループのハイサイドの検出用トランジスタ８１及びローサイドの検出用トランジスタ８３に対して、第１のリファレンス電流を与える第２のカレントミラー回路を半導体基板６０上に形成してもよい。図１４は、第２のカレントミラー回路の一例である。第２のカレントミラー回路は、ハイサイド出力回路制御用の複数のトランジスタ９２、トランジスタ９２と対になってカレントミラー回路を構成するハイサイド出力回路制御用のトランジスタ９１、ローサイド出力回路制御用の複数のトランジスタ９４、トランジスタ９４と対になってカレントミラー回路を構成するローサイド出力回路制御用のトランジスタ９３を備える。

ハイサイド出力回路制御用の複数のトランジスタ９２は、第１のカレントミラー回路のハイサイドの検出用トランジスタ８１と夫々電気的に接続する。各トランジスタ９２は、第１のカレントミラー回路の検出用トランジスタ８１に与える第１のリファレンス電流を生成する。ローサイド出力回路制御用の複数のトランジスタ９４は、第１のカレントミラー回路のローサイドの検出用トランジスタ８３と夫々電気的に接続する。各トランジスタ９４は、第１のカレントミラー回路の検出用トランジスタ８３に与える第１のリファレンス電流を生成する。第２のカレントミラー回路のハイサイド出力回路制御用のトランジスタ９１に流す第２のリファレンス電流は、Ｄ／Ａコンバータ６４とＶｉ変換器９５を介して、マイクロプロセッサ６２が電流値を設定する。電流値の設定は、トランジスタのサイズ比に従った比例定数を加味した値とする。同様に、ローサイド出力回路制御用のトランジスタ９３に流す第２のリファレンス電流は、Ｄ／Ａコンバータ６４とＶｉ変換器９６を介して、マイクロプロセッサ６２が電流値を設定する。複数の第１のカレントミラー回路、及び第２のカレントミラー回路は、例えば図１５に示すような配置で共通の半導体基板９０上に形成することができる。

上述のいずれかの実施形態によれば、容量性負荷であるアクチュエーター３に対し、３つの異なる電位を与えるアクチュエーター駆動回路５，５０において、縦型構造のＤＭＯＳトランジスタ５１，５２と横型構造のＭＯＳトランジスタ５３１，５３２を回路内の適材適所に配置したアクチュエーター駆動回路５，５０を提供することができる。なお、上述のアクチュエーター駆動回路５，５０、インクジェットヘッド駆動回路６，６００において、特に指定しないトランジスタについては、ＭＯＳトランジスタに限らず、バイポーラートランジスタなどを用いてもよい。

すなわち、実施形態に従う多値出力駆動回路は、次のとおりである。
（１）圧電素子に第１の電位を与えるＤＭＯＳトランジスタと、前記圧電素子に第２の電位を与えるＭＯＳトランジスタと、前記第１の電位及び前記第２の電位の一方よりも高く且つ他方よりも低い第３の電位を前記圧電素子に与える双方向ＭＯＳスイッチと、を備えている。
（２）前記双方向ＭＯＳスイッチは、バックゲートを前記第１の電位と前記第２の電位のうちいずれかに接続した第一極性の横型ＭＯＳトランジスタを備えている。
（３）前記双方向ＭＯＳスイッチは、バックゲートを前記第１の電位と前記第２の電位のうち前記第一極性の横型ＭＯＳトランジスタとは異なる方に接続した第二極性の横型ＭＯＳトランジスタが、前記第一極性の横型ＭＯＳトランジスタに並列接続しており、前記第一極性の横型ＭＯＳトランジスタのゲートと、前記第二極性の横型ＭＯＳトランジスタのゲートには互いに反転する駆動信号が与えられ、前記第一極性の横型ＭＯＳトランジスタのゲートと前記第二極性の横型ＭＯＳトランジスタの一方がＯＮ制御されるとき他方もＯＮ制御され、一方がＯＦＦ制御されるとき他方もＯＦＦ制御される。
（４）前記圧電素子に第２の電位を与えるＭＯＳトランジスタは、ＤＭＯＳトランジスタである。
（５）前記圧電素子に第３の電位を与える双方向ＭＯＳスイッチと共通の半導体基板に形成した検出用ＭＯＳトランジスタと、前記検出用ＭＯＳトランジスタにゲート電圧を与えて電流を流し、前記検出用ＭＯＳトランジスタに生じる電圧降下を検出する検出部と、前記検出用ＭＯＳトランジスタに与えるゲート電圧をパラメータとした前記検出用ＭＯＳトランジスタに流した電流と電圧降下との関係に基づいて、前記検出用ＭＯＳトランジスタの特性を検出し、検出した特性に応じて前記圧電素子に第３の電位を与える双方向ＭＯＳスイッチのゲート電圧を設定するゲート電圧設定部と、を備える。
（６）前記双方向ＭＯＳスイッチのＯＮ抵抗は、マイクロプロセッサから制御可能である。
（７）前記ＤＭＯＳトランジスタのゲート電圧は、マイクロプロセッサから制御可能である。
（８）前記ＤＭＯＳトランジスタのゲート電圧は、カレントミラー回路によって制御される。
（９）前記圧電素子は、インクジェットヘッドのアクチュエーターである。
（１０）共通の半導体基板上に形成した複数の双方向ＭＯＳスイッチと、前記半導体基板と同一基板上に形成した検出用ＭＯＳトランジスタと、前記検出用ＭＯＳトランジスタにゲート電圧を与えて電流を流し、前記検出用ＭＯＳトランジスタに生じる電圧降下を検出する検出部と、前記検出用ＭＯＳトランジスタに与えるゲート電圧をパラメータとした前記検出用ＭＯＳトランジスタに流した電流と電圧降下との関係に基づいて、前記検出用ＭＯＳトランジスタの特性を検出し、検出した特性に応じて前記双方向ＭＯＳスイッチのゲート電圧を設定するゲート電圧設定部と、を備える。
かかる構成とすることにより、駆動回路を形成する半導体基板の例えば半導体ウエハ間の特性のばらつきや動作時の温度に依る特性変化の影響を抑えて、安定した吐出特性で液体吐出ヘッドを駆動させることのできる多値出力駆動回路を提供することができる。
（１１）前記ＭＯＳスイッチは、並列接続したＰチャンネルの横型ＭＯＳトランジスタとＮチャンネルの横型ＭＯＳトランジスタを備え、前記検出部と前記ゲート電圧設定部は、Ｐチャンネルの横型ＭＯＳトランジスタ用とＮチャンネルの横型ＭＯＳトランジスタ用の２組を備える。

なお、インクジェットヘッド１００は、図３に例示したアクチュエーター３の構成に限らない。例えば、シアモード型のアクチュエーターであってもよい。また、例えばノズル２３とアクチュエーター３の両方をノズルプレートの面上に複数配置した構成としてもよい。その他のドロップオンデマンド・ピエゾ方式のアクチュエーター３であってもよい。また、多値出力駆動回路の好ましい一例として、複数の静電容量性のアクチュエーター３を充放電させる回路について説明したが、駆動させる対象は圧電素子などの静電容量性素子であればよい。

上述の実施形態では、インクジェットプリンタ１０のインクジェットヘッド１００を液体吐出装置の一例として説明したが、液体吐出装置は、３Ｄプリンタの造形材吐出ヘッド、分注装置の試料吐出ヘッドであってもよい。

本発明の実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０インクジェットプリンタ
１００～１０３インクジェットヘッド
２ノズルヘッド部
２３ノズル
３アクチュエーター
５，５０アクチェーター駆動回路
５１ＤＭＯＳトランジスタ
５２ＤＭＯＳトランジスタ
５３双方向ＭＯＳスイッチ
５４，５５，５６，５７反転バッファ回路
５３１横型構造のＭＯＳトランジスタ
５３２横型構造のＭＯＳトランジスタ
６，６００インクジェットヘッド駆動回路
６２マイクロプロッセッサ

Claims

圧電素子に第１の電位を与えるＤＭＯＳトランジスタと、
前記圧電素子に第２の電位を与えるＭＯＳトランジスタと、
前記第１の電位及び前記第２の電位の一方よりも高く且つ他方よりも低い第３の電位を前記圧電素子に与える双方向ＭＯＳスイッチと、を備えたことを特徴とする多値出力駆動回路。
前記双方向ＭＯＳスイッチは、バックゲートを前記第１の電位と前記第２の電位のうちいずれかに接続した第一極性の横型ＭＯＳトランジスタを備えていることを特徴とする請求項１に記載の多値出力駆動回路。
前記双方向ＭＯＳスイッチは、バックゲートを前記第１の電位と前記第２の電位のうち前記第一極性の横型ＭＯＳトランジスタとは異なる方に接続した第二極性の横型ＭＯＳトランジスタが、前記第一極性の横型ＭＯＳトランジスタに並列接続しており、
前記第一極性の横型ＭＯＳトランジスタのゲートと、前記第二極性の横型ＭＯＳトランジスタのゲートには互いに反転する駆動信号が与えられ、
前記第一極性の横型ＭＯＳトランジスタと前記第二極性の横型ＭＯＳトランジスタの一方がＯＮ制御されるとき他方もＯＮ制御され、一方がＯＦＦ制御されるとき他方もＯＦＦ制御されることを特徴とする請求項２に記載の多値出力駆動回路。
前記圧電素子に第２の電位を与えるＭＯＳトランジスタは、ＤＭＯＳトランジスタであることを特徴とする請求項１～３のいずれかに記載の多値出力駆動回路。
前記圧電素子に第３の電位を与える双方向ＭＯＳスイッチと共通の半導体基板に形成した検出用ＭＯＳトランジスタと、
前記検出用ＭＯＳトランジスタにゲート電圧を与えて電流を流し、前記検出用ＭＯＳトランジスタに生じる電圧降下を検出する検出部と、
前記検出用ＭＯＳトランジスタに与えるゲート電圧をパラメータとした前記検出用ＭＯＳトランジスタに流した電流と電圧降下との関係に基づいて、前記検出用ＭＯＳトランジスタの特性を検出し、検出した特性に応じて前記圧電素子に第３の電位を与える双方向ＭＯＳスイッチのゲート電圧を設定するゲート電圧設定部と、を備えたことを特徴とする請求項１～４のいずれかに記載の多値出力駆動回路。