JP2004153067A - 積層型インダクタ - Google Patents
積層型インダクタ Download PDFInfo
- Publication number
- JP2004153067A JP2004153067A JP2002317459A JP2002317459A JP2004153067A JP 2004153067 A JP2004153067 A JP 2004153067A JP 2002317459 A JP2002317459 A JP 2002317459A JP 2002317459 A JP2002317459 A JP 2002317459A JP 2004153067 A JP2004153067 A JP 2004153067A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- pattern
- conductor pattern
- land
- insulator layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】コイル用導体パターンの端部に設けられたランドパターンが、コイルが周回する巻軸部内に突出しているので、このランドパターンによってコイルの磁束が遮断される。その結果、巻軸部における磁束が通過できる面積が小さくなり、Q値とインダクタンス値が劣化する。
【解決手段】絶縁体層とコイル用導体パターンを積層し、絶縁体層間のコイル用導体パターンを螺旋状に接続して積層体内にコイルが形成され、コイルの端部が積層体の端面に形成された外部端子に接続される。コイル用導体パターンは、その端部にランドパターンが設けられ、このランドパターンをコイルが周回する巻軸部に突出しない様にコイルの内周よりも外側に位置させる。
【選択図】 図2
【解決手段】絶縁体層とコイル用導体パターンを積層し、絶縁体層間のコイル用導体パターンを螺旋状に接続して積層体内にコイルが形成され、コイルの端部が積層体の端面に形成された外部端子に接続される。コイル用導体パターンは、その端部にランドパターンが設けられ、このランドパターンをコイルが周回する巻軸部に突出しない様にコイルの内周よりも外側に位置させる。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、絶縁体層とコイル用導体パターンを積層し、絶縁体層間のコイル用導体パターンを螺旋状に接続して積層体内にコイルが形成され、コイルの端部が積層体の端面に形成された外部端子に接続された積層型インダクタに関するものである。
【0002】
【従来の技術】
従来の積層型インダクタに、図6、図7に示す様に絶縁体層61A〜61Hと1ターン未満のコイル用導体パターン62〜68を積層し、絶縁体層間の導体パターン62〜68をスルーホールを介して螺旋状に接続することにより、これら積層体内にコイルが形成されたものがある(例えば、特許文献1、2、3参照)。このコイルの両端は、積層体の両端に引き出され、外部端子に接続される。
【0003】
【特許文献1】
実用新案登録第2590019号公報
【特許文献2】
特開平10−172831号公報
【特許文献3】
特開2000−82615号公報
【0004】
【発明が解決しようとする課題】
近年、この種の積層型インダクタは、形状の小型化が進められている。この様な状況の中、この種の積層型インダクタでは、磁路を確保するためにコイル用導体パターンの線幅を細くしているが、線幅が細くなった分コイル用導体パターン間の接続が不十分になるという問題があった。そこで、コイル用導体パターンの端部に他の部分よりも線幅を広くしたランドパターンRを設け、上層のコイル用導体パターンのランドパターンRと下層のコイル用導体パターンのランドパターンRをスルーホール内の導体を介して接続することにより、コイル導体パターン間を確実に接続し、断線を防止することが行われている。
しかしながら、この様な従来の積層型インダクタは、図7に示す様にコイル用導体パターンの端部に設けられたランドパターンRが、コイルが周回する巻軸部M内に突出しているので、前述の様に磁路を確保しているにも係らず、このランドパターンRによってコイルの磁束が遮断されて、巻軸部Mにおける磁束が通過できる面積が小さくなり、Q値とインダクタンス値が劣化するという問題があった。特に、小型化されている積層型インダクタでは、巻軸部Mの面積に対するランドパターンRの巻軸部に突出している部分の面積の割合が大きくなり、Q値とインダクタンス値の劣化が著しかった。
【0005】
本発明は、巻軸部における磁束が通過できる面積を大きくでき、それによってQ値とインダクタンス値を向上することができる積層型インダクタを提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明は、絶縁体層とコイル用導体パターンを積層し、絶縁体層間のコイル用導体パターンを螺旋状に接続して積層体内にコイルが形成され、コイルの端部が積層体の端面に形成された外部端子に接続された積層型インダクタにおいて、コイル用導体パターンは、その端部に設けられたランドパターンを、コイルが周回する巻軸部に突出しない様にコイルの内周よりも外側に位置させる。
【0007】
【発明の実施の形態】
本発明の積層型インダクタは、絶縁体層と1ターン未満のコイル用導体パターンを積層し、絶縁体層間のコイル用導体パターンを螺旋状に接続することにより、積層体内にコイルが形成される。この時、コイル用導体パターンは、その端部にランドパターンが設けられ、このランドパターンをコイルが周回する巻軸部に突出しない様にコイルの内周よりも外側に位置させる。
従って、本発明の積層型インダクタは、コイルが周回する巻軸部内にランドパターンが存在しないので、ランドパターンによってコイルの磁束が遮断されることがない。また、コイル用導体パターンのランドパターンを、積層体の長さ方向に突出させ、積層体の長さ方向の端面と外部端子の縁との間に配置した場合、外部端子によって磁束が遮断されているデットスペースを有効に活用することができる。さらに、コイルの内周と外部端子の縁を一致させた場合、外部端子が巻軸部に突出することがないので、外部端子によって磁束が遮断されることがない。
【0008】
【実施例】
以下、本発明の積層型インダクタを図1乃至図5を参照して説明する。
図1は本発明の積層型インダクタの実施例を示す分解斜視図、図2は本発明の積層型インダクタの実施例の上面図である。
図1において、11A〜11Hは絶縁体層、12〜18はコイル用導体パターンである。
絶縁体層11Aの表面には、コイル用導体パターン12が形成される。コイル用導体パターン12は、1ターン未満分が形成され、その一端が絶縁体層11Aの端面まで引き出される。コイル用導体パターン12の他端には、ランドパターン12Rが設けられる。ランドパターン12Rは、後述のコイルの内周よりも外側に位置するように絶縁体層の長さ方向に突出させて設けられる。
絶縁体層11Bの表面には、コイル用導体パターン13が形成される。コイル用導体パターン13は、3/4ターン分が形成され、その両端部にランドパターン13R1、13R2が設けられる。ランドパターン13R1とランドパターン13R2は、コイルの内周よりも外側に位置するように絶縁体層の長さ方向に突出させて設けられる。また、コイル用導体パターン13の一端に形成されたランドパターン13R1は、絶縁体層11Bを介してコイル用導体パターン12の他端に形成されたランドパターン12Rと対向するように設けられる。このランドパターン13R1とランドパターン12Rは、絶縁体層11Bのスルーホール内の導体を介して互いに接続される。
絶縁体層11Cの表面には、コイル用導体パターン14が形成される。コイル用導体パターン14は、3/4ターン分が形成されて、両端部にランドパターン14R1、14R2が設けられる。ランドパターン14R1とランドパターン14R2は、コイルの内周よりも外側に位置するように絶縁体層の長さ方向に突出させて設けられ、ランドパターン14R1が絶縁体層11Cを介してコイル用導体パターン13の他端に形成されたランドパターン13R2と対向するように設けられる。このランドパターン14R1とランドパターン13R2は、絶縁体層11Cのスルーホール内の導体を介して互いに接続される。
絶縁体層11Dの表面には、コイル用導体パターン15が形成される。コイル用導体パターン15は、両端部にランドパターン15R1、15R2が設けられる。ランドパターン15R1とランドパターン15R2は、コイルの内周よりも外側に位置するように絶縁体層の長さ方向に突出させて設けられる。コイル用導体パターン15の一端に形成されたランドパターン15R1は、絶縁体層11Dを介してコイル用導体パターン14の他端に形成されたランドパターン14R2と対向するように設けられる。このランドパターン15R1とランドパターン14R2は、絶縁体層11Dのスルーホール内の導体を介して互いに接続される。絶縁体層11Eの表面には、コイル用導体パターン16が形成される。コイル用導体パターン16は、両端部にランドパターン16R1、16R2が設けられる。ランドパターン16R1、16R2は、コイルの内周よりも外側に位置するように絶縁体層の長さ方向に突出させて設けられる。コイル用導体パターン16の一端に形成されたランドパターン16R1は、絶縁体層11Eを介してコイル用導体パターン15の他端に形成されたランドパターン15R2と対向するように設けられる。このランドパターン16R1とランドパターン15R2は、絶縁体層11Eのスルーホール内の導体を介して互いに接続される。
絶縁体層11Fの表面には、コイル用導体パターン17が形成される。コイル用導体パターン17は、両端部にコイルの内周よりも外側に位置するように絶縁体層の長さ方向に突出したランドパターン17R1、17R2が設けられる。コイル用導体パターン17の一端に形成されたランドパターン17R1は、絶縁体層11Fを介してコイル用導体パターン16の他端に形成されたランドパターン16R2と対向するように設けられる。このランドパターン17R1とランドパターン16R2は、絶縁体層11Fのスルーホール内の導体を介して互いに接続される。
絶縁体層11Gの表面には、その一端が絶縁体層11Gの端面まで引き出され、他端にランドパターン18Rが設けられたコイル用導体パターン18が形成される。ランドパターン18Rは、コイルの内周よりも外側に位置するように絶縁体層の長さ方向に突出させて設けられ、絶縁体層11Gを介してコイル用導体パターン17の他端に形成されたランドパターン17R2と対向する。このランドパターン18Rとランドパターン17R2は、絶縁体層11Gのスルーホール内の導体を介して互いに接続される。
絶縁体層11Hは、保護用の絶縁体層であり、コイル用導体パターン18を保護するために絶縁体層11G上に積層される。
この様にコイル用導体パターン12〜18が絶縁体層に設けられたスルーホール内の導体を介して順次接続されて、積層体内に螺旋状のコイルが形成される。また、この積層体の長手方向の両端には、図2に示す様に端面から周囲面に回り込み、その縁がランドパターンよりも内側で、かつ、コイルの内周と一致する様に外部端子29A、29Bが形成される。そして、コイル用導体パターン12が外部端子24Aに、コイル用導体パターン18が外部端子29Bにそれぞれ接続される。
【0009】
この様に形成された積層型インダクタは、上面から透視すると図2に示す様に各絶縁体層に形成されたランドパターンが巻軸部に突出することなくコイルの内周よりも外側に位置することになる。
この様な積層型インダクタは、図3の(A)に示す様にQ値を、100MHzで使用するコイルの巻数が13ターンのもので比較すると従来よりも16.8%、800MHzで使用するコイルの巻数が7ターンのもので比較すると従来よりも19.1%それぞれ改善することができた。また、図3の(B)に示す様にインダクタンス値を、100MHzで使用するコイルの巻数が13ターンのもので比較すると従来よりも5.6%、800MHzで使用するコイルの巻数が13ターンのもので比較すると従来よりも9.3%それぞれ改善することができた。
【0010】
以上、本発明の積層型インダクタの実施例を述べたが、この実施例に限られるものではない。例えば、各絶縁体層に形成されるコイル用導体パターンのターン数は、特性に応じて1/4ターン、1/2ターン等様々に変えることができる。また、各絶縁体層のコイル用導体パターンの端部に設けられたランドパターンは、図4に示す様に、コイルの内周よりも外側に位置するように絶縁体層の幅方向に突出させてもよい。さらに、各絶縁体層のコイル用導体パターンの端部に設けられたランドパターンは、巻軸部に突出することなくコイルの内周よりも外側に位置していればよく、図5に示す様に、外部端子の縁よりも内側(すなわち、外部端子の縁とコイルの内周間)に位置するように設けてもよい。
また、本発明の積層型インダクタは、実施例では巻軸が実装面と垂直なものについて説明したが、巻軸が実装面と水平なものにも適用することができる。さらに、この積層型インダクタは、印刷積層法、シート積層法のいずれでも製造することができる。
【0011】
【発明の効果】
以上述べた様に本発明の積層型インダクタは、コイルを構成するコイル用導体パターンの端部にランドパターンが設けられ、このランドパターンをコイルが周回する巻軸部に突出しない様にコイルの内周よりも外側に位置させたので、従来の様に巻軸部を通過する磁束がランドパターンによって遮断されることがない。従って、本発明の積層型インダクタは、巻軸部における磁束が通過できる面積を大きくできると共に、それによってQ値とインダクタンス値を向上することができる。
【図面の簡単な説明】
【図1】本発明の積層型インダクタの実施例を示す分解斜視図である。
【図2】本発明の積層型インダクタの実施例の上面図である。
【図3】本発明の積層型インダクタの特性を示す表である。
【図4】本発明の積層型インダクタの別の実施例の上面図である。
【図5】本発明の積層型インダクタのさらに別の実施例の上面図である。
【図6】従来の積層型インダクタの分解斜視図である。
【図7】従来の積層型インダクタの上面図である。
【符号の説明】
11A〜11H 絶縁体層
12〜18 コイル用導体パターン
【発明の属する技術分野】
本発明は、絶縁体層とコイル用導体パターンを積層し、絶縁体層間のコイル用導体パターンを螺旋状に接続して積層体内にコイルが形成され、コイルの端部が積層体の端面に形成された外部端子に接続された積層型インダクタに関するものである。
【0002】
【従来の技術】
従来の積層型インダクタに、図6、図7に示す様に絶縁体層61A〜61Hと1ターン未満のコイル用導体パターン62〜68を積層し、絶縁体層間の導体パターン62〜68をスルーホールを介して螺旋状に接続することにより、これら積層体内にコイルが形成されたものがある(例えば、特許文献1、2、3参照)。このコイルの両端は、積層体の両端に引き出され、外部端子に接続される。
【0003】
【特許文献1】
実用新案登録第2590019号公報
【特許文献2】
特開平10−172831号公報
【特許文献3】
特開2000−82615号公報
【0004】
【発明が解決しようとする課題】
近年、この種の積層型インダクタは、形状の小型化が進められている。この様な状況の中、この種の積層型インダクタでは、磁路を確保するためにコイル用導体パターンの線幅を細くしているが、線幅が細くなった分コイル用導体パターン間の接続が不十分になるという問題があった。そこで、コイル用導体パターンの端部に他の部分よりも線幅を広くしたランドパターンRを設け、上層のコイル用導体パターンのランドパターンRと下層のコイル用導体パターンのランドパターンRをスルーホール内の導体を介して接続することにより、コイル導体パターン間を確実に接続し、断線を防止することが行われている。
しかしながら、この様な従来の積層型インダクタは、図7に示す様にコイル用導体パターンの端部に設けられたランドパターンRが、コイルが周回する巻軸部M内に突出しているので、前述の様に磁路を確保しているにも係らず、このランドパターンRによってコイルの磁束が遮断されて、巻軸部Mにおける磁束が通過できる面積が小さくなり、Q値とインダクタンス値が劣化するという問題があった。特に、小型化されている積層型インダクタでは、巻軸部Mの面積に対するランドパターンRの巻軸部に突出している部分の面積の割合が大きくなり、Q値とインダクタンス値の劣化が著しかった。
【0005】
本発明は、巻軸部における磁束が通過できる面積を大きくでき、それによってQ値とインダクタンス値を向上することができる積層型インダクタを提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明は、絶縁体層とコイル用導体パターンを積層し、絶縁体層間のコイル用導体パターンを螺旋状に接続して積層体内にコイルが形成され、コイルの端部が積層体の端面に形成された外部端子に接続された積層型インダクタにおいて、コイル用導体パターンは、その端部に設けられたランドパターンを、コイルが周回する巻軸部に突出しない様にコイルの内周よりも外側に位置させる。
【0007】
【発明の実施の形態】
本発明の積層型インダクタは、絶縁体層と1ターン未満のコイル用導体パターンを積層し、絶縁体層間のコイル用導体パターンを螺旋状に接続することにより、積層体内にコイルが形成される。この時、コイル用導体パターンは、その端部にランドパターンが設けられ、このランドパターンをコイルが周回する巻軸部に突出しない様にコイルの内周よりも外側に位置させる。
従って、本発明の積層型インダクタは、コイルが周回する巻軸部内にランドパターンが存在しないので、ランドパターンによってコイルの磁束が遮断されることがない。また、コイル用導体パターンのランドパターンを、積層体の長さ方向に突出させ、積層体の長さ方向の端面と外部端子の縁との間に配置した場合、外部端子によって磁束が遮断されているデットスペースを有効に活用することができる。さらに、コイルの内周と外部端子の縁を一致させた場合、外部端子が巻軸部に突出することがないので、外部端子によって磁束が遮断されることがない。
【0008】
【実施例】
以下、本発明の積層型インダクタを図1乃至図5を参照して説明する。
図1は本発明の積層型インダクタの実施例を示す分解斜視図、図2は本発明の積層型インダクタの実施例の上面図である。
図1において、11A〜11Hは絶縁体層、12〜18はコイル用導体パターンである。
絶縁体層11Aの表面には、コイル用導体パターン12が形成される。コイル用導体パターン12は、1ターン未満分が形成され、その一端が絶縁体層11Aの端面まで引き出される。コイル用導体パターン12の他端には、ランドパターン12Rが設けられる。ランドパターン12Rは、後述のコイルの内周よりも外側に位置するように絶縁体層の長さ方向に突出させて設けられる。
絶縁体層11Bの表面には、コイル用導体パターン13が形成される。コイル用導体パターン13は、3/4ターン分が形成され、その両端部にランドパターン13R1、13R2が設けられる。ランドパターン13R1とランドパターン13R2は、コイルの内周よりも外側に位置するように絶縁体層の長さ方向に突出させて設けられる。また、コイル用導体パターン13の一端に形成されたランドパターン13R1は、絶縁体層11Bを介してコイル用導体パターン12の他端に形成されたランドパターン12Rと対向するように設けられる。このランドパターン13R1とランドパターン12Rは、絶縁体層11Bのスルーホール内の導体を介して互いに接続される。
絶縁体層11Cの表面には、コイル用導体パターン14が形成される。コイル用導体パターン14は、3/4ターン分が形成されて、両端部にランドパターン14R1、14R2が設けられる。ランドパターン14R1とランドパターン14R2は、コイルの内周よりも外側に位置するように絶縁体層の長さ方向に突出させて設けられ、ランドパターン14R1が絶縁体層11Cを介してコイル用導体パターン13の他端に形成されたランドパターン13R2と対向するように設けられる。このランドパターン14R1とランドパターン13R2は、絶縁体層11Cのスルーホール内の導体を介して互いに接続される。
絶縁体層11Dの表面には、コイル用導体パターン15が形成される。コイル用導体パターン15は、両端部にランドパターン15R1、15R2が設けられる。ランドパターン15R1とランドパターン15R2は、コイルの内周よりも外側に位置するように絶縁体層の長さ方向に突出させて設けられる。コイル用導体パターン15の一端に形成されたランドパターン15R1は、絶縁体層11Dを介してコイル用導体パターン14の他端に形成されたランドパターン14R2と対向するように設けられる。このランドパターン15R1とランドパターン14R2は、絶縁体層11Dのスルーホール内の導体を介して互いに接続される。絶縁体層11Eの表面には、コイル用導体パターン16が形成される。コイル用導体パターン16は、両端部にランドパターン16R1、16R2が設けられる。ランドパターン16R1、16R2は、コイルの内周よりも外側に位置するように絶縁体層の長さ方向に突出させて設けられる。コイル用導体パターン16の一端に形成されたランドパターン16R1は、絶縁体層11Eを介してコイル用導体パターン15の他端に形成されたランドパターン15R2と対向するように設けられる。このランドパターン16R1とランドパターン15R2は、絶縁体層11Eのスルーホール内の導体を介して互いに接続される。
絶縁体層11Fの表面には、コイル用導体パターン17が形成される。コイル用導体パターン17は、両端部にコイルの内周よりも外側に位置するように絶縁体層の長さ方向に突出したランドパターン17R1、17R2が設けられる。コイル用導体パターン17の一端に形成されたランドパターン17R1は、絶縁体層11Fを介してコイル用導体パターン16の他端に形成されたランドパターン16R2と対向するように設けられる。このランドパターン17R1とランドパターン16R2は、絶縁体層11Fのスルーホール内の導体を介して互いに接続される。
絶縁体層11Gの表面には、その一端が絶縁体層11Gの端面まで引き出され、他端にランドパターン18Rが設けられたコイル用導体パターン18が形成される。ランドパターン18Rは、コイルの内周よりも外側に位置するように絶縁体層の長さ方向に突出させて設けられ、絶縁体層11Gを介してコイル用導体パターン17の他端に形成されたランドパターン17R2と対向する。このランドパターン18Rとランドパターン17R2は、絶縁体層11Gのスルーホール内の導体を介して互いに接続される。
絶縁体層11Hは、保護用の絶縁体層であり、コイル用導体パターン18を保護するために絶縁体層11G上に積層される。
この様にコイル用導体パターン12〜18が絶縁体層に設けられたスルーホール内の導体を介して順次接続されて、積層体内に螺旋状のコイルが形成される。また、この積層体の長手方向の両端には、図2に示す様に端面から周囲面に回り込み、その縁がランドパターンよりも内側で、かつ、コイルの内周と一致する様に外部端子29A、29Bが形成される。そして、コイル用導体パターン12が外部端子24Aに、コイル用導体パターン18が外部端子29Bにそれぞれ接続される。
【0009】
この様に形成された積層型インダクタは、上面から透視すると図2に示す様に各絶縁体層に形成されたランドパターンが巻軸部に突出することなくコイルの内周よりも外側に位置することになる。
この様な積層型インダクタは、図3の(A)に示す様にQ値を、100MHzで使用するコイルの巻数が13ターンのもので比較すると従来よりも16.8%、800MHzで使用するコイルの巻数が7ターンのもので比較すると従来よりも19.1%それぞれ改善することができた。また、図3の(B)に示す様にインダクタンス値を、100MHzで使用するコイルの巻数が13ターンのもので比較すると従来よりも5.6%、800MHzで使用するコイルの巻数が13ターンのもので比較すると従来よりも9.3%それぞれ改善することができた。
【0010】
以上、本発明の積層型インダクタの実施例を述べたが、この実施例に限られるものではない。例えば、各絶縁体層に形成されるコイル用導体パターンのターン数は、特性に応じて1/4ターン、1/2ターン等様々に変えることができる。また、各絶縁体層のコイル用導体パターンの端部に設けられたランドパターンは、図4に示す様に、コイルの内周よりも外側に位置するように絶縁体層の幅方向に突出させてもよい。さらに、各絶縁体層のコイル用導体パターンの端部に設けられたランドパターンは、巻軸部に突出することなくコイルの内周よりも外側に位置していればよく、図5に示す様に、外部端子の縁よりも内側(すなわち、外部端子の縁とコイルの内周間)に位置するように設けてもよい。
また、本発明の積層型インダクタは、実施例では巻軸が実装面と垂直なものについて説明したが、巻軸が実装面と水平なものにも適用することができる。さらに、この積層型インダクタは、印刷積層法、シート積層法のいずれでも製造することができる。
【0011】
【発明の効果】
以上述べた様に本発明の積層型インダクタは、コイルを構成するコイル用導体パターンの端部にランドパターンが設けられ、このランドパターンをコイルが周回する巻軸部に突出しない様にコイルの内周よりも外側に位置させたので、従来の様に巻軸部を通過する磁束がランドパターンによって遮断されることがない。従って、本発明の積層型インダクタは、巻軸部における磁束が通過できる面積を大きくできると共に、それによってQ値とインダクタンス値を向上することができる。
【図面の簡単な説明】
【図1】本発明の積層型インダクタの実施例を示す分解斜視図である。
【図2】本発明の積層型インダクタの実施例の上面図である。
【図3】本発明の積層型インダクタの特性を示す表である。
【図4】本発明の積層型インダクタの別の実施例の上面図である。
【図5】本発明の積層型インダクタのさらに別の実施例の上面図である。
【図6】従来の積層型インダクタの分解斜視図である。
【図7】従来の積層型インダクタの上面図である。
【符号の説明】
11A〜11H 絶縁体層
12〜18 コイル用導体パターン
Claims (5)
- 絶縁体層とコイル用導体パターンを積層し、絶縁体層間のコイル用導体パターンを螺旋状に接続して積層体内にコイルが形成され、該コイルの端部が積層体の端面に形成された外部端子に接続された積層型インダクタにおいて、
該コイル用導体パターンは、その端部に設けられたランドパターンを、該コイルが周回する巻軸部に突出しない様に該コイルの内周よりも外側に位置させたことを特徴とする積層型インダクタ。 - 前記コイル用導体パターンのランドパターンを、前記積層体の幅方向に突出させた請求項1に記載の積層型インダクタ。
- 前記コイル用導体パターンのランドパターンを、前記積層体の長さ方向に突出させた請求項1に記載の積層型インダクタ。
- 前記コイル用導体パターンのランドパターンが、前記積層体の長さ方向の端面と外部端子の縁との間に配置された請求項1に記載の積層型インダクタ。
- 前記コイルは、その内周が前記外部端子の縁と一致する様に形成された請求項1乃至請求項4のいずれかに記載の積層型インダクタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002317459A JP2004153067A (ja) | 2002-10-31 | 2002-10-31 | 積層型インダクタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002317459A JP2004153067A (ja) | 2002-10-31 | 2002-10-31 | 積層型インダクタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004153067A true JP2004153067A (ja) | 2004-05-27 |
Family
ID=32460855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002317459A Pending JP2004153067A (ja) | 2002-10-31 | 2002-10-31 | 積層型インダクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004153067A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010245134A (ja) * | 2009-04-02 | 2010-10-28 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
JP2013153009A (ja) * | 2012-01-24 | 2013-08-08 | Murata Mfg Co Ltd | 電子部品 |
JP2020194805A (ja) * | 2019-05-24 | 2020-12-03 | 株式会社村田製作所 | 積層型コイル部品 |
-
2002
- 2002-10-31 JP JP2002317459A patent/JP2004153067A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010245134A (ja) * | 2009-04-02 | 2010-10-28 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
JP2013153009A (ja) * | 2012-01-24 | 2013-08-08 | Murata Mfg Co Ltd | 電子部品 |
KR101436717B1 (ko) | 2012-01-24 | 2014-09-01 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품 |
JP2020194805A (ja) * | 2019-05-24 | 2020-12-03 | 株式会社村田製作所 | 積層型コイル部品 |
JP2022191427A (ja) * | 2019-05-24 | 2022-12-27 | 株式会社村田製作所 | 積層型コイル部品 |
JP7215327B2 (ja) | 2019-05-24 | 2023-01-31 | 株式会社村田製作所 | 積層型コイル部品 |
US11646144B2 (en) | 2019-05-24 | 2023-05-09 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
JP7476937B2 (ja) | 2019-05-24 | 2024-05-01 | 株式会社村田製作所 | 積層型コイル部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101210374B1 (ko) | 적층형 코일 장치 | |
WO2017014065A1 (ja) | 積層インダクタ及び積層インダクタ製造方法 | |
JP5339398B2 (ja) | 積層インダクタ | |
JP4873522B2 (ja) | 積層インダクタ | |
JP4895193B2 (ja) | 積層インダクタ | |
CN102292782A (zh) | 叠层电感器 | |
KR20180007177A (ko) | 듀얼 코어 평면 트랜스포머 | |
JP2007200923A (ja) | 積層コモンモードチョークコイル | |
US10586647B2 (en) | Electronic component | |
JP2001210532A5 (ja) | ||
JP2005191191A (ja) | 積層型チップインダクタ | |
JP2000195725A (ja) | ラインフィルタコイル | |
KR20160040446A (ko) | 적층 인덕터 | |
JP2006238310A (ja) | Lc複合部品及びこれを用いたノイズ抑制回路 | |
JP2004153067A (ja) | 積層型インダクタ | |
KR101853129B1 (ko) | 적층형 파워인덕터 | |
KR100843422B1 (ko) | 적층형 인덕터 | |
JP2007317892A (ja) | 積層インダクタ | |
JP2585303Y2 (ja) | ノイズ防止チョークコイル | |
JP2012182286A (ja) | コイル部品 | |
JP2010153616A (ja) | 積層インダクタ | |
JP4827087B2 (ja) | 積層インダクタ | |
JP4400092B2 (ja) | 表面実装型インダクタ | |
JP3811091B2 (ja) | 積層型トランスの製造方法 | |
KR20190014727A (ko) | 듀얼 코어 평면 트랜스포머 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050623 |
|
RD05 | Notification of revocation of power of attorney |
Effective date: 20050623 Free format text: JAPANESE INTERMEDIATE CODE: A7425 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080401 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20080729 Free format text: JAPANESE INTERMEDIATE CODE: A02 |