JP2004146534A - 半導体装置の実装構造体 - Google Patents

半導体装置の実装構造体 Download PDF

Info

Publication number
JP2004146534A
JP2004146534A JP2002308873A JP2002308873A JP2004146534A JP 2004146534 A JP2004146534 A JP 2004146534A JP 2002308873 A JP2002308873 A JP 2002308873A JP 2002308873 A JP2002308873 A JP 2002308873A JP 2004146534 A JP2004146534 A JP 2004146534A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
filling member
mounting structure
total area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002308873A
Other languages
English (en)
Inventor
Masashi Ogawa
小川 将志
Masahito Sumikawa
住川 雅人
Rina Murayama
村山 里奈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002308873A priority Critical patent/JP2004146534A/ja
Publication of JP2004146534A publication Critical patent/JP2004146534A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】小形化および高密度化を図るとともに、高信頼性を有する半導体装置の実装構造体を提供する。
【解決手段】樹脂の常温における縦弾性係数が10GPa以下で、かつ半導体装置1に臨むはんだバンプ3の接合部3aの総面積を、半導体装置1に臨む充填部材4の総面積の4/7以上に規定することによって、特に、はんだバンプ3の接合部3aの「のび」の増加量を抑制することができる。これによって、はんだバンプ3の接合部3aのひずみの増加量を抑制することが可能となる。
【選択図】   図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の実装構造体に関し、特に小形化および高密度化されたパッケージ形態を有する半導体装置の実装構造体に関する。
【0002】
【従来の技術】
半導体装置においては、著しい小形化、高密度化が達成され、その実装形態も変化してきている。従来、半導体装置の実装形態としては、配線基板に形成されたスルーホールにリードを挿入する挿入形の形態(略称DIP:Dual Inline
Package)、またはリード線を基板の一表面部にはんだ付けして実装する形態(略称QFP:Quad Flat Package)が採用されてきた。一方で、半導体装置の小形化、高密度化に対する要求はさらに高まりつつあり、QFPなどのパッケージ形態では、前記小形化、高密度化に対応できなくなってきている。
【0003】
このため出力端子をエリア化し、はんだボールによって電気的、機械的な接続をした実装形態(略称BGA:Ball Grid Array)および半導体パッケージが略チップサイズにまで小形化された実装形態(略称CSP:Chip Size Package)に変化してきている。しかし、このようなCSP形半導体装置の実装構造体においては、熱応力および応力を「はんだ」だけで享受することになる。前記熱応力は、配線基板と半導体装置との間の熱膨張係数の違いに起因して発生する。前記応力は、落下衝撃などによる基板の変形によって発生する。それ故、CSP形半導体装置の実装構造体は、温度サイクル信頼性および機械的強度が劣る。この防止策として、半導体装置と配線基板との間の間隙部分に、樹脂から成る充填部材を介在させる構造が多く採用されている。
【0004】
たとえば半導体チップと、この半導体チップが搭載される基板と、それらの間の間隙部分に充填される樹脂から成る充填部材とを有する半導体装置の実装構造体(たとえば、特許文献1参照)が開示されている。この半導体装置の実装構造体においては、前記樹脂の縦弾性係数が5kgf/mm以上1000kgf/mm以下(50MPa以上10GPa以下)でかつ線膨張係数が18ppm/K以上40ppm/K以下であることを特徴としている。これによって、配線層およびはんだに作用するせん断力を小さくするとともに、樹脂と半導体チップの一表面部との熱膨張差を小さくして熱応力を小さくしている。これによって製品の信頼性を高くしている。
【0005】
また半導体装置と配線基板との間隙部分において、4隅部分に、樹脂から成る補強部材つまり充填部材が介在される半導体装置の実装構造体(たとえば、特許文献2参照)も開示されている。この半導体装置の実装構造体においては、前記4隅部分だけに充填部材が介在されているので、半導体装置は配線基板から剥離し易くなる。換言すれば、不良チップの交換つまりリペアを容易にしている。
【0006】
他方、環境保護の観点から、半導体装置を無鉛はんだを用いて外部電極に接続する技術が検討されている。接続のために供給されるはんだペーストに加えて、半導体装置を配線基板に電気的かつ機械的に接続するためのはんだバンプについても同様に無鉛はんだを用いる技術も採用されつつある。
【0007】
【特許文献1】
特許第2720831号公報(第2−3頁、第1図)
【特許文献2】
特開2000−299356号公報(第4−5頁、第3図)
【0008】
【発明が解決しようとする課題】
半導体装置と配線基板との間の間隙部分に、単に充填部材を介在させた前記構造では、充填部材によってせん断力は和らげられるが、この半導体装置の実装構造体には、配線基板に垂直な方向の引張り、圧縮応力が発生する。これによって、はんだの接合部に「のび」が生じ、ひずみが大きくなってしまう。したがって、良好な温度サイクルの信頼性が得られない場合がある。
【0009】
特に、はんだバンプの材質が鉛を含まない合金である場合には、はんだの弾性のびの範囲が小さくなる。それ故、環境の変化および装置の発熱、落下衝撃などの外部応力による配線基板の変形によって、はんだの接合部にひずみが負荷した場合、このはんだの接合部にクラックが発生して、接続不良が発生する。表1は、実際に半導体装置の実装構造体を用いて、温度サイクルの加速試験を行った結果を示す。間隙部分に、充填部材が充填されていないサンプルでは、平均寿命が635サイクルであった。これに対し、間隙部分に、充填部材が充填されたサンプルでは、すべて100サイクル以下の平均寿命つまり故障であった。
【0010】
【表1】
Figure 2004146534
【0011】
図7は、従来の技術に係り、前記条件下において温度サイクル試験を行った後のはんだの接合部を、配線基板の表面部に垂直な厚み方向を含む仮想平面で切断して見た断面図である。図7によれば、配線基板の一表面部の外部接続のためのパッドと、半導体装置の一表面部の外部接続のためのパッドとを、電気的かつ機械的に接続しているはんだバンプが破断している。破断している断線部分のはんだ形状は、配線基板に垂直な方向に引きちぎられたかのように、鋸の歯のような鋭利な凹凸形状である。この断線部分のはんだ形状によっても、充填部材の熱膨張による配線基板に垂直な方向の応力によって、はんだバンプが破断したことが確認できる。
【0012】
特許文献1における技術については、一般的な樹脂の線膨張係数である60ppm/K以上100ppm/K以下と比べて、線膨張係数を著しく低くする必要がある。樹脂の線膨張係数を低くする簡便な技術としては、樹脂の主成分にフィラーを含有させる技術が挙げられる。しかしフィラーを樹脂に充填することによって、樹脂の粘度が高くなる。
【0013】
半導体装置の小形化に伴い、はんだ接合部の微細化が進むと、隣接するはんだ接合部のピッチが狭くなり、半導体装置と配線基板との間の空隙部分の高さも低くなる。このようにはんだ接合部のピッチが狭くなり、空隙部分の高さも低くなるにも拘わらず、この空隙部分に、粘度の高い樹脂から成る充填部材を注入しなければならない。前記技術においては、狭ピッチでかつ狭い空隙部分に、粘度の高い樹脂を注入しなければならないので、樹脂の注入自体が困難となる。したがって小形化された半導体装置においては、前記空隙部分に、線膨張係数が18ppm/K以上40ppm/K以下の樹脂を注入することは、非現実的である。
【0014】
特許文献2における技術については、半導体装置の実装構造体を、たとえば携帯電話などの携帯情報機器に使用した場合には、キー押しおよび落下などの外部からの外部応力が、半導体装置の実装構造体に負荷されることが予想される。しかし前記技術では、半導体装置と配線基板との間隙部分における4隅部分に、樹脂が介在されるだけである。したがって、その樹脂の注入量の少なさから、樹脂の注入による機械的な強度向上の効果は不十分である。特に、はんだ接合部の材質が鉛を含まない合金である場合、このはんだ接合部は、鉛入りはんだに比べて、破断限界のびの範囲が小さい。したがってひずみ量増加による早期故障の発生が顕著になる。
【0015】
したがって本発明の目的は、小形化および高密度化を図るとともに、高信頼性を有する半導体装置の実装構造体を提供することである。
【0016】
【課題を解決するための手段】
本発明は、電子部品が搭載された半導体装置が、複数のはんだバンプを介して配線基板に電気的かつ機械的に接続されて成る半導体装置の実装構造体であって、
半導体装置と配線基板との間の空隙部分に、熱硬化性を有するとともに予め設定される温度以上に再加熱することで剥離可能な樹脂から成る充填部材が介在され、
前記樹脂の常温における縦弾性係数が10GPa以下であり、かつ半導体装置に臨むはんだバンプの接合部の総面積が、半導体装置に臨む充填部材の総面積の4/7以上であることを特徴とする半導体装置の実装構造体である。
【0017】
本発明に従えば、半導体装置と配線基板との間の空隙部分に、樹脂から成る充填部材が介在されているので、少なくともはんだバンプの接合部に作用するせん断応力を軽減することができるうえ、樹脂の常温における縦弾性係数が10GPa以下で、かつ半導体装置に臨むはんだバンプの接合部の総面積を、半導体装置に臨む充填部材の総面積の4/7以上に規定することによって、特に、はんだバンプの接合部の「のび」の増加量を抑制することができる。これによって、はんだバンプの接合部のひずみの増加量を抑制することが可能となる。それ故、はんだバンプの接合部のクラックを未然に防止し、電気的かつ機械的な接続不良を防止することができる。したがって、小形化および高密度化を図るとともに、高信頼性を有する半導体装置の実装構造体を実現することができる。
【0018】
また本発明は、電子部品が搭載された半導体装置が、複数のはんだバンプを介して配線基板に電気的かつ機械的に接続されて成る半導体装置の実装構造体であって、
半導体装置と配線基板との間の空隙部分に、熱硬化性を有するとともに予め設定される温度以上に再加熱することで剥離可能な樹脂から成る充填部材が介在され、
前記樹脂の常温における縦弾性係数が10GPa以下であり、かつ前記樹脂のガラス転移温度以下の線膨張係数が、40ppm/Kより大きく60ppm/K以下の範囲であり、半導体装置に臨むはんだバンプの接合部の総面積が、半導体装置に臨む充填部材の総面積の1/4以上であることを特徴とする半導体装置の実装構造体である。
【0019】
本発明に従えば、半導体装置と配線基板との間の空隙部分に、樹脂から成る充填部材が介在されているので、少なくともはんだバンプの接合部に作用するせん断応力を軽減することができる。前記樹脂のガラス転移温度以下の線膨張係数を、40ppm/Kより大きく60ppm/K以下の範囲に規定したので、前記線膨張係数は、一般的な各種はんだのガラス転移温度以下における線膨張係数に近づく。これによって充填部材と、はんだバンプとの熱膨張差を小さくすることができる。
【0020】
さらに、半導体装置に臨むはんだバンプの接合部の総面積を、半導体装置に臨む充填部材の総面積の1/4以上に規定することによって、特に、はんだバンプの接合部の「のび」の増加量を抑制することができる。これによって、はんだバンプの接合部のひずみの増加量を抑制することが可能となる。それ故、はんだバンプの接合部のクラックを未然に防止し、高信頼性を有する半導体装置の実装構造体を実現することができる。また樹脂の線膨張係数の下限値を規定しているので、樹脂の粘度が高くなることを抑制することができる。したがって、はんだバンプの接合部の微細化が進行した場合においても、半導体装置と配線基板との間の空隙部分に、樹脂を容易に注入することができる。
【0021】
また本発明は、充填部材は、加熱硬化した後も、はんだバンプの融点以上に再加熱することによって、半導体装置および配線基板の少なくともいずれか1つから剥離可能であることを特徴とする。
【0022】
本発明に従えば、充填部材を、半導体装置と配線基板との間の空隙部分に注入して加熱硬化した後であっても、この充填部材を、はんだバンプの融点以上に再加熱することによって、充填部材を半導体装置および配線基板の少なくともいずれか1つから剥離することが可能となる。したがって半導体装置は配線基板から剥離し易くなる。換言すれば、たとえば不良品と判定された半導体装置の交換つまりリペアを簡単化することが可能となるうえ、配線基板を再利用することが可能となる。
【0023】
また本発明は、接合部に臨む半導体装置の一表面部は、はんだバンプおよび充填部材によって少なくとも一部が埋設されていることを特徴とする。
【0024】
本発明に従えば、はんだバンプの接合部に臨む半導体装置の一表面部は、はんだバンプおよび充填部材によって少なくとも一部が埋設されているので、外部応力に対して、樹脂による機械的な強度向上の効果を十分に発揮することができる。
【0025】
また本発明は、前記半導体装置の実装構造体を搭載した電子機器である。
本発明に従えば、小形化および高密度化を図るとともに、高信頼性を有する半導体装置の実装構造体を搭載した電子機器を、実現することができる。
【0026】
【発明の実施の形態】
図1は、本発明の実施形態に係る半導体装置1の実装構造体2の図であり、(a)は半導体装置1の実装構造体2を部分的に示す斜視図、(b)は、半導体装置1に臨むはんだバンプ3の接合部3aの総面積と、半導体装置1に臨む充填部材4の総面積との関係を示し、半導体装置1の一表面部1aを配線基板5側から見た端面図である。図2は、第1の実施形態に係る半導体装置1の実装構造体2を、その配線基板5の表面部に垂直な厚み方向を含む仮想平面で切断して見た断面図である。本実施形態の半導体装置1の実装構造体2は、たとえば携帯電話などに適用される。前記実装構造体2は、半導体装置1が半導体チップの略チップサイズにまで小形化されたCSP形(CSP:Chip Size Package)の半導体装置1の実装構造体2の一例である。
【0027】
半導体装置1の実装構造体2は、配線基板5と、半導体装置1と、複数のはんだバンプ3と、樹脂4aから成る充填部材4とを有する。この半導体装置1の実装構造体2は、電子部品としての半導体チップ6が搭載された半導体装置1が、複数のはんだバンプ3を介して配線基板5の一表面部に形成された配線の電極部5aに電気的かつ機械的に接続されて成る。半導体チップ6はワイヤ7などによって半導体装置1に電気的かつ機械的に接続され、これら半導体チップ6および半導体装置1の厚み方向一方には、モールド8が施されている。
【0028】
半導体装置1と配線基板5との間には、複数のはんだバンプ3の表面張力によって、空隙部分9が確保されている。この第1の実施形態の半導体装置1の実装構造体2においては、空隙部分9の一部に、樹脂4aから成る充填部材4を介在させている。前記樹脂4aは、未硬化の状態で流動性があり、加熱などの手段によって硬化して所望の物性を示すものが用いられる。前記流動性を利用して半導体装置1と配線基板5との間に、樹脂4aを容易に介在させることが可能となる。
【0029】
さらに樹脂4aの硬化物は、熱硬化性を有するとともに、予め設定される温度以上に再加熱することで剥離可能になっている。具体的には、充填部材4を、半導体装置1と配線基板5との間の空隙部分9に注入して加熱硬化した後であっても、充填部材4を、はんだバンプ3の融点以上に再加熱することによって、半導体装置1および配線基板5の少なくともいずれか1つから剥離可能になっている。したがって半導体装置1は配線基板5から剥離し易くなる。換言すれば、たとえば不良品と判定された半導体装置1の交換つまりリペアを簡単化することが可能となるうえ、配線基板5を再利用することが可能となる。
【0030】
以上の特性を有する樹脂4aの材料は、いくつか考えられるが、本実施形態においては次のような材料が好適に用いられる。たとえば液状のエポキシを主成分としたアミン系の樹脂であり、無機微粉末および硬化剤および/または硬化促進剤などを混合した組成物が好適に用いられる。ここで、線膨張係数を調整するために用いられる無機微粉成分としては、たとえば、石英、炭酸カルシウム、炭化珪素、窒化珪素、アルミナなどそれ自体の線膨張係数が小さい材料が好適である。ここで、樹脂4aの注入性を考慮すると、無機微粉成分の含有量は、たとえば50%程度以下が望ましい。
【0031】
また半導体装置1の実装構造体2においては、半導体装置1を配線基板5に実装した後に、樹脂4aを硬化させる。配線基板5の一表面部5aには、高温でのダメージを受け易い部品が搭載されていることもあるので、前記樹脂4aをたとえば100℃程度の低温で硬化することが望ましい。樹脂4aの形成工程としては、予め樹脂4aを配線基板5に供給したうえで、半導体装置1を実装する方式いわゆるノーフロー方式でもよい。実装した後の半導体装置1と配線基板5との間の空隙部分9に、樹脂4aを流し込む方式いわゆるフロー方式でもよい。
【0032】
この第1の実施形態の半導体装置1の実装構造体2においては、特に、樹脂4aの常温における縦弾性係数が10GPa以下で、かつ図1(b)に示すように、半導体装置1に臨むはんだバンプ3の接合部3aの総面積が、半導体装置1に臨む充填部材4の総面積の4/7以上に規定されている。すなわち図1(b)は、図2のA−A線端面図である。半導体装置1は、その厚み方向に見て一辺Hの正方形状に形成されている。一辺Hは、たとえば約7.2mmに設定されている。以後はんだバンプ3の接合部3aを、単に、はんだの接合部3aという場合がある。
【0033】
この一辺Hの正方形状の領域内に、9行9列で総数81個のはんだバンプ3の接合部3aであって、各接合部3aが直径Rの円形状に形成されたはんだバンプ3の接合部3aが、一定間隔δおきに配置されている。直径Rはたとえば約0.46mmに設定され、一定間隔δはたとえば約0.8mmに設定されている。前記9行の行方向は、任意の一辺Hに平行な方向であり、前記9列の列方向は、前記一辺Hに隣接する一辺Hに平行な方向である。はんだバンプ3の接合部3aの総数を、ピン数という場合がある。前記一定間隔をピッチという場合もある。この正方形状の領域内において、その中央付近部の正方形領域10を除く矩形枠部分に充填部材4が注入されている。
【0034】
ここで、この半導体装置1に臨むはんだバンプ3の接合部3aの総面積Sは、各接合部3aの面積Shに、接合部3aの総数(たとえば81個)を乗じることによって得られる。各接合部3aの面積Shは、直径R(たとえば約0.46mm)を「2」で除した半径の2乗に、円周率πを乗じることによって求められる。これによって、はんだバンプ3の接合部3aの総面積Sは、約13.5mmと求められる。上述したように、半導体装置1に臨むはんだバンプ3の接合部3aの総面積Sは、半導体装置1に臨む充填部材4の総面積Sの4/7以上に規定されているので、半導体装置1に臨む充填部材4の総面積Sは、はんだバンプ3の接合部3aの総面積Sに「7」を乗じて「4」で除すことによって求められる。これによって、充填部材4の総面積Sは、23.6mm以下とすればよい。
【0035】
図3は、樹脂4aの注入方法を段階的に示す図である。ただし種々のチップ部品および大規模集積回路パッケージ(略称LSIパッケージ、LSI:Large
Scale Integration)は省略されている。この図3においては、配線基板5の一部と半導体装置1とが、それらの厚み方向一方に見て示されている。またディスペンサ11を用いて、半導体装置1の実装構造体2に樹脂4aを注入するようになっている。この樹脂4aを注入する際、配線基板5は、室温以上、たとえば50℃程度の温度に保持されていることが望ましい。
【0036】
樹脂4aは、ディスペンサ11のノズル12によって半導体装置1の外周部から注入するが、図1(b)に斜線にて表される矩形枠部分に樹脂4aを注入するため、半導体装置1の周囲を先ず囲むように樹脂4aを注入するのが望ましい。ここで、樹脂4aを半導体装置1と配線基板5との間の空隙部分9に注入する際、配線基板5の温度を室温以上に保ちながら行うことによって、樹脂4aの粘度を低くすることができる。したがって、狭ピッチの半導体装置1を実装する場合においても、前記空隙部分9に樹脂4aをスムースに注入することができる。つまり迅速かつ確実に樹脂4aを注入することができる。
【0037】
上述したように半導体装置1と配線基板5との間に樹脂4aが注入された後、この樹脂4aの硬化温度まで加熱し、所定の時間保持して硬化させることによって、半導体装置1の実装構造体2を実現することができる。具体的に、樹脂4aはアミン系であるので、硬化温度はたとえば約100℃で、硬化させる時間はたとえば40分程度でよい。前記硬化温度は、モジュールの状態で硬化させるのに十分な低温である。この硬化温度では、同一の配線基板5に搭載された他の半導体装置または電子機器に対し、悪影響を与えない。
【0038】
ここで半導体装置1の実装構造体2において、熱疲労寿命強度を示す際の指標の1つとして、温度サイクル試験1000サイクルクリアを挙げることができる。はんだ材料の熱疲労寿命とひずみとの関係によると、はんだバンプ3の接合部3aが錫Sn3.5銀Ag0.75銅Cuはんだである場合には、温度サイクル試験1000サイクルクリアするための非線形ひずみは0.7%以下である。(于強、他3名、日本機械学会 RC162 エレクトロニクス実装における信頼性評価に関する研究分科会 研究報告書、p.313〜343)つまり、半導体装置1の実装構造体2の温度サイクル信頼性を確保するためには、はんだバンプ3の接合部3aのひずみを0.7%以下にする必要がある。
【0039】
温度サイクル加速試験の温度変化範囲を233Kから398Kまでとし、前記温度変化範囲におけるはんだバンプの線膨張係数が24ppm/K、前記温度変化範囲におけるはんだバンプの縦弾性係数が55GPaである錫Sn銀Agはんだによって、半導体装置1と配線基板5とを接続する。この場合に、はんだバンプ3に臨む半導体装置1の一表面部において、はんだバンプ3および充填部材4それぞれが作用する前記厚み方向の力の釣り合いを考える。
【0040】
ここで外部応力によって拘束されていない樹脂4aであって、自由伸びである場合の樹脂4aのひずみε、および同様の自由伸びである場合のはんだのひずみεが、それぞれお互いによって制限され、半導体装置1全体としてのひずみεrとなったとすると、はんだバンプ3の接合部3aおよび充填部材4それぞれに生じる内部応力は、以下の式で表される。
=(εr−ε)×E                …(1)
=(εr−ε)×E                …(2)
【0041】
すなわち、はんだバンプ3の接合部3aの内部応力Fは、半導体装置1全体としてのひずみεrからはんだのひずみεを減じた値に、はんだの縦弾性係数をEを乗じることによって求められる。充填部材4の内部応力Fは、半導体装置1全体としてのひずみεrから樹脂4aのひずみε2を減じた値に、樹脂4aの縦弾性係数Eを乗じることによって求められる。式1および式2は、力の釣り合いによって以下の式で表される。
×S+F×S=0                …(3)
【0042】
すなわち接合部3aの内部応力Fに、半導体装置1に臨むはんだバンプ3の接合部3aの総面積Sを乗じた値と、充填部材4の内部応力Fに、半導体装置1に臨む充填部材4の総面積Sを乗じた値との和は、「0」になる。はんだバンプ3の接合部3aの総面積Sが、充填部材4の総面積SのSr倍であるとすると、半導体装置1全体としてのひずみεrは、式1〜式3から以下のように表される。
εr=(εSr+ε)/(ESr+E)   …(4)
【0043】
すなわち、はんだのひずみεにはんだの縦弾性係数をEを乗じ、さらに倍数Srを乗じた値に、樹脂4aのひずみεに樹脂4aの縦弾性係数Eを乗じた値を加える。これによって求められる値(εSr+ε)を第1の値とする。また、はんだの縦弾性係数をEに倍数Srを乗じた値に、樹脂4aの縦弾性係数Eを加える。これによって求められる値(ESr+E)を第2の値とする。したがって、半導体装置1全体としてのひずみεrは、前記第1の値から第2の値を除して求められる。
【0044】
第1の実施形態の半導体装置1の実装構造体2においては、樹脂4aの縦弾性係数Eが10GPa以下に規定されているので、式4から次の式5が成立する。
={ESr(εr−ε)/(ε−εr)}≦10  …(5)
【0045】
また第1の実施形態の半導体装置1の実装構造体2においては、半導体装置1に臨むはんだバンプ3の接合部3aの総面積Sが、半導体装置1に臨む充填部材4の総面積Sの4/7以上に規定されているので、式5から次の式6が成立する。
4/7 ≦Sr≦10(ε−εr)/E(εr−ε)  …(6)
【0046】
式6から、半導体装置1全体としてのひずみεrが、次の式7のように表される。
εr≦{70ε+4Eε}/(4E+70)     …(7)
【0047】
式7に、はんだの縦弾性係数E(55)、自由伸びである場合のはんだのひずみε((線膨張係数)×(温度変化量)=24×10−6×165=0.00396)、自由伸びである場合の樹脂4aのひずみε((線膨張係数)×(温度変化範囲)=100×10−6×165)=0.00396)をそれぞれ代入すると、ひずみεrは次の式8のように表される。
εr≦0.007                    …(8)
【0048】
上述のように、半導体装置1の実装構造体2の温度サイクル信頼性を確保するためには、はんだバンプ3の接合部3aのひずみを0.7%以下にする必要がある。式8から、本実施形態における半導体装置1の実装構造体2においては、はんだバンプ3の接合部3aのひずみは0.7%以下となり、熱疲労寿命1000サイクルクリアが可能となることがわかる。さらにこの第1の実施形態においては、樹脂4aの線膨張係数は、一般的な樹脂の線膨張係数である60ppm/K以上100ppm/K以下の範囲である。すなわち第1の実施形態においては、特許文献1の技術のように、樹脂の線膨張係数を、前記一般的な樹脂の線膨張係数よりも著しく低くする必要がない。したがって、樹脂4aの主成分にフィラーを含有させる必要がなくなり、樹脂4aの粘度を低く維持することが可能となる。それ故、半導体装置1の小形化に伴って、はんだバンプ3の接合部3aの微細化が進行した場合においても、半導体装置1と配線基板5との間の空隙部分9に、樹脂4aを容易に注入することができる。
【0049】
以上説明した第1の実施形態に係る半導体装置1の実装構造体2によれば、半導体装置1と配線基板5との間の空隙部分9に充填部材4が介在されているので、はんだバンプ3の接合部3aに作用するせん断応力を軽減することができるうえ、樹脂4aの常温における縦弾性係数が10GPa以下で、かつ半導体装置1に臨むはんだバンプ3の接合部3aの総面積を、半導体装置1に臨む充填部材4の総面積の4/7以上に規定することによって、特に、はんだバンプ3の接合部3aの「のび」の増加量を抑制することができる。これによって、はんだバンプ3の接合部3aのひずみの増加量を抑制することが可能となる。それ故、はんだバンプ3の接合部3aのクラックを未然に防止し、電気的かつ機械的な接続不良を防止することができる。したがって、小形化および高密度化を図るとともに、高信頼性を有する半導体装置1の実装構造体2を実現することができる。
【0050】
図4は、第2の実施形態に係る半導体装置1Aの実装構造体において、半導体装置1Aに臨むはんだバンプ3の接合部3aの総面積と、半導体装置1Aに臨む充填部材4の総面積との関係を示し、半導体装置1Aの一表面部を配線基板5側から見た端面図である。ただし前記実施形態と同一の部材には同一の符号を付し、その詳細な説明は省略する。この半導体装置1Aの実装構造体においては、特に、樹脂4aの常温における縦弾性係数が10GPa以下で、かつ樹脂4aのガラス転移温度以下の線膨張係数が、40ppm/Kより大きく60ppm/K以下の範囲であるとともに、半導体装置1Aに臨むはんだバンプ3の接合部3aの総面積が、半導体装置1Aに臨む充填部材4の総面積の1/4以上に規定されている。
【0051】
半導体装置1Aは、その厚み方向に見て一辺Hの正方形状に形成されている。一辺Hは、たとえば約4.5mmに設定されている。この一辺Hの領域内に、9行9列で総数81個のはんだバンプ3の接合部3aであって、各接合部3aが直径Rの円形状に形成されたはんだバンプ3の接合部3aが、一定間隔δおきに配置されている。直径Rはたとえば約0.2mmに設定され、一定間隔δはたとえば約0.5mmに設定されている。この正方形状の領域内において、その中央付近部の正方形領域13を除く矩形枠部分に充填部材4が注入されている。
【0052】
ここで、この半導体装置1Aに臨むはんだバンプ3の接合部3aの総面積は、各接合部3aの面積に接合部3aの総数(たとえば81個)を乗じることによって得られる。各接合部3aの面積は、直径R(たとえば約0.2mm)を「2」で除した半径の2乗に、円周率πを乗じることによって求められる。これによって、はんだバンプ3の接合部3aの総面積は、約2.54mmと求められる。上述したように、半導体装置1Aに臨むはんだバンプ3の接合部3aの総面積が、半導体装置1Aに臨む充填部材4の総面積の1/4以上に規定されているので、半導体装置1Aに臨む充填部材4の総面積は、はんだバンプ3の接合部3aの総面積に「4」を乗じることによって求められる。これによって、充填部材4の総面積は、10.2mm以下とすればよい。
【0053】
第1の実施形態に対する第2の実施形態の相違点は、充填部材4の総面積の割合が増加していることである。これによって、第2の実施形態の半導体装置1Aの実装構造体は、第1の実施形態のものと比べて、曲げ、落下衝撃などの外部応力に対しての機械的強度が向上する。樹脂4aの注入は、第1の実施形態の場合と同様のディスペンス方式が採用されている。
【0054】
温度サイクル加速試験の温度変化範囲を233Kから398Kまでとし、前記温度変化範囲におけるはんだバンプ3の線膨張係数が24ppm/K、前記温度変化範囲におけるはんだバンプ3の縦弾性係数が55GPaである錫Sn銀Agはんだによって、半導体装置1Aと配線基板5とを接続する。この場合に、はんだバンプ3に臨む半導体装置1Aの一表面部において、はんだバンプ3および充填部材4それぞれが作用する前記厚み方向の力の釣り合いを考える。
【0055】
第2の実施形態の半導体装置1Aの実装構造体においても、樹脂4aの縦弾性係数Eが10GPa以下に規定されているので、前記式1〜式5までと同様にして次の式10が成立する。ただし、自由伸びである場合の樹脂4aのひずみは、ε´で表される。
={ESr(εr−ε)/(ε´−εr)}≦10 …(10)
【0056】
また第2の実施形態の半導体装置1Aの実装構造体においては、半導体装置1Aに臨むはんだバンプ3の接合部3aの総面積が、半導体装置1Aに臨む充填部材4の総面積の1/4以上に規定されているので、式10から次の式11が成立する。
1/4 ≦Sr≦10(ε´−εr)/E(εr−ε) …(11)
【0057】
式11から、半導体装置1A全体としてのひずみεrが、次の式12のように表される。
εr≦{40ε´+Eε}/(E+40)      …(12)
【0058】
式12に、はんだの縦弾性係数E(55)、自由のびである場合のはんだのひずみε((線膨張係数)×(温度変化量)=24×10−6×165=0.00396)、自由伸びである場合の樹脂4aのひずみε´((線膨張係数)×(温度変化範囲)=60×10−6×165)=0.0099)をそれぞれ代入すると、ひずみεrは次の式13のように表される。
εr≦0.007                    …(13)
【0059】
上述のように、半導体装置1Aの実装構造体の温度サイクル信頼性を確保するためには、はんだバンプ3の接合部3aのひずみを0.7%以下にする必要がある。式13から、本実施形態における半導体装置1Aの実装構造体においては、はんだバンプ3の接合部3aのひずみは0.7%以下となり、熱疲労寿命1000サイクルクリアが可能となることがわかる。これは、樹脂4aの線膨張係数をはんだバンプ3の接合部3aの線膨張係数に近づけることによって、環境の変化または装置の発熱などにより熱膨張する際の、樹脂4aによる前記厚み方向の引張りおよび圧縮応力に起因するはんだバンプ3の接合部3aのひずみの上昇を低減させることができるためである。
【0060】
さらにこの第2の実施形態においては、樹脂4aの線膨張係数は、40ppm/Kより大きく規定されている。すなわち、第2の実施形態においては、特許文献1の技術のように、樹脂の線膨張係数を一般的な樹脂の線膨張係数よりも著しく低くする必要がない。したがって、樹脂4aの主成分にフィラーを含有させる必要がなくなり、樹脂4aの粘度を低く維持することが可能となる。それ故、半導体装置1Aの小形化に伴って、はんだバンプ3の接合部3aの微細化が進行した場合においても、半導体装置1Aと配線基板5との間の空隙部分に、樹脂4aを容易に注入することができる。
【0061】
以上説明した第2の実施形態に係る半導体装置1Aの実装構造体によれば、半導体装置1Aと配線基板5との間の空隙部分9に充填部材4が介在されているので、はんだバンプ3の接合部3aに作用するせん断応力を軽減することができるうえ、前記樹脂4aのガラス転移温度以下の線膨張係数を、40ppm/Kより大きく60ppm/K以下の範囲に規定したので、一般的な各種はんだのガラス転移温度以下における線膨張係数に近づく。これによって充填部材4と、はんだバンプ3との熱膨張差を小さくすることができる。
【0062】
さらに、半導体装置1Aに臨むはんだバンプ3の接合部3aの総面積を、半導体装置1Aに臨む充填部材4の総面積の1/4以上に規定することによって、特に、はんだバンプ3の接合部3aの「のび」の増加量を抑制することができる。これによって、はんだバンプ3の接合部3aのひずみの増加量を抑制することが可能となる。それ故、はんだバンプ3の接合部3aのクラックを未然に防止し、高信頼性を有する半導体装置1Aの実装構造体を実現することができる。
【0063】
図5は、第3の実施形態に係る半導体装置1Bの実装構造体において、はんだバンプ3の接合部3aに臨む半導体装置1Bの一表面部を配線基板5側から見た端面図である。ただし前記実施形態と同一の部材には同一の符号を付し、その詳細な説明は省略する。この半導体装置1Bの実装構造体においては、特に、接合部3aに臨む半導体装置1Bの一表面部が、はんだバンプ3および充填部材4によってすべて埋められている。また半導体装置1Bに臨むはんだバンプ3の接合部3aの総面積は、半導体装置1Bに臨む充填部材4の総面積の4/7以上に規定されている。
【0064】
半導体装置1Bは、その厚み方向に見て一辺Hの正方形状に形成されている。一辺Hは、たとえば約7.2mmに設定されている。この一辺Hの正方形状の領域内に9行9列で総数81個のはんだバンプ3の接合部3aであって、各接合部3aが直径Rの円形状に形成されたはんだバンプ3の接合部3aが、一定間隔δおきに配置されている。直径Rはたとえば約0.54mmに設定され、一定間隔δはたとえば約0.8mmに設定されている。
【0065】
ここで、この半導体装置1Bに臨むはんだバンプ3の接合部3aの総面積は、各接合部3aの面積に、接合部3aの総数(たとえば81個)を乗じることによって得られる。各接合部3aの面積は、直径R(たとえば約0.54mm)を「2」で除した半径の2乗に、円周率πを乗じることによって求められる。これによって、はんだバンプ3の接合部3aの総面積は、約18.6mmと求められる。上述したように、半導体装置1Bに臨むはんだバンプ3の接合部3aの総面積は、半導体装置1Bに臨む充填部材4の総面積の4/7以上に規定されているので、半導体装置1Bに臨む充填部材4の総面積は、はんだバンプ3の接合部3aの総面積に「7」を乗じて「4」で除すことによって求められる。これによって、充填部材4の総面積は、32.5mmと求められる。
【0066】
第1および第2の実施形態と比較して、この第3の実施形態では、充填部材4の総面積の割合がさらに増加している。これによって、曲げ、落下衝撃などの外部応力に対して、樹脂4aによる機械的な強度向上の効果を十分に発揮することができる。樹脂4aの注入はディスペンス方式を採用する。具体的に樹脂4aを注入する際、配線基板5は、室温以上、たとえば50℃程度の温度に保持されている。図3(b)および(c)に示すように、樹脂4aは、ディスペンサ11のノズル12によって半導体装置1Bの外周部から注入する。
【0067】
さらにディスペンサ11のノズル12を半導体装置1Bの1辺に沿って略平行に移動させつつ、樹脂4aを半導体装置1Bの前記1辺から供給するか(図3b参照)、または、ノズル12を半導体装置1Bの隣り合う2辺に沿って移動させつつ、樹脂4aを半導体装置1Bの前記2辺から供給する(図3c参照)のが望ましい。これによって、半導体装置1Bと配線基板5との間におけるボイドを防ぐことができる。
【0068】
ここで、樹脂4aを半導体装置1Bと配線基板5との間の空隙部分9に注入する際、配線基板5の温度を室温以上に保ちながら行うことによって、樹脂4aの粘度を低くすることができる。したがって、狭ピッチの半導体装置1Bを実装する場合においても、前記空隙部分9に樹脂4aをスムースに注入することができる。つまり迅速かつ確実に樹脂4aを注入することができる。しかもボイドの発生を防止することができ、接合部3aに臨む半導体装置1Bの一表面部において、前記接合部3a以外の部分を、樹脂4aによってすべて埋めることができる。
【0069】
第3の実施形態においても、温度サイクル加速試験の温度変化範囲を233Kから398Kまでとして、はんだバンプ3の接合部3aのひずみを、簡易なモデルによって算出すると、半導体装置1Bに臨む充填部材4の総面積に対し、半導体装置1Bに臨むはんだバンプ3の接合部3aの総面積の割合が4/7以上であれば、はんだバンプ3の接合部3aのひずみは、0.7%となり、熱疲労寿命1000サイクルクリアが可能となる。
【0070】
また第1〜第3の実施形態において、特に、接続のためのはんだバンプ3の材質が錫Sn銀Ag銅Cu系はんだをはじめとする各種鉛を含まないはんだである場合においても、半導体装置の実装構造体を構成する各材料の熱膨張係数の違いに起因する熱応力によるはんだバンプ3の接合部3aの故障を防止することができる。よって、はんだバンプ3の材質として、各種鉛を含まないはんだの使用を可能にすることができる。さらに、樹脂4aは加熱することにより剥離可能である材料を用いることにより、半導体装置の実装後に不良が確認された場合でのリペアが可能となり、不良部品が搭載されている配線基板5の再利用が可能となる。
【0071】
前記半導体装置の実装構造体を用いることにより、はんだバンプ3の接合部3aの良好な機械的強度および温度サイクル信頼性を有し、かつ小形化および軽量化を達成する電子機器を提供することができる。
【0072】
さらに、前記半導体装置の実装構造体を用いることにより、接続のためのはんだバンプ3として鉛を含まないはんだを用いることができる。また、不良部品のみを取り除くリペアが可能となるために、不良部品が存在する配線基板5の再利用が可能となる。つまり、半導体装置の実装構造体を搭載することによって、鉛を含まないはんだの使用および基板の再利用ができ、環境問題に貢献する電子機器を提供することができる。
【0073】
図6は、本発明の実施の他の形態に係る半導体装置の実装構造体を、その配線基板5の表面部に垂直な厚み方向を含む仮想平面で切断して見た断面図である。ただし第1の実施形態と同一の部材には同一の符号を付し、その詳細な説明は省略する。前記半導体装置の実装構造体は、図示外の保護膜を施された半導体チップ14が、複数のはんだバンプ3を介して配線基板5の一表面部に形成された配線の電極部5aに電気的かつ機械的に接続されて成るウエハプロセスCSPの一例である。この場合、保護膜を施された半導体チップ14が、電子部品が搭載された半導体装置に相当する。この半導体装置の実装構造体においても、各実施形態と同様の効果を奏する。
【0074】
第1および第2の実施形態においては、前記正方形状の領域内において、矩形枠部分に充填部材4が注入されているが、この充填部材4が注入される領域は、この矩形枠部分に必ずしも限定されるものではない。つまり、半導体装置に臨むはんだバンプ3の接合部3aの総面積が、半導体装置に臨む充填部材4の総面積に対し、規定された範囲内であればよい。
【0075】
第3の実施形態において、接合部3aの総面積が充填部材4の総面積の4/7以上に規定されているが、必ずしもこれに限定されるものではない。たとえば、樹脂4aのガラス転移温度以下の線膨張係数が、40ppm/Kより大きく60ppm/K以下の範囲に規定されるとともに、半導体装置に臨むはんだバンプ3の接合部3aの総面積が、半導体装置に臨む充填部材4の総面積の1/4以上に規定されてもよい。この場合、第2および第3の実施形態と同様の効果を奏する。その他、前記実施形態に、特許請求の範囲を逸脱しない範囲において種々の部分的変更を行う場合もある。
【0076】
【発明の効果】
以上のように本発明によれば、半導体装置と配線基板との間の空隙部分に、樹脂から成る充填部材が介在されているので、少なくともはんだバンプの接合部に作用するせん断応力を軽減することができるうえ、樹脂の常温における縦弾性係数が10GPa以下で、かつ半導体装置に臨むはんだバンプの接合部の総面積を、半導体装置に臨む充填部材の総面積の4/7以上に規定することによって、特に、はんだバンプの接合部の「のび」の増加量を抑制することができる。これによって、はんだバンプの接合部のひずみの増加量を抑制することが可能となる。それ故、はんだバンプの接合部のクラックを未然に防止し、電気的かつ機械的な接続不良を防止することができる。したがって、小形化および高密度化を図るとともに、高信頼性を有する半導体装置の実装構造体を実現することができる。
【0077】
また本発明によれば、半導体装置と配線基板との間の空隙部分に、樹脂から成る充填部材が介在されているので、少なくともはんだバンプの接合部に作用するせん断応力を軽減することができる。前記樹脂のガラス転移温度以下の線膨張係数を、40ppm/Kより大きく60ppm/K以下の範囲に規定したので、前記線膨張係数は、一般的な各種はんだのガラス転移温度以下における線膨張係数に近づく。これによって充填部材と、はんだバンプとの熱膨張差を小さくすることができる。
【0078】
さらに、半導体装置に臨むはんだバンプの接合部の総面積を、半導体装置に臨む充填部材の総面積の1/4以上に規定することによって、特に、はんだバンプの接合部の「のび」の増加量を抑制することができる。これによって、はんだバンプの接合部のひずみの増加量を抑制することが可能となる。それ故、はんだバンプの接合部のクラックを未然に防止し、高信頼性を有する半導体装置の実装構造体を実現することができる。また樹脂の線膨張係数の下限値を規定しているので、樹脂の粘度が高くなることを抑制することができる。したがって、はんだバンプの接合部の微細化が進行した場合においても、半導体装置と配線基板との間の空隙部分に、樹脂を容易に注入することができる。
【0079】
また本発明によれば、充填部材を、半導体装置と配線基板との間の空隙部分に注入して加熱硬化した後であっても、この充填部材を、はんだバンプの融点以上に再加熱することによって、充填部材を半導体装置および配線基板の少なくともいずれか1つから剥離することが可能となる。したがって半導体装置は配線基板から剥離し易くなる。換言すれば、たとえば不良品と判定された半導体装置の交換つまりリペアを簡単化することが可能となるうえ、配線基板を再利用することが可能となる。
【0080】
また本発明によれば、はんだバンプの接合部に臨む半導体装置の一表面部は、はんだバンプおよび充填部材によって少なくとも一部が埋設されているので、外部応力に対して、樹脂による機械的な強度向上の効果を十分に発揮することができる。
【0081】
また本発明によれば、小形化および高密度化を図るとともに、高信頼性を有する半導体装置の実装構造体を搭載した電子機器を、実現することができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体装置1の実装構造体2の図であり、(a)は半導体装置1の実装構造体2を部分的に示す斜視図、(b)は、半導体装置1に臨むはんだバンプ3の接合部3aの総面積と、半導体装置1に臨む充填部材4の総面積との関係を示し、半導体装置1の一表面部を配線基板5側から見た端面図である。
【図2】第1の実施形態に係る半導体装置1の実装構造体2を、その配線基板5の表面部に垂直な厚み方向を含む仮想平面で切断して見た断面図である。
【図3】樹脂の注入方法を段階的に示す図である。
【図4】第2の実施形態に係る半導体装置1Aの実装構造体において、半導体装置1Aに臨むはんだバンプ3の接合部3aの総面積と、半導体装置1Aに臨む充填部材4の総面積との関係を示し、半導体装置1Aの一表面部を配線基板側から見た端面図である。
【図5】第3の実施形態に係る半導体装置1Bの実装構造体において、はんだバンプ3の接合部3aに臨む半導体装置1Bの一表面部を配線基板側から見た端面図である。
【図6】本発明の実施の他の形態に係る半導体装置の実装構造体を、その配線基板5の表面部に垂直な厚み方向を含む仮想平面で切断して見た断面図である。
【図7】従来の技術に係り、温度サイクル試験を行った後のはんだの接合部を、配線基板の表面部に垂直な厚み方向を含む仮想平面で切断して見た断面図である。
【符号の説明】
1 半導体装置
2 実装構造体
3 はんだバンプ
3a 接合部
4 充填部材
5 配線基板
6 半導体チップ

Claims (5)

  1. 電子部品が搭載された半導体装置が、複数のはんだバンプを介して配線基板に電気的かつ機械的に接続されて成る半導体装置の実装構造体であって、
    半導体装置と配線基板との間の空隙部分に、熱硬化性を有するとともに予め設定される温度以上に再加熱することで剥離可能な樹脂から成る充填部材が介在され、
    前記樹脂の常温における縦弾性係数が10GPa以下であり、かつ半導体装置に臨むはんだバンプの接合部の総面積が、半導体装置に臨む充填部材の総面積の4/7以上であることを特徴とする半導体装置の実装構造体。
  2. 電子部品が搭載された半導体装置が、複数のはんだバンプを介して配線基板に電気的かつ機械的に接続されて成る半導体装置の実装構造体であって、
    半導体装置と配線基板との間の空隙部分に、熱硬化性を有するとともに予め設定される温度以上に再加熱することで剥離可能な樹脂から成る充填部材が介在され、
    前記樹脂の常温における縦弾性係数が10GPa以下であり、かつ前記樹脂のガラス転移温度以下の線膨張係数が、40ppm/Kより大きく60ppm/K以下の範囲であり、半導体装置に臨むはんだバンプの接合部の総面積が、半導体装置に臨む充填部材の総面積の1/4以上であることを特徴とする半導体装置の実装構造体。
  3. 充填部材は、加熱硬化した後も、はんだバンプの融点以上に再加熱することによって、半導体装置および配線基板の少なくともいずれか1つから剥離可能であることを特徴とする請求項1または2に記載の半導体装置の実装構造体。
  4. 接合部に臨む半導体装置の一表面部は、はんだバンプおよび充填部材によって少なくとも一部が埋設されていることを特徴とする請求項1または2に記載の半導体装置の実装構造体。
  5. 請求項1〜4のいずれかに記載の半導体装置の実装構造体を搭載した電子機器。
JP2002308873A 2002-10-23 2002-10-23 半導体装置の実装構造体 Pending JP2004146534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002308873A JP2004146534A (ja) 2002-10-23 2002-10-23 半導体装置の実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002308873A JP2004146534A (ja) 2002-10-23 2002-10-23 半導体装置の実装構造体

Publications (1)

Publication Number Publication Date
JP2004146534A true JP2004146534A (ja) 2004-05-20

Family

ID=32454900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002308873A Pending JP2004146534A (ja) 2002-10-23 2002-10-23 半導体装置の実装構造体

Country Status (1)

Country Link
JP (1) JP2004146534A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759688B2 (en) 2006-09-22 2014-06-24 Panasonic Corporation Electronic component mounting structure
WO2024053115A1 (ja) * 2022-09-09 2024-03-14 株式会社レゾナック シミュレーション方法、半導体装置の製造方法及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759688B2 (en) 2006-09-22 2014-06-24 Panasonic Corporation Electronic component mounting structure
WO2024053115A1 (ja) * 2022-09-09 2024-03-14 株式会社レゾナック シミュレーション方法、半導体装置の製造方法及び半導体装置

Similar Documents

Publication Publication Date Title
US7498678B2 (en) Electronic assemblies and systems with filled no-flow underfill
US6879041B2 (en) Semiconductor device with joint structure having lead-free solder layer over nickel layer
US6627997B1 (en) Semiconductor module and method of mounting
US6940162B2 (en) Semiconductor module and mounting method for same
JP3648277B2 (ja) 半導体装置
US8710651B2 (en) Semiconductor device and method for manufacturing the same
US8338287B2 (en) Semiconductor device and method for manufacturing the same
US20050253281A1 (en) Vibration-assisted method for underfilling flip-chip electronic devices
JP2008226946A (ja) 半導体装置およびその製造方法
JPWO2008136419A1 (ja) 半導体装置及び製造方法並びにリペア方法
KR100809698B1 (ko) 솔더링 플럭스 및 언더 필 수지층을 구비하는 반도체 소자실장 구조체 및 반도체 소자 실장 방법
JP2004146534A (ja) 半導体装置の実装構造体
US6649833B1 (en) Negative volume expansion lead-free electrical connection
JP6866449B2 (ja) インターポーザー、電子基板および電子基板の製造方法
KR100884295B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JPH10313022A (ja) 半導体装置
JP3333355B2 (ja) 半導体装置
KR100856341B1 (ko) 일체화된 보호막들을 구비하는 반도체 칩 패키지 및 이를형성하는 방법
JP5161847B2 (ja) 半導体装置
US20060038302A1 (en) Thermal fatigue resistant tin-lead-silver solder
JP2004134821A (ja) 半導体装置
JP2004071672A (ja) 半導体装置の実装構造体
JP3951903B2 (ja) 半導体装置及び半導体装置実装体の製造方法
JP4402102B2 (ja) 半導体装置
JPH0964097A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070807