JP2004146426A - 電子部品を搭載した薄膜配線基板の製造方法およびマルチチップモジュール - Google Patents

電子部品を搭載した薄膜配線基板の製造方法およびマルチチップモジュール Download PDF

Info

Publication number
JP2004146426A
JP2004146426A JP2002306823A JP2002306823A JP2004146426A JP 2004146426 A JP2004146426 A JP 2004146426A JP 2002306823 A JP2002306823 A JP 2002306823A JP 2002306823 A JP2002306823 A JP 2002306823A JP 2004146426 A JP2004146426 A JP 2004146426A
Authority
JP
Japan
Prior art keywords
organic resin
substrate
forming
wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002306823A
Other languages
English (en)
Inventor
Hiroyuki Tenmyo
天明 浩之
Yoshihide Yamaguchi
山口 欣秀
Shigeharu Tsunoda
角田 重晴
Hiroyuki Hozoji
宝蔵寺 裕之
Hiroshi Koyama
小山 洋
Yasunori Narizuka
成塚 康則
Akira Yabushita
藪下 明
Seiji Kishimoto
岸本 清治
Yuji Yamashita
山下 勇司
Yuichi Sukegawa
助川 裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Maxell Holdings Ltd
Original Assignee
Hitachi Ltd
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Maxell Ltd filed Critical Hitachi Ltd
Priority to JP2002306823A priority Critical patent/JP2004146426A/ja
Publication of JP2004146426A publication Critical patent/JP2004146426A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】本発明の目的は、電気特性に優れた高密度配線を有するモールド樹脂10で成型されたマルチチップモジュール19の形成方法を提供するものである。
【解決手段】ガラスまたはシリコンウェハ基板1の一部分に有機樹脂との接着性を向上させるアルミキレート材2を形成、ポリイミド骨格または、エポキシ骨格を有する有機樹脂を塗布し、電気めっきまたはエッチングを用いて配線を形成、電子部品搭載、電子部品と配線の間にアンダーフィル形成、モールド形成10を行った後、有機樹脂との接着性を向上させる材料を形成した部分2を切断し、有機樹脂と基板1を剥離する工程を有する電子部品を搭載した薄膜配線基板の製造方法を提供する。
【選択図】    図12

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板の製造方法およびそれによって製造されたマルチチップモジュールに関するものである。
【0002】
【従来の技術】
支持基板の中に、回路が形成され、表面層に薄膜配線基板が形成される形態は、大形計算機等に用いられているポリイミドセラミクス基板がある。例えば、非特許文献1には、大形計算機に用いられている配線基板(ポリイミドセラミクス基板)の記載がある。ページ274の図6の記載は、断面方向の縮尺が説明のため変えてあるが、実際には、ページ275の写真に記載があるように、大部分がセラミクスであり、その表面に極薄い薄膜配線基板が形成されている。
【0003】
また、犠牲基板を用いて薄形パッケージを形成する例として、特許文献1がある。
【0004】
【非特許文献1】
本多進監修、「マルチチップ実装技術」、第1版、トリケップス出版部、平成3年3月、p.274−275
【特許文献1】
特開2000−21919号公報
【0005】
【発明が解決しようとする課題】
従来の技術は、回路が形成されたプリント基板やセラミクス基板の表面に薄膜配線形成工程を用いて、微細配線を形成してきた。しかし、この方法では、プリント基板やセラミクス基板を支持基板として用いているため、ある程度の厚さが必要である。従来は、搭載部品が大きかったため問題となることは少なかったが、近年では、その厚さは搭載する電子部品と同等の厚さとなり、機器の薄型化を妨げている。本発明では、仮基板の上に回路を形成し、回路を形成した後に、仮基板を分離することで、極薄形の回路基板を提供するものである。
【0006】
【課題を解決するための手段】
近年では、電子機器は小型化するのみでなく、薄型化という要求が大きい。従来用いられてきた技術では、薄膜配線層は薄いが、それを支持している基板が厚いため、薄型化を阻害していた。
【0007】
本発明では、基板の一部分に有機樹脂との接着性を向上させる材料を形成し、有機樹脂の塗布、配線形成、電子部品搭載を行った後、有機樹脂との接着性を向上させる材料を形成した部分を切断し、有機樹脂と基板を剥離する工程を有する電子部品を搭載した薄膜配線基板の製造方法を提供する。
【0008】
また、ガラスまたはシリコンウェハまたは金属板からなる基板の一部分に有機樹脂との接着性を向上させる材料を形成し、かつ、ガラスまたはシリコンウェハまたは金属板の一部分に有機樹脂との接着性を阻害させる材料を形成し、有機樹脂の塗布、配線形成、電子部品搭載を行った後、有機樹脂との接着性を向上させる材料を形成した部分を切断し、有機樹脂と基板を剥離する工程を有する電子部品を搭載した薄膜配線基板の製造方法を提供する。
【0009】
基板として、ガラスまたはシリコンウェハを用い、有機樹脂として、ポリイミド骨格または、エポキシ骨格を有する樹脂を用い、有機樹脂との接着性を向上させる材料として、アルミキレートを用い、有機樹脂との接着性を阻害させる材料として、金、白金、パラジウム、銅およびそれらの含む合金、又は必要に応じてそれらの金属の上に前記有機樹脂との接着力を向上させるチタン、クロムおよびそれらを含む合金を用いる。
【0010】
これらの方法を用いることで、支持基板を有することない薄形基板を形成することでき、複数個の電子部品を搭載することでマルチチップモジュールを製造することが出来る。
【0011】
【発明の実施の形態】
以下、本発明の一実施例について図を併用しつつ説明する。なお、全ての図において、同一符号は同一部位を示しているため、重複する説明を省いている場合があり、また説明を容易にするため各部の寸法比を実際とは変えてある。
【0012】
[図1工程(1)]
本実施例の基板として、ガラス基板1を用いる。基板1には、シリコンウェハを用いても良いが、コストの点からは、ガラス基板が好ましい。その上に、有機樹脂との接着性を向上させる材料であるアルミキレート材2を図のように、基板周辺部のみに形成し加熱処理を行う。ここでのアルミキレート材としては、日立化成工業(株)製PIQ COUPLERを用いた。塗布後に、空気中で350℃、30分の熱処理を行った。
【0013】
有機樹脂材料の種類によっては、基板1との接着性があるものがある。その場合、図11に示すように、有機樹脂材料と基板1が接着力を有しないように、接着阻害層18を形成する。接着阻害層は、基板1と図1(2)に示す絶縁層3の少なくとも一方との接着力がないことが必要である。また、工程中にかかる熱工程に耐えることが必要である。ここに用いる材料としては、貴金属が好ましく、その中でも、金は蒸着成膜が出来、接着力がなく、また、耐熱性が良好であるため、適当である。また、材料費削減の点からは、Cu/Crの多層スパッタ膜を用いることが適当である。
【0014】
図1(2)に示す、絶縁層3と基板1の接着力を得るために形成するアルミキレート材であるが、モジュールの収量を得るためには、出来るだけ狭い部分に形成することが好ましい。また、図13に示すように、4角のみを留めることも可能であるが、ウェット工程時の剥離防止の観点からは、図1に示すとおり、周辺部分を囲む方が好ましい。
【0015】
本実施例では、後述する工程で、図1(1)に示されたものに、有機樹脂の塗布、配線形成、電子部品搭載等を行い、図12(上段)に示すように、基板1上にモジュール19を複数個形成する。そのうちの1個のモジュールの拡大図を図12(中段)に示す。さらに、この1個のモジュールの部分拡大断面図を図12(下段)に示す。図1から図3の断面図については、左右の波線で、アルミキレート材2が形成された周辺部と中央部を分けて示しているが、この中央部は図12(下段)に示された部分を代表して図示する。図4以降の断面図については、図面が複雑になるため波線を省略する。図面では簡略して一部の構造のみを示しているが、これは工程の説明をわかりやすくするためであり、実際には図4までの工程によって図12に示すものが製造される。
【0016】
[図1工程(2)]
基板1上に、有機樹脂材料としてポリイミドを用いて絶縁層3を形成した。また、絶縁層の材料として、ポリイミドを用いたが、基板との接着性に乏しく、エポキシなどの樹脂を用いても問題はない。
【0017】
[図2工程(3)]
電気めっきを実施するための給電膜4を全面に形成する。ここでは、蒸着や、無電解銅めっき、CVDなども用いることが可能であるが、ポリイミドとの接着強度が強いためスパッタを用いることとした。スパッタの前処理として、導体の導通を確保するためにスパッタエッチングを行った。
【0018】
本実施例におけるスパッタ膜としては、クロム(75ナノメートル)/銅(0.5マイクロメートル)の多層膜を形成した。ここでのクロムの機能は、その上下に位置する銅と絶縁層3との接着を確保することにあり、その膜厚はそれらの接着を維持する最低限でかまわない。所要膜厚は、スパッタエッチングおよびスパッタの条件、クロムの膜質などによっても変動する。なお、本実施例で使用したクロム膜に代えてチタン膜やチタン/白金膜、タングステンなどでも代替できる。
【0019】
一方、銅の膜厚は、後の工程で電気ニッケルめっき膜6を形成したときに、膜厚分布が生じない最小限度の膜厚が好ましく、めっき前処理として行なう酸洗などでの膜減り量も考慮に入れたうえで膜厚分布を誘発しない膜厚を決定する。銅の膜厚を必要以上に厚くした場合、例えば1マイクロメートルを越える銅厚の場合には、スパッタ時間が長くなって生産効率が低下するという問題に加えて、後の工程で実施する給電膜4のエッチング除去の際に長時間エッチングが避けられず、その結果として電気ニッケルめっき6のサイドエッチングが大きくなる。
【0020】
[図2工程(4)]
ホトリソグラフィー技術を用い、電気ニッケルめっき6を形成する部分のみが開口した配線の逆パターン5をレジストを用いて形成する。
【0021】
[図2工程(5)]
電極6は電気ニッケル膜からなる電気ニッケルめっき6を形成する。ここでの膜厚は、後の工程(16)でこの部分をレーザーで開口する際に耐えることが出来かつ、この開口部分に搭載するはんだの拡散を防止することが出来る最低限度の膜厚が必要である。
【0022】
本実施例では、電気ニッケルめっきに、ワット浴を用いたが、めっき液の種類は問わない。界面活性剤による洗浄、水洗、希硫酸による洗浄、水洗を行った後、給電膜4を陰極に接続し、ニッケル板を陽極に接続して電気ニッケル膜を形成した。なお、ここで形成するニッケルは電気めっきを用いて形成する方法を示したが、無電解めっきを用いることも可能である。また、組成は、ニッケル合金であってもよい。
【0023】
[図2工程(6)]
フォトレジストからなる配線の逆パターン5および電気めっきの給電膜4をエッチング処理により除去する。電気銅めっき膜および電気ニッケルめっき膜を形成したのちにレジストを使用した配線の逆パターン5を除去し、エッチング処理をすることで予め成膜した給電膜4を除去する。銅のエッチングには、塩化第二鉄、アルカリ系エッチング液等の種類があるが、本実施例では硫酸/過酸化水素水を主成分とするエッチング液を用いた。10秒以上のエッチング時間がないと制御が困難となって実用的観点では不利であるが、あまりに長い時間エッチングを行なうと、サイドエッチングが大きくなったりタクトが長くなるという問題も生じるため、エッチング液およびエッチング条件は、適宜実験により求めるのがよい。引き続いて実施する給電膜4のクロム部分のエッチングには、クロムのエッチング液には、フェリシアン系、塩酸系等の種類があるが、本実施例では、過マンガン酸カリウムとメタケイ酸を主成分とするエッチング液を用いた。
【0024】
[図2工程(7)]
感光性ポリイミドを用いて絶縁層3を形成し、端子となる部分を開口させる。開口方法については、感光性ポリイミドを用いたが、全面にポリイミドを塗布し、レーザー加工やドライエッチングなどの手法を用いても問題はない。また、絶縁層の材料として、ポリイミドを用いたが、エポキシなどの樹脂を用いても問題ではなく、また、場合によっては、無機系の絶縁層を用いても良い。
【0025】
[図3工程(8)]
電気めっきを実施するための給電膜4を全面に形成する。ここでは、蒸着や、無電解銅めっき、CVDなども用いることが可能であるが、ポリイミドとの接着強度が強いためスパッタを用いることとした。スパッタの前処理として、導体の導通を確保するためにスパッタエッチングを行った。
【0026】
本実施例におけるスパッタ膜としては、クロム(75ナノメートル)/銅(0.5マイクロメートル)の多層膜を形成した。ここでのクロムの機能は、その上下に位置する銅と絶縁層3との接着を確保することにあり、その膜厚はそれらの接着を維持する最低限でかまわない。所要膜厚は、スパッタエッチングおよびスパッタの条件、クロムの膜質などによっても変動する。なお、本実施例で使用したクロム膜に代えてチタン膜やチタン/白金膜、タングステンなどでも代替できる。
【0027】
一方、銅の膜厚は、後の工程で電気銅めっき膜15及び電気ニッケルめっき膜6を形成したときに、膜厚分布が生じない最小限度の膜厚が好ましく、めっき前処理として行なう酸洗などでの膜減り量も考慮に入れたうえで膜厚分布を誘発しない膜厚を決定する。銅の膜厚を必要以上に厚くした場合、例えば1マイクロメートルを越える銅厚の場合には、スパッタ時間が長くなって生産効率が低下するという問題に加えて、後の工程で実施する給電膜4のエッチング除去の際に長時間エッチングが避けられず、その結果として電気ニッケルめっき6のサイドエッチングが大きくなる。
【0028】
[図3工程(9)]
ホトリソグラフィー技術を用い、電気ニッケルめっき6を形成する部分のみが開口した配線の逆パターン5をレジストを用いて形成する。
【0029】
配線は、硫酸・硫酸銅めっき液を用い、界面活性剤による洗浄、水洗、希硫酸による洗浄、水洗を行った後、給電膜4を陰極に接続し、リンを含有する銅板を陽極に接続して電気銅めっき膜15を形成した。はんだ拡散防止膜である電気ニッケルめっき膜6は、給電膜4を陰極に接続し、ニッケル板を陽極に接続して電気ニッケル膜を形成した。電気ニッケルめっき膜を形成する前に、界面活性剤による洗浄、水洗、希硫酸による洗浄、水洗を行うと良好な膜質の電気ニッケルめっき膜が得られる場合がある。なお、銅、ニッケルとも電気めっきを用いて導体を形成する方法を示したが、無電解めっきを用いることも可能である。また、配線は銅以外に、金または銀を包含するものであってもよく、はんだ拡散防止膜である電気ニッケルめっき膜6は、ニッケル合金であってもよい。
【0030】
[図3工程(10)]
フォトレジストからなる配線の逆パターン5および電気めっきの給電膜4をエッチング処理により除去する。電気銅めっき膜および電気ニッケルめっき膜を形成したのちにレジストを使用した配線の逆パターン5を除去し、エッチング処理をすることで予め成膜した給電膜4を除去する。銅のエッチングには、塩化第二鉄、アルカリ系エッチング液等の種類があるが、本実施例では硫酸/過酸化水素水を主成分とするエッチング液を用いた。10秒以上のエッチング時間がないと制御が困難となって実用的観点では不利であるが、あまりに長い時間エッチングを行なうと、サイドエッチングが大きくなったりタクトが長くなるという問題も生じるため、エッチング液およびエッチング条件は、適宜実験により求めるのがよい。引き続いて実施する給電膜4のクロム部分のエッチングには、クロムのエッチング液には、フェリシアン系、塩酸系等の種類があるが、本実施例では、過マンガン酸カリウムとメタケイ酸を主成分とするエッチング液を用いた。
【0031】
[図3工程(11)]
感光性ポリイミドを用いて絶縁層3を形成し、端子となる部分を開口させる。開口方法については、感光性ポリイミドを用いたが、全面にポリイミドを塗布し、レーザー加工やドライエッチングなどの手法を用いても問題はない。また、絶縁層の材料として、ポリイミドを用いたが、エポキシなどの樹脂を用いても問題ではなく、また、場合によっては、無機系の絶縁層を用いても良い。
【0032】
[図4工程(12)]
図1から図3の工程で形成した配線基板12の上に、電子部品8を搭載する。電子部品8の搭載方法であるが、はんだボール7を電子部品側に形成することが一般的であり、電子部品8にはんだボール7を形成し、図3(11)に示すバンプパッド14上にフラックスと共に搭載し、加熱することでバンプパッド14にはんだボール7を接続する。しかし、図1および図2の工程で形成した配線基板12側に形成することも可能である。バンプパッド14上に所定量のフラックスとはんだボールを搭載する。この際、はんだボールはフラックスの粘着力によりバンプパッド上に仮固定される。はんだボールが搭載された図1および図2の工程で形成した配線基板12または電子部品8をリフロー炉に投入することではんだボールは一旦溶融し、その後再び固体化することで、はんだボール7が搭載され、その上に電子部品8を搭載するものである。
【0033】
はんだをはんだボールで供給する以外にも、印刷機を用いてはんだペーストをバンプパッド14上に印刷塗布し、これをリフローすることではんだバンプ形成する方法もある。何れの方法においてもはんだ材料は様々なものを選択することが可能となり、現時点において市場に供給されているはんだ材料の多くが使用できる。この他、はんだ材料は限定されるものの、めっき技術を用いることで、はんだバンプを形成する方法もある。また、金や銅を核としたボールを使用したバンプや導電材料を配合した樹脂を使用して形成したバンプを使用しても良い。本実施例では、はんだ拡散による拡散層の厚さによって、電気ニッケルめっき膜6の必要膜厚を決定し、その条件として、はんだの種類やリフロー条件によって異なってくる。はんだボール搭載時のリフロー条件は、ベルト式のリフロー炉を用い、最大温度245℃、230℃以上で30秒保持される時間でリフローを行った。また、用いたはんだボールは、SnとCuを主成分とし、第三成分として、Bi、Agを添加したものを用いた。この場合、リフロー回数をリペア工程も考慮して、8回とすると、2マイクロメータが最低値であった。
【0034】
そして、図1から図3の工程で形成した配線基板12と図4工程(12)で搭載した電子部品8の間に、アンダーフィル9を注入する。注入後、加熱硬化を行う。ここでは、エポキシ樹脂から成るアンダーフィルを用い、注入後に200℃で60分加熱硬化させた。なお、部品が小さい場合には、必ずしもアンダーフィルを必要としない。
【0035】
[図4工程(13)]
アンダーフィル9を充てんした後、モールド樹脂10で図1ないし図3の工程で形成した配線基板12とアンダーフィル9を注入した電子部品8を硬化させた。モールドは、トランスファモールド法を用いた。モールド樹脂は、エポキシ樹脂から成るモールド樹脂を用い、注入後に200℃で3分で成型させ、その後、170℃で8時間2次硬化させた。
【0036】
図4(13)の断面図では、簡略して一部の構造のみを示しているが、実際には、これまでの工程によって図12に示すものが製造されている。
【0037】
[図5工程(14)]
図1(1)で形成した有機樹脂との接着性を向上させる材料であるアルミキレート材2を含むように切断部分11で切断する。この時に、図12(上段)に示す複数のモジュール19が形成された基板1を、図16に示すようにスクライブライン23に沿って、ダイシングを行うことによって、アルミキレート材2を含む部分を切断すると共に、図17に示すように各モジュール19を分離する。なお、アルミキレート材2を含む部分の切断とは別工程で各モジュールを分離してもよい。
【0038】
[図5工程(15)]
基板1(図5(14)に示す)とポリイミドを用いた絶縁層3と剥離する。この時には、すでに図5工程(14)でアルミキレート材2を含む部分が除去されており、ポリイミドを用いた絶縁層3と基板1との接着性は低いため、モールド樹脂10を保持して機械的に剥がすことが出来る。
【0039】
[図5工程(16)]
はんだを搭載するためのバンプパッド14を形成した。形成方法は、レーザー加工、ドライエッチング等のポリイミドを除去することが可能な既存の技術を用いることが可能である。
【0040】
[図6工程(17)]
エッチング処理をすることで予め成膜した給電膜4を除去する。給電膜4のクロム部分のエッチングには、クロムのエッチング液には、フェリシアン系、塩酸系等の種類があるが、本実施例では、過マンガン酸カリウムとメタケイ酸を主成分とするエッチング液を用いた。引き続いて実施する銅のエッチングには、塩化第二鉄、アルカリ系エッチング液等の種類があるが、本実施例では硫酸/過酸化水素水を主成分とするエッチング液を用いた。10秒以上のエッチング時間がないと制御が困難となって実用的観点では不利であるが、あまりに長い時間エッチングを行なうと、サイドエッチングが大きくなったりタクトが長くなるという問題も生じるため、エッチング液およびエッチング条件は、適宜実験により求めるのがよい。
【0041】
プリント基板などとの接続用のはんだボール7をバンプパッド14上に搭載する方法について記述する。バンプパッド14上にフラックスと共に搭載し、加熱することではんだボール7を接続する。なお、はんだボール7は、バンプパッド14側に形成することも、搭載基板上に形成することも可能である。この場合、搭載基板上に所定量のフラックスとはんだボール7を搭載する。この際、はんだボールはフラックスの粘着力によりバンプパッド上に仮固定される。はんだボールが搭載された搭載基板または図6工程(17)の上にはんだボール7を搭載したものをリフロー炉に投入することではんだボールは一旦溶融し、その後再び固体化することではんだボール7が搭載されるものである。はんだをはんだボールで供給する以外にも、印刷機を用いてはんだペーストを印刷塗布し、これをリフローすることではんだバンプ形成する方法もある。何れの方法においてもはんだ材料は様々なものを選択することが可能となり、現時点において市場に供給されているはんだ材料の多くが使用できる。この他、はんだ材料は限定されるものの、めっき技術を用いることで、はんだバンプを形成する方法もある。また、金や銅を核としたボールを使用したバンプや導電材料を配合した樹脂を使用して形成したバンプを使用しても良い。先に、図4工程(12)で記述したが、本実施例では、はんだ拡散による拡散層の厚さによって、電気ニッケルめっき膜6の必要膜厚を決定する必要があり、その条件として、はんだの種類やリフロー条件によって異なってくる。はんだボール搭載時のリフロー条件は、ベルト式のリフロー炉を用い、最大温度245℃、230℃以上で30秒保持される時間でリフローを行った。また、用いたはんだボールは、SnとCuを主成分とし、第三成分として、Bi、Agを添加したものを用いた。この場合、リフロー回数をリペア工程も考慮して、8回とすると、2マイクロメータが最低値であった。
【0042】
本工程を用いて製造したマルチチップモジュールの斜視図を図7に示す。この図では、モールド樹脂10の内部を透過するように記してある。
【0043】
図6と図7の関係を図18を用いて説明する。図18(上段左)に1枚の基板を用いて作成された複数のモジュールが示されている。そのうちの1個のモジュールが図18(上段右)に拡大して示されており、これが図7に示すものである。そして、図18(下段)に示すモジュールの一部断面図に対応するものが図6に示されたものである。図6までの図では、工程の説明をわかりやすくするために、モジュールの一部だけを図示しているが、図6までの工程で実際に製造されたものは図7に示されたものである。
【0044】
以上の工程で製造したモジュール19は、図19に示されるように、プリント基板24に搭載される。プリント基板上には、本実施例により形成したモジュール以外に、他の電子部品(表示素子、受動素子、能動素子、LSI)25〜27も共に実装される。
【0045】
本発明の応用形態として、配線を多層化した形態を図8に示す。図1から図3で形成した配線基板12の上に、同様な工程を行うことで、2層目配線13を形成したものである。
【0046】
配線を多層化した別の形態を図9に示す。多層化する場合、第1層目の電気ニッケルめっき6(図8に記載)は、必ずしも形成する必要はない。図1から図3で形成した配線基板12(電気銅めっき膜15のみで電気ニッケルめっきは行わない)の上に、同様な工程を行うことで、2層目配線13を形成したものである。
【0047】
配線の層構成の別の形態を図10に示す。図2に記した電極を配線と兼用するものである。電極として用いた場合は、電気ニッケルめっき膜単層であったが、電気ニッケルめっき膜6の上に、電気銅めっき膜15を形成することが望ましい。更にその上に電気ニッケルめっき膜6を形成することも可能である。
【0048】
配線の層構成の別の形態を図14に示す。この場合、グランド層として第1配線層を用いる場合、表面に電気ニッケルめっきを形成することは電気的に好ましくない。この為、配線材料として、アルミ22を用いたものである。
【0049】
図15は、グランドの材料として、クロム20と銅21を用いたものである。何れの応用形態においても、これらの材料の組合せを各層に用いることが可能である。また、本発明においては、その層数を規定するものではない。
【0050】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0051】
【発明の効果】
本発明によれば、電子部品を搭載したモジュール基板を低コストで形成することが可能である。また、通常の工程では構造体となる基板(ここでは、ガラス基板)を剥離することで、基板を薄型化する事が可能となる。
【図面の簡単な説明】
【図1】本発明の実施例の配線基板の製造工程(1)〜(2)示す図である。
【図2】本発明の実施例の配線基板の製造工程(3)〜(7)を示す図である。
【図3】本発明の実施例の配線基板の製造工程(8)〜(11)を示す図である。
【図4】本発明の実施例の配線基板の製造工程(12)〜(13)を示す図である。
【図5】本発明の実施例の配線基板の製造工程(14)〜(16)を示す図である。
【図6】本発明の実施例の配線基板の製造工程(17)を示す図である。
【図7】本発明の実施例の製造方法で製造されたマルチチップモジュールの例を示す図である。
【図8】配線を2層とした場合の実施の形態例(1)を示す図である。
【図9】配線を2層とした場合の実施の形態例(2)を示す図である。
【図10】配線を2層とした場合の実施の形態例(3)を示す図である。
【図11】図1に示す工程(1)の改良案を示す図である。
【図12】本発明の実施例における、基板1とアルミキレート材2と基板上に配置されたモジュール19と、そのうちの1個のモジュールの拡大図と、その部分拡大断面を示す図である。
【図13】アルミキレート材の形成方法例を示す図である。
【図14】配線を2層とした場合の実施の形態の例(4)を示す図である。
【図15】配線を2層とした場合の実施の形態の例(5)を示す図である。
【図16】本発明の実施例におけるスクライブラインを示す図である。
【図17】本発明の実施例におけるダイシングされた後のモジュールを示す図である。
【図18】本発明の実施例におけるダイシングされた後のモジュールとその拡大図とその部分拡大断面を示す図である。
【図19】本発明の実施例におけるモジュールをプリント基板上に実装した図である。
【符号の説明】
1…基板、2…アルミキレート材、3…絶縁層、4…給電膜、5…配線の逆パターン、6…電気ニッケルめっき膜、7…はんだボール、8…電子部品、9…アンダーフィル、10…モールド樹脂、11…切断部分、12…配線基板、13…2層目配線、14…バンプパッド、15…電気銅めっき膜、18…接着阻害層(貴金属)、19…モジュール、20…クロム、21…銅、22…アルミ、23…スクライブライン、24…プリント基板、25…他の電子部品(表示素子)、26…他の電子部品(受動素子、能動素子)、27…他の電子部品(LSI)

Claims (5)

  1. ガラスまたはシリコンウェハまたは金属板からなる基板の一部分に有機樹脂との接着性を向上させる材料を形成し、有機樹脂の塗布、配線形成、電子部品搭載を行った後、有機樹脂との接着性を向上させる材料を形成した部分を切断し、有機樹脂と前記基板を剥離する工程を有する電子部品を搭載した薄膜配線基板の製造方法。
  2. ガラスまたはシリコンウェハまたは金属板からなる基板の一部分に有機樹脂との接着性を向上させる材料を形成し、かつ、前記基板の一部分に有機樹脂との接着性を阻害させる材料を形成し、有機樹脂の塗布、配線形成、電子部品搭載を行った後、有機樹脂との接着性を向上させる材料を形成した部分を切断し、有機樹脂と前記基板を剥離する工程を有する電子部品を搭載した薄膜配線基板の製造方法。
  3. 請求項1または請求項2記載の電子部品を搭載した薄膜配線基板の製造方法であって、基板として、ガラスまたはシリコンウェハを用い、有機樹脂として、ポリイミド骨格または、エポキシ骨格を有する樹脂を用い、有機樹脂との接着性を向上させる材料として、アルミキレートを用い、有機樹脂との接着性を阻害させる材料として、金、白金、パラジウム、銅およびそれらの含む合金、又は必要に応じてそれらの金属の上に前記有機樹脂との接着力を向上させるチタン、クロムおよびそれらの含む合金を用いることを特徴とする電子部品を搭載した薄膜配線基板の製造方法。
  4. 請求項1ないし請求項3のうちいずれか1項記載の電子部品を搭載した薄膜配線基板の製造方法であって、電子部品搭載を行った後に、モールド形成を行った後、有機樹脂との接着性を向上させる材料を形成した部分を切断することを特徴とする電子部品を搭載した薄膜配線基板の製造方法
  5. 請求項1ないし請求項4のうちいずれか1項記載の電子部品を搭載した薄膜配線基板の製造方法によって製造されたマルチチップモジュール。
JP2002306823A 2002-10-22 2002-10-22 電子部品を搭載した薄膜配線基板の製造方法およびマルチチップモジュール Withdrawn JP2004146426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002306823A JP2004146426A (ja) 2002-10-22 2002-10-22 電子部品を搭載した薄膜配線基板の製造方法およびマルチチップモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002306823A JP2004146426A (ja) 2002-10-22 2002-10-22 電子部品を搭載した薄膜配線基板の製造方法およびマルチチップモジュール

Publications (1)

Publication Number Publication Date
JP2004146426A true JP2004146426A (ja) 2004-05-20

Family

ID=32453462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002306823A Withdrawn JP2004146426A (ja) 2002-10-22 2002-10-22 電子部品を搭載した薄膜配線基板の製造方法およびマルチチップモジュール

Country Status (1)

Country Link
JP (1) JP2004146426A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017209178A1 (ja) * 2016-06-02 2017-12-07 富士フイルム株式会社 パターン製造方法、半導体装置の製造方法および積層体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017209178A1 (ja) * 2016-06-02 2017-12-07 富士フイルム株式会社 パターン製造方法、半導体装置の製造方法および積層体

Similar Documents

Publication Publication Date Title
US8146243B2 (en) Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board
CN100390951C (zh) 电子部件安装基板的制造方法
TW200302529A (en) Flip chip type semiconductor device and method of manufacturing the same
JPH11340265A (ja) 半導体装置及びその製造方法
JP4087080B2 (ja) 配線基板の製造方法およびマルチップモジュールの製造方法
US20120126423A1 (en) Semiconductor device manufacturing method and semiconductor device
TW201025529A (en) Substrate structure and manufacturing method thereof
TW200806133A (en) Printed wiring board with a pin for mounting a component and an electronic device using the same
US20040106288A1 (en) Method for manufacturing circuit devices
JP3682227B2 (ja) 電極の形成方法
JP4527991B2 (ja) マルチチップモジュールの製造方法
US7045393B2 (en) Method for manufacturing circuit devices
JP2005057264A (ja) パッケージ化された電気構造およびその製造方法
JP2015144157A (ja) 回路基板、電子装置及び電子装置の製造方法
WO1999004424A1 (en) Semiconductor device, mounting structure thereof and method of fabrication thereof
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
JP2004146426A (ja) 電子部品を搭載した薄膜配線基板の製造方法およびマルチチップモジュール
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP4090151B2 (ja) パッケージ基板
JP3916850B2 (ja) 半導体装置
JP2005191131A (ja) 配線基板の製造方法
JP4193479B2 (ja) 素子実装基板の製造方法
JP3857112B2 (ja) 電子回路形成方法
JP2003124391A (ja) 半導体パッケージの製造方法
JPH11312758A (ja) はんだバンプシート製造方法およびicパッケージ部品製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110