JP2004129320A - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP2004129320A JP2004129320A JP2002285665A JP2002285665A JP2004129320A JP 2004129320 A JP2004129320 A JP 2004129320A JP 2002285665 A JP2002285665 A JP 2002285665A JP 2002285665 A JP2002285665 A JP 2002285665A JP 2004129320 A JP2004129320 A JP 2004129320A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- circuit
- voltage
- bridge
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】力率改善機能を備えるワイドレンジ対応のスイッチング電源回路として、コストダウン及び回路の小型軽量化を図る。
【解決手段】整流平滑電圧Ei(直流入力電圧)を入力して動作するスイッチングコンバータ(第1〜第3コンバータ部101,102,103)を複数備える。このスイッチングコンバータは、フルブリッジ結合方式による電流共振形コンバータに対して、部分共振電圧回路を組み合わせた複合共振形コンバータである。そして、各コンバータ部は、AC150V以下ではフルブリッジ動作で、、AC150V以上ではハーフブリッジ動作となるように動作を切り換える構成とする。各コンバータ部の力率改善回路(3−1,3−2,3−3)は、絶縁コンバータトランス(PIT−1,PIT−2,PIT−3)に巻装した三次巻線N3に伝達されたスイッチング出力を整流電流経路に対して電圧帰還して整流電流を断続し、これにより交流入力電流の導通角を拡大させる構成を採る。
【選択図】 図1
【解決手段】整流平滑電圧Ei(直流入力電圧)を入力して動作するスイッチングコンバータ(第1〜第3コンバータ部101,102,103)を複数備える。このスイッチングコンバータは、フルブリッジ結合方式による電流共振形コンバータに対して、部分共振電圧回路を組み合わせた複合共振形コンバータである。そして、各コンバータ部は、AC150V以下ではフルブリッジ動作で、、AC150V以上ではハーフブリッジ動作となるように動作を切り換える構成とする。各コンバータ部の力率改善回路(3−1,3−2,3−3)は、絶縁コンバータトランス(PIT−1,PIT−2,PIT−3)に巻装した三次巻線N3に伝達されたスイッチング出力を整流電流経路に対して電圧帰還して整流電流を断続し、これにより交流入力電流の導通角を拡大させる構成を採る。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、力率改善のための回路を備えたスイッチング電源回路に関するものである。
【0002】
【従来の技術】
近年、高周波の比較的大きい電流及び電圧に耐えることができるスイッチング素子の開発によって、商用電源を整流して所望の直流電圧を得る電源回路としては、大部分がスイッチング方式の電源回路になっている。
スイッチング電源回路はスイッチング周波数を高くすることによりトランスその他のデバイスを小型にすると共に、大電力のDC−DCコンバータとして各種の電子機器の電源として使用される。
【0003】
ところで、一般に商用電源を整流すると平滑回路に流れる電流は歪み波形になるため、電源の利用効率を示す力率が損なわれるという問題が生じる。
また、歪み電流波形となることによって発生する高調波を抑圧するための対策が必要とされている。
【0004】
そこで、スイッチング電源回路において力率を改善する力率改善手段として、整流回路系においてPWM制御方式の昇圧型コンバータを設けて力率を1に近付ける、いわゆるアクティブフィルタを設ける方法が知られている。
【0005】
図6の回路図は、このようなアクティブフィルタの基本構成を示している。 この図においては、商用交流電源ACにブリッジ整流回路Diを接続している。このブリッジ整流回路Diの正極/負極ラインに対しては並列に出力コンデンサCoutが接続される。ブリッジ整流回路Diの整流出力が出力コンデンサCoutに供給されることで、出力コンデンサCoutの両端電圧として、直流電圧Voutが得られる。この直流電圧Voutは、例えば後段のDC−DCコンバータなどの負荷10に入力電圧として供給される。
【0006】
また、力率改善のための構成としては、図示するようにして、インダクタL、高速リカバリ型のダイオードD、抵抗Ri、スイッチング素子Q、及び乗算器11を備える。
インダクタL、ダイオードDは、ブリッジ整流回路Diの正極出力端子と、出力コンデンサCoutの正極端子との間に、直列に接続されて挿入される。
抵抗Riは、ブリッジ整流回路Diの負極出力端子(一次側アース)と出力コンデンサCoutの負極端子との間に挿入される。
また、スイッチング素子Q1は、この場合には、MOS−FETが選定されており、図示するようにして、インダクタLとダイオードDの接続点と、一次側アース間に挿入される。
【0007】
乗算器11に対しては、フィードフォワード回路として、電流検出ラインLI及び波形入力ラインLwが接続され、フィードバック回路として電圧検出ラインLVが接続される。
乗算器11は、電流検出ラインLIから入力される、ブリッジ整流回路Diの負極出力端子に流れる整流電流レベルを検出する。
また、波形入力ラインLwから入力される、ブリッジ整流回路Diの正極出力端子の整流電圧波形を検出する。これは、即ち、商用交流電源AC(交流入力電圧)の波形を絶対値化して検出していることに相当する。
また、電圧検出ラインLVから入力される、出力コンデンサCoutの直流電圧Voutの変動差分を検出する。つまり、負荷10に入力すべき直流入力電圧の変動差分を検出する。
そして、乗算器11からは、スイッチング素子Qを駆動するためのドライブ信号が出力される。
【0008】
電流検出ラインLIから乗算器11に対しては、ブリッジ整流回路Diの負極出力端子に流れる整流電流が入力される。乗算器11では、この電流検出ラインLIから入力された整流電流レベルを検出する。また、電圧検出ラインLVから入力される、出力コンデンサCoutの直流電圧Vout(直流入力電圧)の変動差分を検出する。また、波形入力ラインLwから入力される、ブリッジ整流回路Diの正極出力端子の整流電圧波形を検出する。これは、即ち、商用交流電源AC(交流入力電圧)の波形を絶対値化して検出していることに相当する。
【0009】
乗算器11では、先ず、上記のようにして電流検出ラインLIから検出した整流電流レベルと、上記電圧検出ラインLVから検出した直流入力電圧の変動差分と乗算する。そして、この乗算結果と、波形入力ラインLwから検出した交流入力電圧の波形とによって、交流入力電圧VACと同一波形の電流指令値を生成する。
【0010】
さらに、この場合の乗算器11では、上記電流指令値と実際の交流入力電流レベル(電流検出ラインL1からの入力に基づいて検出される)を比較し、この差に応じてPWM信号についてPWM制御を行い、PWM信号に基づいたドライブ信号を生成する。スイッチング素子Qは、このドライブ信号によってスイッチング駆動される。この結果、交流入力電流は交流入力電圧と同一波形となるように制御されて、力率がほぼ1に近付くようにして力率改善が図られることになる。また、この場合には、乗算器11によって生成される電流指令値は、直流入力電圧(Vout)の変動差分に応じて振幅が変化するように制御されるため、直流入力電圧(Vout)の変動も抑制されることになる。
【0011】
図7(a)は、上記図6に示したアクティブフィルタ回路に入力される入力電圧Vin及び入力電流Iinを示している。電圧Vinは、ブリッジ整流回路Diの整流出力としての電圧波形に対応し、電流Iinは、ブリッジ整流回路Diの整流出力としての電流波形に対応する。ここで、電流Iinの波形は、ブリッジ整流回路Diの整流出力電圧(電圧Vin)と同じ導通角となっているが、これは、商用交流電源ACからブリッジ整流回路Diに流れる交流入力電流の波形も、この電流Iinと同じ導通角となっていることを示す。つまり、ほぼ1に近い力率が得られている。
【0012】
また、図7(b)は、出力コンデンサCoutに入出力するエネルギー(電力)Pchgの変化を示す。出力コンデンサCoutは、入力電圧Vinが高いときにエネルギーを蓄え、入力電圧Vinが低いときにエネルギーを放出して、出力電力の流れを維持する。
図7(c)は、上記出力コンデンサCoutに対する充放電電流Ichgの波形を示している。この充放電電流Ichgは、上記図7(b)の入出力エネルギーPchgの波形と同位相となっていることからも分かるように、出力コンデンサCoutにおけるエネルギーPchgの蓄積/放出動作に対応して流れる電流である。
【0013】
上記充放電電流Ichgは、入力電流Vinとは異なり、交流ライン電圧(商用交流電源AC)の第2高調波とほぼ同一の波形となる。交流ライン電圧には、出力コンデンサCoutとの間のエネルギーの流れによって、図7(d)に示すようにして、第2高調波成分にリップル電圧Vdが生じる。このリップル電圧Vdは、無効なエネルギー保存のために、図7(c)に示す充放電電流Ichgに対して、90°の位相差を有する。出力コンデンサCoutの定格は、第2高調波のリップル電流と、その電流を変調するブースト・コンバータ・スイッチからの高周波リップル電流を処理することを考慮して決定するようにされる。
【0014】
また、図8には、図6の回路構成を基として、基本的なコントロール回路系を備えたアクティブフィルタの構成例を示している。なお、図6と同一とされる部分については同一符号を付して説明を省略する。
ブリッジ整流回路Diの正極出力端子と、出力コンデンサCoutの正極端子間には、スイッチングプリレギュレータ15が備えられる。このスイッチングプリレギュレータ15は、図6においては、スイッチング素子Q、インダクタL、及びダイオードDなどにより形成される部位となる。
【0015】
そして、乗算器11を含むコントロール回路系は、他に、電圧誤差増幅器12、除算器13、二乗器14を備えて成る。
電圧誤差増幅器12では、出力コンデンサCoutの直流電圧Voutを、分圧抵抗Rvo−Rvdにより分圧してオペアンプ15の非反転入力に入力する。オペアンプ15の反転入力には基準電圧Vrefが入力される。オペアンプ15では、基準電圧Vrefに対する分圧された直流電圧Voutの誤差に応じたレベルの電圧を、帰還抵抗Rvl、コンデンサCvlによって決定される増幅率により増幅して、誤差出力電圧Vveaとして除算器13に出力する。
【0016】
また、二乗器14には、いわゆるフィードフォワード電圧Vffが入力される。このフィードフォワード電圧Vffは、入力電圧Vinを平均化回路16(Rf11,Rf12,Rf13,Cf11,Cf12)により平均化した出力(平均入力電圧)とされる。二乗器14では、このフィードフォワード電圧Vffを二乗して除算器13に出力する。
【0017】
除算器13では、電圧誤差増幅器12からの誤差出力電圧Vveaについて、二乗器14から出力された平均入力電圧の二乗値により除算を行いい、この除算結果としての信号を乗算器11に出力する。
つまり、電圧ループは、二乗器14、除算器13、乗算器11の系から成るものとされる。そして、電圧誤差増幅器12から出力される誤差出力電圧Vveaは、乗算器11で整流入力信号Ivacにより乗算される前の段階で、平均入力電圧(Vff)の二乗により除算されることになる。この回路によって、電圧ループの利得は、平均入力電圧(Vff)の二乗として変化することなく、一定に維持される。平均入力電圧(Vff)は、電圧ループ内において順方向に送られる開ループ補正の機能を有する。
【0018】
乗算器11には、上記除算器11により誤差出力電圧Vveaを除算した出力と、抵抗Rvacを介したブリッジ整流回路Diの正極出力端子(整流出力ライン)の整流出力(Iac)が入力される。ここでは、整流出力を電圧によるのではなく、電流(Iac)として示している。乗算器11では、これらの入力を乗算することによって、電流プログラミング信号(乗算器出力信号)Imoを生成して出力する。これは、図6にて説明した電流指令値に相当する。出力電圧Voutは、この電流プログラミング信号の平均振幅を可変することで制御される。つまり、電流プログラミング信号の平均振幅の変化に応じたPWM信号が生成され、このPWM信号に基づいたドライブ信号によってスイッチング駆動が行われることによって、出力電圧Voutのレベルをコントロールするものである。
したがって、電流プログラミング信号は、入力電圧と出力電圧を制御する平均振幅の波形を有する。なお、アクティブフィルタは、出力電圧Voutのみではなく、入力電流Vinも制御するようになっている。そして、フィードフォワード回路における電流ループは、整流ライン電圧によってプログラムされるということがいえるので、後段のコンバータ(負荷10)への入力は抵抗性になる。
【0019】
図9は、上記図8に示した構成に基づくアクティブフィルタの後段に対して電流共振形コンバータを接続して成る電源回路の構成例を示している。この図に示す電源回路は、交流入力電圧VAC=85V〜288Vに対応する。つまり、商用交流電源についてAC100V系とAC200V系の両者の交流入力電圧に対応する、いわゆるワイドレンジ対応(ワールドワイド仕様)とされている。また、対応可能な負荷電力としては600W以上とされている。また、電流共振形コンバータとしては、他励式のハーフブリッジ結合方式による構成を採る。
また、この図9に示す電源回路は、例えばプラズマディスプレイパネルを備えたテレビジョン受像機、モニタ装置などに搭載される。
【0020】
この場合の商用交流電源ACラインには、図示する接続態様により、2組のラインフィルタトランスLFT,LFTと、3組のアクロスコンデンサCLが接続されて、コモンモードノイズのためのラインノイズフィルタを形成する。
【0021】
商用交流電源ACの正/負のラインに対しては、それぞれ、2組のブリッジ整流回路Di1,Di2の各正極入力端子と負極入力端子が共通に接続される。また、ブリッジ整流回路Di1,Di2の正極出力端子どうしと、負極出力端子どうしが接続されるようになっている。つまり、この場合には、商用交流電源ACに対して、2段のブリッジ整流回路が備えられていることになる。
【0022】
また、上記ブリッジ整流回路Di1,Di2の正極出力端子と負極出力端子間には、1組のチョークコイルLNと、3組のフィルタコンデンサ(フィルムコンデンサ)CN,CN,CNを図示するようにして接続して成るノーマルモードノイズフィルタ4が接続される。
【0023】
ブリッジ整流回路Di1,Di2の正極出力端子は、上記チョークコイルLNと、パワーチョークコイルPCC1のインダクタLpc1と、パワーチョークコイルPCC2のインダクタLpc2の直列接続を介して、並列接続された2本の高速リカバリ型の整流ダイオード[D10//D10]のアノードの接続点と接続される。整流ダイオード[D10//D10]のカソードの接続点は、平滑コンデンサCiA,CiBの各正極端子に接続される。
平滑コンデンサCiA,CiBは、図示するようにして、2本で1組となるようにして並列に接続されている。平滑コンデンサCiA,CiBの正極端子は、上記もしているように、整流ダイオード[D10//D10]−インダクタLpc2−インダクタLpc1−チョークコイルLNの直列接続を介して、ブリッジ整流回路Di1,Di2の各正極出力端子に対して接続される。また、平滑コンデンサCiA,CiBの負極端子は、ブリッジ整流回路Di1,Di2の各負極出力端子(一次側アース)に対して接続される。
【0024】
上記平滑コンデンサ[CiA//CiB]の組は、図6,図8における出力コンデンサCoutに相当する。従って、この場合においては、この並列接続された平滑コンデンサ[CiA//CiB]の組の両端電圧として整流平滑電圧Eiが得られることになる。この整流平滑電圧Eiが、後段の各コンバータ部201、202、203に対して直流入力電圧として供給される。
また、パワーチョークコイルPCC1、2のインダクタLpc1,Lpc2の直列接続は、図6に示したインダクタLに相当する。ダイオード[D10//D10]は、図9に示したとダイオードDに相当する。
また、この図におけるダイオードD10//D10の並列回路に対しては、コンデンサCsn−抵抗Rsnから成るRCスナバ回路が並列に接続される。
【0025】
スイッチング素子Q11,Q12,Q13から成るスイッチング素子の組は、図6におけるスイッチング素子Qに相当する。つまり、実際にアクティブフィルタのスイッチング素子を実装するのにあたって、この場合には、3つのスイッチング素子Q11,Q12,Q13を1組としており、これらのスイッチング素子Q11,Q12,Q13を、それぞれ、パワーチョークコイルLpc2と高速リカバリ型の整流ダイオード[D10//D10]の接続点と、一次側アース(負極整流出力ライン)との間に並列に挿入するようにしている。
【0026】
このようにして、3つのスイッチング素子を備えるのは、信頼性確保のためである。
つまり、負荷電力Po=600W以上程度の重負荷の条件である場合、例えば交流入力電圧VACが100V以下となる条件では、スイッチング素子に流れる総合的なドレイン電流(スイッチング電流)が非常に高くなる。そこで、この場合には、3つのスイッチング素子を並列に接続することで、各スイッチング素子に流れるドレイン電流のピークレベルを抑えているものである。
この場合のスイッチング素子Q11,Q12,Q13には、MOS−FETが選定されている。そして、スイッチング素子Q11,Q12,Q13の各ゲート−ソース間には、それぞれ、ゲート−ソース間抵抗R52,R54,R64が接続されている。
【0027】
アクティブフィルタコントロール回路20は、力率を1に近付けるように力率改善を行うアクティブフィルタの動作を制御するもので、例えば1石の集積回路(IC)とされている。
この場合、アクティブフィルタコントロール回路20は、乗算器、除算器、誤差電圧増幅器、PWM制御回路、及びスイッチング素子をスイッチング駆動するためのドライブ信号を出力するドライブ回路等を備えて構成される。図8に示した乗算器11、誤差電圧増幅器12、除算器13、及び二乗器14などに相当する回路部は、このアクティブフィルタコントロール回路20内に搭載される。
【0028】
この場合、フィードバック回路は平滑コンデンサCiの両端電圧(整流平滑電圧Ei)を分圧抵抗R55,R56,R57により分圧した電圧値を、アクティブフィルタコントロール回路20の端子T1に入力するようにして形成される。
【0029】
また、フィードフォワード回路としては、先ず、抵抗R58を介して整流出力が端子T3に入力される。これによって、交流入力電圧波形の検出と、平均化回路のためのフィードフォワード回路が形成されている。
また、ブリッジ整流回路Diの負極出力端子と一次側アース間に挿入される抵抗R61との接続点から、抵抗R60を介して、端子T6に対して整流電流レベルを入力するようにしている。つまり、図6における電流検出ラインLIに相当するラインとしてのフィードフォワード回路が形成されている。
【0030】
また、端子T4には、起動抵抗Rsを介したブリッジ整流回路Diの正極の整流出力が、起動電圧として入力されている。アクティブフィルタコントロール回路20は、電源起動時において、この端子T4に入力される起動電圧によって起動される。
また、パワーチョークコイルPCC1においては、インダクタLpc1とトランス結合された巻線N5が巻装されている。この巻線N5に励起された交番電圧は、ダイオードD11及びコンデンサC11とから成る半波整流回路により所定の低圧直流電圧に変換されるが、上記端子T4には、この低圧直流電圧も入力されている。アクティブフィルタコントロール回路20は、上記起動電圧により起動した後は、この低圧直流電圧を電源として入力して動作するようになっている。
また、端子T5は、抵抗R59を介して、一次側アースと接続されている。
【0031】
端子T2からは、スイッチング素子を駆動するためのドライブ信号が出力される。そして、この端子T2に対しては、トランジスタQ21,Q22及びツェナーダイオードZDから成る、いわゆるトーテムポール回路が接続されている。この場合のトーテムポール回路は、1つのドライブ信号によって3つのスイッチング素子Q11,Q12,Q13を駆動するのに必要な電力を得るためにドライブ信号を増幅することと、周知のようにして、MOS−FETとしてのスイッチング素子Q11,Q12,Q13を安定して高速スイッチングすることを目的として設けられている。
このトーテムポール回路から出力されたドライブ信号は、分岐して、それぞれ抵抗R51,R53,R63を介してスイッチング素子Q11,Q12,Q13のゲートに対して出力される。
スイッチング素子Q11は、上記のようにして印加されるドライブ信号に応じて、ゲート−ソース間抵抗R52の両端にゲート電圧が発生するようになっている。そして、ゲート電圧が閾値以上となることでオンとなり、閾値以下となるとオフとなるようにしてスイッチング動作を行う。
スイッチング素子Q12,Q13も同様にして、それぞれ、ドライブ信号によってゲート−ソース間抵抗R54,R64の両端電圧であるゲート電圧が閾値以上/以下で変化するのに応じて、上記スイッチング素子Q11と同じオン/オフタイミングでスイッチング動作を行う。
【0032】
そして、上記したスイッチング素子Q11,Q12,Q13のスイッチング駆動は、図6及び図8により説明したようにして、整流出力電流の導通角が、整流出力電圧波形とほぼ同等の導通角となるように、PWM制御に基づくドライブ信号によって行われる。整流出力電流の導通角が整流出力電圧波形とほぼ同等の導通角となるということは、即ち、商用交流電源ACから流入する交流入力電流の導通角が、交流入力電圧VACの波形とほぼ同じ導通角となることであり、結果的に、力率が1に近づくように制御されることになる。つまり、力率改善が図られる。実際においては、負荷電力Po=600W時において、力率PF=0.995程度となる特性が得られる。
【0033】
また、この図9に示すアクティブフィルタコントロール回路20によっては、整流平滑電圧Ei(図8では、Voutに相当する)=375Vの平均値について、交流入力電圧VAC=85V〜288Vの範囲で定電圧化するようにも動作する。つまり、後段の電流共振形コンバータには、交流入力電圧VAC=85V〜264Vの変動範囲に関わらず、375Vで安定化された直流入力電圧が供給されることとなる。
上記交流入力電圧VAC=85V〜288Vの範囲は、商用交流電源AC100V系と200V系を連続的にカバーするものであり、従って、後段のスイッチングコンバータには、商用交流電源AC100V系と200V系とで、同じレベルで安定化された直流入力電圧(Ei)が供給されることとなる。つまり、図9に示す電源回路は、アクティブフィルタを備えることで、ワイドレンジの電源回路としても構成されている。
【0034】
そして、この図に示す電源回路においては、前述したような重負荷の条件に対応するために、平滑コンデンサ[CiA//CiB]を直流入力電圧として動作電源とする複数の電流共振形コンバータが並列に設けられている。この図では、第1コンバータ部201,第2コンバータ部202、第3コンバータ部203の3つの電流共振形コンバータが設けられており、それぞれ、所定レベルに安定化された二次側直流出力電圧EO1、EO2、EO3を出力可能とされている。
【0035】
例えば、第1コンバータ部201の構成としては、図示するようにして、2石のスイッチング素子Q1,Q2を備えて成る。この場合には、スイッチング素子Q1がハイサイドで、スイッチング素子Q2がローサイドとなるようにしてハーフブリッジ接続し、整流平滑電圧Ei(直流入力電圧)に対して並列に接続している。つまり、ハーフブリッジ結合方式による電流共振形コンバータを形成している。
【0036】
この場合の電流共振形コンバータは他励式とされ、これに対応して上記スイッチング素子Q1,Q2には、MOS−FETが用いられている。これらスイッチング素子Q1,Q2に対しては、それぞれ並列にクランプダイオードDD1,DD2が接続され、これによりスイッチング回路が形成される。これらクランプダイオードDD1,DD2は、スイッチング素子Q1,Q2のターンオフ時における逆方向電流を流す経路を形成する。
また、スイッチング素子Q1,Q2の各ゲート−ソース間には、それぞれゲート−ソース間抵抗RG1,RG2が挿入されている。
【0037】
コントロールIC2は、電流共振形コンバータを他励式により駆動するための発振回路、制御回路、及び保護回路等を備えて構成されるもので、内部にバイポーラトランジスタを備えた汎用のアナログIC(Integrated Circuit)とされる。
このコントロールIC2は、電源入力端子Vccに入力される直流電圧により動作する。
【0038】
そして、コントロールIC2においては、スイッチング素子に対してドライブ信号(ゲート電圧)を出力するための端子として、2つのドライブ信号出力端子VGH,VGLが備えられる。
ドライブ信号出力端子VGHからは、ハイサイドのスイッチング素子をスイッチング駆動するためのドライブ信号が出力され、ドライブ信号出力端子VGLからは、ローサイドのスイッチング素子をスイッチング駆動するためのドライブ信号が出力される。
そして、この場合には、ドライブ信号出力端子VGHは、ハイサイドのスイッチング素子Q1のゲートと接続される。また、ドライブ信号出力端子VGLは、ローサイドのスイッチング素子Q2のゲートと接続される。
これにより、ドライブ信号出力端子VGHから出力されるハイサイド用のドライブ信号は、スイッチング素子Q1のゲートに対して印加され、ドライブ信号出力端子VGLから出力されるローサイド用のドライブ信号は、スイッチング素子Q2のゲートに対して印加されることになる。
【0039】
また、この図では図示を省略しているが、コントロールIC2の端子Vsに対して、外付けの回路として、1組のブートストラップ回路が接続される。このブートストラップ回路によりドライブ信号出力端子VGHから出力されるハイサイド用のドライブ信号は、スイッチング素子Q1を適正にドライブ可能なレベルとなるようにレベルシフトされる。
【0040】
コントロールIC2では、内部の発振回路により所要の周波数の発振信号を生成する。そして、コントロールIC2では、上記発振回路にて生成された発振信号を利用して、ハイサイド用のドライブ信号と、ローサイド用のドライブ信号を生成する。ここで、ハイサイド用のドライブ信号と、ローサイド用のドライブ信号は、互いに180°の位相差を有する関係となるようにして生成される。そして、ハイサイド用のドライブ信号をドライブ信号出力端子VGHから出力し、ローサイド用のドライブ信号をドライブ信号出力端子VGLから出力するようにされる。
【0041】
このようなハイサイド用のドライブ信号と、ローサイド用のドライブ信号が、スイッチング素子Q1,Q2に対してそれぞれ印加されることによって、ドライブ信号がHレベルとなる期間に応じては、スイッチング素子Q1,Q2のゲート電圧がゲート閾値以上となってオン状態となる。またドライブ信号がLレベルとなる期間では、ゲート電圧がゲート閾値以下となってオフ状態となる。これにより、スイッチング素子Q1,Q2は、交互にオン/オフとなるタイミングによって所要のスイッチング周波数によりスイッチング駆動されることになる。
【0042】
絶縁コンバータトランスPIT−1は、上記スイッチング素子Q1,Q2のスイッチング出力を一次側から二次側に伝送するために設けられる。
絶縁コンバータトランスPIT−1の一次巻線N1の一方の端部は、一次側直列共振コンデンサC1を介してスイッチング素子Q1,Q2の接続点(スイッチング出力点)に対して接続され、他方の端部は一次側アースに接続される。ここで、直列共振コンデンサC1は、自身のキャパシタンスと一次巻線N1のリーケージインダクタンス(L1)とによって一次側直列共振回路を形成する。この一次側直列共振回路は、スイッチング素子Q1,Q2のスイッチング出力が供給されることで共振動作を生じるが、これによって、スイッチング素子Q1,Q2から成るスイッチング回路の動作を電流共振形とする。
【0043】
絶縁コンバータトランスPIT−1の二次側には二次巻線N2が巻装される。
この場合の二次巻線N2に対しては、図示するようにしてセンタータップを設けて二次側アースに接続した上で、整流ダイオードDO1,DO2、及び平滑コンデンサCO1から成る両波整流回路を接続している。これにより、平滑コンデンサCO1の両端電圧として二次側直流出力電圧EO1が得られる。この二次側直流出力電圧EO1は、図示しない負荷側に供給されるとともに、制御回路1のための検出電圧としても分岐して入力される。
制御回路1では、入力される二次側直流出力電圧EO1のレベルに応じてそのレベルが可変された電圧又は電流を制御出力としてコントロールIC2の制御入力端子Vcに供給する。コントロールIC2では、制御入力端子Vcに入力された制御出力に応じて、例えば発振信号の周波数を可変することで、ドライブ信号出力端子VGH,VGLから出力すべきドライブ信号の周波数を可変する。これにより、スイッチング素子Q1,Q2は、スイッチング周波数が可変制御されることになるが、このようにしてスイッチング周波数が可変されることによっては、二次側直流出力電圧E01のレベルが一定となるように制御される。つまり、スイッチング周波数制御方式による安定化が行われる。
【0044】
なお、第2コンバータ部202は、ハーフブリッジ結合されたスイッチング素子Q3,Q4、クランプダイオードDD3,DD4、ゲート−ソース間抵抗RG3,RG4、コントロールIC2,絶縁コンバータトランスPIT−2(一次巻線N1,二次巻線N2)、一次側直列共振コンデンサC1、整流ダイオードDO3,D04、平滑コンデンサCO2を備え、上記第1コンバータ部201と同様の接続態様による構成を採る。
【0045】
また、第3コンバータ部203も、ハーフブリッジ結合されたスイッチング素子Q5,Q6、クランプダイオードDD5,DD6、ゲート−ソース間抵抗RG5,RG6、コントロールIC2,絶縁コンバータトランスPIT−3(一次巻線N1,二次巻線N2)、一次側直列共振コンデンサC1を備え、第1コンバータ部201と同様の接続態様による一次側構成を採る。
但し、第3コンバータ部203の絶縁コンバータトランスPIT−3の二次側においては、図示するようにして、二次巻線N2に対して整流ダイオードDO5,D06,D07,D08及び平滑コンデンサCO3,CO4を接続していることで、整流ダイオードDO5,D06及び平滑コンデンサCO3から成る両波整流回路と、整流ダイオードDO7,D08及び平滑コンデンサCO4から成る両波整流回路との2組の両波整流回路が形成されることになる。
整流ダイオードDO5,D06及び平滑コンデンサCO3から成る両波整流回路によっては二次側直流出力電圧EO3が生成される。整流ダイオードDO7,D08及び平滑コンデンサCO4から成る両波整流回路によっては、二次側直流出力電圧EO3よりも低圧レベルの二次側直流出力電圧E04が生成される。
【0046】
ここで、第1コンバータ部201の二次側直流出力電圧EO1が対応する負荷電力は300W、第2コンバータ部202の二次側直流出力電圧EO2が対応する負荷電力は200W、第3コンバータ部203の二次側直流出力電圧EO3,E04により対応する負荷電力は100Wとなっており、これにより、総合的に負荷電力Po=600W以上に対応可能に構成されているものである。
【0047】
【発明が解決しようとする課題】
これまでの説明から分かるように、先行技術として図9に示した電源回路は、従来から知られている図6及び図8に示した構成を基本とするアクティブフィルタを実装して構成されている。また、図9に示す回路の場合には、アクティブフィルタの後段に対して、3つの電流共振形コンバータを並列に接続している。
このような構成を採ることによって、力率改善を図っている。また、負荷電力600W以上の条件の下で、商用交流電源AC100V系とAC200V系とで動作する、いわゆるワイドレンジ対応としている。
【0048】
しかしながら、上記図9に示した構成による電源回路では次のような問題を有している。
図9に示す電源回路における電力変換効率としては、前段のアクティブフィルタに対応するAC−DC電力変換効率(ηAC→DC)と、後段の電流共振形コンバータ(第1、第2、第3コンバータ部201,202,203)のDC−DC電力変換効率(ηDC→DC)とを総合的したものとなる。
【0049】
ここで、第1、第2、第3コンバータ部201,202,203におけるDC−DC電力変換効率(ηDC→DC)は、96%程度である。
また、アクティブフィルタにおけるAC−DC電力変換効率(ηAC→DC)は、交流入力電圧VAC=100V時では、94%、交流入力電圧VAC=230W時では97%となる。
従って、総合電力変換効率としては、交流入力電圧VAC=100V時では、
94%×96%=90.2%
となる。また、交流入力電圧VAC=230V時では、
97%×96%=93.1%
となる。
また、これに対応して、交流入力電力は、交流入力電圧VAC=100V時では665.2W、交流入力電力230V時では、644.5Wとなる。
つまり、交流入力電圧VAC=230V(AC100V系)時に対して、交流入力電圧VAC=100V(AC200V系)時においては、アクティブフィルタ回路側における電力変換効率が低下して、総合効率が低下してしまう。
【0050】
また、図9に示す回路では、上記した電力変換効率の特性を下回ることが無いように、アクティブフィルタにおけるAC−DC電力変換効率(ηAC→DC)ついては、例えば交流入力電圧VAC=100V〜230Vの範囲で、94%〜97%で維持されるように設計する必要がある。
また、アクティブフィルタ回路では、スイッチング素子Q11,Q12,Q13、及び高速リカバリ型の整流ダイオード[D10//D10]がスイッチング動作を行うことになるが、これらのスイッチング動作は、dv/di,di/dtによるもので、ハードスイッチング動作であることから、ノイズの発生レベルが非常に大きいため、比較的重度のノイズ抑制対策が必要となる。
これらの必要性から、図9に示す電源回路のアクティブフィルタとしては、先ず商用交流電源ACを整流する整流回路系において、ブリッジ整流回路Di1,Di2の2組を備える必要がある。また、2組のパワーチョークコイル(PCC1、PCC2)を備える必要がある。さらに、スイッチングのための半導体素子については、3組のスイッチング素子Q11,Q12,Q13を並列接続したうえで、トーテムポール回路により駆動するとともに、2本の高速リカバリ型の整流ダイオードD10,D10を並列接続して設ける構成を採らなければならない。そして、これらの半導体素子に対しては、大型の放熱板を取り付ける必要もある。
さらに、図9に示す回路では、商用交流電源ACのラインに対して、2組のラインフィルタートランスLFTと、3組のアクロスコンデンサによるラインノイズフィルタを形成している。つまり、2段以上のラインノイズフィルタが必要となっている。
また、整流出力ラインに対しては、1組のチョークコイルLNと、3組のフィルタコンデンサCNから成るノーマルモードノイズフィルタ4を設けている。さらに、整流用の高速リカバリ型のダイオードD10//D10の並列回路に対しては、RCスナバ回路を設けている。特に、図9の回路のように重負荷に対応する場合、RCスナバ回路を形成する抵抗Rsnは、セメント抵抗であり大型である。
このようにして、実際の回路としては、非常に多くの部品点数によるノイズ対策が必要であり、コストアップ及び電源回路基板の実装面積の大型化を招いている。
【0051】
また、前述もしたように、図9に示す回路では、交流入力電圧VACが100V以下の条件ではスイッチング素子に流れるドレイン電流(スイッチング出力電流)のピークレベルが上昇するので、MOS−FETのスイッチング素子としては、スイッチング素子Q11,Q12,Q13の3本を並列接続して信頼性を確保する必要が生じる。
このようにして、図9に示す回路ではスイッチング素子を3本並列接続している。しかしながら、これに対して、汎用ICとしてのアクティブフィルタコントロール回路20は、ドライブ信号の出力端子として、端子T2の1つしか備えていない。このために、アクティブフィルタコントロール回路20からのドライブ信号出力を分岐して各スイッチング素子Q11,Q12,Q13に印加する必要があるが、そのままでは電力が不足して高い信頼性でもってスイッチング素子を駆動することが難しい。そこで、図9にも示したように、トランジスタQ21,Q22を備えたトーテムポール回路が必要となるが、これによっても、部品点数が増加していることになる。
【0052】
さらに、汎用ICとしてのアクティブフィルタコントロール回路20によって動作するスイッチング素子Q11,Q12,Q13のスイッチング周波数は50KHzであるのに対して、後段の電流共振形コンバータのスイッチング周波数は70KHz〜150KHzの範囲となっている。これにより、1次側アース電位が干渉しあって、電源回路としての動作が不安定になりやすいという問題も有している。
【0053】
【課題を解決するための手段】
そこで、本発明は上記した課題を考慮して、スイッチング電源回路として次のように構成する。
つまり、商用交流電源を等倍電圧整流動作により整流平滑化して、上記商用交流電源レベルの等倍に対応するレベルの直流入力電圧を生成する整流回路と、直流入力電圧を入力して動作するスイッチングコンバータ部を複数備える。
そして、上記複数のスイッチングコンバータ部の少なくとも1つは、直流入力電圧を入力してスイッチング動作を行うものとされ、ハイサイドのスイッチング素子と、ローサイドのスイッチング素子とをハーフブリッジ結合して形成される第1のハーフブリッジ回路と、第2のハーフブリッジ回路を備え、これら第1のハーフブリッジ回路と第2のハーフブリッジ回路とを、直流入力電圧と一次側アース間に対して並列に接続することで形成される、フルブリッジ結合のスイッチング手段と、各スイッチング素子をスイッチング駆動するスイッチング駆動手段を備える。
また、少なくとも、スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、この一次巻線に得られたスイッチング出力としての交番電圧が励起される二次巻線とを巻装して形成される絶縁コンバータトランスを備える。
また、少なくとも、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、一次巻線に直列接続された一次側直列共振コンデンサのキャパシタンスとによって形成され、スイッチング手段の動作を電流共振形とする一次側直列共振回路と、各ハーフブリッジ回路を形成する2つのスイッチング素子のうち、一方のスイッチング素子に対して並列接続された部分電圧共振コンデンサのキャパシタンスと、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、各スイッチング素子がターンオン及びターンオフするタイミングに応じてのみ電圧共振動作が得られる一次側部分電圧共振回路を備える。
また、絶縁コンバータトランスの二次巻線に得られる交番電圧を入力して、整流動作を行うことで二次側直流出力電圧を生成するように構成された直流出力電圧生成手段と、二次側直流出力電圧のレベルに応じて上記スイッチング駆動手段を制御して、上記スイッチング手段のスイッチング周波数を可変することで、二次側直流出力電圧に対する定電圧制御を行うように構成された定電圧制御手段を備える。
また、商用交流電源のレベルに応じて、スイッチング手段のスイッチング動作を、フルブリッジ結合されたスイッチング素子によりオン/オフ動作を行うフルブリッジ動作と、ハーフブリッジ結合されたスイッチング素子によりオン/オフ動作を行うハーフブリッジ動作とに切り換える切換制御手段を備える。
そして、絶縁コンバータトランスの一次側に巻装した三次巻線に励起される交番電圧を利用して整流電流成分を断続して、整流回路における整流電流経路に対して供給するように構成される力率改善回路とを備える。
また、スイッチング駆動手段は、各スイッチング素子をスイッチング駆動するためのドライブ信号として、互いに180°の位相差を有するとされる波形による、所要の周波数に応じた第1のドライブ信号と第2のドライブ信号を生成して出力するドライブ信号生成回路と、第1のドライブ信号に基づいて、第1のハーフブリッジ回路のハイサイドのスイッチング素子と、第2のハーフブリッジ回路のローサイドのスイッチング素子が同じオン/オフタイミングとなるようにスイッチング駆動する第1の駆動回路を備える。また、第2のドライブ信号に基づいて、第1のハーフブリッジ回路のローサイドのスイッチング素子と、第2のハーフブリッジ回路のハイサイドのスイッチング素子が同じオン/オフタイミングとなるようにスイッチング駆動する第2の駆動回路を備える。
【0054】
上記構成によると、本発明のスイッチング電源回路は、重負荷の条件に対応するのにあたって、整流平滑電圧(直流入力電圧)を入力して動作する複数のスイッチングコンバータ部が複数備えられる。
そして、各スイッチングコンバータ部としては、フルブリッジ結合方式による電流共振形コンバータに対して、部分電圧共振回路を組み合わせた構成を採っていることになる。
また、力率改善は、絶縁コンバータトランスに巻装した三次巻線に伝達されたスイッチング出力を整流電流経路に対して電圧帰還して整流電流を断続し、これにより交流入力電流の導通角を拡大して力率改善を図る構成が採られる。
そして、ワイドレンジ対応とするのにあたっては、整流回路は等倍電圧整流動作により直流入力電圧を生成する構成としたうえで、スイッチングコンバータ部においては、商用交流電源レベルに応じて、ハーフブリッジ動作とフルブリッジ動作とで切り換えが行われるように構成される。
これにより、例えば力率改善回路を備える電源回路としてワイドレンジ対応の構成とするのにあたっては、スイッチングコンバータへの直流入力電圧の安定化を図るアクティブフィルタを備える必要は無いこととなる。
【0055】
【発明の実施の形態】
図1は、本発明の第1の実施の形態としての電源回路の構成例を示している。この図に示す電源回路は、先行技術として図9に示した回路と同様に、負荷電力Po=600W以上に対応可能で、かつ、商用交流電源AC100V系とAC200V系とで動作するワイドレンジ対応としての構成を採る。
【0056】
この図に示す電源回路においては、商用交流電源ACに対して、1組のラインフィルタトランスLFTと2本のアクロスコンデンサCL,CLから成るラインノイズフィルタが備えられる。
【0057】
この場合、商用交流電源から整流平滑電圧Ei(直流入力電圧)を生成する整流回路系は、ブリッジ整流回路Di1,Di2と、1本の平滑コンデンサCiを備えて成る。ブリッジ整流回路Di1,Di2は、それぞれ、4本の低速リカバリ型の整流ダイオードを接続して形成される。
【0058】
ブリッジ整流回路Di1の正極入力端子と負極入力端子は、それぞれ、商用交流電源ACの正/負の各ラインとの接続点に対して接続される。また、ブリッジ整流回路Di1の正極出力端子は、後述する第1コンバータ部101の力率改善回路3−1を形成するとされる低速リカバリ型のダイオードD2を介して、平滑コンデンサCiの正極端子に対して接続される。負極出力端子は一次側アースに接続される。
【0059】
ブリッジ整流回路Di2も同様にして、正極入力端子と負極入力端子の各々が商用交流電源ACの正/負の各ラインとの接続点に対して接続される。また、正極出力端子は、後述する第2コンバータ部102及び第3コンバータ部103の各力率改善回路3−2,3−3に対して共通の構成部位となる低速リカバリ型のダイオードD2Aを介して、平滑コンデンサCiの正極端子に対して接続される。負極出力端子は一次側アースに接続される。
つまり、図1に示す回路では、商用交流電源ACを整流するためのブリッジ整流回路を2段備え、商用交流電源ACのラインに対して並列に接続しているものである。
【0060】
このような整流回路系(整流平滑回路)の構成によると、平滑コンデンサCiには、ブリッジ整流回路Di1及びDi2の全波整流動作によって整流電流が充放電されることになって、平滑コンデンサCiの両端電圧として整流平滑電圧Eiが得られることになる。この整流平滑電圧Eiは、交流入力電圧VACの等倍に対応するレベルを有している。つまり等倍電圧整流動作により直流入力電圧を得るようにしており、この直流入力電圧を後段の各コンバータ部(101,102,103)に入力する。
【0061】
図1に示す回路において、平滑コンデンサCiの両端電圧として得られる直流入力電圧(整流平滑電圧Ei)を入力して動作するスイッチングコンバータとしては、図示するようにして第1コンバータ部101,第2コンバータ部102,第3コンバータ部103の3つが備えられる。これらの第1コンバータ部101,第2コンバータ部102,第3コンバータ部103は、直流入力電圧(整流平滑電圧Ei)に対して並列となるようにして多段接続される。
【0062】
第1コンバータ部101,第2コンバータ部102,第3コンバータ部103は、それぞれ他励式のフルブリッジ結合方式による電流共振形コンバータに対して、一次側部分電圧共振回路を備えた複合共振形コンバータとしての構成を採る。また、電圧帰還方式による力率改善回路(3−1,3−2,3−3)を備えて力率改善を図るようにも構成される。
【0063】
ここで、第1コンバータ部101の構成について説明する。
この第1コンバータ部101は、電流共振形コンバータとしての基本構成を採る。そして、そして、フルブリッジ結合方式であることに対応して、4石のスイッチング素子Q1,Q2,Q3,Q4を備える。また、この場合には他励式とされることに対応して、これらスイッチング素子Q1〜Q4には、電圧駆動タイプであるMOS−FETを選定している。
【0064】
スイッチング素子Q1のドレインは、整流平滑電圧Ei(直流入力電圧)のラインと接続される。スイッチング素子Q1のソースは、スイッチング素子Q2のドレインと接続される。スイッチング素子Q2のソースは一次側アースに対して接続される。
つまり、スイッチングQ1,Q2は、スイッチング素子Q1がハイサイドで、スイッチング素子Q2がローサイドとなるように、ハーフブリッジ結合されるようにして直列に接続され、これにより、1組のハーフブリッジ回路(第1のハーフブリッジ回路)を形成している。
【0065】
同様にして、スイッチング素子Q3のドレインは、整流平滑電圧Ei(直流入力電圧)のラインと接続され、ソースは、スイッチング素子Q4のドレインと接続される。スイッチング素子Q4のソースは一次側アースに対して接続される。
つまり、スイッチングQ3,Q4については、スイッチング素子Q3がハイサイドで、スイッチング素子Q4がローサイドとなるようにしてハーフブリッジ結合して接続され、もう1組のハーフブリッジ回路(第2のハーフブリッジ回路)を形成する。
このような接続態様に依れば、スイッチング素子[Q1,Q2]の組と、スイッチング素子[Q3,Q4]の組とによる2組のハーフブリッジ回路が、直流入力電圧(Ei)のラインと一次側アース間に対して並列に挿入されていることになる。これにより、フルブリッジ結合方式としてのスイッチング回路系が形成されることになる。
【0066】
また、スイッチング素子Q1のドレイン−ソース間には、クランプダイオードDD1が並列に接続される。クランプダイオードDD1のアノード、カソードは、それぞれ、スイッチング素子Q1のソース、ドレインに対して接続される。このクランプダイオードDD1は、スイッチング素子Q1と共に1組のスイッチング回路を形成し、スイッチング素子Q1がターンオンするときの逆方向電流を流す経路を形成する。
同様の接続態様により、スイッチング素子Q2,Q3,Q4に対しても、それぞれ、クランプダイオードDD2,DD3,DD4が並列に接続される。
【0067】
また、スイッチング素子Q1のゲート−ソース間には、ゲート−ソース間抵抗R12が接続される。同様に、スイッチング素子Q2,Q3,Q4に対しても、ゲート−ソース間抵抗R22,R32,R42が接続される。
【0068】
また、各ハーフブリッジ回路におけるローサイドのスイッチング素子Q2,Q4のドレイン−ソース間に対しては、それぞれ並列に、部分共振コンデンサCp1,Cp2が接続されている。
部分共振コンデンサCp1,Cp2のキャパシタンスと、後述する絶縁コンバータトランスPIT−1の一次巻線N1の漏洩インダクタンス成分L1によっては、それぞれ並列共振回路(部分電圧共振回路)を形成する。
そして、このようにして、部分電圧共振回路が形成されることによっては、スイッチング素子Q1〜Q4がターンオン/ターンオフする短期間にのみ電圧共振する部分電圧共振動作が得られる。
なお、これらスイッチング素子Q1〜Q4についてのスイッチング駆動回路系の構成については後述する。
【0069】
絶縁コンバータトランスPIT−1はスイッチング素子Q1〜Q4のスイッチング出力を二次側に伝送する。
絶縁コンバータトランスPIT−1の構造としては、ここでの図示は省略するが、例えばEE型コアに対して、一次巻線N1及び二次巻線N2を、一次側と二次側とに対応して形成された分割領域の各々に巻装して構成される。また、この場合の絶縁コンバータトランスPIT−1においては、図示するように、一次側に三次巻線N3も巻装される。この場合の三次巻線N3は、後述する力率改善回路3−1を形成する。
【0070】
絶縁コンバータトランスPIT−1の一次巻線N1の一端は、直列共振コンデンサC1を介してスイッチング素子Q1のソースとスイッチング素子Q2のドレインの接続点(スイッチング出力点)に接続される。また一次巻線N1の他端は、スイッチング素子Q3のソースとスイッチング素子Q4のドレインの接続点(スイッチング出力点)に接続される。
【0071】
そして、上記直列共振コンデンサC1のキャパシタンスと、一次巻線N1のインダクタンス成分L1を含む絶縁コンバータトランスPIT−1の漏洩インダクタンス成分(L1)によっては一次側直列共振回路が形成される。
フルブリッジ結合方式では、後述するようにして、スイッチング素子[Q1,Q4]の組と、スイッチング素子[Q2,Q3]の組が交互にオン/オフするタイミングでスイッチング動作するが、上記のようにして一次巻線N1−直列共振コンデンサC1から成る一次側直列共振回路が、スイッチング出力点と接続されていることで、この一次側直列共振回路には、スイッチング素子Q1〜Q4のスイッチング出力が伝達されることになる。そして、このスイッチング出力に応じて一次側直列共振回路が共振動作を行うことで、電流共振形としての動作が得られる。この電流共振形としての動作に応じて、一次巻線N1には、共振波形に近い一次巻線電流I1が得られることとなる。
【0072】
このようにして、本実施の形態のスイッチングコンバータ部としては、電流共振形としての動作と、前述した部分電圧共振動作とが複合的に得られていることになる。つまり、複合共振形コンバータとしての構成が採られている。
【0073】
また、絶縁コンバータトランスPIT−1の二次巻線N2には、上記一次巻線N1に伝達されるスイッチング出力に応じて励起された交番電圧が発生する。
この場合、二次巻線N2に対しては、センタータップが設けられている。このセンタータップは二次側アースに接続される。そのうえで、図示するようにして、二次巻線N2に対して、2本の整流ダイオードDO1,DO2、及び平滑コンデンサCoを接続することで、両波整流回路が形成される。この両波整流回路が、二次巻線N2に励起された交番電圧を入力して整流動作を行うことによって、平滑コンデンサCOの両端電圧として、二次側直流出力電圧EO1が得られる。
二次側直流出力電圧EO1は、図示しない負荷に対して供給される。さらに、この二次側直流出力電圧EO1は、図示するように制御回路1のための検出電圧としても分岐して入力される。
【0074】
制御回路1は、例えば二次側の直流出力電圧EO1のレベルに応じてそのレベルが可変される電流又は電圧を制御出力として得る。この制御出力は、コントロールIC2の制御端子Vcに対して入力される。
コントロールIC2では、後述するようにして発振信号を生成するとともに、この発振信号を利用して、スイッチング素子を他励式により駆動するためのハイサイド用とローサイド用のドライブ信号を出力する。そして、このドライブ信号によって、スイッチング素子Q1〜Q4が所要のスイッチングタイミングによりスイッチング駆動されることになる。
そして、コントロールIC2では、制御端子Vcに入力された制御出力レベルに応じて、内部で生成する発振信号の周波数を可変するように動作する。これによって、ドライブ信号の周波数が制御出力レベルに応じて可変されることになる。つまり、コントロールIC2では、制御端子Vcに入力された制御出力レベルに応じて、スイッチング素子Q1〜Q4のスイッチング周波数を可変制御するように動作する。
スイッチング周波数が可変されることによっては、直列共振回路における共振インピーダンスが変化することになる。このようにして共振インピーダンスが変化することによっては、一次側の直列共振回路の一次巻線N1に供給される電流量が変化して二次側に伝送される電力も変化することになる。これにより、二次側出力電圧が変化することとなって定電圧制御が図られることになる。
【0075】
続いては、第1コンバータ部101における、スイッチング素子Q1〜Q4をスイッチング駆動するためのスイッチング駆動回路系について説明する。本実施の形態のスイッチング駆動回路系は、主として、1つのコントロールIC2と、2組のドライブトランスCDT−1,CDT−2を備えて構成される。
コントロールIC2は、電流共振形コンバータを他励式により駆動するための発振回路、制御回路、及び保護回路等を備えて構成されるもので、内部にバイポーラトランジスタを備えたアナログIC(Integrated Circuit)とされる。
【0076】
このコントロールIC2は、電源入力端子Vccに入力される直流電圧(18V)により動作する。また、このコントロールIC2は、アース端子Eにより一次側アースに接地させるようにしている。
【0077】
そして、コントロールIC2においては、スイッチング素子に対してドライブ信号(ゲート電圧)を出力するための端子として、2つのドライブ信号出力端子VGH,VGLが備えられる。
ドライブ信号出力端子VGHからは、ハイサイドのスイッチング素子をスイッチング駆動するためのドライブ信号(第1のドライブ信号)が出力され、ドライブ信号出力端子VGLからは、ローサイドのスイッチング素子をスイッチング駆動するためのドライブ信号(第2のドライブ信号)が出力される。
そして、この場合には、ドライブ信号出力端子VGHは、ゲート抵抗R11を介してハイサイドのスイッチング素子Q1のゲートと接続される。また、分岐して、コンデンサC3B−R3Bの直列接続を介してドライブトランスCDT−2の一次巻線N21の一端に接続される。一次巻線N21の他端は、ブートストラップ用の端子Vsに対して接続される。
これにより、ドライブ信号出力端子VGHから出力されるドライブ信号は、スイッチング素子Q1のゲートに対して出力されると共に、CDT−2の一次巻線N21にも出力されることになる。
【0078】
また、ドライブ信号出力端子VGLは、ゲート抵抗R21を介してハイサイドのスイッチング素子Q2のゲートと接続される。また、分岐して、コンデンサC3A−R3Aの直列接続を介して、ドライブトランスCDT−1の一次巻線N11の一端に接続される。一次巻線N11の他端は、一次側アースに対して接続される。これにより、ドライブ信号出力端子VGLから出力されるドライブ信号は、スイッチング素子Q2のゲートに対して出力されると共に、CDT−1の一次巻線N11にも出力されることになる。
【0079】
また、この図では図示を省略しているが、コントロールIC2の端子Vsに対しては、外付けの回路として、1組のブートストラップ回路が備えられる。このブートストラップ回路が設けられることで、後述するようにして、ハイサイドのスイッチング素子Q1に対して印加されるドライブ信号(ゲート電圧VGH1)は、スイッチング素子Q1を適正にドライブ可能なレベルとなるように、レベルシフトが行われることになる。
【0080】
ドライブトランスCDT−1は、スイッチング素子Q3をスイッチング駆動するために設けられるもので、図示するようにして、一次巻線N11と二次巻線N12とが巻装される。
先の説明によると、一次巻線N11には、コントロールIC2のドライブ信号出力端子VGLから出力されるドライブ信号が伝送されてくることになる。そして、ドライブトランスCDT−1においては、この一次巻線N11に得られたドライブ信号を、トランス結合を介して、二次巻線N12に励起させるようにして伝達することになる。
【0081】
二次巻線N12の一端は、ゲート抵抗R31を介して、スイッチング素子Q3のゲートに接続され、他端は、スイッチング素子Q3のソースと、スイッチング素子Q4のドレインとの接続点に対して接続される。
【0082】
このようなドライブトランスCDT−1の二次側における接続形態によると、コントロールIC2のドライブ信号出力端子VGLから出力されるドライブ信号として、ドライブトランスCDT−1の一次巻線N11に出力されたドライブ信号は、ドライブトランスCDT−1のトランス結合を介して、スイッチング素子Q3のゲートに印加されることになる。
そして、ドライブ信号出力端子VGLから出力されるドライブ信号は、先にも述べたように、ドライブトランスを介することなくスイッチング素子Q2のゲートにも印加される。
従って、ドライブ信号出力端子VGLから出力されるドライブ信号は、スイッチング素子Q2,Q3に対して共通に出力されるということがいえる。つまり、ドライブ信号出力端子VGLから出力されるドライブ信号に基づいてスイッチング素子を駆動する駆動回路系(第2の駆動回路)としては、スイッチング素子Q2,Q3を駆動する構成を採っているものである。
【0083】
一方、ドライブトランスCDT−2は、スイッチング素子Q4をスイッチング駆動するために設けられるもので、一次巻線N21と二次巻線N22とが巻装される。
前述したように、ドライブトランスCDT−2の一次巻線N21には、コントロールIC2のドライブ信号出力端子VGHから出力されるドライブ信号が伝送される。ドライブトランスCDT−2においては、この一次巻線N21に得られたドライブ信号を、トランス結合を介して二次巻線N22に伝達する。
二次巻線N22の一端は、ゲート抵抗R41を介して、スイッチング素子Q4のゲートに接続され、他端は、一次側アースに対して接続される。
【0084】
このようなドライブトランスCDT−2の二次側における接続形態によれば、ドライブ信号出力端子VGHから出力されるドライブ信号は、ドライブトランスCDT−2のトランス結合を介して一次側から二次側に伝送され、スイッチング素子Q4のゲートに印加される構成が採られていることになる。
また、ドライブ信号出力端子VGHから出力されるドライブ信号は、ドライブトランスを介することなく、スイッチング素子Q1のゲートにも印加されるから、ドライブ信号出力端子VGHから出力されるドライブ信号は、スイッチング素子Q1,Q4に対して共通に出力されていることとなる。つまり、ドライブ信号出力端子VGHから出力されるドライブ信号に基づいてスイッチング素子を駆動する駆動回路系(第1の駆動回路)としては、スイッチング素子Q1,Q4を駆動する構成となっている。
【0085】
ここで、上記ドライブトランスCDT−1,CDT−2の構造例について、図2及び図3を参照して説明しておく。
先ず図2に示すドライブトランスCDT(CDT−1,CDT−2)は、フェライト材によるE型コアCR1、CR2を互いの磁脚が対向するように組み合わせたEE型コアを備える。
そして、一次側と二次側の巻装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビンBが備えられる。このボビンBの一方の巻装部に対して一次巻線(N11,N21)が巻装される。また、他方の巻装部に対して二次巻線(N12,N22)が巻装される。このようにして一次巻線及び二次巻線が巻装されたボビンBを上記EE型コア(CR1,CR2)に取り付けることで、一次側巻線及び二次側巻線とがそれぞれ異なる巻装領域により、EE型コアの中央磁脚に巻装される状態となる。このようにしてドライブトランスCDT全体としての構造が得られる。
また、この場合のEE型コアにおいては、中央磁脚に対してはギャップは形成しないものとしている。これによって、所要の結合係数による密結合の状態が得られるようにしている。
【0086】
また、ドライブトランスCDT(CDT−1,CDT−2)としては、図3に示すようにして、U型コアを用いた構造とすることもできる。
この図に示すドライブトランスCDTは、2つのU型コアCR11,CR12を組み合わせてU−U型コアを形成する。この際、U型コアCR11,CR12の各磁脚が対向する面に対しては、ギャップを形成せずに、そのまま磁脚の対向面どうしを接触させている。
そして、ボビンBに対して、図示するようにして一次巻線(N11,N21)と、二次巻線(N12,N22)とを互いに分割された巻装部に巻装した上で、上記のようにして形成されるU−U型コアの一方の磁脚に対して、取り付けるようにされる。
【0087】
続いて、これまでの説明のようにして構成されるスイッチング駆動回路系による、スイッチング素子Q1〜Q4のスイッチング駆動動作について説明する。
本実施の形態では、後述するようにして、交流入力電圧VAC(商用交流電源AC)のレベルに応じて、フルブリッジ結合方式によるスイッチング動作と、ハーフブリッジ結合方式によるスイッチング動作とで切り換えが行われる。しかしここでは、基本的な動作として、フルブリッジ結合方式の場合に対応して、スイッチング素子Q1〜Q4の全てをスイッチング駆動するときの動作について説明する。
【0088】
コントロールIC2では、内部の発振回路により所要の周波数の発振信号を生成する。なお、この発振回路は、後述するようにして制御回路1から端子Vcに入力される制御出力のレベルに応じて、発振信号の周波数を可変するようにされている。
そして、コントロールIC2では、上記発振回路にて生成された発振信号を利用して、ハイサイド用のドライブ信号と、ローサイド用のドライブ信号を生成する。そして、ハイサイド用のドライブ信号をドライブ信号出力端子VGHから出力し、ローサイド用のドライブ信号をドライブ信号出力端子VGLから出力するようにされる。
【0089】
上記のようにしてドライブ信号出力端子VGH,VGLから出力されるドライブ信号による、スイッチング素子Q1〜Q4のスイッチング駆動タイミングについて、図4を参照して説明する。図4には、スイッチング素子Q1〜Q4の各ゲート−ソース間電圧が示されている。
ここで先ず、図4(a)と図4(b)を参照して、ドライブ信号出力端子VGHから出力されるハイサイド用のドライブ信号と、ドライブ信号出力端子VGLから出力されるローサイド用のドライブ信号との関係に応じた、スイッチング素子Q1、Q2のスイッチングタイミングについて説明しておく。
【0090】
スイッチング素子Q1に対しては、ドライブ信号出力端子VGHから出力されるハイサイド用のドライブ信号がゲート抵抗R11を介して印加される。これによって、スイッチング素子Q1のゲート−ソース間電圧VGH1としては、このハイサイド用のドライブ信号に対応した波形が得られることになる。
つまり、図4(a)に示すようにして、1スイッチング周期内において、正極性による矩形波のパルスが発生する期間と、0Vとなる期間が得られることになる。
そして、この図4(a)に示されるゲート−ソース間電圧VGH1によって、スイッチング素子Q1は、先ず、1スイッチング周期内において、正極性の矩形波パルスが得られるタイミングでオン状態となるようにされる。つまり、スイッチング素子Q1がオンとなるには、ゲート閾値電圧(≒5V)以上の適切なレベルの電圧が印加されることが必要である。上記正極性のパルスとしてのゲート−ソース間電圧VGH1は10Vと成るように設定されているから、この正極性のパルスが印加される期間に対応してオンとなる状態が得られることになる。そして、ゲート−ソース間電圧VGH1が0Vでゲート閾値電圧以下となると、オフ状態に切り換わることになる。このようなタイミングにより、スイッチング素子Q1は、オン/オフするようにしてスイッチング動作を行うことになる。
【0091】
一方、スイッチング素子Q2に対しては、ドライブ信号出力端子VGLから出力されるローサイド用のドライブ信号が、ゲート抵抗R21を介して印加されるようになっている。このドライブ信号に応じては、図4(b)に示す波形によるスイッチング素子Q2のゲート−ソース間電圧VGL1が得られる。
つまり、ゲート−ソース間電圧VGL1は、図4(a)に示したスイッチング素子Q1のゲート−ソース間電圧VGH1と同じ波形とされたうえで、タイミングとしては、ゲート−ソース間電圧VGH1に対して180°の位相差を有した波形が得られているものである。このことから、スイッチング素子Q2は、スイッチング素子Q1と交互にオン/オフするタイミングによりスイッチング駆動されることになる。
また、図4(a)(b)によると、スイッチング素子Q1がターンオフしてスイッチング素子Q2がターンオンするまでの間と、スイッチング素子Q2がターンオフして、スイッチング素子Q1がターンオンするまでの間には期間tdが形成されるようになっている。
【0092】
この期間tdは、スイッチング素子Q1(Q4),Q2(Q3)が共にオフとなるデッドタイムである。このデッドタイムとしての期間tdは、部分電圧共振動作として、スイッチング素子Q1〜Q4がターンオン/ターンオフするタイミングでの短時間において、部分共振コンデンサCp1,Cp2における充放電の動作が確実に得られるようにすることを目的として形成している。そして、このような期間tdとしての時間長は、例えばコントロールIC2側で設定することができるようになっており、コントロールIC2では、設定された時間長による期間tdが形成されるように、ドライブ信号出力端子VGH,VGLから出力すべきドライブ信号についてのパルス幅のデューティ比を可変する。
【0093】
続いては、スイッチング動作として、上記したスイッチング素子Q1,Q2のオン/オフタイミングの関係が得られていることを前提として、スイッチング素子Q3,Q4のオン/オフタイミングについて説明する。
先の説明によると、ドライブ信号出力端子VGHから出力されるハイサイド用のドライブ信号は、スイッチング素子Q1のゲートに印加されると共に、ドライブトランスCDT−2のトランス結合を介するようにして、スイッチング素子Q4に対しても印加されることになる。
そして、上記ハイサイド用のドライブ信号が、ドライブトランスCDT−2のトランス結合を介して一次側から二次側に伝送されることによっては、二次側で得られるドライブ信号は、0レベルを基準に正/負に反転する波形となって得られる。これに応じて、ドライブトランスCDT−2の二次巻線側からドライブ信号が印加されるスイッチング素子Q4のゲート−ソース間電圧VGH2は、図4(c)に示すものとなる。
【0094】
つまり、1スイッチング周期内において、正極性の+10Vの矩形波パルスが得られる期間と、負極性による−10Vの矩形波パルスとなる期間が得られる。ここで、正極性の+10Vの矩形波パルスが得られる期間は、図4(a)のゲート−ソース間電圧VGH1が正極性の矩形パルスが得られる期間と同一となる。また、負極性による−10Vの矩形波パルスとなる期間は、図4(a)のゲート−ソース間電圧VGH1が0レベルとなる期間と同一となる。
そして、このような波形のゲート−ソース間電圧VGH2が得られることによっては、スイッチング素子Q4は、1スイッチング周期内において、正極性の矩形パルスが得られている期間においてオン状態となるようにされる。一方、負極性の矩形パルスが得られている期間においてオフ状態となるようにされる。従って、スイッチング素子Q4のオン/オフタイミングは、図4(a)のゲート−ソース間電圧VGH1に対応するスイッチング素子Q1と同様となる。つまり、スイッチング素子Q1,Q4は、同じタイミングでオン/オフするようにスイッチング駆動される。
【0095】
また、スイッチング素子Q3については、ドライブ信号出力端子VGLから出力されるローサイド用のドライブ信号(ゲート電圧)が、ドライブトランスCDT−1を介するようにして印加されていることになる。
このローサイド用のドライブ信号についても、ドライブトランスCDT−1のトランス結合を介して一次側から二次側に伝送されることで、0レベルを基準に正/負に反転する波形の信号となって二次側で得られることになる。このため、スイッチング素子Q3のゲート−ソース間電圧VGL2は、図4(d)に示すようにして、1スイッチング周期内において、正極性の+10Vの矩形波パルスとなる期間と、負極性による−10Vの矩形波パルスとなる波形が得られる。これに応じて、スイッチング素子Q3は、1スイッチング周期内において、正極性の矩形パルスが得られている期間においてオン状態となり、負極性の矩形パルスが得られている期間においてオフ状態となるようにスイッチング動作を行うことになる。
そして、このオン/オフタイミングは、図4(b)のゲート−ソース間電圧VGL1に対応するスイッチング素子Q2と同様となるものであり、従って、スイッチング素子Q3は、スイッチング素子Q2と同じタイミングでオン/オフするようにスイッチング駆動されることになる。
【0096】
このようにして、本実施の形態の駆動回路系によっては、フルブリッジ結合方式により、スイッチング素子[Q1,Q4]の組と、スイッチング素子[Q2,Q3]の組とが交互にオン/オフするようにしてスイッチング駆動させることができる。
このときのスイッチング動作として、スイッチング素子[Q1,Q4]の組がオンとなっているときには、出力として、スイッチング素子Q1のドレイン−ソース→直列共振コンデンサC1→一次巻線N1→スイッチング素子Q4のドレイン−ソース→一次側アースの経路で電流が流れる。
また、スイッチング素子[Q2,Q3]の組がオンとなっているときには、出力として、スイッチング素子Q3のドレイン−ソース→一次巻線N1→直列共振コンデンサC1→スイッチング素子Q2のドレイン−ソース→一次側アースの経路で電流が流れる。そして、この動作が繰り返されるのに応じて、一次側直列共振回路(C1−N1)では共振動作が得られることになり、絶縁コンバータトランスの一次側巻線N1に共振電流波形に近いドライブ電流を供給することになる。
【0097】
また、上記のようにしてスイッチング素子[Q1,Q4]の組がターンオフ/ターンオンするタイミングでは、スイッチング素子Q4に対して接続された並列共振コンデンサCp2が、自身のキャパシタンスと一次巻線N1のリーケージインダクタンス成分L1によって並列共振回路を形成し、電圧共振動作を行う。つまり、スイッチング素子[Q1,Q4]の組のターンオフ/ターンオン時にのみ電圧共振となる部分電圧共振動作が得られる。
同様にして、スイッチング素子[Q2,Q3]の組がターンオフ/ターンオンするタイミングでは、スイッチング素子Q2に対して接続された並列共振コンデンサCp1のキャパシタンスと一次巻線N1のリーケージインダクタンス成分L1によって並列共振回路が形成される。そして、スイッチング素子[Q2,Q3]の組のターンオフ/ターンオン時において部分電圧共振動作が得られる。
【0098】
このようにして、本実施の形態の第1コンバータ部101では、スイッチング素子[Q1,Q4][Q2,Q3]の各組(スイッチング回路)が交互にオン/オフするフルブリッジ結合方式の電流共振形コンバータと、部分電圧共振回路(Cp1,Cp2,N1)が組み合わされたコンバータが形成されているものである。
【0099】
ところで、図示による説明は省略するが、例えば従来において、他励式によりフルブリッジ結合方式よる4石のスイッチング素子を、スイッチング周波数制御方式によりスイッチング駆動するのにあたっては、3つのICが必要となる。
つまり、電流共振形コンバータ用の汎用のドライブICとしては、ハイサイドとローサイドの2つで一組のスイッチング素子を駆動する構成を採っている。つまり、1つのドライブICは、1組のハーフブリッジ結合された2本のスイッチング素子から成るスイッチング回路を駆動する構成を採っているものである。従って、フルブリッジ結合方式に対応して、2組のハーフブリッジ回路を駆動する場合には、2組のドライブICが必要とされることになる。
そのうえで、2組のドライブICが、スイッチング周波数制御を伴うスイッチング駆動を、同期して行うことができるようにする必要から、これらのドライブICとは別に、スイッチング周波数制御によるドライブが可能なコントロールICが必要となるものである。このようにして、最低限3つのICが必要となる。
【0100】
これに対して、本実施の形態の駆動回路系の構成とすれば、スイッチング駆動のためのICとしては、コントロールIC2の1つのみとすることができる。これにより、ICの数が削減され、さらにはこれに伴って、ICの外付け部品の点数も削減される分、回路規模が縮小され、また、コストも削減されることになる。
【0101】
ただし、この場合の駆動回路系の構成では、ドライブトランスCDT−1,CDT−2と、これらのドライブトランスにドライブ信号を入力するためのコンデンサC3A,抵抗R3A、及びコンデンサC3B,抵抗R3Bが新たに追加されることになる。しかしながら、これらの部品点数と、上記したコントロールIC2の外付け部品を合計しても15点程度であり、各コンバータ部における部品点数は、先行技術による他励式フルブリッジ結合方式の電源回路に対して大幅に削減されている。また、ドライブトランスCDT−1,CDT−2も非常に小さいサイズであることから、スイッチング駆動用のICが複数備えられることと比較すれば、図1に示す電源回路は、先行技術と比較してはるかに小さい回路規模となる。また、他励式フルブリッジ結合方式の電源回路としてのコストダウンも有効に図られていることになる。
また、スイッチング駆動用のICの数が削減されることによっては、それだけ消費電力も低減されることになる。
また、スイッチング素子Q3,Q4については、図4(c)(d)にも示したように、オフ時には、負極性に反転した−10Vのゲート−ソース間電圧VGH2,VGL2が印加される。これによって、スイッチング素子Q3,Q4については、ターンオフ時における下降時間が短縮されて、その分、この下降時間に依る電力損失が低減することにもなる。これにより、電力変換効率が向上することになり、また、スイッチング素子Q3,Q4における発熱も低下する。
このようにして、本実施の形態の第1コンバータ部101としての回路は、他励式フルブリッジ結合方式のスイッチングコンバータ単体として見た場合にも、上記のような利点を有している。
【0102】
そして、この第1コンバータ部101は、上記した他励式フルブリッジ結合方式の構成の下で、以降説明するようにして、AC100V系ではフルブリッジ結合方式によるスイッチング動作(フルブリッジ動作)となり、AC200V系ではハーフブリッジ結合方式によるスイッチング動作(ハーフブリッジ動作)となるように、スイッチング動作を切り換える構成を採る。
【0103】
第1コンバータ部101においては、平滑コンデンサCiに対して並列に、分圧抵抗Ra,Rb,Rcを直列接続した分圧ラインが接続される。そして、この分圧ラインにおける分圧抵抗Rb,Rcの接続点(分圧点)に対して、ツェナーダイオードZD1のカソードが接続される。ツェナーダイオードZD1のアノードは、NPN型のトランジスタQ5のベースに接続される。また、ツェナーダイオードZD1のアノードと一次側アース間には、図示するように抵抗Rdが接続される。
トランジスタQ5のコレクタは、ドライブトランスCDT−1の一次巻線N11と、抵抗R3Aの接続点に対して接続され、エミッタは一次側アースに接地される。
上記した回路構成により、AC100V系と200V系とに応じて、第1コンバータ部101のスイッチング動作をフルブリッジ動作とハーフブリッジ動作とで切り換える、切り換え制御回路が備えられる。
【0104】
上記切り換え制御回路の動作は次のようになる。
ここで、分圧ライン(抵抗Ra−Rb−Rc)の抵抗値による分圧比は、次のように設定されている。つまり、分圧ライン(抵抗Ra−Rb−Rc)の分圧点の電位について、交流入力電圧VAC=150V以下に対応する整流平滑電圧Eiのレベルでは、ツェナーダイオードZD1の逆方向電圧以下となり、交流入力電圧VAC=150V以上に対応する整流平滑電圧Eiのレベルでは、ツェナーダイオードZD1の逆方向電圧以上となるようにされている。ここで、交流入力電圧VAC=150V以下の状態は、AC100V系の商用交流電源が入力されている状態に対応する。また、交流入力電圧VAC=150V以上の状態は、AC200V系の商用交流電源が入力されている状態に対応する。
【0105】
上記のようにして分圧ライン(抵抗Ra−Rb−Rc)の分圧比が設定されていることで、交流入力電圧VAC=150V以下の状態では、ツェナーダイオードZD1は非導通の状態となる。従って、トランジスタQ5のベースにはベース電流が供給されないので、トランジスタQ5はオフ状態となる。この場合には、ドライブトランスCDT−1の一次巻線N11には、コントロールIC2のドライブ信号出力端子VGLからコンデンサC3A−抵抗R3Bを介してドライブ信号が供給されることになる。
これにより、例えば先に図4を参照して説明したように、4つのスイッチング素子Q1〜Q4がスイッチング駆動される状態が得られる。
【0106】
これに対して、交流入力電圧VAC=150V以上となる状態では、ツェナーダイオードZD1が導通状態となって、トランジスタQ5のベースにベース電流が供給されることとなる。これにより、トランジスタQ5はオン状態となる。
トランジスタQ5がオン状態となると、ドライブ信号出力端子VGLからコンデンサC3A−抵抗R3Bを介して供給されるドライブ信号は、トランジスタQ5のコレクタ−エミッタを介して一次側アースに接地される。従って、ドライブトランスCDT−1の一次巻線N11にはドライブ信号は供給されないこととなる。
これにより、ドライブトランスCDT−1の二次側のスイッチング素子Q3は、スイッチング動作を停止させた状態となり、残るスイッチング素子Q1,Q2,Q4がスイッチング動作する状態が得られる。
なお、このときのオン/オフタイミングは、図4により説明したものとなる。つまり、スイッチング素子[Q1,Q4]の組が同じタイミングでオン/オフするのに対し、この場合には、スイッチング素子Q2のみが、スイッチング素子[Q1,Q4]の組に対して交互となるタイミングでオン/オフすることになる。
【0107】
上記のようにして、3つのスイッチング素子Q1,Q2,Q4がスイッチング動作を行うということは、ハーフブリッジ結合されたスイッチング素子Q1、Q2が交互にオン/オフするタイミングでスイッチング動作を行っているときに、スイッチングQ4が、スイッチング素子Q1と同期したオン/オフタイミングでスイッチング動作しているという、ハーフブリッジ動作が得られているということがいえる。
【0108】
これまでの説明から理解されるように、第1コンバータ部101としては、先ずは、4本のスイッチング素子Q1〜Q4を備えた、他励フルブリッジ結合方式による電流共振形コンバータを形成している。そのうえで、AC100V系ではフルブリッジ動作、AC200V系ではハーフブリッジ動作となるように、スイッチング動作の切り換えを行うように構成される。このようにして、本実施の形態の電源回路においては、ワイドレンジ対応としているものである。
【0109】
続いて、第1コンバータ部101に備えられる力率改善回路3−1について説明する。
本実施の形態の力率改善回路3−1は、絶縁コンバータトランスPIT−1の一次側に巻装した三次巻線N3と、高速リカバリ型ダイオードD1、インダクタL20、フィルタコンデンサCN1、及び低速リカバリ型のダイオードD2とを備えている。
【0110】
そして、三次巻線N3に対して、高速リカバリ型ダイオードD1−インダクタL20を直列に接続している。この場合には、高速リカバリ型ダイオードD1のアノードがブリッジ整流回路Di1の正極出力端子と接続され、カソードがインダクタL20の直列接続を介するようにして三次巻線N3の一端と接続される。三次巻線N3の他端は、平滑コンデンサCiの正極端子と接続される。
つまり、本実施の形態の力率改善回路3−1としては、高速リカバリ型ダイオードD1,インダクタL20,三次巻線N3から成る直列接続回路を、ブリッジ整流回路Diの正極出力端子と、平滑コンデンサCiの正極端子との間の整流電流経路に挿入して形成していることになる。
【0111】
さらに、この力率改善回路3−1では、高速リカバリ型ダイオードD1−インダクタL20−三次巻線N3の直列接続回路に対して、低速リカバリ型のダイオードD2を並列に接続するようにしている。この場合には、ダイオードD2のアノードを高速リカバリ型ダイオードD1側に接続し、カソードを三次巻線N3側に接続するようにしている。さらに、ノーマルモードノイズ対策のフィルタコンデンサCN1は、高速リカバリ型ダイオードD1と低速リカバリ型ダイオードD2の接続点と一次側アース間に対して挿入される。
【0112】
このような構成による力率改善回路3−1の動作を図5の波形図を参照して説明する。
例えば図5(a)示す周期により交流入力電圧VACが得られているとする。このとき、ブリッジ整流回路Di1,Di2の整流出力電圧は、交流入力電圧VACのレベルに応じたピークレベルを有した、正極性による正弦波状の波形となる。
そして、ブリッジ整流回路Di1,Di2の整流出力として得られる整流電流は、この場合、図5(c)に示す電流I1として低速リカバリ型のダイオードD2を流れて平滑コンデンサCiに流入する経路と、図5(d)の交番電流I2として、高速リカバリ型ダイオードD1−インダクタL20−三次巻線N3を介して平滑コンデンサCiに流入する経路と、フィルタコンデンサCN1に流入する経路との三経路に分岐して流れることになる。
【0113】
この際、一次巻線N1に伝達されたスイッチング出力が三次巻線N3に対しても励起されるようにして伝達されることで、三次巻線N3には、スイッチング周期に応じた交番電圧が発生し、整流出力電圧に重畳することになる。そして、スイッチング周期のもとで、高速リカバリ型ダイオードD1のアノード電位が、三次巻線N3の電位よりもよりも高いとされる期間において、高速リカバリ型ダイオードD1が導通して上記交番電流I2が流れることになる。
このときに三次巻線N3に得られる電圧は、スイッチング出力に基づく交番波形であり、スイッチング周波数に応じた周期を有している。このため、高速リカバリ型ダイオードD1が導通して交番電流I2が流れることによっては、高速リカバリ型ダイオードD1はスイッチング周期でオン/オフするスイッチング動作を行っていることになる。従って、交番電流I2は、スイッチング周期で高速リカバリ型ダイオードD1により断続されるようにして流れ、平滑コンデンサCiに流入することとなる。
【0114】
このようにして、本実施の形態では、三次巻線N3により電圧帰還されるスイッチング出力によって、整流ダイオードである高速リカバリ型ダイオードD1をスイッチングさせ、この高速リカバリ型ダイオードD1を流れる整流電流を断続するようにしている。そして、図5(c)と図5(d)とを比較して分かるように、高速リカバリ型ダイオードD1によりスイッチングされて得られる交番電流I2は、ブリッジ整流回路Diから平滑コンデンサに流入する電流I1よりも導通角が拡大されているとともに、帰還されたスイッチング出力により増幅されて振幅も大きくなっていることが分かる。
【0115】
このような動作が得られることで、交流入力電圧VACの正負の絶対値が、整流平滑電圧レベルよりも低いとされる期間においても平滑コンデンサCiへの充電電流が流れるようにされる。
この結果、図5(b)に示すようにして、交流入力電流IACの平均的な波形が交流入力電圧の波形(正弦波)に近付くことになって交流入力電流の導通角が拡大され、力率改善が図られることになる。
【0116】
第2コンバータ部102は、図示するようにして、フルブリッジ結合されたスイッチング素子Q1〜Q4、コントロールIC2、絶縁コンバータトランスPIT−2、部分電圧共振コンデンサCp1,Cp2、二次側整流回路(DO1,DO2,CO)等を備えることで、第1コンバータ部101と同様の回路構成を採り、所定レベルで安定化される二次側直流出力電圧E02を出力する。そして、第2コンバータ部102においても、ツェナーダイオードZD1と接続されるトランジスタQ5が備えられることで、AC100V系ではフルブリッジ動作となり、AC200V系ではハーフブリッジ動作となるようにしてスイッチング動作の切り換えが行われるようにされている。
また、第2コンバータ部102においては、力率改善回路3−2が備えられる。力率改善回路3−2は、ブリッジ整流回路Di2側に対して接続されるフィルタコンデンサCN2、低速リカバリ型のダイオードD2A、高速リカバリ型ダイオードD1A,インダクタL20、絶縁コンバータトランスPIT−2の三次巻線N3を、第1コンバータ部101の力率改善回路3−1と同様の接続態様により接続して形成される、そして、この力率改善回路3−2としても、先に図5により説明したのと同様の動作を行うことで、交流入力電流IACの導通角を拡大して力率改善を図るようにされている。
【0117】
さらに、第3コンバータ部103についても、図示するようにして、フルブリッジ結合されたスイッチング素子Q1〜Q4、コントロールIC2、絶縁コンバータトランスPIT−3、部分電圧共振コンデンサCp1,Cp2、二次側整流回路等を備えて、第1コンバータ部101と同様の回路構成を採る。また、第3コンバータ部102においても、ツェナーダイオードZD1と接続されるトランジスタQ5が備えられており、これによりAC100V系ではフルブリッジ動作となり、AC200V系ではハーフブリッジ動作となるようにしてスイッチング動作の切り換えが行われる。
また、第3コンバータ部103は、力率改善回路3−3を備える。力率改善回路3−3は、第2コンバータ部102と同様に、ブリッジ整流回路Di2側に対して接続されるフィルタコンデンサCN2、低速リカバリ型のダイオードD2A、高速リカバリ型ダイオードD1A,インダクタL20、絶縁コンバータトランスPIT−2の三次巻線N3を備えて形成される。この力率改善回路3−3によっても、力率改善動作が得られることになる。
【0118】
但し、この場合の第3コンバータ部103については、絶縁コンバータトランスPIT−3の二次巻線N2に対して、図示する接続態様によって、整流ダイオードDO5,D06,D07,D08及び平滑コンデンサCO3,CO4を接続していることで、整流ダイオードDO5,D06及び平滑コンデンサCO3から成る両波整流回路と、整流ダイオードDO7,D08及び平滑コンデンサCO4から成る両波整流回路との2組の両波整流回路を形成している。
整流ダイオードDO5,D06及び平滑コンデンサCO3から成る両波整流回路によっては二次側直流出力電圧EO3が生成される。整流ダイオードDO7,D08及び平滑コンデンサCO4から成る両波整流回路によっては、二次側直流出力電圧EO3よりも低圧レベルの二次側直流出力電圧E04が生成される。
【0119】
なお、第1コンバータ部101の二次側直流出力電圧EO1が対応する負荷電力は300W、第2コンバータ部102の二次側直流出力電圧EO2が対応する負荷電力は200W、第3コンバータ部103の二次側直流出力電圧EO3,E04により対応する負荷電力は100Wとなっている。これにより、図1に示す本実施の形態の電源回路としては、総合的に負荷電力Po=600W以上に対応可能に構成されている。
【0120】
そして、図1に示す電源回路においては、各力率改善回路(3−1,3−2,3−3)について、第1コンバータ部101は負荷電力Po=300W、第2コンバータ部101は負荷電力Po=200W、第3コンバータ部103は負荷電力Po=100Wの条件で、交流入力電圧VAC=100Vでは力率PFについて約0.8となるようして、インダクタL20と三次巻線N3の巻数を選定するようにされる。
また、これと共に、上記と同様の負荷条件の下で、交流入力電圧VAC=100V時において、電力変換効率が92%程度となるように、第1、第2、第3コンバータ部(101,102,103)の各々の部品素子等を選定して構成するようにする。
【0121】
このように構成したことで、本実施の形態としては、総合負荷電力Po=600Wの負荷条件で、交流入力電圧VAC=100V時には、電力変換効率(ηAC→DC)=92%、交流入力電力は652.2W、力率PF=0.80となり、交流入力電圧VAC=230V時には、電力変換効率(ηAC→DC)=96%、交流入力電力は625.0W、力率PF=0.77となる特性が得られることが、実験結果から分かった。
これに対して、図9に示した回路では、同じ負荷条件において、交流入力電圧VAC=100V時では、総合電力変換効率が90.2%、交流入力電力は665.2W、また、交流入力電圧VAC=230V時では総合電力変換効率が93.1%、交流入力電力は644.5Wとされていた。
従って、図1に示す回路の特性としては、図9に示す回路に対して、交流入力電圧VAC=100V時において、電力変換効率は、1.8W向上し、交流入力電力は13.0W低減されていることがわかる。また、交流入力電圧VAC=230V時において、電力変換効率は2.9W向上し、交流入力電力は19.5W低減されていることがわかる。
このようにして、図1に示す本実施の形態の電源回路では、大幅な電力変換効率の向上が図られることになる。
なお、上記した交流入力電圧VAC=100V時と、交流入力電圧VAC=230V時の力率特性は、例えば図9に示した先行技術の回路よりも低い値となってはいるが、一定条件で測定することとされている電源高調波歪規制値はクリアしており、力率は実用上充分なまでに改善されているということがいえる。
【0122】
ここで、参考として、上記した実験結果を得るのにあたり、図1のように構成される電源回路の要部の部品素子については、上記のようにして選定した。
[第1コンバータ部101]
絶縁コンバータトランスPIT−1:EER−42のフェライトコア
一次巻線N1=35T
三次巻線N3=7T
一次側直列共振コンデンサC1=0.033μF
インダクタL20=39μH
[第2コンバータ部102]
絶縁コンバータトランスPIT−2:EER−40のフェライトコア
一次巻線N1=44T
三次巻線N3=9T
一次側直列共振コンデンサC1=0.033μF
インダクタL20=47μH
[第2コンバータ部103]
絶縁コンバータトランスPIT−3:EER−35のフェライトコア
一次巻線N1=55T
三次巻線N3=13T
一次側直列共振コンデンサC1=0.033μF
インダクタL20=75μH
【0123】
このようにして構成される図1に示す本実施の形態の電源回路と、先行技術として示した図9の回路とを比較した場合には次のようなことがいえる。
先ず、図1に示した回路では、電圧帰還方式による力率改善回路(3−1,3−2,3−3)を備える構成としていることでアクティブフィルタが省略される。アクティブフィルタは、1組のコンバータを構成するものであり、図9による説明からも分かるように、実際には、2本のスイッチング素子と、これらを駆動するためのIC等を始め、多くの部品点数により構成される。
これに対して、図1に示す電源回路に備えられる力率改善回路(3−1,3−2,3−3)の各々は、絶縁コンバータトランスPITに巻装する三次巻線N3と、インダクタL20、フィルタコンデンサCN1又はCN2、1本の高速リカバリ型ダイオードD1と,1本の低速リカバリ型ダイオードD2を備えているのみであり、また、何れの部品素子も小型である。従って、例えば3つの力率改善回路(3−1,3−2,3−3)の部品を総合したとしても、アクティブフィルタと比較すれば相当に少ない部品点数となり、また、部品素子の基板実装面積も縮小する。
これにより、図1に示す電源回路としては、力率改善機能を備えるワイドレンジ対応の電源回路として、図9に示す回路よりもはるかに低コストとすることができる。また、回路基板についても有効に小型軽量化を図ることができる。
【0124】
また、図1に示す電源回路では、共振形コンバータ及び力率改善回路(3−1,3−2,3−3)の動作は、いわゆるソフトスイッチング動作であるから、図9に示したアクティブフィルタと比較すれば、スイッチングノイズのレベルは大幅に低減される。
このため、図1に示した回路では、1組のラインフィルタトランスLFTと2本のアクロスコンデンサCLから成る1段のラインノイズフィルタを備えれば、電源妨害規格をクリアすることが充分に可能とされる。また、整流出力ラインのノーマルモードノイズについては、図1にも示しているように、2つのフィルタコンデンサCN1,CN2のみにより対策を行っている。そして、これらの部品から成るノイズフィルタにより、電源妨害規格値をクリアすることができる。
このようにしてノイズフィルタとしての部品点数が削減されることによっても、電源回路のコストダウンと、回路基板の小型軽量化は促進される。
【0125】
また、図9に示す電源回路の総合電力変換効率は、前段のアクティブフィルタにおけるAC−DC電力変換効率(ηAC/DC)と、後段の電流共振形コンバータのDC−DC電力変換効率(ηDC/DC)とにより決定されるものであった。これに対して、図1に示す電源回路は、アクティブフィルタを前段に備えていないから、総合電力変換効率は、この電流共振形コンバータのAC−DC電力変換効率として見ればよいことになる。そして、本実施の形態のようにして、電圧帰還方式による力率改善改善回路を備える場合、その電力変換効率は、力率改善回路を備えない場合の複合共振形コンバータとほぼ同等であることが分かっている。
これにより、図1に示す電源回路としては、前述もしたように、電力変換効率について、図9に示す電源回路よりも大幅に向上されることになる。
【0126】
また、図1に示す電源回路の場合、一次側のスイッチングコンバータのスイッチング周波数は、交流入力電圧VAC及び負荷電力の変化などに応じて、定電圧化のために例えば70KHz〜150KHzの範囲で変化するのであるが、このスイッチングコンバータを形成する各スイッチング素子Q1,Q2は、同期してスイッチング動作する。従って、一次側アース電位としては、図9の電源回路のように、アクティブフィルタ側と、その後段のスイッチングコンバータとの間で干渉することが無く、スイッチング周波数の変化に関わらず安定することとなる。
【0127】
また、補足的に述べておくと、図1に示す電源回路は、ワイドレンジ対応のために、AC100V系とAC200V系とで動作を切り換える構成を採る電源回路としての側面においても、次のような利点を有している。
例えば従来において、ワイドレンジ対応の共振形コンバータを構成する場合には、スイッチング回路系の動作は固定としたうえで、直流入力電圧(整流平滑電圧Ei)を生成する整流回路について、AC100V系とAC200V系とで切り換えを行う構成を採ることが行われていた。つまり、AC100V系では、倍電圧整流動作により交流入力電圧VACの2倍に対応する直流入力電圧が生成され、AC200V系では、全波整流動作によって交流入力電圧VACの等倍に対応する直流入力電圧が生成されるように切り換えを行っていたものである。
【0128】
しかしながら、上記のような整流回路の切り換えが可能な構成を採るためには、ブリッジ整流回路に対して2組の平滑コンデンサを接続して、電磁リレーにより整流経路を切り換えるように回路を構成しなければならず、それだけ部品点数が増加することになる。
さらに、整流回路を切り換える構成を採る場合、例えば瞬間停電などによって、公称AC220V又は240Vの商用交流電源が150V以下に低下したときに倍電圧整流動作に切り換わる誤動作が生じると、スイッチング素子や平滑コンデンサが耐圧オーバーとなって破壊されるおそれがある。そこで、このような誤動作が生じないようにするために、実際の切り換え回路としては複雑なものとなっており、多くの点数の部品を必要としていた。例えば実際には、メイン電源とスタンバイ電源とから、複数系統の検出ラインを引き出して商用交流電源ACのレベルを検出する必要があり、また、実際には、複数の切り換え制御系が必要であり、これに応じて電磁リレーも複数が必要とされていた。
【0129】
これに対して、図1に示した電源回路においては、ワイドレンジ対応とするのにあたり、先ずは、各コンバータ部(101,102,103)について、4本のスイッチング素子Q1〜Q4を備えた、他励フルブリッジ結合方式による電流共振形コンバータを形成する。そのうえで、AC100V系ではフルブリッジ動作、AC200V系ではハーフブリッジ動作となるように、スイッチング動作の切り換えを行うように構成している。これによって、商用交流電源ACから直流入力電圧(整流平滑電圧Ei)を生成する整流回路系としては、通常の全波整流回路とすることができる。これにより、従来のようにして整流動作の切り換えを行う構成を採る必要はないこととなる。
従って、図1に示す電源回路では、直流入力電圧用の平滑コンデンサは1本でよいこととなり、また、整流回路切り換えのための電磁リレーも不要となる。これにより、整流回路系における部品数は、従来のワイドレンジ対応の電源回路よりも削減されていることになる。
【0130】
また、図1に示す構成であれば、例えば瞬間停電などによって、公称AC220V又は240Vの商用交流電源が150V以下に低下して誤動作したとしても、スイッチング動作がハーフブリッジ動作からフルブリッジ動作となるだけである。つまり、従来の電源回路のように倍電圧整流動作への切り換わりによる直流入力電圧レベルの上昇は生じないから、平滑コンデンサCiや、スイッチング素子が耐圧オーバーとなることはない。
従って、本実施の形態では、実際に図1に示す回路を電子機器に搭載する場合においても、整流動作切り換えのための複雑な回路構成を採る必要はない。これによっても、低コスト化及び回路基板の小型/軽量化が有効に図られる。
【0131】
そして、上記のように、整流動作切り換えのための回路系が省略されることによっては、ワイドレンジ対応のためにスタンバイ電源側の電圧を検出する必要もなくなる。従って、本実施の形態の電源回路は、スタンバイ電源を備えない電子機器に対しても採用することが可能となるものである。
【0132】
続いて、上記実施の形態についての変形例として、3例を説明しておくこととする。
上記図1に示した各コンバータ部(101,102,103)において、AC200V系時におけるハーフブリッジ動作としては、スイッチング素子Q1,Q2によるハーフブリッジ回路に加えて、スイッチング素子Q4も、スイッチング素子Q1と同位相でスイッチング動作を行っていた。
これに対して、第1の変形例としては、AC200V系時におけるハーフブリッジ動作として、スイッチング素子Q1,Q2のハーフブリッジ回路のみによるスイッチング動作となるようにして、もう一方のハーフブリッジ回路を形成するスイッチング素子Q3,Q4においては、スイッチング素子Q3だけではなく、スイッチング素子Q4についても完全にスイッチング出力を停止させるように構成する。
このためには、例えば各コンバータ部(101,102,103)において、リレー回路を追加して、AC100V系時には、一次巻線N1の端部と、スイッチング素子Q3,Q4の接続点と接続し、AC200V系時には、一次巻線N1の端部をスイッチング素子Q3,Q4の接続点から切り離して一次側アースに接地させるように切り換えを行う構成を採ればよい。
このような切り換えを行えば、AC200V系時においては、スイッチング素子Q4にドライブ信号が印加されていても、スイッチング素子Q4のスイッチング出力を一次側直列共振回路に供給する経路が遮断されることになって、スイッチング素子Q4としては、スイッチング動作を行わない状態となる。
【0133】
そして、このような回路構成とすることによっては、リレー回路を追加することで部品点数は増加するものの、AC200V系時におけるスイッチング素子Q4によるスイッチング損失が無くなることになる。従って、AC200V系時における電力変換効率を向上させることができる。
【0134】
続いて、第2の変形例について説明する。
先ず、図1に示す回路においては、整流平滑回路として、2段のブリッジ整流回路Di1,Di2が備えられるのに対して、平滑コンデンサCiは、ブリッジ整流回路Di1,Di2に対して共通で1組とされていた。つまり、整流平滑回路系としては、ブリッジ整流回路は2段構成とされているが、全体としては1系統とされていることになる。
これに対して、第2の変形例では、さらに1組の平滑コンデンサを追加して備えることとする。そして、ブリッジ整流回路Di1と1組の平滑コンデンサにより1系統の整流平滑回路を形成し、ブリッジ整流回路Di2ともう1組の追加された平滑コンデンサにより1系統の整流平滑回路を形成するように構成する。つまり、整流回路系として独立した2系統を備えるようにする。
そして、例えばブリッジ整流回路Di1を含む一方の整流平滑回路により得られる整流平滑電圧Eiは、最も対応負荷電力が重い第1コンバータ部101の直流入力電圧として供給し、ブリッジ整流回路Di2を含む他方の整流平滑回路により得られる整流平滑電圧Eiは、残る第2コンバータ部102,第3コンバータ部103の直流入力電圧として供給するように構成する。
【0135】
このような構成とすれば、2組の平滑コンデンサの各キャパシタンスについては、図1に示す平滑コンデンサCiのキャパシタンスよりも小さなものを選定することができる。
このようにして、1本あたりの平滑コンデンサのキャパシタンスが小さくなることで、各平滑コンデンサとしての部品サイズは小型なものとなる。そして、部品の選定の仕方や、基板レイアウトによっては、大きなキャパシタンスの平滑コンデンサを1本とする場合よりも、低コスト化と、基板サイズを小型化することが可能となる。
【0136】
また、第3の変形例としては、1つの力率改善回路において、AC100V系時よりもAC200V系時における三次巻線N3の巻数が増加するように構成する。
このためには、先ず、三次巻線N3についてタップ出力を形成する。そして、平滑コンデンサCiの正極端子と接続すべき三次巻線N3の端部について、AC100V系時にはタップ出力端子を選択し、AC200V系時には、三次巻線N3全体の巻線の端部を選択するように回路の切り換えを行えばよい。このような切り換え回路も、リレー回路を追加することで容易に可能である。
【0137】
三次巻線N3としての巻線数が変化すれば、この三次巻線N3と一次巻線N1との巻線比が変化することになって、三次巻線N3に励起されて整流電流経路に帰還されるべき交番電圧レベルも変化することになる。
そして、上記のようにして、AC200V系時に三次巻線N3の巻線数が増加することによっては、三次巻線N3に励起される交番電圧レベルも上昇して、整流電流経路に帰還される交番電圧レベルも増加することになる。これによっては、力率改善回路3−1において帰還されるエネルギーが増加するために、より高い力率を得ることが可能となる。
【0138】
例えば、図1に示した回路では、総合負荷電力Po=600Wの負荷条件で、交流入力電圧VAC=100V時には、力率PF=0.80であるのに対して、交流入力電圧VAC=230V時には力率PF=0.77という特性が得られていた。つまりは、AC100V系時と比較した場合には、AC200V系時の力率が低下していたものであるが、第3の変形例としての構成を採れば、この特性が改善される。
具体例として、三次巻線N3としてインダクタL20側の端部からタップ出力までの巻線数を7Tとしたうえで、タップ出力から他方の端部までの巻線数=2Tとなるように選定した場合の特性は次のようになった。
この場合、三次巻線N3としての巻数は、AC100V系時ではインダクタL20側の端部からタップ出力までの巻線数である7T、AC200V系時では9T(=7T+2T)となるように切り換えが行われる。
そして、この構成では、負荷電力Po=600W〜300Wの条件の下で、交流入力電圧VAC=230V時における力率はPF=0.8〜0.75となり、交流入力電圧VAC=100V時と同等の力率となるように改善される。そして、このような力率特性によれば、欧州の高調波歪規制値をクリアすることになる。
なお、三次巻線N3=7Tで固定としている場合には、交流入力電圧VAC=100Vで、負荷電力Po=600W〜50Wの範囲で、力率PF=0.75〜0.90であり、例えば我が国(日本国)の電源高調波歪規制値をクリアする。
【0139】
このような第3の変形例としての構成を、実際に、図1に示す回路に適用しようとした場合には、例えば第1コンバータ部101の力率改善回路3−1においてのみ、三次巻線N3の巻数を切り換える構成を採用すればよい。つまり、第1コンバータ部101が最も重負荷に対応するために、力率改善作用としては、この第1コンバータ部101の力率改善回路3−1が最も影響が強い。このために、第1コンバータ部101の力率改善回路3−1についてのみ三次巻線N3の巻数を切り換える構成としても、AC200V系時における力率は充分に向上される。しかしながら、必要に応じては、他の第2コンバータ部102、第3コンバータ部103の力率改善回路3−2,3−3についても、三次巻線N3の巻数を切り換える構成を採ってもよいものである。
また、このような三次巻線N3の巻数を切り換える構成は、第2の変形例のようにして、複数の整流回路系を備える構成にも適用できるものである。
【0140】
また、本発明としては、これまでに説明した電源回路の構成に限定されるものではない。
例えばスイッチング素子としては、例えばIGBT(Insulated Gate Bipolar Transistor)など、他励式に使用可能な素子であれば、MOS−FET以外の素子が採用されて構わない。また、先に説明した各部品素子の定数なども、実際の条件等に応じて変更されて構わない。
また、例えば絶縁コンバータトランスPITの二次側において二次側直流出力電圧を生成するための回路構成としても、適宜変更されて構わない。
また、この場合には、実施の形態として3段のスイッチングコンバータ部(複合共振形コンバータ)を備える構成を示したが、スイッチングコンバータ部の段数構成としては、これに限定されるものではない。
また、上記各実施の形態においては、複数段備えられるスイッチングコンバータ部の全てについて、電圧帰還方式による力率改善回路を備えた複合共振形コンバータ(電流共振形コンバータ+部分電圧共振回路)としている。しかしながら、本発明としては、例えば、少なくとも1つのスイッチングコンバータ部について、上記電圧帰還方式による力率改善回路を備えた複合共振形コンバータとし、他のスイッチングコンバータ部については、例えば電圧共振形などのコンバータをはじめ、各種の形式のスイッチングコンバータが備えられてもよいものである、
また、力率改善回路(3−1,3−2,3−3)の構成としても、上記各実施の形態として示したもの以外に限定されるものではなく、これまでに本出願人が提案してきた各種の電圧帰還方式による回路構成として、倍電圧整流回路に適用可能なものを採用することも可能である。
【0141】
また、前述した第1の変形例も含め、本実施の形態においては、ハーフブリッジ動作を得るのにあたり、スイッチング素子Q1,Q2側のハーフブリッジ回路が主体となって動作するようにしていた。しかしながら、スイッチング素子Q3,Q4側のハーフブリッジ回路が主体となって動作するように構成してもよいものである。
つまり、本発明としての第1と第2のハーフブリッジ回路の関係は、相対的なものである。例えばスイッチング素子Q1,Q2の組を第1のハーフブリッジ回路であるとすれば、スイッチング素子Q3,Q4の組が第2のハーフブリッジ回路となる。逆に、スイッチング素子Q3,Q4の組を第1のハーフブリッジ回路であるとすれば、スイッチング素子Q1,Q2の組が第2のハーフブリッジ回路となる。
【0142】
【発明の効果】
以上説明したようにして本発明は、力率改善機能を備えるワイドレンジ対応のスイッチング電源回路として、アクティブフィルタを備えない構成を採る。これにより、例えばアクティブフィルタによって力率改善を図る場合よりも電力変換効率が向上されるという効果を有している。
【0143】
また、本発明の電源回路としては、アクティブフィルタを構成するための多数の部品素子が不要となる。また、電源回路を構成する電流共振形コンバータ、及び力率改善回路はソフトスイッチング動作であり、スイッチングノイズが大幅に低減されるから、ノイズフィルタを強化する必要もなくなる。
このために、先行技術と比較しては、部品点数が大幅に削減されることになって、電源回路サイズの小型/軽量化を図るすることが可能となる。また、それだけコストダウンが図られることにもなる。
特に本発明によるスイッチング電源回路は、重負荷の条件に対応するものであるが、重負荷に対応するアクティブフィルタは、さらに多くの部品を必要とするから、本発明によりアクティブフィルタが省略されることによる、回路の小型軽量化とコストダウンの効果は、非常に有効なものとなる。
【0144】
さらには、アクティブフィルタが省略されたことで、一次側アース電位の干渉が無くなるので、一次側アース電位も安定することとなって、信頼性が向上する。
【図面の簡単な説明】
【図1】本発明の実施の形態としての電源回路の構成例を示す回路図である。
【図2】実施の形態の電源回路に備えられるドライブトランスの構造例を示す断面図である。
【図3】実施の形態の電源回路に備えられるドライブトランスの構造例を示す断面図である。
【図4】実施の形態の電源回路におけるスイッチング素子のゲート−ソース間電圧を示す波形図である。
【図5】本実施の形態の要部の動作を、商用交流電源周期により示す波形図である。
【図6】アクティブフィルタの基本的回路構成を示す回路図である。
【図7】図6に示すアクティブフィルタにおける動作を示す波形図である。
【図8】アクティブフィルタのコントロール回路系の構成を示す回路図である。
【図9】先行技術として、アクティブフィルタを実装した電源回路の構成例を示す回路図である。
【符号の説明】
1 制御回路、2 コントロールIC、3−1,3−2,3−3 力率改善回路、101 第1コンバータ部、102 第2コンバータ部、103 第3コンバータ部、Di1,Di2 ブリッジ整流回路、Ci 平滑コンデンサ、Q1,Q2,Q3,Q4 スイッチング素子、PIT−1,PIT−2,PIT−3 絶縁コンバータトランス、C1 一次側直列共振コンデンサ、Cp1,Cp2 部分共振コンデンサ、N1 一次巻線、L20 インダクタ、D1,D2 高速リカバリ型ダイオード、CN1,CN2 フィルタコンデンサ、N3 三次巻線、N3A,N3B 巻線部、LFT ラインフィルタトランス、CL アクロスコンデンサ、CDT−1,CDT−2 ドライブトランス、N11,N21 一次巻線(ドライブトランス)、N12,N22 二次巻線(ドライブトランス)、R11,R21,R31,R41 ゲート抵抗、R12,R22,R32,R42 ゲート−ソース間抵抗、Ra,Rb,Rc 分圧抵抗、ZD1 ツェナーダイオード、Q5 トランジスタ
【発明の属する技術分野】
本発明は、力率改善のための回路を備えたスイッチング電源回路に関するものである。
【0002】
【従来の技術】
近年、高周波の比較的大きい電流及び電圧に耐えることができるスイッチング素子の開発によって、商用電源を整流して所望の直流電圧を得る電源回路としては、大部分がスイッチング方式の電源回路になっている。
スイッチング電源回路はスイッチング周波数を高くすることによりトランスその他のデバイスを小型にすると共に、大電力のDC−DCコンバータとして各種の電子機器の電源として使用される。
【0003】
ところで、一般に商用電源を整流すると平滑回路に流れる電流は歪み波形になるため、電源の利用効率を示す力率が損なわれるという問題が生じる。
また、歪み電流波形となることによって発生する高調波を抑圧するための対策が必要とされている。
【0004】
そこで、スイッチング電源回路において力率を改善する力率改善手段として、整流回路系においてPWM制御方式の昇圧型コンバータを設けて力率を1に近付ける、いわゆるアクティブフィルタを設ける方法が知られている。
【0005】
図6の回路図は、このようなアクティブフィルタの基本構成を示している。 この図においては、商用交流電源ACにブリッジ整流回路Diを接続している。このブリッジ整流回路Diの正極/負極ラインに対しては並列に出力コンデンサCoutが接続される。ブリッジ整流回路Diの整流出力が出力コンデンサCoutに供給されることで、出力コンデンサCoutの両端電圧として、直流電圧Voutが得られる。この直流電圧Voutは、例えば後段のDC−DCコンバータなどの負荷10に入力電圧として供給される。
【0006】
また、力率改善のための構成としては、図示するようにして、インダクタL、高速リカバリ型のダイオードD、抵抗Ri、スイッチング素子Q、及び乗算器11を備える。
インダクタL、ダイオードDは、ブリッジ整流回路Diの正極出力端子と、出力コンデンサCoutの正極端子との間に、直列に接続されて挿入される。
抵抗Riは、ブリッジ整流回路Diの負極出力端子(一次側アース)と出力コンデンサCoutの負極端子との間に挿入される。
また、スイッチング素子Q1は、この場合には、MOS−FETが選定されており、図示するようにして、インダクタLとダイオードDの接続点と、一次側アース間に挿入される。
【0007】
乗算器11に対しては、フィードフォワード回路として、電流検出ラインLI及び波形入力ラインLwが接続され、フィードバック回路として電圧検出ラインLVが接続される。
乗算器11は、電流検出ラインLIから入力される、ブリッジ整流回路Diの負極出力端子に流れる整流電流レベルを検出する。
また、波形入力ラインLwから入力される、ブリッジ整流回路Diの正極出力端子の整流電圧波形を検出する。これは、即ち、商用交流電源AC(交流入力電圧)の波形を絶対値化して検出していることに相当する。
また、電圧検出ラインLVから入力される、出力コンデンサCoutの直流電圧Voutの変動差分を検出する。つまり、負荷10に入力すべき直流入力電圧の変動差分を検出する。
そして、乗算器11からは、スイッチング素子Qを駆動するためのドライブ信号が出力される。
【0008】
電流検出ラインLIから乗算器11に対しては、ブリッジ整流回路Diの負極出力端子に流れる整流電流が入力される。乗算器11では、この電流検出ラインLIから入力された整流電流レベルを検出する。また、電圧検出ラインLVから入力される、出力コンデンサCoutの直流電圧Vout(直流入力電圧)の変動差分を検出する。また、波形入力ラインLwから入力される、ブリッジ整流回路Diの正極出力端子の整流電圧波形を検出する。これは、即ち、商用交流電源AC(交流入力電圧)の波形を絶対値化して検出していることに相当する。
【0009】
乗算器11では、先ず、上記のようにして電流検出ラインLIから検出した整流電流レベルと、上記電圧検出ラインLVから検出した直流入力電圧の変動差分と乗算する。そして、この乗算結果と、波形入力ラインLwから検出した交流入力電圧の波形とによって、交流入力電圧VACと同一波形の電流指令値を生成する。
【0010】
さらに、この場合の乗算器11では、上記電流指令値と実際の交流入力電流レベル(電流検出ラインL1からの入力に基づいて検出される)を比較し、この差に応じてPWM信号についてPWM制御を行い、PWM信号に基づいたドライブ信号を生成する。スイッチング素子Qは、このドライブ信号によってスイッチング駆動される。この結果、交流入力電流は交流入力電圧と同一波形となるように制御されて、力率がほぼ1に近付くようにして力率改善が図られることになる。また、この場合には、乗算器11によって生成される電流指令値は、直流入力電圧(Vout)の変動差分に応じて振幅が変化するように制御されるため、直流入力電圧(Vout)の変動も抑制されることになる。
【0011】
図7(a)は、上記図6に示したアクティブフィルタ回路に入力される入力電圧Vin及び入力電流Iinを示している。電圧Vinは、ブリッジ整流回路Diの整流出力としての電圧波形に対応し、電流Iinは、ブリッジ整流回路Diの整流出力としての電流波形に対応する。ここで、電流Iinの波形は、ブリッジ整流回路Diの整流出力電圧(電圧Vin)と同じ導通角となっているが、これは、商用交流電源ACからブリッジ整流回路Diに流れる交流入力電流の波形も、この電流Iinと同じ導通角となっていることを示す。つまり、ほぼ1に近い力率が得られている。
【0012】
また、図7(b)は、出力コンデンサCoutに入出力するエネルギー(電力)Pchgの変化を示す。出力コンデンサCoutは、入力電圧Vinが高いときにエネルギーを蓄え、入力電圧Vinが低いときにエネルギーを放出して、出力電力の流れを維持する。
図7(c)は、上記出力コンデンサCoutに対する充放電電流Ichgの波形を示している。この充放電電流Ichgは、上記図7(b)の入出力エネルギーPchgの波形と同位相となっていることからも分かるように、出力コンデンサCoutにおけるエネルギーPchgの蓄積/放出動作に対応して流れる電流である。
【0013】
上記充放電電流Ichgは、入力電流Vinとは異なり、交流ライン電圧(商用交流電源AC)の第2高調波とほぼ同一の波形となる。交流ライン電圧には、出力コンデンサCoutとの間のエネルギーの流れによって、図7(d)に示すようにして、第2高調波成分にリップル電圧Vdが生じる。このリップル電圧Vdは、無効なエネルギー保存のために、図7(c)に示す充放電電流Ichgに対して、90°の位相差を有する。出力コンデンサCoutの定格は、第2高調波のリップル電流と、その電流を変調するブースト・コンバータ・スイッチからの高周波リップル電流を処理することを考慮して決定するようにされる。
【0014】
また、図8には、図6の回路構成を基として、基本的なコントロール回路系を備えたアクティブフィルタの構成例を示している。なお、図6と同一とされる部分については同一符号を付して説明を省略する。
ブリッジ整流回路Diの正極出力端子と、出力コンデンサCoutの正極端子間には、スイッチングプリレギュレータ15が備えられる。このスイッチングプリレギュレータ15は、図6においては、スイッチング素子Q、インダクタL、及びダイオードDなどにより形成される部位となる。
【0015】
そして、乗算器11を含むコントロール回路系は、他に、電圧誤差増幅器12、除算器13、二乗器14を備えて成る。
電圧誤差増幅器12では、出力コンデンサCoutの直流電圧Voutを、分圧抵抗Rvo−Rvdにより分圧してオペアンプ15の非反転入力に入力する。オペアンプ15の反転入力には基準電圧Vrefが入力される。オペアンプ15では、基準電圧Vrefに対する分圧された直流電圧Voutの誤差に応じたレベルの電圧を、帰還抵抗Rvl、コンデンサCvlによって決定される増幅率により増幅して、誤差出力電圧Vveaとして除算器13に出力する。
【0016】
また、二乗器14には、いわゆるフィードフォワード電圧Vffが入力される。このフィードフォワード電圧Vffは、入力電圧Vinを平均化回路16(Rf11,Rf12,Rf13,Cf11,Cf12)により平均化した出力(平均入力電圧)とされる。二乗器14では、このフィードフォワード電圧Vffを二乗して除算器13に出力する。
【0017】
除算器13では、電圧誤差増幅器12からの誤差出力電圧Vveaについて、二乗器14から出力された平均入力電圧の二乗値により除算を行いい、この除算結果としての信号を乗算器11に出力する。
つまり、電圧ループは、二乗器14、除算器13、乗算器11の系から成るものとされる。そして、電圧誤差増幅器12から出力される誤差出力電圧Vveaは、乗算器11で整流入力信号Ivacにより乗算される前の段階で、平均入力電圧(Vff)の二乗により除算されることになる。この回路によって、電圧ループの利得は、平均入力電圧(Vff)の二乗として変化することなく、一定に維持される。平均入力電圧(Vff)は、電圧ループ内において順方向に送られる開ループ補正の機能を有する。
【0018】
乗算器11には、上記除算器11により誤差出力電圧Vveaを除算した出力と、抵抗Rvacを介したブリッジ整流回路Diの正極出力端子(整流出力ライン)の整流出力(Iac)が入力される。ここでは、整流出力を電圧によるのではなく、電流(Iac)として示している。乗算器11では、これらの入力を乗算することによって、電流プログラミング信号(乗算器出力信号)Imoを生成して出力する。これは、図6にて説明した電流指令値に相当する。出力電圧Voutは、この電流プログラミング信号の平均振幅を可変することで制御される。つまり、電流プログラミング信号の平均振幅の変化に応じたPWM信号が生成され、このPWM信号に基づいたドライブ信号によってスイッチング駆動が行われることによって、出力電圧Voutのレベルをコントロールするものである。
したがって、電流プログラミング信号は、入力電圧と出力電圧を制御する平均振幅の波形を有する。なお、アクティブフィルタは、出力電圧Voutのみではなく、入力電流Vinも制御するようになっている。そして、フィードフォワード回路における電流ループは、整流ライン電圧によってプログラムされるということがいえるので、後段のコンバータ(負荷10)への入力は抵抗性になる。
【0019】
図9は、上記図8に示した構成に基づくアクティブフィルタの後段に対して電流共振形コンバータを接続して成る電源回路の構成例を示している。この図に示す電源回路は、交流入力電圧VAC=85V〜288Vに対応する。つまり、商用交流電源についてAC100V系とAC200V系の両者の交流入力電圧に対応する、いわゆるワイドレンジ対応(ワールドワイド仕様)とされている。また、対応可能な負荷電力としては600W以上とされている。また、電流共振形コンバータとしては、他励式のハーフブリッジ結合方式による構成を採る。
また、この図9に示す電源回路は、例えばプラズマディスプレイパネルを備えたテレビジョン受像機、モニタ装置などに搭載される。
【0020】
この場合の商用交流電源ACラインには、図示する接続態様により、2組のラインフィルタトランスLFT,LFTと、3組のアクロスコンデンサCLが接続されて、コモンモードノイズのためのラインノイズフィルタを形成する。
【0021】
商用交流電源ACの正/負のラインに対しては、それぞれ、2組のブリッジ整流回路Di1,Di2の各正極入力端子と負極入力端子が共通に接続される。また、ブリッジ整流回路Di1,Di2の正極出力端子どうしと、負極出力端子どうしが接続されるようになっている。つまり、この場合には、商用交流電源ACに対して、2段のブリッジ整流回路が備えられていることになる。
【0022】
また、上記ブリッジ整流回路Di1,Di2の正極出力端子と負極出力端子間には、1組のチョークコイルLNと、3組のフィルタコンデンサ(フィルムコンデンサ)CN,CN,CNを図示するようにして接続して成るノーマルモードノイズフィルタ4が接続される。
【0023】
ブリッジ整流回路Di1,Di2の正極出力端子は、上記チョークコイルLNと、パワーチョークコイルPCC1のインダクタLpc1と、パワーチョークコイルPCC2のインダクタLpc2の直列接続を介して、並列接続された2本の高速リカバリ型の整流ダイオード[D10//D10]のアノードの接続点と接続される。整流ダイオード[D10//D10]のカソードの接続点は、平滑コンデンサCiA,CiBの各正極端子に接続される。
平滑コンデンサCiA,CiBは、図示するようにして、2本で1組となるようにして並列に接続されている。平滑コンデンサCiA,CiBの正極端子は、上記もしているように、整流ダイオード[D10//D10]−インダクタLpc2−インダクタLpc1−チョークコイルLNの直列接続を介して、ブリッジ整流回路Di1,Di2の各正極出力端子に対して接続される。また、平滑コンデンサCiA,CiBの負極端子は、ブリッジ整流回路Di1,Di2の各負極出力端子(一次側アース)に対して接続される。
【0024】
上記平滑コンデンサ[CiA//CiB]の組は、図6,図8における出力コンデンサCoutに相当する。従って、この場合においては、この並列接続された平滑コンデンサ[CiA//CiB]の組の両端電圧として整流平滑電圧Eiが得られることになる。この整流平滑電圧Eiが、後段の各コンバータ部201、202、203に対して直流入力電圧として供給される。
また、パワーチョークコイルPCC1、2のインダクタLpc1,Lpc2の直列接続は、図6に示したインダクタLに相当する。ダイオード[D10//D10]は、図9に示したとダイオードDに相当する。
また、この図におけるダイオードD10//D10の並列回路に対しては、コンデンサCsn−抵抗Rsnから成るRCスナバ回路が並列に接続される。
【0025】
スイッチング素子Q11,Q12,Q13から成るスイッチング素子の組は、図6におけるスイッチング素子Qに相当する。つまり、実際にアクティブフィルタのスイッチング素子を実装するのにあたって、この場合には、3つのスイッチング素子Q11,Q12,Q13を1組としており、これらのスイッチング素子Q11,Q12,Q13を、それぞれ、パワーチョークコイルLpc2と高速リカバリ型の整流ダイオード[D10//D10]の接続点と、一次側アース(負極整流出力ライン)との間に並列に挿入するようにしている。
【0026】
このようにして、3つのスイッチング素子を備えるのは、信頼性確保のためである。
つまり、負荷電力Po=600W以上程度の重負荷の条件である場合、例えば交流入力電圧VACが100V以下となる条件では、スイッチング素子に流れる総合的なドレイン電流(スイッチング電流)が非常に高くなる。そこで、この場合には、3つのスイッチング素子を並列に接続することで、各スイッチング素子に流れるドレイン電流のピークレベルを抑えているものである。
この場合のスイッチング素子Q11,Q12,Q13には、MOS−FETが選定されている。そして、スイッチング素子Q11,Q12,Q13の各ゲート−ソース間には、それぞれ、ゲート−ソース間抵抗R52,R54,R64が接続されている。
【0027】
アクティブフィルタコントロール回路20は、力率を1に近付けるように力率改善を行うアクティブフィルタの動作を制御するもので、例えば1石の集積回路(IC)とされている。
この場合、アクティブフィルタコントロール回路20は、乗算器、除算器、誤差電圧増幅器、PWM制御回路、及びスイッチング素子をスイッチング駆動するためのドライブ信号を出力するドライブ回路等を備えて構成される。図8に示した乗算器11、誤差電圧増幅器12、除算器13、及び二乗器14などに相当する回路部は、このアクティブフィルタコントロール回路20内に搭載される。
【0028】
この場合、フィードバック回路は平滑コンデンサCiの両端電圧(整流平滑電圧Ei)を分圧抵抗R55,R56,R57により分圧した電圧値を、アクティブフィルタコントロール回路20の端子T1に入力するようにして形成される。
【0029】
また、フィードフォワード回路としては、先ず、抵抗R58を介して整流出力が端子T3に入力される。これによって、交流入力電圧波形の検出と、平均化回路のためのフィードフォワード回路が形成されている。
また、ブリッジ整流回路Diの負極出力端子と一次側アース間に挿入される抵抗R61との接続点から、抵抗R60を介して、端子T6に対して整流電流レベルを入力するようにしている。つまり、図6における電流検出ラインLIに相当するラインとしてのフィードフォワード回路が形成されている。
【0030】
また、端子T4には、起動抵抗Rsを介したブリッジ整流回路Diの正極の整流出力が、起動電圧として入力されている。アクティブフィルタコントロール回路20は、電源起動時において、この端子T4に入力される起動電圧によって起動される。
また、パワーチョークコイルPCC1においては、インダクタLpc1とトランス結合された巻線N5が巻装されている。この巻線N5に励起された交番電圧は、ダイオードD11及びコンデンサC11とから成る半波整流回路により所定の低圧直流電圧に変換されるが、上記端子T4には、この低圧直流電圧も入力されている。アクティブフィルタコントロール回路20は、上記起動電圧により起動した後は、この低圧直流電圧を電源として入力して動作するようになっている。
また、端子T5は、抵抗R59を介して、一次側アースと接続されている。
【0031】
端子T2からは、スイッチング素子を駆動するためのドライブ信号が出力される。そして、この端子T2に対しては、トランジスタQ21,Q22及びツェナーダイオードZDから成る、いわゆるトーテムポール回路が接続されている。この場合のトーテムポール回路は、1つのドライブ信号によって3つのスイッチング素子Q11,Q12,Q13を駆動するのに必要な電力を得るためにドライブ信号を増幅することと、周知のようにして、MOS−FETとしてのスイッチング素子Q11,Q12,Q13を安定して高速スイッチングすることを目的として設けられている。
このトーテムポール回路から出力されたドライブ信号は、分岐して、それぞれ抵抗R51,R53,R63を介してスイッチング素子Q11,Q12,Q13のゲートに対して出力される。
スイッチング素子Q11は、上記のようにして印加されるドライブ信号に応じて、ゲート−ソース間抵抗R52の両端にゲート電圧が発生するようになっている。そして、ゲート電圧が閾値以上となることでオンとなり、閾値以下となるとオフとなるようにしてスイッチング動作を行う。
スイッチング素子Q12,Q13も同様にして、それぞれ、ドライブ信号によってゲート−ソース間抵抗R54,R64の両端電圧であるゲート電圧が閾値以上/以下で変化するのに応じて、上記スイッチング素子Q11と同じオン/オフタイミングでスイッチング動作を行う。
【0032】
そして、上記したスイッチング素子Q11,Q12,Q13のスイッチング駆動は、図6及び図8により説明したようにして、整流出力電流の導通角が、整流出力電圧波形とほぼ同等の導通角となるように、PWM制御に基づくドライブ信号によって行われる。整流出力電流の導通角が整流出力電圧波形とほぼ同等の導通角となるということは、即ち、商用交流電源ACから流入する交流入力電流の導通角が、交流入力電圧VACの波形とほぼ同じ導通角となることであり、結果的に、力率が1に近づくように制御されることになる。つまり、力率改善が図られる。実際においては、負荷電力Po=600W時において、力率PF=0.995程度となる特性が得られる。
【0033】
また、この図9に示すアクティブフィルタコントロール回路20によっては、整流平滑電圧Ei(図8では、Voutに相当する)=375Vの平均値について、交流入力電圧VAC=85V〜288Vの範囲で定電圧化するようにも動作する。つまり、後段の電流共振形コンバータには、交流入力電圧VAC=85V〜264Vの変動範囲に関わらず、375Vで安定化された直流入力電圧が供給されることとなる。
上記交流入力電圧VAC=85V〜288Vの範囲は、商用交流電源AC100V系と200V系を連続的にカバーするものであり、従って、後段のスイッチングコンバータには、商用交流電源AC100V系と200V系とで、同じレベルで安定化された直流入力電圧(Ei)が供給されることとなる。つまり、図9に示す電源回路は、アクティブフィルタを備えることで、ワイドレンジの電源回路としても構成されている。
【0034】
そして、この図に示す電源回路においては、前述したような重負荷の条件に対応するために、平滑コンデンサ[CiA//CiB]を直流入力電圧として動作電源とする複数の電流共振形コンバータが並列に設けられている。この図では、第1コンバータ部201,第2コンバータ部202、第3コンバータ部203の3つの電流共振形コンバータが設けられており、それぞれ、所定レベルに安定化された二次側直流出力電圧EO1、EO2、EO3を出力可能とされている。
【0035】
例えば、第1コンバータ部201の構成としては、図示するようにして、2石のスイッチング素子Q1,Q2を備えて成る。この場合には、スイッチング素子Q1がハイサイドで、スイッチング素子Q2がローサイドとなるようにしてハーフブリッジ接続し、整流平滑電圧Ei(直流入力電圧)に対して並列に接続している。つまり、ハーフブリッジ結合方式による電流共振形コンバータを形成している。
【0036】
この場合の電流共振形コンバータは他励式とされ、これに対応して上記スイッチング素子Q1,Q2には、MOS−FETが用いられている。これらスイッチング素子Q1,Q2に対しては、それぞれ並列にクランプダイオードDD1,DD2が接続され、これによりスイッチング回路が形成される。これらクランプダイオードDD1,DD2は、スイッチング素子Q1,Q2のターンオフ時における逆方向電流を流す経路を形成する。
また、スイッチング素子Q1,Q2の各ゲート−ソース間には、それぞれゲート−ソース間抵抗RG1,RG2が挿入されている。
【0037】
コントロールIC2は、電流共振形コンバータを他励式により駆動するための発振回路、制御回路、及び保護回路等を備えて構成されるもので、内部にバイポーラトランジスタを備えた汎用のアナログIC(Integrated Circuit)とされる。
このコントロールIC2は、電源入力端子Vccに入力される直流電圧により動作する。
【0038】
そして、コントロールIC2においては、スイッチング素子に対してドライブ信号(ゲート電圧)を出力するための端子として、2つのドライブ信号出力端子VGH,VGLが備えられる。
ドライブ信号出力端子VGHからは、ハイサイドのスイッチング素子をスイッチング駆動するためのドライブ信号が出力され、ドライブ信号出力端子VGLからは、ローサイドのスイッチング素子をスイッチング駆動するためのドライブ信号が出力される。
そして、この場合には、ドライブ信号出力端子VGHは、ハイサイドのスイッチング素子Q1のゲートと接続される。また、ドライブ信号出力端子VGLは、ローサイドのスイッチング素子Q2のゲートと接続される。
これにより、ドライブ信号出力端子VGHから出力されるハイサイド用のドライブ信号は、スイッチング素子Q1のゲートに対して印加され、ドライブ信号出力端子VGLから出力されるローサイド用のドライブ信号は、スイッチング素子Q2のゲートに対して印加されることになる。
【0039】
また、この図では図示を省略しているが、コントロールIC2の端子Vsに対して、外付けの回路として、1組のブートストラップ回路が接続される。このブートストラップ回路によりドライブ信号出力端子VGHから出力されるハイサイド用のドライブ信号は、スイッチング素子Q1を適正にドライブ可能なレベルとなるようにレベルシフトされる。
【0040】
コントロールIC2では、内部の発振回路により所要の周波数の発振信号を生成する。そして、コントロールIC2では、上記発振回路にて生成された発振信号を利用して、ハイサイド用のドライブ信号と、ローサイド用のドライブ信号を生成する。ここで、ハイサイド用のドライブ信号と、ローサイド用のドライブ信号は、互いに180°の位相差を有する関係となるようにして生成される。そして、ハイサイド用のドライブ信号をドライブ信号出力端子VGHから出力し、ローサイド用のドライブ信号をドライブ信号出力端子VGLから出力するようにされる。
【0041】
このようなハイサイド用のドライブ信号と、ローサイド用のドライブ信号が、スイッチング素子Q1,Q2に対してそれぞれ印加されることによって、ドライブ信号がHレベルとなる期間に応じては、スイッチング素子Q1,Q2のゲート電圧がゲート閾値以上となってオン状態となる。またドライブ信号がLレベルとなる期間では、ゲート電圧がゲート閾値以下となってオフ状態となる。これにより、スイッチング素子Q1,Q2は、交互にオン/オフとなるタイミングによって所要のスイッチング周波数によりスイッチング駆動されることになる。
【0042】
絶縁コンバータトランスPIT−1は、上記スイッチング素子Q1,Q2のスイッチング出力を一次側から二次側に伝送するために設けられる。
絶縁コンバータトランスPIT−1の一次巻線N1の一方の端部は、一次側直列共振コンデンサC1を介してスイッチング素子Q1,Q2の接続点(スイッチング出力点)に対して接続され、他方の端部は一次側アースに接続される。ここで、直列共振コンデンサC1は、自身のキャパシタンスと一次巻線N1のリーケージインダクタンス(L1)とによって一次側直列共振回路を形成する。この一次側直列共振回路は、スイッチング素子Q1,Q2のスイッチング出力が供給されることで共振動作を生じるが、これによって、スイッチング素子Q1,Q2から成るスイッチング回路の動作を電流共振形とする。
【0043】
絶縁コンバータトランスPIT−1の二次側には二次巻線N2が巻装される。
この場合の二次巻線N2に対しては、図示するようにしてセンタータップを設けて二次側アースに接続した上で、整流ダイオードDO1,DO2、及び平滑コンデンサCO1から成る両波整流回路を接続している。これにより、平滑コンデンサCO1の両端電圧として二次側直流出力電圧EO1が得られる。この二次側直流出力電圧EO1は、図示しない負荷側に供給されるとともに、制御回路1のための検出電圧としても分岐して入力される。
制御回路1では、入力される二次側直流出力電圧EO1のレベルに応じてそのレベルが可変された電圧又は電流を制御出力としてコントロールIC2の制御入力端子Vcに供給する。コントロールIC2では、制御入力端子Vcに入力された制御出力に応じて、例えば発振信号の周波数を可変することで、ドライブ信号出力端子VGH,VGLから出力すべきドライブ信号の周波数を可変する。これにより、スイッチング素子Q1,Q2は、スイッチング周波数が可変制御されることになるが、このようにしてスイッチング周波数が可変されることによっては、二次側直流出力電圧E01のレベルが一定となるように制御される。つまり、スイッチング周波数制御方式による安定化が行われる。
【0044】
なお、第2コンバータ部202は、ハーフブリッジ結合されたスイッチング素子Q3,Q4、クランプダイオードDD3,DD4、ゲート−ソース間抵抗RG3,RG4、コントロールIC2,絶縁コンバータトランスPIT−2(一次巻線N1,二次巻線N2)、一次側直列共振コンデンサC1、整流ダイオードDO3,D04、平滑コンデンサCO2を備え、上記第1コンバータ部201と同様の接続態様による構成を採る。
【0045】
また、第3コンバータ部203も、ハーフブリッジ結合されたスイッチング素子Q5,Q6、クランプダイオードDD5,DD6、ゲート−ソース間抵抗RG5,RG6、コントロールIC2,絶縁コンバータトランスPIT−3(一次巻線N1,二次巻線N2)、一次側直列共振コンデンサC1を備え、第1コンバータ部201と同様の接続態様による一次側構成を採る。
但し、第3コンバータ部203の絶縁コンバータトランスPIT−3の二次側においては、図示するようにして、二次巻線N2に対して整流ダイオードDO5,D06,D07,D08及び平滑コンデンサCO3,CO4を接続していることで、整流ダイオードDO5,D06及び平滑コンデンサCO3から成る両波整流回路と、整流ダイオードDO7,D08及び平滑コンデンサCO4から成る両波整流回路との2組の両波整流回路が形成されることになる。
整流ダイオードDO5,D06及び平滑コンデンサCO3から成る両波整流回路によっては二次側直流出力電圧EO3が生成される。整流ダイオードDO7,D08及び平滑コンデンサCO4から成る両波整流回路によっては、二次側直流出力電圧EO3よりも低圧レベルの二次側直流出力電圧E04が生成される。
【0046】
ここで、第1コンバータ部201の二次側直流出力電圧EO1が対応する負荷電力は300W、第2コンバータ部202の二次側直流出力電圧EO2が対応する負荷電力は200W、第3コンバータ部203の二次側直流出力電圧EO3,E04により対応する負荷電力は100Wとなっており、これにより、総合的に負荷電力Po=600W以上に対応可能に構成されているものである。
【0047】
【発明が解決しようとする課題】
これまでの説明から分かるように、先行技術として図9に示した電源回路は、従来から知られている図6及び図8に示した構成を基本とするアクティブフィルタを実装して構成されている。また、図9に示す回路の場合には、アクティブフィルタの後段に対して、3つの電流共振形コンバータを並列に接続している。
このような構成を採ることによって、力率改善を図っている。また、負荷電力600W以上の条件の下で、商用交流電源AC100V系とAC200V系とで動作する、いわゆるワイドレンジ対応としている。
【0048】
しかしながら、上記図9に示した構成による電源回路では次のような問題を有している。
図9に示す電源回路における電力変換効率としては、前段のアクティブフィルタに対応するAC−DC電力変換効率(ηAC→DC)と、後段の電流共振形コンバータ(第1、第2、第3コンバータ部201,202,203)のDC−DC電力変換効率(ηDC→DC)とを総合的したものとなる。
【0049】
ここで、第1、第2、第3コンバータ部201,202,203におけるDC−DC電力変換効率(ηDC→DC)は、96%程度である。
また、アクティブフィルタにおけるAC−DC電力変換効率(ηAC→DC)は、交流入力電圧VAC=100V時では、94%、交流入力電圧VAC=230W時では97%となる。
従って、総合電力変換効率としては、交流入力電圧VAC=100V時では、
94%×96%=90.2%
となる。また、交流入力電圧VAC=230V時では、
97%×96%=93.1%
となる。
また、これに対応して、交流入力電力は、交流入力電圧VAC=100V時では665.2W、交流入力電力230V時では、644.5Wとなる。
つまり、交流入力電圧VAC=230V(AC100V系)時に対して、交流入力電圧VAC=100V(AC200V系)時においては、アクティブフィルタ回路側における電力変換効率が低下して、総合効率が低下してしまう。
【0050】
また、図9に示す回路では、上記した電力変換効率の特性を下回ることが無いように、アクティブフィルタにおけるAC−DC電力変換効率(ηAC→DC)ついては、例えば交流入力電圧VAC=100V〜230Vの範囲で、94%〜97%で維持されるように設計する必要がある。
また、アクティブフィルタ回路では、スイッチング素子Q11,Q12,Q13、及び高速リカバリ型の整流ダイオード[D10//D10]がスイッチング動作を行うことになるが、これらのスイッチング動作は、dv/di,di/dtによるもので、ハードスイッチング動作であることから、ノイズの発生レベルが非常に大きいため、比較的重度のノイズ抑制対策が必要となる。
これらの必要性から、図9に示す電源回路のアクティブフィルタとしては、先ず商用交流電源ACを整流する整流回路系において、ブリッジ整流回路Di1,Di2の2組を備える必要がある。また、2組のパワーチョークコイル(PCC1、PCC2)を備える必要がある。さらに、スイッチングのための半導体素子については、3組のスイッチング素子Q11,Q12,Q13を並列接続したうえで、トーテムポール回路により駆動するとともに、2本の高速リカバリ型の整流ダイオードD10,D10を並列接続して設ける構成を採らなければならない。そして、これらの半導体素子に対しては、大型の放熱板を取り付ける必要もある。
さらに、図9に示す回路では、商用交流電源ACのラインに対して、2組のラインフィルタートランスLFTと、3組のアクロスコンデンサによるラインノイズフィルタを形成している。つまり、2段以上のラインノイズフィルタが必要となっている。
また、整流出力ラインに対しては、1組のチョークコイルLNと、3組のフィルタコンデンサCNから成るノーマルモードノイズフィルタ4を設けている。さらに、整流用の高速リカバリ型のダイオードD10//D10の並列回路に対しては、RCスナバ回路を設けている。特に、図9の回路のように重負荷に対応する場合、RCスナバ回路を形成する抵抗Rsnは、セメント抵抗であり大型である。
このようにして、実際の回路としては、非常に多くの部品点数によるノイズ対策が必要であり、コストアップ及び電源回路基板の実装面積の大型化を招いている。
【0051】
また、前述もしたように、図9に示す回路では、交流入力電圧VACが100V以下の条件ではスイッチング素子に流れるドレイン電流(スイッチング出力電流)のピークレベルが上昇するので、MOS−FETのスイッチング素子としては、スイッチング素子Q11,Q12,Q13の3本を並列接続して信頼性を確保する必要が生じる。
このようにして、図9に示す回路ではスイッチング素子を3本並列接続している。しかしながら、これに対して、汎用ICとしてのアクティブフィルタコントロール回路20は、ドライブ信号の出力端子として、端子T2の1つしか備えていない。このために、アクティブフィルタコントロール回路20からのドライブ信号出力を分岐して各スイッチング素子Q11,Q12,Q13に印加する必要があるが、そのままでは電力が不足して高い信頼性でもってスイッチング素子を駆動することが難しい。そこで、図9にも示したように、トランジスタQ21,Q22を備えたトーテムポール回路が必要となるが、これによっても、部品点数が増加していることになる。
【0052】
さらに、汎用ICとしてのアクティブフィルタコントロール回路20によって動作するスイッチング素子Q11,Q12,Q13のスイッチング周波数は50KHzであるのに対して、後段の電流共振形コンバータのスイッチング周波数は70KHz〜150KHzの範囲となっている。これにより、1次側アース電位が干渉しあって、電源回路としての動作が不安定になりやすいという問題も有している。
【0053】
【課題を解決するための手段】
そこで、本発明は上記した課題を考慮して、スイッチング電源回路として次のように構成する。
つまり、商用交流電源を等倍電圧整流動作により整流平滑化して、上記商用交流電源レベルの等倍に対応するレベルの直流入力電圧を生成する整流回路と、直流入力電圧を入力して動作するスイッチングコンバータ部を複数備える。
そして、上記複数のスイッチングコンバータ部の少なくとも1つは、直流入力電圧を入力してスイッチング動作を行うものとされ、ハイサイドのスイッチング素子と、ローサイドのスイッチング素子とをハーフブリッジ結合して形成される第1のハーフブリッジ回路と、第2のハーフブリッジ回路を備え、これら第1のハーフブリッジ回路と第2のハーフブリッジ回路とを、直流入力電圧と一次側アース間に対して並列に接続することで形成される、フルブリッジ結合のスイッチング手段と、各スイッチング素子をスイッチング駆動するスイッチング駆動手段を備える。
また、少なくとも、スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、この一次巻線に得られたスイッチング出力としての交番電圧が励起される二次巻線とを巻装して形成される絶縁コンバータトランスを備える。
また、少なくとも、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、一次巻線に直列接続された一次側直列共振コンデンサのキャパシタンスとによって形成され、スイッチング手段の動作を電流共振形とする一次側直列共振回路と、各ハーフブリッジ回路を形成する2つのスイッチング素子のうち、一方のスイッチング素子に対して並列接続された部分電圧共振コンデンサのキャパシタンスと、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、各スイッチング素子がターンオン及びターンオフするタイミングに応じてのみ電圧共振動作が得られる一次側部分電圧共振回路を備える。
また、絶縁コンバータトランスの二次巻線に得られる交番電圧を入力して、整流動作を行うことで二次側直流出力電圧を生成するように構成された直流出力電圧生成手段と、二次側直流出力電圧のレベルに応じて上記スイッチング駆動手段を制御して、上記スイッチング手段のスイッチング周波数を可変することで、二次側直流出力電圧に対する定電圧制御を行うように構成された定電圧制御手段を備える。
また、商用交流電源のレベルに応じて、スイッチング手段のスイッチング動作を、フルブリッジ結合されたスイッチング素子によりオン/オフ動作を行うフルブリッジ動作と、ハーフブリッジ結合されたスイッチング素子によりオン/オフ動作を行うハーフブリッジ動作とに切り換える切換制御手段を備える。
そして、絶縁コンバータトランスの一次側に巻装した三次巻線に励起される交番電圧を利用して整流電流成分を断続して、整流回路における整流電流経路に対して供給するように構成される力率改善回路とを備える。
また、スイッチング駆動手段は、各スイッチング素子をスイッチング駆動するためのドライブ信号として、互いに180°の位相差を有するとされる波形による、所要の周波数に応じた第1のドライブ信号と第2のドライブ信号を生成して出力するドライブ信号生成回路と、第1のドライブ信号に基づいて、第1のハーフブリッジ回路のハイサイドのスイッチング素子と、第2のハーフブリッジ回路のローサイドのスイッチング素子が同じオン/オフタイミングとなるようにスイッチング駆動する第1の駆動回路を備える。また、第2のドライブ信号に基づいて、第1のハーフブリッジ回路のローサイドのスイッチング素子と、第2のハーフブリッジ回路のハイサイドのスイッチング素子が同じオン/オフタイミングとなるようにスイッチング駆動する第2の駆動回路を備える。
【0054】
上記構成によると、本発明のスイッチング電源回路は、重負荷の条件に対応するのにあたって、整流平滑電圧(直流入力電圧)を入力して動作する複数のスイッチングコンバータ部が複数備えられる。
そして、各スイッチングコンバータ部としては、フルブリッジ結合方式による電流共振形コンバータに対して、部分電圧共振回路を組み合わせた構成を採っていることになる。
また、力率改善は、絶縁コンバータトランスに巻装した三次巻線に伝達されたスイッチング出力を整流電流経路に対して電圧帰還して整流電流を断続し、これにより交流入力電流の導通角を拡大して力率改善を図る構成が採られる。
そして、ワイドレンジ対応とするのにあたっては、整流回路は等倍電圧整流動作により直流入力電圧を生成する構成としたうえで、スイッチングコンバータ部においては、商用交流電源レベルに応じて、ハーフブリッジ動作とフルブリッジ動作とで切り換えが行われるように構成される。
これにより、例えば力率改善回路を備える電源回路としてワイドレンジ対応の構成とするのにあたっては、スイッチングコンバータへの直流入力電圧の安定化を図るアクティブフィルタを備える必要は無いこととなる。
【0055】
【発明の実施の形態】
図1は、本発明の第1の実施の形態としての電源回路の構成例を示している。この図に示す電源回路は、先行技術として図9に示した回路と同様に、負荷電力Po=600W以上に対応可能で、かつ、商用交流電源AC100V系とAC200V系とで動作するワイドレンジ対応としての構成を採る。
【0056】
この図に示す電源回路においては、商用交流電源ACに対して、1組のラインフィルタトランスLFTと2本のアクロスコンデンサCL,CLから成るラインノイズフィルタが備えられる。
【0057】
この場合、商用交流電源から整流平滑電圧Ei(直流入力電圧)を生成する整流回路系は、ブリッジ整流回路Di1,Di2と、1本の平滑コンデンサCiを備えて成る。ブリッジ整流回路Di1,Di2は、それぞれ、4本の低速リカバリ型の整流ダイオードを接続して形成される。
【0058】
ブリッジ整流回路Di1の正極入力端子と負極入力端子は、それぞれ、商用交流電源ACの正/負の各ラインとの接続点に対して接続される。また、ブリッジ整流回路Di1の正極出力端子は、後述する第1コンバータ部101の力率改善回路3−1を形成するとされる低速リカバリ型のダイオードD2を介して、平滑コンデンサCiの正極端子に対して接続される。負極出力端子は一次側アースに接続される。
【0059】
ブリッジ整流回路Di2も同様にして、正極入力端子と負極入力端子の各々が商用交流電源ACの正/負の各ラインとの接続点に対して接続される。また、正極出力端子は、後述する第2コンバータ部102及び第3コンバータ部103の各力率改善回路3−2,3−3に対して共通の構成部位となる低速リカバリ型のダイオードD2Aを介して、平滑コンデンサCiの正極端子に対して接続される。負極出力端子は一次側アースに接続される。
つまり、図1に示す回路では、商用交流電源ACを整流するためのブリッジ整流回路を2段備え、商用交流電源ACのラインに対して並列に接続しているものである。
【0060】
このような整流回路系(整流平滑回路)の構成によると、平滑コンデンサCiには、ブリッジ整流回路Di1及びDi2の全波整流動作によって整流電流が充放電されることになって、平滑コンデンサCiの両端電圧として整流平滑電圧Eiが得られることになる。この整流平滑電圧Eiは、交流入力電圧VACの等倍に対応するレベルを有している。つまり等倍電圧整流動作により直流入力電圧を得るようにしており、この直流入力電圧を後段の各コンバータ部(101,102,103)に入力する。
【0061】
図1に示す回路において、平滑コンデンサCiの両端電圧として得られる直流入力電圧(整流平滑電圧Ei)を入力して動作するスイッチングコンバータとしては、図示するようにして第1コンバータ部101,第2コンバータ部102,第3コンバータ部103の3つが備えられる。これらの第1コンバータ部101,第2コンバータ部102,第3コンバータ部103は、直流入力電圧(整流平滑電圧Ei)に対して並列となるようにして多段接続される。
【0062】
第1コンバータ部101,第2コンバータ部102,第3コンバータ部103は、それぞれ他励式のフルブリッジ結合方式による電流共振形コンバータに対して、一次側部分電圧共振回路を備えた複合共振形コンバータとしての構成を採る。また、電圧帰還方式による力率改善回路(3−1,3−2,3−3)を備えて力率改善を図るようにも構成される。
【0063】
ここで、第1コンバータ部101の構成について説明する。
この第1コンバータ部101は、電流共振形コンバータとしての基本構成を採る。そして、そして、フルブリッジ結合方式であることに対応して、4石のスイッチング素子Q1,Q2,Q3,Q4を備える。また、この場合には他励式とされることに対応して、これらスイッチング素子Q1〜Q4には、電圧駆動タイプであるMOS−FETを選定している。
【0064】
スイッチング素子Q1のドレインは、整流平滑電圧Ei(直流入力電圧)のラインと接続される。スイッチング素子Q1のソースは、スイッチング素子Q2のドレインと接続される。スイッチング素子Q2のソースは一次側アースに対して接続される。
つまり、スイッチングQ1,Q2は、スイッチング素子Q1がハイサイドで、スイッチング素子Q2がローサイドとなるように、ハーフブリッジ結合されるようにして直列に接続され、これにより、1組のハーフブリッジ回路(第1のハーフブリッジ回路)を形成している。
【0065】
同様にして、スイッチング素子Q3のドレインは、整流平滑電圧Ei(直流入力電圧)のラインと接続され、ソースは、スイッチング素子Q4のドレインと接続される。スイッチング素子Q4のソースは一次側アースに対して接続される。
つまり、スイッチングQ3,Q4については、スイッチング素子Q3がハイサイドで、スイッチング素子Q4がローサイドとなるようにしてハーフブリッジ結合して接続され、もう1組のハーフブリッジ回路(第2のハーフブリッジ回路)を形成する。
このような接続態様に依れば、スイッチング素子[Q1,Q2]の組と、スイッチング素子[Q3,Q4]の組とによる2組のハーフブリッジ回路が、直流入力電圧(Ei)のラインと一次側アース間に対して並列に挿入されていることになる。これにより、フルブリッジ結合方式としてのスイッチング回路系が形成されることになる。
【0066】
また、スイッチング素子Q1のドレイン−ソース間には、クランプダイオードDD1が並列に接続される。クランプダイオードDD1のアノード、カソードは、それぞれ、スイッチング素子Q1のソース、ドレインに対して接続される。このクランプダイオードDD1は、スイッチング素子Q1と共に1組のスイッチング回路を形成し、スイッチング素子Q1がターンオンするときの逆方向電流を流す経路を形成する。
同様の接続態様により、スイッチング素子Q2,Q3,Q4に対しても、それぞれ、クランプダイオードDD2,DD3,DD4が並列に接続される。
【0067】
また、スイッチング素子Q1のゲート−ソース間には、ゲート−ソース間抵抗R12が接続される。同様に、スイッチング素子Q2,Q3,Q4に対しても、ゲート−ソース間抵抗R22,R32,R42が接続される。
【0068】
また、各ハーフブリッジ回路におけるローサイドのスイッチング素子Q2,Q4のドレイン−ソース間に対しては、それぞれ並列に、部分共振コンデンサCp1,Cp2が接続されている。
部分共振コンデンサCp1,Cp2のキャパシタンスと、後述する絶縁コンバータトランスPIT−1の一次巻線N1の漏洩インダクタンス成分L1によっては、それぞれ並列共振回路(部分電圧共振回路)を形成する。
そして、このようにして、部分電圧共振回路が形成されることによっては、スイッチング素子Q1〜Q4がターンオン/ターンオフする短期間にのみ電圧共振する部分電圧共振動作が得られる。
なお、これらスイッチング素子Q1〜Q4についてのスイッチング駆動回路系の構成については後述する。
【0069】
絶縁コンバータトランスPIT−1はスイッチング素子Q1〜Q4のスイッチング出力を二次側に伝送する。
絶縁コンバータトランスPIT−1の構造としては、ここでの図示は省略するが、例えばEE型コアに対して、一次巻線N1及び二次巻線N2を、一次側と二次側とに対応して形成された分割領域の各々に巻装して構成される。また、この場合の絶縁コンバータトランスPIT−1においては、図示するように、一次側に三次巻線N3も巻装される。この場合の三次巻線N3は、後述する力率改善回路3−1を形成する。
【0070】
絶縁コンバータトランスPIT−1の一次巻線N1の一端は、直列共振コンデンサC1を介してスイッチング素子Q1のソースとスイッチング素子Q2のドレインの接続点(スイッチング出力点)に接続される。また一次巻線N1の他端は、スイッチング素子Q3のソースとスイッチング素子Q4のドレインの接続点(スイッチング出力点)に接続される。
【0071】
そして、上記直列共振コンデンサC1のキャパシタンスと、一次巻線N1のインダクタンス成分L1を含む絶縁コンバータトランスPIT−1の漏洩インダクタンス成分(L1)によっては一次側直列共振回路が形成される。
フルブリッジ結合方式では、後述するようにして、スイッチング素子[Q1,Q4]の組と、スイッチング素子[Q2,Q3]の組が交互にオン/オフするタイミングでスイッチング動作するが、上記のようにして一次巻線N1−直列共振コンデンサC1から成る一次側直列共振回路が、スイッチング出力点と接続されていることで、この一次側直列共振回路には、スイッチング素子Q1〜Q4のスイッチング出力が伝達されることになる。そして、このスイッチング出力に応じて一次側直列共振回路が共振動作を行うことで、電流共振形としての動作が得られる。この電流共振形としての動作に応じて、一次巻線N1には、共振波形に近い一次巻線電流I1が得られることとなる。
【0072】
このようにして、本実施の形態のスイッチングコンバータ部としては、電流共振形としての動作と、前述した部分電圧共振動作とが複合的に得られていることになる。つまり、複合共振形コンバータとしての構成が採られている。
【0073】
また、絶縁コンバータトランスPIT−1の二次巻線N2には、上記一次巻線N1に伝達されるスイッチング出力に応じて励起された交番電圧が発生する。
この場合、二次巻線N2に対しては、センタータップが設けられている。このセンタータップは二次側アースに接続される。そのうえで、図示するようにして、二次巻線N2に対して、2本の整流ダイオードDO1,DO2、及び平滑コンデンサCoを接続することで、両波整流回路が形成される。この両波整流回路が、二次巻線N2に励起された交番電圧を入力して整流動作を行うことによって、平滑コンデンサCOの両端電圧として、二次側直流出力電圧EO1が得られる。
二次側直流出力電圧EO1は、図示しない負荷に対して供給される。さらに、この二次側直流出力電圧EO1は、図示するように制御回路1のための検出電圧としても分岐して入力される。
【0074】
制御回路1は、例えば二次側の直流出力電圧EO1のレベルに応じてそのレベルが可変される電流又は電圧を制御出力として得る。この制御出力は、コントロールIC2の制御端子Vcに対して入力される。
コントロールIC2では、後述するようにして発振信号を生成するとともに、この発振信号を利用して、スイッチング素子を他励式により駆動するためのハイサイド用とローサイド用のドライブ信号を出力する。そして、このドライブ信号によって、スイッチング素子Q1〜Q4が所要のスイッチングタイミングによりスイッチング駆動されることになる。
そして、コントロールIC2では、制御端子Vcに入力された制御出力レベルに応じて、内部で生成する発振信号の周波数を可変するように動作する。これによって、ドライブ信号の周波数が制御出力レベルに応じて可変されることになる。つまり、コントロールIC2では、制御端子Vcに入力された制御出力レベルに応じて、スイッチング素子Q1〜Q4のスイッチング周波数を可変制御するように動作する。
スイッチング周波数が可変されることによっては、直列共振回路における共振インピーダンスが変化することになる。このようにして共振インピーダンスが変化することによっては、一次側の直列共振回路の一次巻線N1に供給される電流量が変化して二次側に伝送される電力も変化することになる。これにより、二次側出力電圧が変化することとなって定電圧制御が図られることになる。
【0075】
続いては、第1コンバータ部101における、スイッチング素子Q1〜Q4をスイッチング駆動するためのスイッチング駆動回路系について説明する。本実施の形態のスイッチング駆動回路系は、主として、1つのコントロールIC2と、2組のドライブトランスCDT−1,CDT−2を備えて構成される。
コントロールIC2は、電流共振形コンバータを他励式により駆動するための発振回路、制御回路、及び保護回路等を備えて構成されるもので、内部にバイポーラトランジスタを備えたアナログIC(Integrated Circuit)とされる。
【0076】
このコントロールIC2は、電源入力端子Vccに入力される直流電圧(18V)により動作する。また、このコントロールIC2は、アース端子Eにより一次側アースに接地させるようにしている。
【0077】
そして、コントロールIC2においては、スイッチング素子に対してドライブ信号(ゲート電圧)を出力するための端子として、2つのドライブ信号出力端子VGH,VGLが備えられる。
ドライブ信号出力端子VGHからは、ハイサイドのスイッチング素子をスイッチング駆動するためのドライブ信号(第1のドライブ信号)が出力され、ドライブ信号出力端子VGLからは、ローサイドのスイッチング素子をスイッチング駆動するためのドライブ信号(第2のドライブ信号)が出力される。
そして、この場合には、ドライブ信号出力端子VGHは、ゲート抵抗R11を介してハイサイドのスイッチング素子Q1のゲートと接続される。また、分岐して、コンデンサC3B−R3Bの直列接続を介してドライブトランスCDT−2の一次巻線N21の一端に接続される。一次巻線N21の他端は、ブートストラップ用の端子Vsに対して接続される。
これにより、ドライブ信号出力端子VGHから出力されるドライブ信号は、スイッチング素子Q1のゲートに対して出力されると共に、CDT−2の一次巻線N21にも出力されることになる。
【0078】
また、ドライブ信号出力端子VGLは、ゲート抵抗R21を介してハイサイドのスイッチング素子Q2のゲートと接続される。また、分岐して、コンデンサC3A−R3Aの直列接続を介して、ドライブトランスCDT−1の一次巻線N11の一端に接続される。一次巻線N11の他端は、一次側アースに対して接続される。これにより、ドライブ信号出力端子VGLから出力されるドライブ信号は、スイッチング素子Q2のゲートに対して出力されると共に、CDT−1の一次巻線N11にも出力されることになる。
【0079】
また、この図では図示を省略しているが、コントロールIC2の端子Vsに対しては、外付けの回路として、1組のブートストラップ回路が備えられる。このブートストラップ回路が設けられることで、後述するようにして、ハイサイドのスイッチング素子Q1に対して印加されるドライブ信号(ゲート電圧VGH1)は、スイッチング素子Q1を適正にドライブ可能なレベルとなるように、レベルシフトが行われることになる。
【0080】
ドライブトランスCDT−1は、スイッチング素子Q3をスイッチング駆動するために設けられるもので、図示するようにして、一次巻線N11と二次巻線N12とが巻装される。
先の説明によると、一次巻線N11には、コントロールIC2のドライブ信号出力端子VGLから出力されるドライブ信号が伝送されてくることになる。そして、ドライブトランスCDT−1においては、この一次巻線N11に得られたドライブ信号を、トランス結合を介して、二次巻線N12に励起させるようにして伝達することになる。
【0081】
二次巻線N12の一端は、ゲート抵抗R31を介して、スイッチング素子Q3のゲートに接続され、他端は、スイッチング素子Q3のソースと、スイッチング素子Q4のドレインとの接続点に対して接続される。
【0082】
このようなドライブトランスCDT−1の二次側における接続形態によると、コントロールIC2のドライブ信号出力端子VGLから出力されるドライブ信号として、ドライブトランスCDT−1の一次巻線N11に出力されたドライブ信号は、ドライブトランスCDT−1のトランス結合を介して、スイッチング素子Q3のゲートに印加されることになる。
そして、ドライブ信号出力端子VGLから出力されるドライブ信号は、先にも述べたように、ドライブトランスを介することなくスイッチング素子Q2のゲートにも印加される。
従って、ドライブ信号出力端子VGLから出力されるドライブ信号は、スイッチング素子Q2,Q3に対して共通に出力されるということがいえる。つまり、ドライブ信号出力端子VGLから出力されるドライブ信号に基づいてスイッチング素子を駆動する駆動回路系(第2の駆動回路)としては、スイッチング素子Q2,Q3を駆動する構成を採っているものである。
【0083】
一方、ドライブトランスCDT−2は、スイッチング素子Q4をスイッチング駆動するために設けられるもので、一次巻線N21と二次巻線N22とが巻装される。
前述したように、ドライブトランスCDT−2の一次巻線N21には、コントロールIC2のドライブ信号出力端子VGHから出力されるドライブ信号が伝送される。ドライブトランスCDT−2においては、この一次巻線N21に得られたドライブ信号を、トランス結合を介して二次巻線N22に伝達する。
二次巻線N22の一端は、ゲート抵抗R41を介して、スイッチング素子Q4のゲートに接続され、他端は、一次側アースに対して接続される。
【0084】
このようなドライブトランスCDT−2の二次側における接続形態によれば、ドライブ信号出力端子VGHから出力されるドライブ信号は、ドライブトランスCDT−2のトランス結合を介して一次側から二次側に伝送され、スイッチング素子Q4のゲートに印加される構成が採られていることになる。
また、ドライブ信号出力端子VGHから出力されるドライブ信号は、ドライブトランスを介することなく、スイッチング素子Q1のゲートにも印加されるから、ドライブ信号出力端子VGHから出力されるドライブ信号は、スイッチング素子Q1,Q4に対して共通に出力されていることとなる。つまり、ドライブ信号出力端子VGHから出力されるドライブ信号に基づいてスイッチング素子を駆動する駆動回路系(第1の駆動回路)としては、スイッチング素子Q1,Q4を駆動する構成となっている。
【0085】
ここで、上記ドライブトランスCDT−1,CDT−2の構造例について、図2及び図3を参照して説明しておく。
先ず図2に示すドライブトランスCDT(CDT−1,CDT−2)は、フェライト材によるE型コアCR1、CR2を互いの磁脚が対向するように組み合わせたEE型コアを備える。
そして、一次側と二次側の巻装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビンBが備えられる。このボビンBの一方の巻装部に対して一次巻線(N11,N21)が巻装される。また、他方の巻装部に対して二次巻線(N12,N22)が巻装される。このようにして一次巻線及び二次巻線が巻装されたボビンBを上記EE型コア(CR1,CR2)に取り付けることで、一次側巻線及び二次側巻線とがそれぞれ異なる巻装領域により、EE型コアの中央磁脚に巻装される状態となる。このようにしてドライブトランスCDT全体としての構造が得られる。
また、この場合のEE型コアにおいては、中央磁脚に対してはギャップは形成しないものとしている。これによって、所要の結合係数による密結合の状態が得られるようにしている。
【0086】
また、ドライブトランスCDT(CDT−1,CDT−2)としては、図3に示すようにして、U型コアを用いた構造とすることもできる。
この図に示すドライブトランスCDTは、2つのU型コアCR11,CR12を組み合わせてU−U型コアを形成する。この際、U型コアCR11,CR12の各磁脚が対向する面に対しては、ギャップを形成せずに、そのまま磁脚の対向面どうしを接触させている。
そして、ボビンBに対して、図示するようにして一次巻線(N11,N21)と、二次巻線(N12,N22)とを互いに分割された巻装部に巻装した上で、上記のようにして形成されるU−U型コアの一方の磁脚に対して、取り付けるようにされる。
【0087】
続いて、これまでの説明のようにして構成されるスイッチング駆動回路系による、スイッチング素子Q1〜Q4のスイッチング駆動動作について説明する。
本実施の形態では、後述するようにして、交流入力電圧VAC(商用交流電源AC)のレベルに応じて、フルブリッジ結合方式によるスイッチング動作と、ハーフブリッジ結合方式によるスイッチング動作とで切り換えが行われる。しかしここでは、基本的な動作として、フルブリッジ結合方式の場合に対応して、スイッチング素子Q1〜Q4の全てをスイッチング駆動するときの動作について説明する。
【0088】
コントロールIC2では、内部の発振回路により所要の周波数の発振信号を生成する。なお、この発振回路は、後述するようにして制御回路1から端子Vcに入力される制御出力のレベルに応じて、発振信号の周波数を可変するようにされている。
そして、コントロールIC2では、上記発振回路にて生成された発振信号を利用して、ハイサイド用のドライブ信号と、ローサイド用のドライブ信号を生成する。そして、ハイサイド用のドライブ信号をドライブ信号出力端子VGHから出力し、ローサイド用のドライブ信号をドライブ信号出力端子VGLから出力するようにされる。
【0089】
上記のようにしてドライブ信号出力端子VGH,VGLから出力されるドライブ信号による、スイッチング素子Q1〜Q4のスイッチング駆動タイミングについて、図4を参照して説明する。図4には、スイッチング素子Q1〜Q4の各ゲート−ソース間電圧が示されている。
ここで先ず、図4(a)と図4(b)を参照して、ドライブ信号出力端子VGHから出力されるハイサイド用のドライブ信号と、ドライブ信号出力端子VGLから出力されるローサイド用のドライブ信号との関係に応じた、スイッチング素子Q1、Q2のスイッチングタイミングについて説明しておく。
【0090】
スイッチング素子Q1に対しては、ドライブ信号出力端子VGHから出力されるハイサイド用のドライブ信号がゲート抵抗R11を介して印加される。これによって、スイッチング素子Q1のゲート−ソース間電圧VGH1としては、このハイサイド用のドライブ信号に対応した波形が得られることになる。
つまり、図4(a)に示すようにして、1スイッチング周期内において、正極性による矩形波のパルスが発生する期間と、0Vとなる期間が得られることになる。
そして、この図4(a)に示されるゲート−ソース間電圧VGH1によって、スイッチング素子Q1は、先ず、1スイッチング周期内において、正極性の矩形波パルスが得られるタイミングでオン状態となるようにされる。つまり、スイッチング素子Q1がオンとなるには、ゲート閾値電圧(≒5V)以上の適切なレベルの電圧が印加されることが必要である。上記正極性のパルスとしてのゲート−ソース間電圧VGH1は10Vと成るように設定されているから、この正極性のパルスが印加される期間に対応してオンとなる状態が得られることになる。そして、ゲート−ソース間電圧VGH1が0Vでゲート閾値電圧以下となると、オフ状態に切り換わることになる。このようなタイミングにより、スイッチング素子Q1は、オン/オフするようにしてスイッチング動作を行うことになる。
【0091】
一方、スイッチング素子Q2に対しては、ドライブ信号出力端子VGLから出力されるローサイド用のドライブ信号が、ゲート抵抗R21を介して印加されるようになっている。このドライブ信号に応じては、図4(b)に示す波形によるスイッチング素子Q2のゲート−ソース間電圧VGL1が得られる。
つまり、ゲート−ソース間電圧VGL1は、図4(a)に示したスイッチング素子Q1のゲート−ソース間電圧VGH1と同じ波形とされたうえで、タイミングとしては、ゲート−ソース間電圧VGH1に対して180°の位相差を有した波形が得られているものである。このことから、スイッチング素子Q2は、スイッチング素子Q1と交互にオン/オフするタイミングによりスイッチング駆動されることになる。
また、図4(a)(b)によると、スイッチング素子Q1がターンオフしてスイッチング素子Q2がターンオンするまでの間と、スイッチング素子Q2がターンオフして、スイッチング素子Q1がターンオンするまでの間には期間tdが形成されるようになっている。
【0092】
この期間tdは、スイッチング素子Q1(Q4),Q2(Q3)が共にオフとなるデッドタイムである。このデッドタイムとしての期間tdは、部分電圧共振動作として、スイッチング素子Q1〜Q4がターンオン/ターンオフするタイミングでの短時間において、部分共振コンデンサCp1,Cp2における充放電の動作が確実に得られるようにすることを目的として形成している。そして、このような期間tdとしての時間長は、例えばコントロールIC2側で設定することができるようになっており、コントロールIC2では、設定された時間長による期間tdが形成されるように、ドライブ信号出力端子VGH,VGLから出力すべきドライブ信号についてのパルス幅のデューティ比を可変する。
【0093】
続いては、スイッチング動作として、上記したスイッチング素子Q1,Q2のオン/オフタイミングの関係が得られていることを前提として、スイッチング素子Q3,Q4のオン/オフタイミングについて説明する。
先の説明によると、ドライブ信号出力端子VGHから出力されるハイサイド用のドライブ信号は、スイッチング素子Q1のゲートに印加されると共に、ドライブトランスCDT−2のトランス結合を介するようにして、スイッチング素子Q4に対しても印加されることになる。
そして、上記ハイサイド用のドライブ信号が、ドライブトランスCDT−2のトランス結合を介して一次側から二次側に伝送されることによっては、二次側で得られるドライブ信号は、0レベルを基準に正/負に反転する波形となって得られる。これに応じて、ドライブトランスCDT−2の二次巻線側からドライブ信号が印加されるスイッチング素子Q4のゲート−ソース間電圧VGH2は、図4(c)に示すものとなる。
【0094】
つまり、1スイッチング周期内において、正極性の+10Vの矩形波パルスが得られる期間と、負極性による−10Vの矩形波パルスとなる期間が得られる。ここで、正極性の+10Vの矩形波パルスが得られる期間は、図4(a)のゲート−ソース間電圧VGH1が正極性の矩形パルスが得られる期間と同一となる。また、負極性による−10Vの矩形波パルスとなる期間は、図4(a)のゲート−ソース間電圧VGH1が0レベルとなる期間と同一となる。
そして、このような波形のゲート−ソース間電圧VGH2が得られることによっては、スイッチング素子Q4は、1スイッチング周期内において、正極性の矩形パルスが得られている期間においてオン状態となるようにされる。一方、負極性の矩形パルスが得られている期間においてオフ状態となるようにされる。従って、スイッチング素子Q4のオン/オフタイミングは、図4(a)のゲート−ソース間電圧VGH1に対応するスイッチング素子Q1と同様となる。つまり、スイッチング素子Q1,Q4は、同じタイミングでオン/オフするようにスイッチング駆動される。
【0095】
また、スイッチング素子Q3については、ドライブ信号出力端子VGLから出力されるローサイド用のドライブ信号(ゲート電圧)が、ドライブトランスCDT−1を介するようにして印加されていることになる。
このローサイド用のドライブ信号についても、ドライブトランスCDT−1のトランス結合を介して一次側から二次側に伝送されることで、0レベルを基準に正/負に反転する波形の信号となって二次側で得られることになる。このため、スイッチング素子Q3のゲート−ソース間電圧VGL2は、図4(d)に示すようにして、1スイッチング周期内において、正極性の+10Vの矩形波パルスとなる期間と、負極性による−10Vの矩形波パルスとなる波形が得られる。これに応じて、スイッチング素子Q3は、1スイッチング周期内において、正極性の矩形パルスが得られている期間においてオン状態となり、負極性の矩形パルスが得られている期間においてオフ状態となるようにスイッチング動作を行うことになる。
そして、このオン/オフタイミングは、図4(b)のゲート−ソース間電圧VGL1に対応するスイッチング素子Q2と同様となるものであり、従って、スイッチング素子Q3は、スイッチング素子Q2と同じタイミングでオン/オフするようにスイッチング駆動されることになる。
【0096】
このようにして、本実施の形態の駆動回路系によっては、フルブリッジ結合方式により、スイッチング素子[Q1,Q4]の組と、スイッチング素子[Q2,Q3]の組とが交互にオン/オフするようにしてスイッチング駆動させることができる。
このときのスイッチング動作として、スイッチング素子[Q1,Q4]の組がオンとなっているときには、出力として、スイッチング素子Q1のドレイン−ソース→直列共振コンデンサC1→一次巻線N1→スイッチング素子Q4のドレイン−ソース→一次側アースの経路で電流が流れる。
また、スイッチング素子[Q2,Q3]の組がオンとなっているときには、出力として、スイッチング素子Q3のドレイン−ソース→一次巻線N1→直列共振コンデンサC1→スイッチング素子Q2のドレイン−ソース→一次側アースの経路で電流が流れる。そして、この動作が繰り返されるのに応じて、一次側直列共振回路(C1−N1)では共振動作が得られることになり、絶縁コンバータトランスの一次側巻線N1に共振電流波形に近いドライブ電流を供給することになる。
【0097】
また、上記のようにしてスイッチング素子[Q1,Q4]の組がターンオフ/ターンオンするタイミングでは、スイッチング素子Q4に対して接続された並列共振コンデンサCp2が、自身のキャパシタンスと一次巻線N1のリーケージインダクタンス成分L1によって並列共振回路を形成し、電圧共振動作を行う。つまり、スイッチング素子[Q1,Q4]の組のターンオフ/ターンオン時にのみ電圧共振となる部分電圧共振動作が得られる。
同様にして、スイッチング素子[Q2,Q3]の組がターンオフ/ターンオンするタイミングでは、スイッチング素子Q2に対して接続された並列共振コンデンサCp1のキャパシタンスと一次巻線N1のリーケージインダクタンス成分L1によって並列共振回路が形成される。そして、スイッチング素子[Q2,Q3]の組のターンオフ/ターンオン時において部分電圧共振動作が得られる。
【0098】
このようにして、本実施の形態の第1コンバータ部101では、スイッチング素子[Q1,Q4][Q2,Q3]の各組(スイッチング回路)が交互にオン/オフするフルブリッジ結合方式の電流共振形コンバータと、部分電圧共振回路(Cp1,Cp2,N1)が組み合わされたコンバータが形成されているものである。
【0099】
ところで、図示による説明は省略するが、例えば従来において、他励式によりフルブリッジ結合方式よる4石のスイッチング素子を、スイッチング周波数制御方式によりスイッチング駆動するのにあたっては、3つのICが必要となる。
つまり、電流共振形コンバータ用の汎用のドライブICとしては、ハイサイドとローサイドの2つで一組のスイッチング素子を駆動する構成を採っている。つまり、1つのドライブICは、1組のハーフブリッジ結合された2本のスイッチング素子から成るスイッチング回路を駆動する構成を採っているものである。従って、フルブリッジ結合方式に対応して、2組のハーフブリッジ回路を駆動する場合には、2組のドライブICが必要とされることになる。
そのうえで、2組のドライブICが、スイッチング周波数制御を伴うスイッチング駆動を、同期して行うことができるようにする必要から、これらのドライブICとは別に、スイッチング周波数制御によるドライブが可能なコントロールICが必要となるものである。このようにして、最低限3つのICが必要となる。
【0100】
これに対して、本実施の形態の駆動回路系の構成とすれば、スイッチング駆動のためのICとしては、コントロールIC2の1つのみとすることができる。これにより、ICの数が削減され、さらにはこれに伴って、ICの外付け部品の点数も削減される分、回路規模が縮小され、また、コストも削減されることになる。
【0101】
ただし、この場合の駆動回路系の構成では、ドライブトランスCDT−1,CDT−2と、これらのドライブトランスにドライブ信号を入力するためのコンデンサC3A,抵抗R3A、及びコンデンサC3B,抵抗R3Bが新たに追加されることになる。しかしながら、これらの部品点数と、上記したコントロールIC2の外付け部品を合計しても15点程度であり、各コンバータ部における部品点数は、先行技術による他励式フルブリッジ結合方式の電源回路に対して大幅に削減されている。また、ドライブトランスCDT−1,CDT−2も非常に小さいサイズであることから、スイッチング駆動用のICが複数備えられることと比較すれば、図1に示す電源回路は、先行技術と比較してはるかに小さい回路規模となる。また、他励式フルブリッジ結合方式の電源回路としてのコストダウンも有効に図られていることになる。
また、スイッチング駆動用のICの数が削減されることによっては、それだけ消費電力も低減されることになる。
また、スイッチング素子Q3,Q4については、図4(c)(d)にも示したように、オフ時には、負極性に反転した−10Vのゲート−ソース間電圧VGH2,VGL2が印加される。これによって、スイッチング素子Q3,Q4については、ターンオフ時における下降時間が短縮されて、その分、この下降時間に依る電力損失が低減することにもなる。これにより、電力変換効率が向上することになり、また、スイッチング素子Q3,Q4における発熱も低下する。
このようにして、本実施の形態の第1コンバータ部101としての回路は、他励式フルブリッジ結合方式のスイッチングコンバータ単体として見た場合にも、上記のような利点を有している。
【0102】
そして、この第1コンバータ部101は、上記した他励式フルブリッジ結合方式の構成の下で、以降説明するようにして、AC100V系ではフルブリッジ結合方式によるスイッチング動作(フルブリッジ動作)となり、AC200V系ではハーフブリッジ結合方式によるスイッチング動作(ハーフブリッジ動作)となるように、スイッチング動作を切り換える構成を採る。
【0103】
第1コンバータ部101においては、平滑コンデンサCiに対して並列に、分圧抵抗Ra,Rb,Rcを直列接続した分圧ラインが接続される。そして、この分圧ラインにおける分圧抵抗Rb,Rcの接続点(分圧点)に対して、ツェナーダイオードZD1のカソードが接続される。ツェナーダイオードZD1のアノードは、NPN型のトランジスタQ5のベースに接続される。また、ツェナーダイオードZD1のアノードと一次側アース間には、図示するように抵抗Rdが接続される。
トランジスタQ5のコレクタは、ドライブトランスCDT−1の一次巻線N11と、抵抗R3Aの接続点に対して接続され、エミッタは一次側アースに接地される。
上記した回路構成により、AC100V系と200V系とに応じて、第1コンバータ部101のスイッチング動作をフルブリッジ動作とハーフブリッジ動作とで切り換える、切り換え制御回路が備えられる。
【0104】
上記切り換え制御回路の動作は次のようになる。
ここで、分圧ライン(抵抗Ra−Rb−Rc)の抵抗値による分圧比は、次のように設定されている。つまり、分圧ライン(抵抗Ra−Rb−Rc)の分圧点の電位について、交流入力電圧VAC=150V以下に対応する整流平滑電圧Eiのレベルでは、ツェナーダイオードZD1の逆方向電圧以下となり、交流入力電圧VAC=150V以上に対応する整流平滑電圧Eiのレベルでは、ツェナーダイオードZD1の逆方向電圧以上となるようにされている。ここで、交流入力電圧VAC=150V以下の状態は、AC100V系の商用交流電源が入力されている状態に対応する。また、交流入力電圧VAC=150V以上の状態は、AC200V系の商用交流電源が入力されている状態に対応する。
【0105】
上記のようにして分圧ライン(抵抗Ra−Rb−Rc)の分圧比が設定されていることで、交流入力電圧VAC=150V以下の状態では、ツェナーダイオードZD1は非導通の状態となる。従って、トランジスタQ5のベースにはベース電流が供給されないので、トランジスタQ5はオフ状態となる。この場合には、ドライブトランスCDT−1の一次巻線N11には、コントロールIC2のドライブ信号出力端子VGLからコンデンサC3A−抵抗R3Bを介してドライブ信号が供給されることになる。
これにより、例えば先に図4を参照して説明したように、4つのスイッチング素子Q1〜Q4がスイッチング駆動される状態が得られる。
【0106】
これに対して、交流入力電圧VAC=150V以上となる状態では、ツェナーダイオードZD1が導通状態となって、トランジスタQ5のベースにベース電流が供給されることとなる。これにより、トランジスタQ5はオン状態となる。
トランジスタQ5がオン状態となると、ドライブ信号出力端子VGLからコンデンサC3A−抵抗R3Bを介して供給されるドライブ信号は、トランジスタQ5のコレクタ−エミッタを介して一次側アースに接地される。従って、ドライブトランスCDT−1の一次巻線N11にはドライブ信号は供給されないこととなる。
これにより、ドライブトランスCDT−1の二次側のスイッチング素子Q3は、スイッチング動作を停止させた状態となり、残るスイッチング素子Q1,Q2,Q4がスイッチング動作する状態が得られる。
なお、このときのオン/オフタイミングは、図4により説明したものとなる。つまり、スイッチング素子[Q1,Q4]の組が同じタイミングでオン/オフするのに対し、この場合には、スイッチング素子Q2のみが、スイッチング素子[Q1,Q4]の組に対して交互となるタイミングでオン/オフすることになる。
【0107】
上記のようにして、3つのスイッチング素子Q1,Q2,Q4がスイッチング動作を行うということは、ハーフブリッジ結合されたスイッチング素子Q1、Q2が交互にオン/オフするタイミングでスイッチング動作を行っているときに、スイッチングQ4が、スイッチング素子Q1と同期したオン/オフタイミングでスイッチング動作しているという、ハーフブリッジ動作が得られているということがいえる。
【0108】
これまでの説明から理解されるように、第1コンバータ部101としては、先ずは、4本のスイッチング素子Q1〜Q4を備えた、他励フルブリッジ結合方式による電流共振形コンバータを形成している。そのうえで、AC100V系ではフルブリッジ動作、AC200V系ではハーフブリッジ動作となるように、スイッチング動作の切り換えを行うように構成される。このようにして、本実施の形態の電源回路においては、ワイドレンジ対応としているものである。
【0109】
続いて、第1コンバータ部101に備えられる力率改善回路3−1について説明する。
本実施の形態の力率改善回路3−1は、絶縁コンバータトランスPIT−1の一次側に巻装した三次巻線N3と、高速リカバリ型ダイオードD1、インダクタL20、フィルタコンデンサCN1、及び低速リカバリ型のダイオードD2とを備えている。
【0110】
そして、三次巻線N3に対して、高速リカバリ型ダイオードD1−インダクタL20を直列に接続している。この場合には、高速リカバリ型ダイオードD1のアノードがブリッジ整流回路Di1の正極出力端子と接続され、カソードがインダクタL20の直列接続を介するようにして三次巻線N3の一端と接続される。三次巻線N3の他端は、平滑コンデンサCiの正極端子と接続される。
つまり、本実施の形態の力率改善回路3−1としては、高速リカバリ型ダイオードD1,インダクタL20,三次巻線N3から成る直列接続回路を、ブリッジ整流回路Diの正極出力端子と、平滑コンデンサCiの正極端子との間の整流電流経路に挿入して形成していることになる。
【0111】
さらに、この力率改善回路3−1では、高速リカバリ型ダイオードD1−インダクタL20−三次巻線N3の直列接続回路に対して、低速リカバリ型のダイオードD2を並列に接続するようにしている。この場合には、ダイオードD2のアノードを高速リカバリ型ダイオードD1側に接続し、カソードを三次巻線N3側に接続するようにしている。さらに、ノーマルモードノイズ対策のフィルタコンデンサCN1は、高速リカバリ型ダイオードD1と低速リカバリ型ダイオードD2の接続点と一次側アース間に対して挿入される。
【0112】
このような構成による力率改善回路3−1の動作を図5の波形図を参照して説明する。
例えば図5(a)示す周期により交流入力電圧VACが得られているとする。このとき、ブリッジ整流回路Di1,Di2の整流出力電圧は、交流入力電圧VACのレベルに応じたピークレベルを有した、正極性による正弦波状の波形となる。
そして、ブリッジ整流回路Di1,Di2の整流出力として得られる整流電流は、この場合、図5(c)に示す電流I1として低速リカバリ型のダイオードD2を流れて平滑コンデンサCiに流入する経路と、図5(d)の交番電流I2として、高速リカバリ型ダイオードD1−インダクタL20−三次巻線N3を介して平滑コンデンサCiに流入する経路と、フィルタコンデンサCN1に流入する経路との三経路に分岐して流れることになる。
【0113】
この際、一次巻線N1に伝達されたスイッチング出力が三次巻線N3に対しても励起されるようにして伝達されることで、三次巻線N3には、スイッチング周期に応じた交番電圧が発生し、整流出力電圧に重畳することになる。そして、スイッチング周期のもとで、高速リカバリ型ダイオードD1のアノード電位が、三次巻線N3の電位よりもよりも高いとされる期間において、高速リカバリ型ダイオードD1が導通して上記交番電流I2が流れることになる。
このときに三次巻線N3に得られる電圧は、スイッチング出力に基づく交番波形であり、スイッチング周波数に応じた周期を有している。このため、高速リカバリ型ダイオードD1が導通して交番電流I2が流れることによっては、高速リカバリ型ダイオードD1はスイッチング周期でオン/オフするスイッチング動作を行っていることになる。従って、交番電流I2は、スイッチング周期で高速リカバリ型ダイオードD1により断続されるようにして流れ、平滑コンデンサCiに流入することとなる。
【0114】
このようにして、本実施の形態では、三次巻線N3により電圧帰還されるスイッチング出力によって、整流ダイオードである高速リカバリ型ダイオードD1をスイッチングさせ、この高速リカバリ型ダイオードD1を流れる整流電流を断続するようにしている。そして、図5(c)と図5(d)とを比較して分かるように、高速リカバリ型ダイオードD1によりスイッチングされて得られる交番電流I2は、ブリッジ整流回路Diから平滑コンデンサに流入する電流I1よりも導通角が拡大されているとともに、帰還されたスイッチング出力により増幅されて振幅も大きくなっていることが分かる。
【0115】
このような動作が得られることで、交流入力電圧VACの正負の絶対値が、整流平滑電圧レベルよりも低いとされる期間においても平滑コンデンサCiへの充電電流が流れるようにされる。
この結果、図5(b)に示すようにして、交流入力電流IACの平均的な波形が交流入力電圧の波形(正弦波)に近付くことになって交流入力電流の導通角が拡大され、力率改善が図られることになる。
【0116】
第2コンバータ部102は、図示するようにして、フルブリッジ結合されたスイッチング素子Q1〜Q4、コントロールIC2、絶縁コンバータトランスPIT−2、部分電圧共振コンデンサCp1,Cp2、二次側整流回路(DO1,DO2,CO)等を備えることで、第1コンバータ部101と同様の回路構成を採り、所定レベルで安定化される二次側直流出力電圧E02を出力する。そして、第2コンバータ部102においても、ツェナーダイオードZD1と接続されるトランジスタQ5が備えられることで、AC100V系ではフルブリッジ動作となり、AC200V系ではハーフブリッジ動作となるようにしてスイッチング動作の切り換えが行われるようにされている。
また、第2コンバータ部102においては、力率改善回路3−2が備えられる。力率改善回路3−2は、ブリッジ整流回路Di2側に対して接続されるフィルタコンデンサCN2、低速リカバリ型のダイオードD2A、高速リカバリ型ダイオードD1A,インダクタL20、絶縁コンバータトランスPIT−2の三次巻線N3を、第1コンバータ部101の力率改善回路3−1と同様の接続態様により接続して形成される、そして、この力率改善回路3−2としても、先に図5により説明したのと同様の動作を行うことで、交流入力電流IACの導通角を拡大して力率改善を図るようにされている。
【0117】
さらに、第3コンバータ部103についても、図示するようにして、フルブリッジ結合されたスイッチング素子Q1〜Q4、コントロールIC2、絶縁コンバータトランスPIT−3、部分電圧共振コンデンサCp1,Cp2、二次側整流回路等を備えて、第1コンバータ部101と同様の回路構成を採る。また、第3コンバータ部102においても、ツェナーダイオードZD1と接続されるトランジスタQ5が備えられており、これによりAC100V系ではフルブリッジ動作となり、AC200V系ではハーフブリッジ動作となるようにしてスイッチング動作の切り換えが行われる。
また、第3コンバータ部103は、力率改善回路3−3を備える。力率改善回路3−3は、第2コンバータ部102と同様に、ブリッジ整流回路Di2側に対して接続されるフィルタコンデンサCN2、低速リカバリ型のダイオードD2A、高速リカバリ型ダイオードD1A,インダクタL20、絶縁コンバータトランスPIT−2の三次巻線N3を備えて形成される。この力率改善回路3−3によっても、力率改善動作が得られることになる。
【0118】
但し、この場合の第3コンバータ部103については、絶縁コンバータトランスPIT−3の二次巻線N2に対して、図示する接続態様によって、整流ダイオードDO5,D06,D07,D08及び平滑コンデンサCO3,CO4を接続していることで、整流ダイオードDO5,D06及び平滑コンデンサCO3から成る両波整流回路と、整流ダイオードDO7,D08及び平滑コンデンサCO4から成る両波整流回路との2組の両波整流回路を形成している。
整流ダイオードDO5,D06及び平滑コンデンサCO3から成る両波整流回路によっては二次側直流出力電圧EO3が生成される。整流ダイオードDO7,D08及び平滑コンデンサCO4から成る両波整流回路によっては、二次側直流出力電圧EO3よりも低圧レベルの二次側直流出力電圧E04が生成される。
【0119】
なお、第1コンバータ部101の二次側直流出力電圧EO1が対応する負荷電力は300W、第2コンバータ部102の二次側直流出力電圧EO2が対応する負荷電力は200W、第3コンバータ部103の二次側直流出力電圧EO3,E04により対応する負荷電力は100Wとなっている。これにより、図1に示す本実施の形態の電源回路としては、総合的に負荷電力Po=600W以上に対応可能に構成されている。
【0120】
そして、図1に示す電源回路においては、各力率改善回路(3−1,3−2,3−3)について、第1コンバータ部101は負荷電力Po=300W、第2コンバータ部101は負荷電力Po=200W、第3コンバータ部103は負荷電力Po=100Wの条件で、交流入力電圧VAC=100Vでは力率PFについて約0.8となるようして、インダクタL20と三次巻線N3の巻数を選定するようにされる。
また、これと共に、上記と同様の負荷条件の下で、交流入力電圧VAC=100V時において、電力変換効率が92%程度となるように、第1、第2、第3コンバータ部(101,102,103)の各々の部品素子等を選定して構成するようにする。
【0121】
このように構成したことで、本実施の形態としては、総合負荷電力Po=600Wの負荷条件で、交流入力電圧VAC=100V時には、電力変換効率(ηAC→DC)=92%、交流入力電力は652.2W、力率PF=0.80となり、交流入力電圧VAC=230V時には、電力変換効率(ηAC→DC)=96%、交流入力電力は625.0W、力率PF=0.77となる特性が得られることが、実験結果から分かった。
これに対して、図9に示した回路では、同じ負荷条件において、交流入力電圧VAC=100V時では、総合電力変換効率が90.2%、交流入力電力は665.2W、また、交流入力電圧VAC=230V時では総合電力変換効率が93.1%、交流入力電力は644.5Wとされていた。
従って、図1に示す回路の特性としては、図9に示す回路に対して、交流入力電圧VAC=100V時において、電力変換効率は、1.8W向上し、交流入力電力は13.0W低減されていることがわかる。また、交流入力電圧VAC=230V時において、電力変換効率は2.9W向上し、交流入力電力は19.5W低減されていることがわかる。
このようにして、図1に示す本実施の形態の電源回路では、大幅な電力変換効率の向上が図られることになる。
なお、上記した交流入力電圧VAC=100V時と、交流入力電圧VAC=230V時の力率特性は、例えば図9に示した先行技術の回路よりも低い値となってはいるが、一定条件で測定することとされている電源高調波歪規制値はクリアしており、力率は実用上充分なまでに改善されているということがいえる。
【0122】
ここで、参考として、上記した実験結果を得るのにあたり、図1のように構成される電源回路の要部の部品素子については、上記のようにして選定した。
[第1コンバータ部101]
絶縁コンバータトランスPIT−1:EER−42のフェライトコア
一次巻線N1=35T
三次巻線N3=7T
一次側直列共振コンデンサC1=0.033μF
インダクタL20=39μH
[第2コンバータ部102]
絶縁コンバータトランスPIT−2:EER−40のフェライトコア
一次巻線N1=44T
三次巻線N3=9T
一次側直列共振コンデンサC1=0.033μF
インダクタL20=47μH
[第2コンバータ部103]
絶縁コンバータトランスPIT−3:EER−35のフェライトコア
一次巻線N1=55T
三次巻線N3=13T
一次側直列共振コンデンサC1=0.033μF
インダクタL20=75μH
【0123】
このようにして構成される図1に示す本実施の形態の電源回路と、先行技術として示した図9の回路とを比較した場合には次のようなことがいえる。
先ず、図1に示した回路では、電圧帰還方式による力率改善回路(3−1,3−2,3−3)を備える構成としていることでアクティブフィルタが省略される。アクティブフィルタは、1組のコンバータを構成するものであり、図9による説明からも分かるように、実際には、2本のスイッチング素子と、これらを駆動するためのIC等を始め、多くの部品点数により構成される。
これに対して、図1に示す電源回路に備えられる力率改善回路(3−1,3−2,3−3)の各々は、絶縁コンバータトランスPITに巻装する三次巻線N3と、インダクタL20、フィルタコンデンサCN1又はCN2、1本の高速リカバリ型ダイオードD1と,1本の低速リカバリ型ダイオードD2を備えているのみであり、また、何れの部品素子も小型である。従って、例えば3つの力率改善回路(3−1,3−2,3−3)の部品を総合したとしても、アクティブフィルタと比較すれば相当に少ない部品点数となり、また、部品素子の基板実装面積も縮小する。
これにより、図1に示す電源回路としては、力率改善機能を備えるワイドレンジ対応の電源回路として、図9に示す回路よりもはるかに低コストとすることができる。また、回路基板についても有効に小型軽量化を図ることができる。
【0124】
また、図1に示す電源回路では、共振形コンバータ及び力率改善回路(3−1,3−2,3−3)の動作は、いわゆるソフトスイッチング動作であるから、図9に示したアクティブフィルタと比較すれば、スイッチングノイズのレベルは大幅に低減される。
このため、図1に示した回路では、1組のラインフィルタトランスLFTと2本のアクロスコンデンサCLから成る1段のラインノイズフィルタを備えれば、電源妨害規格をクリアすることが充分に可能とされる。また、整流出力ラインのノーマルモードノイズについては、図1にも示しているように、2つのフィルタコンデンサCN1,CN2のみにより対策を行っている。そして、これらの部品から成るノイズフィルタにより、電源妨害規格値をクリアすることができる。
このようにしてノイズフィルタとしての部品点数が削減されることによっても、電源回路のコストダウンと、回路基板の小型軽量化は促進される。
【0125】
また、図9に示す電源回路の総合電力変換効率は、前段のアクティブフィルタにおけるAC−DC電力変換効率(ηAC/DC)と、後段の電流共振形コンバータのDC−DC電力変換効率(ηDC/DC)とにより決定されるものであった。これに対して、図1に示す電源回路は、アクティブフィルタを前段に備えていないから、総合電力変換効率は、この電流共振形コンバータのAC−DC電力変換効率として見ればよいことになる。そして、本実施の形態のようにして、電圧帰還方式による力率改善改善回路を備える場合、その電力変換効率は、力率改善回路を備えない場合の複合共振形コンバータとほぼ同等であることが分かっている。
これにより、図1に示す電源回路としては、前述もしたように、電力変換効率について、図9に示す電源回路よりも大幅に向上されることになる。
【0126】
また、図1に示す電源回路の場合、一次側のスイッチングコンバータのスイッチング周波数は、交流入力電圧VAC及び負荷電力の変化などに応じて、定電圧化のために例えば70KHz〜150KHzの範囲で変化するのであるが、このスイッチングコンバータを形成する各スイッチング素子Q1,Q2は、同期してスイッチング動作する。従って、一次側アース電位としては、図9の電源回路のように、アクティブフィルタ側と、その後段のスイッチングコンバータとの間で干渉することが無く、スイッチング周波数の変化に関わらず安定することとなる。
【0127】
また、補足的に述べておくと、図1に示す電源回路は、ワイドレンジ対応のために、AC100V系とAC200V系とで動作を切り換える構成を採る電源回路としての側面においても、次のような利点を有している。
例えば従来において、ワイドレンジ対応の共振形コンバータを構成する場合には、スイッチング回路系の動作は固定としたうえで、直流入力電圧(整流平滑電圧Ei)を生成する整流回路について、AC100V系とAC200V系とで切り換えを行う構成を採ることが行われていた。つまり、AC100V系では、倍電圧整流動作により交流入力電圧VACの2倍に対応する直流入力電圧が生成され、AC200V系では、全波整流動作によって交流入力電圧VACの等倍に対応する直流入力電圧が生成されるように切り換えを行っていたものである。
【0128】
しかしながら、上記のような整流回路の切り換えが可能な構成を採るためには、ブリッジ整流回路に対して2組の平滑コンデンサを接続して、電磁リレーにより整流経路を切り換えるように回路を構成しなければならず、それだけ部品点数が増加することになる。
さらに、整流回路を切り換える構成を採る場合、例えば瞬間停電などによって、公称AC220V又は240Vの商用交流電源が150V以下に低下したときに倍電圧整流動作に切り換わる誤動作が生じると、スイッチング素子や平滑コンデンサが耐圧オーバーとなって破壊されるおそれがある。そこで、このような誤動作が生じないようにするために、実際の切り換え回路としては複雑なものとなっており、多くの点数の部品を必要としていた。例えば実際には、メイン電源とスタンバイ電源とから、複数系統の検出ラインを引き出して商用交流電源ACのレベルを検出する必要があり、また、実際には、複数の切り換え制御系が必要であり、これに応じて電磁リレーも複数が必要とされていた。
【0129】
これに対して、図1に示した電源回路においては、ワイドレンジ対応とするのにあたり、先ずは、各コンバータ部(101,102,103)について、4本のスイッチング素子Q1〜Q4を備えた、他励フルブリッジ結合方式による電流共振形コンバータを形成する。そのうえで、AC100V系ではフルブリッジ動作、AC200V系ではハーフブリッジ動作となるように、スイッチング動作の切り換えを行うように構成している。これによって、商用交流電源ACから直流入力電圧(整流平滑電圧Ei)を生成する整流回路系としては、通常の全波整流回路とすることができる。これにより、従来のようにして整流動作の切り換えを行う構成を採る必要はないこととなる。
従って、図1に示す電源回路では、直流入力電圧用の平滑コンデンサは1本でよいこととなり、また、整流回路切り換えのための電磁リレーも不要となる。これにより、整流回路系における部品数は、従来のワイドレンジ対応の電源回路よりも削減されていることになる。
【0130】
また、図1に示す構成であれば、例えば瞬間停電などによって、公称AC220V又は240Vの商用交流電源が150V以下に低下して誤動作したとしても、スイッチング動作がハーフブリッジ動作からフルブリッジ動作となるだけである。つまり、従来の電源回路のように倍電圧整流動作への切り換わりによる直流入力電圧レベルの上昇は生じないから、平滑コンデンサCiや、スイッチング素子が耐圧オーバーとなることはない。
従って、本実施の形態では、実際に図1に示す回路を電子機器に搭載する場合においても、整流動作切り換えのための複雑な回路構成を採る必要はない。これによっても、低コスト化及び回路基板の小型/軽量化が有効に図られる。
【0131】
そして、上記のように、整流動作切り換えのための回路系が省略されることによっては、ワイドレンジ対応のためにスタンバイ電源側の電圧を検出する必要もなくなる。従って、本実施の形態の電源回路は、スタンバイ電源を備えない電子機器に対しても採用することが可能となるものである。
【0132】
続いて、上記実施の形態についての変形例として、3例を説明しておくこととする。
上記図1に示した各コンバータ部(101,102,103)において、AC200V系時におけるハーフブリッジ動作としては、スイッチング素子Q1,Q2によるハーフブリッジ回路に加えて、スイッチング素子Q4も、スイッチング素子Q1と同位相でスイッチング動作を行っていた。
これに対して、第1の変形例としては、AC200V系時におけるハーフブリッジ動作として、スイッチング素子Q1,Q2のハーフブリッジ回路のみによるスイッチング動作となるようにして、もう一方のハーフブリッジ回路を形成するスイッチング素子Q3,Q4においては、スイッチング素子Q3だけではなく、スイッチング素子Q4についても完全にスイッチング出力を停止させるように構成する。
このためには、例えば各コンバータ部(101,102,103)において、リレー回路を追加して、AC100V系時には、一次巻線N1の端部と、スイッチング素子Q3,Q4の接続点と接続し、AC200V系時には、一次巻線N1の端部をスイッチング素子Q3,Q4の接続点から切り離して一次側アースに接地させるように切り換えを行う構成を採ればよい。
このような切り換えを行えば、AC200V系時においては、スイッチング素子Q4にドライブ信号が印加されていても、スイッチング素子Q4のスイッチング出力を一次側直列共振回路に供給する経路が遮断されることになって、スイッチング素子Q4としては、スイッチング動作を行わない状態となる。
【0133】
そして、このような回路構成とすることによっては、リレー回路を追加することで部品点数は増加するものの、AC200V系時におけるスイッチング素子Q4によるスイッチング損失が無くなることになる。従って、AC200V系時における電力変換効率を向上させることができる。
【0134】
続いて、第2の変形例について説明する。
先ず、図1に示す回路においては、整流平滑回路として、2段のブリッジ整流回路Di1,Di2が備えられるのに対して、平滑コンデンサCiは、ブリッジ整流回路Di1,Di2に対して共通で1組とされていた。つまり、整流平滑回路系としては、ブリッジ整流回路は2段構成とされているが、全体としては1系統とされていることになる。
これに対して、第2の変形例では、さらに1組の平滑コンデンサを追加して備えることとする。そして、ブリッジ整流回路Di1と1組の平滑コンデンサにより1系統の整流平滑回路を形成し、ブリッジ整流回路Di2ともう1組の追加された平滑コンデンサにより1系統の整流平滑回路を形成するように構成する。つまり、整流回路系として独立した2系統を備えるようにする。
そして、例えばブリッジ整流回路Di1を含む一方の整流平滑回路により得られる整流平滑電圧Eiは、最も対応負荷電力が重い第1コンバータ部101の直流入力電圧として供給し、ブリッジ整流回路Di2を含む他方の整流平滑回路により得られる整流平滑電圧Eiは、残る第2コンバータ部102,第3コンバータ部103の直流入力電圧として供給するように構成する。
【0135】
このような構成とすれば、2組の平滑コンデンサの各キャパシタンスについては、図1に示す平滑コンデンサCiのキャパシタンスよりも小さなものを選定することができる。
このようにして、1本あたりの平滑コンデンサのキャパシタンスが小さくなることで、各平滑コンデンサとしての部品サイズは小型なものとなる。そして、部品の選定の仕方や、基板レイアウトによっては、大きなキャパシタンスの平滑コンデンサを1本とする場合よりも、低コスト化と、基板サイズを小型化することが可能となる。
【0136】
また、第3の変形例としては、1つの力率改善回路において、AC100V系時よりもAC200V系時における三次巻線N3の巻数が増加するように構成する。
このためには、先ず、三次巻線N3についてタップ出力を形成する。そして、平滑コンデンサCiの正極端子と接続すべき三次巻線N3の端部について、AC100V系時にはタップ出力端子を選択し、AC200V系時には、三次巻線N3全体の巻線の端部を選択するように回路の切り換えを行えばよい。このような切り換え回路も、リレー回路を追加することで容易に可能である。
【0137】
三次巻線N3としての巻線数が変化すれば、この三次巻線N3と一次巻線N1との巻線比が変化することになって、三次巻線N3に励起されて整流電流経路に帰還されるべき交番電圧レベルも変化することになる。
そして、上記のようにして、AC200V系時に三次巻線N3の巻線数が増加することによっては、三次巻線N3に励起される交番電圧レベルも上昇して、整流電流経路に帰還される交番電圧レベルも増加することになる。これによっては、力率改善回路3−1において帰還されるエネルギーが増加するために、より高い力率を得ることが可能となる。
【0138】
例えば、図1に示した回路では、総合負荷電力Po=600Wの負荷条件で、交流入力電圧VAC=100V時には、力率PF=0.80であるのに対して、交流入力電圧VAC=230V時には力率PF=0.77という特性が得られていた。つまりは、AC100V系時と比較した場合には、AC200V系時の力率が低下していたものであるが、第3の変形例としての構成を採れば、この特性が改善される。
具体例として、三次巻線N3としてインダクタL20側の端部からタップ出力までの巻線数を7Tとしたうえで、タップ出力から他方の端部までの巻線数=2Tとなるように選定した場合の特性は次のようになった。
この場合、三次巻線N3としての巻数は、AC100V系時ではインダクタL20側の端部からタップ出力までの巻線数である7T、AC200V系時では9T(=7T+2T)となるように切り換えが行われる。
そして、この構成では、負荷電力Po=600W〜300Wの条件の下で、交流入力電圧VAC=230V時における力率はPF=0.8〜0.75となり、交流入力電圧VAC=100V時と同等の力率となるように改善される。そして、このような力率特性によれば、欧州の高調波歪規制値をクリアすることになる。
なお、三次巻線N3=7Tで固定としている場合には、交流入力電圧VAC=100Vで、負荷電力Po=600W〜50Wの範囲で、力率PF=0.75〜0.90であり、例えば我が国(日本国)の電源高調波歪規制値をクリアする。
【0139】
このような第3の変形例としての構成を、実際に、図1に示す回路に適用しようとした場合には、例えば第1コンバータ部101の力率改善回路3−1においてのみ、三次巻線N3の巻数を切り換える構成を採用すればよい。つまり、第1コンバータ部101が最も重負荷に対応するために、力率改善作用としては、この第1コンバータ部101の力率改善回路3−1が最も影響が強い。このために、第1コンバータ部101の力率改善回路3−1についてのみ三次巻線N3の巻数を切り換える構成としても、AC200V系時における力率は充分に向上される。しかしながら、必要に応じては、他の第2コンバータ部102、第3コンバータ部103の力率改善回路3−2,3−3についても、三次巻線N3の巻数を切り換える構成を採ってもよいものである。
また、このような三次巻線N3の巻数を切り換える構成は、第2の変形例のようにして、複数の整流回路系を備える構成にも適用できるものである。
【0140】
また、本発明としては、これまでに説明した電源回路の構成に限定されるものではない。
例えばスイッチング素子としては、例えばIGBT(Insulated Gate Bipolar Transistor)など、他励式に使用可能な素子であれば、MOS−FET以外の素子が採用されて構わない。また、先に説明した各部品素子の定数なども、実際の条件等に応じて変更されて構わない。
また、例えば絶縁コンバータトランスPITの二次側において二次側直流出力電圧を生成するための回路構成としても、適宜変更されて構わない。
また、この場合には、実施の形態として3段のスイッチングコンバータ部(複合共振形コンバータ)を備える構成を示したが、スイッチングコンバータ部の段数構成としては、これに限定されるものではない。
また、上記各実施の形態においては、複数段備えられるスイッチングコンバータ部の全てについて、電圧帰還方式による力率改善回路を備えた複合共振形コンバータ(電流共振形コンバータ+部分電圧共振回路)としている。しかしながら、本発明としては、例えば、少なくとも1つのスイッチングコンバータ部について、上記電圧帰還方式による力率改善回路を備えた複合共振形コンバータとし、他のスイッチングコンバータ部については、例えば電圧共振形などのコンバータをはじめ、各種の形式のスイッチングコンバータが備えられてもよいものである、
また、力率改善回路(3−1,3−2,3−3)の構成としても、上記各実施の形態として示したもの以外に限定されるものではなく、これまでに本出願人が提案してきた各種の電圧帰還方式による回路構成として、倍電圧整流回路に適用可能なものを採用することも可能である。
【0141】
また、前述した第1の変形例も含め、本実施の形態においては、ハーフブリッジ動作を得るのにあたり、スイッチング素子Q1,Q2側のハーフブリッジ回路が主体となって動作するようにしていた。しかしながら、スイッチング素子Q3,Q4側のハーフブリッジ回路が主体となって動作するように構成してもよいものである。
つまり、本発明としての第1と第2のハーフブリッジ回路の関係は、相対的なものである。例えばスイッチング素子Q1,Q2の組を第1のハーフブリッジ回路であるとすれば、スイッチング素子Q3,Q4の組が第2のハーフブリッジ回路となる。逆に、スイッチング素子Q3,Q4の組を第1のハーフブリッジ回路であるとすれば、スイッチング素子Q1,Q2の組が第2のハーフブリッジ回路となる。
【0142】
【発明の効果】
以上説明したようにして本発明は、力率改善機能を備えるワイドレンジ対応のスイッチング電源回路として、アクティブフィルタを備えない構成を採る。これにより、例えばアクティブフィルタによって力率改善を図る場合よりも電力変換効率が向上されるという効果を有している。
【0143】
また、本発明の電源回路としては、アクティブフィルタを構成するための多数の部品素子が不要となる。また、電源回路を構成する電流共振形コンバータ、及び力率改善回路はソフトスイッチング動作であり、スイッチングノイズが大幅に低減されるから、ノイズフィルタを強化する必要もなくなる。
このために、先行技術と比較しては、部品点数が大幅に削減されることになって、電源回路サイズの小型/軽量化を図るすることが可能となる。また、それだけコストダウンが図られることにもなる。
特に本発明によるスイッチング電源回路は、重負荷の条件に対応するものであるが、重負荷に対応するアクティブフィルタは、さらに多くの部品を必要とするから、本発明によりアクティブフィルタが省略されることによる、回路の小型軽量化とコストダウンの効果は、非常に有効なものとなる。
【0144】
さらには、アクティブフィルタが省略されたことで、一次側アース電位の干渉が無くなるので、一次側アース電位も安定することとなって、信頼性が向上する。
【図面の簡単な説明】
【図1】本発明の実施の形態としての電源回路の構成例を示す回路図である。
【図2】実施の形態の電源回路に備えられるドライブトランスの構造例を示す断面図である。
【図3】実施の形態の電源回路に備えられるドライブトランスの構造例を示す断面図である。
【図4】実施の形態の電源回路におけるスイッチング素子のゲート−ソース間電圧を示す波形図である。
【図5】本実施の形態の要部の動作を、商用交流電源周期により示す波形図である。
【図6】アクティブフィルタの基本的回路構成を示す回路図である。
【図7】図6に示すアクティブフィルタにおける動作を示す波形図である。
【図8】アクティブフィルタのコントロール回路系の構成を示す回路図である。
【図9】先行技術として、アクティブフィルタを実装した電源回路の構成例を示す回路図である。
【符号の説明】
1 制御回路、2 コントロールIC、3−1,3−2,3−3 力率改善回路、101 第1コンバータ部、102 第2コンバータ部、103 第3コンバータ部、Di1,Di2 ブリッジ整流回路、Ci 平滑コンデンサ、Q1,Q2,Q3,Q4 スイッチング素子、PIT−1,PIT−2,PIT−3 絶縁コンバータトランス、C1 一次側直列共振コンデンサ、Cp1,Cp2 部分共振コンデンサ、N1 一次巻線、L20 インダクタ、D1,D2 高速リカバリ型ダイオード、CN1,CN2 フィルタコンデンサ、N3 三次巻線、N3A,N3B 巻線部、LFT ラインフィルタトランス、CL アクロスコンデンサ、CDT−1,CDT−2 ドライブトランス、N11,N21 一次巻線(ドライブトランス)、N12,N22 二次巻線(ドライブトランス)、R11,R21,R31,R41 ゲート抵抗、R12,R22,R32,R42 ゲート−ソース間抵抗、Ra,Rb,Rc 分圧抵抗、ZD1 ツェナーダイオード、Q5 トランジスタ
Claims (3)
- 商用交流電源を等倍電圧整流動作により整流平滑化して、上記商用交流電源レベルの等倍に対応するレベルの直流入力電圧を生成する整流回路と、
上記直流入力電圧を入力して動作するスイッチングコンバータ部を複数備え、
上記複数のスイッチングコンバータ部の少なくとも1つは、
上記直流入力電圧を入力してスイッチング動作を行うものとされ、ハイサイドのスイッチング素子と、ローサイドのスイッチング素子とをハーフブリッジ結合して形成される第1のハーフブリッジ回路と、第2のハーフブリッジ回路を備え、これら第1のハーフブリッジ回路と第2のハーフブリッジ回路とを、直流入力電圧と一次側アース間に対して並列に接続することで形成される、フルブリッジ結合のスイッチング手段と、
上記各スイッチング素子をスイッチング駆動するスイッチング駆動手段と、
少なくとも、上記スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、該一次巻線に得られたスイッチング出力としての交番電圧が励起される二次巻線とを巻装して形成される絶縁コンバータトランスと、
少なくとも、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、上記一次巻線に直列接続された一次側直列共振コンデンサのキャパシタンスとによって形成され、上記スイッチング手段の動作を電流共振形とする一次側直列共振回路と、
上記各ハーフブリッジ回路を形成する2つのスイッチング素子のうち、一方のスイッチング素子に対して並列接続された部分電圧共振コンデンサのキャパシタンスと、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、上記各スイッチング素子がターンオン及びターンオフするタイミングに応じてのみ電圧共振動作が得られる一次側部分電圧共振回路と、
上記絶縁コンバータトランスの二次巻線に得られる交番電圧を入力して、整流動作を行うことで二次側直流出力電圧を生成するように構成された直流出力電圧生成手段と、
上記二次側直流出力電圧のレベルに応じて上記スイッチング駆動手段を制御して、上記スイッチング手段のスイッチング周波数を可変することで、二次側直流出力電圧に対する定電圧制御を行うように構成された定電圧制御手段と、
上記商用交流電源のレベルに応じて、上記スイッチング手段のスイッチング動作を、フルブリッジ結合されたスイッチング素子によりオン/オフ動作を行うフルブリッジ動作と、ハーフブリッジ結合されたスイッチング素子によりオン/オフ動作を行うハーフブリッジ動作とに切り換える切換制御手段と、
上記絶縁コンバータトランスの一次側に巻装した三次巻線に励起される交番電圧を利用して整流電流成分を断続して、上記整流回路における整流電流経路に対して供給するように構成される力率改善回路とを備え、
上記スイッチング駆動手段は、
上記各スイッチング素子をスイッチング駆動するためのドライブ信号として、互いに180°の位相差を有するとされる波形による、所要の周波数に応じた第1のドライブ信号と第2のドライブ信号を生成して出力するドライブ信号生成回路と、
上記第1のドライブ信号に基づいて、上記第1のハーフブリッジ回路のハイサイドのスイッチング素子と、上記第2のハーフブリッジ回路のローサイドのスイッチング素子が同じオン/オフタイミングとなるようにスイッチング駆動する、第1の駆動回路と、
上記第2のドライブ信号に基づいて、上記第1のハーフブリッジ回路のローサイドのスイッチング素子と、上記第2のハーフブリッジ回路のハイサイドのスイッチング素子が同じオン/オフタイミングとなるようにスイッチング駆動する、第2の駆動回路とを備える、
ことを特徴とするスイッチング電源回路。 - 上記整流回路を複数設け、
各整流回路により生成される直流入力電圧を、上記複数のスイッチングコンバータ部のうち、所要のスイッチングコンバータ部に入力するように構成されている、
ことを特徴とする請求項1に記載のスイッチング電源回路。 - 上記複数のスイッチングコンバータ部のうち、所要のスイッチングコンバータ部において、上記商用交流電源のレベルに応じて、上記三次巻線としての巻数を切り換える巻数切り換え手段をさらに備える、
ことを特徴とする請求項1に記載のスイッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002285665A JP2004129320A (ja) | 2002-09-30 | 2002-09-30 | スイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002285665A JP2004129320A (ja) | 2002-09-30 | 2002-09-30 | スイッチング電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004129320A true JP2004129320A (ja) | 2004-04-22 |
Family
ID=32278906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002285665A Pending JP2004129320A (ja) | 2002-09-30 | 2002-09-30 | スイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004129320A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2936671A4 (en) * | 2012-12-19 | 2016-08-24 | Comsys Ab | RESONANT AUXILIARY CONVERTER WITH COMMUTATED POLES AND VOLTAGE COMPENSATION |
CN113258852A (zh) * | 2020-02-12 | 2021-08-13 | 株式会社丰田自动织机 | 车载用变换器的控制装置 |
-
2002
- 2002-09-30 JP JP2002285665A patent/JP2004129320A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2936671A4 (en) * | 2012-12-19 | 2016-08-24 | Comsys Ab | RESONANT AUXILIARY CONVERTER WITH COMMUTATED POLES AND VOLTAGE COMPENSATION |
CN113258852A (zh) * | 2020-02-12 | 2021-08-13 | 株式会社丰田自动织机 | 车载用变换器的控制装置 |
CN113258852B (zh) * | 2020-02-12 | 2023-04-28 | 株式会社丰田自动织机 | 车载用变换器的控制装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1816537A2 (en) | Switching power supply circuit | |
US20070035971A1 (en) | Switching power supply circuit | |
WO2008005394A2 (en) | High-efficiency power converter system | |
JP2004129320A (ja) | スイッチング電源回路 | |
JP4407115B2 (ja) | スイッチング電源回路 | |
JP2004173463A (ja) | スイッチング電源回路 | |
JP2004120863A (ja) | スイッチング電源回路 | |
JP2004129321A (ja) | スイッチング電源回路 | |
JP2004208455A (ja) | スイッチング電源回路 | |
JP2004166462A (ja) | スイッチング電源回路 | |
JP2007014139A (ja) | スイッチング電源回路 | |
JP2007043787A (ja) | スイッチング電源回路 | |
JP2004147471A (ja) | スイッチング電源回路 | |
JP2006254613A (ja) | スイッチング電源回路 | |
JP2004266954A (ja) | スイッチング電源回路 | |
JP2005045918A (ja) | スイッチング電源回路 | |
JP2005137132A (ja) | スイッチング電源回路 | |
JP2007181342A (ja) | スイッチング電源回路 | |
JP2007181252A (ja) | スイッチング電源回路 | |
JP2007043875A (ja) | スイッチング電源回路 | |
JP2007020252A (ja) | スイッチング電源回路 | |
JP2001136744A (ja) | スイッチング電源回路 | |
JP2000166235A (ja) | スイッチング電源回路 | |
JP2006149171A (ja) | スイッチング電源回路 | |
JP2005204451A (ja) | スイッチング電源回路 |