JP2004127319A - バックアップ装置 - Google Patents
バックアップ装置 Download PDFInfo
- Publication number
- JP2004127319A JP2004127319A JP2003409722A JP2003409722A JP2004127319A JP 2004127319 A JP2004127319 A JP 2004127319A JP 2003409722 A JP2003409722 A JP 2003409722A JP 2003409722 A JP2003409722 A JP 2003409722A JP 2004127319 A JP2004127319 A JP 2004127319A
- Authority
- JP
- Japan
- Prior art keywords
- backup
- queue
- tag
- result
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 7
- 238000013459 approach Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000012925 reference material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3865—Recovery, e.g. branch miss-prediction, exception handling using deferred exception handling, e.g. exception flags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3856—Reordering of instructions, e.g. using queues or age tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
- G06F9/38585—Result writeback, i.e. updating the architectural state or memory with result invalidation, e.g. nullification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3863—Recovery, e.g. branch miss-prediction, exception handling using multiple copies of the architectural state, e.g. shadow registers
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
【解決手段】 生成された各結果タグを格納するための結果タグ・キュー106、複数のアドレス指定可能な記憶場所であり、生成された各結果は、前記複数のアドレス指定可能な記憶場所の中の前記生成された各結果の結果タグに対応する一つに格納される記憶場所102、および、次の命令結果タグの一部分をバックアップ・タグとして格納しまた前記複数のアドレス指定可能な記憶場所からのデータをバックアップ・データとして格納するバックアップ・キューであり、前記複数のアドレス指定可能な記憶場所からの前記データは、前記次の命令結果タグによって指定されたアドレスに格納されたデータに対応するバックアップ・キュー108を備える。
【選択図】 図1
Description
Mike Johnson著「Superscalar Microprocessor Design」(Prentice−Hall, Inc., Englewood Cliffs, New Jersey, 1991) John L. Hennessy他著「Computer Architecture−A Quantitative Approach」 (Morgan Kaufmann Publishers, Inc.,San Mateo, 1990) J. E. Smith他「Implementation of Precise Interrupts in Pipelined Processsors」、第12回国際年次シンポジウム(1985年6月)会報、36〜44ページ
1.遅れて例外を発生させることができる命令に要する読み出しポートとは別に、読み出しポートを必要とする遅れた例外を生成させることができない命令が存在し、バックアップ・キュー108の深度がちょうど1である(即ち、最後の例外がシグナルするのがちょうど1サイクル遅く、該当する書き込みを打ち切れない)。
例外がシグナルするのが2サイクル遅いため該当する書き込みを防ぐことはできないから、本発明に基づくバックアップ・キュー108は2記憶場所分の深度がなければならない。
Claims (14)
- 複数のパイプライン・ステージを有しコンピュータ命令であって少なくともその一つは結果を生成するコンピュータ命令を処理し生成された各結果のために結果タグを生成するコンピュータ・システムに用いるバックアップ・データのための装置において、
生成された各結果タグを格納するための結果タグ・キュー、
複数のアドレス指定可能な記憶場所であり、生成された各結果は、前記複数のアドレス指定可能な記憶場所の中の前記生成された各結果の結果タグに対応する一つに格納される記憶場所、および、
次の命令結果タグの一部分をバックアップ・タグとして格納しまた前記複数のアドレス指定可能な記憶場所からのデータをバックアップ・データとして格納するバックアップ・キューであり、前記複数のアドレス指定可能な記憶場所からの前記データは、前記次の命令結果タグによって指定されたアドレスに格納されたデータに対応するバックアップ・キュー
を備える装置。 - 前記装置は、さらに、
前記結果データと書き込み取消しデータの間で選択を行うための第一のマルチプレクサであり、前記書き込み取消しデータは、以前に前記バックアップ・キューの中に格納されたバックアップ・データである第一のマルチプレクサ、および、
前記結果タグと書き込み取消しタグの間で選択を行うための第二のマルチプレクサであり、前記書き込み取消しタグは、以前に前記バックアップ・キューの中に格納された特定のバックアップ・タグである第二のマルチプレクサを制御するための制御信号を生成するためのコントローラを備える請求項1記載の装置。 - 前記コントローラによって生成された前記制御信号は、コンピュータ・システムのコンピュータにおいて見ることができる状態をコンピュータ・システムの状態を変えるコンピュータ命令によって生じた例外または割り込み以前の見ることができる状態に復元するために前記第一のマルチプレクサに前記書き込み取消しデータを選択させ、前記第二のマルチプレクサに前記書き込み取消しタグを選択させる請求項2記載の装置。
- 前記装置は、さらに、
前記バックアップ・データが前記バックアップ・キューの中に格納される前にそれを一時的に格納するための第一のラッチ、および、
前記バックアップ・タグが前記バックアップ・キューの中に格納される前にそれを一時的に格納するための第二のラッチを備える請求項1又は3記載の装置。 - 前記第一のラッチの中に一時的に格納された前記バックアップ・データおよび前記第二のラッチの中に一時的に格納された前記バックアップ・タグは、ほぼ同時に前記バックアップ・キューに入力される請求項4記載の装置。
- 前記結果タグ・キューは、先入れ先出し方式の実行の順序で結果タグを格納する請求項1記載の装置。
- 命令を処理するコンピュータと共に用いて結果を生成しそれによってコンピュータの見ることができる状態を変えるレジスタ・ファイル・バックアップ装置であって、該コンピュータは、データを格納するための複数のアドレス指定可能な場所を備えたレジスタ・ファイルを有し、該バックアップ装置は、ある命令が例外を生成した場合にコンピュータの見ることができる状態を以前の状態に戻す構成であり、該バックアップ装置は、
バックアップ・キュー、および、
結果タグ・キューであり、命令の結果が格納されるレジスタ・ファイルの中の宛先場所に対応するアドレス情報をプログラムの順序で順次格納し、最初の宛先場所をレジスタ・ファイルへ転送し、次の宛先場所をレジスタ・ファイルおよび前記バックアップ・キューの双方へ転送する結果タグ・キューを有し、
前記バックアップ・キューは、前記結果タグ・キューから前記次の宛先場所を受け取って格納し、宛先場所が変更される以前のレジスタ・ファイルの中の前記次の宛先場所の内容に対応するバックアップ・データを受け取ってバックアップ格納し、ある命令が例外を生成した後に前記バックアップ・データをレジスタ・ファイルの中の前記次の宛先場所へ戻し転送する装置。 - 前記結果タグ・キューは、さらに、命令の結果が格納されるレジスタ・ファイルの中の宛先場所に対応する前記アドレス情報を格納する複数の記憶場所を有し、前記アドレス情報は、レジスタ・ファイルの中の宛先場所のアドレスの一部であるタグを備える請求項7記載の装置。
- 前記結果タグ・キューは、前記次の宛先場所のアドレス情報を獲得するよりも、前記結果タグ・キューの中の別の記憶場所から前記最初の宛先場所のアドレス情報を獲得する請求項8記載の装置。
- 前記最初の宛先場所のアドレス情報および前記次の宛先場所のアドレス情報は、前記結果タグ・キューの中の別々の記憶場所に格納される請求項8記載の装置。
- 前記バックアップ・キューは、さらに、その中に前記バックアップ・データおよび前記次の宛先場所を格納する複数の記憶場所を備える請求項7記載の装置。
- 前記バックアップ・キューは、レジスタ・ファイルが書き込まれる第一のサイクルと例外が検出される第二のサイクルの間のパイプライン・ステージの数に等しい深度を備える請求項11記載の装置。
- 前記装置は、さらに、
前記次の宛先場所が前記バックアップ・キューの中に格納される前にそれを一時的に格納するための第一のラッチ、および、
前記バックアップ・データが前記バックアップ・キューの中に格納される前にそれを一時的に格納するための第二のラッチを備える請求項7記載の装置。 - 前記装置は、さらに、
前記結果タグ・キューから前記最初の宛先場所を受け取り前記バックアップ・キューから前記次の宛先場所を読み出す第一のマルチプレクサ、および、
前記バックアップ・キューから命令の結果を受け取り前記バックアップ・データを読み出す第二のマルチプレクサを備える請求項7記載の装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/846,237 US5398330A (en) | 1992-03-05 | 1992-03-05 | Register file backup queue |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003379853A Division JP3724580B2 (ja) | 1992-03-05 | 2003-11-10 | レジスタ・ファイルのバックアップ方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004127319A true JP2004127319A (ja) | 2004-04-22 |
JP3724581B2 JP3724581B2 (ja) | 2005-12-07 |
Family
ID=25297332
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51552193A Expired - Fee Related JP3520371B2 (ja) | 1992-03-05 | 1993-03-02 | レジスタ・ファイル・バックアップ・キュー |
JP2003379853A Expired - Lifetime JP3724580B2 (ja) | 1992-03-05 | 2003-11-10 | レジスタ・ファイルのバックアップ方法 |
JP2003409722A Expired - Lifetime JP3724581B2 (ja) | 1992-03-05 | 2003-12-09 | バックアップ装置 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51552193A Expired - Fee Related JP3520371B2 (ja) | 1992-03-05 | 1993-03-02 | レジスタ・ファイル・バックアップ・キュー |
JP2003379853A Expired - Lifetime JP3724580B2 (ja) | 1992-03-05 | 2003-11-10 | レジスタ・ファイルのバックアップ方法 |
Country Status (3)
Country | Link |
---|---|
US (8) | US5398330A (ja) |
JP (3) | JP3520371B2 (ja) |
WO (1) | WO1993018450A1 (ja) |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5909700A (en) * | 1996-12-23 | 1999-06-01 | Emc Corporation | Back-up data storage facility incorporating filtering to select data items to be backed up |
US5493687A (en) | 1991-07-08 | 1996-02-20 | Seiko Epson Corporation | RISC microprocessor architecture implementing multiple typed register sets |
US5826055A (en) * | 1991-07-08 | 1998-10-20 | Seiko Epson Corporation | System and method for retiring instructions in a superscalar microprocessor |
US5539911A (en) * | 1991-07-08 | 1996-07-23 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
US5398330A (en) * | 1992-03-05 | 1995-03-14 | Seiko Epson Corporation | Register file backup queue |
EP0636256B1 (en) | 1992-03-31 | 1997-06-04 | Seiko Epson Corporation | Superscalar risc processor instruction scheduling |
DE69308548T2 (de) * | 1992-05-01 | 1997-06-12 | Seiko Epson Corp | Vorrichtung und verfahren zum befehlsabschluss in einem superskalaren prozessor. |
US5628021A (en) * | 1992-12-31 | 1997-05-06 | Seiko Epson Corporation | System and method for assigning tags to control instruction processing in a superscalar processor |
DE69330889T2 (de) * | 1992-12-31 | 2002-03-28 | Seiko Epson Corp | System und Verfahren zur Änderung der Namen von Registern |
US5604912A (en) * | 1992-12-31 | 1997-02-18 | Seiko Epson Corporation | System and method for assigning tags to instructions to control instruction execution |
DE69425311T2 (de) * | 1993-10-18 | 2001-03-15 | Nat Semiconductor Corp | Mikroprozessor mit spekulativer Befehlsausführung |
US5721857A (en) * | 1993-12-30 | 1998-02-24 | Intel Corporation | Method and apparatus for saving the effective address of floating point memory operations in an out-of-order microprocessor |
US6378062B1 (en) * | 1994-01-04 | 2002-04-23 | Intel Corporation | Method and apparatus for performing a store operation |
US5649092A (en) * | 1994-04-21 | 1997-07-15 | Unisys Corporation | Fault tolerant apparatus and method for maintaining one or more queues that are shared by multiple processors |
JP3495173B2 (ja) * | 1996-02-14 | 2004-02-09 | 富士通株式会社 | 演算処理方法および演算処理装置 |
US5953742A (en) * | 1996-07-01 | 1999-09-14 | Sun Microsystems, Inc. | Memory management in fault tolerant computer systems utilizing a first and second recording mechanism and a reintegration mechanism |
US5793944A (en) * | 1996-09-13 | 1998-08-11 | International Business Machines Corporation | System for restoring register data in a pipelined data processing system using register file save/restore mechanism |
US5875346A (en) * | 1996-09-13 | 1999-02-23 | International Business Machines Corporation | System for restoring register data in a pipelined data processing system using latch feedback assemblies |
DE19650993A1 (de) * | 1996-11-26 | 1998-05-28 | Francotyp Postalia Gmbh | Anordnung und Verfahren zur Verbesserung der Datensicherheit mittels Ringpuffer |
US6070235A (en) * | 1997-07-14 | 2000-05-30 | International Business Machines Corporation | Data processing system and method for capturing history buffer data |
US6314513B1 (en) | 1997-09-30 | 2001-11-06 | Intel Corporation | Method and apparatus for transferring data between a register stack and a memory resource |
US6263401B1 (en) * | 1997-09-30 | 2001-07-17 | Institute For The Development Of Emerging Architectures, L.L.C. | Method and apparatus for transferring data between a register stack and a memory resource |
US6360315B1 (en) * | 1999-02-09 | 2002-03-19 | Intrinsity, Inc. | Method and apparatus that supports multiple assignment code |
US6487630B2 (en) | 1999-02-26 | 2002-11-26 | Intel Corporation | Processor with register stack engine that dynamically spills/fills physical registers to backing store |
US6345354B1 (en) * | 1999-04-29 | 2002-02-05 | Mips Technologies, Inc. | Register file access |
US6622234B1 (en) | 1999-06-21 | 2003-09-16 | Pts Corporation | Methods and apparatus for initiating and resynchronizing multi-cycle SIMD instructions |
US6990658B1 (en) | 1999-10-13 | 2006-01-24 | Transmeta Corporation | Method for translating instructions in a speculative microprocessor featuring committing state |
US6804815B1 (en) * | 2000-09-18 | 2004-10-12 | Cisco Technology, Inc. | Sequence control mechanism for enabling out of order context processing |
US6801994B2 (en) * | 2000-12-20 | 2004-10-05 | Microsoft Corporation | Software management systems and methods for automotive computing devices |
US6829719B2 (en) | 2001-03-30 | 2004-12-07 | Transmeta Corporation | Method and apparatus for handling nested faults |
US7225442B2 (en) * | 2001-06-29 | 2007-05-29 | International Business Machines Corporation | Method and system for dynamic utilization mechanisms for facilities whose reservation status can change dynamically |
US7440884B2 (en) * | 2003-01-23 | 2008-10-21 | Quickturn Design Systems, Inc. | Memory rewind and reconstruction for hardware emulator |
TWI223756B (en) * | 2003-10-09 | 2004-11-11 | Univ Nat Sun Yat Sen | Automatic register backup/restore system and method |
US7921250B2 (en) * | 2004-07-29 | 2011-04-05 | International Business Machines Corporation | Method to switch the lock-bits combination used to lock a page table entry upon receiving system reset exceptions |
US7409589B2 (en) * | 2005-05-27 | 2008-08-05 | International Business Machines Corporation | Method and apparatus for reducing number of cycles required to checkpoint instructions in a multi-threaded processor |
US7555424B2 (en) * | 2006-03-16 | 2009-06-30 | Quickturn Design Systems, Inc. | Method and apparatus for rewinding emulated memory circuits |
US7904639B2 (en) * | 2006-08-22 | 2011-03-08 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
US8192430B2 (en) * | 2006-12-15 | 2012-06-05 | Cook Medical Technologies Llc | Device for extracting an elongated structure implanted in biological tissue |
US8086785B2 (en) * | 2007-02-22 | 2011-12-27 | Mosaid Technologies Incorporated | System and method of page buffer operation for memory devices |
WO2008101316A1 (en) | 2007-02-22 | 2008-08-28 | Mosaid Technologies Incorporated | Apparatus and method for using a page buffer of a memory device as a temporary cache |
US7801852B2 (en) * | 2007-07-31 | 2010-09-21 | Oracle International Corporation | Checkpoint-free in log mining for distributed information sharing |
US10020037B2 (en) * | 2007-12-10 | 2018-07-10 | Intel Corporation | Capacity register file |
US8275963B2 (en) * | 2008-02-01 | 2012-09-25 | International Business Machines Corporation | Asynchronous memory move across physical nodes with dual-sided communication |
US8015380B2 (en) * | 2008-02-01 | 2011-09-06 | International Business Machines Corporation | Launching multiple concurrent memory moves via a fully asynchronoous memory mover |
US8245004B2 (en) * | 2008-02-01 | 2012-08-14 | International Business Machines Corporation | Mechanisms for communicating with an asynchronous memory mover to perform AMM operations |
US8095758B2 (en) * | 2008-02-01 | 2012-01-10 | International Business Machines Corporation | Fully asynchronous memory mover |
US8327101B2 (en) * | 2008-02-01 | 2012-12-04 | International Business Machines Corporation | Cache management during asynchronous memory move operations |
US8356151B2 (en) * | 2008-02-01 | 2013-01-15 | International Business Machines Corporation | Reporting of partially performed memory move |
US8139390B2 (en) * | 2008-07-08 | 2012-03-20 | Mosaid Technologies Incorporated | Mixed data rates in memory devices and systems |
US9230002B2 (en) * | 2009-01-30 | 2016-01-05 | Oracle International Corporation | High performant information sharing and replication for single-publisher and multiple-subscriber configuration |
JP4691602B2 (ja) * | 2009-03-19 | 2011-06-01 | 富士通株式会社 | データバックアップ方法及び情報処理装置 |
US8210148B2 (en) | 2009-09-25 | 2012-07-03 | Ford Global Technologies, Llc | Engine balance masses and drives |
GB2474522B (en) * | 2009-10-19 | 2014-09-03 | Advanced Risc Mach Ltd | Register state saving and restoring |
US20110131396A1 (en) * | 2009-12-01 | 2011-06-02 | Xmos Limited | Timing analysis |
KR101669989B1 (ko) * | 2010-05-27 | 2016-10-28 | 삼성전자주식회사 | 파이프라인 프로세서 및 이퀄 모델 보존 방법 |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3654448A (en) * | 1970-06-19 | 1972-04-04 | Ibm | Instruction execution and re-execution with in-line branch sequences |
US3736566A (en) * | 1971-08-18 | 1973-05-29 | Ibm | Central processing unit with hardware controlled checkpoint and retry facilities |
US4044337A (en) * | 1975-12-23 | 1977-08-23 | International Business Machines Corporation | Instruction retry mechanism for a data processing system |
US4115854A (en) * | 1977-03-28 | 1978-09-19 | International Business Machines Corporation | Channel bus controller |
JPS54107645A (en) | 1978-02-13 | 1979-08-23 | Hitachi Ltd | Information processor |
US4287560A (en) * | 1979-06-27 | 1981-09-01 | Burroughs Corporation | Dual mode microprocessor system |
EP0063186B1 (en) * | 1981-03-16 | 1986-01-22 | International Business Machines Corporation | Improvements to digital data processing apparatus |
US4494190A (en) * | 1982-05-12 | 1985-01-15 | Honeywell Information Systems Inc. | FIFO buffer to cache memory |
US4594660A (en) * | 1982-10-13 | 1986-06-10 | Honeywell Information Systems Inc. | Collector |
JPS59172044A (ja) | 1983-03-22 | 1984-09-28 | Fujitsu Ltd | 命令制御方式 |
JPS59178667A (ja) | 1983-03-29 | 1984-10-09 | Agency Of Ind Science & Technol | メモリ装置 |
EP0150177A1 (en) * | 1983-07-11 | 1985-08-07 | Prime Computer, Inc. | Data processing system |
US4592019A (en) * | 1983-08-31 | 1986-05-27 | At&T Bell Laboratories | Bus oriented LIFO/FIFO memory |
JPH0621993B2 (ja) | 1985-01-18 | 1994-03-23 | 株式会社日立製作所 | 命令再実行制御方式 |
US5146569A (en) * | 1986-10-24 | 1992-09-08 | Hitachi, Ltd. | System for storing restart address of microprogram, determining the validity, and using valid restart address to resume execution upon removal of suspension |
US4901222A (en) * | 1987-05-19 | 1990-02-13 | Bull Nh Information Systems Inc. | Method and apparatus for backing out of a software instruction after execution has begun |
JPH01100638A (ja) | 1987-10-14 | 1989-04-18 | Nec Corp | 命令リトライ制御方式 |
US5247628A (en) * | 1987-11-30 | 1993-09-21 | International Business Machines Corporation | Parallel processor instruction dispatch apparatus with interrupt handler |
JPH0752399B2 (ja) * | 1988-06-30 | 1995-06-05 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 記憶システム |
US5023828A (en) * | 1988-07-20 | 1991-06-11 | Digital Equipment Corporation | Microinstruction addressing in high-speed CPU |
US5119483A (en) * | 1988-07-20 | 1992-06-02 | Digital Equipment Corporation | Application of state silos for recovery from memory management exceptions |
US5148536A (en) * | 1988-07-25 | 1992-09-15 | Digital Equipment Corporation | Pipeline having an integral cache which processes cache misses and loads data in parallel |
US4912707A (en) * | 1988-08-23 | 1990-03-27 | International Business Machines Corporation | Checkpoint retry mechanism |
US5081572A (en) * | 1988-10-28 | 1992-01-14 | Arnold Michael E | Manipulation of time-ordered lists and instructions therefor |
US5027330A (en) * | 1988-12-30 | 1991-06-25 | At&T Bell Laboratories | FIFO memory arrangement including a memory location fill indication |
US5283868A (en) * | 1989-05-17 | 1994-02-01 | International Business Machines Corp. | Providing additional system characteristics to a data processing system through operations of an application program, transparently to the operating system |
US5170480A (en) * | 1989-09-25 | 1992-12-08 | International Business Machines Corporation | Concurrently applying redo records to backup database in a log sequence using single queue server per queue at a time |
JP2671160B2 (ja) | 1990-03-20 | 1997-10-29 | 富士通株式会社 | 例外処理方式 |
JP2778798B2 (ja) * | 1990-04-11 | 1998-07-23 | 富士通株式会社 | 制御データのキュー構造管理処理方式 |
US5197132A (en) * | 1990-06-29 | 1993-03-23 | Digital Equipment Corporation | Register mapping system having a log containing sequential listing of registers that were changed in preceding cycles for precise post-branch recovery |
US5590294A (en) * | 1991-03-19 | 1996-12-31 | Silicon Graphics, Inc. | Method and apparatus for retarting pipeline processing |
US5303378A (en) * | 1991-05-21 | 1994-04-12 | Compaq Computer Corporation | Reentrant protected mode kernel using virtual 8086 mode interrupt service routines |
JP2793386B2 (ja) | 1991-08-08 | 1998-09-03 | 株式会社東芝 | 電子計算機の演算エラー情報保持装置 |
CA2074769C (en) * | 1991-08-09 | 2001-03-20 | International Business Machines Corporation | Formula processor |
US5293613A (en) * | 1991-08-29 | 1994-03-08 | International Business Machines Corporation | Recovery control register |
US5325520A (en) * | 1992-01-03 | 1994-06-28 | Amdahl Corporation | Invoking hardware recovery actions via action latches |
US5363503A (en) * | 1992-01-22 | 1994-11-08 | Unisys Corporation | Fault tolerant computer system with provision for handling external events |
US5398330A (en) | 1992-03-05 | 1995-03-14 | Seiko Epson Corporation | Register file backup queue |
US5319766A (en) * | 1992-04-24 | 1994-06-07 | Digital Equipment Corporation | Duplicate tag store for a processor having primary and backup cache memories in a multiprocessor computer system |
US5423011A (en) * | 1992-06-11 | 1995-06-06 | International Business Machines Corporation | Apparatus for initializing branch prediction information |
DE69429061T2 (de) * | 1993-10-29 | 2002-07-18 | Advanced Micro Devices Inc | Superskalarmikroprozessoren |
US5870612A (en) * | 1996-10-15 | 1999-02-09 | International Business Machines Corporation | Method and apparatus for condensed history buffer |
US6070235A (en) * | 1997-07-14 | 2000-05-30 | International Business Machines Corporation | Data processing system and method for capturing history buffer data |
-
1992
- 1992-03-05 US US07/846,237 patent/US5398330A/en not_active Expired - Lifetime
-
1993
- 1993-03-02 WO PCT/JP1993/000257 patent/WO1993018450A1/en active Search and Examination
- 1993-03-02 JP JP51552193A patent/JP3520371B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-13 US US08/403,527 patent/US5588113A/en not_active Expired - Lifetime
-
1996
- 1996-12-23 US US08/771,911 patent/US5881216A/en not_active Expired - Lifetime
-
1999
- 1999-01-13 US US09/229,172 patent/US6374347B1/en not_active Expired - Fee Related
-
2002
- 2002-03-12 US US10/095,071 patent/US6697936B2/en not_active Expired - Fee Related
- 2002-08-30 US US10/231,152 patent/US6839832B2/en not_active Expired - Fee Related
-
2003
- 2003-11-10 JP JP2003379853A patent/JP3724580B2/ja not_active Expired - Lifetime
- 2003-12-09 JP JP2003409722A patent/JP3724581B2/ja not_active Expired - Lifetime
-
2004
- 2004-11-30 US US10/999,005 patent/US7395417B2/en not_active Expired - Fee Related
-
2008
- 2008-06-11 US US12/137,017 patent/US7657728B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090024841A1 (en) | 2009-01-22 |
JPH07505240A (ja) | 1995-06-08 |
US6374347B1 (en) | 2002-04-16 |
US6839832B2 (en) | 2005-01-04 |
JP3724581B2 (ja) | 2005-12-07 |
JP3520371B2 (ja) | 2004-04-19 |
US7657728B2 (en) | 2010-02-02 |
WO1993018450A1 (en) | 1993-09-16 |
JP3724580B2 (ja) | 2005-12-07 |
US5588113A (en) | 1996-12-24 |
US20050108510A1 (en) | 2005-05-19 |
JP2004118862A (ja) | 2004-04-15 |
US6697936B2 (en) | 2004-02-24 |
US7395417B2 (en) | 2008-07-01 |
US5881216A (en) | 1999-03-09 |
US20020124160A1 (en) | 2002-09-05 |
US5398330A (en) | 1995-03-14 |
US20030023837A1 (en) | 2003-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3724581B2 (ja) | バックアップ装置 | |
JP3818315B2 (ja) | スーパースケーラマイクロプロセサ | |
JP2645669B2 (ja) | データ処理システム | |
US5826055A (en) | System and method for retiring instructions in a superscalar microprocessor | |
JP3093639B2 (ja) | プロセッサ内の資源割当て追跡方法及びそのシステム | |
JPH07160501A (ja) | データ処理システム | |
JP3556246B2 (ja) | パイプラインプロセッサにおける割込み処理のための装置 | |
US5440703A (en) | System and method for saving state information in a multi-execution unit processor when interruptable instructions are identified | |
JPH10283178A (ja) | 命令を発行するための方法及びシステム | |
JP2002351658A (ja) | 演算処理装置 | |
JP2003323294A (ja) | スーパースカラプロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050831 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050913 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |