JP3520371B2 - レジスタ・ファイル・バックアップ・キュー - Google Patents
レジスタ・ファイル・バックアップ・キューInfo
- Publication number
- JP3520371B2 JP3520371B2 JP51552193A JP51552193A JP3520371B2 JP 3520371 B2 JP3520371 B2 JP 3520371B2 JP 51552193 A JP51552193 A JP 51552193A JP 51552193 A JP51552193 A JP 51552193A JP 3520371 B2 JP3520371 B2 JP 3520371B2
- Authority
- JP
- Japan
- Prior art keywords
- register file
- address information
- instruction
- output
- exception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 5
- 238000013459 approach Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3865—Recovery, e.g. branch miss-prediction, exception handling using deferred exception handling, e.g. exception flags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3856—Reordering of instructions, e.g. using queues or age tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
- G06F9/38585—Result writeback, i.e. updating the architectural state or memory with result invalidation, e.g. nullification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3863—Recovery, e.g. branch miss-prediction, exception handling using multiple copies of the architectural state, e.g. shadow registers
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
発明の背景
1. 産業上の利用分野
本発明はコンピュータにおいてプログラムが見ること
のできるマシン状態（program−visible machine stat
e）の管理に関し、より具体的には、レジスタ・ファイ
ルの内容を尚早に上書きする例外を処理するように設計
されたコンピュータのレジスタ・ファイル・システム並
びに方法に関する。
のできるマシン状態（program−visible machine stat
e）の管理に関し、より具体的には、レジスタ・ファイ
ルの内容を尚早に上書きする例外を処理するように設計
されたコンピュータのレジスタ・ファイル・システム並
びに方法に関する。
2. 関連技術
本明細書の中で論じた基本概念については、Mike Jo
hnson著「Superscalar Microprocessor Design」（Pr
entice−Hall,Inc.,Englewood Cliffs,New Jersey,199
1）、John L.Hennessy他著による「Computer Architect
ure−A Quantitative Approach」（Morgan Kaufmann Pu
blishers,Inc.,San Mateo,1990）の他、多くの参考資料
の中でより詳細に説明されている。特にJohnsonの著で
は第５章でレジスタ・ファイルの例外処理について優れ
た記述がある。
hnson著「Superscalar Microprocessor Design」（Pr
entice−Hall,Inc.,Englewood Cliffs,New Jersey,199
1）、John L.Hennessy他著による「Computer Architect
ure−A Quantitative Approach」（Morgan Kaufmann Pu
blishers,Inc.,San Mateo,1990）の他、多くの参考資料
の中でより詳細に説明されている。特にJohnsonの著で
は第５章でレジスタ・ファイルの例外処理について優れ
た記述がある。
例外処理、それもとりわけ正確な割り込み（precise
interrupt）をサポートすることは、コンピュータ・ア
ーキテクチャ上の複雑な問題を提起することになる。例
えば、或る特定の命令の結果については、その命令は全
く例外をシグナルしないことが確定してからでないと、
中央演算処理装置（CPU）のレジスタ・ファイルや、プ
ログラムが見ることのできるマシン状態のその他いかな
るの部分にも書き込まれることはない。そうでなけれ
ば、その命令は、例外がシグナルされてから、マシンに
おける見ることができる状態に影響を及ぼすことにな
る。（本明細書で、CPU、コンピュータ、並びにプロセ
ッサという用語は同じ意味において使われている。） 従来、最後の例外が決定されてからでないと書き込み
が起きないように、この問題はプロセッサのパイプライ
ン・ステージ（パイプラインの深度）数を増やすことに
よって回避されてきた。しかしながら、この方法は命令
をインタロックする許容程度を縮小したり、バイパス回
路の必要容量を増加したりすることになり、一般的にい
ずれの場合においても総体的な性能の低下を招くことに
なる。
interrupt）をサポートすることは、コンピュータ・ア
ーキテクチャ上の複雑な問題を提起することになる。例
えば、或る特定の命令の結果については、その命令は全
く例外をシグナルしないことが確定してからでないと、
中央演算処理装置（CPU）のレジスタ・ファイルや、プ
ログラムが見ることのできるマシン状態のその他いかな
るの部分にも書き込まれることはない。そうでなけれ
ば、その命令は、例外がシグナルされてから、マシンに
おける見ることができる状態に影響を及ぼすことにな
る。（本明細書で、CPU、コンピュータ、並びにプロセ
ッサという用語は同じ意味において使われている。） 従来、最後の例外が決定されてからでないと書き込み
が起きないように、この問題はプロセッサのパイプライ
ン・ステージ（パイプラインの深度）数を増やすことに
よって回避されてきた。しかしながら、この方法は命令
をインタロックする許容程度を縮小したり、バイパス回
路の必要容量を増加したりすることになり、一般的にい
ずれの場合においても総体的な性能の低下を招くことに
なる。
「履歴バッファ（history buffer）」の概念について
は、J.E.Smith他によって、コンピュータ・アーキテク
チャに関する第12回国際年次シンポジウム（1985年６
月）の会報の36〜44ページに掲載の記事「Implementati
on of Precise Interrupts in Pipelined Processsor
s」の中で、順序を無視して完了（out−of−order comp
letion）するパイプライン・スカラ式のプロセッサにお
いて正確な割り込みを実行するための手段として紹介さ
れている。このアプローチにおいて、レジスタ・ファイ
ルはマシンにおいてプログラムが見ることのできる状態
を包含し、履歴バッファは先読み（lookahead）状態の
項目によって入れ替えられた、順序通り（in−order）
の状態の項目を格納する（即ち、新しい値によって置き
換えられた古い値を包含する。そこから履歴バッファと
名付けられている。）。
は、J.E.Smith他によって、コンピュータ・アーキテク
チャに関する第12回国際年次シンポジウム（1985年６
月）の会報の36〜44ページに掲載の記事「Implementati
on of Precise Interrupts in Pipelined Processsor
s」の中で、順序を無視して完了（out−of−order comp
letion）するパイプライン・スカラ式のプロセッサにお
いて正確な割り込みを実行するための手段として紹介さ
れている。このアプローチにおいて、レジスタ・ファイ
ルはマシンにおいてプログラムが見ることのできる状態
を包含し、履歴バッファは先読み（lookahead）状態の
項目によって入れ替えられた、順序通り（in−order）
の状態の項目を格納する（即ち、新しい値によって置き
換えられた古い値を包含する。そこから履歴バッファと
名付けられている。）。
履歴バッファは円環状バッファとして管理される。履
歴バッファ内の各エントリにはエントリ番号が付けられ
る。履歴バッファには「ｎ」個のエントリが存在する
が、その場合「ｎ」は最長の機能ユニット・パイプライ
ンの長さに相当する。ヘッド・タグ並びにテール・タグ
は、バッファのヘッドと、命令用に予約されたバッファ
内のエントリをそれぞれ識別するために使用される。ヘ
ッドとテールの間のエントリは有効と考えられる。
歴バッファ内の各エントリにはエントリ番号が付けられ
る。履歴バッファには「ｎ」個のエントリが存在する
が、その場合「ｎ」は最長の機能ユニット・パイプライ
ンの長さに相当する。ヘッド・タグ並びにテール・タグ
は、バッファのヘッドと、命令用に予約されたバッファ
内のエントリをそれぞれ識別するために使用される。ヘ
ッドとテールの間のエントリは有効と考えられる。
発行（issue）時、各履歴バッファのエントリは、
（１）命令の発行以前のレジスタ・ファイルの値と、
（２）結果の宛先レジスタ、（３）プログラム・カウン
タ、（４）例外が発行時に生成されるか否かによって例
外ビットまたは有効ビットのいずれかを含む制御情報と
共にロードされる。
（１）命令の発行以前のレジスタ・ファイルの値と、
（２）結果の宛先レジスタ、（３）プログラム・カウン
タ、（４）例外が発行時に生成されるか否かによって例
外ビットまたは有効ビットのいずれかを含む制御情報と
共にロードされる。
結果シフト・レジスタは、順序を無視して完了するた
めにマシン状態を正しく回復するのに必要となるリオー
ダ（reorder）・タグを含む様々なマシン制御信号を管
理すべく履歴バッファと共に使われる。結果シフト・レ
ジスタは結果をうみ出す機能ユニット用のエントリと結
果の宛先レジスタ用のエントリとを包含している。結果
シフト・レジスタは先入れ先出し（FIFO）方式のスタッ
クとして動作する。
めにマシン状態を正しく回復するのに必要となるリオー
ダ（reorder）・タグを含む様々なマシン制御信号を管
理すべく履歴バッファと共に使われる。結果シフト・レ
ジスタは結果をうみ出す機能ユニット用のエントリと結
果の宛先レジスタ用のエントリとを包含している。結果
シフト・レジスタは先入れ先出し（FIFO）方式のスタッ
クとして動作する。
プロセッサの機能ユニットから結果バス上を送られる
結果は、命令が完了するとレジスタ・ファイルに直接書
き込まれる。命令が完了すると例外報告が戻ってきて履
歴バッファに書き込まれる。例外報告は結果シフト・レ
ジスタ内にあるタグの使用によってしかるべき履歴バッ
ファのエントリに導かれる。履歴バッファが例外の発生
なく完了したとわかっているヘッドの部分に要素を含ん
でいる場合、その履歴バッファのエントリはもう不要に
なり、そのバッファの記憶場所は再使用することができ
る（ヘッド・ポインタが増分される）。履歴バッファは
パイプライン・ステージの最大数より短いことがある。
履歴バッファのエントリが全て使われ（バッファが小さ
すぎる）ていれば、エントリが使用可能になるまで発行
は阻止されなければならない。従って、履歴バッファは
こうした事がめったに起こらないように充分に長くして
ある。
結果は、命令が完了するとレジスタ・ファイルに直接書
き込まれる。命令が完了すると例外報告が戻ってきて履
歴バッファに書き込まれる。例外報告は結果シフト・レ
ジスタ内にあるタグの使用によってしかるべき履歴バッ
ファのエントリに導かれる。履歴バッファが例外の発生
なく完了したとわかっているヘッドの部分に要素を含ん
でいる場合、その履歴バッファのエントリはもう不要に
なり、そのバッファの記憶場所は再使用することができ
る（ヘッド・ポインタが増分される）。履歴バッファは
パイプライン・ステージの最大数より短いことがある。
履歴バッファのエントリが全て使われ（バッファが小さ
すぎる）ていれば、エントリが使用可能になるまで発行
は阻止されなければならない。従って、履歴バッファは
こうした事がめったに起こらないように充分に長くして
ある。
例外条件が履歴バッファのヘッドに到着すると、バッ
ファは制止され、命令の発行は直ちに中止されて、パイ
プライン活動が完了するまで待機になる。活動バッファ
のエントリは次にテールからヘッドへの順序で空にさ
れ、履歴値はその元々のレジスタにロードされる。履歴
のヘッドにあるプログラム・カウンタ値は正確なプログ
ラム・カウンタである。
ファは制止され、命令の発行は直ちに中止されて、パイ
プライン活動が完了するまで待機になる。活動バッファ
のエントリは次にテールからヘッドへの順序で空にさ
れ、履歴値はその元々のレジスタにロードされる。履歴
のヘッドにあるプログラム・カウンタ値は正確なプログ
ラム・カウンタである。
この方法によって別途に必要となるハードウエアは履
歴情報を入れておくための大規模なバッファの形状をし
ている。ソース・オペランド同様に宛先の値は発行時に
読み出されなければならないから、レジスタ・ファイル
も３個の読み出しポートを備えていなければならない。
歴情報を入れておくための大規模なバッファの形状をし
ている。ソース・オペランド同様に宛先の値は発行時に
読み出されなければならないから、レジスタ・ファイル
も３個の読み出しポートを備えていなければならない。
前文に鑑み、例外処理をするためにはそれゆえに簡略
化されたバックアップ・システムが必要であるというこ
とが明確である。
化されたバックアップ・システムが必要であるというこ
とが明確である。
発明の概要
本発明は、コンピュータにおいて見ることができる状
態を変える結果を生成する命令を処理する、コンピュー
タで使うためのレジスタ・ファイル・バックアップ・キ
ューのシステム並びに方法を対象としている。コンピュ
ータはデータを格納するための複数のアドレス指定可能
な記憶場所を有するレジスタ・ファイルを備えている。
本発明に基づくバックアップ・システムは、１つの命令
によって例外が生成された場合、コンピュータにおいて
見ることができる状態を前の状態に戻すように設計され
ている。当バックアップ・システムは、同等のソフトウ
エアやハードウエア・デバイスと比較してより簡単にレ
ジスタ・ファイルのバックアップができるように、オー
バヘッドを減らしてある。
態を変える結果を生成する命令を処理する、コンピュー
タで使うためのレジスタ・ファイル・バックアップ・キ
ューのシステム並びに方法を対象としている。コンピュ
ータはデータを格納するための複数のアドレス指定可能
な記憶場所を有するレジスタ・ファイルを備えている。
本発明に基づくバックアップ・システムは、１つの命令
によって例外が生成された場合、コンピュータにおいて
見ることができる状態を前の状態に戻すように設計され
ている。当バックアップ・システムは、同等のソフトウ
エアやハードウエア・デバイスと比較してより簡単にレ
ジスタ・ファイルのバックアップができるように、オー
バヘッドを減らしてある。
本発明では、命令結果が格納されるべきレジスタ・フ
ァイル内の宛先の記憶場所に該当するアドレス情報を、
プログラムの順序に従って結果タグ・キューに順次格納
する。
ァイル内の宛先の記憶場所に該当するアドレス情報を、
プログラムの順序に従って結果タグ・キューに順次格納
する。
結果タグ・キューから、アドレス情報の第１の部分は
レジスタ・ファイルに転送され、アドレス情報の第２の
部分はレジスタ・ファイルの内容をバックアップ格納す
るためにバックアップ・キューに転送される。
レジスタ・ファイルに転送され、アドレス情報の第２の
部分はレジスタ・ファイルの内容をバックアップ格納す
るためにバックアップ・キューに転送される。
バックアップ・キューはまた、宛先記憶場所が前記の
アドレス情報の第２の部分に従って変更される前に、レ
ジスタ・ファイル内の少なくとも１ケ所以上の宛先記憶
場所の内容に該当するさらに別の情報を受け取り且つ格
納する。
アドレス情報の第２の部分に従って変更される前に、レ
ジスタ・ファイル内の少なくとも１ケ所以上の宛先記憶
場所の内容に該当するさらに別の情報を受け取り且つ格
納する。
本発明では、もし命令例外が生成されれば、バックア
ップ・キュー内に格納された前記のアドレス情報の第２
の部分に従って、当バックアップ・キューからレジスタ
・ファイルの記憶場所に、前記のさらに別の情報を転送
する。
ップ・キュー内に格納された前記のアドレス情報の第２
の部分に従って、当バックアップ・キューからレジスタ
・ファイルの記憶場所に、前記のさらに別の情報を転送
する。
１つの命令が終わる前に、読み出しに先立って前の命
令までの全ての命令が既に効力を発しているように、命
令によって修正変更されることがある（レジスタ・ファ
イルの宛先レジスタの以前の値を含むが、それに限定さ
れるわけではない）プログラムが見ることのできる何ら
かの状態の値が読み出される。その結果として出てきた
データは、「実行されていない命令（uncommitted inst
ruction）」の直前の、プロセッサにおいてプログラム
が見ることのできる状態を事実上「覚えている」バック
アップ・キューの中に入れられ、従って例外を起こすど
んな命令の効力をも無効にするために使うことができ
る。（「実行されていない命令」はHennessy他によっ
て、ある将来の時点で例外を起こすかもしれない命令と
定義されている。） 本発明は、このように、割り込みがシグナルされる例
外を結果が書き込まれた後にサポートし且つ順序を無視
して完了することのないメカニズムを提供するものであ
る。設計の複雑化は最小限に抑えられており、遅れて発
生する例外（late−exception）のケースを処理するた
めにプロセッサのパイプライン深度をさらに大きくする
必要はない。このアプローチの方がパイプラインの深度
を大きくするやり方より既存の設計（例えば、機能拡張
（拡大）によってそれまでできなかった遅れて発生する
例外ケースが可能になる場合）に「付け加え」易い。コ
ンフィギャレーションによっては、例外が発生するケー
スを除いて、総体的な性能には大して影響しないことも
ある。
令までの全ての命令が既に効力を発しているように、命
令によって修正変更されることがある（レジスタ・ファ
イルの宛先レジスタの以前の値を含むが、それに限定さ
れるわけではない）プログラムが見ることのできる何ら
かの状態の値が読み出される。その結果として出てきた
データは、「実行されていない命令（uncommitted inst
ruction）」の直前の、プロセッサにおいてプログラム
が見ることのできる状態を事実上「覚えている」バック
アップ・キューの中に入れられ、従って例外を起こすど
んな命令の効力をも無効にするために使うことができ
る。（「実行されていない命令」はHennessy他によっ
て、ある将来の時点で例外を起こすかもしれない命令と
定義されている。） 本発明は、このように、割り込みがシグナルされる例
外を結果が書き込まれた後にサポートし且つ順序を無視
して完了することのないメカニズムを提供するものであ
る。設計の複雑化は最小限に抑えられており、遅れて発
生する例外（late−exception）のケースを処理するた
めにプロセッサのパイプライン深度をさらに大きくする
必要はない。このアプローチの方がパイプラインの深度
を大きくするやり方より既存の設計（例えば、機能拡張
（拡大）によってそれまでできなかった遅れて発生する
例外ケースが可能になる場合）に「付け加え」易い。コ
ンフィギャレーションによっては、例外が発生するケー
スを除いて、総体的な性能には大して影響しないことも
ある。
上述の、またさらに他の本発明の特徴並びに優れた点
については、添付の図面に示されているように、本発明
に基づく好適な実施例の以下の詳細な記述から明確にな
るであろう。
については、添付の図面に示されているように、本発明
に基づく好適な実施例の以下の詳細な記述から明確にな
るであろう。
図面の簡単な説明
本発明は添付の図面を参照すればより良く理解される
であろう。
であろう。
第１図は本発明に基づくレジスタ・ファイル・バック
アップ・キュー・システムの典型的なブロック図を示
す。
アップ・キュー・システムの典型的なブロック図を示
す。
第２図は本発明に基づくレジスタ・ファイル・バック
アップ・キュー・システムによってとられる基本的なス
テップを示す典型的なフローチャートである。
アップ・キュー・システムによってとられる基本的なス
テップを示す典型的なフローチャートである。
発明の詳細な説明
本発明に基づく動作については第１図に示した典型的
なブロック図に表す通りである。
なブロック図に表す通りである。
この例において、本発明に基づくコンピュータのレジ
スタ・ファイル・システムの環境は、第１図に示すよう
に、命令オペランド及び結果を格納するための複数のア
ドレス指定可能な記憶場所を有するレジスタ・ファイル
102、機能ユニット兼バイパス論理104、結果を格納する
ために命令によって指定されるレジスタ・ファイルの記
憶場所のアドレスに該当する情報を格納するための結果
タグ・キュー106（結果タグとも呼ばれる）、バックア
ップ・キュー108、バックアップ・データ・ラッチ110、
バックアップ・データ・ラッチ112、データ・マルチプ
レクサ114、並びにアドレス／タグ・マルチプレクサ116
とから成り立っている。
スタ・ファイル・システムの環境は、第１図に示すよう
に、命令オペランド及び結果を格納するための複数のア
ドレス指定可能な記憶場所を有するレジスタ・ファイル
102、機能ユニット兼バイパス論理104、結果を格納する
ために命令によって指定されるレジスタ・ファイルの記
憶場所のアドレスに該当する情報を格納するための結果
タグ・キュー106（結果タグとも呼ばれる）、バックア
ップ・キュー108、バックアップ・データ・ラッチ110、
バックアップ・データ・ラッチ112、データ・マルチプ
レクサ114、並びにアドレス／タグ・マルチプレクサ116
とから成り立っている。
上記の例においてブロック102を中央演算処理装置
（プロセッサ、CPUもしくはコンピュータとも呼ばれ
る）のレジスタ・ファイルと考えるのが最も簡単だが、
本発明は、普遍性を損なうことなく、プログラムが見る
ことのできるマシン状態のどんな部分（または全体）に
も適用される。
（プロセッサ、CPUもしくはコンピュータとも呼ばれ
る）のレジスタ・ファイルと考えるのが最も簡単だが、
本発明は、普遍性を損なうことなく、プログラムが見る
ことのできるマシン状態のどんな部分（または全体）に
も適用される。
レジスタ・ファイル102は命令のオペランド（オペラ
ンド・タグとも呼ばれる）を格納するレジスタのアドレ
スに該当する情報を受け取るP_adr入力を備えている。
オペランドはレジスタ・ファイル102に格納され、従来
の方法で命令を実行するためにバス134を介して機能ユ
ニット104に渡される。
ンド・タグとも呼ばれる）を格納するレジスタのアドレ
スに該当する情報を受け取るP_adr入力を備えている。
オペランドはレジスタ・ファイル102に格納され、従来
の方法で命令を実行するためにバス134を介して機能ユ
ニット104に渡される。
命令オペランドの読み出しを行なう他に、システムは
命令結果を受け取るための宛先レジスタを決定する。シ
ステムは次に、命令の実行に先立って宛先レジスタの内
容を読み出し、その内容と宛先レジスタに該当するタグ
（例えば、レジスタ・ファイル・エントリのアドレスな
ど）をバックアップ・キュー108の中に格納する。例外
（例えば、加算あふれなどの演算例外）が発生した場合
には、バックアップ・キュー108の内容を読み出し、そ
れに該当するタグによって指定された記憶場所にあるレ
ジスタ・ファイル102の中にそのデータを格納すること
によって、例外が発生する前のレジスタ・ファイル102
の状態を取り戻すことができる。
命令結果を受け取るための宛先レジスタを決定する。シ
ステムは次に、命令の実行に先立って宛先レジスタの内
容を読み出し、その内容と宛先レジスタに該当するタグ
（例えば、レジスタ・ファイル・エントリのアドレスな
ど）をバックアップ・キュー108の中に格納する。例外
（例えば、加算あふれなどの演算例外）が発生した場合
には、バックアップ・キュー108の内容を読み出し、そ
れに該当するタグによって指定された記憶場所にあるレ
ジスタ・ファイル102の中にそのデータを格納すること
によって、例外が発生する前のレジスタ・ファイル102
の状態を取り戻すことができる。
レジスタ・ファイル102内のデータのバックアップを
整合するには、結果タグ・キュー106が必要である。結
果タグ・キュー106は、命令結果を格納するために、レ
ジスタ・ファイル102内の宛先記憶場所に該当するタグ
を格納する。結果タグは従来の方法で命令をデコードす
ることによって生成される。結果タグ・キュー106に格
納されたタグは実行する順序に従って、先入れ先出し方
式で格納される。結果タグ・キュー106は、レジスタ・
ファイルの同じ宛先記憶場所への書き込み命令がある場
合、その前の命令が全て完了するまでタグを遅らせる。
整合するには、結果タグ・キュー106が必要である。結
果タグ・キュー106は、命令結果を格納するために、レ
ジスタ・ファイル102内の宛先記憶場所に該当するタグ
を格納する。結果タグは従来の方法で命令をデコードす
ることによって生成される。結果タグ・キュー106に格
納されたタグは実行する順序に従って、先入れ先出し方
式で格納される。結果タグ・キュー106は、レジスタ・
ファイルの同じ宛先記憶場所への書き込み命令がある場
合、その前の命令が全て完了するまでタグを遅らせる。
バックアップ・キュー108の深度は、レジスタ・ファ
イルが書き込まれるサイクルと例外が検出されるサイク
ルの間のパイプライン・ステージ数（即ち、サイクル）
によって決まる。
イルが書き込まれるサイクルと例外が検出されるサイク
ルの間のパイプライン・ステージ数（即ち、サイクル）
によって決まる。
本発明に基づく実施例の一つは、フェッチ、デコー
ド、実行／格納の３ステージのパイプライン構成になっ
ている。この実施例において、例外はレジスタ・ファイ
ル102が書き込まれるのと同じサイクル中にしかシグナ
ルされない。従って、バックアップ・キュー108は１個
の宛先レジスタの内容及びそのタグを格納するのに充分
な深度であればよい。
ド、実行／格納の３ステージのパイプライン構成になっ
ている。この実施例において、例外はレジスタ・ファイ
ル102が書き込まれるのと同じサイクル中にしかシグナ
ルされない。従って、バックアップ・キュー108は１個
の宛先レジスタの内容及びそのタグを格納するのに充分
な深度であればよい。
従来の方法では、マルチサイクルのパイプライン遅延
の後で、いくつかの命令結果がレジスタ・ファイル102
に書き込まれ且つ例外が発生すれば、その結果、マシン
の多くの状態が遅れてシグナルされた例外によって消さ
れてしまうことになる。しかしながら、本発明において
は、バックアップ・キュー108を深くすることにより、
それらの失われた状態を復元するために失われた状態を
回復することができる。例外が処理される前に、それ以
前の全ての結果（命令が実行される前のレジスタ・ファ
イル内に収められている結果）が、例外を生成した命令
に先行する命令までレジスタ・ファイル102に書き込ま
れていなければならない。
の後で、いくつかの命令結果がレジスタ・ファイル102
に書き込まれ且つ例外が発生すれば、その結果、マシン
の多くの状態が遅れてシグナルされた例外によって消さ
れてしまうことになる。しかしながら、本発明において
は、バックアップ・キュー108を深くすることにより、
それらの失われた状態を復元するために失われた状態を
回復することができる。例外が処理される前に、それ以
前の全ての結果（命令が実行される前のレジスタ・ファ
イル内に収められている結果）が、例外を生成した命令
に先行する命令までレジスタ・ファイル102に書き込ま
れていなければならない。
当業者には明らかなように、（例えば）データ例外が
発生したかどうかを示す信号はデータ・パスから発信さ
れ、制御論理（表示されていない）によって検出され
る。制御論理は次に何をするかを決定し、マルチプレク
サ114及び116の入力集合の一つを選択する制御信号118
（第１図に表示）を生成する。
発生したかどうかを示す信号はデータ・パスから発信さ
れ、制御論理（表示されていない）によって検出され
る。制御論理は次に何をするかを決定し、マルチプレク
サ114及び116の入力集合の一つを選択する制御信号118
（第１図に表示）を生成する。
通常動作（即ち、例外発生なし）中、制御信号118
は、結果をレジスタ・ファイル102の書き込みポートＷ
に渡すべく機能ユニット104から「命令結果データ」122
を選択するために、マルチプレクサ114を制御する。
は、結果をレジスタ・ファイル102の書き込みポートＷ
に渡すべく機能ユニット104から「命令結果データ」122
を選択するために、マルチプレクサ114を制御する。
例外が検出されれば、制御信号118は、レジスタ・フ
ァイルの状態を例外を起こした命令の直前の状態に戻す
べくバックアップ・キュー108から「書き込み取消し（u
nwrite）データ」124を選択するために、マルチプレク
サ114を制御する。
ァイルの状態を例外を起こした命令の直前の状態に戻す
べくバックアップ・キュー108から「書き込み取消し（u
nwrite）データ」124を選択するために、マルチプレク
サ114を制御する。
同様に、通常動作（例外発生なし）中、制御信号118
は、結果タグ・キュー106のトップからレジスタ・ファ
イル102の書き込みアドレス入力W_adrまでの結果タグを
選択するために、マルチプレクサ116を制御する。例外
が検出されれば、制御信号118は、レジスタ・ファイル1
02に書き込み取消しデータをどこに格納すべきか指示す
るためにバックアップ・キュー108から「書き込み取消
しタグ」125を選択すべく、マルチプレクサ116を制御す
る。
は、結果タグ・キュー106のトップからレジスタ・ファ
イル102の書き込みアドレス入力W_adrまでの結果タグを
選択するために、マルチプレクサ116を制御する。例外
が検出されれば、制御信号118は、レジスタ・ファイル1
02に書き込み取消しデータをどこに格納すべきか指示す
るためにバックアップ・キュー108から「書き込み取消
しタグ」125を選択すべく、マルチプレクサ116を制御す
る。
データのバックアップについて記載する。第１図に示
すように、レジスタ・ファイル102は結果タグ・キュー1
06からの命令オペランドに関する情報を受信するための
入力ポート「Q_adr」を備えている。Q_adr入力ポート
は、バックアップ・キュー108に書き込まれるべきデー
タに該当する「バックアップ・タグ」126を結果タグ・
キュー106から受け取る。この例において、バス128は次
のサイクルでレジスタ・ファイル102に書き込まれるべ
き結果タグ・キュー106のエントリに接続されている。
結果タグはQ_adr入力に送られると同時に、バス128を介
してバックアップ・キュー108にも送られ一時的にタグ
・ラッチ112に格納される。こうすることによって、本
発明に基づくシステムは、次の命令によって上書きされ
るべき結果をバックアップ・キュー108に格納すること
ができるようになる。レジスタ・ファイル102はデータ
出力ポート「Ｑ」を介してバックアップ・タグ126に該
当する「バックアップ・データ」130を出力する。バッ
クアップ・データ130は、タグ・ラッチ112に先に到着す
る該当バックアップ・タグ126が同時にバックアップ・
キュー108にラッチされるように、データ・ラッチ110に
送られる。
すように、レジスタ・ファイル102は結果タグ・キュー1
06からの命令オペランドに関する情報を受信するための
入力ポート「Q_adr」を備えている。Q_adr入力ポート
は、バックアップ・キュー108に書き込まれるべきデー
タに該当する「バックアップ・タグ」126を結果タグ・
キュー106から受け取る。この例において、バス128は次
のサイクルでレジスタ・ファイル102に書き込まれるべ
き結果タグ・キュー106のエントリに接続されている。
結果タグはQ_adr入力に送られると同時に、バス128を介
してバックアップ・キュー108にも送られ一時的にタグ
・ラッチ112に格納される。こうすることによって、本
発明に基づくシステムは、次の命令によって上書きされ
るべき結果をバックアップ・キュー108に格納すること
ができるようになる。レジスタ・ファイル102はデータ
出力ポート「Ｑ」を介してバックアップ・タグ126に該
当する「バックアップ・データ」130を出力する。バッ
クアップ・データ130は、タグ・ラッチ112に先に到着す
る該当バックアップ・タグ126が同時にバックアップ・
キュー108にラッチされるように、データ・ラッチ110に
送られる。
制御ライン132はバックアップ・キュー108のスタック
の方向を変えるために備えられている。通常動作中、バ
ックアップ・データ及びバックアップ・タグはバックア
ップ・キュー108の中に押し込まれる。上述のように、
バックアップ・キュー108の深度はパイプラインの長さ
によって決まる。この例におけるバックアップ・キュー
108の深度は１である。深度によって、古い情報は、最
後のエントリがより新しい情報によって上書きされる
と、スタックの「底から押し出される」と言われてい
る。例外が検出されれば、制御信号132はバックアップ
・キュー108の方向を逆にして、情報が後入れ先出し方
式ではじき出され、レジスタ・ファイル102の中に格納
される。
の方向を変えるために備えられている。通常動作中、バ
ックアップ・データ及びバックアップ・タグはバックア
ップ・キュー108の中に押し込まれる。上述のように、
バックアップ・キュー108の深度はパイプラインの長さ
によって決まる。この例におけるバックアップ・キュー
108の深度は１である。深度によって、古い情報は、最
後のエントリがより新しい情報によって上書きされる
と、スタックの「底から押し出される」と言われてい
る。例外が検出されれば、制御信号132はバックアップ
・キュー108の方向を逆にして、情報が後入れ先出し方
式ではじき出され、レジスタ・ファイル102の中に格納
される。
書き込み取消しのプロセスはハードウエアまたはソフ
トウエアのオペレーティング・システムのいずれかによ
って制御することができる。しかしながら、オペレーテ
ィング・システムで制御する場合、そのプロセスを制御
する命令自体をバックアップ・キュー108に書き込むこ
とがないように注意しなければならない。即ち、例外ハ
ンドラが呼び出される前にキューを使用不可にするメカ
ニズムがなければならない。
トウエアのオペレーティング・システムのいずれかによ
って制御することができる。しかしながら、オペレーテ
ィング・システムで制御する場合、そのプロセスを制御
する命令自体をバックアップ・キュー108に書き込むこ
とがないように注意しなければならない。即ち、例外ハ
ンドラが呼び出される前にキューを使用不可にするメカ
ニズムがなければならない。
本発明に基づく好適な実施例においては、読み出しス
テージと書き込みステージとは正確に１サイクルで隔て
られているから、追加の読み出しポート（即ち、Ｐポー
トに加えて）は不要である。さらに以下の条件の一つが
満たされている： 1. 遅れて例外を発生させることができる命令に要する
読み出しポートととは別に、読み出しポートを必要とす
る遅れた例外を生成させることができない命令が存在
し、バックアップ・キュー108の深度がちょうど１であ
る（即ち、最後の例外がシグナルするのがちょうど１サ
イクル遅く、該当する書き込みを打ち切れない）。
テージと書き込みステージとは正確に１サイクルで隔て
られているから、追加の読み出しポート（即ち、Ｐポー
トに加えて）は不要である。さらに以下の条件の一つが
満たされている： 1. 遅れて例外を発生させることができる命令に要する
読み出しポートととは別に、読み出しポートを必要とす
る遅れた例外を生成させることができない命令が存在
し、バックアップ・キュー108の深度がちょうど１であ
る（即ち、最後の例外がシグナルするのがちょうど１サ
イクル遅く、該当する書き込みを打ち切れない）。
2. 最大数の読み出しポートを要する命令はいずれも常
にその引き数と同一のレジスタ番号を書き込む。
にその引き数と同一のレジスタ番号を書き込む。
上記の条件の一つが満たされてはいるが、読み出しス
テージと書き込みステージとの間に１サイクル以上の間
隔がある場合でも、本発明はレジスタ・ファイルの読み
出しポート数を増やさずに適用することができる。この
場合、書き込み前のステージではなく読み出しのステー
ジでバックアップ・キュー108の中を読み出し、且つバ
ックアップ・キュー108を深くすることが必要である。
しかしながら、インターロックの追加（前の命令の結果
からそのバックアップの読み出しまで）により性能が低
下する可能性があるから、これは最適とはいえない。
テージと書き込みステージとの間に１サイクル以上の間
隔がある場合でも、本発明はレジスタ・ファイルの読み
出しポート数を増やさずに適用することができる。この
場合、書き込み前のステージではなく読み出しのステー
ジでバックアップ・キュー108の中を読み出し、且つバ
ックアップ・キュー108を深くすることが必要である。
しかしながら、インターロックの追加（前の命令の結果
からそのバックアップの読み出しまで）により性能が低
下する可能性があるから、これは最適とはいえない。
本発明による例として、第１表に示すように、Ａ、
Ｂ、Ｃ、Ｄ、及びＥの５つのパイプライン・ステージを
有するマシンを考えてみよう。この例の典型的なフロー
チャートは第２図に示す通りである。第１表並びに第２
図は以下に述べる説明の中で参照される。書き込みはＤ
のステージで起きる。例外はＥのステージで発生する。
命令のステージＣより後にシグナルする例外はその命令
が書き込むのを防ぐことはできない。（読み出しは、こ
の例とは無関係に、Ａ、Ｂ、及びＣのステージのいずれ
でも起きることがある。）例外がシグナルするのが２サ
イクル遅いため該当する書き込みを防ぐことはできない
から、本発明に基づくバックアップ・キュー108は２記
憶場所分の深度がなければならない。
Ｂ、Ｃ、Ｄ、及びＥの５つのパイプライン・ステージを
有するマシンを考えてみよう。この例の典型的なフロー
チャートは第２図に示す通りである。第１表並びに第２
図は以下に述べる説明の中で参照される。書き込みはＤ
のステージで起きる。例外はＥのステージで発生する。
命令のステージＣより後にシグナルする例外はその命令
が書き込むのを防ぐことはできない。（読み出しは、こ
の例とは無関係に、Ａ、Ｂ、及びＣのステージのいずれ
でも起きることがある。）例外がシグナルするのが２サ
イクル遅いため該当する書き込みを防ぐことはできない
から、本発明に基づくバックアップ・キュー108は２記
憶場所分の深度がなければならない。
第１表において、サイクル番号の１〜９を上に、命令
のｉからｉ＋４とバックアップ・キューの記憶場所Q1及
びQ2を左側に示す。
のｉからｉ＋４とバックアップ・キューの記憶場所Q1及
びQ2を左側に示す。
命令ｉ＋２のバックアップと例外検出は第２図に示す
通りである。動作はステップ202で開始される。命令ｉ
＋２は、ステップ204に示すように、サイクル６のステ
ージＤでバックアップ・キューQ1の中にバックアップさ
れる。命令Ｄの結果は、ステップ206に示すように、レ
ジスタ・ファイルに送られる。例外は命令ｉ＋２によっ
て起こされサイクル７でシグナルされる（条件付きステ
ップ208のイエス・ブランチ「Ｙ」を参照）と仮定しよ
う。この時点で、ステージＡ、Ｂ（サイクル７には示さ
れていない）並びにＣにおける命令は打ち切られる（ス
テップ210参照）が、命令ｉ＋３までの全ての命令の結
果は既に書き込まれた後である。しかしながら、プログ
ラムからみると、命令のｉ＋２とｉ＋３は例外ゆえに状
態に影響を及ぼすべきではなかった。この２つの命令に
よって上書きされた状態はバックアップ・キューに格納
される（ステップ212参照）。Q1のデータは、サイクル
８で命令ｉ＋３の宛先アドレスのレジスタ・ファイルに
結果が書き込まれる（ステップ214参照）。その後バッ
クアップ・キューが逆方向にシフトし、Q1のデータはサ
イクル９で命令ｉ＋２の宛先で結果が書き込まれる（ス
テップ216参照）。現時点では、見ることができる状態
全体にフェッチ及び実行されるべき例外ハンドラの最初
の命令に対する適切な値がある（ステップ218参照）。
通りである。動作はステップ202で開始される。命令ｉ
＋２は、ステップ204に示すように、サイクル６のステ
ージＤでバックアップ・キューQ1の中にバックアップさ
れる。命令Ｄの結果は、ステップ206に示すように、レ
ジスタ・ファイルに送られる。例外は命令ｉ＋２によっ
て起こされサイクル７でシグナルされる（条件付きステ
ップ208のイエス・ブランチ「Ｙ」を参照）と仮定しよ
う。この時点で、ステージＡ、Ｂ（サイクル７には示さ
れていない）並びにＣにおける命令は打ち切られる（ス
テップ210参照）が、命令ｉ＋３までの全ての命令の結
果は既に書き込まれた後である。しかしながら、プログ
ラムからみると、命令のｉ＋２とｉ＋３は例外ゆえに状
態に影響を及ぼすべきではなかった。この２つの命令に
よって上書きされた状態はバックアップ・キューに格納
される（ステップ212参照）。Q1のデータは、サイクル
８で命令ｉ＋３の宛先アドレスのレジスタ・ファイルに
結果が書き込まれる（ステップ214参照）。その後バッ
クアップ・キューが逆方向にシフトし、Q1のデータはサ
イクル９で命令ｉ＋２の宛先で結果が書き込まれる（ス
テップ216参照）。現時点では、見ることができる状態
全体にフェッチ及び実行されるべき例外ハンドラの最初
の命令に対する適切な値がある（ステップ218参照）。
命令ｉ−２がステージＥで例外をシグナルせず且つ命
令ｉ−３がステージＤで例外をシグナルしていれば、そ
のプロセスは、命令ｉ−２が無効にされない場合を除い
て、ほぼ同じである（ステップ222及び224からなるルー
プ221参照）ことに注意すること。例外が検出されなけ
れば、ステップ226に示すようにパイプラインは単に次
に進み、（各ステップの）実行が続けられていく。
令ｉ−３がステージＤで例外をシグナルしていれば、そ
のプロセスは、命令ｉ−２が無効にされない場合を除い
て、ほぼ同じである（ステップ222及び224からなるルー
プ221参照）ことに注意すること。例外が検出されなけ
れば、ステップ226に示すようにパイプラインは単に次
に進み、（各ステップの）実行が続けられていく。
本発明のさらに別の実施例においては、見ることがで
きる状態の一部を管理するために本発明を使うことが可
能であるが、残りの部分のパイプラインを深くする。性
能を低下させることなくステータス・ビット用のバイパ
ス論理の実行が可能なことがあるから、最も適当なアプ
リケーション（適用）は、ステータス・ビットの終了を
遅らせるが、バックアップ・キューをレジスタ・ファイ
ルとして使うことである。
きる状態の一部を管理するために本発明を使うことが可
能であるが、残りの部分のパイプラインを深くする。性
能を低下させることなくステータス・ビット用のバイパ
ス論理の実行が可能なことがあるから、最も適当なアプ
リケーション（適用）は、ステータス・ビットの終了を
遅らせるが、バックアップ・キューをレジスタ・ファイ
ルとして使うことである。
本発明に基づく様々な実施例について以上記述してき
たが、そうした実施例は例として挙げたのであって、そ
れによって制限されるものではないことが理解されるは
ずである。従って、本発明の広さ並びに範囲は上に述べ
た例としての実施例のいずれによっても制限されるべき
ではなく、以下に記載の特許請求の範囲及びそれに相当
するものによってのみ定められるべきものである。
たが、そうした実施例は例として挙げたのであって、そ
れによって制限されるものではないことが理解されるは
ずである。従って、本発明の広さ並びに範囲は上に述べ
た例としての実施例のいずれによっても制限されるべき
ではなく、以下に記載の特許請求の範囲及びそれに相当
するものによってのみ定められるべきものである。
Claims (8)
- 【請求項１】コンピュータにおいて見ることができる状
態を変える結果を生成するための命令を処理する、コン
ピュータで使うレジスタ・ファイル・バックアップ・シ
ステムで、前記コンピュータがデータを格納するために
複数のアドレス指定可能な記憶場所を有するレジスタ・
ファイルを１個備え、前記バックアップ・システムは命
令が例外を生成させればコンピュータにおいて見ること
ができる状態を前の状態に戻すように設計され、さらに
そのバックアップ・システムは同等のソフトウエアかも
しくはハードウエア・デバイスよりも簡単にレジスタ・
ファイルのバックアップができるようにオーバヘッドを
減らしてあり、前記バックアップ・システムが、 命令の結果が格納されるべきレジスタ・ファイル内の宛
先記憶場所に該当するアドレス情報をプログラムの順序
で順次格納するための第１手段であって、前記第１手段
と前記格納された前記アドレス情報を転送するための第
１出力と第２出力を備え、かつ、 （ａ）前記第１出力は前記アドレス情報の第１の部分を
転送するための前記レジスタ・ファイルに連結され、 （ｂ）前記第２出力は前記レジスタ・ファイルの内容を
バックアップ格納するためにアドレス情報の第２の部分
を転送するものである 前記第１手段と、 （ｉ）前記アドレス情報の前記第２の部分を受け取り且
つ格納するために、前記第１手段の第２出力と、 （ii）前記レジスタ・ファイル内の少なくとも１箇所以
上の宛先記憶場所の内容に該当するさらに別の情報を、
その宛先記憶場所が前記のアドレス情報の第２の部分に
従って変更される前に、受け取り且つバックアップ格納
するために、前記レジスタ・ファイルと、 に連結された第２手段と、さらに、 命令が例外を生成した後で、前記の第２手段に格納され
た前記のアドレス情報の第２の部分に従って、前記の別
の情報を前記第２手段からレジスタ・ファイルの記憶場
所に転送するための第３手段と、 から成ることを特徴とするバックアップ・システム。 - 【請求項２】前記第１手段が、命令の結果が格納される
べきレジスタ・ファイル内の宛先記憶場所に該当する前
記のアドレス情報を格納するために複数の記憶場所を有
する先入れ先出し方式のキューであり、前記アドレス情
報がレジスタ・ファイル内の宛先記憶場所のアドレスの
一部であるタグから成ることを特徴とする請求項１記載
のシステム。 - 【請求項３】前記の第１出力と第２出力が前記の先入れ
先出し方式のキュー内の別々の記憶場所に連結されてい
ることを特徴とする請求項２記載のシステム。 - 【請求項４】前記の第１手段の第２出力が前記の先入れ
先出し方式のキュー内の２番目の記憶場所に連結されて
いることを特徴とする請求項２記載のシステム。 - 【請求項５】前記の第２手段が、前記のさらに別の情報
と前記アドレス情報の第２の部分とを格納するために複
数の記憶場所を有する後入れ先出し方式のキューである
ことを特徴とする請求項１記載のシステム。 - 【請求項６】前記システムがさらに、前記アドレス情報
の第２の部分を、第２手段に格納される前に一時的に格
納するための第１ラッチ手段と、前記のさらに別の情報
を、第２手段に格納される前に一時的に格納するための
第２ラッチ手段と、から成ることを特徴とする請求項１
記載のシステム。 - 【請求項７】前記の後入れ先出し方式のキューの深度
が、レジスタ・ファイルが書き込まれるサイクルと例外
が検出されるサイクルとの間のパイプライン・ステージ
数に等しいことを特徴とする請求項１記載のシステム。 - 【請求項８】第３手段が、第１手段の第１出力に連結さ
れた第１入力と、前記アドレス情報の第２の部分を読み
出すための第２手段に連結された第２入力とを有する第
１選択手段と、さらに命令の結果を受け取るための第１
入力と、前記のさらに別の情報を読み出すための前記第
２手段に連結された第２入力とを有する第２選択手段
と、から成ることを特徴とする請求項１記載のシステ
ム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US846,237 | 1992-03-05 | ||
| US07/846,237 US5398330A (en) | 1992-03-05 | 1992-03-05 | Register file backup queue |
| PCT/JP1993/000257 WO1993018450A1 (en) | 1992-03-05 | 1993-03-02 | Register file backup queue |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003379853A Division JP3724580B2 (ja) | 1992-03-05 | 2003-11-10 | レジスタ・ファイルのバックアップ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07505240A JPH07505240A (ja) | 1995-06-08 |
| JP3520371B2 true JP3520371B2 (ja) | 2004-04-19 |
Family
ID=25297332
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51552193A Expired - Fee Related JP3520371B2 (ja) | 1992-03-05 | 1993-03-02 | レジスタ・ファイル・バックアップ・キュー |
| JP2003379853A Expired - Lifetime JP3724580B2 (ja) | 1992-03-05 | 2003-11-10 | レジスタ・ファイルのバックアップ方法 |
| JP2003409722A Expired - Lifetime JP3724581B2 (ja) | 1992-03-05 | 2003-12-09 | バックアップ装置 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003379853A Expired - Lifetime JP3724580B2 (ja) | 1992-03-05 | 2003-11-10 | レジスタ・ファイルのバックアップ方法 |
| JP2003409722A Expired - Lifetime JP3724581B2 (ja) | 1992-03-05 | 2003-12-09 | バックアップ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (8) | US5398330A (ja) |
| JP (3) | JP3520371B2 (ja) |
| WO (1) | WO1993018450A1 (ja) |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909700A (en) * | 1996-12-23 | 1999-06-01 | Emc Corporation | Back-up data storage facility incorporating filtering to select data items to be backed up |
| US5539911A (en) * | 1991-07-08 | 1996-07-23 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US5826055A (en) * | 1991-07-08 | 1998-10-20 | Seiko Epson Corporation | System and method for retiring instructions in a superscalar microprocessor |
| US5493687A (en) | 1991-07-08 | 1996-02-20 | Seiko Epson Corporation | RISC microprocessor architecture implementing multiple typed register sets |
| US5398330A (en) * | 1992-03-05 | 1995-03-14 | Seiko Epson Corporation | Register file backup queue |
| DE69311330T2 (de) | 1992-03-31 | 1997-09-25 | Seiko Epson Corp., Tokio/Tokyo | Befehlsablauffolgeplanung von einem risc-superskalarprozessor |
| WO1993022722A1 (en) * | 1992-05-01 | 1993-11-11 | Seiko Epson Corporation | A system and method for retiring instructions in a superscalar microprocessor |
| US5628021A (en) * | 1992-12-31 | 1997-05-06 | Seiko Epson Corporation | System and method for assigning tags to control instruction processing in a superscalar processor |
| US5604912A (en) * | 1992-12-31 | 1997-02-18 | Seiko Epson Corporation | System and method for assigning tags to instructions to control instruction execution |
| JP3531166B2 (ja) * | 1992-12-31 | 2004-05-24 | セイコーエプソン株式会社 | レジスタ・リネーミングのシステム及び方法 |
| DE69425311T2 (de) * | 1993-10-18 | 2001-03-15 | National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara | Mikroprozessor mit spekulativer Befehlsausführung |
| US5721857A (en) * | 1993-12-30 | 1998-02-24 | Intel Corporation | Method and apparatus for saving the effective address of floating point memory operations in an out-of-order microprocessor |
| US6378062B1 (en) * | 1994-01-04 | 2002-04-23 | Intel Corporation | Method and apparatus for performing a store operation |
| US5649092A (en) * | 1994-04-21 | 1997-07-15 | Unisys Corporation | Fault tolerant apparatus and method for maintaining one or more queues that are shared by multiple processors |
| JP3495173B2 (ja) * | 1996-02-14 | 2004-02-09 | 富士通株式会社 | 演算処理方法および演算処理装置 |
| US5953742A (en) * | 1996-07-01 | 1999-09-14 | Sun Microsystems, Inc. | Memory management in fault tolerant computer systems utilizing a first and second recording mechanism and a reintegration mechanism |
| US5875346A (en) * | 1996-09-13 | 1999-02-23 | International Business Machines Corporation | System for restoring register data in a pipelined data processing system using latch feedback assemblies |
| US5793944A (en) * | 1996-09-13 | 1998-08-11 | International Business Machines Corporation | System for restoring register data in a pipelined data processing system using register file save/restore mechanism |
| DE19650993A1 (de) * | 1996-11-26 | 1998-05-28 | Francotyp Postalia Gmbh | Anordnung und Verfahren zur Verbesserung der Datensicherheit mittels Ringpuffer |
| US6070235A (en) * | 1997-07-14 | 2000-05-30 | International Business Machines Corporation | Data processing system and method for capturing history buffer data |
| US6263401B1 (en) * | 1997-09-30 | 2001-07-17 | Institute For The Development Of Emerging Architectures, L.L.C. | Method and apparatus for transferring data between a register stack and a memory resource |
| US6314513B1 (en) | 1997-09-30 | 2001-11-06 | Intel Corporation | Method and apparatus for transferring data between a register stack and a memory resource |
| US6360315B1 (en) * | 1999-02-09 | 2002-03-19 | Intrinsity, Inc. | Method and apparatus that supports multiple assignment code |
| US6487630B2 (en) | 1999-02-26 | 2002-11-26 | Intel Corporation | Processor with register stack engine that dynamically spills/fills physical registers to backing store |
| US6345354B1 (en) * | 1999-04-29 | 2002-02-05 | Mips Technologies, Inc. | Register file access |
| US6622234B1 (en) | 1999-06-21 | 2003-09-16 | Pts Corporation | Methods and apparatus for initiating and resynchronizing multi-cycle SIMD instructions |
| US6990658B1 (en) * | 1999-10-13 | 2006-01-24 | Transmeta Corporation | Method for translating instructions in a speculative microprocessor featuring committing state |
| US6804815B1 (en) * | 2000-09-18 | 2004-10-12 | Cisco Technology, Inc. | Sequence control mechanism for enabling out of order context processing |
| US6801994B2 (en) * | 2000-12-20 | 2004-10-05 | Microsoft Corporation | Software management systems and methods for automotive computing devices |
| US6829719B2 (en) | 2001-03-30 | 2004-12-07 | Transmeta Corporation | Method and apparatus for handling nested faults |
| US7225442B2 (en) * | 2001-06-29 | 2007-05-29 | International Business Machines Corporation | Method and system for dynamic utilization mechanisms for facilities whose reservation status can change dynamically |
| US7440884B2 (en) * | 2003-01-23 | 2008-10-21 | Quickturn Design Systems, Inc. | Memory rewind and reconstruction for hardware emulator |
| TWI223756B (en) * | 2003-10-09 | 2004-11-11 | Univ Nat Sun Yat Sen | Automatic register backup/restore system and method |
| US7921250B2 (en) * | 2004-07-29 | 2011-04-05 | International Business Machines Corporation | Method to switch the lock-bits combination used to lock a page table entry upon receiving system reset exceptions |
| US7409589B2 (en) * | 2005-05-27 | 2008-08-05 | International Business Machines Corporation | Method and apparatus for reducing number of cycles required to checkpoint instructions in a multi-threaded processor |
| US7555424B2 (en) * | 2006-03-16 | 2009-06-30 | Quickturn Design Systems, Inc. | Method and apparatus for rewinding emulated memory circuits |
| US7904639B2 (en) * | 2006-08-22 | 2011-03-08 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
| US8192430B2 (en) * | 2006-12-15 | 2012-06-05 | Cook Medical Technologies Llc | Device for extracting an elongated structure implanted in biological tissue |
| WO2008101316A1 (en) * | 2007-02-22 | 2008-08-28 | Mosaid Technologies Incorporated | Apparatus and method for using a page buffer of a memory device as a temporary cache |
| US8086785B2 (en) | 2007-02-22 | 2011-12-27 | Mosaid Technologies Incorporated | System and method of page buffer operation for memory devices |
| US7801852B2 (en) * | 2007-07-31 | 2010-09-21 | Oracle International Corporation | Checkpoint-free in log mining for distributed information sharing |
| US10020037B2 (en) * | 2007-12-10 | 2018-07-10 | Intel Corporation | Capacity register file |
| US8015380B2 (en) * | 2008-02-01 | 2011-09-06 | International Business Machines Corporation | Launching multiple concurrent memory moves via a fully asynchronoous memory mover |
| US8095758B2 (en) * | 2008-02-01 | 2012-01-10 | International Business Machines Corporation | Fully asynchronous memory mover |
| US8245004B2 (en) * | 2008-02-01 | 2012-08-14 | International Business Machines Corporation | Mechanisms for communicating with an asynchronous memory mover to perform AMM operations |
| US8327101B2 (en) * | 2008-02-01 | 2012-12-04 | International Business Machines Corporation | Cache management during asynchronous memory move operations |
| US8275963B2 (en) * | 2008-02-01 | 2012-09-25 | International Business Machines Corporation | Asynchronous memory move across physical nodes with dual-sided communication |
| US8356151B2 (en) * | 2008-02-01 | 2013-01-15 | International Business Machines Corporation | Reporting of partially performed memory move |
| US8139390B2 (en) * | 2008-07-08 | 2012-03-20 | Mosaid Technologies Incorporated | Mixed data rates in memory devices and systems |
| US9230002B2 (en) * | 2009-01-30 | 2016-01-05 | Oracle International Corporation | High performant information sharing and replication for single-publisher and multiple-subscriber configuration |
| JP4691602B2 (ja) * | 2009-03-19 | 2011-06-01 | 富士通株式会社 | データバックアップ方法及び情報処理装置 |
| US8210148B2 (en) | 2009-09-25 | 2012-07-03 | Ford Global Technologies, Llc | Engine balance masses and drives |
| GB2474522B (en) * | 2009-10-19 | 2014-09-03 | Advanced Risc Mach Ltd | Register state saving and restoring |
| US20110131396A1 (en) * | 2009-12-01 | 2011-06-02 | Xmos Limited | Timing analysis |
| KR101669989B1 (ko) * | 2010-05-27 | 2016-10-28 | 삼성전자주식회사 | 파이프라인 프로세서 및 이퀄 모델 보존 방법 |
Family Cites Families (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3654448A (en) * | 1970-06-19 | 1972-04-04 | Ibm | Instruction execution and re-execution with in-line branch sequences |
| US3736566A (en) * | 1971-08-18 | 1973-05-29 | Ibm | Central processing unit with hardware controlled checkpoint and retry facilities |
| US4044337A (en) * | 1975-12-23 | 1977-08-23 | International Business Machines Corporation | Instruction retry mechanism for a data processing system |
| US4115854A (en) * | 1977-03-28 | 1978-09-19 | International Business Machines Corporation | Channel bus controller |
| JPS54107645A (en) | 1978-02-13 | 1979-08-23 | Hitachi Ltd | Information processor |
| US4287560A (en) * | 1979-06-27 | 1981-09-01 | Burroughs Corporation | Dual mode microprocessor system |
| DE3173549D1 (en) * | 1981-03-16 | 1986-03-06 | Ibm | Improvements to digital data processing apparatus |
| US4494190A (en) * | 1982-05-12 | 1985-01-15 | Honeywell Information Systems Inc. | FIFO buffer to cache memory |
| US4594660A (en) * | 1982-10-13 | 1986-06-10 | Honeywell Information Systems Inc. | Collector |
| JPS59172044A (ja) | 1983-03-22 | 1984-09-28 | Fujitsu Ltd | 命令制御方式 |
| JPS59178667A (ja) | 1983-03-29 | 1984-10-09 | Agency Of Ind Science & Technol | メモリ装置 |
| WO1985000453A1 (en) * | 1983-07-11 | 1985-01-31 | Prime Computer, Inc. | Data processing system |
| US4592019A (en) * | 1983-08-31 | 1986-05-27 | At&T Bell Laboratories | Bus oriented LIFO/FIFO memory |
| JPH0621993B2 (ja) | 1985-01-18 | 1994-03-23 | 株式会社日立製作所 | 命令再実行制御方式 |
| US5146569A (en) * | 1986-10-24 | 1992-09-08 | Hitachi, Ltd. | System for storing restart address of microprogram, determining the validity, and using valid restart address to resume execution upon removal of suspension |
| US4901222A (en) * | 1987-05-19 | 1990-02-13 | Bull Nh Information Systems Inc. | Method and apparatus for backing out of a software instruction after execution has begun |
| JPH01100638A (ja) | 1987-10-14 | 1989-04-18 | Nec Corp | 命令リトライ制御方式 |
| US5247628A (en) * | 1987-11-30 | 1993-09-21 | International Business Machines Corporation | Parallel processor instruction dispatch apparatus with interrupt handler |
| JPH0752399B2 (ja) * | 1988-06-30 | 1995-06-05 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 記憶システム |
| US5119483A (en) * | 1988-07-20 | 1992-06-02 | Digital Equipment Corporation | Application of state silos for recovery from memory management exceptions |
| US5023828A (en) * | 1988-07-20 | 1991-06-11 | Digital Equipment Corporation | Microinstruction addressing in high-speed CPU |
| US5148536A (en) * | 1988-07-25 | 1992-09-15 | Digital Equipment Corporation | Pipeline having an integral cache which processes cache misses and loads data in parallel |
| US4912707A (en) * | 1988-08-23 | 1990-03-27 | International Business Machines Corporation | Checkpoint retry mechanism |
| US5081572A (en) * | 1988-10-28 | 1992-01-14 | Arnold Michael E | Manipulation of time-ordered lists and instructions therefor |
| US5027330A (en) * | 1988-12-30 | 1991-06-25 | At&T Bell Laboratories | FIFO memory arrangement including a memory location fill indication |
| US5283868A (en) * | 1989-05-17 | 1994-02-01 | International Business Machines Corp. | Providing additional system characteristics to a data processing system through operations of an application program, transparently to the operating system |
| US5170480A (en) * | 1989-09-25 | 1992-12-08 | International Business Machines Corporation | Concurrently applying redo records to backup database in a log sequence using single queue server per queue at a time |
| JP2671160B2 (ja) | 1990-03-20 | 1997-10-29 | 富士通株式会社 | 例外処理方式 |
| JP2778798B2 (ja) * | 1990-04-11 | 1998-07-23 | 富士通株式会社 | 制御データのキュー構造管理処理方式 |
| US5197132A (en) * | 1990-06-29 | 1993-03-23 | Digital Equipment Corporation | Register mapping system having a log containing sequential listing of registers that were changed in preceding cycles for precise post-branch recovery |
| US5590294A (en) * | 1991-03-19 | 1996-12-31 | Silicon Graphics, Inc. | Method and apparatus for retarting pipeline processing |
| US5303378A (en) * | 1991-05-21 | 1994-04-12 | Compaq Computer Corporation | Reentrant protected mode kernel using virtual 8086 mode interrupt service routines |
| JP2793386B2 (ja) | 1991-08-08 | 1998-09-03 | 株式会社東芝 | 電子計算機の演算エラー情報保持装置 |
| CA2074769C (en) * | 1991-08-09 | 2001-03-20 | International Business Machines Corporation | Formula processor |
| US5293613A (en) * | 1991-08-29 | 1994-03-08 | International Business Machines Corporation | Recovery control register |
| US5325520A (en) * | 1992-01-03 | 1994-06-28 | Amdahl Corporation | Invoking hardware recovery actions via action latches |
| US5363503A (en) * | 1992-01-22 | 1994-11-08 | Unisys Corporation | Fault tolerant computer system with provision for handling external events |
| US5398330A (en) * | 1992-03-05 | 1995-03-14 | Seiko Epson Corporation | Register file backup queue |
| US5319766A (en) * | 1992-04-24 | 1994-06-07 | Digital Equipment Corporation | Duplicate tag store for a processor having primary and backup cache memories in a multiprocessor computer system |
| US5423011A (en) * | 1992-06-11 | 1995-06-06 | International Business Machines Corporation | Apparatus for initializing branch prediction information |
| EP0651321B1 (en) * | 1993-10-29 | 2001-11-14 | Advanced Micro Devices, Inc. | Superscalar microprocessors |
| US5870612A (en) * | 1996-10-15 | 1999-02-09 | International Business Machines Corporation | Method and apparatus for condensed history buffer |
| US6070235A (en) * | 1997-07-14 | 2000-05-30 | International Business Machines Corporation | Data processing system and method for capturing history buffer data |
-
1992
- 1992-03-05 US US07/846,237 patent/US5398330A/en not_active Expired - Lifetime
-
1993
- 1993-03-02 JP JP51552193A patent/JP3520371B2/ja not_active Expired - Fee Related
- 1993-03-02 WO PCT/JP1993/000257 patent/WO1993018450A1/en active Search and Examination
-
1995
- 1995-03-13 US US08/403,527 patent/US5588113A/en not_active Expired - Lifetime
-
1996
- 1996-12-23 US US08/771,911 patent/US5881216A/en not_active Expired - Lifetime
-
1999
- 1999-01-13 US US09/229,172 patent/US6374347B1/en not_active Expired - Fee Related
-
2002
- 2002-03-12 US US10/095,071 patent/US6697936B2/en not_active Expired - Fee Related
- 2002-08-30 US US10/231,152 patent/US6839832B2/en not_active Expired - Fee Related
-
2003
- 2003-11-10 JP JP2003379853A patent/JP3724580B2/ja not_active Expired - Lifetime
- 2003-12-09 JP JP2003409722A patent/JP3724581B2/ja not_active Expired - Lifetime
-
2004
- 2004-11-30 US US10/999,005 patent/US7395417B2/en not_active Expired - Fee Related
-
2008
- 2008-06-11 US US12/137,017 patent/US7657728B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050108510A1 (en) | 2005-05-19 |
| US20030023837A1 (en) | 2003-01-30 |
| JP2004118862A (ja) | 2004-04-15 |
| US6697936B2 (en) | 2004-02-24 |
| JPH07505240A (ja) | 1995-06-08 |
| JP2004127319A (ja) | 2004-04-22 |
| JP3724581B2 (ja) | 2005-12-07 |
| US5881216A (en) | 1999-03-09 |
| US20020124160A1 (en) | 2002-09-05 |
| JP3724580B2 (ja) | 2005-12-07 |
| US5398330A (en) | 1995-03-14 |
| US6374347B1 (en) | 2002-04-16 |
| US5588113A (en) | 1996-12-24 |
| US6839832B2 (en) | 2005-01-04 |
| US7657728B2 (en) | 2010-02-02 |
| WO1993018450A1 (en) | 1993-09-16 |
| US20090024841A1 (en) | 2009-01-22 |
| US7395417B2 (en) | 2008-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3520371B2 (ja) | レジスタ・ファイル・バックアップ・キュー | |
| JP3818315B2 (ja) | スーパースケーラマイクロプロセサ | |
| EP0381471B1 (en) | Method and apparatus for preprocessing multiple instructions in a pipeline processor | |
| JP2645669B2 (ja) | データ処理システム | |
| JPH07160501A (ja) | データ処理システム | |
| JP3556246B2 (ja) | パイプラインプロセッサにおける割込み処理のための装置 | |
| US5440703A (en) | System and method for saving state information in a multi-execution unit processor when interruptable instructions are identified | |
| US5727177A (en) | Reorder buffer circuit accommodating special instructions operating on odd-width results | |
| KR100864890B1 (ko) | 데이터 처리장치에서의 소스 레지스터 록킹 | |
| JPH10283178A (ja) | 命令を発行するための方法及びシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |