JP2004126654A - Icカードおよびその製造方法 - Google Patents
Icカードおよびその製造方法 Download PDFInfo
- Publication number
- JP2004126654A JP2004126654A JP2002285679A JP2002285679A JP2004126654A JP 2004126654 A JP2004126654 A JP 2004126654A JP 2002285679 A JP2002285679 A JP 2002285679A JP 2002285679 A JP2002285679 A JP 2002285679A JP 2004126654 A JP2004126654 A JP 2004126654A
- Authority
- JP
- Japan
- Prior art keywords
- case
- card
- wiring board
- external connection
- cases
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07743—External electrical contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S439/00—Electrical connectors
- Y10S439/945—Adapter for pcb or cartridge
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S439/00—Electrical connectors
- Y10S439/946—Memory card cartridge
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Credit Cards Or The Like (AREA)
Abstract
【解決手段】配線基板4aとその主面上に実装された半導体チップとを有するメモリ本体4を第1ケース2aおよび第2ケースで挟み込むようにして保持するタイプのメモリカードにおいて、平面外形がメモリカードの平面外形の半分よりも小さいメモリ本体4を用いる。そのメモリ本体4を、メモリカードの一方の短辺である第1の端辺C1と、その第1の端辺C1の反対側に位置する短辺である第2の端辺C2との中間の中間線CLよりも第1の端辺C1寄りに位置するように配置する。そして、第1ケース2aおよび第2ケースのメモリ本体4を配置する領域以外の領域を他の機能領域として使用する。
【選択図】 図4
Description
【発明の属する技術分野】
本発明は、IC(Integrated circuit)カードおよびその製造技術に関し、例えば半導体メモリカード(以下、メモリカードという)に適用して有効な技術に関するものである。
【0002】
【従来の技術】
マルチメディアカード(マルチメディアカード協会で規格化された規格がある)やSDメモリカード(SDカード協会で規格化された規格がある)等のようなメモリカードは、その内部の半導体メモリチップに情報を記憶する記憶装置の一種であり、情報を半導体メモリチップの不揮発性メモリに対して直接的、かつ、電気的にアクセスできることから機械系の制御が無い分、他の記憶装置に比べて書込み、読み出し時間が速い上、記憶媒体の交換が可能であるという優れた特徴を有している。また、小型軽量であることから主に携帯型パーソナルコンピュータ、携帯電話またはデジタルカメラ等のような可搬性が要求される機器の補助記憶装置として使用されている。なお、メモリカードの構造として、半導体メモリを実装した実装基板を、上下筐体により挟持する構造のメモリカードがある(例えば特許文献1参照)。
【0003】
【特許文献1】
特開2002−15296号公報
【0004】
【発明が解決しようとする課題】
ところが、上記ICカード技術においては、如何にして信頼性の高いICカードを得るか、また、如何にしてICカードを効率的に組み立てるかが重要な課題となる。特に上記のような半導体メモリを実装する実装基板を上下筐体により挟持する構造のメモリカードでは、部品点数が多く、各部品がばらばらの状態で組立工程に搬入されることもあるので、組み立て工程に先だって部品を整列させる必要があり、こうした整列工程は時間と労力とを要する面倒な作業となる、という問題を生じる場合がある。
【0005】
本発明の目的は、ICカードの信頼性を向上させることのできる技術を提供することにある。
【0006】
また、本発明の他の目的は、ICカードの生産性を向上させることのできる技術を提供することにある。
【0007】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0008】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0009】
すなわち、本発明は、配線基板とこれに電気的に接続された半導体チップとを有するIC本体をケースで挟み込むようにして保持するようなICカードにおいて、平面外形が上記ケースの半分よりも小さい上記IC本体を、上記ケースの第1の端辺とその反対側の第2の端辺との中間よりも上記第1の端辺寄りの領域に配置するものである。
【0010】
また、配線基板とこれに電気的に接続された半導体チップとを有するIC本体をケースで挟み込むようにして保持するようなICカードにおいて、平面外形が上記ケースの半分よりも小さい上記IC本体を、上記ケースの第1の端辺とその反対側の第2の端辺との中間よりも上記第1の端辺寄りの第1領域に配置し、上記ケースの第1領域以外の領域に、ICカードの組み立てに寄与する第2領域を設けたものである。
【0011】
【発明の実施の形態】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0012】
(実施の形態1)
図1は本実施の形態メモリカード(ICカード)1を主面側から見た全体斜視図、図2(a)は図1のメモリカード1を裏面側から見た全体斜視図、図2(b)は図2(a)の要部拡大斜視図を示している。
【0013】
本実施の形態のメモリカード1は、例えば携帯型コンピュータ等のような情報処理装置、デジタルカメラ等のような画像処理装置あるいは携帯電話等のような通信機器等、種々の携帯型電子装置の補助記憶装置として主に使用可能なメモリカードである。このメモリカード1は、例えば平面矩形状の小さな薄板からなり、その外形寸法は、例えば長辺L1が32mm、幅W1が24mm、厚さD1が2.1mmであり、いわゆるSDカードと同一の外形規格および機能を有するカードである。メモリカード1の外観形状は、第1、第2ケース2a,2bにより形成されている。この第1、第2ケース2a,2bは、例えば軽量化、加工容易性および柔軟性を図る観点からABS樹脂やPPE(Poly Phenylen Ether;ポリフェニレンエーテル)等のような絶縁性を有する樹脂により形成されている。この第1、第2ケース2a,2bの前面側の一方の角は面取されており、その角部にはインデックス用の面取り部CF1が形成されている。このインデックス用の面取り部CF1は、規格化されているもので、メモリカード1を所望の電子装置に装着する際の装着方向を認識し易くし、またメモリカードが逆向きにコネクタに挿入されることを防止する等の機能を有している。
【0014】
また、第1、第2ケース2a,2bの両長辺の一部には、メモリカード1の短方向に窪むような溝A1,A2が形成されている。片側の長辺の溝A1からはスイッチ3の表出部3aが露出されている。このスイッチ3は、データ書き込みの可否を切り換えるスイッチである。スイッチ3の表出部3aはメモリカード1の長手方向に移動可能になっている。ここでは、電子装置がスイッチ3の表出部3aの位置を光学的または機械的に読み取り、読み取った表出部3aの位置に応じてデータ書き込みの可否を自動的に判断するタイプのスイッチが例示されている。一方、第1、第2ケース2a,2bのもう片側の長辺の溝A2は、メモリカード1を所望の電子装置から不用意に抜けてしまう事を防止するラッチ機構を実現するための溝である。
【0015】
メモリカード1の裏面側の第2ケース2bの前面側近傍には、例えば平面矩形状の複数の開口部Bがメモリカード1の前面側の短辺に沿って一列に所定の間隔毎に開口形成されている。開口部Bからは外部接続端子4tが露出されている。ここでは9個の外部接続端子4tが露出された状態が例示されている。図2の最も右端の開口部Bからは2つの外部接続端子4tが露出されている。
【0016】
図3は、図1および図2のメモリカード1の分解斜視図を示している。本実施の形態のメモリカード1は、第1ケース2a、第2ケース2b、スイッチ3およびメモリ本体(IC本体)4を有しており、そのスイッチ3およびメモリ本体4が、第1、第2ケース2a,2bによって挟まれるようにして保持される構成を有している。図4および図5は、スイッチ3およびメモリ本体4を配置した状態での第1、第2ケース2a,2bの内側面の平面図を示している。メモリ本体4は、後述するように、配線基板4aと、その裏面に配意された複数の外部接続端子4tと、配線基板4aの主面に実装された半導体チップと、その半導体チップを封止する封止部4mとを有している。図4では、図面を見易くするために、メモリ本体4の配線基板4aの裏面(外部接続端子4tを除いた部分)を黒く塗りつぶして示している。また、図5では、図面を見易くするために、メモリ本体4の封止部4mに斜線のハッチングを付している。本実施の形態では、便宜上、第1、第2ケース2a,2bの長手方向両端辺のうち、上記外部接続端子4tが近接して配置される辺を、第1の端辺C1といい、その第1の端辺の反対側に位置する辺を第2の端辺C2という。また、図4および図5の二点差線で示す中間線CLは、第1、第2ケース2a,2bの長手方向(すなわち、メモリカード1の長手方向)の中間の位置を示す線である。メモリ本体4は、その配線基板4aの長手方向の長辺が、第1、第2ケース2a,2bの第1の端辺C1に沿うように、第1の端辺C1と中間線CLとの間の領域に配置されている。本実施の形態では、メモリ本体4の配線基板4aの平面外形が、第1、第2ケース2a,2bの平面外形の半分よりも小さなものが使用されている。すなわち、メモリ本体4の配線基板4aの短方向寸法が、第1、第2ケース2a,2bの長手方向寸法の半分よりも小さいものが使用されている。メモリカード1の中間線CL部分は、メモリカード1を使用する時等の折り曲げ応力等によって最も応力が集中し易い領域である。メモリカード1の劣化や破損を防ぐために、折り曲げ応力によって劣化や破損し易いメモリ本体4(配線基板4aおよび半導体チップ)はメモリカード1の中間線CL部分には配置しないのが有効である。すなわち、本実施の形態のメモリカード1のメモリ本体4の配置構成によれば、折り曲げ応力によるメモリ本体4(配線基板4aおよび半導体チップ)の劣化や破損を抑制または防止できるので、メモリカード1の信頼性および寿命を向上させることが可能となる。また、本実施の形態のメモリカード1は、静電破壊試験においても有利な構造とされている。静電破壊試験の中には、メモリカード1を試験装置に装着した状態でメモリカード1の背面側から静電気を印加する方式のものがあるが、第1、第2ケース2a,2bとメモリ本体4の配線基板4aとの平面寸法が同程度とされる構造では、メモリカード1の背面側の近傍にメモリ本体4の配線基板4aが存在し、メモリカード1の背面からメモリ本体4の半導体チップまでの電気的経路の距離が短いため、静電破壊試験時に半導体チップが静電破壊され易い。これに対して、本実施の形態のメモリカード1では、メモリカード1の背面からメモリ本体4の配線基板4aまでの間に長い絶縁性の領域が存在し、メモリカード1の背面側からメモリ本体4の半導体チップまでの電気的経路の距離が長いため、静電破壊試験時に半導体チップが破壊され難い構造となっている。したがって、本実施の形態のメモリカード1のメモリ本体4の配置構成によれば、メモリカード1の歩留まりおよび信頼性を向上させることが可能となる。さらに、メモリカード1の重さは、メモリ本体4の重さ、すなわち、配線基板4aおよび封止部4mの重さによるものが大きいが、本実施の形態のメモリカード1は、メモリ本体4の配線基板4aの平面外形が第1、第2ケース2a,2bの平面外形の半分よりも小さいため、メモリ本体4の配線基板4aの面積および封止部4mの体積を、メモリ本体4の配線基板4aの平面外形が第1、第2ケース2a,2bの平面外形と同程度とされる構造の配線基板の面積および封止部の体積の半分よりも小さくすることができるので、メモリカード1をより軽くすることができる。特に、本実施の形態のメモリカード1では後述するようにメモリ本体4の配線基板4aの角部が面取りされているので、さらに軽量化を推進することができる。したがって、本実施の形態のメモリカード1の構造によれば、メモリカード1の携帯性をさらに向上させることが可能となる。しかも、本実施の形態のメモリカード1では、メモリ本体4の配線基板4aの平面外形が第1、第2ケース2a,2bの平面外形の半分よりも小さいため、第1、第2ケース2a,2bにおいてメモリ本体4を収容する領域(第1領域)以外の領域(第2領域)を充分に確保することができ、その領域(第2領域)を後述する種々の機能領域として使用することができるので、後述する種々の効果を得ることが可能となっている。なお、メモリ本体4の配線基板4aの長手方向寸法は、第1、第2ケース2a,2bの短方向とほぼ同じ平面寸法(若干小さな平面寸法)で形成されている。
【0017】
次に、メモリカード1の各構成部について説明する。
【0018】
図6は図1〜図4のメモリカード1のメモリ本体4の主面の平面図、図7は図6のX1−X1線の断面図、図8および図9はメモリ本体4の半導体チップ(以下、チップという)4c1,4c2を示す平面図、図10および図11はこのメモリ本体4の裏面の平面図を示している。メモリ本体4の配線基板4aは、例えばガラスエポキシ系の樹脂等のような絶縁体中に、例えば1層のメタル配線層(配線)または2層以上の多層のメタル配線層(配線)が形成された配線構造を有している。配線基板4aの平面外形は、例えば矩形状に形成されており、そのうちの3つの角部該当箇所は角が取られて面取り部CF2,CF3,CF4が形成されている。相対的に大きな面取り部CF2は、上記メモリカード1のインデックス用の面取部CF1に沿うように形成されている。この面取り部CF2よりも相対的に小さく面取りされた2つの面取り部CF3,CF4は、同一の寸法および形状で互いに左右対称となるように形成されている。上記のように配線基板4aの角部を面取りしたことにより、配線基板4aを軽くすることができ、また、第1ケース2a、第2ケース2bの折り曲げに対する強度を向上することができる。配線基板4aの主面(チップ実装面)には、例えば平面寸法が異なる2つのチップ4c1,4c2が、その主面(デバイス形成面)を上に向けた状態で、かつ、その裏面が接着剤等により配線基板4aに接合された状態で実装されている。この2つのチップ4c1,4c2は、配線基板4aの長手方向(すなわち、複数の外部接続端子4t(図10、図11等参照)が配置される方向)に沿って並んで配置されている。平面寸法が相対的に大きなチップ4c1には、例えば16Mバイト(128Mビット)、32Mバイト(256Mビット)または64Mバイト(512Mビット)のメモリ容量のフラッシュメモリ(EEPROM:Electrically Erasable Programmable Read Only Memory)が形成されている。このチップ4c1は、インデックス側の面取り部CF2から遠い位置に離れて配置されている。一方、平面寸法が相対的に小さなチップ4c2には、上記チップ4c1のフラッシュメモリ回路の動作を制御するコントローラが形成されている。このチップ4c2は、インデックス側の面取り部CF2に近い側に配置されている。このようなチップ4c1,4c2の配置により、コンパクトで大容量のメモリカード1を実現することができる。上記メモリ用のチップ4c1の方がコントローラ用のチップ4c2よりも正方形に近い形状をしている。メモリ用のチップ4c1の一辺の長さL2(図9等参照)は、コントローラ用のチップ4c2の長手方向に延びる一辺の長さL3よりも長く形成されている。メモリ用のチップ4c1の主面において一辺の近傍には、その一辺に沿って複数のボンディングパッド(以下、パッドという)PD1が配置されている。すなわち、メモリ用のチップ4c1は、その主面の周辺部にパッドPD1を形成し、かつ、これらのパッドPD1をチップ4c1の一辺に沿って一列に配置する片辺パッド方式を採用している。メモリ用のチップ4c1は、その複数のパッドPD1が配置されている一辺が、配線基板4aの長手方向中央側、すなわち、コントローラ用のチップ4c2側に配置されるように実装されている。もちろん、複数のメモリ用のチップ4c1を配線基板4aの主面に並べることで全体的に所望のメモリ容量を構成しても良い。また、チップ同士を積層した状態で配置することで全体的に所望のメモリ容量を形成しても良い。このようにチップを積層した場合は小さな占有面積で大きな容量を確保することができる。上記パッドPD1は、配線基板4aの主面の配線と、ボンディングワイヤWR1を通じて電気的に接続されている。ボンディングワイヤWR1は、例えば金(Au)等のような金属細線からなる。一方、コントローラ用のチップ4c2の主面において、対向する2つの長辺の近傍には、その長辺に沿って複数のパッドPD2が一列ずつ配置されている。コントローラ用のチップ4c2は、その長辺が、メモリ用のチップ4c1の複数のパッドPD1が配置されている一辺に対してほぼ平行となるように配線基板4aの主面上に実装されている。このパッドPD2は、上記ボンディングワイヤW1と同じボンディングワイヤWR2を通じて配線基板4aの主面の配線と電気的に接続されている。このようなチップ4c1,4c2、ボンディングワイヤWR1,WR2および配線基板4aの主面の大半は、例えばエポキシ系の樹脂等からなる封止部4mによって被覆されている。配線基板4aの主面の長手方向の先端側(面取り部CF2,CF3が形成された側)には、例えば金メッキ等が施されたメタル層4bが形成されている。このメタル層4bは、チップ4c1,4c2を封止する際に金型のゲートが配置される部分である。すなわち、封止部4m(図6および図7参照)の形成に際しては、このメタル層4b側からコントローラ用のチップ4c2の配置領域を介してメモリ用のチップ4c1の配置領域へ向かって封止樹脂が流れるようになっている。上記配線基板4aの主面の配線は、配線基板4aの裏面の外部接続端子4tにスルーホールを介して電気的に接続されている。図10は、例えば13個の外部接続端子4tが配置されている場合を示し、図11は、例えば9個の外部接続端子4tが配置されている場合を示している。外部接続端子4tは、配線基板4aの一方の長辺近傍側に、配線基板4aの長手方向に沿って規則的に並んで配置されている。図10の場合は、複数の外部接続端子4tが2列になって配置され、図11の場合は、複数の外部端子4tが1列に並んで配置されている。外部接続端子4tの表面には、例えば金メッキ処理が施されている。
【0019】
次に、図12は上記スイッチ3の平面図、図13は図12の矢印E方向から見たスイッチ3の側面図、図14は図12の矢印F方向から見たスイッチ3の側面図をそれぞれ示している。スイッチ3は、例えば上記第1、第2ケース2a,2bと同様の材料からなり、表出部3aと、支持部3bと、本体部3cと、板ばね部3dとを一体的に有している。本実施の形態のメモリカード1では、上記のようにメモリ本体4の平面外形を第1、第2ケース2a,2bの平面外形よりも小さいものを使用したことにより、後述するようにスイッチを装着するための領域を第1ケース2aに充分に確保することができるので、スイッチ3自体に後述のスイッチ3の各種の機能を生じさせるような機能部を持たせることが可能となっている。スイッチ3の表出部3aは、細長い支持部3bの一端側に一体的に形成されている。スイッチ3の裏面側において表出部3aと支持部3bとの境界には、微細な凹部3e1が形成されている。この凹部3e1には、後述するように第1ケース2aの内面側の凸部が嵌め合わされる。支持部3bの他端側には本体部3cが接続されている。本体部3cの一方の側面には、微細な凹部3e2が形成されている。この凹部3e2には、後述するように第1ケース2aの内面側の上記とは別の凸部が嵌め合わされる。また、本体部3cには、例えばスイッチ3の長手方向に向かって延びる2本の板ばね部3d,3dが接続されている。この板ばね部3d,3dの各々の先端部には、板ばね部3dの長手方向に対して交差する方向に折れ曲がり若干延在するような凸部3d1,3d1が形成されている。
【0020】
次に、図15は上記第1ケース2aの内面側の全体平面図、図16は図15のX2−X2線の断面図、図17は図16の第1ケース2aの内面のスイッチ装着領域SWAに上記スイッチ3を装着した状態を示す全体平面図、図18は図17のX2−X2線の断面図、図19は図18の領域Gの拡大断面図、図20は図17の第1ケース2aに装着したスイッチ3を移動させた状態を示す第1ケース2aの内面側の要部平面図をそれぞれ示している。図15および図17では、他の平面部分よりも盛り上がって厚くなっている部分にハッチングを付した。第1ケース2aの内面は、第1領域MA1と第2領域SA1とを有している。第1領域MA1は、上記メモリ本体4が配置される領域であり、メモリ本体4が収まり良く配置されるように形成されている。本実施の形態のメモリカード1では、上記のようにメモリ本体4の平面外形を第1、第2ケース2a,2bの平面外形よりも小さいものを使用したことにより、上記第2領域SA1のスペースを充分に確保することができるので、この第2領域SA1にメモリ本体4の収容以外の各種機能を持たせることが可能となっている。すなわち、第2領域SA1は、例えば3つの凸部2a1と、スイッチ装着領域SWAと有している。3つの凸部2a1は、第1ケース2aの内面に対して垂直な方向に延びて形成されている。この3つの凸部2a1は、例えば後述の搬送テープに第1ケース2aを仮止めする時の仮止めピンとしての機能を有する他、メモリカード1の組立時に第1ケース2aと上記第2ケース2bとの平面的な相対位置を合わせる機能や第1ケース2aと第2ケース2bとを接合する機能等を有する機能部である。凸部2a1の各々の先端側は面取りされている。これにより、第1、第2ケース2a,2bの位置合わせおよび接合の際に、第1ケース2aの凸部2a1を、第2ケース2bの凹部に自己整合的にスムーズに嵌合させることができる。また、3つの凸部2a1の各々は、平面円形状に形成されており、そのうちの2つは上記第2の端辺C2側の両角部近傍に配置され、残る1つは中間線CL側の第1ケース2aの短方向中央に配置されている。すなわち、3つの凸部2a1は、三角形を描いた時の各々の頂点に配置されており、第1ケース2aの側面側から見た場合も第1ケース2aの第1、第2の端辺C1,C2側から見た場合も3つが直線上に揃って並ぶことがないように配置されている。このように凸部2a1を分散させて配置したことにより、第1ケース2aを後述の搬送テープに取り付けた時の安定性を向上させることができる。また、本実施の形態では後述するようにメモリカード1の組立工程時に一例として第2の端辺C2から第1の端辺C1に向かう方向に沿って第1ケース2aをその平面に水平になるように移動させて搬送テープから取り出し第2ケース2bと重ね合わせるようにするので、その移動方向に上記三角形の1つの角が向くように凸部2a1が分散配置されている。これにより、無駄な力をかけることなくスムーズに第1ケース2aを搬送テープから取り出すことができる。さらに、凸部2a1を3個とすることで、取り付け方向を間違えることなく第1ケース2aを後述の搬送テープに取り付けることができる。凸部2a1の配置位置や個数は、これに限定されるものではない。凸部2a1の個数は2個以下または4個以上でも良いが、第1ケース2aを搬送テープに取り付けた時の安定性、第1ケース2aを搬送テープから取り出す時の容易性および第1、第2ケース2a,2bの位置合わせ性、取り付け方向の間違えを無くすことを考慮すると3個程度が好ましい。
【0021】
第1ケース2aの上記スイッチ装着領域SWAは、上記スイッチ3が配置される領域であり、スイッチ3が収まり良く配置されるように形成されている。スイッチ3の表出部3aの長手方向の両端の一方が、溝A1の長手方向両端のいずれか一方に近接している状態(図17および図20参照)が書き込み可能または書き込み不可に該当する。本実施の形態のメモリカード1では、上記のようにメモリ本体4の平面外形を第1、第2ケース2a,2bの平面外形よりも小さいものを使用したことにより、スイッチ装着領域SWAのスペースを充分に確保することができるので、後述のスイッチ3に関する各種の機能を充実させることが可能となっている。このスイッチ装着領域SWAには、ガイド部2a2,2a3,2a4および凸部2a5,2a6,2a7,2a8等が設けられている。ガイド部2a2,2a3,2a4は、スイッチ3の配置領域を特定し、スイッチ3のスライド動作を補助する機能を有しており、平面的には第1ケース2aの長手方向に沿って延在するように形成され、断面的には第1ケース2aの内面に垂直な方向に沿って延在するように形成されている。このうち、ガイド部2a3,2a4は、互いに平行となるように対向した状態で第1ケース2aの内面に立設されている。凸部2a5は、第1ケース2aの溝A1の形成箇所に形成されており、平面的には、第1ケース2aの長手方向に沿って延在するように形成され、断面的には、第1ケース2aの内面に対して垂直な方向に沿って突出するように形成されている。凸部2a5は、図17〜図19に示すように、スイッチ3の凹部3e1に嵌め合わされるようになっている。これにより、スイッチ3を移動させる際に、凸部2a5で形成されるレールに沿って直線的にスイッチ3を移動させることができるので、スイッチ3を安定した状態で動作させることが可能になっている。
【0022】
また、凸部2a6は、スイッチ装着領域SWAのガイド部2a4の一部に形成されている。この凸部2a6は、平面的には第1ケース2aの長手方向に沿って延在するように形成され、断面的には、第1ケース2aの内面に平行な方向に沿って延在するように形成されている。凸部2a6は、図17〜図19に示すように、スイッチ3の凹部3e2に嵌め合わされるようになっている。これにより、スイッチ3を移動させる際に、凸部2a6で形成されるレールに沿って直線的にスイッチ3を移動させることが可能になっている。また、スイッチ3を第1ケース2aに装着した際に、第1ケース2aの凸部2a6をスイッチ3の凹部3e2に嵌め合わせることにより、スイッチ3が第1ケース2aから落ちないように、スイッチ3を第1ケース2aに仮固定(保持)することができる。これにより、後述するように、メモリカード1の組立工程を簡略化できるので、メモリカード1の生産性を向上させることが可能となる。
【0023】
さらに、凸部2a7,2a8は、スイッチ3の書き込み可/不可の境界を形成する機能、スイッチ3のクリック機能およびスイッチ3の仮固定(保持)機能等を有している。この凸部2a7,2a8は、ガイド部2a3,2a4の側面の一部に形成されており、平面的には第1ケース2aの長手方向に沿って互いに平行になるように延在形成され、また、ガイド部2a3,2a4の側面に対して垂直な方向に突出するように形成されている。また、凸部2a7,2a8は、スイッチ3との相対的な平面位置関係で言うと、スイッチ3の板ばね部3d、3dの凸部3d1,3d1が、凸部2a7,2a8の長手方向の両端から外れた位置にあるときに、スイッチ3の表出部3aがスイッチオンまたはオフの位置に配置されるように設けられている。ここでは、図20に示すように、凸部2a7,2a8の長手方向の長さL4は、溝A1の両端の一方から、これに対向する表出部3aの一方の端までの長さL5とほぼ等しくなるように形成されている。この凸部2a7,2a8の平面的な対向間隔は、凸部2a7,2a8の長手方向中央から両端部に向かって次第に狭くなるように設けられているとともに、いずれの箇所でもスイッチ3の2つの板ばね部3d,3dの凸部3d1,3d1の先端から先端までの距離よりも小さくなるように形成されている。したがって、スイッチ3のオンオフの切り換えは、この凸部2a7,2a8による障壁を乗り越えなければならず、ある程度の力を加えなければオンオフの切り換えができないようになっている(スイッチ3のオンオフの境界を形成する機能)。仮に凸部2a7,2a8が無いとすると、スイッチ3の表出部3aは、図17および図20の上下方向に簡単に移動してしまい、スイッチとしての機能を果たさなくなってしまい、メモリカード1内のデータを、メモリカード1の使用者の意志に反して消してしまうこともある。
【0024】
また、スイッチ3がオンまたはオフに切り換えられる直前は、スイッチ3の2つの板ばね部3d,3dの凸部3d1,3d1が、凸部2a7,2a8の対向間隔が相対的狭い箇所を通過するので、板ばね3d,3dは凸部2a7,2a8から板ばね部3d,3dの双方が互いに近接する方向に押圧力を受けるが、スイッチ3がオンまたはオフに切り換えらる瞬間、板ばね3d,3dの凸部3d1,3d1が凸部2a7,2a8の端部から外れるので、板ばね3d,3dはその反発力(弾性力)により元の状態に戻る。この時、メモリカード1の使用者は、板ばね3d,3dが元の状態に戻るときの小さな衝撃や音を指先や耳で実感することができので、スイッチ3がオンまたはオフに設定されたことを確認することができる(スイッチ3のクリック機能)。この結果、スイッチ3がしっかりとオンまたはオフに設定されていないことに起因してメモリカード1のデータが消失してしまうのを防止できる。
【0025】
さらに、上記のようにスイッチ3の板ばね部3d,3dの凸部3d1,3d1が上記凸部2a7,2a8に接するようにスイッチ3を装着すると、板ばね部3d,3dの双方が互いに近接するような押圧力を凸部2a7,2a8から受けるので、板ばね3d,3dからの反発力(弾性力)が凸部2a7,2a8に対して加わるようになっている。そこで、スイッチ3を第1ケース2aに装着する際に、上記のようにスイッチ3の板ばね3d,3dによる反発力が生じるようににスイッチ3を装着することにより、スイッチ3が第1ケース2aから簡単に落ちないように、スイッチ3を第1ケース2aに仮固定(保持)することができる(スイッチ3の仮固定(保持)機能)。これにより、後述するように、メモリカード1の組立工程を簡略化できるので、メモリカード1の生産性を向上させることが可能となる。
【0026】
しかも、本実施の形態のメモリカード1は、上記のようにスイッチ3を第1、第2ケース2a,2bで挟み込む構造である上、チップ本体4が小さく、スイッチ装着領域SWAを比較的広くとることができ、スイッチ3自体を大きめに設計できるので、スイッチの取り扱いが容易であると共に、メモリカード1の組立工程後においてもスイッチ3の保持および動作の安定性を確保できる。このため、組立工程後のメモリカード1においてスイッチ部分が破損してしまうといった不具合を低減または防止できる。したがって、メモリカード1の信頼性および寿命を向上させることが可能となる。
【0027】
次に、図21は上記第2ケース2bの内面側の全体平面図、図22は図21のX3−X3線の断面図、図23は図21とは別の上記第2ケース2bの内面側の全体平面図、図24は図23のX3−X3線の断面図、図25および図26は図21または図22の第2ケース2bの要部拡大断面図をそれぞれ示している。第2ケース2aの内面は、第1領域MA2と第2領域SA2とを有している。第1領域MA2は、上記メモリ本体4が配置される領域であり、メモリ本体4が収まり良く配置されるように形成されている。また、第1領域MA2の上記第1の端辺C1の近傍には、複数の開口部Bが第1の端辺C1に沿って並んで配置されている。図21では、例えば8個の開口部Bが上記第1の端辺C1に沿って一列に並んで配置され、図23では、例えば12個の開口部Bが上記第1の端辺C1に沿って2列になって並んで配置されている。第2ケース2bにおいても、上記のようにメモリ本体4の平面外形を第1、第2ケース2a,2bの平面外形よりも小さいものを使用したことにより、第2ケース2bの第2領域SA2のスペースを充分に確保することができるので、この第2領域SA2にメモリ本体4の収容以外の各種機能を持たせることが可能となっている。すなわち、第2領域SA2は、例えば3つの凹部2b1と3つの凸部2b2と有している。
【0028】
3つの凹部2b1は、上記第1ケース2aの凸部2a1が嵌め合わされる部分であり、メモリカード1の組立時に第1ケース2aと上記第2ケース2bとの平面的な相対位置を合わせる機能や第1ケース2aと第2ケース2bとを接合する機能等を有している。凹部2b1の内側面の上部側は面取りされている。これにより、図25および図26に示すように、第1、第2ケース2a,2bの位置合わせおよび接合の際に、第1ケース2aの凸部2a1が若干位置ずれしていたとしてもその位置ずれを補って第1ケース2aの凸部2a1を、第2ケース2bの凹部2b1に自己整合的にスムーズに嵌合させることが可能となっている。各凹部2b1は、平面円形状に形成されており、そのうちの2つは上記第2の端辺C2側の両角部近傍に配置され、残る1つは中間線CL側の第2ケース2bの短方向中央に配置されている。すなわち、3つの凹部2b1は、上記第1ケース2aの3つの凸部2a1の平面位置に合わさるように、三角形を描いた時の各々の頂点に配置されている。凹部2b1の位置や個数は、上記凸部2a1に合わせて設ければ良く、上記凸部2a1で説明したのと同様に、これに限定されるものではない。
【0029】
第2ケース2bの第2領域SA2の上記3つの凸部2b2は、第2ケース2bの内面に対して垂直な方向に延びて形成されており、例えば後述の搬送テープに第2ケース2bを仮止めする時の仮止めピンとしての機能を有している。3つの凸部2b2の各々の先端側は面取りされている。また、3つの凸部2b2の各々は、平面円形状に形成されており、そのうちの1つは上記第2の端辺C2側の第2ケース2bの短方向中央に配置され、残る2つは中間線CL側の凹部2b1の両側(図21および図23において凹部2b1の上下)に配置されている。すなわち、3つの凸部2b2も、三角形を描いた時の各々の頂点に配置されており、第2ケース2bの側面側から見た場合も第2ケース2bの第1、第2の端辺C1,C2側から見た場合も直線上に揃って並ぶことがないように配置されている。このように凸部2b2を分散させて配置したことにより、第2ケース2bを後述の搬送テープに取り付けた時の安定性を向上させることができる。ただし、3つの凸部2b2の配置による三角形は、上記した第1ケース2aの3つの凸部2a1の配置による三角形とは反対向きになるように配置されている。本実施の形態では後述するようにメモリカード1の組立工程時に一例として第2の端辺C2から第1の端辺C1に向かう方向に沿って第1ケース2aをその平面に水平になるように移動させて搬送テープから取り出し第2ケース2bと重ね合わせるようにするが、その時には第2ケース2bは移動させないので、第2ケース2bの3つの凸部2b2の配置で形成される三角形の向きを、第1ケース2aが移動してくる向きとは逆向きにしている。これにより、第1ケース2aが第2ケース2b側に移動して来た時にその衝撃で第2ケース2bが搬送テープから外れてしまうのを防止できる。また、第1ケース2aと第2ケース2bとで搬送テープに取り付ける凸部の配置で形成される三角形の向きを逆向きにすることで、第1ケース2aを取り付けるべき場所に第2ケース2bを取り付けてしまうといったような第1、第2ケース2aの取り付け間違えを無くすことができる。凸部2b2と上記凹部2b1との関係では、中間線CL近傍の2つの凸部2b2,2b2の間の距離L6が、第2ケース2bの角部近傍の2つの凹部2b1,2b1の間の距離L7よりも短くなっており、第1の端辺C1または第2の端辺C2側から見たときの中間線CL近傍の2つの凸部2b2,2b2の位置と、第2ケース2bの角部近傍の2つの凹部2b1,2b1の位置とが直線上に並ばずにずれて配置されている。そして、3つの凸部2b2の方が、3つの凹部2b1よりも比較的互いに近い距離に配置されている。これにより、第1ケース2aを取り付けるべき場所に第2ケース2bを取り付けてしまうといったような第1、第2ケース2aの取り付け間違えを無くすことができる。凸部2b2の配置位置や個数は、これに限定されるものではない。凸部2b2の個数は2個以下または4個以上でも良いが、第1ケース2aを搬送テープに取り付けた時の安定性、第1ケース2aの凸部2a1との個数合わせ、取り付け方向間違えを無くすこと等を考慮すると3個程度が好ましい。
【0030】
次に、本実施の形態のメモリカード1の組立工程で使用する搬送テープの一例を説明する。図27は搬送テープ(搬送キャリア)5の平面図、図28は図27の搬送テープ5の長手方向の側面図、図29は図27の搬送テープ5の短方向の側面図、図30は図27の搬送テープ5の要部拡大平面図、図31は図30の搬送テープ5の要部拡大平面図、図32および図33は図31のY1−Y1線の断面図である。
【0031】
搬送テープ5は、例えばPET(polyethylen terephthalate)、ポリイミド系樹脂、ガラスエポキシ系樹脂、BTレジンまたはポリエステル等のような絶縁体、あるいは例えばステンレスまたはアルミニウム等のような金属を構成材料とする柔軟性を持ったフィルムからなり、搬送リールに巻き付けて搬送することが可能となっている。特に、搬送テープ5を使い捨てにする場合には、材料コストが小さく、また取り扱いも容易なPETを使用することが好ましい。また、搬送テープ5をリサイクルする場合には、耐久性を有するアルミニウムやステンレス等のような金属を使用することが好ましい。また、搬送テープ5の材料として上記金属を選択し、搬送テープ5と接地電位とを電気的に接続することにより、搬送テープ5で発生した静電気等を搬送テープ5を通じて接地電位等に逃がすことができるので、メモリ本体4を収容後の搬送テープ5でのメモリ本体4の静電破壊を抑制または防止できる。搬送テープ5の長手方向に沿う両辺の近傍には、搬送テープ5の上下面を貫通するように開口された複数のスプロケットホール5aが搬送テープ5の長手方向に沿って一定の間隔毎に形成されている。このスプロケットホール5aにスプロケットホィールの爪が噛み合わされた状態でスプロケットホィールが回転することにより搬送テープ5を高い位置精度で送ることが可能となっている。また、搬送テープ5の長手方向に沿う一方の辺の近傍には、搬送テープ5の上下面を貫通するように開口された複数の開口部5bが、搬送テープ5の長手方向に沿って一定のピッチP1毎に形成されている。ピッチP1は、例えば36mm程度である。本実施の形態では搬送テープ5に開口部5bが、例えば10個配置されているので、搬送テープ5の両端の開口部5b間のピッチP2は、例えば324mm程度である。後述するように、メモリカード1の組立工程時には、この開口部5bを通じて第2ケース2bの第1領域MA2にメモリ本体4が収容される。すなわち、搬送テープ5の開口部5bが形成されている箇所は、1つのメモリカード1の組立で使用される単位領域となっている。
【0032】
搬送テープ5の各単位領域にはケース取付部5c,5dが形成されている。ケース取付部5cは、第1ケース2aを搬送テープ5の上面側に仮止めする手段であり、第1ケース2aの3つの凸部2a1の平面位置に合うように3箇所に設けられている。また、ケース取付部5dは、第2ケース2bを搬送テープ5の下面側に仮止めする手段であり、第2ケース2bの3つの凸部2b2の平面位置に合うように3箇所に設けられている。ケース取付部5c,5dの平面位置は搬送テープ5の短方向にずれて配置されている。これは第1、第2ケース2aを搬送テープ5の短方向にずらして配置する必要性を有しているからである。また、上記のように長さL6は長さL7よりも短いが、搬送テープ5の短方向におけるケース取付部5dの隣接ピッチである長さL8は、搬送テープ5の短方向におけるケース取付部5cの隣接ピッチである長さL9と等しくなっている。各ケース取付部5cは、平面コ字状の開口部5c1と、開口部5c1の開口により形成された凸部5c2と、その凸部5c2の先端近傍に形成された孔5c3とを有している。また、各ケース取付部5dも同様の構造となっており、平面コ字状の開口部5d1と、開口部5d1の開口により形成された凸部5d2と、その凸部5d2の先端近傍に形成された孔5d3とを有している。孔5c3に第1ケース2aの凸部2a1が挿入され、また、孔5d3に第2ケース2bの凸部2b2が挿入されることで、第1、第2ケース2a,2bが搬送テープ5に仮止めされるようになっている。凸部5c2,5d2は、全て開口部5bの方向に向かって凸となるように配置されている。すなわち、第1、第2ケース2a,2bを搬送テープ5から取り外す時に第1、第2ケース2a,2bを移動させる方向に向かって凸となるように配置され、第2ケース2a,2bの移動方向において搬送テープ5と凸部5c2,5d2とが開口部5c1,5d1によって分離されている。このような構成にすることにより、第1、第2ケース2a,2bを搬送テープ5の平面に水平になるように移動させると、凸部5c2,5d2の先端と孔5c3,5d3との間の樹脂部分が切れて、第1、第2ケース2a,2bを搬送テープ5から良好に取り外すことが可能になっている。また、開口部5c1,5d1および凸部5c2,5d2の構成により、第1、第2ケース2a,2bは搬送テープ5の平面に交差する方向からの力に対して余裕ができるので、搬送テープ5を搬送リール等に巻き付けた時等に第1,第2ケース2a,2bが簡単に外れてしまうことがないようにできる。
【0033】
次に、本実施の形態のメモリカードの組立方法の一例を図34の工程図に沿って説明する。
【0034】
まず、図34のメモリ本体4の組立工程100を図35〜図39により説明する。図35〜図39はその組立工程中における基板フレーム6の主面の平面図である。ここでは、図35に示すように、短冊状の基板フレーム6を用意する。この基板フレーム6の枠体6aには、既に複数の配線基板4aがその2つの短辺中央に接続された微細な連結部6bを介して接続されている。この段階では、枠体6a、連結部6bおよび配線基板4aは一体的に形成されている。また、配線基板4aの面取り部CF2〜CF4も既に形成されている。続いて、図36に示すように、基板フレーム6の各配線基板4aの主面上にチップ4c1,4c2を実装する(図34の工程101)。この時、相対的に大きなメモリ用のチップ4c1を面取り部CF2から離れた箇所に実装し、相対的に小さなコントローラ用のチップ4c2を面取り部CF2に近い箇所に実装する。その後、配線基板4aおよびチップ4c1,4c2の配線、電極(パッドPD1,PD2を含む)の表面を清浄化すべく、例えばプラズマクリーニング処理を施す。この工程は、薄く形成されている金メッキ層の表面を清浄にすることで、この工程に続くボンディングワイヤ工程時にワイヤと金メッキ層との接続状態を良好にすることを主目的としている。次いで、図37に示すように、各配線基板4aにおいて、チップ4c1,4c2のパッドPD1,PD2と配線基板4aの配線や電極とをボンディングワイヤWR1,WR2を通じて電気的に接続する(図34の工程102)。続いて、図38に示すように、複数の配線基板4aの各々のチップ4c1,4c2およびボンディングワイヤWR1,WR2等をトランスファモールド法によって一括して封止し、各配線基板4a上に封止部4mを形成する(図34の工程103)。上記ワイヤボンディング工程後、モールド工程前に、封止部4mの接着性を向上させる観点から上記クリーニング処理を配線基板4aに対して施しても良い。その後、図39に示すように、連結部6bを切断することにより、基板フレーム6から配線基板4aを分離する(図34の工程104)。このようにしてメモリ本体4を製造する。このようにして製造された複数のメモリ本体4は、搬送容器等に収容した状態でストックしておいても良い。ここでは、製造された複数のメモリ本体4を続く工程に搬送し、メモリカードの組立工程を進める場合について説明する。
【0035】
続く組立工程では、組立が要求されたメモリカードがマルチメディアカード(以下、MMCという)規格のものか、SDカード規格のものかを判断する(図34の工程201)。MMCの場合は、さらにフルサイズ(以下、Full Size:FSと略す)MMCか、リデュースサイズ(以下、Reduce Size:RSと略す)MMCかを判断する(図34の工程202)。
【0036】
FSMMCの場合は、図40および図41に示すようなFSMMC用のキャップ7を用意する(図34の工程300)。図40および図41はそれぞれキャップ7の表面および裏面の平面図を示している。キャップ7は、例えば軽量化、加工容易性および柔軟性を図る観点からABS樹脂やPPE(Poly Phenylen Ether;ポリフェニレンエーテル)等のような絶縁性を有する樹脂からなり、キャップ7の前面側の一方の角部は角がとられてインデックス用の面取部CF5が形成されている。このインデックス用の面取り部CF5は、規格化されているもので、フルサイズMMCを所望の電子装置に装着する際の装着方向を認識し易くする等の機能を有している。キャップ7の裏面において上記面取り部CF5が形成された側には溝7aが形成されている。溝7aは、上記メモリ本体4が収まり良く嵌め合わせることが可能なように、メモリ本体4の配線基板4aと同一平面形状で、かつ配線基板4aよりも若干大きな平面寸法で形成されている。溝7aの短方向の長さは、キャップ7の長手方向の長さの半分より小さく形成されている。また、溝7aにおいて、キャップ7の前面側の一方の角部は、キャップ7の面取り部CF5に沿うように角が取られて面取り部CF6が形成されている。また、キャップ7の長手方向中間線CL2側の2つの角部は角がとられて面取り部CF7,CF8が形成されている。面取り部CF7,CF8は、面取り部CF6よりも小さく、互いに左右対称に形成されている。なお、符号7bはFSMMCを所望の電子装置に装着する際の挿入方向を示す平面三角形状のマーク、符号7cはFSMMCの分類等を書き示す等、種々の情報を記載するためのシール等を貼り付けるためのもの窪み、符号7d,7eはカード取り出し溝、符号7fは段差部をそれぞれ示している。
【0037】
続いて、FSMMCの組立工程では、図42および図43に示すように、上記キャップ7の溝7a内にメモリ本体4を組み込み接着剤で固定して、FSMMC1Aを組み立てる(図34の工程301)。図42はFSMMC1Aの裏面の平面図、図43は図42のX4−X4線の断面図を示している。FSMMC1Aの外形寸法は、例えば長辺が24mm、短辺が32mm、厚さが1.4mmである。FSMMC1Aは、キャップ7のみなので、組立が手軽な上、上記したメモリカード1よりも薄くなっている。ここでは図10で示した13端子タイプのメモリ本体4を使用した場合を例示している。このFSMMC1Aの場合も、メモリ本体4がキャップ7の長手方向の半分よりも小さいので、上記メモリカード1で説明したのと同様に、折り曲げ応力によるメモリ本体4(配線基板4aおよび半導体チップ)の劣化や破損を抑制または防止できるので、FSMMC1Aの信頼性および寿命を向上させることが可能となる。また、キャップ7の溝7aの角に面取り部CF7,CF8を形成したことにより、面取り部CF7,CF8を設けない場合に比べて配線基板4aと溝7aとの接触長さを長くすることができるので、配線基板4aとキャップ7との接合強度を向上させることができる。また、配線基板4に面取り部CF3,CF4を設け、これに対応するようにキャップ7の溝7aに面取り部CF7,CF8を設けて応力集中し易い直角部を無くしたことにより、応力を分散させることができる。これらにより、FSMMC1Aの曲げ強度試験に際して、配線基板4aの剥離やキャップ7のクラックを抑制または防止できる。しかも、この曲げ強度を向上させる構造は、他の新たな部材を追加するわけではなく、メモリ本体4の配線基板4aの角部およびキャップ7の溝7aの角部を面取りするだけの単純な構造であり、その形成が容易である。したがって、生産性を阻害することなく信頼性の高いFSMMC1Aを得ることができる。また、FSMMC1Aにおいても、上記メモリカード1と同様にFSMMC1Aの背面からメモリ本体4の配線基板4aまでの間に長い絶縁性の領域が存在し、FSMMC1Aの背面側からメモリ本体4の半導体チップまでの電気的経路の距離が長いため、静電破壊試験時に半導体チップが破壊され難い構造となっている。したがって、FSMMC1Aの歩留まりおよび信頼性を向上させることが可能となる。さらに、FSMMC1Aにおいても、上記メモリカード1と同様に、メモリ本体4の配線基板4aの面積および封止部4mの体積を、メモリ本体4の配線基板4aの平面外形がキャップ7の平面外形と同程度とされる構造の配線基板や封止部の体積の半分よりも小さくすることができるので、FSMMC1Aをより軽くすることができる。特に、本実施の形態のFSMMC1Aではメモリ本体4の配線基板4aの角部が面取りされているので、さらに軽量化を推進することができる。したがって、本実施の形態のFSMMC1Aの携帯性をさらに向上させることが可能となる。なお、FSMMC用のキャップ7にその半分程度のメモリ本体4を使用した場合の問題点やそれを解決するためメモリ本体4の配線基板4aの角部およびキャップ7の溝7aの角部を面取りする構成等については、本願発明者を含むPCT/JP01/11640(国際出願日:2001年12月28日、優先日:2001年4月2日)に記載されている。
【0038】
一方、図34の工程202に戻り、MMCがRSMMCの場合は、図44および図45に示すようなRSMMC用のキャップ8を用意する(図34の工程400)。図44および図45はそれぞれキャップ8の表面および裏面の平面図を示している。キャップ8は、キャップ7と同様の樹脂からなり、キャップ7と同様に、キャップ8の前面側の一方の角部は角がとられてインデックス用の面取部CF5が形成されている。キャップ8の裏面において上記面取り部CF5が形成された側には溝8aが形成されている。溝8aは、上記メモリ本体4が収まり良く嵌め合わせることが可能なように、メモリ本体4の配線基板4aと同一平面形状で、かつ配線基板4aよりも若干大きな平面寸法で形成されている。溝8aは、上記キャップ7の溝7aと同じなので説明を省略する。RSMMC用のキャップ8の表裏面において、キャップ8の背面側の両角部には、断面凸状のアダプタ装着部8b,8bが形成されている。このアダプタ装着部8bは、RSMMCをFSMMCのサイズに変換するためのアダプタの凹部が嵌め合わされる箇所である。また、キャップ8の裏面において、キャップ8の背面近傍側の長手方向中央には、アダプタ爪装着部8cが形成されている。このアダプタ爪装着部8cは、上記アダプタの爪が引っ掛かる箇所である。なお、符号8dはRSMMCを所望の電子装置に装着する際の挿入方向を示す平面三角形状のマーク、符号8eはRSMMCの分類等を書き示す等、種々の情報を記載するためのシール等を貼り付けるためのもの窪み、符号8fはカード取り出し溝をそれぞれ示している。
【0039】
続いて、RSMMCの組立工程では、図46および図47に示すように、上記キャップ8の溝8a内にメモリ本体4を組み込み接着剤で固定して、RSMMC1Bを組み立てる(図34の工程401)。図46はRSMMC1Bの表面側の全体斜視図、図47は図46のRSMMC1Bの裏面側の全体斜視図である。RSMMC1Bの外形寸法は、例えば長辺が24mm、短辺が18mm、厚さが1.4mmである。ここでも図10で示した13端子タイプのメモリ本体4を使用した場合を例示している。また、図48はRSMMC1Bにアダプタ9を装着した状態を示す表面側の平面図、図49はその側面図、図50はその裏面側の平面図である。アダプタ9をRSMMC1Bに装着することでRSMMCをFSMMCに変換することができる。なお、このRSMMC1Bおよびアダプタ9については、上記した本願発明者を含むPCT/JP01/11640(国際出願日:2001年12月28日、優先日:2001年4月2日)に記載されている。
【0040】
このように本実施の形態では、同一のメモリ本体4を用いてFSMMC1AとRSMMC1Bとの両方を製造できる。すなわち、FSMMC1AおよびRSMMC1Bで、メモリ本体4の組立工程を共有することができるので、FSMMC1AおよびRSMMC1Bの生産性を向上させることができる。なお、上記の説明では13端子のメモリ本体4を使用した場合について説明したが、9端子のメモリ本体4を使用することもできる。
【0041】
次に、図34の工程201に戻り、要求されたメモリカードが本実施の形態のメモリカード1のようなSDカード規格の場合について説明する。SDカードはMMCと外形および機能上互換性を有している。本実施の形態のメモリカード1の組立工程を説明する前に、その準備工程500,600について説明する。まず、準備工程500では、前記した第1ケース2aを用意する(図34の工程501)。続いて、第1ケース2aのスイッチ装着領域SWAにスイッチ3を取り付ける(図34の工程502)。このため、本実施の形態では、工程502以降において、小さなスイッチ3を相対的に大きな第2ケース2aと一体的に取り扱うことができるので、メモリカード1の組立工程をスムーズに進めることができる。したがって、メモリカード1の生産性を向上させることが可能となる。本実施の形態では、このようなスイッチ3を保持する第1ケース2aを複数個組み立てた後、そのスイッチ3を保持する複数の第1ケース2aを搬送容器等に入れてストックしておくこともできるが、ここでは、スイッチ3を保持する複数の第1ケース2aを続く準備工程600に搬送し、準備工程600を進める場合について説明する。
【0042】
続く準備工程600では、まず、前記した搬送テープ5を用意する(図34の工程601)。図51は搬送テープ5の要部斜視図を示している。この段階では第1、第2ケース2a,2bは取り付けられていない。続いて、図52の組立工程AP1に示すように、搬送テープ5の下面(第2面)に、前記した第2ケース2bをその内側面が搬送テープ5の下面を向くようにした状態で取り付ける(図34の工程602)。すなわち、第2ケース2bの凸部2b2を搬送テープ5のケース取付部5dの孔5d3に圧入する。ここでは図21に示した8個の開口部Bを有する第2ケース2bを取り付けた場合が例示されているが、図23に示した12個の開口部Bを有する第2ケース2bを取り付けても良い。続いて、図52の組立工程AP2に示すように、搬送テープ5の上面(上記第2ケース2bが取り付けられた下面の反対側の面:第1面)に、上記スイッチ3を保持する第1ケース2a(準備工程500)を、その内側面が搬送テープ5の上面を向くようにした状態で取り付ける(図34の工程703)。すなわち、第1ケース2aの凸部2a1を搬送テープ5のケース取付部3cの孔3c1内に圧入する。第1、第2ケース2aは、搬送テープ5の短方向にずれて配置されており、搬送テープ5の開口部5bからは第2ケース2b内面の第1領域MA2が露出されている。このような配置により、後述するようにメモリカード1を流れ作業で自動的に組み立てることが可能となっている。このような第1、第2ケース2a,2bの取り付けを搬送テープ5の単位領域毎に搬送テープ5を送りながら自動的に行う。第1、第2ケース2a,2bの取り付け順序は逆でも良い。搬送テープ5の全ての単位領域に第1、第2ケース2a,2bを取り付けた後、搬送テープ5を搬送リールに巻き取る。このように本実施の形態では、メモリカード1を構成する第1、第2ケース2a,2bおよびスイッチ3を、その後の組立工程がし易いようにした状態で搬送テープ5に一纏めにして用意し、続く組立工程に提供することが可能となっている。このため、メモリカード1の構成部品が、ばらばらになって組立工程に搬入される場合に比べて、手間をかけずに比較的簡単な作業でメモリカード1を組み立てることが可能となる。したがって、メモリカード1の生産性を向上させることが可能となる。また、メモリカード1の製造時間を短縮することが可能となる。本実施の形態では、搬送テープ5を巻き取った搬送リールをストックしておくこともできるが、ここでは、その搬送リールをメモリカード1の組立工程に搬送し、メモリカード1の組立工程を進める場合について説明する。
【0043】
次に、SDカード規格のメモリカード1の組立工程を説明する。図34の工程201で、SDカード(メモリカード1)を選択した場合は、さらに9端子タイプのSDカードか、13端子タイプのSDカードかを判断する(図34の工程203)。9端子タイプのSDカードの場合、最初から図11で示した9端子タイプのメモリ本体4を使用しても良いが、本実施の形態では、図10で示した13端子タイプのメモリ本体4を使用する場合について説明する。まず、SDカードの組立工程では、ケース付き搬送テープを用意する(図34の工程700)。すなわち、上記準備工程500,600で準備しておいた搬送テープ5を用意する。ここでは8個の開口部Bを有する第2ケース2bが取り付けられた搬送テープ5を用意する。続いて、搬送テープ5を有する搬送リールを組立装置に装着してメモリカード1を自動的に組み立てる(図34の工程701)。図53はこの組立工程を模式的に示している。符号5Rは搬送リール、矢印Hは工程順を示している。組立工程は、搬送テープ5が矢印Hの方向に順送りされる最中に流れ作業で自動的に行われる。組立工程AP2は、第1,第2ケース2a,2bおよびスイッチ3が搬送テープ5に装着されている段階を示している。第2ケース2aは、8個の開口部Bが開口されたものを使用する。続く、組立工程AP3は、搬送テープ5の開口部5b側の一部をカットする工程を示している。続く、組立工程AP4は、搬送テープ5の第2ケース2bの第1領域MA2に、メモリ本体4をその裏面(外部接続端子4tの形成面)を第2ケース2aの内面側に向けた状態で収容する。メモリ本体4は、上記のように13個の外部接続端子4tが形成されたものを用いる。続く組立工程AP5では、第1ケース2aをその平面に水平になるように押し出してメモリ本体4を覆うように第2ケース2bと重ねる。この段階での第1、第2ケース2a,2bの相対的な平面位置は組立装置側で確保されている。続く組立工程AP6では、第1、第2ケース2a,2bの両方を搬送テープ5から同時に押し出す。この時、第1ケース2aの凸部2a1が、第2ケース2bの凹部2b1に嵌め合わされることにより、第1、第2ケース2a,2bの相対的な平面位置が自己整合的に合わされる。続く、組立工程AP7では、第1ケース2aの凸部2a1を第2ケース2bの凹部2b1に圧入した後、例えば超音波振動により第1、第2ケース2a,2bの接触部を僅かに溶かして第1、第2ケース2a,2bを接合する。また、図53の組立工程AP8では、不要となった搬送テープ5の単位領域を裁断する。このようにしてメモリカード1を組み立てる。ここで、上記の例では、図54に示すように、13個の外部接続端子4tを有するメモリ本体4を使用したが、図55に示すように、8個の開口部Bを有する第2ケース2bを使用したので、自動的に9個の外部接続端子4tを有するメモリカード1を組み立てることができる。このように本実施の形態では、メモリカード1の外部接続端子4tの数を、第2ケース2bの種類を選択することで変更することができる。したがって、メモリカード1の組立工程での種類の変更に柔軟にしかも素早く対応することもできる。なお、上記の説明では13端子のメモリ本体4を使用した場合について説明したが、最初から9端子のメモリ本体4を使用することもできる。
【0044】
次に、図34の工程203に戻り、13端子タイプのSDカードを選択した場合について説明する。この場合もほぼ同様で、まず、ケース付き搬送テープを用意する(図34の工程800)。すなわち、上記準備工程500,600で準備しておいた搬送テープ5を用意する。ただし、ここでは図23で示したような12個の開口部Bを有する第2ケース2bが取り付けられた搬送テープ5を用意する。続いて、上記と同様に、搬送テープ5を有する搬送リールを組立装置に装着してメモリカード1を自動的に組み立てる(図34の工程801)。この場合も、図53の組立工程AP4で、上記と同様に13個の外部接続端子4tを有するメモリ本体4を収容する。このようにして、例えば図56に示すように、13個の外部接続端子4tを有するメモリカード1を組み立てることができる。
【0045】
このように本実施の形態では、同一のメモリ本体4を用いて、MMC(FSMMC1A、RSMMC1B)およびSDカード(9端子タイプのメモリカード1、13端子タイプのメモリカード1)の異種類のメモリカードを製造できる。すなわち、MMC(FSMMC1A、RSMMC1B)およびSDカード(9端子タイプ、13端子タイプ)の異種類のメモリカードで、メモリ本体4の組立工程を共有することができるので、MMC(FSMMC1A、RSMMC1B)およびSDカード(9端子タイプ、13端子タイプ)の異種類のメモリカードの両方の生産性を向上させることが可能となる。また、異種類のメモリカードの両方の製造時間を短縮することが可能となる。
【0046】
また、本実施の形態では、メモリ本体4、スイッチ3を保持する第2ケース2aおよび第1、第2ケース2a,2bを有する搬送テープ5を種々のメモリカードに使用することができるので、メモリ本体4、スイッチ3を保持する第2ケース2a、第1、第2ケース2a,2bを有する搬送テープ5のそれぞれをストックしておくことができる。このため、メモリカードの実際の組立工程は、図34の工程201以降から行うことができる。したがって、MMC(FSMMC1A、RSMMC1B)およびSDカード(9端子タイプ、13端子タイプ)の異種類のメモリカードの両方の製造時間を短縮することが可能となる。
【0047】
(実施の形態2)
前記実施の形態1では、メモリ本体の平面外形が第1、第2ケースの平面外形の半分よりも小さい場合において、第2ケースの種類を選択することにより、13端子から9端子の変更を行う方法を説明した。この技術は、メモリ本体の平面外形が第1、第2ケースの平面外形と同程度の場合のSDカード規格のメモリカードにも適用できる。
【0048】
図57〜図59は、メモリ本体10の平面外形が第1ケース11aの平面外形と同程度の場合のSDカード規格のメモリカードの一部を示している。図57はメモリ本体10の裏面の平面図、図58はメモリ本体10の主面の平面図、図59は図58のメモリ本体10の側面図をそれぞれ示している。メモリ本体10の配線基板10aの裏面には、例えば13個の外部接続端子10tが配置されている。メモリ本体10の主面には、フラットパッケージ10b1,10b2が実装されている。フラットパッケージ10b1には上記メモリ回路を有するチップが封止され、フラットパッケージ10b2にはそのコントロール回路を有するチップが封止されている。12はスイッチを示している。
【0049】
この場合も、図21に示したように8個の開口部Bを有する第2ケースを選択すれば、図55に示したように9端子のメモリカードを組み立てることができ、図23に示したように12個の開口部Bを有する第2ケースを選択すれば、図56に示したように13端子のメモリカードを組み立てることができる。
【0050】
(実施の形態3)
図60(a)〜(c)は、各動作モードでのメモリ本体4の外部接続端子4tの使用ピン配置例を示している。図60(a)は、8ビットモードで、13個の外部接続端子4tの全てが使用される。このモードがデータを最も高速処理することが可能なモードである。また、図60(b)は、4ビットモードで、13個の外部接続端子4tのうち、9個の外部接続端子4tが使用される。このモードは8ビットモードの次にデータを高速処理することが可能なモードである。図60(c)は、1ビットモードで、13個の外部接続端子4tのうち、7個の外部接続端子4tが使用される。DAT,DAT0〜DAT7はデータ信号用の外部接続端子4t、CLKはクロック信号用の外部接続端子4t、CMDはコマンド信号用の外部接続端子4t、CDはメモリカード1を電子装置に装着した際に電子装置側にメモリカードを装着したことを伝えるカードディテクト信号用の外部接続端子4t、RSVはリザーブ用の外部接続端子4t、CSはチップセレクト信号用の外部接続端子4t、VCCは高電位側の電源電圧用の外部接続端子4tおよびVSSは基準電位側の電源電圧用の外部接続端子4tをそれぞれ示している。
【0051】
次に、図61および図62は、メモリカード1を電子装置に装着した際にメモリカードが上記のどの動作モードかを判断するためのセットアップ動作フロー図を示している。図61は上記3つのモードに対応のフロー図、図62は1ビットと4ビットとの両モードに対応のフロー図である。図61および図62のいずれの場合もメモリカード1が所望の電子装置に装着され、その外部接続端子4tが電子装置側のホスト(コネクタ)に接続されると最初は1ビットモードで起動する。続いて、図61では、8ビットモードおよび4ビットモードの起動コマンドを順にメモリカード1のコマンド用の外部接続端子4T(CMD)に入力し、そのモード変更コマンドに対する受付完了の応答があったところで、その応答のあったモードで動作する。8ビットおよび4ビットのいずれのモード変更コマンドに対しても応答が無ければ1ビットモードで動作する。一方、図62では、1ビットモードで起動した後、4ビットモード起動コマンドをメモリカード1のコマンド用の外部接続端子4t(CMD)に入力し、4ビットモードの準備完了か否かを判断する。これに応答があれば4ビットモードで動作し、応答が無ければ1ビットモードで動作する。
【0052】
上記のような各モードの使用端子に対応するために、前記実施の形態1で説明した13端子(13個の外部接続端子4t)を有するメモリ本体4のコントローラ用のチップ4c2は、1ビットモードで起動する機能と、8ビットモード起動コマンドに応答して8ビットモードを起動する機能と、4ビットモード起動コマンドに応答して4ビットモードを起動する機能を備えている。
【0053】
また、前記実施の形態1に記載されている様に、13端子を有するメモリ本体4の配線基板4aを使用し、かつ、ケースによって選択的に外部接続端子4tを覆って9端子、4ビットモード対応のメモリカード1を形成する場合において、前記1ビットモード、4ビットモード、8ビットモードに対応したコントローラ用のチップ4c1を使用する場合には、カード外形の工夫によって8ビット対応ホスト(電子装置側のコネクタ)に誤挿入されない様にする必要がある。前記カード外形の工夫としては例えば、前記4ビットモード対応のメモリカードを、8ビット対応ホストに挿入されない程度に厚くする事などが有る。
【0054】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0055】
例えばチップの接続方式として、ワイヤボンディング方式による接続の他に、バンプ電極を使用した接続方式を採用することもできる。
【0056】
また、第1、第2ケースの位置合わせや搬送で使用した凸部および凹部の関係は逆でも良い。また、外部接続端子を露出させる開口部が設けられた第2ケースにスイッチ装着領域を設けても良い。
【0057】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるフラッシュメモリ(EEPROM)を内蔵するメモリカードに適用した場合について説明したが、それに限定されるものではなく、例えばSRAM(Static Random Access Memory)、FRAM(Ferroelectric Random Access Memory)またはMRAM(Magnetic Random Access Memory)等のような他のメモリ回路を内蔵するメモリカードにも適用できる。また、メモリ回路を有しないIC(Integrated circuit)カードにも適用できる。
【0058】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【0059】
すなわち、配線基板とこれに電気的に接続された半導体チップとを有するIC本体をケースで挟み込むようにして保持するようなICカードにおいて、平面外形が上記ケースの半分よりも小さい上記IC本体を、上記ケースの第1の端辺とその反対側の第2の端辺との中間よりも上記第1の端辺寄りの領域に配置することにより、ICカードの信頼性を向上させることが可能となる。
【0060】
また、配線基板とこれに電気的に接続された半導体チップとを有するIC本体をケースで挟み込むようにして保持するようなICカードにおいて、平面外形が上記ケースの半分よりも小さい上記IC本体を、上記ケースの第1の端辺とその反対側の第2の端辺との中間よりも上記第1の端辺寄りの第1領域に配置し、上記ケースの第1領域以外の領域に、ICカードの組み立てに寄与する第2領域を設けたことにより、ICカードの生産性を向上させることが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるICカードの主面側の全体斜視図である。
【図2】(a)は本発明の一実施の形態であるICカードの裏面側の全体斜視図、(b)は同図(a)の要部拡大斜視図である。
【図3】図1および図2のICカードの分解斜視図である。
【図4】図1〜図3のICカードのスイッチおよびIC本体を配置した状態での第1ケースの内側面の平面図である。
【図5】図1〜図3のICカードのスイッチおよびIC本体を配置した状態での第2ケースの内側面の平面図である。
【図6】図1〜図3のICカードのIC本体の主面側の平面図である。
【図7】図6のX1−X1線の断面図である。
【図8】図1〜図3のICカードのIC本体の半導体チップを示す平面図である。
【図9】図1〜図3のICカードのIC本体の半導体チップを示す平面図である。
【図10】図1〜図3のICカードのIC本体の裏面の平面図である。
【図11】図1〜図3のICカードのIC本体の裏面の平面図である。
【図12】図1〜図3のICカードのスイッチの平面図である。
【図13】図12の矢印E方向から見たスイッチの側面図である。
【図14】図12の矢印F方向から見たスイッチの側面図である。
【図15】図1〜図3のICカードの第1ケースの内面側の全体平面図である。
【図16】図15のX2−X2線の断面図である。
【図17】図16の第1ケースにスイッチを装着した状態を示す第1ケースの内面側の全体平面図である。
【図18】図17のX2−X2線の断面図である。
【図19】図18の要部拡大断面図である。
【図20】図17の第1ケースに装着したスイッチを移動させた状態を示す第1ケースの内面側の要部平面図である。
【図21】図1〜図3のICカードの第2ケースの内面側の全体平面図である。
【図22】図21のX3−X3線の断面図である。
【図23】図1〜図3のICカードの図21とは別の第2ケースの内面側の全体平面図である。
【図24】図23のX3−X3線の断面図である。
【図25】図21または図23の第2ケースの要部拡大断面図である。
【図26】図21または図23の第2ケースの要部拡大断面図である。
【図27】本発明の一実施の形態であるICカードの組立で用いる搬送キャリアの一例の平面図である。
【図28】図27の搬送キャリアの長手方向の側面図である。
【図29】図27の搬送キャリアの幅方向の側面図である。
【図30】図27の搬送キャリアの要部拡大平面図である。
【図31】図30の搬送キャリアの要部拡大平面図である。
【図32】図31のY1−Y1線の断面図である。
【図33】図31のY1−Y1線の断面図である。
【図34】本発明の一実施の形態であるICカードの組立工程の一例の工程図である。
【図35】本発明の一実施の形態であるICカードのIC本体の組立工程中における配線基板の主面の平面図である。
【図36】図35に続くICカードのIC本体の組立工程中における基板フレームの主面の平面図である。
【図37】図36に続くICカードのIC本体の組立工程中における基板フレームの主面の平面図である。
【図38】図37に続くICカードのIC本体の組立工程中における基板フレームの主面の平面図である。
【図39】図38に続くICカードのIC本体の組立工程中における基板フレームの主面の平面図である。
【図40】本発明の一実施の形態のICカードの組立工程で用意されたキャップの表面の平面図である。
【図41】図40のキャップの裏面の平面図である。
【図42】図40および図41のキャップを用いて組み立てられたICカードの裏面の平面図である。
【図43】図42のX4−X4線の断面図である。
【図44】本発明の一実施の形態のICカードの組立工程で用意されたキャップの表面の平面図である。
【図45】図44のキャップの裏面の平面図である。
【図46】図44および図45を用いて組み立てられたICカードの表面側の全体斜視図である。
【図47】図46のICカードの裏面側の全体斜視図である。
【図48】図48は図46のICカードにアダプタを装着した状態を示す表面側の平面図である。
【図49】図48のICカードの側面図である。
【図50】図48のICカードの裏面側の平面図である。
【図51】本発明の一実施の形態であるICカードの製造工程における準備工程中の搬送キャリアの要部斜視図である。
【図52】図51に続く準備工程中の搬送キャリアの要部斜視図である。
【図53】本発明の一実施の形態であるICカードの製造工程中の搬送キャリアの要部斜視図である。
【図54】本発明の一実施の形態であるICカードの製造工程における平面図である。
【図55】本発明の一実施の形態であるICカードの製造工程後の一例の平面図である。
【図56】本発明の一実施の形態であるICカードの製造工程後の一例の平面図である。
【図57】本発明の他の実施の形態であるICカードのIC本体の裏面の平面図である。
【図58】図57のIC本体の主面の平面図である。
【図59】図58のIC本体の側面図である。
【図60】(a)〜(c)は本発明の一実施の形態であるICカードの各動作モードでのIC本体の外部接続端子の使用ピン配置例を示すIC本体の平面図である。
【図61】本発明の一実施の形態であるICカードを所望の電子装置に装着した際にICカードがどの動作モードかを判断するためのセットアップ動作フロー図である。
【図62】本発明の一実施の形態であるICカードを所望の電子装置に装着した際にICカードがどの動作モードかを判断するためのセットアップ動作フロー図である。
【符号の説明】
1 メモリカード(ICカード)
1A フルサイズマルチメディアカード
1B リデュースサイズマルチメディアカード
2a 第1ケース
2a1 凸部
2a2,2a3,2a4 ガイド部
2a5,2a6,2a7,2a8 凸部
2b 第2ケース
2b1 凹部
2b2 凸部
3 スイッチ
3a 表出部
3b 支持部
3c 本体部
3d 板ばね部
3d1 凸部
3e1,3e2 凹部
4 メモリ本体(IC本体)
4a 配線基板
4b メタル層
4c1,4c2 半導体チップ
4t 外部接続端子
4m 封止部
5 搬送テープ(搬送キャリア)
5a スプロケットホール
5b 開口部
5c,5d ケース取付部
5c1,5d1 開口部
5c2,5d2 凸部
5c3,5d3 孔
5R 搬送リール
6 基板フレーム
6a 枠体
6b 連結部
7 キャップ
7a 溝
7b マーク
7c 窪み
7d,7e カード取り出し溝
7f 段差部
8 キャップ
8a 溝
8b アダプタ装着部
8c アダプタ爪装着部
8d マーク
8e 窪み
8f カード取り出し溝
9 アダプタ
10 メモリ本体
10a 配線基板
10b1,10b2 フラットパッケージ
11a 第1ケース
12 スイッチ
A1,A2 溝
B 開口部
CF1〜CF8 面取り部
PD1,PD2 ボンディングパッド
WR1,WR2 ボンディングワイヤ
MA1,MA2 第1領域
SA1,SA2 第2領域
SWA スイッチ装着領域
Claims (20)
- (a)外部接続端子および配線を有する配線基板と、
(b)前記配線基板上に配置され、前記配線を通じて前記外部接続端子に電気的に接続された半導体チップと、
(c)前記配線基板の外部接続端子が露出されるように前記配線基板および半導体チップを覆うケースとを有し、
前記ケースは、前記外部接続端子が近接して配置される第1の端辺と、前記第1の端辺の反対側に位置する第2の端辺とを有し、
前記配線基板の平面外形は、前記ケースの平面外形の半分よりも小さく形成されており、前記配線基板は、前記第1の端辺と第2の端辺との中間よりも前記第1の端辺寄りの領域に配置されていることを特徴とするICカード。 - 請求項1記載のICカードにおいて、前記半導体チップは、前記第1の端辺と第2の端辺との中間よりも前記第1の端辺寄りの領域に配置されていることを特徴とするICカード。
- 請求項1記載のICカードにおいて、前記ケースは、第1、第2ケースを有しており、前記第1、第2ケースのいずれか一方は、前記配線基板が配置される領域以外の領域に凸部を有しており、また別の一方は、前記配線基板が配置される領域以外の領域に凹部を有しており、前記凸部は前記凹部に第1、第2ケースを接続するように嵌め込まれていることを特徴とするICカード。
- 請求項3記載のICカードにおいて、前記凹部の先端側内周部および凸部の先端側外周部は面取りされていることを特徴とするICカード。
- 請求項3記載のICカードにおいて、前記凹部および凸部は、前記第1、第2ケースを重ね合わせるときに双方の平面位置を自己整合的に合わせるための位置合わせ機能を有することを特徴とするICカード。
- 請求項3記載のICカードにおいて、前記第1ケースまたは第2ケースに設けられた前記凸部は、その凸部が形成されたケースを搬送キャリアに仮止めするための機能を有することを特徴とするICカード。
- 請求項1記載のICカードにおいて、前記ICカードは可動スイッチを有しており、前記ケースは第1、第2ケースを有しており、前記第1ケースまたは第2ケースにおいて、前記配線基板が配置される領域以外の領域に、前記可動スイッチを保持する機構を設けたことを特徴とするICカード。
- 請求項1記載のICカードにおいて、前記ICカードは可動スイッチを有しており、前記ケースは第1、第2ケースを有しており、前記第1ケースまたは第2ケースにおいて、前記配線基板が配置される領域以外の領域に、前記可動スイッチのクリック機構を設けたことを特徴とするICカード。
- 請求項1記載のICカードにおいて、前記ICカードは可動スイッチを有しており、前記ケースは第1、第2ケースを有しており、前記第1ケースおよび第2ケースの前記配線基板が配置される領域以外の領域に、前記第1ケースおよび第2ケースを搬送キャリアに仮止めするための手段を設けたことを特徴とするICカード。
- (a)外部接続端子および配線を有する配線基板と、
(b)前記配線基板上に配置され、前記配線を通じて前記外部接続端子に電気的に接続された半導体チップと、
(c)前記配線基板の外部接続端子が露出されるように前記配線基板および半導体チップを覆うケースとを有し、
前記配線基板の平面外形は、前記ケースの平面外形の半分より小さく形成されており、
前記ケースは、
前記外部接続端子が近接して配置される第1の端辺と、
前記第1の端辺の反対側に位置する第2の端辺と、
前記第1の端辺と第2の端辺との中間よりも前記第1の端辺寄りに前記配線基板を配置する第1領域と、
前記第1領域と前記第2の端辺との間に配置された絶縁性の第2領域とを有することを特徴とするICカード。 - (a)複数の外部接続端子および配線を有する配線基板と、
(b)前記配線基板上に配置され、前記配線を通じて前記外部接続端子に電気的に接続された半導体チップと、
(c)開口を有し、前記開口の内部に前記複数の外部接続端子のいくつかを露出すると共に、前記配線基板および半導体チップと、前記複数の外部接続端子の別のいくつかを覆うケースとを有することを特徴とするICカード。 - 請求項11記載のICカードにおいて、
前記ケースは、前記外部接続端子が近接して配置される第1の端辺と、前記第1の端辺の反対側に位置する第2の端辺とを有し、
前記配線基板の平面外形は、前記ケースの平面外形の半分よりも小さく形成されており、前記配線基板は、前記第1の端辺と第2の端辺との中間よりも前記第1の端辺寄りの領域に配置されていることを特徴とするICカード。 - (a)外部接続端子および配線を有する配線基板を用意する工程、
(b)前記配線基板上に半導体チップを配置し、前記半導体チップを前記配線を通じて前記外部接続端子に電気的に接続する工程、
(c)前記配線基板の外部接続端子が露出されるように前記配線基板および半導体チップをケースによって覆う工程を有し、
前記ケースは、前記外部接続端子が近接して配置される第1の端辺と、前記第1の端辺の反対側に位置する第2の端辺とを有しており、
前記配線基板の平面外形は、前記ケースの平面外形の半分よりも小さく形成されており、
前記(c)工程は、前記配線基板を、前記第1の端辺と第2の端辺との中間よりも前記第1の端辺寄りの領域に配置する工程を有することを特徴とするICカードの製造方法。 - 請求項13記載のICカードの製造方法において、
前記(c)工程は、
(c1)前記ケースを複数保持する搬送キャリアを用意する工程と、
(c2)前記搬送キャリアの複数のケースの各々に前記配線基板および半導体チップを収容する工程とを有することを特徴とするICカードの製造方法。 - 請求項13記載のICカードの製造方法において、
前記(c)工程は、
(c1)前記ケースにおいて、前記配線基板が配置される領域以外の領域に可動スイッチを保持させる工程と、
(c2)搬送キャリアを用意する工程と、
(c3)前記可動スイッチを保持する複数のケースを前記搬送キャリアに取り付ける工程と、
(c4)前記搬送キャリアの複数のケースの各々に前記配線基板および半導体チップを収容する工程とを有することを特徴とするICカードの製造方法。 - 請求項13記載のICカードの製造方法において、
前記ケースは、第1ケースおよび第2ケースを有しており、
前記(c)工程は、
(c1)第1面およびその反対側の第2面を有する搬送キャリアを用意する工程と、
(c2)前記搬送キャリアの第1面に複数の前記第1ケースを取り付ける工程と、
(c3)前記搬送キャリアの第2面に複数の前記第2ケースを取り付ける工程と、
(c4)前記配線基板および半導体チップを前記第1、第2ケースで挟み込むようにして収容する工程とを有し、
前記(c4)工程時に、前記第1、第2ケースにおいて、前記配線基板が配置される領域以外の領域に配置された位置合わせ機能部により、前記第1、第2ケースの相対的な平面位置を自己整合的に合わせることを特徴とするICカードの製造方法。 - 請求項16記載のICカードの製造方法において、
前記第1ケースおよび第2ケースは、前記配線基板が配置される領域以外の領域に、前記第1ケースおよび第2ケースを前記搬送キャリアに取り付けるための取り付け手段を有することを特徴とするICカードの製造方法。 - 請求項16記載のICカードの製造方法において、
前記(c)工程は、前記搬送キャリアに取り付ける前の前記第1ケースまたは第2ケースにおいて、前記配線基板が配置される領域以外の領域に可動スイッチを保持させる工程を有することを特徴とするICカードの製造方法。 - (a)複数の外部接続端子および配線を有する配線基板を用意する工程、
(b)前記配線基板上に半導体チップを配置し、前記半導体チップを前記配線を通じて前記外部接続端子に電気的に接続する工程、
(c)前記配線基板の複数の外部接続端子が露出される複数の開口部を有するケースによって前記配線基板および半導体チップを覆う工程を有し、
前記開口部の数または配置の少なくとも一方が互いに異なる複数のケースの中から所望のケースを選択することにより、最終的に露出される前記複数の外部接続端子を選択する工程を有することを特徴とするICカードの製造方法。 - 請求項19記載のICカードの製造方法において、
前記ケースは、前記外部接続端子が近接して配置される第1の端辺と、前記第1の端辺の反対側に位置する第2の端辺とを有し、
前記配線基板の平面外形は、前記ケースの平面外形の半分よりも小さく形成されており、前記配線基板が、前記第1の端辺と第2の端辺との中間よりも前記第1の端辺寄りの領域に配置される工程を有することを特徴とするICカードの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002285679A JP4094394B2 (ja) | 2002-09-30 | 2002-09-30 | Icカードおよびその製造方法 |
US10/668,187 US7120029B2 (en) | 2002-09-30 | 2003-09-24 | IC card and method of manufacturing the same |
US11/536,433 US7478473B2 (en) | 2002-09-30 | 2006-09-28 | Method of manufacturing an IC card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002285679A JP4094394B2 (ja) | 2002-09-30 | 2002-09-30 | Icカードおよびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007321780A Division JP4634435B2 (ja) | 2007-12-13 | 2007-12-13 | Icカードおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004126654A true JP2004126654A (ja) | 2004-04-22 |
JP4094394B2 JP4094394B2 (ja) | 2008-06-04 |
Family
ID=32025341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002285679A Expired - Fee Related JP4094394B2 (ja) | 2002-09-30 | 2002-09-30 | Icカードおよびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7120029B2 (ja) |
JP (1) | JP4094394B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009524139A (ja) * | 2006-01-17 | 2009-06-25 | ノキア コーポレイション | Mmc/sdデバイスからホストデバイスをブートする方法,mmc/sdデバイスからブート可能なホストデバイス及びホストデバイスをブートできるmmc/sdデバイス |
JP2016173684A (ja) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | 半導体メモリカードの製造方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005322109A (ja) * | 2004-05-11 | 2005-11-17 | Renesas Technology Corp | Icカードモジュール |
US7032827B2 (en) * | 2004-06-18 | 2006-04-25 | Super Talent Electronics, Inc. | Combination SD/MMC flash memory card with thirteen contact pads |
US20050281010A1 (en) * | 2004-06-18 | 2005-12-22 | Super Talent Electronics, Inc. | Contact pad arrangement for integrated SD/MMC system |
US7804163B2 (en) * | 2004-08-06 | 2010-09-28 | Supertalent Electronics, Inc. | Seamless secured digital card manufacturing methods with male guide and female switch |
US7476105B2 (en) * | 2004-08-06 | 2009-01-13 | Super Talent Electronics, Inc. | Super-digital (SD) flash card with asymmetric circuit board and mechanical switch |
US7795714B2 (en) * | 2004-08-06 | 2010-09-14 | Supertalent Electronics, Inc. | Two step molding process secured digital card manufacturing method and apparatus |
CN1864979A (zh) * | 2005-05-10 | 2006-11-22 | 刘钦栋 | 记忆卡封装方法 |
US8022519B2 (en) * | 2005-05-19 | 2011-09-20 | Sandisk Technologies Inc. | System-in-a-package based flash memory card |
KR101327483B1 (ko) * | 2006-11-21 | 2013-11-08 | 삼성전자주식회사 | 가입자 식별 모듈 카드 및 이것이 적용되는 휴대용무선단말기 |
US7534966B2 (en) * | 2007-06-12 | 2009-05-19 | Clear Electronics, Inc. | Edge connection structure for printed circuit boards |
US20100078485A1 (en) * | 2008-09-29 | 2010-04-01 | Dynacard Co., Ltd. | Subscriber identity module card |
USD669478S1 (en) * | 2012-01-13 | 2012-10-23 | Research In Motion Limited | Device smart card |
USD669479S1 (en) * | 2012-01-13 | 2012-10-23 | Research In Motion Limited | Device smart card |
US20130286603A1 (en) * | 2012-04-30 | 2013-10-31 | Takashi Okada | Memory card and sd card |
US10999929B2 (en) * | 2019-05-29 | 2021-05-04 | Quanta Computer Inc. | Expansion card interfaces for high-frequency signals and methods of making the same |
KR20220021754A (ko) * | 2020-08-14 | 2022-02-22 | 삼성전자주식회사 | 메모리 카드 |
CN112739005B (zh) * | 2020-11-16 | 2022-06-17 | 淮安特创科技有限公司 | 金手指线路板加工方法及金手指线路板 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62179994A (ja) * | 1986-02-04 | 1987-08-07 | カシオ計算機株式会社 | 電子カ−ド |
JP2560895B2 (ja) * | 1990-07-25 | 1996-12-04 | 三菱電機株式会社 | Icカードの製造方法およびicカード |
US5544007A (en) * | 1991-07-19 | 1996-08-06 | Kabushiiki Kaisha Toshiba | Card-shaped electronic device used with an electronic apparatus and having shield plate with conductive portion on a lateral side |
CA2057518C (en) * | 1991-12-09 | 1996-11-19 | Albert John Kerklaan | Jacketted circuit card |
US5502620A (en) * | 1994-03-11 | 1996-03-26 | Molex Incorporated | Grounded IC card |
US5530622A (en) * | 1994-12-23 | 1996-06-25 | National Semiconductor Corporation | Electronic assembly for connecting to an electronic system and method of manufacture thereof |
JPH09327990A (ja) * | 1996-06-11 | 1997-12-22 | Toshiba Corp | カード型記憶装置 |
JP3173438B2 (ja) * | 1997-06-04 | 2001-06-04 | ソニー株式会社 | メモリカード及び装着装置 |
US5846092A (en) * | 1997-08-05 | 1998-12-08 | Minnesota Mining And Manufacturing Company | Plastic cased IC card adapter assembly |
JP4068283B2 (ja) | 1999-04-30 | 2008-03-26 | 有限会社サイファー社 | レーザプラズマx線発生装置 |
JP2001175834A (ja) * | 1999-12-17 | 2001-06-29 | Toshiba Corp | カード型電子機器およびその製造方法 |
JP2002015296A (ja) | 2000-06-30 | 2002-01-18 | Matsushita Electric Ind Co Ltd | メモリカード |
US6444501B1 (en) * | 2001-06-12 | 2002-09-03 | Micron Technology, Inc. | Two stage transfer molding method to encapsulate MMC module |
-
2002
- 2002-09-30 JP JP2002285679A patent/JP4094394B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-24 US US10/668,187 patent/US7120029B2/en not_active Expired - Lifetime
-
2006
- 2006-09-28 US US11/536,433 patent/US7478473B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009524139A (ja) * | 2006-01-17 | 2009-06-25 | ノキア コーポレイション | Mmc/sdデバイスからホストデバイスをブートする方法,mmc/sdデバイスからブート可能なホストデバイス及びホストデバイスをブートできるmmc/sdデバイス |
JP2016173684A (ja) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | 半導体メモリカードの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4094394B2 (ja) | 2008-06-04 |
US20070023885A1 (en) | 2007-02-01 |
US20040062112A1 (en) | 2004-04-01 |
US7478473B2 (en) | 2009-01-20 |
US7120029B2 (en) | 2006-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4094394B2 (ja) | Icカードおよびその製造方法 | |
KR101540551B1 (ko) | 반도체 장치 | |
TWI385582B (zh) | 記憶卡用配接器及記憶卡 | |
JP4651332B2 (ja) | メモリカード | |
US10872844B2 (en) | Semiconductor device with sealed semiconductor chip | |
US8288855B2 (en) | Semiconductor memory device and semiconductor memory card | |
JP3943502B2 (ja) | メモリカード | |
US7608787B2 (en) | Semiconductor memory device and USB memory device using the same | |
US20110254175A1 (en) | Semiconductor memory device | |
US20100187690A1 (en) | Semiconductor device | |
JP2007183776A (ja) | 半導体装置 | |
US6617700B2 (en) | Repairable multi-chip package and high-density memory card having the package | |
KR20050037963A (ko) | Ic 카드 | |
JP4634435B2 (ja) | Icカードおよびその製造方法 | |
JP2007005443A (ja) | 半導体装置およびその製造方法 | |
JP4680259B2 (ja) | 半導体装置 | |
KR20220021754A (ko) | 메모리 카드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4094394 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |