JP2004111959A - プログラマブル・ヒューズ装置 - Google Patents

Abstract

【課題】アクティブ・ウェル・バイアスを与えられたトランジスタを用いて電気ヒューズをプログラムする装置、システムおよび方法としての技術的利点を得る。
【解決手段】トランジスタ（例えばＭＯＳＦＥＴ）３３は、接地されるのとは対照的に、ウエル・バイアスされて動作し、電気ヒューズ３１をプログラムする。アクティブ・ウエル・バイアスで動作するプログラミング・トランジスタに関しては、同じ大きさのトランジスタを接地されたウエルで利用するよりも、より大きなエネルギーが、ヒューズ３１をプログラムすることを可能にする。したがって、より小さなトランジスタが、ヒューズ３１をプログラムするために使用できる。複数のヒューズ実施例では、プログラミング・トランジスタは、選択ヒューズ３１をプログラムする間、ウエル全体に、ボディ制御回路３７を介して、共通の独立したＶ_biasを与えた状態で、同一の“ウエル”内に配置できる。
【選択図】図３

Description

　本発明は、一般に半導体デバイスの分野に関し、特に電気ヒューズ・プログラミングに関する。

　ＣＭＯＳ集積回路を含む集積回路では、しばしば、製造後に、情報を永久的に格納でき、または永久接続の集積回路を形成できることが望ましい。可溶性のリンクを形成するヒューズまたはデバイスは、しばしばこの目的のために使用される。例えば、ヒューズは、欠陥素子を同一の予備素子で置き換えるためにプログムできる。さらに、ヒューズは、ダイ識別情報または他のこのような情報を格納すため、または電流パスの抵抗を調整することによって回路の速度を調整するために使用できる。

　ヒューズをプログムする従来の回路が、図１に示されており、図１において、ヒューズは、プログラミング・トランジスタのドレインと電源電圧Ｖ_DDとの間に接続されている。最初は、ヒューズの抵抗は小さい（１００Ωの範囲内にある）。ヒューズは、ゲートに与えられるパルスでプログラミング・トランジスタをＯＮに切り替えることによってプログラムされる。トランジスタがＯＮになると、トランジスタは動作を始め、電流がヒューズを介して流れる。電流の流れは、ヒューズを暖め、充分な大きさの電流がヒューズを介して流れ続けると、ヒューズは、溶融、エレクトロマイグレーションまたは他のメカニズムによってプログラムされ、高抵抗（すなわち、プログラムされた抵抗）となる。

　プログラミング・トランジスタは、ヒューズをプログラムするために必要な電流を流す電流容量を有しなければならない。その電流容量を実現するために、プログラミング・トランジスタのゲート幅は、適切に選ばれる。ポリシリサイド・ヒューズの場合は、プログラムするために必要なピーク電流は、約１０ｍＡ以上である。この大きさの電流は、ゲート幅の広い（６．５ｎｍのゲート酸化膜厚さに対して４０ミクロンの範囲にある）プログラミング・トランジスタを必要とし、したがって、個々のヒューズ素子自体が小さくても、実装のために必要なシリコン領域は、かなり大きい。

　問題を難しくさせるのは、大部分の集積チップが、図２に示す複数のヒューズ回路のような複数のヒューズを含むという事実である。ＤＲＡＭチップでは、例えば、かなり多くのヒューズが一般に使用される。多数のトランジスタと組み合わさった大型の個々のプログラミング・トランジスタは、シリコン・ウエハ領域を広く使用するので、かなり高価である。したがって、ウエハ領域を低減し、および／またはプログラミング電流容量を増大させる電気ヒューズをプログラムする革新的な方法が必要である。

　本発明は、アクティブ・ウェル・バイアスを与えられたトランジスタを用いて電気ヒューズをプログラムする装置、システムおよび方法としての技術的利点を得る。アクティブ・ウエル・バイアスで動作するプログラミング・トランジスタに関しては、同じ大きさのトランジスタのウエルをバイアスすることなく使用できるときよりも、より大きなエネルギーが、ヒューズをプログラムすることを可能にする。したがって、より小さいトランジスタが、ヒューズをプログラムするために使用できる。複数のヒューズ実施例では、プログラミング・トランジスタは、選択ヒューズをプログラムする間、ウエル全体に、ボディ制御回路を介して、共通の独立したＶ_biasを与えた状態で、同一の“ウエル”内に配置できる。

　本願の多数の革新的教えが、以下に提示される例示的実施例を特に参照して記述されるであろう。しかしながら、この種の実施例が、この中で、多くの有利な使用および革新的教えの内のほんの少数の例を与えることを理解すべきである。一般に、本願の明細書の中で行われている記述は、必ずしも種々のクレームされた発明のいずれかに範囲を限定されない。さらに、いくつかの記述は、いくつかの進歩性のある特徴に適用できるが、他のものには適用されない。図中、同じ参照数字または文字が、同じ機能を有する類似の素子または同等の素子を示すために使用されていることに留意すべきである。本発明の内容を不必要に不明瞭にする既知の機能と構造の詳細な記述は、明瞭にするために省略した。

　図３を参照すると、本発明の実施例の回路図が示されており、図では、電気ヒューズ３１は、アクティブ・ウエル・バイアスを与えられたｎＦＥＴトランジスタ３３を用いてプログラムされる。アクティブ・ウエル・バイアスについては、接地されたボディを有する同じ大きさのトランジスタと比較すると、更に高いプログラミング・エネルギーが使用可能である。したがって、より小さいトランジスタは、同じ大きさのヒューズをプログラムするために使用できる。トランジスタ３３のボディ３６は、電源電圧３８、およびゲート３９をアクティブにするように動作するゲート制御回路３５と独立なＶ_biasでバイアスされる。ヒューズ３１をプログラムするために、飽和領域でトランジスタ３３を動作させるのに充分な大きさのプログラミング電圧（Ｖ_DD）が、直列に接続されたヒューズ３１およびトランジスタ３３に渡って印加される。一般的な方法で接地されるトランジスタ・ボディ３６は、次に、ボディ制御回路３７の動作によってＶ_biasまで高められる。ボディ制御回路３７と共同して動作してゲート３９は、次に、ヒューズ・プログラミングの継続期間の間に電圧パルス（Ｖ_GS）でオンになる。プログラミング動作が完了すると、ボディ・バイアスは、接地電位に戻される。１つの実施例では、ボディ・バイアスの値は、ゼロよりも大きく、約０．７Ｖよりも小さい。１つの実施例では、ヒューズ３１、トランジスタ３３、ボディ制御回路３７およびゲート制御回路は、シリコン・チップ上に集積される。

　図３Ａを参照すると、ヒューズに接続された、集積回路中のｎＦＥＴデバイスの断面の略図が示されている。この実施例では、ヒューズ３１の第１の端部は、トランジスタ・ドレイン３２に接続され、第２の端部は、Ｖ_DD電源電圧に接続されている。トランジスタ・ソース３４は、接地されている。プログラムすることについては、Ｖ_biasは、ｎＦＥＴのｐ−ウエルをアクティブにバイアスするためにボディ３６に印加され、Ｖ_biasは、０Ｖよりも大きい。

　図３Ｂを参照すると、プログラミング・トランジスタ３３がｐＦＥＴである本発明の例示的実施例のグラフ図が示されている。この実施例では、ヒューズ３１の第１の端部は、トランジスタ・ドレイン３２に接続され、第２の端部は、接地されている。トランジスタ・ソース３４は、Ｖ_DD電源電圧に接続されている。プログラムすることについては、Ｖ_biasは、ｐＦＥＴのｎ−ウエルをアクティブにバイアスするために、ボディ３６に印加され、Ｖ_biasは、プログラミング電圧Ｖ_DDよりも小さい。

　図４を参照すると、本発明の例示的実施例にしたがって、図３に示すプログラミング・トランジスタの動作特性のグラフ図が示されている。ここでは、時間０と時間ｔにおけるヒューズの負荷線が、直線Ｒ（０）および直線Ｒ（ｔ）で示されている。時限０から時限ｔの負荷線のこの変化は、ヒューズがプログラミングの間に熱せられるので、ヒューズ抵抗の増加が原因である。増加するＶ_biasと組み合わさって、これは、ヒューズに与えられるエネルギーを増加させる。例えば、約０．６Ｖのバイアスは、従来方法より３０％もの増加を可能にする。

　ヒューズ・プログラミングの有効性は、プログラミングの間にヒューズに与えられるエネルギー量に依存する。Ｖ_bias＝０に対しての時間ｔにおけるヒューズに与えられる電力量は、４３と印された領域によって示される。Ｖ_bias＞０に対しての時間ｔにおけるヒューズに与えられる電力量は、４３領域を含む４１と印された領域によって示される。したがって、全ての時間ｔにおいて順方向バイアスされたボディを有するトランジスタを動作させることによって、さらに大きなエネルギーが、ヒューズに与えられることが分かる。

　本発明は、また、複数のヒューズ配置で使用できる。例示的な複数のヒューズ配置が図５に示されている。ここでは、ヒューズ３１は、共通のノードを介してＶ_DD電源電圧３８に接続され、各ｎＦＥＴのソース３４は、接地されている。各ゲート３９は、ゲート制御回路３５に接続され、ボディ３６は、ボディ制御回路３７に接続されている。選択ヒューズをプログラムするために、プログラミング電圧（Ｖ_DD）は、直列に接続されたヒューズ３１とｎＦＥＴに渡って印加される。一般的な方法で接地されるボディ３６は、次に、ボディ制御回路３７の動作によってＶ_biasまで高められる。適合した論理回路を用いて、ゲート制御回路３５は、ヒューズ・プログラミングの継続期間の間に電圧パルス（Ｖ_GS）で、選択ヒューズに結合されたｎＦＥＴのゲート３９をオンにする。プログラミング動作が完了すると、ボディ・バイアスは、接地電位に戻される。

　ｎＦＥＴトランジスタは、ヒューズのプログラミングの間、ウエル全体に共通の独立したＶ_biasを与えた状態で、同一の“ウエル”内に配置できる。この実施例の単一のウエル内に設けることができるトランジスタの最大個数は、特定の応用に許容できる、ウエルの順方向バイアスに起因する最大電流漏れに依存する。さらに、トランジスタのバンクは、現在の技術に利用できる三重ウエルに設けることができ、アクティブ・ウエル・バイアスを用いてプログラミングするときに、他の回路からの改善された分離を提供する。

　前の記述は、ｎＦＥＴを用いてプログラミングすることに焦点を合わせたが、以下に記述される方法は、ｐＦＥＴを用いて実施できる。図６は、電気ヒューズ３１が、アクティブ・ウエル・バイアスを用いるｐＦＥＴを用いてプログラムされる本発明の実施例の回路図を示す。ここでは、ヒューズ３１は、ドレイン３２と接地電位の間に接続される。１つの実施例では、Ｖ_DD−０．７Ｖ　＜　Ｖ_bias ＜　Ｖ_DD　である。例えば、ｐＦEＴでは、ソースは最も高い電位（Ｖ_DD）に保持される。Ｖ_biasは、順方向ウエル・バイアスが与えられたときにｐ⁺ソース−ｎ−ウエル接合ダイオードがオンとならないように選択される。さもなければ、電流漏れは、不都合なほどに大きい。

　図７は、図６に示されるｐＦＥＴ配列を用いる複数ヒューズ・プログラミング実施例を示す。ｎＦＥＴトランジスタと同じように、ｐＦＥＴは、ヒューズのプログラミングの間、ウエル全体に共通の独立したＶ_biasを与えた状態で、同一の“ウエル”内に配置できる。

　本発明の方法およひシステムの好ましい実施例が、添付図面に示され、前述の詳細な説明に記述されたが、本発明が、開示された実施例に制限されず、本発明の趣旨を逸脱することなく多くの再配置、変更、置き換えが可能であることは理解されるべきである。

　まとめとして、本発明の構成に関して以下の事項を開示する。
（１）ヒューズと、ゲートおよびドレインおよびソースを有するトランジスタとを含むプログラマブル・ヒューズ構造を備え、前記トランジスタは、前記ドレインおよび前記ソースが前記ヒューズに直列に選択的に接続できるように前記ヒューズに接続されており、
　前記ヒューズ構造に接続され、前記ヒューズに充分な大きさの電流を流して前記ヒューズの電気抵抗を増加させるように前記トランジスタと共同して動作するプログラミング・デバイスを備え、前記プログラミング・デバイスは、アクティブ・ウエル・バイアスで前記トランジスタを動作させるように構成されているプログラマブル・ヒューズ装置。
（２）前記プログラミング・デバイスは、前記ゲートに接続され、プログラミング期間を開始する前記ゲートをアクティブにするのに充分な大きさの信号を与えるように構成されている制御回路を含む上記（１）に記載のプログラマブル・ヒューズ装置。
（３）前記プログラミング・デバイスは、前記トランジスタのウエルに接続され、プログラミングの間、ウエルを順方向バイアスするのに充分な大きさの信号を与えるように構成されている制御回路を含む上記（１）に記載のプログラマブル・ヒューズ装置。
（４）前記プログラミング・デバイスは、
　前記ゲートに接続され、プログラミング期間を開始する前記ゲートをアクティブにするのに充分な大きさの信号を与えるように構成されている第１の制御回路と、
　前記トランジスタのウエルに接続され、前記プログラミング期間の間、ウエルを順方向バイアスするのに充分な大きさの信号を与えるように構成されている第２の制御回路とを備える上記（１）に記載のプログラマブル・ヒューズ装置。
（５）前記トランジスタは、ｐＦＥＴである上記（１）に記載のプログラマブル・ヒューズ装置。
（６）前記ヒューズ構造および前記プログラミング・デバイスは、１つのシリコン・チップに集積される上記（１）に記載のプログラマブル・ヒューズ装置。
（７）前記ヒューズ構造に接続され、飽和領域で前記トランジスタを動作させるのに充分な大きさの電圧を与えるように構成されている電源を更に含む上記（１）に記載のプログラマブル・ヒューズ装置。
（８）前記電源は、前記トランジスタ・ゲートのアクティベーションに反応して前記電流を与えるように更に構成されている上記（７）に記載のプログラマブル・ヒューズ装置。
（９）それぞれが、ヒューズと、ゲートおよびドレインおよびソースを有するトランジスタとを含む、共通のノードに接続された複数のプログラマブル・ヒューズ構造を備え、前記トランジスタは、前記ドレインおよび前記ソースが前記ヒューズに直列に接続できるように前記ヒューズに接続されており、
　前記ヒューズ構造のそれぞれに接続され、前記ヒューズ構造のヒューズの１つに対して選択的に電気抵抗を増加させるのに充分な大きさの電流を流すように構成されているプログラミング・デバイスを備え、前記プログラミング・デバイスは、アクティブ・ウエル・バイアスで前記トランジスタを動作させるように更に構成されている電子プログラミング・システム。
（１０）前記プログラミング・デバイスは、前記トランジスタの各ウエルに接続され、プログラミングの間、トランジスタ・ウエルを順方向バイアスするのに充分な大きさの信号を与えるように構成されている制御回路を含む上記（９）に記載の電子プログラミング・システム。
（１１）前記トランジスタは、共通のウエルに前記信号を与えることが、全てのトランジスタ・ウエルを順方向バイアスするように、共通のウエルに与えられる上記（１０）に記載の電子プログラミング・システム。
（１２）前記プログラミング・デバイスは、前記ゲートに接続され、ヒューズの選択を行うように構成されている制御回路を含み、前記制御回路は、プログラミング期間を開始するヒューズに結合したトランジスタのゲートをアクティブにするのに充分な大きさの信号を与えるように更に構成されている上記（９）に記載の電子プログラミング・システム。
（１３）前記プログラミング・デバイスは、
　前記ゲートに接続され、ヒューズの選択を行うように構成されている第１の制御回路を備え、前記制御回路は、プログラミング期間を開始するヒューズに結合されているトランジスタのゲートをアクティブにするのに充分な大きさの信号を与えるように更に構成され、
　前記トランジスタの各ウエルに接続され、前記プログラミング期間の間、トランジスタ・ウエルを順方向バイアスするのに充分な大きさの信号を与えるように構成されている第２の制御回路を備える上記（９）に記載の電子プログラミング・システム。
（１４）前記トランジスタは、ｐＦＥＴである上記（９）に記載の電子プログラミング・システム。
（１５）前記ヒューズ構造に接続され、飽和領域で前記トランジスタを動作させるのに充分な大きさの電圧を与えるように構成されている電源を更に含み、前記電源は、前記トランジスタ・ゲートのアクティベーションに応じて前記電流を与えるように更に構成されている上記（９）に記載の電子プログラミング・システム。
（１６）ドレイン、ソースおよびゲートを有する直列に接続されたトランジスタを介して、集積された電気ヒューズであって前記ドレインおよびソースの１つに接続された前記ヒューズをプログラムする方法において、
　アクティブ・ウエル・バイアスで前記トランジスタを動作させながら、前記ヒューズの電気抵抗を増加させるのに充分な大きさの電流を前記ヒューズに流すステップと、
　プログラミング期間の間、前記電流をヒューズに流すステップを実行して、プログラミング期間を開始する前記トランジスタをアクティブにするのに充分な大きさの信号を前記トランジスタのゲートに与えるステップとを含む電気ヒューズをプログラムする方法。
（１７）アクティブ・ウエル・バイアスで前記トランジスタを動作させることは、プログラミング期間の間、ウエルを順方向バイアスするのに充分な大きさの電圧信号を前記トランジスタに与えることを含む上記（１６）に記載の方法。
（１８）飽和領域で前記トランジスタを動作させるのに充分な大きさのプログラミング電圧を、前記直列に接続されたトランジスタおよび前記ヒューズに与えるステップを更に含む上記（１６）に記載の方法。
（１９）前記ヒューズに前記電流を流すための共通のノードに接続された複数の利用可能なヒューズから前記ヒューズを選択し、前記複数の利用可能なヒューズのそれぞれは、結合されるトランジスタを有し、プログラミング期間の間、ウエルを順方向バイアスするのに充分な大きさの電圧信号を前記トランジスタのウエルに与えるステップを更に含む上記（１６）に記載の方法。
（２０）前記電圧信号を共通のウエルに与えることが、前記トランジスタの各ウエルをバイアスするように、前記トランジスタを共通のウエルに与えるステップを更に含む上記（１９）に記載の方法。

ヒューズをプログラミングする従来の回路を示す図である。 複数のヒューズをプログラミングする従来の回路を示す図である。 本発明の例示的実施例に従ってアクティブ・ウエル・バイアスを与えられたプログラミング・トランジスタを用いるヒューズ構造の回路を示す図である。 本発明の例示的実施例に従ってヒューズ・プログラミングのためのアクティブ・ウエル・バイアスを与えられたｎＦＥＴトランジスタの断面でヒューズ構造を示す図である。 本発明の例示的実施例に従ってヒューズ・プログラミングのためのアクティブ・ウエル・バイアスを与えられたｐＦＥＴトランジスタの断面でヒューズ構造を示す図である。 本発明の例示的実施例に従って図３に示すプログラミング・トランジスタの動作特性のグラフを示す図である。 本発明の例示的実施例に従ってアクティブ・ウエル・バイアスを用いる複数のヒューズ構造配置の回路を示す図である。 本発明の他の例示的実施例に従ってアクティブ・ウエル・バイアスを与えられたプログラミング・トランジスタを用いるヒューズ構造の回路を示す図である。 本発明の他の例示的実施例に従ってアクティブ・ウエル・バイアスを用いる複数のヒューズ構造配置の回路を示す図である。

符号の説明

　３１　電気ヒューズ
　３２　ドレイン
　３３　トランジスタ
　３４　ソース
　３５　ゲート制御回路
　３６　ボディ
　３７　ボディ制御回路
　３８　電源電圧
　３９　ゲート

Claims (20)

1. 　ヒューズと、ゲートおよびドレインおよびソースを有するトランジスタとを含むプログラマブル・ヒューズ構造を備え、前記トランジスタは、前記ドレインおよび前記ソースが前記ヒューズに直列に選択的に接続できるように前記ヒューズに接続されており、
   　前記ヒューズ構造に接続され、前記ヒューズに充分な大きさの電流を流して前記ヒューズの電気抵抗を増加させるように前記トランジスタと共同して動作するプログラミング・デバイスを備え、前記プログラミング・デバイスは、アクティブ・ウエル・バイアスで前記トランジスタを動作させるように構成されているプログラマブル・ヒューズ装置。
2. 　前記プログラミング・デバイスは、前記ゲートに接続され、プログラミング期間を開始する前記ゲートをアクティブにするのに充分な大きさの信号を与えるように構成されている制御回路を含む請求項１に記載のプログラマブル・ヒューズ装置。
3. 　前記プログラミング・デバイスは、前記トランジスタのウエルに接続され、プログラミングの間、ウエルを順方向バイアスするのに充分な大きさの信号を与えるように構成されている制御回路を含む請求項１に記載のプログラマブル・ヒューズ装置。
4. 　前記プログラミング・デバイスは、
   　前記ゲートに接続され、プログラミング期間を開始する前記ゲートをアクティブにするのに充分な大きさの信号を与えるように構成されている第１の制御回路と、
   　前記トランジスタのウエルに接続され、前記プログラミング期間の間、ウエルを順方向バイアスするのに充分な大きさの信号を与えるように構成されている第２の制御回路とを備える請求項１に記載のプログラマブル・ヒューズ装置。
5. 　前記トランジスタは、ｐＦＥＴである請求項１に記載のプログラマブル・ヒューズ装置。
6. 　前記ヒューズ構造および前記プログラミング・デバイスは、１つのシリコン・チップに集積される請求項１に記載のプログラマブル・ヒューズ装置。
7. 　前記ヒューズ構造に接続され、飽和領域で前記トランジスタを動作させるのに充分な大きさの電圧を与えるように構成されている電源を更に含む請求項１に記載のプログラマブル・ヒューズ装置。
8. 　前記電源は、前記トランジスタ・ゲートのアクティベーションに反応して前記電流を与えるように更に構成されている請求項７に記載のプログラマブル・ヒューズ装置。
9. 　それぞれが、ヒューズと、ゲートおよびドレインおよびソースを有するトランジスタとを含む、共通のノードに接続された複数のプログラマブル・ヒューズ構造を備え、前記トランジスタは、前記ドレインおよび前記ソースが前記ヒューズに直列に接続できるように前記ヒューズに接続されており、
   　前記ヒューズ構造のそれぞれに接続され、前記ヒューズ構造のヒューズの１つに対して選択的に電気抵抗を増加させるのに充分な大きさの電流を流すように構成されているプログラミング・デバイスを備え、前記プログラミング・デバイスは、アクティブ・ウエル・バイアスで前記トランジスタを動作させるように更に構成されている電子プログラミング・システム。
10. 　前記プログラミング・デバイスは、前記トランジスタの各ウエルに接続され、プログラミングの間、トランジスタ・ウエルを順方向バイアスするのに充分な大きさの信号を与えるように構成されている制御回路を含む請求項９に記載の電子プログラミング・システム。
11. 　前記トランジスタは、共通のウエルに前記信号を与えることが、全てのトランジスタ・ウエルを順方向バイアスするように、共通のウエルに与えられる請求項１０に記載の電子プログラミング・システム。
12. 　前記プログラミング・デバイスは、前記ゲートに接続され、ヒューズの選択を行うように構成されている制御回路を含み、前記制御回路は、プログラミング期間を開始するヒューズに結合したトランジスタのゲートをアクティブにするのに充分な大きさの信号を与えるように更に構成されている請求項９に記載の電子プログラミング・システム。
13. 　前記プログラミング・デバイスは、
    　前記ゲートに接続され、ヒューズの選択を行うように構成されている第１の制御回路を備え、前記制御回路は、プログラミング期間を開始するヒューズに結合されているトランジスタのゲートをアクティブにするのに充分な大きさの信号を与えるように更に構成され、
    　前記トランジスタの各ウエルに接続され、前記プログラミング期間の間、トランジスタ・ウエルを順方向バイアスするのに充分な大きさの信号を与えるように構成されている第２の制御回路を備える請求項９に記載の電子プログラミング・システム。
14. 　前記トランジスタは、ｐＦＥＴである請求項９に記載の電子プログラミング・システム。
15. 　前記ヒューズ構造に接続され、飽和領域で前記トランジスタを動作させるのに充分な大きさの電圧を与えるように構成されている電源を更に含み、前記電源は、前記トランジスタ・ゲートのアクティベーションに応じて前記電流を与えるように更に構成されている請求項９に記載の電子プログラミング・システム。
16. 　ドレイン、ソースおよびゲートを有する直列に接続されたトランジスタを介して、集積された電気ヒューズであって前記ドレインおよびソースの１つに接続された前記ヒューズをプログラムする方法において、
    　アクティブ・ウエル・バイアスで前記トランジスタを動作させながら、前記ヒューズの電気抵抗を増加させるのに充分な大きさの電流を前記ヒューズに流すステップと、
    　プログラミング期間の間、前記電流をヒューズに流すステップを実行して、プログラミング期間を開始する前記トランジスタをアクティブにするのに充分な大きさの信号を前記トランジスタのゲートに与えるステップとを含む電気ヒューズをプログラムする方法。
17. 　アクティブ・ウエル・バイアスで前記トランジスタを動作させることは、プログラミング期間の間、ウエルを順方向バイアスするのに充分な大きさの電圧信号を前記トランジスタに与えることを含む請求項１６に記載の方法。
18. 　飽和領域で前記トランジスタを動作させるのに充分な大きさのプログラミング電圧を、前記直列に接続されたトランジスタおよび前記ヒューズに与えるステップを更に含む請求項１６に記載の方法。
19. 　前記ヒューズに前記電流を流すための共通のノードに接続された複数の利用可能なヒューズから前記ヒューズを選択し、前記複数の利用可能なヒューズのそれぞれは、結合されるトランジスタを有し、プログラミング期間の間、ウエルを順方向バイアスするのに充分な大きさの電圧信号を前記トランジスタのウエルに与えるステップを更に含む請求項１６に記載の方法。
20. 　前記電圧信号を共通のウエルに与えることが、前記トランジスタの各ウエルをバイアスするように、前記トランジスタを共通のウエルに与えるステップを更に含む請求項１９に記載の方法。
    
    

Images