JP2004103642A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2004103642A
JP2004103642A JP2002259838A JP2002259838A JP2004103642A JP 2004103642 A JP2004103642 A JP 2004103642A JP 2002259838 A JP2002259838 A JP 2002259838A JP 2002259838 A JP2002259838 A JP 2002259838A JP 2004103642 A JP2004103642 A JP 2004103642A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
die
base material
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002259838A
Other languages
Japanese (ja)
Other versions
JP3894077B2 (en
Inventor
Naohito Mizuno
水野　直仁
Yoshiharu Harada
原田　嘉治
Masahiro Honda
本田　　匡宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002259838A priority Critical patent/JP3894077B2/en
Publication of JP2004103642A publication Critical patent/JP2004103642A/en
Application granted granted Critical
Publication of JP3894077B2 publication Critical patent/JP3894077B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suitably assure a predetermined value or more of a thickness of a die bonding material in a semiconductor device in which a semiconductor chip is adhered to one surface side of a heat sink made of metal via the bonding material. <P>SOLUTION: In the semiconductor device S1 having the heat sink 10 made of the metal and the semiconductor silicon chip 30 adhered to the one surface side of the sink 10 via the die bonding material 20, a plurality of protrusions 11 for specifying the thickness of the bonding material 20 protruding on the one surface of the sink 10 are formed on a disposing area of the chip 30 on the one surface of the sink 10. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、ヒートシンクやリードフレーム等の金属製の基材の一面側にダイボンド材を介して半導体チップを接着してなる半導体装置に関し、特に、はんだを介して回路基板等の被実装基板に実装される半導体装置に関する。
【０００２】
【従来の技術】
この種の半導体装置は、ヒートシンクやリードフレーム等の金属製の基材の一面側にダイボンド材を介して半導体チップを接着してなるものである（例えば、特許文献１参照。）。
【０００３】
図１１は、この種の一般的な半導体装置として基材にヒートシンクを用いた樹脂封止型半導体装置を示す概略断面図である。このものは、金属製の基材としてのヒートシンク１０と、このヒートシンク１０の一面上に導電性接着剤等のダイボンド材２０を介して接着された半導体チップ３０と、この半導体チップ３０とボンディングワイヤ５０により電気的に接続されたリードフレーム４０とを備え、これらのものを樹脂６０で封止してなるものである。
【０００４】
この装置は、次のようにして製造される。ヒートシンク１０の一面にダイボンド材２０を配置し、当該一面の上方からダイマウントツール（図示せず）に保持された半導体チップ３０を下降させることにより、ヒートシンク１０の一面上にダイボンド材２０を介して半導体チップ３０を接着する。
【０００５】
続いて、半導体チップ３０とリードフレーム４０とをワイヤボンディングして結線する。これを、金型内にセットし、樹脂６０を注入、充填することにより、ヒートシンク１０、半導体チップ３０、ボンディングワイヤ５０およびリードフレーム４０の一部が樹脂６０で封止され、図１１に示す装置ができあがる。
【０００６】
【特許文献１】
特開平３−２３７７３３号公報
【０００７】
【発明が解決しようとする課題】
ところで、上記半導体装置は、リードフレーム４０を介して回路基板等の被実装基板上にはんだ実装されるが、その実装のときには、はんだをリフローさせるため、そのリフロー温度がそのまま半導体装置に加わる。そのため、ダイボンド材２０とヒートシンク１０との間で剥離が発生するという問題がある。
【０００８】
本発明者らの検討では、特に、ヒートシンクの大きな半導体装置、例えば矩形板状をなすヒートシンクにおいて平面サイズが１０ｍｍ×１０ｍｍ以上、矩形板状をなす半導体シリコンチップにおいて平面サイズが４ｍｍ×４ｍｍ以上といった大きな半導体装置において、上記剥離の問題が顕著に現れた。
【０００９】
その原因の一つとして、ダイボンド材２０の厚さが、その粘度や接着時の条件（圧力、温度等）によって大きくばらつくため、ダイボンド材２０の厚さを一定以上に確保するのが難しいことが挙げられる。
【００１０】
ダイボンド材２０が薄くなると、上記リフロー時において半導体チップ３０とヒートシンク１０との熱膨張係数の差によりダイボンド材２０に生じる応力を緩和することが難しくなり、それによって当該応力が大きくなって上記剥離が発生しやすくなると考えられる。そのため、ダイボンド材２０の厚さを一定以上に確保することが望まれる。
【００１１】
なお、この剥離の問題は、上記した樹脂封止型半導体装置以外にも、樹脂で封止されていない半導体装置であっても発生すると考えられる。つまり、金属製の基材の一面側にダイボンド材を介して半導体チップを接着してなる半導体装置であって、はんだ実装されるものであれば、共通して発生すると考えられる。
【００１２】
本発明は上記問題に鑑み、金属製の基材の一面側にダイボンド材を介して半導体チップを接着してなる半導体装置において、適切にダイボンド材の厚さを一定以上に確保できるようにすることを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、金属製の基材（１０、４１）と、この基材の一面上にダイボンド材（２０）を介して接着された半導体チップ（３０）とを備える半導体装置において、基材の一面における半導体チップの配置領域には、当該一面上に突出しダイボンド材の厚さを規定する複数個の突起部（１１、４２）が形成されていることを特徴とする。
【００１４】
それによれば、基材の一面における半導体チップの配置領域に、当該一面上に突出する複数個の突起部が形成されているため、基材の一面上にダイボンド材を配し、その上から半導体チップを搭載したときに、半導体チップは突起部に当たって止まる。
【００１５】
そのため、半導体チップと基材の一面との距離は、当該突起部の高さによって規定され、この規定された距離が実質的にダイボンド材の厚さとなる。このように、本発明によれば、突起部によってダイボンド材の厚さを確実に規定することができるため、適切にダイボンド材の厚さを一定以上に確保することができる。
【００１６】
また、請求項２に記載の発明では、突起部（１１、４２）の高さをｔ、ダイボンド材（２０）のガラス転移温度以上における熱膨張係数をα２、ダイボンド材のガラス転移温度以上におけるヤング率をＥ２としたとき、次の数式２に示される関係を満足するように、突起部の高さｔが設定されていることを特徴とする。
【００１７】
【数２】
ｔ≧４×１０−１８×（α２・Ｅ２）４．３５８７
このように突起部の高さｔを設定することにより、ダイボンド材の厚さを、ダイボンド材に発生する応力をダイボンド材が剥離しない大きさ以下に抑制可能な厚さとすることが、確実に実現でき、好ましい。
【００１８】
請求項３に記載の発明では、金属製の基材（１０）の一面にダイボンド材（２０）を配置し、当該一面の上方からダイマウントツール（Ｄ１）に保持された半導体チップ（３０）を下降させることにより、基材の一面上にダイボンド材を介して半導体チップを接着してなる半導体装置において、基材の一面における半導体チップの配置領域以外の領域には、当該一面上に突出した複数個の突起部（１３）が形成されており、半導体チップを下降させるときに、ダイマウントツールが突起部に当たって半導体チップの下降が停止するようになっており、この下降が停止された半導体チップと基材の一面との距離に基づいて、ダイボンド材の厚さが規定されていることを特徴とする。
【００１９】
それによれば、基材の一面における半導体チップの配置領域以外の領域に形成された複数個の突起部とダイマウントツールとが当たったときに、半導体チップと基材の一面との距離が規定され、この規定された距離が実質的にダイボンド材の厚さとなる。
【００２０】
このように、本発明によっても、ダイボンド材の厚さを確実に規定できるため、適切にダイボンド材の厚さを一定以上に確保することができる。
【００２１】
また、請求項４に記載の発明では、基材（１０、４１）および半導体チップ（３０）は、樹脂（６０）にて包み込むように封止されていることを特徴とする。上記各発明は、このような樹脂封止型半導体装置にも適用可能である。
【００２２】
また、請求項５に記載の発明では、基材（１０、４１）は、平面サイズが１０ｍｍ×１０ｍｍ以上である矩形板状をなすものであることを特徴とする。
【００２３】
また、請求項６に記載の発明では、半導体チップ（３０）は、平面サイズが４ｍｍ×４ｍｍ以上である矩形板状をなすものであることを特徴とする。
【００２４】
請求項１〜請求項４に記載の半導体装置は、この請求項５や請求項６の発明のように、ヒートシンクや半導体シリコンチップが大型化したものに適用して有効である。
【００２５】
また、請求項７に記載の発明では、請求項１〜請求項６に記載の半導体装置が、被実装基板に対してリフロー温度が２４０℃以上のはんだを用いて実装されるものであることを特徴とする。
【００２６】
請求項８〜請求項１２に記載の発明は、金属製の基材（１０）の一面にダイボンド材（２０）を配置し、当該一面の上方からダイマウントツール（Ｄ１）に保持された半導体チップ（３０）を下降させることにより、基材の一面上にダイボンド材を介して半導体チップを接着するようにした半導体装置の製造方法において、ダイマウントツールとして、半導体チップの上面に接触した状態で半導体チップを保持するものであって、且つ、半導体チップを保持する部位の周辺部に半導体チップよりも下方に突出する突起部（３２）を有するものを用い、半導体チップを下降させるときに、ダイマウントツールの突起部が基材の一面に当たって半導体チップの下降が停止するようになっており、この下降が停止された半導体チップと基材の一面との距離に基づいて、ダイボンド材の厚さを規定するようにしたことを特徴とする。
【００２７】
請求項８〜請求項１２記載の発明によれば、ダイマウントツールに形成された突起部と基材の一面とが当たった時点で、半導体チップと基材の一面との距離が規定され、この規定された距離が実質的にダイボンド材の厚さとなる。
【００２８】
このように、本発明によっても、ダイボンド材の厚さを確実に規定することができるため、適切にダイボンド材の厚さを一定以上に確保することができる。また、本製造方法では、基材は加工不要である。
【００２９】
ここで、上記請求項８の製造方法においても、請求項９に記載の発明のように、基材（１０）の一面上に半導体チップ（３０）を接着した後、基材および半導体チップを樹脂（６０）にて包み込むように封止することができ、樹脂封止型半導体装置を製造できる。
【００３０】
また、請求項１０に記載の発明のように基材（１０）として、平面サイズが１０ｍｍ×１０ｍｍ以上である矩形板状をなすものを用いることができ、さらに、請求項１１に記載の発明のように、半導体チップ（３０）として、平面サイズが４ｍｍ×４ｍｍ以上である矩形板状をなすものを用いることができる。
【００３１】
また、請求項８〜請求項１１に記載の半導体装置の製造方法においても、請求項１２に記載の発明のように、半導体装置は、被実装基板に対して、リフロー温度が２４０℃以上のはんだを用いて実装されるものにできる。
【００３２】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００３３】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。なお、以下の各実施形態において互いに同一の部分には、図中、同一符号を付してある。
【００３４】
（第１実施形態）
図１は本発明の実施形態に係る樹脂封止型半導体装置としての半導体装置Ｓ１の概略断面構成を示す図である。
【００３５】
この半導体装置Ｓ１は、金属製の基材としてのヒートシンク１０を有する。このヒートシンク１０は銅やアルミニウム等の放熱性に優れた金属からなり、例えば熱膨張係数αが１８ｐｐｍ・℃−１以下、ヤング率Ｅが１２０ＧＰａ以下程度のものを採用できる。本例では、ヒートシンク１０は銅からなり、その場合、熱膨張係数αは１７ｐｐｍ・℃−１、ヤング率Ｅは１２０ＧＰａ程度である。
【００３６】
また、ヒートシンク１０は、放熱性を向上させるためにサイズを大きくして放熱面積を大きくしたものにできる。そのような場合、具体的には、ヒートシンク１０は平面サイズが１０ｍｍ×１０ｍｍ以上である矩形板状をなすものを採用することができる。なお、ヒートシンク１０の側面には、樹脂６０と噛み合って樹脂６０との密着性を向上させるための引っかかり部（コイニング）１０ａが形成されている。
【００３７】
このヒートシンク１０の一面上には、ダイボンド材２０を介して半導体チップ３０が搭載され、接着されている。半導体チップ３０はシリコン半導体からなるもので、例えば矩形板状のＩＣチップである。このチップ３０は、上記した大型化したヒートシンク１０を採用する場合には、平面サイズが４ｍｍ×４ｍｍ以上であるものにできる。
【００３８】
ダイボンド材２０は、例えばエポキシ系樹脂に導電性のフィラー（例えば銀フィラー等）を含有してなる導電性接着剤や、絶縁性の樹脂や無機物からなる接着剤等を採用することができる。
【００３９】
このダイボンド材２０は、ヒートシンク１０と半導体チップ３０との接着固定する。また、ダイボンド材２０はあまり薄いと、ヒートシンク１０と半導体チップ３０との間に加わる応力を緩和する機能が不十分となることから、ある一定以上の厚さを有することが好ましい。
【００４０】
ここで、ダイボンド材２０の厚さを一定以上且つ均一に確保するため、ヒートシンク（基材）１０の一面における半導体チップ３０の配置領域には、当該一面上に突出する複数個の突起部１１が形成されている。ヒートシンク１０の一面上にダイボンド材２０を配し、その上から半導体チップ３０を搭載したときに、半導体チップ３０は突起部に当たって止まる。
【００４１】
そのため、半導体チップ３０とヒートシンク１０の一面との距離は、当該突起部１１の高さによって規定され、この規定された距離が実質的にダイボンド材２０の厚さとなるのである。つまり、ダイボンド材２０の厚さは突起部１１をスペーサとして規定され、実質的に突起部１１の高さｔがダイボンド材２０の厚さとなる。
【００４２】
なお、突起部１１を複数個としたのは、ダイボンド材２０の厚さを面内で均一とするためである。突起部１１が１個であると、半導体チップ３０に当たったときに半導体チップ３０を支持する点が１点であり、チップ３０が傾いてダイボンド材２０の厚さが部分的に不均一となる。
【００４３】
このようなヒートシンク１０は、例えば、プレス型を用いたプレス加工により容易に形成することができる。そのプレス加工の方法の一例を図２に示す。公知のプレス加工等により引っかかり部１０ａを有する矩形板状のヒートシンク１０を形成する（図２（ａ）参照）。
【００４４】
そして、図２（ｂ）に示すように、このものを、ヒートシンク１０の一面側に突起部１１に対応した凹部１１ａを有する第１の型Ｋ１、ヒートシンク１０の他面側に突起部１１に対応した凸部１１ｂを有する第２の型Ｋ２を用いて挟み込むようにプレス加工する。これにより、突起部１１を有するヒートシンク１０ができあがる。
【００４５】
そして、このようなプレス加工によって形成された一面側に突起部１１を有するヒートシンク１０においては、他面側に当該突起部１１に対応する形状を有する凹部１２が形成された形となる。
【００４６】
さらに、ヒートシンク１０における突起部１１の高さｔについては、ダイボンド材２０のガラス転移温度（Ｔｇ点）以上における熱膨張係数をα２、ダイボンド材２０のガラス転移温度以上におけるヤング率をＥ２としたとき、次の数式３に示される関係を満足するように、突起部１１の高さｔが設定されていることが好ましい。
【００４７】
【数３】
ｔ≧４×１０−１８×（α２・Ｅ２）４．３５８７
このような突起部１１の高さｔを導出した根拠については後述するが、当該高さｔを上記数式３の関係とすることにより、ダイボンド材２０の厚さを、ダイボンド材２０に発生する応力をダイボンド材２０が剥離しない大きさ以下に抑制可能な厚さとすることが、確実に実現できる。
【００４８】
ここで、周知のことではあるが、ガラス転移温度を有する物質に関しては一般に、図３に示すような、温度と膨張量ΔＬとの関係となり、ガラス転移温度すなわちＴｇ点において膨張量ΔＬの温度に対する傾き、すなわち熱膨張係数が変化する。Ｔｇ点以下の熱膨張係数α１に対して、Ｔｇ点以上の熱膨張係数α２は大きくなる。この熱膨張係数と同じことがヤング率にも言える。
【００４９】
また、図１に示すように、ヒートシンク１０および半導体シリコンチップ３０の周囲には、リードフレーム４０が配置されている。このリードフレーム４０は銅や４２アロイ等の通常のリードフレーム材料を用いて形成されたもので、半導体シリコンチップ３０とは、金やアルミ等のボンディングワイヤ５０により結線され電気的に接続されている。
【００５０】
そして、これらヒートシンク１０、半導体シリコンチップ３０、リードフレーム４０およびボンディングワイヤ５０は、樹脂６０にて包み込まれるように封止されている。この樹脂６０の封止形態は、通常の樹脂封止型半導体装置の形態であり、ヒートシンク１０の他面およびリードフレーム４０の一部（アウターリード）を露出させた形で封止を行っている。
【００５１】
この樹脂６０は、例えばエポキシ系樹脂等の通常のモールド樹脂を採用することができ、そのＴｇ点以上の熱膨張係数α２は３０ｐｐｍ・℃−１以下、ヤング率Ｅ２は１０００ＭＰａ以下程度のものを採用できる。本例では、樹脂６０はエポキシ樹脂からなり、その場合、熱膨張係数α２は３０ｐｐｍ・℃−１、ヤング率Ｅ２は１０００ＭＰａ程度である。
【００５２】
このような半導体装置Ｓ１の製造方法について図４を参照して述べる。突起部１１が形成されたヒートシンク１０とリードフレーム４０とをかしめ固定する。そして、図４に示すように、ヒートシンク１０の一面にダイボンド材２０を配置し、当該一面の上方からダイマウントツールＤ１に保持された半導体チップ３０を下降させる。
【００５３】
それにより、半導体チップ３０の下面がヒートシンク１０の突起部１１の先端に当たって止まり、上記したようにダイボンド材２０の厚さが規定される。その後、ダイボンド材２０を硬化させるなどにより、ヒートシンク１０の一面上にダイボンド材２０を介して半導体チップ３０を接着する。
【００５４】
次に、ワイヤボンディングを行い、半導体チップ３０とリードフレーム４０とをボンディングワイヤ５０にて結線する。その後、このものを樹脂の成形型内へセットし、樹脂６０を注入、充填、硬化させることにより、半導体装置Ｓ１ができあがる。
【００５５】
このようにして製造された半導体装置Ｓ１は、例えば、半導体シリコンチップ３０として発熱度合の大きいパワー素子を有するものを用い、放熱性を必要とするパワーパッケージとして適用することができる。
【００５６】
そして、本半導体装置Ｓ１は、リードフレーム４０のアウターリードを介して、配線基板等の被実装基板上にはんだ実装される。この実装においては、はんだをリフローさせることで実装が行われるが、鉛を含まない鉛フリーはんだの場合、リフロー温度は２４０℃以上となる。
【００５７】
ところで、本実施形態では、ヒートシンク１０の一面における半導体チップ３０の配置領域に、当該一面上に突出しダイボンド材２０の厚さを規定する複数個の突起部１１が形成されていることを主たる特徴としている。そのため、突起部１１によってダイボンド材２０の厚さを確実に規定することができるため、適切にダイボンド材２０の厚さを一定以上に確保することができる。
【００５８】
また、この突起部１１はヒートシンク１０にプレス加工することで容易に形成できるため、製造コストの上昇等を抑えることができる。また、突起部１１の高さｔを上記数式３の関係とすることで、ダイボンド材２０に発生する応力をダイボンド材２０が剥離しない大きさ以下に抑制することができる。
【００５９】
ここで、上記数式３を導出した根拠を述べる。上述したように、ダイボンド材２０が薄くなると、はんだリフロー時において半導体チップ３０とヒートシンク１０との熱膨張係数の差によりダイボンド材２０に生じる応力を緩和することが難しくなり、それによって当該応力が大きくなってダイボンド材２０の剥離が発生しやすくなる。
【００６０】
そこで、ダイボンド材２０の厚さとダイボンド材２０に加わる応力との関係をＦＥＭ解析により解析することとした。図５は、そのＦＥＭ応力解析結果を示す図である。ここで、半導体装置Ｓ１の各部構成は上記例のものとした。
【００６１】
すなわち、ヒートシンク１０は平面サイズが１０ｍｍ×１０ｍｍ以上である矩形板状をなす銅製のもの、半導体チップ３０は平面サイズが４ｍｍ×４ｍｍ以上である矩形板状をなすシリコンチップ、樹脂６０はエポキシ樹脂からなるものとした。また、リフロー温度は２４５℃とした。
【００６２】
また、本発明者らは、はんだリフロー時には、ダイボンド材２０がガラス転移温度以上になることから、ダイボンド材２０の応力緩和に関する特性として、ガラス転移温度以上の熱膨張係数α２とガラス転移温度以上のヤング率Ｅ２に着目し、これらの積α２・Ｅ２を変えた場合についても同様にＦＥＭ解析を行った。
【００６３】
つまり、図５では、ダイボンド材２０における上記積α２・Ｅ２（単位：Ｐａ・℃−１）を変えたときの、ダイボンド材２０の厚さ（単位：μｍ）とダイボンド材２０に印加される応力（単位：ＭＰａ）との関係を示している。ダイボンド材２０が厚くなるにつれて、ダイボンド材２０に加わる応力が小さくなることがわかる。
【００６４】
ここで、本発明者らの検討によれば、応力においては、１０ＭＰａ以下が実用上ダイボンド材２０とヒートシンク１０との剥離が生じないレベルの値、すなわち許容応力値である。そこで、図５から、ダイボンド材２０における各積α２・Ｅ２の値について当該応力が１０ＭＰａとなるときのダイボンド材２０の厚さｄを求めた。
【００６５】
図６は、ダイボンド材２０に加わる応力が１０ＭＰａとなるときの積α２・Ｅ２とダイボンド材２０の厚さｄとの関係を示す図である。当該関係は図６中の曲線Ｌにて示されている。
【００６６】
そして、ダイボンド材２０に加わる応力が１０ＭＰａ以下となる領域は、図６においては、斜線ハッチングで示す曲線Ｌの上側の領域Ｒである。この領域Ｒは次の数式４にて示される。
【００６７】
【数４】
ｄ≧４×１０−１８×（α２・Ｅ２）４．３５８７
なお、数式４中の不等号「≧」が等号「＝」となったときが曲線Ｌであり、このとき、ｄはα２・Ｅ２の４．３５８７乗を４倍し更に１０の−１８乗をかけたものになる。
【００６８】
ここで、ダイボンド材２０の厚さｄは、実質的にヒートシンク１０の突起部１１の高さｔであることから、この数式４にてｄをｔに置き換えることにより、上記数式３が求められる。
【００６９】
そして、上記数式３を満足する突起部１１の高さｔとすれば、様々の特性α２やＥ２を有するダイボンド材２０に対しても、ダイボンド材２０に加わる応力を１０ＭＰａ以下とすることができ、ダイボンド材２０のヒートシンク１０からの剥離を防止できる。以上が、上記数式３を導出した根拠である。
【００７０】
なお、ダイボンド材２０の積α２・Ｅ２を変えることは、例えば、導電性接着剤の場合、従来のエポキシ樹脂に対して異なる樹脂（シリコーン樹脂等）を加えたり、あるいはエポキシ樹脂を異なる樹脂に置き換えたり、または、フィラーの量を調整したりすることにより、実現可能である。
【００７１】
以上述べてきたように、本実施形態によれば、金属製のヒートシンク１０と、このヒートシンク１０の一面側にダイボンド材２０を介して接着された半導体チップ３０とを備える半導体装置Ｓ１において、ヒートシンク１０の一面における半導体チップ３０の配置領域に、当該一面上に突出しダイボンド材２０の厚さを規定する複数個の突起部１１を形成したことを特徴としている。
【００７２】
それにより、突起部１１によってダイボンド材２０の厚さを確実に規定することができるため、適切にダイボンド材２０の厚さを一定以上に確保することができる。
【００７３】
なお、「課題」の欄にて上述したが、本発明者らの検討によれば、例えば、平面サイズが１０ｍｍ×１０ｍｍ以上にまで大型化した矩形板状のヒートシンク１０や、このように大型化したヒートシンク１０に伴って平面サイズが４ｍｍ×４ｍｍ以上である矩形板状の半導体シリコンチップ３０を有する大きな半導体装置において、上記剥離の問題が顕著に現れる。
【００７４】
そのため、上記した本実施形態の効果は、これらのヒートシンク１０が大型化した半導体装置に特に有効である。また、本発明は上記樹脂封止型半導体装置以外にも、金属製のヒートシンクの一面側にダイボンド材を介して半導体シリコンチップを接着してなる半導体装置であって、はんだ実装されるものであれば適用可能である。
【００７５】
ここで、本実施形態の変形例を図７に示す。図７は、上記図１に示した半導体装置Ｓ１において、ヒートシンク１０を基材としてのリードフレーム４０のチップ搭載部（アイランド部）４１に置き換えたものである。この突起部１１もリードフレーム４０のチップ搭載部４１にプレス加工することで容易に形成することができる。
【００７６】
この場合も、チップ搭載部４１の一面における半導体チップ３０の配置領域に、当該一面上に突出しダイボンド材２０の厚さを規定する複数個の突起部４２を形成することにより、上記した本実施形態の効果を発揮できることは明らかである。
【００７７】
（第２実施形態）
図８は本発明の第２実施形態に係る半導体装置Ｓ２の概略断面図である。本実施形態の半導体装置Ｓ２は、ヒートシンク１０の一面における半導体チップ３０の配置領域以外の領域に、当該一面上に突出した複数個の突起部１３を形成した点が上記第１実施形態と異なる。
【００７８】
この半導体装置Ｓ２における半導体チップ３０の搭載方法を図９に示す。本実施形態においても、ヒートシンク１０の一面にダイボンド材２０を配置し、当該一面の上方からダイマウントツールＤ１に保持された半導体チップ３０を下降させることにより、ヒートシンク１０の一面上にダイボンド材２０を介して半導体チップ３０を接着する。
【００７９】
ここで、図９に示すように、本実施形態では、この半導体チップ３０を下降させるときに、ダイマウントツールＤ１の下面が突起部１３に当たって半導体チップ３０の下降が停止する。そして、この下降が停止された半導体チップ３０とヒートシンク１０の一面との距離に基づいて、ダイボンド材２０の厚さが規定される。
【００８０】
つまり、突起部１３とダイマウントツールＤ１とが当たったときに規定される半導体チップ３０とヒートシンク１０の一面との距離が、実質的にダイボンド材２０の厚さとなる。そのため、本実施形態によっても、ダイボンド材２０の厚さを確実に規定できるため、適切にダイボンド材２０の厚さを一定以上に確保することができる。
【００８１】
なお、本実施形態の場合、突起部１３はダイマウントツールＤ１と当たることでダイボンド材２０の厚さを規定するようにしているため、突起部１３の高さは上記第１実施形態の突起部の高さよりも大きいものとなる。つまり、本実施形態の突起部１３の高さは、ダイボンド材２０の厚さよりも大きいものとなる。
【００８２】
なお、このヒートシンク１０に対する突起部１３の形成は上記第１実施形態と同様、プレス加工にて行うことができる。そのため、本ヒートシンク１０においても、その他面側に突起部１３に対応した形状を有する凹部１４が形成された形となっている。また、本実施形態においても、突起部１３はリードフレームのチップ搭載部に形成して良い。
【００８３】
（第３実施形態）
図１０は、本発明の第３実施形態に係る半導体装置の製造方法を示す概略断面図である。
【００８４】
本製造方法は、金属製のヒートシンク１０の一面にダイボンド材２０を配置し、当該一面の上方からダイマウントツールＤ１に保持された半導体チップ３０を下降させることにより、ヒートシンク１０の一面上にダイボンド材２０を介して半導体チップ３０を接着するようにした半導体装置の製造方法である。
【００８５】
そして、図１０に示すように、ダイマウントツールＤ１としては、半導体チップ３０の上面に接触した状態で半導体チップ３０を保持するものである。例えば、ダイマウントツールＤ１には、チップ３０を吸引して保持する吸引孔３１が形成されている。
【００８６】
さらに、このツールＤ１には、半導体チップ３０を保持する部位の周辺部に半導体チップ３０の上面よりも下方に突出する突起部３２が形成されている。この突起部３２の突出高さｔ’は、半導体チップ３０の厚さとダイボンド材２０の厚さとの合計とする。
【００８７】
それにより、半導体チップ３０を下降させるときに、ダイマウントツールＤ１の突起部３２がヒートシンク１０の一面に当たって半導体チップ３０の下降が停止するようになっており、この下降が停止された半導体チップ３０とヒートシンク１０の一面との距離に基づいて、ダイボンド材２０の厚さを規定するようにしている。
【００８８】
このように、本実施形態の製造方法によれば、ダイマウントツールＤ１に形成された突起部３２とヒートシンク１０の一面とが当たった時点で、半導体チップ３０とヒートシンク１０の一面との距離が規定され、この規定された距離が実質的にダイボンド材２０の厚さとなる。
【００８９】
そのため、本実施形態によっても、ダイボンド材２０の厚さを確実に規定することができるため、適切にダイボンド材の厚さ２０を一定以上に確保することができる。また、本製造方法では、基材であるヒートシンク１０は加工不要である。さらに、本実施形態においても、基材としてリードフレームのチップ搭載部を用いて良い。
【００９０】
また、本実施形態においても、ヒートシンク１０上に半導体チップ３０を搭載した後は、上記実施形態と同様、半導体チップ３０とリードフレームとのワイヤボンディングによる結線、樹脂封止を行い、樹脂封止型半導体装置を形成することができることは明らかである。また、樹脂封止しなくても良いことも言うまでもない。
【００９１】
また、本実施形態の製造方法においても、ヒートシンクやリードフレームのチップ搭載部等の基材として、平面サイズが１０ｍｍ×１０ｍｍ以上である矩形板状をなすものを用いたり、半導体チップ３０として、平面サイズが４ｍｍ×４ｍｍ以上である矩形板状をなすものを用いることができる。そして、このような大型化した半導体装置に適用して有効なことは上記実施形態と同様である。
【００９２】
また、本実施形態の製造方法によって製造された半導体装置は、被実装基板に対して、リフロー温度が２４０℃以上のはんだを用いて実装されるものにできることも、上記実施形態と同様である。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置の概略断面図である。
【図２】ヒートシンクの突起部形成方法を示す図である。
【図３】ガラス転移温度を有する物質における温度と膨張量ΔＬとの一般的な関係を示す図である。
【図４】上記第１実施形態における半導体チップの搭載方法を示す図である。
【図５】ダイボンド材における積α２・Ｅ２を変えたときの、ダイボンド材の厚さとダイボンド材に印加される応力との関係を示す図である。
【図６】ダイボンド材に加わる応力が１０ＭＰａとなるときの積α２・Ｅ２とダイボンド材の厚さｄとの関係を示す図である。
【図７】上記第１実施形態の変形例としての半導体装置の概略断面図である。
【図８】本発明の第２実施形態に係る半導体装置の概略断面図である。
【図９】上記第２実施形態における半導体チップの搭載方法を示す図である。
【図１０】本発明の第３実施形態に係る半導体装置の製造方法を示す概略断面図である。
【図１１】従来の一般的な半導体装置の概略断面図である。
【符号の説明】
１０…ヒートシンク、１１、１３、３２、４２…突起部、
２０…ダイボンド材、３０…半導体チップ、
４１…リードフレームのチップ搭載部、６０…樹脂、
Ｄ１…ダイマウントツール。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device in which a semiconductor chip is bonded to one surface side of a metal base material such as a heat sink or a lead frame via a die bonding material, and in particular, is mounted on a mounting substrate such as a circuit board via solder. Semiconductor device to be used.
[0002]
[Prior art]
In this type of semiconductor device, a semiconductor chip is bonded to one surface of a metal base material such as a heat sink or a lead frame via a die bond material (for example, see Patent Document 1).
[0003]
FIG. 11 is a schematic sectional view showing a resin-sealed semiconductor device using a heat sink as a base material as a general semiconductor device of this type. This includes a heat sink 10 as a metal base material, a semiconductor chip 30 bonded on one surface of the heat sink 10 via a die bonding material 20 such as a conductive adhesive, and a semiconductor chip 30 and a bonding wire 50. And a lead frame 40 which is electrically connected to the lead frame 40, and these are sealed with a resin 60.
[0004]
This device is manufactured as follows. The die bond material 20 is arranged on one surface of the heat sink 10, and the semiconductor chip 30 held by the die mount tool (not shown) is lowered from above the one surface, so that the die bond material 20 is interposed on one surface of the heat sink 10. The semiconductor chip 30 is bonded.
[0005]
Subsequently, the semiconductor chip 30 and the lead frame 40 are connected by wire bonding. This is set in a mold, and a resin 60 is injected and filled, whereby the heat sink 10, the semiconductor chip 30, the bonding wires 50, and a part of the lead frame 40 are sealed with the resin 60, and the apparatus shown in FIG. Is completed.
[0006]
[Patent Document 1]
JP-A-3-237733
[0007]
[Problems to be solved by the invention]
By the way, the above-mentioned semiconductor device is mounted on a mounting substrate such as a circuit board via a lead frame 40. At the time of the mounting, the reflow temperature is directly applied to the semiconductor device in order to reflow the solder. Therefore, there is a problem that separation occurs between the die bond material 20 and the heat sink 10.
[0008]
Investigations of the present inventors have shown that, particularly, a semiconductor device having a large heat sink, for example, a heat sink having a rectangular plate shape has a plane size of 10 mm × 10 mm or more, and a semiconductor silicon chip having a rectangular plate shape has a large plane size of 4 mm × 4 mm or more. In a semiconductor device, the above-mentioned problem of separation has been prominent.
[0009]
One of the causes is that it is difficult to secure the thickness of the die bond material 20 to a certain value or more because the thickness of the die bond material 20 greatly varies depending on its viscosity and bonding conditions (pressure, temperature, etc.). No.
[0010]
When the die bond material 20 becomes thinner, it becomes difficult to relieve the stress generated in the die bond material 20 due to the difference in the coefficient of thermal expansion between the semiconductor chip 30 and the heat sink 10 at the time of the above-mentioned reflow. It is thought that it is likely to occur. Therefore, it is desired to secure the thickness of the die bond material 20 to a certain value or more.
[0011]
It is considered that this peeling problem occurs not only in the above-described resin-sealed semiconductor device but also in a semiconductor device that is not sealed with resin. In other words, it is considered that a semiconductor device in which a semiconductor chip is bonded to one surface side of a metal base material via a die bond material and which is mounted by soldering is commonly generated.
[0012]
The present invention has been made in view of the above problems, and is intended to appropriately secure the thickness of a die bond material to a certain value or more in a semiconductor device in which a semiconductor chip is bonded to one surface side of a metal base via a die bond material. With the goal.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, a metal base (10, 41) and a semiconductor chip (30) bonded to one surface of the base via a die bonding material (20) are provided. ), A plurality of projections (11, 42) projecting on one surface and defining the thickness of the die bond material are formed in the arrangement region of the semiconductor chip on one surface of the base material. It is characterized by.
[0014]
According to this, since a plurality of projections projecting on the one surface are formed in the arrangement region of the semiconductor chip on one surface of the base material, the die bonding material is arranged on one surface of the base material, and the semiconductor When the chip is mounted, the semiconductor chip hits the projection and stops.
[0015]
Therefore, the distance between the semiconductor chip and one surface of the base is defined by the height of the projection, and the defined distance substantially becomes the thickness of the die bonding material. As described above, according to the present invention, since the thickness of the die bond material can be reliably defined by the protrusions, the thickness of the die bond material can be appropriately secured to a certain value or more.
[0016]
According to the second aspect of the present invention, the height of the protrusions (11, 42) is t, the coefficient of thermal expansion at the glass transition temperature of the die bond material (20) or higher is α2, and the Young's modulus at the glass transition temperature of the die bond material or higher is α2. When the ratio is E2, the height t of the protrusion is set so as to satisfy the relationship shown in the following Expression 2.
[0017]
(Equation 2)
t ≧ 4 × 10-18× (α2 ・ E2)4.3587
By setting the height t of the protruding portion in this way, it is possible to surely realize that the thickness of the die bond material can be set to a thickness that can suppress the stress generated in the die bond material to a size that does not separate the die bond material. Yes, it is preferable.
[0018]
According to the third aspect of the present invention, the die bonding material (20) is arranged on one surface of the metal base material (10), and the semiconductor chip (30) held by the die mount tool (D1) is placed from above the one surface. By lowering, in a semiconductor device in which a semiconductor chip is adhered to one surface of a base material via a die bonding material, a region other than a region where the semiconductor chip is arranged on one surface of the base material includes a plurality of protrusions on the one surface. A plurality of protrusions (13) are formed, and when the semiconductor chip is lowered, the die mount tool hits the protrusions to stop the lowering of the semiconductor chip. The thickness of the die bonding material is defined based on the distance from one surface of the base material.
[0019]
According to this, when a plurality of protrusions formed in an area other than the arrangement area of the semiconductor chip on one surface of the substrate hit the die mount tool, the distance between the semiconductor chip and the one surface of the substrate is defined. The specified distance substantially becomes the thickness of the die bonding material.
[0020]
As described above, also according to the present invention, the thickness of the die bond material can be reliably defined, so that the thickness of the die bond material can be appropriately secured to a certain value or more.
[0021]
According to a fourth aspect of the present invention, the base material (10, 41) and the semiconductor chip (30) are sealed so as to be surrounded by the resin (60). The above inventions are also applicable to such a resin-sealed semiconductor device.
[0022]
In the invention according to claim 5, the base material (10, 41) is characterized in that it has a rectangular plate shape having a plane size of 10 mm × 10 mm or more.
[0023]
According to a sixth aspect of the present invention, the semiconductor chip (30) has a rectangular plate shape having a plane size of 4 mm × 4 mm or more.
[0024]
The semiconductor device according to claims 1 to 4 is effective when applied to a heat sink or a semiconductor silicon chip having a large size as in the invention according to claims 5 and 6.
[0025]
Further, in the invention according to claim 7, the semiconductor device according to claims 1 to 6 is mounted on a mounting substrate using a solder having a reflow temperature of 240 ° C. or more. Features.
[0026]
The invention according to claim 8 to claim 12, wherein a die bond material (20) is arranged on one surface of a metal base material (10), and the semiconductor chip is held by a die mount tool (D1) from above the one surface. In a method of manufacturing a semiconductor device in which a semiconductor chip is bonded to one surface of a base material via a die bonding material by lowering (30), the semiconductor device is used as a die mount tool while being in contact with the upper surface of the semiconductor chip. When a semiconductor chip is held and has a projection (32) protruding below the semiconductor chip in a peripheral portion of a portion holding the semiconductor chip, a die mount is used when the semiconductor chip is lowered. The lowering of the semiconductor chip is stopped when the projecting portion of the tool hits one surface of the substrate, and the lowering of the semiconductor chip and the one surface of the substrate are stopped. Distance based, and characterized in that so as to define the thickness of the die bonding material.
[0027]
According to the invention as set forth in claims 8 to 12, when the projection formed on the die mount tool hits one surface of the substrate, the distance between the semiconductor chip and one surface of the substrate is defined. The defined distance is substantially the thickness of the die bond material.
[0028]
As described above, also according to the present invention, the thickness of the die bond material can be reliably defined, so that the thickness of the die bond material can be appropriately secured to a certain value or more. Further, in the present production method, the substrate does not need to be processed.
[0029]
Here, also in the manufacturing method of the eighth aspect, as in the ninth aspect of the invention, after the semiconductor chip (30) is bonded on one surface of the base material (10), the base material and the semiconductor chip are made of resin. It can be sealed so as to be wrapped in (60), and a resin-sealed semiconductor device can be manufactured.
[0030]
Further, as the base material (10) as described in the tenth aspect, a substrate having a rectangular plate shape having a plane size of 10 mm × 10 mm or more can be used. As described above, a rectangular chip having a plane size of 4 mm × 4 mm or more can be used as the semiconductor chip (30).
[0031]
Also, in the method of manufacturing a semiconductor device according to any one of the eighth to eleventh aspects, the semiconductor device according to the twelfth aspect has a solder having a reflow temperature of 240 ° C. or higher with respect to the mounting substrate. Can be implemented using
[0032]
It should be noted that reference numerals in parentheses of the above-described units are examples showing the correspondence with specific units described in the embodiments described later.
[0033]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention shown in the drawings will be described. In the following embodiments, the same parts are denoted by the same reference numerals in the drawings.
[0034]
(1st Embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of a semiconductor device S1 as a resin-sealed semiconductor device according to an embodiment of the present invention.
[0035]
The semiconductor device S1 has a heat sink 10 as a metal base. The heat sink 10 is made of a metal having excellent heat dissipation such as copper or aluminum, and has a thermal expansion coefficient α of 18 ppm · ° C.-1Hereinafter, those having a Young's modulus E of about 120 GPa or less can be adopted. In this example, the heat sink 10 is made of copper, in which case the coefficient of thermal expansion α is 17 ppm · ° C.-1, Young's modulus E is about 120 GPa.
[0036]
In addition, the heat sink 10 can be increased in size to increase the heat radiation area in order to improve heat radiation. In such a case, specifically, the heat sink 10 may have a rectangular plate shape having a plane size of 10 mm × 10 mm or more. A catch (coining) 10 a is formed on the side surface of the heat sink 10 so as to engage with the resin 60 and improve the adhesion to the resin 60.
[0037]
A semiconductor chip 30 is mounted on one surface of the heat sink 10 via a die bonding material 20 and adhered thereto. The semiconductor chip 30 is made of a silicon semiconductor and is, for example, a rectangular plate-shaped IC chip. In the case where the above-described large-sized heat sink 10 is adopted, the chip 30 can have a plane size of 4 mm × 4 mm or more.
[0038]
As the die bond material 20, for example, a conductive adhesive containing a conductive filler (for example, a silver filler or the like) in an epoxy resin, an adhesive made of an insulating resin or an inorganic material, or the like can be used.
[0039]
This die bonding material 20 is bonded and fixed between the heat sink 10 and the semiconductor chip 30. If the die bond material 20 is too thin, the function of relieving stress applied between the heat sink 10 and the semiconductor chip 30 becomes insufficient, so that the die bond material 20 preferably has a certain thickness or more.
[0040]
Here, in order to secure the thickness of the die bond material 20 to be equal to or more than a certain value, a plurality of protrusions 11 protruding on the one surface of the heat sink (base material) 10 are provided in the arrangement region of the semiconductor chip 30 on one surface thereof. Is formed. When the die bonding material 20 is disposed on one surface of the heat sink 10 and the semiconductor chip 30 is mounted thereon, the semiconductor chip 30 hits the projection and stops.
[0041]
Therefore, the distance between the semiconductor chip 30 and one surface of the heat sink 10 is defined by the height of the projection 11, and the defined distance substantially becomes the thickness of the die bonding material 20. That is, the thickness of the die bonding material 20 is defined by using the protrusions 11 as spacers, and the height t of the protrusions 11 is substantially the thickness of the die bonding material 20.
[0042]
The plurality of protrusions 11 is provided in order to make the thickness of the die bond material 20 uniform within the plane. When the number of the protrusions 11 is one, the point at which the semiconductor chip 30 is supported when it hits the semiconductor chip 30 is one point, and the chip 30 is inclined and the thickness of the die bonding material 20 becomes partially uneven. .
[0043]
Such a heat sink 10 can be easily formed by, for example, press working using a press die. FIG. 2 shows an example of the press working method. A rectangular plate-shaped heat sink 10 having a hooked portion 10a is formed by a known press working or the like (see FIG. 2A).
[0044]
Then, as shown in FIG. 2 (b), the first mold K1 having a concave portion 11a corresponding to the protrusion 11 on one surface of the heat sink 10 and the protrusion 11 on the other surface of the heat sink 10 are formed. Pressing is performed using the second mold K2 having the convex portion 11b. Thereby, the heat sink 10 having the protruding portions 11 is completed.
[0045]
Then, in the heat sink 10 having the protrusion 11 on one surface formed by such press working, a concave portion 12 having a shape corresponding to the protrusion 11 is formed on the other surface.
[0046]
Further, as for the height t of the protrusions 11 in the heat sink 10, the thermal expansion coefficient at the glass transition temperature (Tg point) or higher of the die bond material 20 is α2, and the Young's modulus at the glass transition temperature of the die bond material 20 or higher is E2. It is preferable that the height t of the protrusion 11 is set so as to satisfy the relationship shown in the following Expression 3.
[0047]
(Equation 3)
t ≧ 4 × 10-18× (α2 ・ E2)4.3587
The grounds for deriving the height t of the protrusion 11 will be described later. By setting the height t to the relationship of the above equation 3, the thickness of the die bond material 20 is reduced by the stress generated in the die bond material 20. Can be reliably realized to a thickness that can be suppressed to a size not more than the size at which the die bond material 20 does not peel.
[0048]
Here, it is well known that a substance having a glass transition temperature generally has a relationship between the temperature and the expansion amount ΔL as shown in FIG. 3, and the glass transition temperature, that is, the temperature of the expansion amount ΔL at the Tg point. The slope, that is, the coefficient of thermal expansion changes. The thermal expansion coefficient α2 above the Tg point is larger than the thermal expansion coefficient α1 below the Tg point. The same as this coefficient of thermal expansion can be said of the Young's modulus.
[0049]
Further, as shown in FIG. 1, a lead frame 40 is arranged around the heat sink 10 and the semiconductor silicon chip 30. The lead frame 40 is formed using a normal lead frame material such as copper or 42 alloy, and is electrically connected to the semiconductor silicon chip 30 by bonding wires 50 such as gold or aluminum. .
[0050]
The heat sink 10, the semiconductor silicon chip 30, the lead frame 40, and the bonding wires 50 are sealed so as to be surrounded by the resin 60. The sealing form of the resin 60 is a form of a normal resin-sealed semiconductor device, and the sealing is performed by exposing the other surface of the heat sink 10 and a part (outer lead) of the lead frame 40. .
[0051]
As this resin 60, for example, a normal mold resin such as an epoxy resin can be adopted, and the thermal expansion coefficient α2 of the Tg point or higher is 30 ppm · ° C.-1Hereinafter, those having a Young's modulus E2 of about 1000 MPa or less can be adopted. In this example, the resin 60 is made of an epoxy resin, in which case the coefficient of thermal expansion α2 is 30 ppm · ° C.-1, Young's modulus E2 is about 1000 MPa.
[0052]
A method for manufacturing such a semiconductor device S1 will be described with reference to FIG. The heat sink 10 on which the protrusions 11 are formed and the lead frame 40 are caulked and fixed. Then, as shown in FIG. 4, the die bonding material 20 is disposed on one surface of the heat sink 10, and the semiconductor chip 30 held by the die mount tool D1 is lowered from above the one surface.
[0053]
Thus, the lower surface of the semiconductor chip 30 comes into contact with the tip of the protrusion 11 of the heat sink 10 and stops, and the thickness of the die bond material 20 is defined as described above. Thereafter, the semiconductor chip 30 is bonded to one surface of the heat sink 10 via the die bond material 20 by curing the die bond material 20 or the like.
[0054]
Next, wire bonding is performed to connect the semiconductor chip 30 and the lead frame 40 with bonding wires 50. Thereafter, this is set in a resin mold, and the resin 60 is injected, filled, and cured to complete the semiconductor device S1.
[0055]
The semiconductor device S1 manufactured in this manner can be applied as a power package requiring heat radiation, for example, using a semiconductor silicon chip 30 having a power element with a large heat generation.
[0056]
Then, the semiconductor device S1 is solder-mounted on a mounting substrate such as a wiring substrate via outer leads of the lead frame 40. In this mounting, the mounting is performed by reflowing the solder. In the case of lead-free solder containing no lead, the reflow temperature is 240 ° C. or higher.
[0057]
The main feature of the present embodiment is that a plurality of protrusions 11 projecting on one surface of the heat sink 10 and defining the thickness of the die bond material 20 are formed in the area where the semiconductor chip 30 is disposed. I have. Therefore, since the thickness of the die bond material 20 can be reliably defined by the protrusions 11, the thickness of the die bond material 20 can be appropriately secured to a certain value or more.
[0058]
Further, since the protrusion 11 can be easily formed by pressing the heat sink 10, an increase in manufacturing cost can be suppressed. In addition, by setting the height t of the protrusion 11 to the relationship of the above-described formula 3, the stress generated in the die bond material 20 can be suppressed to a value not larger than the size at which the die bond material 20 does not peel.
[0059]
Here, the basis for deriving Equation 3 will be described. As described above, when the die bonding material 20 is thin, it is difficult to reduce the stress generated in the die bonding material 20 due to the difference in the coefficient of thermal expansion between the semiconductor chip 30 and the heat sink 10 at the time of solder reflow. As a result, peeling of the die bond material 20 is likely to occur.
[0060]
Therefore, the relationship between the thickness of the die bond material 20 and the stress applied to the die bond material 20 was analyzed by FEM analysis. FIG. 5 is a diagram showing the result of the FEM stress analysis. Here, the configuration of each part of the semiconductor device S1 is as described above.
[0061]
That is, the heat sink 10 is made of copper having a rectangular plate shape with a plane size of 10 mm × 10 mm or more, the semiconductor chip 30 is a silicon chip having a rectangular plate shape with a plane size of 4 mm × 4 mm or more, and the resin 60 is made of epoxy resin. It became. The reflow temperature was 245 ° C.
[0062]
In addition, the present inventors have found that, during solder reflow, the die bond material 20 has a glass transition temperature or higher. Focusing on the Young's modulus E2, the FEM analysis was similarly performed when the product α2 · E2 was changed.
[0063]
That is, in FIG. 5, the product α2 · E2 (unit: Pa · ° C.) in the die bonding material 20 is used.-13) shows the relationship between the thickness (unit: μm) of the die bond material 20 and the stress (unit: MPa) applied to the die bond material 20 when () is changed. It can be seen that the stress applied to the die bond material 20 decreases as the thickness of the die bond material 20 increases.
[0064]
Here, according to the study of the present inventors, the stress is 10 MPa or less, which is a value at which practically no separation between the die bond material 20 and the heat sink 10 occurs, that is, the allowable stress value. Therefore, from FIG. 5, the thickness d of the die bond material 20 when the stress becomes 10 MPa for the value of each product α2 · E2 in the die bond material 20 was obtained.
[0065]
FIG. 6 is a diagram illustrating the relationship between the product α2 · E2 and the thickness d of the die bond material 20 when the stress applied to the die bond material 20 is 10 MPa. This relationship is shown by a curve L in FIG.
[0066]
The region where the stress applied to the die bond material 20 is 10 MPa or less is the region R above the curve L indicated by oblique hatching in FIG. This region R is expressed by the following equation (4).
[0067]
(Equation 4)
d ≧ 4 × 10-18× (α2 ・ E2)4.3587
Note that the curve L is obtained when the inequality sign “≧” in the mathematical expression 4 becomes the equal sign “=”. At this time, d is obtained by multiplying α2 · E2 to the power of 4.3587 by four and further increasing 10 to the power of −18. It will be over.
[0068]
Here, since the thickness d of the die bond material 20 is substantially the height t of the protrusion 11 of the heat sink 10, the above equation 3 is obtained by replacing d with t in equation 4.
[0069]
If the height t of the protrusion 11 satisfies the above equation 3, the stress applied to the die bond material 20 can be reduced to 10 MPa or less even for the die bond material 20 having various characteristics α2 and E2. The peeling of the die bond material 20 from the heat sink 10 can be prevented. The above is the basis for deriving Equation 3 above.
[0070]
Note that changing the product α2 · E2 of the die bond material 20 is, for example, in the case of a conductive adhesive, adding a different resin (such as a silicone resin) to a conventional epoxy resin, or replacing the epoxy resin with a different resin. Or by adjusting the amount of the filler.
[0071]
As described above, according to the present embodiment, in the semiconductor device S1 including the metal heat sink 10 and the semiconductor chip 30 bonded to one surface of the heat sink 10 via the die bond material 20, the heat sink 10 A plurality of protrusions 11 projecting on the one surface and defining the thickness of the die bonding material 20 are formed in an arrangement region of the semiconductor chip 30 on one surface.
[0072]
Thereby, the thickness of the die bond material 20 can be reliably defined by the protrusions 11, so that the thickness of the die bond material 20 can be appropriately secured to a certain value or more.
[0073]
As described above in the section of “Issues”, according to the study of the present inventors, for example, a rectangular plate-shaped heat sink 10 having a planar size of 10 mm × 10 mm or more, In the large semiconductor device having the rectangular plate-shaped semiconductor silicon chip 30 having a plane size of 4 mm × 4 mm or more with the heat sink 10 described above, the problem of the separation described above appears remarkably.
[0074]
Therefore, the effect of the present embodiment described above is particularly effective for a semiconductor device in which these heat sinks 10 are large. The present invention also relates to a semiconductor device in which a semiconductor silicon chip is bonded to one surface of a metal heat sink via a die bond material, in addition to the resin-sealed semiconductor device, and the semiconductor device is mounted by soldering. If applicable.
[0075]
Here, a modification of this embodiment is shown in FIG. FIG. 7 shows the semiconductor device S1 shown in FIG. 1 in which the heat sink 10 is replaced with a chip mounting portion (island portion) 41 of a lead frame 40 as a base material. The protrusion 11 can also be easily formed by pressing the chip mounting portion 41 of the lead frame 40.
[0076]
Also in this case, in the arrangement area of the semiconductor chip 30 on one surface of the chip mounting portion 41, a plurality of protrusions 42 projecting on the one surface and defining the thickness of the die bond material 20 are formed, thereby forming the above-described embodiment. It is clear that the effect of can be exhibited.
[0077]
(2nd Embodiment)
FIG. 8 is a schematic sectional view of a semiconductor device S2 according to the second embodiment of the present invention. The semiconductor device S2 of the present embodiment differs from the first embodiment in that a plurality of protrusions 13 protruding on one surface of the heat sink 10 are formed in a region other than the arrangement region of the semiconductor chip 30 on one surface of the heat sink 10.
[0078]
FIG. 9 shows a method of mounting the semiconductor chip 30 in the semiconductor device S2. Also in the present embodiment, the die bond material 20 is disposed on one surface of the heat sink 10 by lowering the semiconductor chip 30 held by the die mount tool D1 from above the one surface. The semiconductor chip 30 is adhered through.
[0079]
Here, as shown in FIG. 9, in the present embodiment, when the semiconductor chip 30 is lowered, the lower surface of the die mount tool D1 hits the projection 13 and the lowering of the semiconductor chip 30 stops. Then, the thickness of the die bond material 20 is defined based on the distance between the semiconductor chip 30 where the lowering is stopped and one surface of the heat sink 10.
[0080]
That is, the distance between the semiconductor chip 30 and one surface of the heat sink 10, which is defined when the projection 13 hits the die mount tool D <b> 1, is substantially the thickness of the die bond material 20. Therefore, also in the present embodiment, the thickness of the die bond material 20 can be reliably defined, so that the thickness of the die bond material 20 can be appropriately secured to a certain value or more.
[0081]
In addition, in the case of this embodiment, since the protrusion 13 defines the thickness of the die bonding material 20 by contacting the die mount tool D1, the height of the protrusion 13 is equal to the protrusion of the first embodiment. Will be larger than the height. That is, the height of the protrusion 13 of the present embodiment is larger than the thickness of the die bond material 20.
[0082]
Note that the formation of the protrusion 13 on the heat sink 10 can be performed by press working, as in the first embodiment. Therefore, the heat sink 10 also has a shape in which a recess 14 having a shape corresponding to the protrusion 13 is formed on the other surface side. Also in this embodiment, the protrusion 13 may be formed on the chip mounting portion of the lead frame.
[0083]
(Third embodiment)
FIG. 10 is a schematic sectional view illustrating the method for manufacturing the semiconductor device according to the third embodiment of the present invention.
[0084]
In the present manufacturing method, the die bonding material 20 is arranged on one surface of the metal heat sink 10 and the semiconductor chip 30 held by the die mount tool D1 is lowered from above the one surface, so that the die bonding material 20 This is a method for manufacturing a semiconductor device in which a semiconductor chip 30 is adhered through a semiconductor device 20.
[0085]
Then, as shown in FIG. 10, the die mount tool D1 is for holding the semiconductor chip 30 in contact with the upper surface of the semiconductor chip 30. For example, a suction hole 31 for sucking and holding the chip 30 is formed in the die mount tool D1.
[0086]
Further, the tool D1 is provided with a projection 32 protruding below the upper surface of the semiconductor chip 30 around a portion where the semiconductor chip 30 is held. The projection height t ′ of the projection 32 is the sum of the thickness of the semiconductor chip 30 and the thickness of the die bonding material 20.
[0087]
Thus, when the semiconductor chip 30 is lowered, the protrusion 32 of the die mount tool D1 hits one surface of the heat sink 10 and the lowering of the semiconductor chip 30 is stopped. The thickness of the die bonding material 20 is defined based on the distance from one surface of the heat sink 10.
[0088]
As described above, according to the manufacturing method of the present embodiment, the distance between the semiconductor chip 30 and one surface of the heat sink 10 is defined at the time when the projection 32 formed on the die mount tool D1 hits one surface of the heat sink 10. The specified distance is substantially the thickness of the die bond material 20.
[0089]
Therefore, also in the present embodiment, the thickness of the die bond material 20 can be reliably defined, and the thickness 20 of the die bond material can be appropriately secured to a certain value or more. In the present manufacturing method, the heat sink 10 as the base material does not need to be processed. Further, also in the present embodiment, a chip mounting portion of a lead frame may be used as a base material.
[0090]
Also, in the present embodiment, after the semiconductor chip 30 is mounted on the heat sink 10, similarly to the above-described embodiment, the semiconductor chip 30 is connected to the lead frame by wire bonding and resin sealing is performed. Obviously, a semiconductor device can be formed. Needless to say, resin sealing is not required.
[0091]
Also, in the manufacturing method of the present embodiment, a substrate having a rectangular plate shape having a plane size of 10 mm × 10 mm or more is used as a base material of a heat sink, a chip mounting portion of a lead frame, or the like. A rectangular plate having a size of 4 mm × 4 mm or more can be used. The same advantages as in the above embodiment can be applied to such a large-sized semiconductor device.
[0092]
Further, the semiconductor device manufactured by the manufacturing method of the present embodiment can be mounted on a mounting substrate by using a solder having a reflow temperature of 240 ° C. or higher, similarly to the above embodiment.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view of a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating a method of forming a protrusion of a heat sink.
FIG. 3 is a diagram showing a general relationship between the temperature and the amount of expansion ΔL in a substance having a glass transition temperature.
FIG. 4 is a diagram illustrating a method for mounting a semiconductor chip according to the first embodiment.
FIG. 5 is a diagram showing the relationship between the thickness of the die bond material and the stress applied to the die bond material when the product α2 · E2 in the die bond material is changed.
FIG. 6 is a diagram showing the relationship between the product α2 · E2 and the thickness d of the die bonding material when the stress applied to the die bonding material is 10 MPa.
FIG. 7 is a schematic sectional view of a semiconductor device as a modification of the first embodiment.
FIG. 8 is a schematic sectional view of a semiconductor device according to a second embodiment of the present invention.
FIG. 9 is a diagram illustrating a method of mounting a semiconductor chip according to the second embodiment.
FIG. 10 is a schematic sectional view illustrating a method for manufacturing a semiconductor device according to a third embodiment of the present invention.
FIG. 11 is a schematic sectional view of a conventional general semiconductor device.
[Explanation of symbols]
10: heat sink, 11, 13, 32, 42: protrusion
20: die bonding material, 30: semiconductor chip,
41: chip mounting portion of lead frame, 60: resin,
D1 ... Die mount tool.

Claims (12)

金属製の基材（１０、４１）と、
この基材の一面上にダイボンド材（２０）を介して接着された半導体チップ（３０）とを備える半導体装置において、
前記基材の一面における前記半導体チップの配置領域には、当該一面上に突出し前記ダイボンド材の厚さを規定する複数個の突起部（１１、４２）が形成されていることを特徴とする半導体装置。A metal substrate (10, 41);
In a semiconductor device having a semiconductor chip (30) bonded to one surface of a base material via a die bonding material (20),
A semiconductor, wherein a plurality of projections (11, 42) projecting on the one surface and defining the thickness of the die bonding material are formed in an arrangement region of the semiconductor chip on one surface of the base material. apparatus. 前記突起部（１１、４２）の高さをｔ、前記ダイボンド材（２０）のガラス転移温度以上における熱膨張係数をα２、前記ダイボンド材のガラス転移温度以上におけるヤング率をＥ２としたとき、次の数式１
Figure 2004103642
に示される関係を満足するように、前記突起部の高さｔが設定されていることを特徴とする請求項１に記載の半導体装置。Assuming that the height of the projections (11, 42) is t, the coefficient of thermal expansion above the glass transition temperature of the die bond material (20) is α2, and the Young's modulus above the glass transition temperature of the die bond material is E2, Formula 1 of
Figure 2004103642
 2. The semiconductor device according to claim 1, wherein the height t of the protrusion is set so as to satisfy the relationship shown in (1). 金属製の基材（１０）の一面にダイボンド材（２０）を配置し、当該一面の上方からダイマウントツール（Ｄ１）に保持された半導体チップ（３０）を下降させることにより、前記基材の一面上に前記ダイボンド材を介して前記半導体チップを接着してなる半導体装置において、
前記基材の一面における前記半導体チップの配置領域以外の領域には、当該一面上に突出した複数個の突起部（１３）が形成されており、
前記半導体チップを下降させるときに、前記ダイマウントツールが前記突起部に当たって前記半導体チップの下降が停止するようになっており、
この下降が停止された前記半導体チップと前記基材の一面との距離に基づいて、前記ダイボンド材の厚さが規定されていることを特徴とする半導体装置。A die bonding material (20) is arranged on one surface of a metal base material (10), and the semiconductor chip (30) held by the die mount tool (D1) is lowered from above the one surface, so that the base material is removed. In a semiconductor device formed by bonding the semiconductor chip on one surface via the die bond material,
A plurality of protrusions (13) protruding on the one surface of the base material are formed in a region other than the arrangement region of the semiconductor chip on one surface of the base material,
When lowering the semiconductor chip, the die mount tool hits the protrusion, so that the lowering of the semiconductor chip is stopped,
A semiconductor device, wherein the thickness of the die bond material is defined based on the distance between the semiconductor chip at which the lowering is stopped and one surface of the base material. 前記基材（１０、４１）および前記半導体チップ（３０）は、樹脂（６０）にて包み込むように封止されていることを特徴とする請求項１ないし３のいずれか一つに記載の半導体装置。The semiconductor according to any one of claims 1 to 3, wherein the base (10, 41) and the semiconductor chip (30) are sealed so as to be surrounded by a resin (60). apparatus. 前記基材（１０、４１）は、平面サイズが１０ｍｍ×１０ｍｍ以上である矩形板状をなすものであることを特徴とする請求項１ないし４のいずれか一つに記載の半導体装置。5. The semiconductor device according to claim 1, wherein the base material has a rectangular plate shape having a plane size of 10 mm × 10 mm or more. 6. 前記半導体チップ（３０）は、平面サイズが４ｍｍ×４ｍｍ以上である矩形板状をなすものであることを特徴とする請求項５に記載の半導体装置。The semiconductor device according to claim 5, wherein the semiconductor chip (30) has a rectangular plate shape having a plane size of 4 mm x 4 mm or more. 被実装基板に対して、リフロー温度が２４０℃以上のはんだを用いて実装されるものであることを特徴とする請求項１ないし６のいずれか一つに記載の半導体装置。The semiconductor device according to claim 1, wherein the semiconductor device is mounted on a mounting substrate using a solder having a reflow temperature of 240 ° C. or higher. 金属製の基材（１０）の一面にダイボンド材（２０）を配置し、当該一面の上方からダイマウントツール（Ｄ１）に保持された半導体チップ（３０）を下降させることにより、前記基材の一面上に前記ダイボンド材を介して前記半導体チップを接着するようにした半導体装置の製造方法において、
前記ダイマウントツールとして、前記半導体チップの上面に接触した状態で前記半導体チップを保持するものであって、且つ、前記半導体チップを保持する部位の周辺部に前記半導体チップよりも下方に突出する突起部（３２）を有するものを用い、
前記半導体チップを下降させるときに、前記ダイマウントツールの前記突起部が前記基材の一面に当たって前記半導体チップの下降が停止するようになっており、
この下降が停止された前記半導体チップと前記基材の一面との距離に基づいて、前記ダイボンド材の厚さを規定するようにしたことを特徴とする半導体装置の製造方法。A die bonding material (20) is arranged on one surface of a metal base material (10), and the semiconductor chip (30) held by the die mount tool (D1) is lowered from above the one surface, so that the base material is removed. In a method of manufacturing a semiconductor device in which the semiconductor chip is bonded to one surface via the die bond material,
The die mount tool holds the semiconductor chip in contact with the upper surface of the semiconductor chip, and protrudes downward from the semiconductor chip in a peripheral portion of a portion holding the semiconductor chip. Using a part (32),
When lowering the semiconductor chip, the protrusion of the die mount tool hits one surface of the base material, so that the lowering of the semiconductor chip is stopped,
A method of manufacturing a semiconductor device, wherein the thickness of the die bonding material is defined based on a distance between the semiconductor chip at which the lowering is stopped and one surface of the base material. 前記基材（１０）の一面上に前記半導体チップ（３０）を接着した後、前記基材および前記半導体チップを樹脂（６０）にて包み込むように封止することを特徴とする請求項８に記載の半導体装置の製造方法。9. The method according to claim 8, wherein after bonding the semiconductor chip to one surface of the base material, the base material and the semiconductor chip are sealed so as to be wrapped with a resin. The manufacturing method of the semiconductor device described in the above. 前記基材（１０）として、平面サイズが１０ｍｍ×１０ｍｍ以上である矩形板状をなすものを用いることを特徴とする請求項８または９に記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 8, wherein a substrate having a rectangular plate shape having a plane size of 10 mm × 10 mm or more is used as the base material. 前記半導体チップ（３０）として、平面サイズが４ｍｍ×４ｍｍ以上である矩形板状をなすものを用いることを特徴とする請求項１０に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 10, wherein the semiconductor chip has a rectangular plate shape having a plane size of 4 mm × 4 mm or more. 前記半導体装置は、被実装基板に対して、リフロー温度が２４０℃以上のはんだを用いて実装されるものであることを特徴とする請求項８ないし１１のいずれか一つに記載の半導体装置の製造方法。The semiconductor device according to claim 8, wherein the semiconductor device is mounted on a mounting substrate using a solder having a reflow temperature of 240 ° C. or higher. Production method.
JP2002259838A 2002-09-05 2002-09-05 Semiconductor device Expired - Fee Related JP3894077B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002259838A JP3894077B2 (en) 2002-09-05 2002-09-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002259838A JP3894077B2 (en) 2002-09-05 2002-09-05 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2004103642A true JP2004103642A (en) 2004-04-02
JP3894077B2 JP3894077B2 (en) 2007-03-14

Family

ID=32260723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002259838A Expired - Fee Related JP3894077B2 (en) 2002-09-05 2002-09-05 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3894077B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323471C (en) * 2004-05-20 2007-06-27 中国科学院半导体研究所 Heat sink having inclined waveguide structure for semiconductor optical amplifier packaging
JP2010003962A (en) * 2008-06-23 2010-01-07 Denso Corp Apparatus and method for manufacturing electronic component
JP2010103350A (en) * 2008-10-24 2010-05-06 Denso Corp Semiconductor device
WO2015079808A1 (en) * 2013-11-29 2015-06-04 シャープ株式会社 Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323471C (en) * 2004-05-20 2007-06-27 中国科学院半导体研究所 Heat sink having inclined waveguide structure for semiconductor optical amplifier packaging
JP2010003962A (en) * 2008-06-23 2010-01-07 Denso Corp Apparatus and method for manufacturing electronic component
JP2010103350A (en) * 2008-10-24 2010-05-06 Denso Corp Semiconductor device
WO2015079808A1 (en) * 2013-11-29 2015-06-04 シャープ株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP3894077B2 (en) 2007-03-14

Similar Documents

Publication Publication Date Title
US7164210B2 (en) Semiconductor package with heat sink and method for fabricating same
JP3285815B2 (en) Lead frame, resin-encapsulated semiconductor device and method of manufacturing the same
US7074645B2 (en) Fabrication method of semiconductor package with heat sink
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US20100164078A1 (en) Package assembly for semiconductor devices
US20100193922A1 (en) Semiconductor chip package
CN101118895A (en) Semiconductor element with embedded heat sink
US20180122728A1 (en) Semiconductor packages and methods for forming same
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
TWI332694B (en) Chip package structure and process for fabricating the same
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JPH10335577A (en) Semiconductor device and its manufacture
JP3894077B2 (en) Semiconductor device
JP2002093982A (en) Semiconductor device and manufacturing method therefor
JP3314574B2 (en) Method for manufacturing semiconductor device
JP2004103641A (en) Semiconductor device
JP2008235492A (en) Semiconductor device and method of manufacturing the same
JP4207791B2 (en) Semiconductor device
JP2002124627A (en) Semiconductor device and its manufacturing method
JP4695672B2 (en) Semiconductor device
KR100499328B1 (en) Flip Chip Packaging Method using Dam
JP5017228B2 (en) Semiconductor device
JP4357492B2 (en) Semiconductor device
JP4357493B2 (en) Semiconductor device
JP2004247347A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees