JP2004078713A - クロスバスイッチの調停制御方法及びクロスバスイッチの調停制御方式 - Google Patents
クロスバスイッチの調停制御方法及びクロスバスイッチの調停制御方式 Download PDFInfo
- Publication number
- JP2004078713A JP2004078713A JP2002240177A JP2002240177A JP2004078713A JP 2004078713 A JP2004078713 A JP 2004078713A JP 2002240177 A JP2002240177 A JP 2002240177A JP 2002240177 A JP2002240177 A JP 2002240177A JP 2004078713 A JP2004078713 A JP 2004078713A
- Authority
- JP
- Japan
- Prior art keywords
- arbitration
- transaction
- crossbar switch
- processor
- crossbar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【課題】複数のクロスバスイッチを多段接続した構成のシステムにおいて、全てのノード間でトランザクションの転送能力を均一化する。
【解決手段】クロスバスイッチ（Ｌ０〜Ｌ５）において、ルーティングテーブルはトランザクション発行元のプロセッサ／ＩＯノード番号とトランザクション転送先のプロセッサ／ＩＯノード番号で索引すると出力ポート番号とクロスバスイッチ調停時の優先度を出力する。セレクタは、入力ポートからトランザクションが入力されると、トランザクションの発行元のプロセッサ／ＩＯノード番号と転送先のプロセッサ／ＩＯノード番号に基づき前述のルーティングテーブルから出力ポート番号と優先度を取り出す。出力ポート番号に対応した調停回路は、取り出した前記優先度に応じた調停処理を行う。
【選択図】 図１
【解決手段】クロスバスイッチ（Ｌ０〜Ｌ５）において、ルーティングテーブルはトランザクション発行元のプロセッサ／ＩＯノード番号とトランザクション転送先のプロセッサ／ＩＯノード番号で索引すると出力ポート番号とクロスバスイッチ調停時の優先度を出力する。セレクタは、入力ポートからトランザクションが入力されると、トランザクションの発行元のプロセッサ／ＩＯノード番号と転送先のプロセッサ／ＩＯノード番号に基づき前述のルーティングテーブルから出力ポート番号と優先度を取り出す。出力ポート番号に対応した調停回路は、取り出した前記優先度に応じた調停処理を行う。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はクロスバスイッチの調停制御方法及びクロスバスイッチの調停制御方式に関し、特に全てのプロセッサ／ＩＯノードからのトランザクションを均等のスループットでルーティングすることを可能にするクロスバスイッチの調停制御方法及びクロスバスイッチの調停制御方式に関する。
【０００２】
【従来の技術】
クロスバスイッチを多段構成で使用する場合、トランザクションのスループットは、通過するクロスバスイッチの段数、ルーティングによって大きく異なってくる。
【０００３】
図５は４つのクロスバーＬＳＩ＃０（Ｌ５０）〜＃３（Ｌ５３）と８つのプロセッサ／ＩＯノード＃０（Ｎ５０）〜＃７（Ｎ５７）を使った構成のシステムを表しており、クロスバーＬＳＩの＃０，＃１，＃２を使って、プロセッサ／ＩＯノードの＃０，＃１，＃４から＃６に対してトランザクションが出力されている事を表している。この時、クロスバーＬＳＩの＃０，＃１，＃２内のクロスバスイッチが単に全てのトランザクションを均一に調停したとすると、プロセッサ／ＩＯノードの＃１から＃６へのパスの平均的なスループットは１／６４（注；下記）となるのに対して、プロセッサ／ＩＯノードの＃４から＃６へのパスの平均的なスループットは１／４であり、プロセッサ／ＩＯノード間でのトランザクションスループットに大きな差が生じる。
【０００４】
（注）プロセッサ／ＩＯノードの＃１のトランザクションがクロスバーＬＳＩの＃１からクロスバーＬＳＩの＃０へ出力する為には、クロスバーＬＳＩの＃１内のクロスバスイッチの調停を勝取る必要が有り、この時の確率は１／４である。同様にクロスバーＬＳＩ＃０からクロスバーＬＳＩ＃２へ出力する為には、クロスバーＬＳＩ＃０内のクロスバスイッチの調停を勝取る必要があり、この時の確率は１／４で、プロセッサ／ＩＯノード＃１からクロスバーＬＳＩ＃２へ到達する確率は１／１６である。最終的にプロセッサ／ＩＯノード＃１からプロセッサ／ＩＯノード＃６へ到達する確率は１／６４となる。
【０００５】
【発明が解決しようとする課題】
上述した従来の多段構成のクロスバスイッチにおける調停制御方法は、単に個々のクロスバスイッチでのトランザクションの調停を最適化（平等化）しているため、ノード間を通過するクロスバスイッチの段数、ルーティングによってトランザクションのスループットが大きく異なってくるという問題があった。
【０００６】
本発明の目的は、多段構成のクロスバスイッチにおいて、各ノード間でクロスバスイッチの通過回数が異なる場合でも、全てのノード間でトランザクションの転送能力を均一化する調停制御方法を提供することにある。
【０００７】
【課題を解決するための手段】
本願の第１の発明は、複数の入力ポートと出力ポートを有するクロスバスイッチが多段構成されたシステムにおけるクロスバスイッチの調停制御方法において、前記クロスバスイッチはトランザクション発行元のプロセッサ／ＩＯノード番号と前記トランザクション転送先のプロセッサ／ＩＯノード番号で索引すると出力ポート番号とクロスバスイッチ調停時の優先度を出力するルーティングテーブルを予め具備し、前記入力ポートから前記トランザクションが入力されると、前記トランザクションの前記発行元のプロセッサ／ＩＯノード番号と前記転送先のプロセッサ／ＩＯノード番号に基づき前記ルーティングテーブルから前記出力ポート番号と前記優先度を取り出し、取り出した前記出力ポート番号に対応した調停回路にて前記優先度に応じた調停処理を行うことを特徴とする。
【０００８】
本願の第２の発明は、第１の発明の前記調停回路は、前記優先度に対応した調停獲得比率で前記複数の入力ポートからの前記トランザクションを選択することを特徴とする。
【０００９】
本願の第３の発明は、第１または第２の発明の前記優先度は、前記出力ポートから出力される前記複数の入力ポートからの前記トランザクションのスループットが均等になるように割り付けられることを特徴とする。
【００１０】
本願の第４の発明は、複数の入力ポートと出力ポートを有するクロスバスイッチが多段構成されたシステムにおけるクロスバスイッチの調停制御方式において、前記クロスバスイッチはトランザクション発行元のプロセッサ／ＩＯノード番号と前記トランザクション転送先のプロセッサ／ＩＯノード番号で索引すると出力ポート番号とクロスバスイッチ調停時の優先度を出力するルーティングテーブルと、前記入力ポートから前記トランザクションが入力されると前記トランザクションの前記発行元のプロセッサ／ＩＯノード番号と前記転送先のプロセッサ／ＩＯノード番号に基づき前記ルーティングテーブルから前記出力ポート番号と前記優先度を取り出すセレクタと、前記出力ポート番号に対応した調停回路であって取り出した前記優先度に応じた調停処理を行う前記調停回路を含んで構成されることを特徴とする。
【００１１】
本願の第５の発明は、第４の発明の前記調停回路は、前記優先度に対応した調停獲得比率で前記複数の入力ポートからの前記トランザクションを選択することを特徴とする。
【００１２】
本願の第６の発明は、第４または第５の発明の前記優先度は、前記出力ポートから出力される前記複数の入力ポートからの前記トランザクションのスループットが均等になるように割り付けられることを特徴とする。
【００１３】
「作用」
本発明のクロスバスイッチの調停制御方式は、クロスバスイッチを通過する際に、ルーティングテーブルを参照し、その情報に基づいてルーティングされる機能を有し、予めルーティングテーブル内に調停の優先度を設定しておく事で、クロスバスイッチの調停に際し、ルーティングテーブルを索引して得られた重みを考慮して調停を行う事により、クロスバスイッチを通過する回数の多い経路のトランザクションの、経路上の各クロスバスイッチでの調停優先度を上げる事で、クロスバスイッチを通過する回数の多い経路のトランザクションが、クロスバスイッチを通過する回数の少ない経路のトランザクションに対する相対的な、スループットの低下を防ぐ事が可能となる事を特徴とする。
【００１４】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１５】
図１は本発明の多段クロスバの調停制御方式に係わるクロスバーＬＳＩを用いた多段クロスバシステムの一実施の形態を示すブロック図である。
【００１６】
図１を参照すると、多段クロスバシステムは、６つのクロスバーＬＳＩであるＬ０〜Ｌ５と６つのプロセッサ／ＩＯノードであるＮ０〜Ｎ５からなっている。
【００１７】
クロスバーＬＳＩには４組の入出力ポートであるポート＃０，ポート＃１，ポート＃２，ポート＃３を有し、入力ポートからトランザクションとして、トランザクション発行元のプロセッサ／ＩＯノード番号と、トランザクション転送先のプロセッサ／ＩＯノード番号と、転送データを入力し、クロスバーＬＳＩ内部に有しているルーティングテーブルの情報に従って、出力ポートへトランザクションを出力する機能を有し、システム規模によりクロスバーＬＳＩを複数接続することで、より大きなクロスバスイッチを構成する事が出来る。
【００１８】
図２は図１のクロスバーＬＳＩの内部構造を表しており、クロスバーＬＳＩには転送データを選択する為のデータセレクタ１１０〜１１３と、各ポートからのトランザクションを調停する調停回路１２０〜１２３と、トランザクションを転送する入力データ１４０〜１４３と、調停に使用される優先度（調停獲得比率）情報を保持するルーティングテーブル１３０〜１３３を有している。クロスバーＬＳＩは入力ポートからトランザクションを受付けた時、トランザクション発行元のプロセッサ／ＩＯノード番号と、トランザクション転送先のプロセッサ／ＩＯノード番号でルーティングテーブルを索引し、その結果から出力ポート番号を特定する。この時、ルーティングテーブルから出力ポート番号と共に、クロスバスイッチ調停時の優先度（Ｐｒｉｏｒｉｔｙ）も獲得し、出力ポート毎に対応した調停回路に対して調停要求を行う。複数の入力ポートから調停要求を受けた調停回路はルーティングテーブルから得た優先度に従って調停を行い、調停に勝ったトランザクションを選択し出力ポートへ出力する。
【００１９】
次に、本発明の実施の形態の動作について図面を参照して説明する。
【００２０】
図３は、図１の動作説明図であり、図４は、図３のクロスバーＬＳＩに保持されたルーティングテーブルの設定状態の一例を示す図である。
【００２１】
ここで全てのプロセッサ／ＩＯノードからプロセッサ／ＩＯノード＃４へトランザクションを転送する場合の動作を説明する。ルーティングテーブルの設定に従うと、プロセッサ／ＩＯノード＃０からのトランザクションは、クロスバーＬＳＩ＃０、＃１、＃４を経由してプロセッサ／ＩＯノード＃４へ転送される。プロセッサ／ＩＯノード＃１からのトランザクションは、クロスバーＬＳＩ＃１，＃４を経由してプロセッサ／ＩＯノード＃４へ転送される。プロセッサ／ＩＯノード＃２からのトランザクションは、クロスバーＬＳＩ＃２，＃１，＃４を経由してプロセッサ／ＩＯノード＃４へ転送される。プロセッサ／ＩＯノード＃３からのトランザクションは、クロスバーＬＳＩ＃３，＃４を経由してプロセッサ／ＩＯノード＃４へ転送される。プロセッサ／ＩＯノード＃４からのトランザクションは、自Ｎｏｄｅから自Ｎｏｄｅへの転送であり存在しない。プロセッサ／ＩＯノード＃５からのトランザクションは、クロスバーＬＳＩ＃５，＃４を経由してプロセッサ／ＩＯノード＃４へ転送される。この時、プロセッサ／ＩＯノード＃３，＃５からのトランザクションは、クロスバーＬＳＩ＃４で１回のみ調停へ参加し、プロセッサ／ＩＯノード＃０，＃１，＃２からのトランザクションは、クロスバーＬＳＩ＃１で１回、クロスバーＬＳＩ＃４で１回の計２回調停へ参加する事になる。クロスバーＬＳＩ＃０のポート＃１を使用するプロセッサ／ＩＯノードがプロセッサ／ＩＯノード＃０しか存在しないため、出力ポート競合による調停は無い。クロスバーＬＳＩ＃２，＃３，＃５でも同様である。プロセッサ／ＩＯノード＃０，＃１，＃２からのトランザクションは、クロスバーＬＳＩ＃１のルーティングテーブルの設定により同確立で調停される為、各々１／３の確立で調停を勝取る事になる。クロスバーＬＳＩ＃１で調停を勝取ったプロセッサ／ＩＯノード＃０，＃１，＃２からのトランザクションは、クロスバーＬＳＩ＃４でプロセッサ／ＩＯノード＃３，＃５と調停を行うが、この時、プロセッサ／ＩＯノード＃０，＃１，＃２からのトランザクションは既にクロスバーＬＳＩ＃１でスループットが１／３に落ちている為、同確立でプロセッサ／ＩＯノード＃３，＃５と調停を行うと、発行元プロセッサ／ＩＯノードによりトランザクション転送時のスループットに差が生じてしまう。その為、クロスバーＬＳＩ＃４での調停は、プロセッサ／ＩＯノード＃０，＃１，＃２からのトランザクションが、プロセッサ／ＩＯノード＃３，＃５からのトランザクションに対して３倍の確立で調停を勝取れるようにルーティングテーブル内のＰｒｉｏｒｉｔｙを設定し調停を行う。その結果、クロスバーＬＳＩ＃４からプロセッサ／ＩＯノード＃４への出力ポート＃２で見た場合、プロセッサ／ＩＯノード＃０，＃１，＃２，＃３，＃５からのトランザクションは均等に１／５の確立で調停を勝取る事になる。
【００２２】
本実施例より更に大きな構成で、クロスバ−ＬＳＩの通過個数に差がでる構成の場合も、あるクロスバ−ＬＳＩの出力ポートを通過する全プロセッサ／ＩＯノード発行のトランザクションが、クロスバ−ＬＳＩの出力ポートでの調停獲得確立が同じに成るようにルーティングテーブルのＰｒｉｏｒｉｔｙを設定する事で、最終的に転送先プロセッサ／ＩＯノードへ入力されるトランザクションは、全発行元プロセッサ／ＩＯノード間で均等の確立（スループット）になる。
【００２３】
各クロスバ−ＬＳＩの入出力ポートはＨＷ量の許す範囲内で増減可能であり、また、クロスバ−ＬＳＩの接続個数に制限は無い。
【００２４】
【発明の効果】
以上説明したように、本発明は、複数のクロスバスイッチを多段接続した構成のシステムにおいて、各ノード間でクロスバスイッチの通過回数が異なる場合でも、全てのノード間でトランザクションの転送能力を均一化する事が可能となり、スループットの偏りを解消することが可能となる効果がある。
【図面の簡単な説明】
【図１】本発明の多段クロスバの調停制御方式に係わるクロスバーＬＳＩを用いた多段クロスバシステムの一実施の形態を示すブロック図である。
【図２】図１のクロスバーＬＳＩの内部構造を示すブロック図である。
【図３】図１の動作説明図である。
【図４】図３のクロスバーＬＳＩに保持されたルーティングテーブルの設定状態の一例を示す図である。
【図５】多段構成のクロスバスイッチにおけるスループットを説明するための参考図である。
【符号の説明】
Ｌ０〜Ｌ５ クロスバーＬＳＩ
Ｎ０〜Ｎ５ プロセッサ／ＩＯノード
Ｌ３０〜Ｌ３５ クロスバーＬＳＩ
Ｎ３０〜Ｎ３５ プロセッサ／ＩＯノード
Ｌ５０〜Ｌ５３ クロスバーＬＳＩ
Ｎ５０〜Ｎ５７ プロセッサ／ＩＯノード
１１０〜１１３ データセレクタ
１２０〜１２３ 調停回路
１３０〜１３３ ルーティングテーブル
１４０〜１４３ 入力データ
【発明の属する技術分野】
本発明はクロスバスイッチの調停制御方法及びクロスバスイッチの調停制御方式に関し、特に全てのプロセッサ／ＩＯノードからのトランザクションを均等のスループットでルーティングすることを可能にするクロスバスイッチの調停制御方法及びクロスバスイッチの調停制御方式に関する。
【０００２】
【従来の技術】
クロスバスイッチを多段構成で使用する場合、トランザクションのスループットは、通過するクロスバスイッチの段数、ルーティングによって大きく異なってくる。
【０００３】
図５は４つのクロスバーＬＳＩ＃０（Ｌ５０）〜＃３（Ｌ５３）と８つのプロセッサ／ＩＯノード＃０（Ｎ５０）〜＃７（Ｎ５７）を使った構成のシステムを表しており、クロスバーＬＳＩの＃０，＃１，＃２を使って、プロセッサ／ＩＯノードの＃０，＃１，＃４から＃６に対してトランザクションが出力されている事を表している。この時、クロスバーＬＳＩの＃０，＃１，＃２内のクロスバスイッチが単に全てのトランザクションを均一に調停したとすると、プロセッサ／ＩＯノードの＃１から＃６へのパスの平均的なスループットは１／６４（注；下記）となるのに対して、プロセッサ／ＩＯノードの＃４から＃６へのパスの平均的なスループットは１／４であり、プロセッサ／ＩＯノード間でのトランザクションスループットに大きな差が生じる。
【０００４】
（注）プロセッサ／ＩＯノードの＃１のトランザクションがクロスバーＬＳＩの＃１からクロスバーＬＳＩの＃０へ出力する為には、クロスバーＬＳＩの＃１内のクロスバスイッチの調停を勝取る必要が有り、この時の確率は１／４である。同様にクロスバーＬＳＩ＃０からクロスバーＬＳＩ＃２へ出力する為には、クロスバーＬＳＩ＃０内のクロスバスイッチの調停を勝取る必要があり、この時の確率は１／４で、プロセッサ／ＩＯノード＃１からクロスバーＬＳＩ＃２へ到達する確率は１／１６である。最終的にプロセッサ／ＩＯノード＃１からプロセッサ／ＩＯノード＃６へ到達する確率は１／６４となる。
【０００５】
【発明が解決しようとする課題】
上述した従来の多段構成のクロスバスイッチにおける調停制御方法は、単に個々のクロスバスイッチでのトランザクションの調停を最適化（平等化）しているため、ノード間を通過するクロスバスイッチの段数、ルーティングによってトランザクションのスループットが大きく異なってくるという問題があった。
【０００６】
本発明の目的は、多段構成のクロスバスイッチにおいて、各ノード間でクロスバスイッチの通過回数が異なる場合でも、全てのノード間でトランザクションの転送能力を均一化する調停制御方法を提供することにある。
【０００７】
【課題を解決するための手段】
本願の第１の発明は、複数の入力ポートと出力ポートを有するクロスバスイッチが多段構成されたシステムにおけるクロスバスイッチの調停制御方法において、前記クロスバスイッチはトランザクション発行元のプロセッサ／ＩＯノード番号と前記トランザクション転送先のプロセッサ／ＩＯノード番号で索引すると出力ポート番号とクロスバスイッチ調停時の優先度を出力するルーティングテーブルを予め具備し、前記入力ポートから前記トランザクションが入力されると、前記トランザクションの前記発行元のプロセッサ／ＩＯノード番号と前記転送先のプロセッサ／ＩＯノード番号に基づき前記ルーティングテーブルから前記出力ポート番号と前記優先度を取り出し、取り出した前記出力ポート番号に対応した調停回路にて前記優先度に応じた調停処理を行うことを特徴とする。
【０００８】
本願の第２の発明は、第１の発明の前記調停回路は、前記優先度に対応した調停獲得比率で前記複数の入力ポートからの前記トランザクションを選択することを特徴とする。
【０００９】
本願の第３の発明は、第１または第２の発明の前記優先度は、前記出力ポートから出力される前記複数の入力ポートからの前記トランザクションのスループットが均等になるように割り付けられることを特徴とする。
【００１０】
本願の第４の発明は、複数の入力ポートと出力ポートを有するクロスバスイッチが多段構成されたシステムにおけるクロスバスイッチの調停制御方式において、前記クロスバスイッチはトランザクション発行元のプロセッサ／ＩＯノード番号と前記トランザクション転送先のプロセッサ／ＩＯノード番号で索引すると出力ポート番号とクロスバスイッチ調停時の優先度を出力するルーティングテーブルと、前記入力ポートから前記トランザクションが入力されると前記トランザクションの前記発行元のプロセッサ／ＩＯノード番号と前記転送先のプロセッサ／ＩＯノード番号に基づき前記ルーティングテーブルから前記出力ポート番号と前記優先度を取り出すセレクタと、前記出力ポート番号に対応した調停回路であって取り出した前記優先度に応じた調停処理を行う前記調停回路を含んで構成されることを特徴とする。
【００１１】
本願の第５の発明は、第４の発明の前記調停回路は、前記優先度に対応した調停獲得比率で前記複数の入力ポートからの前記トランザクションを選択することを特徴とする。
【００１２】
本願の第６の発明は、第４または第５の発明の前記優先度は、前記出力ポートから出力される前記複数の入力ポートからの前記トランザクションのスループットが均等になるように割り付けられることを特徴とする。
【００１３】
「作用」
本発明のクロスバスイッチの調停制御方式は、クロスバスイッチを通過する際に、ルーティングテーブルを参照し、その情報に基づいてルーティングされる機能を有し、予めルーティングテーブル内に調停の優先度を設定しておく事で、クロスバスイッチの調停に際し、ルーティングテーブルを索引して得られた重みを考慮して調停を行う事により、クロスバスイッチを通過する回数の多い経路のトランザクションの、経路上の各クロスバスイッチでの調停優先度を上げる事で、クロスバスイッチを通過する回数の多い経路のトランザクションが、クロスバスイッチを通過する回数の少ない経路のトランザクションに対する相対的な、スループットの低下を防ぐ事が可能となる事を特徴とする。
【００１４】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１５】
図１は本発明の多段クロスバの調停制御方式に係わるクロスバーＬＳＩを用いた多段クロスバシステムの一実施の形態を示すブロック図である。
【００１６】
図１を参照すると、多段クロスバシステムは、６つのクロスバーＬＳＩであるＬ０〜Ｌ５と６つのプロセッサ／ＩＯノードであるＮ０〜Ｎ５からなっている。
【００１７】
クロスバーＬＳＩには４組の入出力ポートであるポート＃０，ポート＃１，ポート＃２，ポート＃３を有し、入力ポートからトランザクションとして、トランザクション発行元のプロセッサ／ＩＯノード番号と、トランザクション転送先のプロセッサ／ＩＯノード番号と、転送データを入力し、クロスバーＬＳＩ内部に有しているルーティングテーブルの情報に従って、出力ポートへトランザクションを出力する機能を有し、システム規模によりクロスバーＬＳＩを複数接続することで、より大きなクロスバスイッチを構成する事が出来る。
【００１８】
図２は図１のクロスバーＬＳＩの内部構造を表しており、クロスバーＬＳＩには転送データを選択する為のデータセレクタ１１０〜１１３と、各ポートからのトランザクションを調停する調停回路１２０〜１２３と、トランザクションを転送する入力データ１４０〜１４３と、調停に使用される優先度（調停獲得比率）情報を保持するルーティングテーブル１３０〜１３３を有している。クロスバーＬＳＩは入力ポートからトランザクションを受付けた時、トランザクション発行元のプロセッサ／ＩＯノード番号と、トランザクション転送先のプロセッサ／ＩＯノード番号でルーティングテーブルを索引し、その結果から出力ポート番号を特定する。この時、ルーティングテーブルから出力ポート番号と共に、クロスバスイッチ調停時の優先度（Ｐｒｉｏｒｉｔｙ）も獲得し、出力ポート毎に対応した調停回路に対して調停要求を行う。複数の入力ポートから調停要求を受けた調停回路はルーティングテーブルから得た優先度に従って調停を行い、調停に勝ったトランザクションを選択し出力ポートへ出力する。
【００１９】
次に、本発明の実施の形態の動作について図面を参照して説明する。
【００２０】
図３は、図１の動作説明図であり、図４は、図３のクロスバーＬＳＩに保持されたルーティングテーブルの設定状態の一例を示す図である。
【００２１】
ここで全てのプロセッサ／ＩＯノードからプロセッサ／ＩＯノード＃４へトランザクションを転送する場合の動作を説明する。ルーティングテーブルの設定に従うと、プロセッサ／ＩＯノード＃０からのトランザクションは、クロスバーＬＳＩ＃０、＃１、＃４を経由してプロセッサ／ＩＯノード＃４へ転送される。プロセッサ／ＩＯノード＃１からのトランザクションは、クロスバーＬＳＩ＃１，＃４を経由してプロセッサ／ＩＯノード＃４へ転送される。プロセッサ／ＩＯノード＃２からのトランザクションは、クロスバーＬＳＩ＃２，＃１，＃４を経由してプロセッサ／ＩＯノード＃４へ転送される。プロセッサ／ＩＯノード＃３からのトランザクションは、クロスバーＬＳＩ＃３，＃４を経由してプロセッサ／ＩＯノード＃４へ転送される。プロセッサ／ＩＯノード＃４からのトランザクションは、自Ｎｏｄｅから自Ｎｏｄｅへの転送であり存在しない。プロセッサ／ＩＯノード＃５からのトランザクションは、クロスバーＬＳＩ＃５，＃４を経由してプロセッサ／ＩＯノード＃４へ転送される。この時、プロセッサ／ＩＯノード＃３，＃５からのトランザクションは、クロスバーＬＳＩ＃４で１回のみ調停へ参加し、プロセッサ／ＩＯノード＃０，＃１，＃２からのトランザクションは、クロスバーＬＳＩ＃１で１回、クロスバーＬＳＩ＃４で１回の計２回調停へ参加する事になる。クロスバーＬＳＩ＃０のポート＃１を使用するプロセッサ／ＩＯノードがプロセッサ／ＩＯノード＃０しか存在しないため、出力ポート競合による調停は無い。クロスバーＬＳＩ＃２，＃３，＃５でも同様である。プロセッサ／ＩＯノード＃０，＃１，＃２からのトランザクションは、クロスバーＬＳＩ＃１のルーティングテーブルの設定により同確立で調停される為、各々１／３の確立で調停を勝取る事になる。クロスバーＬＳＩ＃１で調停を勝取ったプロセッサ／ＩＯノード＃０，＃１，＃２からのトランザクションは、クロスバーＬＳＩ＃４でプロセッサ／ＩＯノード＃３，＃５と調停を行うが、この時、プロセッサ／ＩＯノード＃０，＃１，＃２からのトランザクションは既にクロスバーＬＳＩ＃１でスループットが１／３に落ちている為、同確立でプロセッサ／ＩＯノード＃３，＃５と調停を行うと、発行元プロセッサ／ＩＯノードによりトランザクション転送時のスループットに差が生じてしまう。その為、クロスバーＬＳＩ＃４での調停は、プロセッサ／ＩＯノード＃０，＃１，＃２からのトランザクションが、プロセッサ／ＩＯノード＃３，＃５からのトランザクションに対して３倍の確立で調停を勝取れるようにルーティングテーブル内のＰｒｉｏｒｉｔｙを設定し調停を行う。その結果、クロスバーＬＳＩ＃４からプロセッサ／ＩＯノード＃４への出力ポート＃２で見た場合、プロセッサ／ＩＯノード＃０，＃１，＃２，＃３，＃５からのトランザクションは均等に１／５の確立で調停を勝取る事になる。
【００２２】
本実施例より更に大きな構成で、クロスバ−ＬＳＩの通過個数に差がでる構成の場合も、あるクロスバ−ＬＳＩの出力ポートを通過する全プロセッサ／ＩＯノード発行のトランザクションが、クロスバ−ＬＳＩの出力ポートでの調停獲得確立が同じに成るようにルーティングテーブルのＰｒｉｏｒｉｔｙを設定する事で、最終的に転送先プロセッサ／ＩＯノードへ入力されるトランザクションは、全発行元プロセッサ／ＩＯノード間で均等の確立（スループット）になる。
【００２３】
各クロスバ−ＬＳＩの入出力ポートはＨＷ量の許す範囲内で増減可能であり、また、クロスバ−ＬＳＩの接続個数に制限は無い。
【００２４】
【発明の効果】
以上説明したように、本発明は、複数のクロスバスイッチを多段接続した構成のシステムにおいて、各ノード間でクロスバスイッチの通過回数が異なる場合でも、全てのノード間でトランザクションの転送能力を均一化する事が可能となり、スループットの偏りを解消することが可能となる効果がある。
【図面の簡単な説明】
【図１】本発明の多段クロスバの調停制御方式に係わるクロスバーＬＳＩを用いた多段クロスバシステムの一実施の形態を示すブロック図である。
【図２】図１のクロスバーＬＳＩの内部構造を示すブロック図である。
【図３】図１の動作説明図である。
【図４】図３のクロスバーＬＳＩに保持されたルーティングテーブルの設定状態の一例を示す図である。
【図５】多段構成のクロスバスイッチにおけるスループットを説明するための参考図である。
【符号の説明】
Ｌ０〜Ｌ５ クロスバーＬＳＩ
Ｎ０〜Ｎ５ プロセッサ／ＩＯノード
Ｌ３０〜Ｌ３５ クロスバーＬＳＩ
Ｎ３０〜Ｎ３５ プロセッサ／ＩＯノード
Ｌ５０〜Ｌ５３ クロスバーＬＳＩ
Ｎ５０〜Ｎ５７ プロセッサ／ＩＯノード
１１０〜１１３ データセレクタ
１２０〜１２３ 調停回路
１３０〜１３３ ルーティングテーブル
１４０〜１４３ 入力データ
Claims (6)
- 複数の入力ポートと出力ポートを有するクロスバスイッチが多段構成されたシステムにおけるクロスバスイッチの調停制御方法において、前記クロスバスイッチはトランザクション発行元のプロセッサ／ＩＯノード番号と前記トランザクション転送先のプロセッサ／ＩＯノード番号で索引すると出力ポート番号とクロスバスイッチ調停時の優先度を出力するルーティングテーブルを予め具備し、前記入力ポートから前記トランザクションが入力されると、前記トランザクションの前記発行元のプロセッサ／ＩＯノード番号と前記転送先のプロセッサ／ＩＯノード番号に基づき前記ルーティングテーブルから前記出力ポート番号と前記優先度を取り出し、取り出した前記出力ポート番号に対応した調停回路にて前記優先度に応じた調停処理を行うことを特徴とするクロスバスイッチの調停制御方法。
- 前記調停回路は、前記優先度に対応した調停獲得比率で前記複数の入力ポートからの前記トランザクションを選択することを特徴とする請求項１記載のクロスバスイッチの調停制御方法。
- 前記優先度は、前記出力ポートから出力される前記複数の入力ポートからの前記トランザクションのスループットが均等になるように割り付けられることを特徴とする請求項１または２記載のクロスバスイッチの調停制御方法。
- 複数の入力ポートと出力ポートを有するクロスバスイッチが多段構成されたシステムにおけるクロスバスイッチの調停制御方式において、前記クロスバスイッチはトランザクション発行元のプロセッサ／ＩＯノード番号と前記トランザクション転送先のプロセッサ／ＩＯノード番号で索引すると出力ポート番号とクロスバスイッチ調停時の優先度を出力するルーティングテーブルと、前記入力ポートから前記トランザクションが入力されると前記トランザクションの前記発行元のプロセッサ／ＩＯノード番号と前記転送先のプロセッサ／ＩＯノード番号に基づき前記ルーティングテーブルから前記出力ポート番号と前記優先度を取り出すセレクタと、前記出力ポート番号に対応した調停回路であって取り出した前記優先度に応じた調停処理を行う前記調停回路を含んで構成されることを特徴とするクロスバスイッチの調停制御方式。
- 前記調停回路は、前記優先度に対応した調停獲得比率で前記複数の入力ポートからの前記トランザクションを選択することを特徴とする請求項４記載のクロスバスイッチの調停制御方式。
- 前記優先度は、前記出力ポートから出力される前記複数の入力ポートからの前記トランザクションのスループットが均等になるように割り付けられることを特徴とする請求項４または５記載のクロスバスイッチの調停制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002240177A JP3716238B2 (ja) | 2002-08-21 | 2002-08-21 | クロスバスイッチの調停制御方法及びクロスバスイッチの調停制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002240177A JP3716238B2 (ja) | 2002-08-21 | 2002-08-21 | クロスバスイッチの調停制御方法及びクロスバスイッチの調停制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004078713A true JP2004078713A (ja) | 2004-03-11 |
| JP3716238B2 JP3716238B2 (ja) | 2005-11-16 |
Family
ID=32023029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002240177A Expired - Fee Related JP3716238B2 (ja) | 2002-08-21 | 2002-08-21 | クロスバスイッチの調停制御方法及びクロスバスイッチの調停制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3716238B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008541647A (ja) * | 2005-05-18 | 2008-11-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路及び集積回路上のネットワークにおける調停方法 |
| EP2031691A1 (en) * | 2007-08-30 | 2009-03-04 | Fujitsu Ltd. | RF switching circuit |
| US20100211720A1 (en) * | 2009-02-13 | 2010-08-19 | The Regents Of The University Of Michigan | Crossbar circuitry and method of operation of such crossbar circuitry |
| WO2011108174A1 (ja) * | 2010-03-05 | 2011-09-09 | パナソニック株式会社 | 中継器 |
| JP2012043363A (ja) * | 2010-08-23 | 2012-03-01 | Nec Corp | データ転送システム、スイッチ及びデータ転送方法プロセッサ間ネットワーク |
| US8255610B2 (en) | 2009-02-13 | 2012-08-28 | The Regents Of The University Of Michigan | Crossbar circuitry for applying a pre-selection prior to arbitration between transmission requests and method of operation of such crossbar circuitry |
| WO2012120769A1 (ja) * | 2011-03-09 | 2012-09-13 | パナソニック株式会社 | 中継装置、中継装置の制御方法、およびプログラム |
| US8549207B2 (en) | 2009-02-13 | 2013-10-01 | The Regents Of The University Of Michigan | Crossbar circuitry for applying an adaptive priority scheme and method of operation of such crossbar circuitry |
| US9514074B2 (en) | 2009-02-13 | 2016-12-06 | The Regents Of The University Of Michigan | Single cycle arbitration within an interconnect |
| CN108121685A (zh) * | 2017-08-07 | 2018-06-05 | 鸿秦（北京）科技有限公司 | 一种嵌入式多核cpu固件运行方法 |
-
2002
- 2002-08-21 JP JP2002240177A patent/JP3716238B2/ja not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4758476B2 (ja) * | 2005-05-18 | 2011-08-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路及び集積回路上のネットワークにおける調停方法 |
| JP2008541647A (ja) * | 2005-05-18 | 2008-11-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路及び集積回路上のネットワークにおける調停方法 |
| EP2031691A1 (en) * | 2007-08-30 | 2009-03-04 | Fujitsu Ltd. | RF switching circuit |
| US8230152B2 (en) * | 2009-02-13 | 2012-07-24 | The Regents Of The University Of Michigan | Crossbar circuitry and method of operation of such crossbar circuitry |
| US20100211720A1 (en) * | 2009-02-13 | 2010-08-19 | The Regents Of The University Of Michigan | Crossbar circuitry and method of operation of such crossbar circuitry |
| US10037295B2 (en) | 2009-02-13 | 2018-07-31 | The Regents Of The University Of Michigan | Apparatus and methods for generating a selection signal to perform an arbitration in a single cycle between multiple signal inputs having respective data to send |
| US9514074B2 (en) | 2009-02-13 | 2016-12-06 | The Regents Of The University Of Michigan | Single cycle arbitration within an interconnect |
| US8549207B2 (en) | 2009-02-13 | 2013-10-01 | The Regents Of The University Of Michigan | Crossbar circuitry for applying an adaptive priority scheme and method of operation of such crossbar circuitry |
| US8255610B2 (en) | 2009-02-13 | 2012-08-28 | The Regents Of The University Of Michigan | Crossbar circuitry for applying a pre-selection prior to arbitration between transmission requests and method of operation of such crossbar circuitry |
| JP2011229192A (ja) * | 2010-03-05 | 2011-11-10 | Panasonic Corp | 中継器 |
| US20120057467A1 (en) * | 2010-03-05 | 2012-03-08 | Panasonic Corporation | Relay device |
| US8670327B2 (en) | 2010-03-05 | 2014-03-11 | Panasonic Corporation | Relay device |
| JP4856790B2 (ja) * | 2010-03-05 | 2012-01-18 | パナソニック株式会社 | 中継器 |
| WO2011108174A1 (ja) * | 2010-03-05 | 2011-09-09 | パナソニック株式会社 | 中継器 |
| JP2012043363A (ja) * | 2010-08-23 | 2012-03-01 | Nec Corp | データ転送システム、スイッチ及びデータ転送方法プロセッサ間ネットワーク |
| US9195629B2 (en) | 2010-08-23 | 2015-11-24 | Nec Corporation | Data transfer system |
| WO2012120769A1 (ja) * | 2011-03-09 | 2012-09-13 | パナソニック株式会社 | 中継装置、中継装置の制御方法、およびプログラム |
| JP5036920B1 (ja) * | 2011-03-09 | 2012-09-26 | パナソニック株式会社 | 中継装置、中継装置の制御方法、およびプログラム |
| US9426099B2 (en) | 2011-03-09 | 2016-08-23 | Panasonic Intellectual Property Management Co., Ltd. | Router, method for controlling router, and program |
| CN108121685A (zh) * | 2017-08-07 | 2018-06-05 | 鸿秦（北京）科技有限公司 | 一种嵌入式多核cpu固件运行方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3716238B2 (ja) | 2005-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006793B1 (ko) | 패킷 스위치 다중 대기행렬 NxM 스위치 노오드 및 처리 방법 | |
| EP0334954B1 (en) | Layered network | |
| US5592610A (en) | Method and apparatus for enhancing the fault-tolerance of a network | |
| JPS60500934A (ja) | 自己方路指定交換ネツトワ−ク | |
| JP6481427B2 (ja) | 演算処理装置，情報処理装置，及び情報処理装置の制御方法 | |
| KR20030051406A (ko) | 메모리 시스템, 처리 시스템 및 메모리 시스템 내 사용 방법 | |
| JP2002508100A (ja) | 異なるデータ転送速度での共用メモリへのアクセスを制御するパケット・ルーティング・スイッチ | |
| US7512729B2 (en) | Method and apparatus for a high efficiency two-stage rotating priority arbiter with predictable arbitration latency | |
| JP2004078713A (ja) | クロスバスイッチの調停制御方法及びクロスバスイッチの調停制御方式 | |
| WO2020087742A1 (zh) | 用于实现卷积运算的处理元件、装置和方法 | |
| US9185026B2 (en) | Tagging and synchronization for fairness in NOC interconnects | |
| JP2005516508A5 (ja) | ||
| JP3492852B2 (ja) | ネットワークメッセージルート指定装置のための待ち時間短縮及びルート裁定方法 | |
| US9195629B2 (en) | Data transfer system | |
| CN111901257A (zh) | 一种交换机、报文转发方法及电子设备 | |
| CN107018071B (zh) | 一种基于“包-电路”交换技术的路由模式切换配置器 | |
| US6801978B2 (en) | Crossbar system with increased throughput | |
| JPH0767113B2 (ja) | 自己操舵ネットワーク | |
| CN112988651B (zh) | 计算系统、计算处理器和数据处理方法 | |
| Zeng et al. | A performance enhanced dual-switch Network-on-Chip architecture | |
| JP2003337805A (ja) | マルチプロセッサシステムおよびデータ転送方法 | |
| US20240152477A1 (en) | Distributed arbitration for shared data path | |
| US10990408B1 (en) | Place and route aware data pipelining | |
| Salisbury et al. | Distributed, dynamic control of circuit-switched banyan networks | |
| JP3667504B2 (ja) | 調停回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040423 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050829 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |