JP2004077638A

JP2004077638A - プラズマ表示装置の駆動方法

Info

Publication number: JP2004077638A
Application number: JP2002235494A
Authority: JP
Inventors: Atsushi Kubota; 窪田　淳
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-08-13
Filing date: 2002-08-13
Publication date: 2004-03-11
Anticipated expiration: 2022-08-13
Also published as: JP4697377B2

Abstract

【課題】高コントラストの表示と、低消費電力駆動を実現することができるプラズマ表示装置の駆動方法を提供する。
【解決手段】各サブフィールドＳＦ１〜ＳＦ８は、消去・アドレス期間ＥＡとサスティン期間Ｓとで構成され、３サブフィールドごとにリセット印加期間Ｒが挿入される。この駆動方法は、駆動制御部がリセットパルスＲＰを３サブフィールドに１回の間隔で表示パネルに印加するようタイミング制御することで実現され、表示期間全体に対してリセット放電の回数が平均的に低減される。リセット放電の間隔が開いても画素領域は放電に支障をきたすほど不活性化されないので、ちらつきなどを生じて表示品質が低下する心配はない。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、交流プラズマ放電を利用して表示を行うプラズマ表示装置の駆動方法に関する。
【０００２】
【従来の技術】
プラズマディスプレイ（ＰＤＰ：Ｐｌａｓｍａ　Ｄｉｓｐｌａｙ　Ｐａｎｅｌ）　は、従来、テレビジョン受像機やコンピュータ用ディスプレイにおいて広く用いられてきた陰極線管（ＣＲＴ：Ｃａｔｈｏｄｅ−Ｒａｙ　Ｔｕｂｅ）では実現が難しいとされる薄型・大画面化が可能なディスプレイとして注目されており、既に４０インチ以上の大型ディスプレイが製品化されている。
【０００３】
ＰＤＰの表示パネルは、図１０に示したように、２枚のガラス基板１０１，１０２が隔壁で仕切られた放電空間を介して対向する構造をとる。そのうち、表示面側に位置する前面ガラス基板１０１の対向面側には、維持電極１０７（１０７Ｘ，１０７Ｙ）が対をなして配列され、背面ガラス基板側には、維持電極１０７と交差する方向にアドレス電極１０３が配列されている。これら維持電極１０７とアドレス電極１０３とが交差する放電領域は各画素に対応しており、画素同士を画定するために放電空間に隔壁１０５が設けられている。また、各画素の放電領域には蛍光体１０６が塗布形成され、放電空間には放電ガスが充填されている。原理的には、電位差が放電開始電圧を超えた電極間では、その間の放電ガス中でプラズマ放電が生じるので、ＰＤＰでは、これを利用して発光表示や発光画素の選択を行うようになっている。そのうち、表示のための発光は対をなす維持電極１０７の間で行われる。すなわち、維持電極１０７Ｘ，１０７Ｙに電圧を印加すると、その間のガス中にプラズマ放電が生じて紫外線が放出され、これが蛍光体１０６に当たることで発光する。
【０００４】
また、表示画素の選択は、選択画素における維持電極とアドレス電極との間の放電により、その画素の壁電荷を蓄積あるいは消去することで行われる。図１１は、ｍ×ｎドットの画素が設けられたＰＤＰの電極構造を示す概略構成図である。対をなす維持電極１０７Ｘ，１０７Ｙが各ｎ本（Ｘ_１，Ｙ_１，Ｘ_２，Ｙ_２，…，Ｘ_ｎ，Ｙ_ｎ）、アドレス電極１０３Ａがｍ本（Ａ_１，Ａ_２，…，Ａ_ｍ）設けられており、維持電極１０７Ｘ，１０７Ｙの対とアドレス電極１０３Ａとが構成するマトリクスの交点にあたる領域が画素に対応している。よって、各画素のアドレスは、維持電極１０７Ｙとアドレス電極１０３Ａの行列で表現でき、（１，１）…（Ｙ_ｎ，Ａ_ｍ）というように一意に決定される。そのため、所定の画素領域に選択的に放電させるには、維持電極１０７Ｙ，アドレス電極１０３Ａの両方に電圧が印加されて初めて両電極間が放電開始電圧に達して放電するようにしておけばよい。このとき維持電極１０７Ｙ，アドレス電極１０３Ａの双方に印加する電圧の値は、重畳されるときのみ放電開始電圧を超えるような組み合わせで設定される。
【０００５】
画素ごとの発光制御は、通常３段階で行われ、各動作期間を動作内容にちなんでリセット期間，アドレス期間およびサスティン（放電維持）期間と呼ぶ。選択書き込み方式を例にとると、各期間中に画素を構成する３電極には、図１２に示したようなパルス電圧が印加される。
【０００６】
まず、リセット期間では、すべての維持電極１０７Ｘ，１０７ＹにリセットパルスＲＰ，消去パルスＥＰを印加する。例えば、装置自体が停止されていたり、前回の画像表示時にオフ（ＯＦＦ）表示画素であったりして、非点灯状態が続いた画素領域では、維持電極１０７の表面に、放電によって生じた不純物が堆積して不活性化が進行する。そこに印加されるリセットパルスＲＰは、比較的大きなパルスであり、不活性化された画素領域までも強制的に放電させるようになっている。これにより、不活性化の要因であった不純物が取り払われ、プライミング粒子の生成等によって画素領域が活性化される。本明細書では、このリセットパルスＲＰによる活性化のための放電をリセット放電と呼ぶ。
【０００７】
また、消去パルスＥＰは、リセットパルスＲＰに続いて印加される逆極性のパルスであり、リセット放電が終了したときに画素領域に残存する荷電粒子を再結合させ、電荷を画素領域内から消去するものである。これにより、オン（ＯＮ）表示画素とオフ表示画素との荷電粒子量の差、つまり電位の違いとして書き込まれていた以前の表示画面の画素情報が消去され、画面全体が均一な荷電状態となる。
【０００８】
次のアドレス期間では、表示パネル内の表示画素を選択する。すなわち、オン表示画素では放電によって壁電荷を蓄積させ、オフ表示画素ではリセット時の電荷のない状態のままとして２値状態を創る。そのためには、オン表示画素に対応する位置の維持電極１０７Ｙとアドレス電極１０３Ａに共にパルス電圧を印加し、その放電を制御する。
【０００９】
すなわち、維持電極１０７Ｙ（Ｙ_１，Ｙ_２，…，Ｙ_ｎ）に対しては順次走査パルスを印加して画素列を走査し、走査される列のｍ個の画素に対応するアドレス電極１０３Ａ（Ａ_１，Ａ_２，…，Ａ_ｍ）それぞれには、各画素のオン／オフのデータから生成されたアドレスパルスを、維持電極１０７Ｙ側の走査タイミングに合わせて印加してゆく（この場合はオン表示画素にパルス印加する）。この動作は、通常、データ書き込みと呼ばれ、こうしてアドレス期間では、オン表示画素にのみ放電が生じ、そこに選択的に壁電荷が蓄積される。この動作を通常、データ書き込みを呼ぶ。
【００１０】
次に、サスティン期間では、全画素の維持電極１０７の対に交流パルス（サスティンパルス）を印加する。この際にも、画素領域内の壁電荷がバイアスとしてはたらくため、壁電荷が残存するオン表示画素のみが選択的に放電開始電圧に達し、放電が発生・維持され、サスティン期間中、発光が継続される。
【００１１】
なお、選択消去方式は、動作原理は選択書き込み方式と同様であるが、リセット期間の放電によって全画素領域に壁電荷を一様に蓄積しておき、アドレス期間の放電によりオフ表示画素の壁電荷を消去するものである。
【００１２】
このように、ＰＤＰはディジタル信号に基づいたパルス発光により表示を行うようになっており、駆動方式としてはサブフィールド法が一般的に用いられる。サブフィールド法は、テレビジョン信号などの画像信号における１フィールドの表示画像をいくつかのサブフィールドに時分割し、発光期間の時間幅変調により階調を表す方式である。具体的には、１フィールドの表示期間（約１６．７ｍｓｅｃ）が、Ｎビットの画素データのビット桁に応じて重み付けされたＮ個のサブフィールド期間に分割される。なお、ここでいう画素データは、画素ごとの輝度情報を表している。つまり、Ｎ個のサブフィールド画像それぞれの発光期間の比率は２^ｋ（ｋ＝０〜Ｎ−１）であり、一般的には２^ｋ回（ｋ＝０〜Ｎ−１）のパルス発光を行うようになっている。ＰＤＰでは、これらのサブフィールド毎に上述した一連のシーケンスを繰り返すようになっている。これを画素ごとに見ると、画素データの各桁の「１」，「０」のビット値に対応させてサブフィールド毎にオン／オフが制御され、その重ね合わせによって適正な輝度階調による表示が行われる。例えば、画素データが８ビットの場合、図１３に示したように、１フィールドはサブフィールドＳＦ１〜ＳＦ８に分割される。また、各サブフィールドＳＦ１〜ＳＦ８のサスティン期間における発光回数は順に２^０（１），２^１（２），２^２（４），…，２^７（１２８）回に設定されており、この８つのサブフィールドのオン／オフを組み合わせることで、１フィールドにおいて０〜２５５回の各回数で画素を点灯させることができる。その結果、２５６階調の表示が行われる。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述の表示方法では、サブフィールドの開始時に常にリセット放電を起こすようになっていたため、１フィールドにサブフィールド数（通常６〜１２回）だけサスティン放電とは別の放電光が生じることで、輝度レベル全体が引き上げられるという問題があった。この結果、特に黒レベル近傍の輝度成分が本来の黒色よりも明るくなり、いわゆる「黒浮き」が生じてしまい、またコントラストの低下を招いていた。さらに、このリセットパルスＰ１は比較的高圧であるため、消費電力を大きく増大させるという問題もあった。
【００１４】
本発明はかかる問題点に鑑みてなされたもので、その目的は、高コントラストの表示と、低消費電力駆動を実現することができるプラズマ表示装置の駆動方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明のプラズマ表示装置の駆動方法は、原画像または分割画像を単位とする印加条件に基づいて複数の電極のいずれかに画素領域を活性化させるための放電電圧を印加するようにしたものである。
【００１６】
本発明のプラズマ表示装置の駆動方法では、リセット放電は、分割画像の表示のたびごとに行われるのではなく、原画像または分割画像を単位とする印加条件が満足されるときに行われる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１８】
〔第１の実施の形態〕
図１は、本発明の第１の実施の形態に係るプラズマ表示装置の駆動方法を示すシーケンスである。ここでは、一例として、１フィールドの画像を８サブフィールドに時分割変調する（２５６階調で表示する）場合について説明するものとし、それぞれサブフィールドＳＦ１〜ＳＦ８からなるフィールドＦ１，Ｆ２の連続する２フィールドを図示している。また、駆動させるプラズマ表示装置の表示パネルは一般的な３電極構造としてよく、一画面分の画像を表示するための基本的な駆動方式は従来と同様とする。
【００１９】
すなわち、サブフィールド単位の画面表示は、図２に走査電極の駆動波形で示したように、次の手順で行われる。まず、活性化のために全画素領域にリセットパルスＲＰを印加してリセット放電させておく。その後、消去パルスＥＰを印加して放電させ、画素領域内に残存する前回表示時の電荷をすべて消去する。さらに、走査電極に走査パルスＳＰ（アドレス電極にはアドレスパルス）を印加して放電させ、オン表示の画素領域に選択的に電荷を蓄積させることでデータ書き込みを行う。その上で、全画素領域に一斉にサスティンパルスＳＵＳを印加し、オン表示画素表示用の放電発光を行う。
【００２０】
ただし、リセットパルスＲＰだけは、サブフィールド画像の２以上の所定数を表示するたびごとに（例えば３サブフィールドごとに）印加するようになっており、このリセットパルスＲＰを印加する期間をリセット印加期間Ｒとしている。そもそも、リセット放電が必要とされるのは、放電しない非点灯状態が続いた画素領域では、前回の放電時に生じた不純物が電極上に堆積することや、放電の種となるプライミング粒子が経時的に減少することなどによって、徐々に放電を起こし難くなってゆくためである。こうした画素領域に突如、通常の駆動パルスを印加しても、放電しなかったり、十分に放電させることができなかったりして、表示ミスを招いてしまう。そこで、従来では、新たなサブフィールド画像の表示のたびごとにリセットパルスを印加し、放電により画素領域内を再活性化させるようになっていた。一方、本発明の発明者は、近年におけるプラズマ表示装置の表示パネル構造の改良や駆動パルス波形の工夫により、従来ほど頻繁にリセット放電を施さなくとも放電発光が円滑に行われることを確認している。そこで、本実施の形態では、不必要な放電を省略すべく、リセットパルスＲＰを印加する間隔を従来よりも開けるようにしている。
【００２１】
なお、消去パルスＥＰの印加期間、走査パルスＳＰを印加するデータ書き込み期間（アドレス期間）は、従来どおり、どのサブフィールドでも一定に設けられ、これらをまとめて消去・アドレス期間と呼ぶことにする。また、サスティンパルスＳＵＳの印加期間をサスティン期間Ｓとするが、その期間長さは、従来どおりサブフィールドによって異なっており、例えばサブフィールドの時系列に従い、２進数の輝度データのビット桁に比例して長くなってゆくように設定されている。
【００２２】
したがって、本実施の形態の駆動方法では、各サブフィールドは消去・アドレス期間ＥＡとサスティン期間Ｓとで構成され、所定数のサブフィールド画像を表示する（ここでは３サブフィールド）ごとにリセット印加期間Ｒが挿入されるようになっている。例えば、図１の場合では、フィールドＦ１においてリセット印加期間ＲをサブフィールドＳＦ１，ＳＦ４，ＳＦ７の前に設けるものとすると、フィールドＦ２においては、引き続きリセット印加期間Ｒが３サブフィールドごと、つまりサブフィールドＳＦ２，ＳＦ５，ＳＦ８の前に設定される。
【００２３】
なお、こうした駆動方法は、プラズマ表示装置において各種パルスの印加タイミングを制御する駆動制御部に、リセットパルスＲＰを３サブフィールドに１回の間隔で表示パネルに印加するようタイミング制御させることで実現できる。
【００２４】
これにより、表示期間全体に対してリセット放電の回数が平均的に低減され、リセット放電が表示輝度に与える影響が軽減される。よって、表示画像のコントラストが従来よりも向上する。また、リセット放電の間隔が開いても画素領域は放電に支障をきたすほど不活性化されないので、ちらつきなどを生じて表示品質が低下する心配はない。
【００２５】
このように本実施の形態によれば、各サブフィールドを消去・アドレス期間ＥＡとサスティン期間Ｓとで構成し、サブフィールド間に２サブフィールド以上の長さの所定間隔でリセット印加期間Ｒを挿入するようにしたので、プラズマ表示装置は、画素領域の不活性化が防止された状態で不必要な放電を省いて駆動される。よって、良好なコントラストで表示することができると共に消費電力を削減することができる。また、リセット印加期間Ｒが表示期間全体に占める割合は、従来のリセット期間よりも少なくなっている。この期間短縮分をサスティン期間に充てることにより、輝度の向上が見込める。
【００２６】
［変形例］
上記第１の実施の形態では、リセットパルスＲＰを印加する時間的位置をサブフィールドの数による一定間隔で決めるようにしたが、それ以外に１フィールド内における特定のサブフィールドの前に設定するようにしてもよい。本変形例は、こうしたリセット印加期間Ｒのタイミング設定方法に係り、図３，図４がその具体例である。図３は、第２サブフィールドＳＦ２の開始前にリセットパルスＲＰを印加するものであり、図４は、第２サブフィールドＳＦ２，第４サブフィールドＳＦ４それぞれの開始前にリセットパルスＲＰを印加するものである。このように、どのサブフィールドの前でリセット放電を起こすかを決めておく方法でも、適切な間隔で駆動期間中にリセット印加期間Ｒを分散させることができる。また、そのほかの変形例としては、偶数番目または奇数番目のサブフィールドの開始前にリセットパルスＲＰを印加する方法などが考えられる。
【００２７】
引き続き、その他の実施の形態について説明する。なお、以下に説明する駆動方法では、上記第１の実施の形態と同様、各サブフィールドは消去・アドレス期間ＥＡとサスティン期間Ｓとで構成されていることを前提とする。したがって、以降では、第１の実施の形態と同様の要素には同一の符号を付して、その説明を適宜省略する。
【００２８】
〔第２の実施の形態〕
図５は、第２の実施の形態に係る駆動方法を示すシーケンスである。ここでは、リセットパルスＲＰを、所定数のフィールド（Ｆ１，Ｆ２，…）の表示期間が経過するごとに印加するようになっており、３フィールドごとにリセットパルスＲＰを印加するリセット印加期間Ｒを設ける場合を図示している。前述のように、活性化処理の間隔が数フィールド期間開いたとしても、現状の表示パネルでは放電できなくなるということがなく、むしろ、このようにして実際に放電動作に支障が出てくる程度まで不活性化が進行した画素領域が発生するときにリセット放電を行うほうが、適切で無駄のない活性化処理ができる。なお、ここでは一例として３フィールドごとにリセット放電を行うようにしたが、リセット印加期間Ｒのタイミング設定は放電動作に支障が出ない範囲において適宜に行ってよい。本実施の形態におけるその他の作用・効果は、第１の実施の形態と同様である。
【００２９】
〔第３の実施の形態〕
図６は、第３の実施の形態に係る駆動方法を示すシーケンスであり、図７は、この駆動方法が実現可能なプラズマ表示装置の構成図を示している。ここでは、表示駆動中に、所定数のサブフィールドにわたって同一の画素が連続して非点灯状態をとる（ＯＦＦ表示である）場合に、次回のサブフィールドの開始前にリセットパルスＲＰを印加するようになっている。
【００３０】
そのため、本実施の形態では、装置の駆動系にリセット制御部３６が設けられる。リセット制御部３６は、消灯期間が所定数のサブフィールド期間に達する画素の有無を検出する機能を有している。この画素の検出は、例えばサブフィールドごとのビットプレーン形式でメモリ３１に格納される画像データＤＶを取り込み、これを基にして行われる。ここで画素データＤＶは、輝度を表すディジタルデータであり、こうした一定条件に合う画素を数える動作は、例えばプログラム上で実現することが可能である。また、所定期間中消灯される画素がある場合、リセット制御部３６は、制御部３５にリセット開始信号Ｓｒを送出するようになっている。
【００３１】
制御部３５は、通常の駆動制御とは別に、リセット開始信号Ｓｒが入力された場合には、リセット制御部３６が画素の検出対象として用いたサブフィールドの終了（サスティンパルスＳＵＳの印加終了）後、次のサブフィールドの開始（消去パルスＥＰの印加）前に、表示パネル３３にリセットパルスＲＰを印加するようにサスティンドライバ３４を制御する。なお、リセット制御部３６以外の構成要素は、リセット印加期間Ｒ以外の期間に、本発明の実施の形態における通常の駆動動作、消去，アドレスおよびサスティンの一連の動作を行うようになっている。
【００３２】
次に、本実施の形態に係る駆動方法を、装置の動作とあわせて説明する。なお、以下では、一例として、消灯画素の検出基準とする期間を２サブフィールドとしておく。
【００３３】
画像データＤＶは、ＴＶ信号などの外部入力される映像信号に対し、装置内部でＡ／Ｄ変換を施して得られたものであり、次々にメモリ３１に格納される。このときの画像データＤＶは、図８のように、各画素に対応するビットデータとしてサブフィールドＳＦ１〜ＳＦ８ごとに格納され、さらに、データドライバ３２およびリセット制御部３６に入力される。
【００３４】
次に、リセット制御部３６は、時系列的に前後するサブフィールドの組（ＳＦ１，ＳＦ２）〜（ＳＦ７，ＳＦ８）について順次、「この２サブフィールド期間に、連続して消灯される画素があるかないか」を判定する。この判定は、少なくとも判定対象とするサブフィールドの組のさらに次のサブフィールドを表示する前に行うものであり、例えば、最初のサブフィールドＳＦ１を表示する前に、すべてのサブフィールドの組（ＳＦ１，ＳＦ２）〜（ＳＦ７，ＳＦ８）について判定を行い、そのフィールドの表示期間におけるリセットパルスＲＰの印加タイミングのすべてを予め決定しておいてもよい。
【００３５】
判定手法はどのようなものであってもよいが、具体的には、次のようなものである。例えば、サブフィールドの組（ＳＦ４，ＳＦ５）について判定を行う場合を考える。それぞれのサブフィールドＳＦ４，ＳＦ５の画像は図６のようなものであり、その画像データＤＶは、概念的に図９に示したようなビットプレーンを構成している。ただし、通常の画像データＤＶでは、点灯（オン表示）画素に「１」が、非点灯（オフ表示）画素に「０」が与えられるが、同図ではその反対になっている。すなわち、ここでは、まず画像データＤＶの値をビットプレーンごと反転させ、オフ表示画素を「１」、オン表示画素を「０」とする。次に、サブフィールドＳＦ４，ＳＦ５の反転データを画素ごとに加算し、ビットマトリクスＢＭを得る。ビットマトリクスＢＭでは、もし、連続するサブフィールドＳＦ４，ＳＦ５にて立て続けにオフ表示となる画素があれば、それは値が「２」となる画素として検出される。よって、次に、ビットマトリクスＢＭのうち「２」である画素の有無を調べる。
【００３６】
「２」である画素があれば、このサブフィールドの組（ＳＦ４，ＳＦ５）の次のサブフィールドＳＦ６の表示前にリセットパルスＲＰを印加するように制御を行う。すなわち、リセット制御部３６は、制御部３５にリセット開始信号Ｓｒを送出する。制御部３５は、リセット開始信号Ｓｒを受けると、サブフィールドＳＦ５の表示期間の終了後、サスティンドライバ３４が表示パネル３３にリセットパルスＲＰを印加するよう制御してから、サブフィールドＳＦ６のための駆動制御に入る。なお、前述のように、リセット制御部３６は、リセット開始信号Ｓｒとして、１フィールド分のリセットタイミング情報を制御部３５に送出するようにしてもよい。制御部３５は、こうしたリセット制御部３６からの通知によって通常のサブフィールド駆動の間にリセットパルスＲＰを印加して、リセット動作と通常の駆動動作とを整合させるようにタイミング制御を行う。
【００３７】
制御部３５は、サブフィールド画像を所定期間表示し終えると、次回のサブフィールドに対しリセット開始信号Ｓｒを受けている場合にはリセット動作に入るように制御を行うが、そうでない場合は、次のサブフィールド画像のためにデータドライバ３２，サスティンドライバ３４に対し、一連の駆動制御を行う。
【００３８】
リセット放電では、どの画素領域も同じように活性化され、前回までの表示による経時的影響がないので、次のサブフィールド画像がどのようなものであっても確実に表示される。この例では、サブフィールドＳＦ６の画像データＤＶは全白となっているが、放電発光を全画素領域にて安定的に生じせしめ、これを忠実に表示することができる。
【００３９】
こうしたリセット放電の後、または、制御部３５がリセット開始信号Ｓｒを受けなかった場合には、第１の実施の形態に説明したシーケンスどおりの通常駆動により、１サブフィールドの画像表示を行う。まず、サスティンドライバ３４が、消去パルスＥＰを表示パネル３３に印加する。次に、データドライバ３２は、メモリ３１から入力される画像データＤＶを基にアドレスパルスを生成し、サスティンドライバ３４が走査パルスＳＰを印加するタイミングと同期するようにして表示パネル３３に印加する。これにより、画像データＤＶに応じたオン／オフの情報が、表示パネル３３の各画素領域に書き込まれる。さらに、サスティンドライバ３４が、表示パネル３３にサスティンパルスＳＵＳを所定期間持続的に印加する。このとき、先にオン表示画素に選択された画素領域のみが放電発光し、画像を表示する。
【００４０】
このようにして、２サブフィールド期間連続して点灯されない画素領域が生じた場合のサブフィールド間にのみ、リセット印加期間Ｒを挿入する表示駆動が行われる。
【００４１】
このように本実施の形態によれば、リセット制御部３６が、所定数のサブフィールド（具体的には２サブフィールド）にわたって連続してオフ表示となる画素があるか否かを判断し、そのような画素があった場合には、制御部３５の制御によって、次回のサブフィールドの開始前にリセット印加期間Ｒを挿入するようにしたので、少なくとも１つ以上の画素領域において、２サブフィールド期間の放電休止により不活性化が進行したとみなされるときにのみリセット放電が施される。よって、不活性化の進行度合いに応じて表示パネル３３にリセット放電を施すことができ、より適切なタイミングでリセット動作を行うように駆動制御をなすことができる。その他の効果は、第１の実施の形態と同様である。
【００４２】
［変形例］
上記第３の実施の形態では、「所定数のサブフィールドにわたって連続して非点灯状態をとる画素があるか否か」という判断条件によってリセットパルスＲＰを印加するかどうかを決めるようにしたが、画素のオン／オフを不活性化の指標とする方法は、これだけではない。例えば、「連続して非点灯状態をとる画素が所定数以上であるか否か」という条件もまた、画素領域を再活性化するきっかけとなり得る。それも、判定対象とする期間は、第３の実施の形態のように複数のサブフィールドと定めてもよいが、１サブフィールド期間としてもよい。つまり、直前のサブフィールドにおける放電状態によってリセット処理を施すか否かを判断するのである。よって、本変形例では、この直前のサブフィールドにおいて、非点灯画素が所定数以上であるかどうかを基にリセット放電を施す駆動方法について説明する。なお、ここでも図６，図７を用いて説明することにする。
【００４３】
この場合には、リセット制御部３６は、オフ表示画素がいくつあるかを検出し、この画素数と予め設定された所定数とを比較することでリセット放電を行うか否かを判定する。この動作を、メモリ３１から新たに表示するサブフィールドの画像データＤＶが入力されるたびごとに行う。ないしは、サブフィールドＳＦ１〜ＳＦ８の全てについて予め判定しておき、どのサブフィールドの前でリセットパルスＲＰを印加するかという情報をまとめて制御部３５に出力してもよい。
【００４４】
例えば、リセット制御部３６は、サブフィールドＳＦ４のオフ表示画素は所定数に達していないことを判別すると、リセット開始信号Ｓｒを出力しない。よって、制御部３５は、そのままサブフィールドＳＦ４に対して通常の駆動制御を行う。リセット制御部３６は、引き続きサブフィールドＳＦ５の画素データＤＶの判定を行う。このサブフィールドＳＦ５では、オフ表示画素の数が所定数を超えると判定され、リセット制御部３６は、リセット開始信号Ｓｒを制御部３５に出力する。制御部３５は、リセット開始信号Ｓｒに基づき、サブフィールドＳＦ５の表示期間の終了後、表示パネル３３にリセットパルスＲＰを印加するよう制御する。その一方、リセット制御部３６は、次のサブフィールドＳＦ６のオフ表示画素が所定数に達するか否かを判別する。このようにして、リセット制御部３６により、各サブフィールドの画素状態に対する判定が次々と下され、これに基づいてリセット印加期間Ｒのタイミングが設定される。
【００４５】
なお、本発明は、上記実施の形態およびその変形例に限定されず、種々の変形実施が可能である。例えば、上記第３の実施の形態の変形例において述べたように、リセット放電のタイミング設定のための判定条件は、これら第３の実施の形態およびその変形例だけに限定されるものではない。判定対象とする期間の長さと、判定基準を非点灯画素の有無とするのか、非点灯画素の数の多さとするのかといった基準内容の組み合わせで、条件は任意に設定が可能である。そのほかに基準内容のバリエーションを挙げると、所定数のサブフィールドを対象として判定を行う場合に、非点灯画素の数をサブフィールドそれぞれ独立に数えるのか、第３の実施の形態に説明したように、同一画素がその期間連続して非点灯状態をとるかどうかをみるのか等がある。こうした設定条件の違いにより、判定結果は異なってくる。
【００４６】
【発明の効果】
以上説明したように本発明に係るプラズマ表示装置の駆動方法によれば、原画像または分割画像を単位とする印加条件に基づいて複数の電極のいずれかに画素領域を活性化させるための放電電圧を印加するようにしたので、リセット放電は、分割画像の表示のたびごとに行われるのではなく、原画像または分割画像を単位とする印加条件が満足されるときに行われるので、必要に応じて画素領域を活性化する駆動制御が行われる。したがって、画素領域の不活性化を防止しつつも不必要な放電を省くことができ、表示品質を落とさずに良好なコントラストで画像を表示することが可能となる。また、消費電力を削減することが可能となる。さらに、除かれたリセット放電の期間をサスティン期間に充てることで、輝度の向上を図ることも可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るプラズマ表示装置の駆動方法を表す駆動シーケンスである。
【図２】図１に示した駆動方法におけるサブフィールド単位の駆動方法を示す電圧波形図である。
【図３】図１に示した駆動方法の変形例を表す駆動シーケンスである。
【図４】図１に示した駆動方法の変形例を表す駆動シーケンスである。
【図５】第２の実施の形態に係るプラズマ表示装置の駆動方法を表す駆動シーケンスである。
【図６】第３の実施の形態に係るプラズマ表示装置の駆動方法を表す駆動シーケンスである。
【図７】図６に示した駆動方法を実現するためのプラズマ表示装置の構成図である。
【図８】図６に示した駆動方法におけるリセットパルス印加タイミングの判定手法を、具体的に説明するための図である。
【図９】図６に示した駆動方法におけるリセットパルス印加タイミングの判定手法を、具体的に説明するための図である。
【図１０】従来のプラズマ表示装置の構成を示す斜視図である。
【図１１】図１０に示したプラズマ表示装置における電極構造を示す構成図である。
【図１２】図１０に示したプラズマ表示装置に印加される電圧波形を示す図である。
【図１３】図１０に示したプラズマ表示装置の一般的な駆動方法を表す駆動シーケンスである。
【符号の説明】
Ｆ１，Ｆ２…フィールド、ＳＦ１〜ＳＦ８…サブフィールド、ＲＰ…リセットパルス、ＥＰ…消去パルス、ＳＰ…走査パルス、ＳＵＳ…サスティンパルス、Ｒ…リセット印加期間、ＥＡ…消去−アドレス期間、Ｓ…サスティン期間、３１…メモリ、３２…データドライバ、３３…表示パネル、３４…サスティンドライバ、３５…制御部、３６…リセット制御部。

Claims

各画素領域が複数の電極を含んで構成されており、一原画像を複数の分割画像に時分割変調して輝度階調を制御するようにしたプラズマ表示装置の駆動方法であって、
前記原画像または分割画像を単位とする印加条件に基づいて前記複数の電極のいずれかに画素領域を活性化させるための放電電圧を印加する
ことを特徴とするプラズマ表示装置の駆動方法。
原画像の所定数を表示するたびごとに、前記放電電圧を印加する
ことを特徴とする請求項１記載のプラズマ表示装置の駆動方法。
前記分割画像の２以上の所定数を表示するたびごとに、前記放電電圧を印加する
ことを特徴とする請求項１記載のプラズマ表示装置の駆動方法。
原画像の表示期間内において、前記分割画像の所定のものを表示する前にのみ前記放電電圧を印加する
ことを特徴とする請求項１記載のプラズマ表示装置の駆動方法。
原画像の表示期間内において、前記分割画像のうち表示順が偶数または奇数いずれかの画像の表示前にのみ、前記放電電圧を印加する
ことを特徴とする請求項４記載のプラズマ表示装置の駆動方法。
前記分割画像が非点灯画素に関する条件を満たす場合に、次の分割画像の表示前に前記放電電圧を印加する
ことを特徴とする請求項１記載のプラズマ表示装置の駆動方法。
前記条件は、前記分割画像に非点灯画素があることである
ことを特徴とする請求項６記載のプラズマ表示装置の駆動方法。
前記条件は、前記分割画像に所定数以上の非点灯画素がある
ことである
ことを特徴とする請求項６記載のプラズマ表示装置の駆動方法。
前記分割画像ごとに前記条件を満たすか否かを判断する
ことを特徴とする請求項６記載のプラズマ表示装置の駆動方法。
前記分割画像の連続する所定数を対象に前記条件を満たすか否かを判断する
ことを特徴とする請求項６記載のプラズマ表示装置の駆動方法。
前記分割画像の連続する所定数にわたり、同一の画素が非点灯状態をとるか否かを判断する
ことを特徴とする請求項１０記載のプラズマ表示装置の駆動方法。