JP2007025627A - プラズマディスプレイ装置及びその駆動方法本発明は、プラズマディスプレイ装置に関し、さらに詳細には、駆動時に発生する残像性（ａｆｔｅｒｉｍａｇｅ−ｇｅｎｅｒａｔｉｎｇ）誤放電を防止することができるプラズマディスプレイ装置及びその駆動方法に関する。 - Google Patents

プラズマディスプレイ装置及びその駆動方法本発明は、プラズマディスプレイ装置に関し、さらに詳細には、駆動時に発生する残像性（ａｆｔｅｒｉｍａｇｅ−ｇｅｎｅｒａｔｉｎｇ）誤放電を防止することができるプラズマディスプレイ装置及びその駆動方法に関する。 Download PDF

Info

Publication number
JP2007025627A
JP2007025627A JP2006042649A JP2006042649A JP2007025627A JP 2007025627 A JP2007025627 A JP 2007025627A JP 2006042649 A JP2006042649 A JP 2006042649A JP 2006042649 A JP2006042649 A JP 2006042649A JP 2007025627 A JP2007025627 A JP 2007025627A
Authority
JP
Japan
Prior art keywords
waveform
plasma display
falling
sustain
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006042649A
Other languages
English (en)
Inventor
Yun Kwon Jung
ユンクォン ジョン
Gun Su Kim
グンス キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2007025627A publication Critical patent/JP2007025627A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

【課題】プラズマディスプレイ装置及びその駆動方法を改善することにより、駆動時に生じる残像性誤放電を抑えることができるプラズマディスプレイ装置及びその駆動方法を提供する。
【解決手段】本発明のプラズマディスプレイ装置は、走査電極及び維持電極を含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極には第１の立下り波形を印加した後、第２の立下り波形を印加し、前記第１の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、を含む。
【選択図】図５ａ

Description

一般に、プラズマディスプレイ装置（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ａｐｐａｒａｔｕｓ）は、前面基板と背面基板の間に形成された隔壁により複数の単位セルをなすプラズマディスプレイパネルを含む。各セル内には、ネオン（Ｎｅ）、ヘリウム（Ｈｅ）またはネオン、又はヘリウムの混合気体（Ｎｅ＋Ｈｅ）などの主放電気体と、少量のキセノンを含む不活性ガスとが充填されている。高周波電圧により放電が発生すると、不活性ガスは、真空紫外線（Ｖａｃｕｕｍ Ｕｌｔｒａｖｉｏｌｅｔ ｒａｙｓ）を発生し、隔壁間に形成された蛍光体を発光させて画像を表示する。このようなプラズマディスプレイ装置は、薄型かつ軽量の構成を採用できるので、次世代表示装置として脚光を浴びている。
図１は、一般的なプラズマディスプレイパネルの構造を示す図である。
図１に示すように、プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）は、画像が表示される表示面としての前面基板１０１であって、走査電極１０２と維持電極１０３とが対をなして形成された複数の維持電極対が配列されている前面パネル１００と、背面を形成する背面基板１１１上に前記複数の維持電極対と交差する複数のアドレス電極１１３が配列されている背面パネル１１０とが、所定の間隔をあけて結合されてなる。
前面パネル１００は、１つの放電セルで相互放電を起こし且つセルの発光を維持するための走査電極１０２及び維持電極１０３、すなわち透明なＩＴＯ物質よりなる透明電極aと金属材質よりなるバス電極ｂとによって構成される走査電極１０２及び維持電極１０３の対を備える。走査電極１０２及び維持電極１０３は、放電電流を制限し、電極対間を絶縁させる１以上の誘電体層１０４によって覆われらる。さらに、誘電体層１０４上には、誘電体層１０４をプラズマによるスパッタリングから保護すると共に、放電開始電圧を低減して放電条件を容易にするために、酸化マグネシウム（ＭｇＯ）を蒸着した保護層１０５が形成される。
背面パネル１１０には、複数の放電空間、すなわち放電セルを形成させるためのストライプ状(stripe type)またはウェル状(well type)の隔壁１１２が平行に配列される。また、アドレス放電を行い放電セル内の不活性ガスが真空紫外線を発生させるようにする１以上のアドレス電極１１３が隔壁１１２に対して平行に配置される。背面パネル１１０の上面には、維持放電時に画像を表示するための可視光線を放出する赤色Ｒ、緑Ｇ、青色Ｂの蛍光体１１４が塗布される。アドレス電極１１３と蛍光体１１４との間には、アドレス電極１１３を保護するための誘電体層１１５が形成される。
このような構造のプラズマディスプレイパネルは、複数の放電セルがマトリクス状に配列されており、これら放電セルに所定のパルスを供給するための駆動回路を含む駆動部（図示せず）により駆動される。
図２は、従来のプラズマディスプレイ装置の画像を具現する方法を示す図である。
図２に示すように、プラズマディスプレイ装置は、１フレーム期間を放電回数の異なる複数のサブフィールドに分け、入力される映像信号の階調値にあたるサブフィールド期間に、プラズマディスプレイパネルを発光させることで画像を表示する。
各サブフィールドは、放電を均一に起こすためのリセット期間と、放電セルを選択するためのアドレス期間と、放電回数により階調を具現する維持期間とに分けられる。例えば、２５６階調で画像を表示しようとする場合、１／６０秒にあたるフレーム期間（１６．６７ｍｓ）は８つのサブフィールドに分けられる。
さらに、８つのサブフィールドのそれぞれは、リセット期間、アドレス期間及び維持期間に分けられる。ここで、維持期間は、各サブフィールドにおいて２ｎ（ｎ＝０,１,２,３,４,５,６,７）の割合で増加する。このように各サブフィールドにおける維持期間が変わることにより、画像の階調(Gray level)を表現するようになる。
このようなプラズマディスプレイ装置の駆動原理について説明すると、図３ａ及び図３ｂのようになる。
図３ａは、従来のプラズマディスプレイ装置の駆動波形を示す図である。
図３ａに示すように、プラズマディスプレイ装置は、全セルを初期化するためのリセット期間と、放電セルを選択するためのアドレス期間と、選択されたセルの表示放電を維持するための維持期間と、放電されたセル内の壁電荷を消去するための消去期間とに分けられて駆動される。
リセット期間のセットアップ期間では、すべての走査電極に立上りランプＲａｍｐ−ｕｐをなすセットアップ波形が同時に印加される。このセットアップ波形によって全画面の放電セル内では弱い暗放電(Dark Discharge)が起こる。このセットアップ放電によってアドレス電極と維持電極上には正極性の壁電荷が蓄積され、走査電極上には負極性の壁電荷が蓄積される。
リセット期間のセットダウン期間では、セットアップ期間においてセットアップ波形が印加された後、セットアップ放電の最高電圧レベルよりも低い電圧レベルから所定の負極性電圧レベルまで立ち下がる立下りランプＲａｍｐ−ｄｏｗｎをなすセットダウン波形が印加される。このセットダウン波形がセル内で微弱な消去放電を起こすことにより、走査電極に形成された余剰壁電荷を充分に消去させる。このセットダウン放電により、安定したアドレス放電を生じるに足る壁電荷が放電セル内に均一に残留する。
アドレス期間では、負極性波形をなす走査波形が走査電極に順次に供給されると共に、走査波形に同期してアドレス電極に正極性波形をなすアドレス波形が印加される。この走査波形とアドレス波形の電位差とリセット期間に生成された壁電圧とが加えられることにより、アドレス波形が印加される放電セル内ではアドレス放電が発生する。アドレス放電によって選択されたセル内には、維持波形の印加時に維持放電が発生するに足る壁電荷が形成される。維持電極には、アドレス期間中に、走査電極との電位差を減らして走査電極との間で生じる誤放電を抑えるために、正極性のバイアス電圧Ｖｚｂを有する波形が印加される。
維持期間では、走査電極と維持電極とに正極性の波形をなす維持波形Ｓｕｓが交互に印加される。アドレス放電によって選択されたセルでは、セル内の壁電圧と維持波形とが加えられることにより、各維持波形が印加される度に走査電極と維持電極との間で維持放電、すなわち表示放電が起こる。
維持期間では、走査電極と維持電極とに維持パルスｓｕｓが交互に印加される。アドレス放電によって選択されたセルでは、セル内の壁電圧と維持パルスが加えられることにより、各維持パルスが加えられる度に走査電極と維持電極との間で維持放電、すなわち表示放電が起こる。
維持放電が完了後、消去期間では、短パルス幅と低電圧レベルを有する消去波形Ｒａｍｐ−ｅｒｓが維持電極に供給され、全画面のセル内に残留している壁電荷を消去する。
次に、このような駆動波形により放電セル内に分布する壁電荷を図３ｂを参照して説明する。
図３ｂは、従来の駆動波形により放電セル内に分布する壁電荷を説明するための図である。
図３ｂを参照すると、リセット期間のセットアップ期間にはセットアップ波形が走査電極Ｙに印加され、維持電極Ｚ及びアドレス電極Ｘにはセットアップ波形より相対的に低い電位の波形が印加される。これにより、図３ｂの（ａ）の如く走査電極Ｙ上には負極性電荷が蓄積され、維持電極Ｚ及びアドレス電極Ｘ上には正極性の電荷が蓄積される。
その後、セットダウン期間では、セットダウン波形が走査電極Ｙに供給され、維持電極Ｚ及びアドレス電極Ｘには所定のバイアス電圧、好ましくはグランドレベルＧＮＤの電圧が供給及び維持されることで、図３ｂの（ｂ）の如くセットアップ期間に放電セル内に蓄積された余剰壁電荷の一部を消去させる。このような消去過程を通じて、それぞれの放電セル内における壁電荷分布が均一化される。
その後、アドレス期間では、図３ｂの（ｃ）の如く、走査電極Ｙに供給される走査波形とアドレス電極Ｘに印加されるアドレス波形とによってアドレス放電が発生する。
その後、維持期間では、図３ｂの（ｄ）の如く、走査電極Ｙと維持電極Ｚに維持波形が交互に印加されて維持放電が発生する。
一方、従来、セットダウン期間において、セットアップ期間中に走査電極Ｙとアドレス電極Ｘとの間に蓄積された壁電荷は消去され、走査電極Ｙと維持電極Ｚとの間に蓄積された壁電荷は残留する。
また、従来、Ｒ（Ｒｅｄ）、Ｇ(Ｇｒｅｅｎ)、Ｂ（Ｂｌｕｅ）の各セルが１つの単位ピクセル(pixel)を形成し、プラズマディスプレイパネルの駆動時に単位ピクセルのうち少なくとも１つのセルがターンオフ（ｔｕｒｎ ｏｆｆ）状態を維持すると、隣り合うセルの電荷（ｃｈａｒｇｅｄ ｐａｒｔｉｃｌｅ）が前記ターンオフ状態を維持するセルに拡散される。ここで、Ｒ(Ｒｅｄ)、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）の各セルが１つの単位ピクセル(Ｐｉｘｅｌ)を形成し、プラズマディスプレイパネルの駆動時に単位ピクセルのうち少なくとも１つのセルがターンオフ（ｔｕｒｎ ｏｆｆ）状態を維持すると、前記単位ピクセルは表示される画面で単色パターンを形成する。
単位ピクセルが単色パターンを形成するとき、ターンオフ状態が持続されるセルはターンオンになってはならない。しかし、セットダウン期間中に固着した壁電荷と隣り合うセルから拡散された電荷（ｃｈａｒｇｅｄ ｐａｒｔｉｃｌｅ）とにより、アドレス期間中に走査電極Ｙと維持電極Ｚとの間で誤放電が発生する。これを残像性誤放電と言う。従来のプラズマディスプレイ装置では、アドレス期間中に生じる残像性誤放電が次の維持期間に影響を及ぼし、維持放電が維持されることから、スポット発生の問題が生じる。
本発明は、上記問題点に鑑みなされたもので、その目的は、プラズマディスプレイ装置及びその駆動方法を改善することにより、残像性誤放電を抑えることができるプラズマディスプレイ装置及びその駆動方法及びその駆動方法を提供することにある。
また、本発明の他の目的は、プラズマディスプレイ装置及びその駆動方法を改善することにより、表示される単色パターンで生じるスポットを防止することがことができるプラズマディスプレイ装置及びその駆動方法を提供することにある。
また、本発明のまた他の目的は、プラズマディスプレイ装置及びその駆動方法を改善することにより、印加されるパルスにより生じる表示画面（ｓｃｒｅｅｎ）の歪みを防止することができるプラズマディスプレイ装置及びその駆動方法を提供することにある。
本発明のプラズマディスプレイ装置は、走査電極と維持電極とを含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極には、第１の立下り波形を印加した後、第２の立下り波形を印加し、前記第１の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、を含むことを特徴とする。
本発明の正極性の波形は、前記維持電極対に印加される維持波形と電圧レベルが同一であることを特徴とする。
本発明の第１の立下り波形と前記第２の立下り波形の最低電圧レベルは、負極性であることを特徴とする。
本発明の第１の立下り波形と前記第２の立下り波形の最低電圧レベルは、相異なることを特徴とする。
本発明は、第１の立下り波形の最低電圧レベルが前記第２の立下り波形の最低電圧レベルよりも高いことを特徴とする。
本発明の第１の立下り波形の最低電圧レベルの絶対値は、前記第２の立下り波形の最低電圧レベルの絶対値の３０％以下であることを特徴とする。
本発明は、リセット期間中において、前記走査電極に印加されるセットアップ波形の最高電圧レベルによって前記第１の立下り波形の最低電圧レベルが制御されることを特徴とする。
本発明の第１の立下り波形の最低電圧レベルは、−５０Ｖ以上、−１０Ｖ以下であることを特徴とする。
本発明の第１の立下り波形の幅は、１０μｓ以上、３０μｓ以下であることを特徴とする。
本発明の第１の立下り波形は、前記第２の立下り波形と同一の電圧源から供給されることを特徴とする。
本発明の第１の立下り波形は、少なくとも一つのサブフィールド期間に印加されることを特徴とする。
本発明の第２の立下り波形が印加される間に、前記維持電極は、グランド（ＧＮＤ）レベルに維持されることを特徴とする。
本発明は、リセット期間前に、前記維持電極対のうちいずれかの電極には、正極性の波形が印加され、他の電極には、前記正極性の波形とは逆極性の波形が印加されるプレリセット期間を含むことを特徴とする。
本発明のプレリセット期間を含むサブフィールドにおける前記第１の立下り波形の最低電圧レベルは、残りのサブフィールドのうち少なくとも一つのサブフィールドにおける前記第１の立下り波形の最低電圧レベルとは異なることを特徴とする。
本発明のプレリセット期間を含むサブフィールドにおけるセットアップ波形の最高電圧レベルは、残りのサブフィールドのうち少なくとも一つのサブフィールドにおけるセットアップ波形の最高電圧レベルとは異なることを特徴とする。
本発明の他のプラズマディスプレイ装置は、走査電極と維持電極とを含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極には、所定の電圧レベルから立ち下がる第１の立下り波形を印加した後、前記第１の立下り波形と同じ前記所定の電圧レベルから立ち下がる第２の立下り波形を印加し、前記第１の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、を含むことを特徴とする。
ここで、前記所定の電圧レベルは、グランド（ＧＮＤ）レベルであることを特徴とする。
また、第２の立下り波形が印加される間に、前記維持電極は、グランド（ＧＮＤ）レベルを維持することを特徴とする。
本発明のまた他のプラズマディスプレイ装置は、走査電極と維持電極とを含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極には、セットアップ波形の最高電圧レベルよりも低い第１の電圧レベルから立ち下がる第１の立下り波形を印加した後、前記第１の電圧レベルよりも低い第２の電圧レベルから立ち下がる第２の立下り波形を印加し、前記第１の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、を含むことを特徴とする。
ここで、第１の電圧レベルは、前記走査電極に印加される走査基準波形と同じ電圧レベルであることを特徴とする。
また、第２の立下り波形が印加される間に、前記維持電極は、グランド（ＧＮＤ）レベルを維持することを特徴とする。
本発明のまた他のプラズマディスプレイ装置は、走査電極と維持電極とを含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極にはそ、れぞれの最低電圧レベルが負極性である第１の立下り波形と第２の立下り波形を印加し、前記第１の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、を含むことを特徴とする。
本発明のまた他のプラズマディスプレイ装置は、走査電極と維持電極とを含む維持電極対が複数形成されているプラズマディスプレイパネルと、前記維持電極対を駆動するための駆動部と、リセット期間中において、前記走査電極には、それぞれの最低電圧レベルが負極性である第１の立下り波形と第２の立下り波形を印加し、前記維持電極には、前記第１の立下り波形が印加される間に正極性の波形を印加し、前記第２の立下り波形が印加される間に前記維持電極をグランド（ＧＮＤ）レベルを維持するように、前記駆動部を制御する駆動パルス制御部と、を含むことを特徴とする。
本発明のプラズマディスプレイ装置の駆動方法は、走査電極及び維持電極を含む維持電極対と、前記維持電極対と交差するアドレス電極の交差部に放電セルをなすプラズマディスプレイ装置の駆動方法であって、（ａ）前記走査電極にセットアップ波形を印加する段階と、（ｂ）前記走査電極に、最低電圧レベルが負極性である第１の立下り波形を印加し、前記第１の立下り波形が印加される間に前記維持電極に正極性の波形を印加する段階と、（ｃ）前記走査電極に最低電圧レベルが負極性である第２の立下り波形を印加する段階と、を含むことを特徴とする。
本発明は、残像性誤放電を抑制することができる効果がある。
また、本発明は、表示される単色パターンにおけるスポット(spots)を防止することができる。
また、本発明は、表示画面の歪みを防止することができる。
また、本発明は、表示される画像に補色残像が見えることを防止することができる。
以下、本発明による具体的な実施の形態を添付図を参照して説明する。
＜第１の実施の形態＞
図４は、本発明の第１の実施の形態によるプラズマディスプレイ装置の構造を説明するための図である。
図４に示すように、本発明の第１の実施の形態によるプラズマディスプレイ装置は、プラズマディスプレイパネル４００、データ駆動部４１０、走査駆動部４２０、維持駆動部４３０、駆動パルス制御部４４０及び駆動電圧発生部４５０を備える。
プラズマディスプレイパネル４００には、走査電極Ｙ１〜Ｙｎ及び維持電極Ｚと、前記走査電極Ｙ１〜Ｙｎ及び維持電極Ｚと交差する複数のアドレス電極Ｘ１〜Ｘｍとが形成される。
データ駆動部４１０は、プラズマディスプレイパネル４００に形成されたアドレス電極Ｘ１〜Ｘｍにデータを印加する。ここで、データは、外部から入力される映像信号を処理する映像信号処理部（図示せず）で処理された映像信号データである。データ駆動部４１０は、駆動パルス制御部４４０からのデータタイミング制御信号ＣＴＲＸに応答してデータをサンプリングしてラッチした後、アドレス電圧Ｖａを有するアドレスパルスをそれぞれのアドレス電極Ｘ１〜Ｘｍに供給する。
走査駆動部４２０は、プラズマディスプレイパネル４００に形成された走査電極Ｙ１〜Ｙｎを駆動する。先ず、走査駆動部４２０は、リセット期間中に、駆動パルス制御部４４０の制御下で維持電圧Ｖｓとセットアップ電圧Ｖｓｅｔｕｐとの組み合わせによりランプ波形をなすセットアップパルスを走査電極Ｙ１〜Ｙｎに供給する。
また、走査駆動部４２０は、それぞれ負極性電圧レベルから立ち下がる第１の立下り波形Ｒａｍｐ−ｄｏｗｎ１と第２の立下り波形Ｒａｍｐ−ｄｏｗｎ２をなす第１の立下りパルスと第２立下りパルスを走査電極Ｙ１〜Ｙｎに供給する。ここで、第２の立下り波形をなす第２立下りパルスは、従来のセットダウンパルスと同じパルスである。すなわち、セットアップパルス供給後、全放電セルの壁電荷を均一に消去させる機能を行う。本発明の第１の実施の形態では、第２立下りパルスを供給する前に所定の立下りパルス、すなわち第１の立下り波形をなす第１の立下りパルスを走査電極Ｙ１〜Ｙｎに供給する。第１の立下りパルスはターンオフ状態を持続するセルの走査電極Ｙ１〜Ｙｎと維持電極Ｚとの間に固着する壁電荷を消去するためのパルスである。壁電荷の一部を消去するために第１の立下りパルスが印加される間に、維持駆動部４３０では、正極性の波形をなすパルスを維持電極Ｚに供給する。これについては、以下の図５ａ〜図８を参照して詳細に説明する。
その後、アドレス期間中に走査基準電圧Ｖｓcから走査電圧−Ｖｙに下降する走査パルスを走査電極Ｙ１〜Ｙｎのそれぞれに順次に供給する。その後、走査駆動部４２０は、維持期間中に、グランド（ＧＮＤ）レベルと維持電圧Ｖｓとの間で振幅する少なくとも１以上の維持パルスを、維持放電を行うために走査電極Ｙ１〜Ｙｎに供給する。
維持駆動部４３０は、プラズマディスプレイパネル４００に共通電極として形成された維持電極Ｚを駆動する。本発明の第１の実施の形態による維持駆動部４３０は、駆動パルス制御部４４０の制御下で走査電極Ｙ１〜Ｙｎに第１の立下りパルスが印加される間に、正極性パルスを維持電極Ｚに供給する。また、走査電極Ｙ１〜Ｙｎに第２立下りパルスが印加される間に、維持電極Ｚはグランド（ＧＮＤ）レベルを保持する。また、アドレス期間中にバイアス電圧Ｖｚｂを維持電極Ｚに供給し、維持期間中に、グランド（ＧＮＤ）レベルと維持電圧Ｖｓとの間で振幅する少なくとも１以上の維持パルスを、維持放電を行うために維持電極Ｚに供給する。
駆動パルス制御部４４０は、プラズマディスプレイパネル４００の駆動時にデータ駆動部４１０、走査駆動部４２０及び維持駆動部４３０を制御する。すなわち、駆動パルス制御部４４０は、前記のようなリセット期間、アドレス期間、維持期間にデータ駆動部４１０、走査駆動部４２０及び維持駆動部４３０の動作タイミングと同期化を制御するためのタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを生成し、それぞれの駆動部４１０、４２０、４３０にそれぞれのタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを伝送する。
ここで、データ制御信号ＣＴＲＸには、データをサンプリングするためのサンプリングクロック、ラッチ制御信号、データ駆動部４１０内のエネルギー回収回路及び駆動スィッチ素子のＯＮ／ＯＦＦタイムを制御するためのスィッチ制御信号が含まれる。走査制御信号ＣＴＲＹには、走査駆動部４２０内のエネルギー回収回路と駆動スィッチ素子のＯＮ／ＯＦＦタイムを制御するためのスィッチ制御信号が含まれる。維持制御信号ＣＴＲＺには、維持駆動部４３０内のエネルギー回収回路と駆動スィッチ素子のＯＮ／ＯＦＦタイムを制御するためのスィッチ制御信号が含まれる。
駆動電圧発生部４５０は、駆動パルス制御部４４０とそれぞれの駆動部４１０、４２０、４３０に必要な駆動電圧を発生させて供給する。すなわち、駆動電圧発生部４５０は、セットアップ電圧Ｖｓｅｔｕｐ、走査基準電圧Ｖｓc、走査電圧−Ｖｙ、維持電圧Ｖｓ、アドレス電圧Ｖａ及びバイアス電圧Ｖｚｂを発生する。このような駆動電圧は、放電ガスの組成や放電セル構造によって変わることができる。ここで、本発明の第１の実施の形態によるプラズマディスプレイ装置によって具現される駆動波形及びプラズマディスプレイパネル内に分布する壁電荷の状態を説明すると、図５ａ及び図５ｂのようになる。
図５ａは、本発明の第１の実施の形態によるプラズマディスプレイ装置の駆動波形を示す図である。
図５ａに示すように、本発明の第１の実施の形態によるプラズマディスプレイ装置は、全セルを初期化するためのリセット期間と、放電するセルを選択するためのアドレス期間と、選択されたセルの放電を維持するための維持期間と、放電されたセル内の壁電荷を消去するための消去期間とに分けられて駆動される。
リセット期間において、セットアップ期間には、全走査電極に立上りランプＲａｍｐ−ｕｐをなすセットアップ波形が同時に印加される。セットアップ波形によって全画面の放電セル内には弱い暗放電(Dark Discharge)が発生する。セットアップ放電によってアドレス電極と維持電極上には正極性壁電荷が蓄積され、走査電極上には負極性の壁電荷が蓄積される。
本発明の第１の実施の形態では、残像性誤放電を防止するために走査電極と維持電極との間に形成された壁電荷を選択的に消去する。このために、走査電極にはセットアップ期間にセットアップ波形が供給された後、グランド（ＧＮＤ）レベルから次第に立ち下がる波形をなす負極性の第１の立下り波形が印加される。第１の立下り波形と同期して維持電極には正極性の波形が印加されることで、走査電極と維持電極との間で微弱な消去放電が起こる。
このような消去放電が発生することにより、プラズマディスプレイ装置は、ターンオフ状態が持続されるセルに蓄積されている余剰壁電荷を選択的に消去する。これにより、誤放電の発生を抑制することにより、単色パターン具現時にスポットが発生することを防止することができる。
第１の立下り波形は、グランド（ＧＮＤ）レベルから、−５０Ｖ以上、−１０Ｖ以下の範囲内の値をとる最低電圧レベルまで立ち下がる。第１の立下り波形が、しきい値−５０Ｖ未満に下がると、走査電極と維持電極との間で消去放電が過度に発生して、消去光によって暗残像(dark ａｆｔｅｒｉｍａｇｅ)があらわれる。また、第１の立下り波形がしきい値−１０Ｖを超えると、走査電極と維持電極との間で消去放電が起こらない。従って、第１の立下り波形の最小電圧レベルを−５０Ｖ以上、−１０Ｖ以下の範囲内の値とする。
本発明の第１の実施の形態による第１の立下り波形の最低電圧レベルは、セットアップ期間に印加されるセットアップ波形の最高電圧レベルによって制御される。蓄積される壁電荷の量がセットアップ波形の最高電圧レベルにより変わるため、セットアップ波形の最高電圧レベルに応じて第１の立下り波形の最低電圧レベルを制御することで、消去される壁電荷量を制御することができる。これについては、次の図６を参照して詳細に説明する。
また、第１の立下り波形は、十分な消去放電時間を確保するためにその幅を１０μｓ以上、３０μｓ以下にすることが好ましい。
本発明の第１の実施の形態による第１の立下り波形は、第２の立下り波形、すなわち従来のセットダウン波形と同一電圧源から供給される電圧を用いることにより、ハードウェア構成において製造コストを低減することができる。同一の電圧源から供給される電圧の切換えタイム（ｓｗｉｔｃｈｉｎｇ ｔｉｍｅ）を調節することにより、第１の立下り波形と第２の立下り波形を具現することができる。
ここで、本発明の第１の実施の形態では、第２の立下り波形と同一の電圧源の電圧を用いるが、第１の立下り波形の最低電圧レベルの絶対値は第２の立下り波形の最低電圧−Ｖｙレベルの絶対値の３０％以下であることを特徴とする。
第１の立下り波形の最低電圧レベルの絶対値が第２の立下り波形の最低電圧レベルの絶対値（約２００Ｖ）の３０％（約６０Ｖ）を超過すると、走査電極と維持電極との間で発生する消去放電により生じる消去光が増える。特に、ターンオフ状態が続くセルには多量の壁電荷が蓄積されているため、これらセルの消去光が他のセルの消去光よりも明るい。よって、単色パターンが具現される画像の領域においては前記単色の補色（complementary color）に該当する暗残像（complementary color afterimage）が発生し、これを補色残像と称する。本発明の第１の実施の形態では、第１の立下り波形によってあらわれる補色残像を考慮に入れ、上記の如く、第１の立下り波形の最低電圧レベルの絶対値を、第２の立下り波形の最低電圧レベルの絶対値の３０％以下に制御する。
また、本発明の第１の実施の形態による維持電極に印加される正極性の波形は、維持期間中に印加される維持波形と同じ電圧Ｖｓレベルを有する。そこで、走査電極に印加される第１の立下り波形と正極性波形との間で電位差を形成して消去放電を行い、その結果、ハードウェア構成面で製造コストを低減することができる。
セットダウン期間では、グランド（ＧＮＤ）レベルから、最低電圧レベルが第１の立下り波形よりも低い所定の電圧−Ｖｙレベルまで立ち下がる第２の立下り波形が、走査電極に印加される。第２の立下り波形が走査電極に印加される間に、維持電極はグランド（ＧＮＤ）レベルを保持する。これにより、セル内に走査電極とアドレス電極との間で消去放電を起こすことにより、走査電極とアドレス電極との間に形成されている過剰な壁電荷を充分に消去させる。第２の立下り波形により、安定したアドレス放電を生じるに足る壁電荷がセル内に均一に残留する。すなわち、第２の立下り波形は従来のセットダウン波形と同じ機能を行う。
アドレス期間では、負極性走査波形が走査電極に順次に印加されると共に、走査波形に同期してアドレス電極に正極性のアドレス波形が印加される。この走査波形とアドレス波形との電位差と、リセット期間に生成された壁電圧とが加えられることにより、アドレス波形が印加される放電セル内ではアドレス放電が発生する。アドレス放電によって選択されたセル内には、維持電圧Ｖｓレベルの維持波形の印加時に放電が発生するに足る壁電荷が形成される。維持電極には、アドレス期間中に、走査電極との電位差を減らして走査電極との間で生じる誤放電を抑えるために、正極性バイアス電圧Ｖｚｂを有する波形が供給される。
維持期間では、走査電極と維持電極に正極性の波形をなす維持波形Ｓｕｓが交互に印加される。維持波形Ｓｕｓは、グランド（ＧＮＤ）レベルと維持電圧Ｖｓとの間で振幅する。維持波形Ｓｕｓの最高電圧レベルはＶｓである。アドレス放電によって選択されたセルでは、セル内の壁電圧と維持波形とが加えられることにより、各維持波形が印加される度に走査電極と維持電極との間で維持放電、すなわち表示放電が起こる。
維持放電が完了後、消去期間では、短パルス幅と低電圧レベルを有する消去波形Ｒａｍｐ−ｅｒｓが維持電極に供給され、全画面のセル内に残留している壁電荷を消去する。このような本発明の第１の実施の形態による駆動波形によって放電セル内に分布するようになる壁電荷を、図５ｂを参照して説明すると、次のとおりである。
図５ｂは、本発明の第１の実施の形態による駆動波形による放電セル内に分布する壁電荷を説明するための図である。
図５ｂを参照すると、リセット期間のセットアップ期間には、セットアップ波形が走査電極Ｙに印加され、維持電極Ｚ及びアドレス電極Ｘにはセットアップ波形よりも相対的に低い電位の波形が印加される。これにより、図５ｂの（ａ）の如く、走査電極Ｙ上には負極性電荷が蓄積され、維持電極Ｚ及びアドレス電極Ｘ上には正極性の電荷が蓄積される。
図示のＲ、Ｇ、Ｂの単位ピクセルのうちＲセルとＧセルはターンオン状態を持続的に維持し、Ｂセルはターンオフ状態を持続的に維持して単色パターンをなす。ここで、ターンオフ状態を持続的に維持するＢセルには、ターンオン状態を持続的に維持する隣接Ｒ、Ｇセルから拡散する電荷(Charged particle)が伝達される。
その後、第１の立下り波形印加期間では、第１の立下り波形が走査電極Ｙに供給され、正極性の波形が維持電極Ｚに供給される。これにより、図５ｂ（ｂ）の如く、壁電荷が過剰形成されたＢセルの走査電極Ｙと維持電極Ｚとの間で消去放電が発生する。
その後、セットダウン期間では、最低電圧レベルが第１の立下り波形よりも低い第２の立下り波形が走査電極Ｙに供給され、維持電極Ｚ及びアドレス電極Ｘには所定のバイアス電圧、好ましくはグランドレベルＧＮＤの波形が印加され、維持される。これにより、図５ｂの（ｃ）の如く、セットアップ期間で形成された壁電荷の一部を消去する。このような消去過程を経てそれぞれの放電セル内における壁電荷の分布が均一化される。
その後、アドレス期間では、走査電極Ｙに供給される走査波形とアドレス電極Ｘに供給されるアドレス波形により、図５ｂ（ｄ）の如くアドレス放電が発生する。
その後、維持期間では、走査電極Ｙと維持電極Ｚに維持波形が少なくとも１回以上交互に印加されることで、図５ｂ（ｅ）の如く維持放電が発生する。
図６は、本発明の第１の実施の形態によるセットアップ波形と第１の立下り波形との関係を説明するための波形図である。
図６に示すように、本発明の第１の実施の形態では、その必要に応じて走査電極に印加されるセットアップ波形の最高電圧レベルを調節することができる。時間的にそれぞれのフレーム単位で、または、さらに詳しくはサブフィールド単位で調節可能である。また、空間的にそれぞれの走査電極ライン単位で調節可能である。このとき、セットアップ波形の最高電圧レベルが高いほど放電セルに形成される壁電荷量も増加し、所定の量に達すると飽和状態になる。
このように、最高電圧レベルが高いほど増加する壁電荷量を考慮に入れ、本発明の第１の実施の形態では、第１の立下り波形の最低電圧レベルをセットアップパルスの最高電圧レベルによって制御する。（ａ）〜（ｃ）の如く、セットアップ波形の最高電圧レベルが高くなるにつれて第１の立下り波形の最低電圧レベルが低下し、このため、走査電極と維持電極との間で壁電荷が充分に消去される。
図７は、本発明の第１の実施の形態によるプラズマディスプレイ装置の変形波形を示す図である。
図７に示すように、本発明の第１の実施の形態による第１の立下り波形は、１フレーム中に少なくとも１つのサブフィールドに印加される。１フレーム中に全サブフィールドに第１の立下り波形を含ませると、残像性誤放電を効率よく抑制することができるが、時間的な制約のために他の波形の印加時間が相対的に減る。
例えば、実際の表示光である維持放電光を示す維持期間を減らす場合、表示画面の輝度が減少し、コントラスト(contrast)が低下する。よって、本発明の第１の実施形態ではフレーム単位に印加される第１の立下り波形の個数を時間的制約の克服と、残像性誤放電防止の二つの側面を考慮して決めるようにする。言い換えれば、本発明の第１の実施形態では、残像性誤放電防止と、維持期間の確保とを両立させるように、第１の立下り波形を適用するサブフィールドの個数を決定する。
図８は、本発明の第１の実施形態によるプリリセットパルスを含む波形を説明するための波形図である。
図８に示すように、本発明の第１の実施の形態による変形された波形は、リセット期間の前に、維持電極対のうちいずれかの電極には正極性の波形が印加され、他の電極には正極性の波形とは逆極性の波形が印加されるプレリセット(Pre-Reset)期間を含む。
例えば、プレリセット期間には次第に立ち下がる負極性波形が走査電極に印加され、維持電圧Ｖｓの正極性の波形が維持電極に印加される。また、アドレス電極にはグランド（ＧＮＤ）レベルの０Ｖが印加される。このとき、全放電セルでは走査電極と維持電極との間と、維持電極とアドレス電極との間で暗放電が起こり、壁電荷が形成される。
各フレームごとに最初サブフィールドのリセット期間前にプレリセット波形が印加されることにより、全放電セルは同じ壁電荷分布を有し、初期化される。プリリセット期間を通じて安定した壁電荷状態を確保することにより、１フレーム中に各サブフィールドのセットアップ波形の最高電圧レベルを低めることができる。また、最高電圧レベルが低くなるにつれてセットアップ期間を短くすることができ、十分な駆動マージンを確保することができる。
リセット期間のセットアップ期間では、走査電極に第１の正極性ランプＲａｍｐ−ｕｐ１波形と第２の正極性ランプＲａｍｐ−ｕｐ２波形のパルスが連続的に印加され、維持電極とアドレス電極には０Ｖが印加される。第１の正極性ランプＲａｍｐ−ｕｐ１波形の電圧は０Ｖから正極性維持電圧Ｖｓレベルまで立ち上がり、第２の正極性ランプＲａｍｐ−ｕｐ２波形の電圧は正極性維持電圧Ｖｓレベルからそれよりも高い最高電圧（Ｖｓｅｔｕｐ１またはＶｓｅｔｕｐ２）レベルまで立ち上がる。セットアップ期間を通じて全放電セルには壁電荷が蓄積される。
ここで、本発明の第１の実施形態では、走査電極に印加される第１のサブフィールドＳＦ１のセットアップ波形の最高電圧Ｖｓｅｔｕｐ１レベルは、残りのサブフィールドＳＦ２〜ＳＦｎのセットアップ波形の最高電圧Ｖｓｅｔｕｐ２レベルと異なっている。好ましくは、第１のサブフィールドＳＦ１の最高電圧Ｖｓｅｔｕｐ１レベルを残りのサブフィールドＳＦ２〜ＳＦｎの最高電圧Ｖｓｅｔｕｐ２レベルよりも高くする。第１のサブフィールドＳＦ１は、残りのサブフィールドＳＦ２〜ＳＦｎと比較して全放電セルの壁電荷状態がプレリセット期間を通じて初期化されたからである。よって、プレリセット期間に次いでの第１のサブフィールドＳＦ１では、残りのサブフィールドＳＦ２〜ＳＦｎと同じ壁電荷分布を確保するため、セットアップ波形の最高電圧レベルを残りのサブフィールドＳＦ２〜ＳＦｎよりも高くする。
セットアップ期間の以降、走査電極にはセットアップ波形の最高電圧レベルよりも低いグランド（ＧＮＤ）レベルに下がり、その後次第に立ち下がる負極性の第１の立下り波形が印加される。第１の立下り波形と同期して維持電極Ｚには正極性の波形が印加されることで、走査電極と維持電極との間で微弱な消去放電が起こる。
本発明の第１の実施の形態によるプリリセット期間を含む駆動波形では、第１のサブフィールドＳＦ１の第１の立下り波形の最低電圧レベルは、残りのサブフィールドＳＦ２〜ＳＦｎの第１の立下り波形の最低電圧レベルとは異なることを特徴とする。プレリセット波形の影響により、セットアップ期間以降に第１のサブフィールドＳＦ１に形成された壁電荷量は、セットアップ期間以降に残りのサブフィールドＳＦ２〜ＳＦｎに形成された壁電荷量よりも少量である。これは、残りのサブフィールドＳＦ２〜ＳＦｎには既に所定量の壁電荷が形成されているからである。すなわち、第１のサブフィールドＳＦ１では、ターンオフ状態を持続するセルの走査電極Ｙ１〜Ｙｎと維持電極Ｚとの間に固着する壁電荷が、残りのサブフィールドＳＦ２〜ＳＦｎでターンオフ状態を持続するセルの走査電極Ｙ１〜Ｙｎと維持電極Ｚとの間に固着する壁電荷よりも少ない。従って、第１のサブフィールドＳＦ１は弱い消去放電が起こるように第１の立下り波形を制御し、残りのサブフィールドＳＦ２〜ＳＦｎは第１のサブフィールドよりも強い消去放電が起こるように第１の立下り波形を制御する。
好ましくは、第１のサブフィールドＳＦ１の第１の立下り波形の最低電圧レベルは、グランド（ＧＮＤ）レベルを基準に−２０Ｖ以上、−１０Ｖ以下であり、残りのサブフィールドＳＦ２〜ＳＦｎの第１の立下り波形の最低電圧レベルは、−５０Ｖ以上、−１０Ｖ以下である。
第１のサブフィールドＳＦ１における第１の立下り波形がしきい値−２０Ｖ未満に下がり、または残りのサブフィールドＳＦ２〜ＳＦｎにおける第１の立下り波形がしきい値−５０Ｖ未満に下がると、走査電極と維持電極との間で消去放電が過度に発生し、暗残像があらわれる。また、第１の立下り波形が−１０Ｖを超えると、走査電極と維持電極との間で消去放電が起こらない。
また、適度な消去放電期間を確保するために、好ましくは、第１のサブフィールドＳＦ１の第１の立下り波形の幅を１０μｓ以上２０μｓ以下にし、残りのサブフィールドＳＦ２〜ＳＦｎの第１の立下り波形の幅を２０μｓ以上、３０μｓ以下にする。
リセット期間のセットダウン期間、アドレス期間及び維持期間は、図５ａを参照して説明したので、ここではその説明を省略する。
このように、第１の立下り波形を用いて、駆動時に単色パターンを示す領域におけるターンオフ状態が持続するセルに蓄積されている余剰壁電荷を選択的に消去することにより、スポット問題を一層効率よく改善することができる。さらに、第１の立下り波形の最低電圧レベルを制限することにより、補色残像の発生を事前に防止することができる。
＜第２の実施の形態＞
図９は、本発明の第２の実施形態によるプラズマディスプレイ装置の構造を説明するための図である。
図９に示すように、本発明の第２の実施形態によるプラズマディスプレイ装置は、プラズマディスプレイパネル９００、データ駆動部９１０、走査駆動部９２０、維持駆動部９３０、駆動パルス制御部９４０及び駆動電圧発生部９５０を備える。
プラズマディスプレイパネル９００には、走査電極Ｙ１〜Ｙｎ及び維持電極Ｚと、前記走査電極Ｙ１〜Ｙｎ及び維持電極Ｚと交差する複数のアドレス電極Ｘ１〜Ｘｍとが形成される。
データ駆動部９１０は、プラズマディスプレイパネル９００に形成されたアドレス電極Ｘ１〜Ｘｍにデータを印加する。ここで、データは、外部から入力される映像信号を処理する映像信号処理部（図示せず）で処理された映像信号データである。データ駆動部９１０は、駆動パルス制御部９４０からのデータタイミング制御信号ＣＴＲＸに応答してデータをサンプリングしてラッチした後、アドレス電圧Ｖａを有するアドレスパルスをそれぞれのアドレス電極Ｘ１〜Ｘｍに供給する。
走査駆動部９２０は、プラズマディスプレイパネル９００に形成された走査電極Ｙ１〜Ｙｎを駆動する。先ず、走査駆動部９２０は、リセット期間中に、駆動パルス制御部９４０の制御下で駆動電圧発生部９５０から印加される維持電圧Ｖｓとセットアップ電圧Ｖｓｅｔｕｐの組み合わせによりランプ波形をなすセットアップパルスを走査電極Ｙ１〜Ｙｎに供給する。
また、走査駆動部９５０は、それぞれ負極性電圧レベルから立ち下がる第１の立下り波形Ｒａｍｐ−ｄｏｗｎ１と第２の立下り波形Ｒａｍｐ−ｄｏｗｎ２をなす第１の立下りパルスと第２立下りパルスを走査電極Ｙ１〜Ｙｎに供給する。ここで、第２の立下り波形をなす第２立下りパルスは、従来のセットダウンパルスと同じパルスである。すなわち、セットアップパルス供給後、全放電セルの壁電荷を均一に消去させる機能を行う。本発明の第２の実施の形態では、第２立下りパルスを供給する前に所定の立下りパルス、すなわち第１の立下り波形をなす第１の立下りパルスを走査電極Ｙ１〜Ｙｎに供給する。第１の立下りパルスはターンオフ状態を持続するセルの走査電極Ｙ１〜Ｙｎと維持電極Ｚとの間に固着する壁電荷を消去するためのパルスである。壁電荷の一部を消去するために第１の立下りパルスが印加される間に、維持駆動部９３０では、正極性の波形をなすパルスを維持電極Ｚに供給する。
このとき、本発明の第２の実施の形態による第１の立下りパルスは、セットアップパルスの最高電圧レベルよりも低い第１の電圧レベルから立ち下がり、第２立下りパルスは第１の電圧レベルよりも低い第２の電圧レベルから立ち下がる波形をなす。第１の電圧レベルは、走査期間中に走査電極Ｙ１〜Ｙｎに印加される走査基準波形の電圧Ｖｓcレベルと同じであり、第２の電圧レベルはグランド（ＧＮＤ）レベルである。これについては、図１０を参照して詳細に説明する。
その後、アドレス期間中に走査基準電圧Ｖｓcから走査電圧−Ｖｙに印加される走査パルスを走査電極Ｙ１〜Ｙｎのそれぞれに順次に供給する。その後、走査駆動部９２０は、維持期間中に、グランド（ＧＮＤ）レベルと維持電圧Ｖｓとの間で振幅する少なくても１以上の維持パルスを、維持放電を行うために走査電極Ｙ１〜Ｙｎに供給する。
維持駆動部９３０は、プラズマディスプレイパネル９００に共通電極として形成された維持電極Ｚを駆動する。本発明の第２の実施の形態による維持駆動部９３０は、駆動パルス制御部９４０の制御下で走査電極Ｙ１〜Ｙｎに第１の立下りパルスが印加される間に、維持パルスと同じ電圧Ｖｓを有する正極性パルスを維持電極Ｚに供給する。また、維持駆動部９３０は、走査電極Ｙ１〜Ｙｎに第２立下りパルスが印加される間に、維持電極Ｚをグランド（ＧＮＤ）レベルに保持する。また、アドレス期間中にバイアス電圧Ｖｚｂを維持電極Ｚに供給し、維持期間中に、グランド（ＧＮＤ）レベルと維持電圧Ｖｓとの間で揺れる少なくても１以上の維持パルスを、維持放電を行うために維持電極Ｚに供給する。
駆動パルス制御部９４０は、プラズマディスプレイパネル４９０の駆動時にデータ駆動部９１０、走査駆動部９２０及び維持駆動部９３０を制御する。すなわち、駆動パルス制御部９４０は、前記のようなリセット期間、アドレス期間、維持期間にデータ駆動部９１０、走査駆動部９２０及び維持駆動部４９０の動作タイミングと同期化を制御するためのタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを生成し、それぞれの駆動部９１０、９２０、９３０にそれぞれのタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを伝送する。
このとき、データ制御信号ＣＴＲＸには、データをサンプリングするためのサンプリングクロック、ラッチ制御信号、データ駆動部９１０内のエネルギー回収回路及び駆動スィッチ素子のＯＮ／ＯＦＦタイムを制御するためのスィッチ制御信号が含まれる。走査制御信号ＣＴＲＹには、走査駆動部９２０内のエネルギー回収回路と駆動スィッチ素子のＯＮ／ＯＦＦタイムを制御するためのスィッチ制御信号が含まれる。維持制御信号ＣＴＲＺには、維持駆動部９３０内のエネルギー回収回路と駆動スィッチ素子のＯＮ／ＯＦＦタイムを制御するためのスィッチ制御信号が含まれる。
駆動電圧発生部９５０は、駆動パルス制御部９４０とそれぞれの駆動部９１０、９２０、９３０に必要な駆動電圧を発生させて供給する。すなわち、駆動電圧発生部９５０は、セットアップ電圧Ｖｓｅｔｕｐ、走査基準電圧Ｖｓc、走査電圧−Ｖｙ、維持電圧Ｖｓ、アドレス電圧Ｖａ及びバイアス電圧Ｖｚｂを発生する。このような駆動電圧は、放電ガスの組成や放電セル構造によって変わることができる。ここで、本発明の第２の実施の形態によるプラズマディスプレイ装置によって具現される駆動波形を説明すると、図１０のようになる。
図１０は、本発明の第２の実施の形態によるプラズマディスプレイ装置の駆動波形を示す図である。
図１０に示すように、本発明の第２の実施の形態によるプラズマディスプレイ装置は、全セルを初期化するためのリセット期間と、放電するセルを選択するためのアドレス期間と、選択されたセルの放電を維持するための維持期間と、放電されたセル内の壁電荷を消去するための消去期間とに分けられて駆動される。
リセット期間において、セットアップ期間には全走査電極に立上りランプＲａｍｐ−ｕｐをなすセットアップ波形が同時に印加される。セットアップ波形によって全画面の放電セル内には弱い暗放電(Dark Discharge)が発生する。セットアップ放電によってアドレス電極と維持電極上には正極性壁電荷が蓄積され、走査電極上には負極性の壁電荷が蓄積される。
本発明の第２の実施形態では、残像性誤放電を防止するために走査電極と維持電極との間に形成された壁電荷を選択的に消去する。このために、走査電極にはセットアップ期間に立上りランプ波形が供給された後、セットアップ波形の最高電圧レベルよりも低い第１の電圧レベルから所定の負極性電圧レベルに立ち下がる波形をなす第１の立下り波形が印加される。第１の立下り波形と同期して維持電極には正極性の波形が印加されることで、走査電極と維持電極との間で微弱な消去放電が起こる。
このような消去放電が発生することにより、プラズマディスプレイ装置は、ターンオフ状態が持続されるセルに蓄積されている余剰壁電荷を選択的に消去する。そこで、誤放電の発生を抑制することにより、単色パターン具現時にスポットが発生することを防止することができる。
一方、固着した壁電荷を消去するために高い電圧レベルの正極性の波形、例えば維持電圧Ｖｓレベルを有する正極性の波形を維持電極に印加する場合、セットアップ期間に形成された余剰壁電荷が原因でむしろ強い放電が発生する可能性が高い。この強い放電は、以降の維持放電に影響を与え、表示画面の歪みにつながる。かかる問題点を考慮に入れ、本発明の第２の実施の形態による第１の立下り波形は、正極性を有する第１の電圧レベルから次第に立ち下がる波形を有する。すなわち、第１の立下りパルスが印加されるとき、走査電極は正極性の第１の電圧レベルの電位を有し、維持電極は維持電圧レベルの電位を有するので、両電極間の電位差が大きくない。その結果、消去放電が過度に強くなることを抑制できる。
本発明の第２の実施形態による第１の電圧レベルは、セットアップ波形の最高電圧レベルよりも低い。好ましくは、第１の電圧レベルは、走査期間中に印加される走査基準電圧Ｖｓcレベルと同じである。これにより、強い放電の発生を抑えるとともに、ハードウェア構成にかかるコストの低減が図れる。また、第１の立下り波形と維持電極に印加される正極性の波形との間で適度な電位差が形成されるため、第１の立下り波形が印加されると共に壁電荷の消去が行われる。ここで、第１の電圧レベル、すなわち走査基準電圧Ｖｓcの電圧レベルは１１０Ｖ以上、１３０Ｖ以下である。
また、本発明の第２の実施形態では、壁電荷を安定的に消去するために、前述の如く正極性の第１の電圧レベルから立ち下がる第１の立下り波形により、電圧レベルの高い維持電圧Ｖｓを、維持電極に印加される正極性の波形として用いても良い。維持波形と同じレベルの電圧Ｖｓを用いることにより、前記第１の立下り波形と前記電圧Ｖｓとの間に電位差を形成し、その結果、消去放電が可能となり、ハードウェア構成にかかるコストの低減が可能となる。また、実質的な回路構成においても、維持電圧Ｖｓ印加端にはエネルギー回収回路が形成されていることから、駆動時に生じる電磁気的干渉(ＥＭＩ：Electro magnetic Interference)を低減することができ、正極性の波形のピーキング(Peaking)成分を減らすことができる。
第１の立下り波形の負極性最低電圧レベルは、−５０Ｖ以上、−１０Ｖ以下である。第１の立下り波形がしきい値−５０Ｖ未満に下がると、走査電極と維持電極との間で消去放電が起こりすぎで暗残像が生じる。また、第１の立下り波形が−１０Ｖを超過すると、消去される壁電荷の量が走査電極と維持電極との間で生じる誤放電を抑制するに足りない。なぜなら、消去放電は第１の立下り波形の印加とともに行われはじめるが、壁電荷の消去は主に負極性電圧レベルで行われるからである。
また、本発明の第２の実施形態においても、本発明の第１の実施形態と同様にして、第１の立下り波形の負極性の最低電圧レベルはセットアップ期間に印加されるセットアップ波形の最高電圧レベルによって制御される。第１の立下り波形の幅は、十分な消去放電時間を確保するために、１０μｓ以上、３０μｓ以下にする。また、第１の立下り波形と第２の立下り波形は、同一の電圧源から供給される電圧を用いる。また、本発明の第２の実施の形態では、第１の立下り波形と第２の立下り波形が同一の電圧源の電圧を用いるが、第１の立下り波形の最低電圧レベルの絶対値は第２の立下り波形の最低電圧−Ｖｙレベルの絶対値の３０％以下であることを特徴とする。
また、本発明の第２の実施の形態によるセットダウン期間、アドレス期間、維持期間及び消去期間については本発明の第１の実施の形態で詳細に説明したので、ここではその説明を省略する。
このように、第１の立下り波形を用いて、駆動時に単色パターンを示す領域におけるターンオフ状態を持続するセルに蓄積された余剰壁電荷を選択的に消去することにより、スポットの発生を効率よく防止することができる。
また、第１の立下り波形は、正極性の電圧レベルから立ち下がる波形を有するため、高レベルの電圧を維持電極に印加するとしても強い放電の発生を抑えることができ、ＰＤＰの歪みを抑えることができる。また、第１の立下り波形の最低電圧レベルを制限することにより、補色残像の発生を防止することができる。
一般的なプラズマディスプレイパネルの構造を示す図。 従来のプラズマディスプレイ装置の画像を具現する方法を示す図。 図３ａは、従来のプラズマディスプレイ装置の駆動波形を示す図、図３ｂは、従来の駆動波形による放電セル内に分布する壁電荷を説明するための図。 本発明の第１の実施の形態によるプラズマディスプレイ装置の構造を説明するための図。 本発明の第１の実施の形態によるプラズマディスプレイ装置の駆動波形を示す図。 本発明の第１の実施の形態による駆動波形による放電セル内に分布する壁電荷を説明するための図。 本発明の第１の実施の形態によるセットアップ波形と第１の立下り波形との関係を説明するための波形図。 本発明の第１の実施の形態によるプラズマディスプレイ装置の変形波形を示す図。 本発明の第１の実施の形態によるプレリセットパルスを含む波形を説明するための波形図。 本発明の第２の実施の形態によるプラズマディスプレイ装置の構造を説明するための図。 本発明の第２の実施の形態によるプラズマディスプレイ装置の駆動波形を示す図。

Claims (24)

  1. 走査電極及び維持電極を含む維持電極対が複数形成されているプラズマディスプレイパネルと、
    前記維持電極対を駆動するための駆動部と、
    リセット期間中において、前記走査電極には第１の立下り波形を印加した後、第２の立下り波形を印加し、前記第１の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、
    を含むことを特徴とするプラズマディスプレイ装置。
  2. 前記正極性の波形は、前記維持電極対に印加される維持波形と電圧レベルが同一であることを特徴とする、請求項１に記載のプラズマディスプレイ装置。
  3. 前記第１の立下り波形と前記第２の立下り波形の最低電圧レベルは、負極性であることを特徴とする、請求項１に記載のプラズマディスプレイ装置。
  4. 前記第１の立下り波形と前記第２の立下り波形の最低電圧レベルは、相異なることを特徴とする、請求項３に記載のプラズマディスプレイ装置。
  5. 前記第１の立下り波形の最低電圧レベルが前記第２の立下り波形の最低電圧レベルよりも高いことを特徴とする、請求項４に記載のプラズマディスプレイ装置。
  6. 前記第１の立下り波形の最低電圧レベルの絶対値は、前記第２の立下り波形の最低電圧レベルの絶対値の３０％以下であることを特徴とする、請求項５に記載のプラズマディスプレイ装置。
  7. 前記駆動パルス制御部は、前記リセット期間中において、前記走査電極に印加されるセットアップ波形の最高電圧レベルによって前記第１の立下り波形の最低電圧レベルを制御することを特徴とする、請求項１に記載のプラズマディスプレイ装置。
  8. 前記第１の立下り波形の最低電圧レベルは、−５０Ｖ以上、−１０Ｖ以下であることを特徴とする、請求項１に記載のプラズマディスプレイ装置。
  9. 前記第１の立下り波形の幅は、１０μｓ以上、３０μｓ以下であることを特徴とする、請求項１に記載のプラズマディスプレイ装置。
  10. 前記第１の立下り波形は、前記第２の立下り波形と同一の電圧源から供給されることを特徴とする、請求項１に記載のプラズマディスプレイ装置。
  11. 前記第１の立下り波形は、少なくとも一つのサブフィールド期間に印加されることを特徴とする、請求項１に記載のプラズマディスプレイ装置。
  12. 前記駆動パルス制御部は、前記第２の立下り波形が印加される間に、前記維持電極をグランド（ＧＮＤ）レベルに維持することを特徴とする、請求項１に記載のプラズマディスプレイ装置。
  13. 前記駆動パルス制御部は、前記リセット期間前にプリリセット期間の制御を更に実行し、
    前記駆動パルス制御部は、前記プリリセット期間において、前記維持電極対のうちいずれかの電極には、正極性の波形を印加し、他の電極には、前記正極性の波形とは逆極性の波形を印加するように、前記駆動部を制御することを特徴とする、請求項１に記載のプラズマディスプレイ装置。
  14. 前記プレリセット期間を含むサブフィールドにおける前記第１の立下り波形の最低電圧レベルは、残りのサブフィールドのうち少なくとも一つのサブフィールドにおける前記第１の立下り波形の最低電圧レベルとは異なることを特徴とする、請求項１３に記載のプラズマディスプレイ装置。
  15. 前記プレリセット期間を含むサブフィールドにおけるセットアップ波形の最高電圧レベルは、残りのサブフィールドのうち少なくとも一つのサブフィールドにおけるセットアップ波形の最高電圧レベルとは異なることを特徴とする、請求項１３に記載のプラズマディスプレイ装置。
  16. 走査電極及び維持電極を含む維持電極対が複数形成されているプラズマディスプレイパネルと、
    前記維持電極対を駆動するための駆動部と、
    リセット期間中において、前記走査電極には、所定の電圧レベルから立ち下がる第１の立下り波形を印加した後、前記第１の立下り波形と同じ前記所定の電圧レベルから立ち下がる第２の立下り波形を印加し、前記第１の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、
    を含むことを特徴とするプラズマディスプレイ装置。
  17. 前記所定の電圧レベルは、グランド（ＧＮＤ）レベルであることを特徴とする、請求項１６に記載のプラズマディスプレイ装置。
  18. 前記駆動パルス制御部は、前記第２の立下り波形が印加される間に、前記維持電極をグランド（ＧＮＤ）レベルに維持することを特徴とする、請求項１６に記載のプラズマディスプレイ装置。
  19. 走査電極及び維持電極を含む維持電極対が複数形成されているプラズマディスプレイパネルと、
    前記維持電極対を駆動するための駆動部と、
    リセット期間中において、前記走査電極には、セットアップ波形の最高電圧レベルよりも低い第１の電圧レベルから立ち下がる第１の立下り波形を印加した後、前記第１の電圧レベルよりも低い第２の電圧レベルから立ち下がる第２の立下り波形を印加し、前記第１の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、
    を含むことを特徴とするプラズマディスプレイ装置。
  20. 前記第１の電圧レベルは、前記走査電極に印加される走査基準波形と同一の電圧レベルであることを特徴とする、請求項１９に記載のプラズマディスプレイ装置。
  21. 前記駆動パルス制御部は、前記第２の立下り波形が印加される間に、前記維持電極をグランド（ＧＮＤ）レベルに維持することを特徴とする、請求項１９に記載のプラズマディスプレイ装置。
  22. 走査電極及び維持電極を含む維持電極対が複数形成されているプラズマディスプレイパネルと、
    前記維持電極対を駆動するための駆動部と、
    リセット期間中に前記走査電極にはそれぞれの最低電圧レベルが負極性である第１の立下り波形及び第２の立下り波形を印加し、前記第１の立下り波形が印加される間に前記維持電極には正極性の波形を印加するように、前記駆動部を制御する駆動パルス制御部と、を含むことを特徴とするプラズマディスプレイ装置。
  23. 走査電極及び維持電極を含む維持電極対が複数形成されているプラズマディスプレイパネルと、
    前記維持電極対を駆動するための駆動部と、
    リセット期間中において、前記走査電極には、それぞれの最低電圧レベルが負極性である第１の立下り波形及び第２の立下り波形を印加し、前記維持電極には、前記第１の立下り波形が印加される間に正極性の波形を印加し、前記第２の立下り波形が印加される間に前記維持電極をグランド（ＧＮＤ）レベルに維持するように、前記駆動部を制御する駆動パルス制御部と、
    を含むことを特徴とするプラズマディスプレイ装置。
  24. 走査電極及び維持電極を含む維持電極対と、前記維持電極対と交差するアドレス電極との交差部において放電セルをなすプラズマディスプレイ装置の駆動方法であって、
    （ａ）前記走査電極にセットアップ波形を印加する段階と、
    （ｂ）前記走査電極に、最低電圧レベルが負極性である第１の立下り波形を印加し、前記第１の立下り波形が印加される間に前記維持電極に正極性の波形を印加する段階と、
    （ｃ）前記走査電極に、最低電圧レベルが負極性である第２の立下り波形を印加する段階と、
    を含むことを特徴とするプラズマディスプレイ装置の駆動方法。
JP2006042649A 2005-07-15 2006-02-20 プラズマディスプレイ装置及びその駆動方法本発明は、プラズマディスプレイ装置に関し、さらに詳細には、駆動時に発生する残像性（ａｆｔｅｒｉｍａｇｅ−ｇｅｎｅｒａｔｉｎｇ）誤放電を防止することができるプラズマディスプレイ装置及びその駆動方法に関する。 Withdrawn JP2007025627A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050064045A KR100692041B1 (ko) 2005-07-15 2005-07-15 플라즈마 디스플레이 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
JP2007025627A true JP2007025627A (ja) 2007-02-01

Family

ID=36942441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006042649A Withdrawn JP2007025627A (ja) 2005-07-15 2006-02-20 プラズマディスプレイ装置及びその駆動方法本発明は、プラズマディスプレイ装置に関し、さらに詳細には、駆動時に発生する残像性（ａｆｔｅｒｉｍａｇｅ−ｇｅｎｅｒａｔｉｎｇ）誤放電を防止することができるプラズマディスプレイ装置及びその駆動方法に関する。

Country Status (6)

Country Link
US (1) US20070013616A1 (ja)
EP (1) EP1744296A3 (ja)
JP (1) JP2007025627A (ja)
KR (1) KR100692041B1 (ja)
CN (1) CN100458890C (ja)
TW (1) TWI322402B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008051845A (ja) * 2006-08-22 2008-03-06 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
KR100775383B1 (ko) 2006-11-29 2007-11-12 엘지전자 주식회사 플라즈마 디스플레이 장치
US20100265219A1 (en) * 2007-12-25 2010-10-21 Panasonic Corporation Driving device and driving method of plasma display panel and plasma display apparatus
US10115339B2 (en) * 2015-03-27 2018-10-30 Apple Inc. Organic light-emitting diode display with gate pulse modulation

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3455141B2 (ja) * 1999-06-29 2003-10-14 富士通株式会社 プラズマディスプレイパネルの駆動方法
US6653795B2 (en) * 2000-03-14 2003-11-25 Lg Electronics Inc. Method and apparatus for driving plasma display panel using selective writing and selective erasure
JP3573705B2 (ja) * 2000-11-07 2004-10-06 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイパネルおよびその駆動方法
JP4656742B2 (ja) * 2001-02-27 2011-03-23 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
JP3640622B2 (ja) * 2001-06-19 2005-04-20 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法
KR100475161B1 (ko) * 2002-04-04 2005-03-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100458581B1 (ko) * 2002-07-26 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 방법
EP1387344A3 (en) * 2002-08-01 2006-07-26 Lg Electronics Inc. Method and apparatus for driving plasma display panel
KR100556735B1 (ko) * 2003-06-05 2006-03-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100524306B1 (ko) * 2003-06-10 2005-10-28 엘지전자 주식회사 플라즈마 디스플레이 패널의 리셋 방법 및 장치
US7068245B2 (en) * 2003-06-24 2006-06-27 Matsushita Electric Industrial Co., Ltd. Plasma display apparatus
KR100488463B1 (ko) * 2003-07-24 2005-05-11 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100536249B1 (ko) * 2003-10-24 2005-12-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 구동장치 및 방법
KR100499100B1 (ko) * 2003-10-31 2005-07-01 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100612333B1 (ko) * 2003-10-31 2006-08-16 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법
KR100570967B1 (ko) * 2003-11-21 2006-04-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 구동장치
KR100739070B1 (ko) * 2004-04-29 2007-07-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
US7642992B2 (en) * 2005-07-05 2010-01-05 Lg Electronics Inc. Plasma display apparatus and driving method thereof

Also Published As

Publication number Publication date
CN1897083A (zh) 2007-01-17
EP1744296A2 (en) 2007-01-17
EP1744296A3 (en) 2007-11-21
KR20070009069A (ko) 2007-01-18
CN100458890C (zh) 2009-02-04
TWI322402B (en) 2010-03-21
TW200703208A (en) 2007-01-16
KR100692041B1 (ko) 2007-03-09
US20070013616A1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
KR101108475B1 (ko) 플라즈마 디스플레이 장치
JP2006189847A (ja) プラズマディスプレイ装置及びその駆動方法
EP1659557A2 (en) Sustain driving method for plasma display panel
US7642992B2 (en) Plasma display apparatus and driving method thereof
JP2006235574A (ja) プラズマディスプレイ装置、その駆動方法、プラズマディスプレイパネル及びプラズマディスプレイパネルの駆動装置
JP2006011459A5 (ja)
JP2006011459A (ja) プラズマディスプレイ装置及びその駆動方法
KR100692041B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR100774943B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100793063B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100705808B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR100667234B1 (ko) 플라즈마 디스플레이 장치
KR100658395B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
US7619586B2 (en) Plasma display apparatus and method for driving the same
KR100747269B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100656710B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
US7714808B2 (en) Plasma display apparatus and driving method thereof
US20070008248A1 (en) Plasma display apparatus and driving method thereof
KR100793292B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20060109546A (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
EP1939843A1 (en) Plasma display apparatus and driving method thereof
KR100646319B1 (ko) 플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치
KR100727298B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20070004391A (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
JP2007058220A (ja) プラズマディスプレイ装置及びその駆動方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090512