JP2004072033A5 - - Google Patents

Download PDF

Info

Publication number
JP2004072033A5
JP2004072033A5 JP2002232763A JP2002232763A JP2004072033A5 JP 2004072033 A5 JP2004072033 A5 JP 2004072033A5 JP 2002232763 A JP2002232763 A JP 2002232763A JP 2002232763 A JP2002232763 A JP 2002232763A JP 2004072033 A5 JP2004072033 A5 JP 2004072033A5
Authority
JP
Japan
Prior art keywords
semiconductor film
film
crystalline semiconductor
forming
crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002232763A
Other languages
English (en)
Other versions
JP2004072033A (ja
JP4357811B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2002232763A priority Critical patent/JP4357811B2/ja
Priority claimed from JP2002232763A external-priority patent/JP4357811B2/ja
Publication of JP2004072033A publication Critical patent/JP2004072033A/ja
Publication of JP2004072033A5 publication Critical patent/JP2004072033A5/ja
Application granted granted Critical
Publication of JP4357811B2 publication Critical patent/JP4357811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (8)

  1. 絶縁基板上に非晶質半導体膜を形成し、
    酸素を含む雰囲気において、前記非晶質半導体膜に第1条件のレーザ光を照射して結晶質半導体膜とし、
    前記結晶質半導体膜の表面に形成された酸化膜を除去し、
    前記結晶質半導体膜に第2条件の面状のレーザ光を照射して前記結晶質半導体膜の表面を平坦化し、
    平坦化された前記結晶質半導体膜をエッチングすることにより島状の半導体膜を形成し、
    前記島状の半導体膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成し、
    ドーピング処理を行い前記半導体膜にn型又はp型の導電型を有する不純物領域を形成し、
    前記ゲート絶縁膜及び前記ゲート電極上に絶縁膜を形成し、
    前記絶縁膜に、前記不純物領域に達するコンタクトホールを形成し、
    前記絶縁膜上にソース配線またはドレイン配線を形成することを特徴とする半導体装置の作製方法。
  2. 絶縁基板上に非晶質半導体膜を形成し、
    前記非晶質半導体膜にその非晶質半導体膜の結晶化を促進する触媒元素を添加した後、加熱処理して第1の結晶質半導体膜とし、
    酸素を含む雰囲気において、前記第1の結晶質半導体膜に第1条件のレーザ光を照射して第2の結晶質半導体膜とし、
    前記第2の結晶質半導体膜上に酸化膜を形成し、
    前記酸化膜上に希ガスを含む半導体膜を形成した後、加熱処理を行い前記第2の結晶質半導体膜から前記希ガスを含む半導体膜に触媒元素を移動させ、
    前記希ガスを含む半導体膜及び前記酸化膜を除去し、
    不活性気体雰囲気または真空中において、前記第2の結晶質半導体膜に第2条件の面状のレーザ光を照射して前記第2の結晶質半導体膜の表面を平坦化し、
    平坦化された前記第2の結晶質半導体膜をエッチングすることにより島状の半導体膜を形成し、
    前記島状の半導体膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成し、
    ドーピング処理を行い前記半導体膜にn型又はp型の導電型を有する不純物領域を形成し、
    前記ゲート絶縁膜及び前記ゲート電極上に絶縁膜を形成し、
    前記絶縁膜に、前記不純物領域に達するコンタクトホールを形成し、
    前記絶縁膜上にソース配線またはドレイン配線を形成することを特徴とする半導体装置の作製方法。
  3. 絶縁基板上に非晶質半導体膜を形成し、
    前記非晶質半導体膜にその非晶質半導体膜の結晶化を促進する触媒元素を添加した後、加熱処理して第1の結晶質半導体膜とし、
    酸素を含む雰囲気において、前記第1の結晶質半導体膜に第1条件のレーザ光を照射して第2の結晶質半導体膜とし
    前記第2の結晶質半導体膜表面に形成された酸化膜を除去し、
    不活性気体雰囲気または真空中において、前記第2の結晶質半導体膜に第2条件の面状のレーザ光を照射して前記第2の結晶質半導体膜の表面を平坦化し、
    平坦化された前記第2の結晶質半導体膜の表面に酸化膜からなるバリア層を形成し、
    前記バリア層上に希ガスを含む半導体膜を形成した後、加熱処理を行い前記第3の結晶質半導体膜から前記半導体膜に触媒元素を移動させ、
    前記バリア層及び前記半導体膜を除去し、
    前記第3の結晶質半導体膜をエッチングすることにより島状の半導体膜を形成し、
    前記島状の半導体膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成し、
    ドーピング処理を行い前記半導体膜にn型又はp型の導電型を有する不純物領域を形成し、
    前記ゲート絶縁膜及び前記ゲート電極上に絶縁膜を形成し、
    前記絶縁膜に、前記不純物領域に達するコンタクトホールを形成し、
    前記絶縁膜上にソース配線またはドレイン配線を形成することを特徴とする半導体装置の作製方法。
  4. 請求項1乃至請求項3のいずれか一項において、前記第1条件のレーザ光のエネルギー密度は、前記第2条件のエネルギー密度と同一であることを特徴とする半導体装置の作製方法。
  5. 絶縁基板上に非晶質半導体膜を形成
    酸素を含む雰囲気において、前記非晶質半導体膜に第1条件の線状のレーザ光を照射して第1の結晶質半導体膜とし
    酸素を含む雰囲気において、前記第1の結晶質半導体膜に前記第1の条件のレーザ光よりもエネルギー密度の小さな第2条件の線状のレーザ光を照射して第2の結晶質半導体膜とし
    前記第2の結晶質半導体膜上に形成された酸化膜を除去し、不活性雰囲気または真空雰囲気において、前記第2の結晶質半導体膜に第3条件のレーザ光を照射して前記第2の結晶質半導体膜の表面を平坦化し、
    平坦化された前記第2の結晶質半導体膜をエッチングすることにより島状の半導体膜を形成し、
    前記島状の半導体膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成し、
    ドーピング処理を行い島状の前記半導体膜にn型又はp型の導電型を有する不純物領域を形成し、
    前記ゲート絶縁膜及び前記ゲート電極上に絶縁膜を形成し、
    前記絶縁膜に、前記不純物領域に達するコンタクトホールを形成し、
    前記絶縁膜上にソース配線またはドレイン配線を形成することを特徴とする半導体装置の作製方法。
  6. 請求項5において、前記第1の結晶質半導体膜の結晶粒径は、前記第2の結晶質半導体膜の結晶粒径より小さいことを特徴とする半導体装置の作製方法。
  7. 絶縁基板上に非晶質半導体膜を形成し、
    前記非晶質半導体膜にその非晶質半導体膜の結晶化を促進する触媒元素を添加し、加熱処理して第1の結晶質半導体膜とし、
    酸素を含む雰囲気において、前記第1の結晶質半導体膜に第1条件のレーザ光を照射して第2の結晶質半導体膜とし、
    酸素を含む雰囲気において、前記第2の結晶質半導体膜に前記第1の条件のレーザ光よりもエネルギー密度の小さな第2条件のレーザ光を照射して第3の結晶質半導体膜とし、
    前記第3の結晶質半導体膜上に形成された酸化膜を除去し、不活性雰囲気または真空雰囲気において、前記第3の結晶質半導体膜に第3条件のレーザ光を照射して前記第3の結晶質半導体の表面を平坦化し、
    平坦化された前記第3の結晶質半導体膜上に酸化膜からなるバリア層を形成し、
    前記バリア層上に希ガスを含む半導体膜を形成した後、加熱処理して前記第3の結晶質半導体膜中に含まれる触媒元素を前記希ガスを含む半導体膜に移動させ、
    前記バリア層及び前記希ガスを含む半導体膜を除去し、
    平坦化した前記第3の結晶質半導体膜をエッチングすることにより島状の半導体膜を形成し、
    前記島状の半導体膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成し、
    ドーピング処理を行い前記半導体膜にn型又はp型の導電型を有する不純物領域を形成し、
    前記ゲート絶縁膜及び前記ゲート電極上に絶縁膜を形成し、
    前記絶縁膜に、前記不純物領域に達するコンタクトホールを形成し、
    前記絶縁膜上にソース配線またはドレイン配線を形成することを特徴とする半導体装置の作製方法。
  8. 請求項7において、前記第2の結晶質半導体膜の結晶粒径は、前記第3の結晶質半導体膜の結晶粒径より小さいことを特徴とする半導体装置の作製方法。
JP2002232763A 2001-08-10 2002-08-09 半導体装置の作製方法 Expired - Fee Related JP4357811B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002232763A JP4357811B2 (ja) 2001-08-10 2002-08-09 半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001244869 2001-08-10
JP2002232763A JP4357811B2 (ja) 2001-08-10 2002-08-09 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002232576A Division JP2003142402A (ja) 2001-08-10 2002-08-09 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2004072033A JP2004072033A (ja) 2004-03-04
JP2004072033A5 true JP2004072033A5 (ja) 2007-10-25
JP4357811B2 JP4357811B2 (ja) 2009-11-04

Family

ID=32018063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002232763A Expired - Fee Related JP4357811B2 (ja) 2001-08-10 2002-08-09 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4357811B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5005881B2 (ja) * 2004-05-13 2012-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法

Similar Documents

Publication Publication Date Title
JP4044137B2 (ja) 電子デバイスの製造方法
TWI557928B (zh) 光電轉換裝置及其製造方法
US5654203A (en) Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP2005303299A (ja) 電子素子及びその製造方法
US20060194419A1 (en) Crystalline-si-layer-bearing substrate and its production method, and crystalline si device
US20110272711A1 (en) Method of manufacturing semiconductor device, semiconductor device, and semiconductor apparatus
JP2003124114A5 (ja)
JP3522441B2 (ja) 半導体装置
JP2007073699A (ja) 酸化物半導体デバイスの製造方法
JPH0432554B2 (ja)
JP5576814B2 (ja) 半導体デバイス及びその製造方法
JP2010123758A (ja) 薄膜デバイス及びその製造方法
US6348367B1 (en) Method for manufacturing a semiconductor device
JP2003017500A5 (ja) 半導体装置及びその作製方法及びそれらを具備する電子機器
US20120178223A1 (en) Method of Manufacturing High Breakdown Voltage Semiconductor Device
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JP2000058839A5 (ja) 半導体装置およびその作製方法
JP2005142567A (ja) ポリシリコン膜の形成方法、その方法で形成されたポリシリコン膜を備える薄膜トランジスタおよびその製造方法
JP2009081383A (ja) 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法
JP2003218052A5 (ja)
JP2008072093A (ja) 薄膜トランジスタ及びその製造方法
JPH1041244A (ja) レーザ処理装置及び半導体装置の製造方法
JP2004072033A5 (ja)
JP3890270B2 (ja) 薄膜トランジスタの製造方法
CN108615680B (zh) 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法