JP2004071890A - 光モジュール - Google Patents
光モジュール Download PDFInfo
- Publication number
- JP2004071890A JP2004071890A JP2002230269A JP2002230269A JP2004071890A JP 2004071890 A JP2004071890 A JP 2004071890A JP 2002230269 A JP2002230269 A JP 2002230269A JP 2002230269 A JP2002230269 A JP 2002230269A JP 2004071890 A JP2004071890 A JP 2004071890A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- optical
- pin
- wiring
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
【課題】電気信号の入出力についてのインピーダンス整合が向上されるとともに、回路基板等への接続を容易化することが可能な光モジュールを提供する。
【解決手段】受光素子、受光素子が搭載される搭載部材３０、及びリードピン４０ａ〜４０ｆを含む素子部と、スリーブ２０を含むガイド部とからなる光受信サブアセンブリＳＡに対し、２本の信号ピン４０ａ、４０ｂ、及び接地ピン４０ｅが表面側に位置し、２本の電源ピン４０ｃ、４０ｄ、及び接地ピン４０ｆが裏面側に位置するように配線基板ＷＢを配置し、搭載部材３０の基板固定部３３及びカシメ部材３４を介して固定する。配線基板ＷＢは、フレキシブル基板６１がリジッド基板６２で裏打ちされた第１基板部６ａと、フレキシブル基板６１からなる第２基板部６ｂと、銅箔が露出された第３基板部６ｃとを有する。
【選択図】 図１
【解決手段】受光素子、受光素子が搭載される搭載部材３０、及びリードピン４０ａ〜４０ｆを含む素子部と、スリーブ２０を含むガイド部とからなる光受信サブアセンブリＳＡに対し、２本の信号ピン４０ａ、４０ｂ、及び接地ピン４０ｅが表面側に位置し、２本の電源ピン４０ｃ、４０ｄ、及び接地ピン４０ｆが裏面側に位置するように配線基板ＷＢを配置し、搭載部材３０の基板固定部３３及びカシメ部材３４を介して固定する。配線基板ＷＢは、フレキシブル基板６１がリジッド基板６２で裏打ちされた第１基板部６ａと、フレキシブル基板６１からなる第２基板部６ｂと、銅箔が露出された第３基板部６ｃとを有する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、受光素子または発光素子などの半導体光学素子を有する光モジュールに関するものである。
【０００２】
【従来の技術】
半導体光学素子を有する光モジュールは、光信号を情報伝達媒体として用いる光通信システム等において用いられている。このような光モジュールとしては、例えば、光信号を受光素子によって電気信号に変換する光受信モジュールや、電気信号を発光素子によって光信号に変換する光送信モジュールなどがある。
【０００３】
【発明が解決しようとする課題】
光モジュールの構成としては、受光素子または発光素子などの半導体光学素子と、光学素子が搭載される搭載部材と、光学素子に対して電気信号を入出力するためのリードピンとを備える構成が考えられる。
【０００４】
例えば、図１０（ａ）及び（ｂ）に示す光受信モジュール１０１は、半導体光学素子である受光素子１０２と、受光素子１０２を搭載する搭載部材１０３と、複数（ここでは５本）のリードピン１０４〜１０８とを備えている。また、５本のリードピンのうち、搭載部材１０３に電気的に導通している接地ピン１０８以外の４本のリードピン１０４〜１０７は、搭載部材１０３の下面側の窪み部１１０に充填されたガラス部材１０９で封止されることによって、搭載部材１０３と絶縁されている。
【０００５】
この光受信モジュールでは、図１０（ｂ）に示したように、リードピン１０４〜１０８が、搭載部材１０３に対して受光素子１０２の反対側に剥き出しに突出するように設けられている。このような構成においては、これらの剥き出しに設けられているリードピンに対し、電気信号の入出力についてのインピーダンス整合（ｚ整合）を行うことができないという問題があった。
【０００６】
すなわち、図１０に示した構成の光受信モジュール１０１では、各リードピンの剥き出しとなっている部分については周囲が空気であるため、インピーダンス整合させることができない。このように、インピーダンス整合されていないリードピンを電気信号の入出力に用いると、例えば１０ＧＨｚ程度の高周波での特性を測定するような場合に誤差や不安定性が増大するなどの問題を生じる。また、このようなリードピンを有する構成では、回路基板等への接続の容易性などの点でも問題がある。
【０００７】
本発明は、以上の問題点を解決するためになされたものであり、電気信号の入出力についてのインピーダンス整合が向上されるとともに、回路基板等への接続を容易化することが可能な光モジュールを提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような目的を達成するために、本発明による光モジュールは、（１）半導体光学素子、及び半導体光学素子に対して電気信号を入出力するためのリードピンを有する光サブアセンブリと、（２）フレキシブル基板を有し、リードピンが接続される配線パターンが形成されるとともに光サブアセンブリと一体に設けられた配線基板とを備え、（３）配線基板は、光サブアセンブリ側から順に、フレキシブル基板がリジッド基板によって裏打ちされた第１基板部、フレキシブル基板からなる第２基板部、及びフレキシブル基板の銅箔が露出されている第３基板部を有して構成され、その表面に、電気信号の入出力についてインピーダンス整合された、相補的な電気信号を伝送する配線パターンが形成されていることを特徴とする。
【０００９】
上記した光モジュールにおいては、半導体光学素子を有する光サブアセンブリに対して、配線基板を一体に設けている。これにより、リードピンが接続されている配線基板上の配線パターンにおいて電気信号の入出力についてのインピーダンス整合を行うことが可能となり、光モジュールでのインピーダンス整合が向上される。また、リードピンが接続される配線基板をあらかじめ一体に設けておくことにより、他の回路基板等への接続が容易化される。
【００１０】
さらに、光サブアセンブリと一体に設けられた配線基板を、第１〜第３基板部の３つの基板部から構成している。このような構成により、配線基板におけるインピーダンス整合、配線基板の機械的強度の保持、及び他の回路基板等への接続の容易化を、それぞれ好適に実現することができる。
【００１１】
また、光サブアセンブリは、半導体光学素子が搭載される金属製の搭載部材と、一端側からフェルールを収容可能であって他端側に搭載部材が配置される樹脂製のスリーブとを有し、搭載部材及びスリーブは、調芯された状態で接着剤によって固定されていることを特徴とする。これにより、半導体光学素子を含む光モジュールにおける光軸を良好に設定し、かつ、設定された光軸を確実に保持することができる。
【００１２】
また、光サブアセンブリは、リードピンとして、第１電気信号用の第１信号ピン、第１電気信号と相補的な第２電気信号用の第２信号ピン、第１電源電圧用の第１電源ピン、第２電源電圧用の第２電源ピン、接地用の第１接地ピン、及び接地用の第２接地ピン、の６本のリードピンを有し、第１信号ピン、第２信号ピン、及び第１接地ピンは、それぞれ配線基板の表面に形成された配線パターンに接続され、第１電源ピン、第２電源ピン、及び第２接地ピンは、それぞれ配線基板の裏面に形成された配線パターンに接続されていることを特徴とする。
【００１３】
このように、配線基板の表面側に位置するリードピン及び表面の配線パターンを相補的な電気信号の伝送に用い、裏面側に位置するリードピン及び裏面の配線パターンを電源電圧の供給に用い、かつ、配線基板の表面側及び裏面側の両方に接地ピン及び接地配線パターンを設けることにより、半導体光学素子からの電気信号の入出力特性等を向上することができる。
【００１４】
また、光サブアセンブリのリードピンは、配線基板に形成された対応する配線パターンに対して、レーザ溶接によって接続されていることを特徴とする。このように、リードピンと配線パターンとの接続をレーザ溶接によって行うことにより、配線基板の接続によって発生する光サブアセンブリへの余分な影響を抑制することができる。
【００１５】
また、光サブアセンブリは、外側に突出するように基板固定部が設けられ、半導体光学素子が搭載される搭載部材と、基板固定部に対してレーザ溶接によって固定されたカシメ部材とを有し、配線基板は、光サブアセンブリに対して、第１基板部の所定部位がカシメ部材でかしめられることによって一体に固定されていることを特徴とする。これにより、光サブアセンブリと配線基板とを確実に一体化することができる。
【００１６】
また、光サブアセンブリのリードピンは、半導体光学素子が搭載される搭載部材に対して、電気信号の入出力についてインピーダンス整合されていることを特徴とする。これにより、配線基板上の配線パターンでのインピーダンス整合と合わせて、電気信号の入出力についてのインピーダンス整合をさらに向上させることができる。
【００１７】
【発明の実施の形態】
以下、図面とともに本発明による光モジュールの好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
【００１８】
図１は、本発明による光モジュールの一実施形態の外観構成を示す図であり、図１（ａ）は後述する配線基板を側面からみる側面図、図１（ｂ）は配線基板を表面からみる平面図を示している。本実施形態の光モジュールは、半導体光学素子として半導体受光素子を用い、光信号を受光素子によって電気信号に変換して出力する光受信モジュールである。
【００１９】
図１（ａ）及び（ｂ）に示す光受信モジュールは、受光素子を有する光信号受信用の光サブアセンブリ（ＲＯＳＡ：Ｒｅｃｅｉｖｅｒ Ｏｐｔｉｃａｌ Ｓｕｂ−Ａｓｓｅｍｂｌｙ）である光受信サブアセンブリＳＡと、光受信サブアセンブリＳＡに対して一体に設けられた配線基板ＷＢとから構成されている。
【００２０】
光受信サブアセンブリＳＡの外周部分は、図１に示すように、スリーブ２０によって構成されている。スリーブ２０は、好ましくは樹脂製であり、その一端である光信号入力端２０ａ側から、光信号入力用の光ファイバのフェルールを収容可能となっている。また、スリーブ２０の他端である電気信号出力端２０ｂ側には、受光素子が搭載される好ましくは金属製の搭載部材３０が配置されている。
【００２１】
また、光受信サブアセンブリＳＡは、搭載部材３０から配線基板ＷＢ側へと突出するように設けられた６本のリードピン４０（リードピン４０ａ〜４０ｆ）を有している。これらのリードピン４０は、受光素子に対する電気信号の入出力、及び電源電圧の供給等に用いられる。
【００２２】
光受信サブアセンブリＳＡの６本のリードピン４０に対し、リードピン４０が接続される配線パターンが形成された配線基板ＷＢが設けられている。この配線基板ＷＢは、光受信サブアセンブリＳＡ側から順に、第１基板部６ａ、第２基板部６ｂ、及び第３基板部６ｃの３つの基板部を有して構成されている。
【００２３】
本実施形態における配線基板ＷＢは、ＦＰＣ基板などを用いたフレキシブル基板６１と、ガラスエポキシ基板などを用いたリジッド基板６２とからなる。この基板６１、６２のうち、フレキシブル基板６１は、図１（ａ）に示すように、配線基板ＷＢの表面側に、基板部６ａ〜６ｃの全体にわたって配置されている。また、リジッド基板６２は、配線基板ＷＢの裏面側に配置されている。
【００２４】
基板部６ａ〜６ｃのうち、第１基板部６ａは、光受信サブアセンブリＳＡ側に位置するフレキシブル基板６１の所定部分をリジッド基板６２で裏打ちすることによって構成された基板部である。また、第２基板部６ｂは、フレキシブル基板６１のみから構成された基板部である。また、第３基板部６ｃは、フレキシブル基板６１において配線パターンを構成している銅箔が露出されている（いわゆるフライングリード）基板部である。
【００２５】
このような構成からなる配線基板ＷＢにおいて、その表面となるフレキシブル基板６１の表面（図１（ｂ））には、受光素子からの相補的な電気信号を伝送する配線パターンが形成されている。また、この配線基板ＷＢの表面の配線パターンは、電気信号の入出力についてインピーダンス整合されたパターンで形成されている。
【００２６】
なお、図１（ｂ）においては、フレキシブル基板６１の表面に形成された配線パターンの図示を省略している。配線基板ＷＢにおける配線パターンの具体的な構成等については後述する。
【００２７】
この配線基板ＷＢに対して、光受信サブアセンブリＳＡの搭載部材３０には、基板固定部３３が設けられている。また、基板固定部３３には、そのスリーブ２０から突出した両端部に、それぞれカシメ部材３４が取り付けられている。これらのカシメ部材３４は、好ましくはレーザ溶接によって、搭載部材３０の基板固定部３３に対して固定されている。配線基板ＷＢは、図２に示すように、その第１基板部６ａの所定部位がカシメ部材３４でかしめられることによって、光受信サブアセンブリＳＡに対して一体に固定されている。
【００２８】
光受信サブアセンブリＳＡの具体的な構成について説明する。
【００２９】
図３は、図１に示した光モジュールに用いられる光受信サブアセンブリの構成を一部破断して示す平面断面図である。なお、図３においては、光受信サブアセンブリＳＡに接続される配線基板ＷＢの図示を省略している。
【００３０】
光受信サブアセンブリＳＡは、半導体光学素子である受光素子１０、及び受光素子１０を搭載する搭載部材３０を含む素子部１と、フェルールを収容するためのスリーブ２０を含むガイド部２とを備える。素子部１の金属製の搭載部材３０及びガイド部２の樹脂製のスリーブ２０は、搭載部材３０に搭載される受光素子１０の光軸と、スリーブ２０に収容されるフェルールの光軸とが一致するように調芯された状態で、接着剤（図示していない）によって固定されている。
【００３１】
素子部１は、受光素子１０と、搭載部材３０と、入力される光信号を受光素子１０へと集光するための集光レンズ１５と、集光レンズ１５を保持するためのレンズ保持部材１６と、複数本（本実施形態においては６本）のリードピン４０とを有する。
【００３２】
レンズ保持部材１６は、好ましくはステンレス鋼などの金属材料からなるキャップ状の部材であり、搭載部材３０の外縁部に当接して設けられている。レンズ保持部材１６には、受光素子１０と対向する所定位置に開口が形成されており、この開口に集光レンズ１５が接着剤により固定されている。集光レンズ１５としては、ガラスレンズ、プラスチックレンズ等を用いることができる。
【００３３】
搭載部材３０は、受光素子１０などの各部品が搭載される搭載面３１を有している。また、搭載部材３０に対し、その搭載面３１とは反対側の面から突出する６本のリードピン４０がそれぞれ固定されている。この搭載部材３０は、好ましくはコバール、Ｆｅ−Ｎｉ合金、またはＣｕＷ等の金属材料からなり、金メッキが施されている。また、各リードピン４０（４０ａ〜４０ｆ）は、好ましくはニッケルメッキが施された銅等の金属材料からなる。
【００３４】
図４及び図５は、光受信サブアセンブリに用いられる搭載部材の構成を示す図であり、図４（ａ）は光信号入力側からみる正面図、図４（ｂ）は平面図、図５はＩ−Ｉ矢印断面図を示している。
【００３５】
搭載部材３０は、受光素子１０の光軸となる中心軸Ｃ（図４（ａ）参照）を中心として、円形状の搭載面３１を含む搭載部と、搭載部の外縁部に設けられたフランジ部３２とを有している。フランジ部３２は、搭載部材３０とスリーブ２０との固定や、搭載部材３０とレンズ保持部材１６との固定などに用いられる。
【００３６】
搭載部及びフランジ部３２からなる搭載部材３０の形状は、接地電位特性、放熱特性などの点で良好な特性を有する。搭載部材３０における搭載部の厚さは、例えば１．２ｍｍである。また、フランジ部３２の厚さは、例えば０．２ｍｍである。
【００３７】
また、本実施形態の搭載部材３０では、中心軸Ｃを含み搭載面３１と略垂直な所定の面が中心面Ｓ（図４（ａ）の一点鎖線）となっている。搭載部材３０に対して接続される配線基板ＷＢは、この中心面Ｓに沿って配置される。フランジ部３２には、中心面Ｓの方向に沿って中心軸Ｃを挟む位置に、それぞれ外側に突出する略長方形状の基板固定部３３が設けられている。基板固定部３３は、上述したように、カシメ部材３４がレーザ溶接によって固定される部分であり、これらの基板固定部３３及びカシメ部材３４を介して、配線基板ＷＢと搭載部材３０とが一体に固定される。
【００３８】
搭載部材３０の搭載部には、中心軸Ｃに沿った方向を長手方向として、円形状の４つの孔部３５ａ〜３５ｄが設けられている。これらの孔部３５ａ〜３５ｄのそれぞれは、スリーブ２０側となる搭載面３１から配線基板ＷＢ側となる面へと貫通するように形成されている。
【００３９】
すなわち、図４（ａ）に示すように、中心面Ｓからみて配線基板ＷＢの表面側（図中での一点鎖線の上側）には、搭載部の左右にそれぞれ孔部３５ａ、３５ｂが設けられている。これらの孔部３５ａ、３５ｂには、それぞれ対応するリードピン４０ａ、４０ｂが挿通されている。ここで、リードピン４０ａは、受光素子１０からの第１電気信号の出力に用いられる第１信号ピンである。また、リードピン４０ｂは、第１電気信号と相補的な第２電気信号の出力に用いられる第２信号ピンである。
【００４０】
また、中心面Ｓからみて配線基板ＷＢの裏面側（図中での一点鎖線の下側）には、搭載部の左右にそれぞれ孔部３５ｃ、３５ｄが設けられている。これらの孔部３５ｃ、３５ｄには、それぞれ対応するリードピン４０ｃ、４０ｄが挿通されている。ここで、リードピン４０ｃは、第１電源電圧（ＶＤＤ）の供給に用いられる第１電源ピンである。また、リードピン４０ｄは、第２電源電圧（ＶＰＤ）の供給に用いられる第２電源ピンである。
【００４１】
リードピン４０ａ〜４０ｄは、その一端が搭載面３１から所定の長さ突出した状態で、対応する孔部３５ａ〜３５ｄに挿通されている。そして、図５に示すように、孔部３５ａ〜３５ｄのそれぞれをガラス樹脂によって封止したガラス封止部３６によって搭載部材３０に対して固定されている。これにより、リードピン４０ａ〜４０ｄは、それぞれ搭載部材３０に対して電気的に絶縁されている。
【００４２】
これらのリードピン４０は、例えば直径０．３ｍｍである。また、リードピン４０が挿通される孔部３５は、例えば直径０．７５ｍｍである。また、搭載面３１から突出しているリードピン４０ａ〜４０ｄの端部は、ワイヤリングを容易にするため、それぞれネールヘッド状に加工されている。
【００４３】
また、中心面Ｓからみた表面側には、リードピン４０ａ、４０ｂの間の所定位置に、さらにリードピン４０ｅが設けられている。リードピン４０ｅは、接地用の第１接地ピンである。このリードピン４０ｅは、そのネールヘッド状に加工された先端部が搭載面３１の反対側に形成された窪み部３７ｅに落とし込まれて、搭載部材３０に電気的に導通した状態で溶接加工によって固定されている。
【００４４】
また、中心面Ｓからみた裏面側には、リードピン４０ｃ、４０ｄの間の所定位置に、さらにリードピン４０ｆが設けられている。リードピン４０ｆは、接地用の第２接地ピンである。このリードピン４０ｆは、そのネールヘッド状に加工された先端部が搭載面３１の反対側に形成された窪み部３７ｆに落とし込まれて、搭載部材３０に電気的に導通した状態で溶接加工によって固定されている。
【００４５】
ここで、これらのリードピン４０ａ〜４０ｆは、光受信サブアセンブリＳＡからの電気信号の入出力について、搭載部材３０に対してインピーダンス整合されている。このインピーダンス整合は、リードピンの外径、搭載部の孔部の内径、ガラス封止部の形状、及び各部の誘電率などの設定によって行われる。また、リードピン相互の間隔は、図４（ａ）での横方向の間隔は、例えば１ｍｍである。また、縦方向の間隔は、リードピンによって挟み込む配線基板ＷＢの厚さに依存し、例えば１．７ｍｍである。
【００４６】
光受信サブアセンブリＳＡにおいては、図３に示すように、受光素子１０、搭載部材３０、及びリードピン４０ａ〜４０ｆを有する素子部１に対し、ガイド部２が設けられている。このガイド部２は、スリーブ２０と、割スリーブ２１と、固定部材２２と、キャピラリ２３とを有する。
【００４７】
スリーブ２０は、筒状に形成された好ましくは樹脂製のスリーブであり、その円筒状の内部に光信号入力端２０ａ側からフェルール（図示していない）を収容可能となっている。また、スリーブ２０の電気信号出力端２０ｂ側には、受光素子１０及び搭載部材３０を含む上述した素子部１が配置されている。
【００４８】
割スリーブ２１は、好ましくはジルコニアなどの金属材料からなり、スリーブ２０の内側に、固定部材２２を介してスリーブ２０に対して固定されて配置されている。この割スリーブ２１は、キャピラリ２３を位置決めし、また、スリーブ２０内に収容されるフェルールを位置決めする。また、キャピラリ２３は、好ましくはジルコニアなどの金属材料からなり、光ファイバ（図示していない）を収納している。
【００４９】
図６は、光受信サブアセンブリにおける素子部の構成を示す正面図である。ここでは、上述したように、半導体光学素子として半導体受光素子１０を用いた場合での素子部１の構成を示している。なお、図６においては、受光素子１０に対向する位置に設置される集光レンズ１５、及びレンズ保持部材１６の図示を省略している。
【００５０】
本実施形態の素子部１においては、搭載部材３０の搭載面３１上には、半導体受光素子１０に加えて、ダイキャップコンデンサ４１、半導体電子素子５１、及びダイキャップコンデンサ４８などの光受信サブアセンブリＳＡの各部品が搭載されている。
【００５１】
ダイキャップコンデンサ４１は、一方の面側に搭載部材３０の搭載面３１に接する電極４２を有し、他方の面側に並設された少なくとも３つ（本実施形態においては４つ）の電極４３〜４６を有する。このダイキャップコンデンサ４１は、電極４３が搭載面３１の中央部に位置するように配置され、電極４２が搭載部材３０と電気的に接続されている。
【００５２】
搭載面３１の中央部に位置する電極４３に対して、その両側に位置する電極４４、４５は、それぞれ搭載部材３０にワイヤボンディングされて電気的に接続されている。これにより、電極４４、４５は、それぞれ接地電位とされる。また、電極４４、４５と、搭載部材３０とを電気的に接続するワイヤは、それぞれ複数本（図６においては２本）とされている。
【００５３】
一方、最外に位置する電極４６は、第１電源ピンであるリードピン４０ｃにワイヤボンディングされている。また、電極４６と、第１電源ピン４０ｃとを電気的に接続するワイヤは、複数本（図６においては２本）とされている。
【００５４】
半導体受光素子１０は、例えばフォトダイオードであり、受光部１１、第１電極（電源電極）１２、第２電極１３、及び第３電極（信号出力電極）１４を有する。また、受光素子１０は、第１電極１２と第２電極１３との間に直列接続して設置した抵抗素子（図示していない）と、この抵抗素子に並列接続したダイオード（図示していない）とを有する。
【００５５】
この受光素子１０は、ダイキャップコンデンサ４１の電極４３上に配置されている。言い換えると、ダイキャップコンデンサ４１は、電極４３上に配置された受光素子１０、及びその受光部１１が搭載面３１の中央部に位置するように配置されている。
【００５６】
第１電極１２は、受光素子１０に電源電圧を印加するためのものであり、受光素子１０における１つの角部に近接して設けられている。この第１電極１２は、第２電源ピンであるリードピン４０ｄにワイヤボンディングされている。これにより、受光素子１０に対して、第２電源ピン４０ｄ及びワイヤを介して電源電圧ＶＰＤが供給される。
【００５７】
第３電極１４は、受光部１１に入射した光が変換されて得られた電気信号を出力するためのものであり、第１電極１２が近接して設けられた角部に対して隣り合う角部に近接して設けられている。
【００５８】
第２電極１３は、電極１２、１４のそれぞれが近接して設けられた角部を結ぶ辺とは反対側の辺に沿って設けられている。この第２電極１３は、ダイキャップコンデンサ４１の電極４３にワイヤボンディングされている。これにより、ダイキャップコンデンサ４１の電極４２、４３によって構成されるコンデンサ部分と抵抗素子とがＣＲフィルタを構成することとなり、受光素子１０の安定した動作が実現可能となる。
【００５９】
半導体電子素子５１は、例えば前置増幅器としてのプリアンプＩＣであり、受光素子１０から出力された電気信号に対して、増幅、電流−電圧変換などの必要な電気処理を行う。電子素子５１は、第１電極（電源電極）５２、第２電極５３（信号入力電極）、第３電極（第１信号出力電極）５４、第４電極（第２信号出力電極）５５、第５電極５６、及び接地電極５７、５８を有する。
【００６０】
電子素子５１は、その第２電極５３が受光素子１０の第３電極１４と対向するように、ダイキャップコンデンサ４１に隣接して、搭載面３１上に配置されている。図６においては、この電子素子５１は、第１信号ピン４０ａ及び第２信号ピン４０ｂの間に配置されている。
【００６１】
第１電極５２は、電子素子５１に電源電圧を印加するためのものである。この第１電極５２は、ダイキャップコンデンサ４１の電極のうちで最外に位置する電極４６にワイヤボンディングされている。これにより、電子素子５１に対して、第１電源ピン４０ｃ、ダイキャップコンデンサ４１の電極４６、及びワイヤを介して電源電圧ＶＤＤが供給される。また、第１電極５２と、電極４６とを電気的に接続するワイヤは、複数本（図６においては３本）とされている。
【００６２】
第２電極５３は、受光素子１０から出力された電気信号を入力するためのものである。この第２電極５３は、受光素子１０の第３電極１４にワイヤボンディングされている。これにより、電子素子５１に対して、ワイヤを介して受光素子１０からの電気信号が入力される。
【００６３】
第３電極５４は、受光素子１０から出力された電気信号を電気処理した電気信号（第１電気信号）を出力するためのものである。この第３電極５４は、第１信号ピンであるリードピン４０ａにワイヤボンディングされている。これにより、電子素子５１において処理された第１電気信号は、ワイヤ及び第１信号ピン４０ａを介して出力される。
【００６４】
第４電極５５は、第３電極５４から出力される電気信号とは位相が１８０°異なる相補的な電気信号（第２電気信号）を出力するためのものである。この第４電極５５は、第２信号ピンであるリードピン４０ｂにワイヤボンディングされている。これにより、電子素子５１において処理された相補的な第２電気信号は、ワイヤ及び第２信号ピン４０ｂを介して出力される。
【００６５】
また、これらの第３電極５４及び第４電極５５は、第２電極５３が近接して配置される１辺に直交しかつ互いに対向する２辺、すなわち、リードピン４０ａ、４０ｂに近接する２辺にそれぞれ近接して配置されている。
【００６６】
第５電極５６は、ダイキャップコンデンサ４８の電極にワイヤボンディングされている。ダイキャップコンデンサ４８は、電子素子５１の内部回路で用いる平滑化コンデンサとして機能し、高域遮断フィルタのカットオフ周波数を決定するためのものである。
【００６７】
接地電極５７は、第２電極５３の両側に設けられ、ダイキャップコンデンサ４１の電極４４、４５にそれぞれワイヤボンディングされて電気的に接続されている。これにより、接地電極５７は、電極４４、４５及びワイヤを介して搭載部材３０に電気的に接続された状態となり、接地電位とされる。
【００６８】
接地電極５８は、搭載面３１にそれぞれワイヤボンディングされて電気的に接続されており、接地電位とされる。
【００６９】
次に、配線基板ＷＢの具体的な構成について説明する。
【００７０】
配線基板ＷＢは、フレキシブル基板６１及びリジッド基板６２からなり（図１（ａ）及び（ｂ）参照）、上述したように３つの基板部６ａ〜６ｃを有して構成されている。第１基板部６ａでは、フレキシブル基板６１（例えばＦＰＣ基板）がリジッド基板６２（例えばガラスエポキシ基板）によって裏打ちされ、その機械的強度が増強されている。フレキシブル基板６１の厚さは、例えば０．１ｍｍである。また、フレキシブル基板６１とリジッド基板６２とを合わせた配線基板ＷＢの厚さは、リードピンの縦方向の間隔に対応し、例えば１．７ｍｍである。また、第１基板部６ａの長さは、例えば５．５ｍｍである。
【００７１】
第２基板部６ｂは、通常のフレキシブル基板６１のみからなる。また、フレキシブル基板６１の光受信サブアセンブリＳＡとは反対側の端部は、銅箔が露出された第３基板部６ｃとなっており、他の回路基板等への接続などに用いられる。第２基板部６ｂの長さは、例えば４．５ｍｍである。また、第３基板部６ｃの長さは、例えば１ｍｍである。
【００７２】
光受信サブアセンブリＳＡにおいては、上述したように、配線基板ＷＢの表面側となる位置に、第１信号ピン４０ａ、第２信号ピン４０ｂ、及び第１接地ピン４０ｅの３本のリードピンが設けられている。また、配線基板ＷＢの裏面側となる位置に、第１電源ピン４０ｃ、第２電源ピン４０ｄ、及び第２接地ピン４０ｆの３本のリードピンが設けられている。
【００７３】
配線基板ＷＢは、これら３本ずつのリードピンによって挟み込まれた状態で、基板固定部３３及びカシメ部材３４を介して搭載部材３０を含む光受信サブアセンブリＳＡに固定される。そして、リードピン４０ａ〜４０ｆのそれぞれは、配線基板ＷＢに形成された対応する配線パターンに対して、好ましくはレーザ溶接によって接続される。
【００７４】
第１信号ピン４０ａ、第２信号ピン４０ｂ、及び第１接地ピン４０ｅは、配線基板ＷＢの表面、すなわち、フレキシブル基板６１の表面に形成された配線パターンに、それぞれ電気的に接続される。これに対応して、フレキシブル基板６１の表面には、第１信号ピン４０ａに接続されて受光素子１０からの第１電気信号の伝送に用いられる第１信号配線パターン、第２信号ピン４０ｂに接続されて相補的な第２電気信号の伝送に用いられる第２信号配線パターン、及び第１接地ピン４０ｅに接続される接地配線パターンが設けられている。
【００７５】
第１電源ピン４０ｃ、第２電源ピン４０ｄ、及び第２接地ピン４０ｆは、配線基板ＷＢの裏面、すなわち、リジッド基板６２の裏面に形成された配線パターンに、それぞれ電気的に接続される。これに対応して、リジッド基板６２の裏面には、第１電源ピン４０ｃに接続されて電子素子５１への電源電圧ＶＤＤの供給に用いられる第１電源配線パターン、第２電源ピン４０ｄに接続されて受光素子１０への電源電圧ＶＰＤの供給に用いられる第２電源配線パターン、及び第２接地ピン４０ｆに接続される接地配線パターンが設けられている。
【００７６】
ここで、配線基板ＷＢのフレキシブル基板６１の表面に形成されている第１信号配線パターン、第２信号配線パターン、及び接地配線パターンを含む配線パターンは、光受信サブアセンブリＳＡからの電気信号の入出力についてインピーダンス整合されている。このインピーダンス整合は、各信号配線パターンの幅、信号配線パターンと接地配線パターンとの間隔、及びフレキシブル基板６１の厚さなどの設定によって行われる。
【００７７】
上述した実施形態の光モジュールにおいては、半導体受光素子１０を有する光受信サブアセンブリＳＡに対して、配線基板ＷＢを一体に設けている。これにより、光受信サブアセンブリＳＡのリードピン４０ａ〜４０ｆが接続されている配線基板ＷＢ上の配線パターンにおいて電気信号の入出力についてのインピーダンス整合を行うことが可能となる。したがって、リードピンが剥き出しとなっている場合等に比べ、光モジュールでのインピーダンス整合が向上される。また、このとき、例えば１０ＧＨｚ程度の高周波での特性を測定するような場合にも、その誤差や不安定性が低減される。
【００７８】
さらに、上記実施形態では、リードピン４０ａ〜４０ｆは、その付根の部分において、搭載部材３０に対してインピーダンス整合されている。これにより、配線基板ＷＢ上の配線パターンでのインピーダンス整合と合わせて、全体でのインピーダンス整合をさらに向上させることができる。
【００７９】
また、フレキシブル基板６１からなり、その配線パターンがインピーダンス整合される配線基板ＷＢにおいて、フレキシブル基板６１をリジッド基板６２で裏打ちした第１基板部６ａを設けている。これにより、配線基板ＷＢにおけるインピーダンス整合と、配線基板ＷＢの機械的強度の保持とを好適に両立することができる。
【００８０】
また、リードピン４０ａ〜４０ｆが接続される配線基板ＷＢをあらかじめ一体に設けておく構成では、他の回路基板等への接続を容易化することができる。特に、上記した光モジュールでは、配線基板ＷＢにおいて、フレキシブル基板６１の銅箔が露出されている第３基板部６ｃを設けている。このような基板部６ｃを用いることにより、回路基板等への接続を容易に行える。
【００８１】
ここで、例えば、図１０に示した光モジュール１０１では、搭載部材１０３の略中央の位置に接地ピン１０８が設けられている。このような構成では、すべてのリードピンを回路基板等に接続するには、接地ピンまたは他のリードピンを折り曲げることが必要となる。これに対して、図１に示した構成の光モジュールによれば、リードピン４０を折り曲げるなどの加工を行う必要がない。
【００８２】
また、配線基板ＷＢにフレキシブル基板６１を用いることにより、他の回路基板等への接続を行った場合に、接続によって配線基板ＷＢに対して発生する応力を逃がすことができる。
【００８３】
上記実施形態では、光受信サブアセンブリＳＡにおいて、配線基板ＷＢに対して表面側に、２本の信号ピン４０ａ、４０ｂ及び１本の接地ピン４０ｅを設けている。また、裏面側に、２本の電源ピン４０ｃ、４０ｄ及び１本の接地ピン４０ｆを設けている。これにより、配線基板ＷＢの表面側及び裏面側のリードピン及び配線パターンについて、それぞれＧＳＧ（Ｇｒｏｕｎｄ−Ｓｉｇｎａｌ−Ｇｒｏｕｎｄ）構造をとることができる。したがって、受光素子１０からの電気信号の入出力特性等を向上することが可能となる。
【００８４】
また、例えば、接地ピンが配線基板の裏面側にのみ設けられている構成では、表面側の信号配線パターンでＧＳＧ構造を実現するためには、配線基板に形成されたスルーホールによって、表面の配線パターンを裏面の接地配線パターンに接続する。このような構成では、スルーホールを介することにより、接地電位自体が弱くなる場合がある。
【００８５】
これに対して、上記のように配線基板ＷＢの両側に接地ピン４０ｅ、４０ｆ、及びそれに対応する接地配線パターンを設けることにより、接地電位を好適に保持することができる。ただし、このような接地ピン等の構成については、具体的な配線基板の構成等に応じて、配線基板の一方側にのみ接地ピンを設ける構成を用いても良い。
【００８６】
また、上記実施形態では、金属製の搭載部材３０と、樹脂製のスリーブ２０とが、調芯された状態で接着剤によって固定されている。これにより、受光素子１０を含む光モジュールにおける光軸を良好に設定し、かつ、設定された光軸を確実に保持することができる。また、樹脂製のスリーブ２０を接着剤で固定する構成は、金属製のスリーブを溶接固定する構成に比べて低コストである。ただし、このスリーブ２０については、金属製のものを用いても良い。
【００８７】
さらに、光受信サブアセンブリＳＡのリードピン４０ａ〜４０ｆと、配線基板ＷＢ上の配線パターンとの接続を、レーザ溶接によって行っている。また、搭載部材３０の基板固定部３３と、カシメ部材３４との接続についても、同様にレーザ溶接によって行っている。このように、各部の半田等による電気的接続をレーザ溶接で行うことにより、搭載部材３０とスリーブ２０とが一体に固定された光受信サブアセンブリＳＡにおける余分な影響の発生、例えば搭載部材３０とスリーブ２０との間での光軸のずれの発生などを抑制することができる。
【００８８】
また、光受信サブアセンブリＳＡの搭載部材３０と、配線基板ＷＢとを、配線基板ＷＢの第１基板部６ａの所定部位をカシメ部材３４でかしめることによって一体に固定している。これにより、光受信サブアセンブリＳＡ及び配線基板ＷＢを確実に一体化することができる。
【００８９】
次に、配線基板ＷＢに形成される配線パターンの具体的な構成例について説明する。
【００９０】
図７は、配線基板ＷＢにおけるフレキシブル基板６１の表面に形成された配線パターンを示す図である。フレキシブル基板６１の表面には、その中央部に、第１接地ピン４０ｅが接続される接地（ＧＮＤ）配線パターン７０が形成されている。また、接地配線パターン７０の外側には、それぞれ、第１信号ピン４０ａが接続される第１信号（ＳＩＧ）配線パターン７１と、第２信号ピン４０ｂが接続される第２信号（／ＳＩＧ）配線パターン７２とが形成されている。
【００９１】
第１信号配線パターン７１及び第２信号配線パターン７２は、例えば２．５４ｍｍの間隔をおいて形成され、その間に、接地配線パターン７０が形成されている。また、これらの配線パターン７０〜７２は、上述したようにインピーダンス整合されたパターンによって形成される。
【００９２】
さらに、配線パターン７１、７２の外側には、それぞれ、接地（ＧＮＤ）配線パターン７３と、接地（ＧＮＤ）配線パターン７４とが形成されている。これらの接地配線パターン７３、７４は、金属製のカシメ部材３４を介して搭載部材３０と電気的に接続されている。
【００９３】
これらの配線パターン７０〜７４は、リードピン４０ｅ、４０ａ、４０ｂ、及びカシメ部材３４に接続される光受信サブアセンブリＳＡ側の辺から反対側の辺へと伸びるパターンで形成されている。また、接地配線パターン７０、７３、及び７４には、それぞれ多数のスルーホール（ヴィアホール）７０ａ、７３ａ、及び７４ａが設けられている。
【００９４】
また、第１基板部６ａのうち、リードピン４０ｅ、４０ａ、４０ｂ、及びカシメ部材３４に接続される所定部分では、それぞれの配線パターンの銅箔が露出されている。また、第３基板部６ｃに含まれる部分でも、それぞれの配線パターンの銅箔が露出されている。
【００９５】
また、配線パターン７３、７４の外側には、それぞれ、第１電源（ＶＤＤ）配線パターン７５と、第２電源（ＶＰＤ）配線パターン７６とが形成されている。これらの配線パターン７５、７６は、光受信サブアセンブリＳＡと反対側の辺を含むパターンで形成されている。また、電源配線パターン７５、及び７６には、それぞれスルーホール７５ａ、及び７６ａが設けられている。また、第３基板部６ｃに含まれる部分では、それぞれの配線パターンの銅箔が露出されている。
【００９６】
図８は、配線基板ＷＢにおけるフレキシブル基板６１の裏面に形成された配線パターンを示す図である。フレキシブル基板６１の裏面には、その大部分に、接地（ＧＮＤ）配線パターン８０が形成されている。裏面の接地配線パターン８０は、スルーホール７０ａ、７３ａ、及び７４ａを介して、表面の接地配線パターン７０、７３、及び７４と電気的に接続されている。
【００９７】
なお、接地配線パターン７０、７３、及び７４の接地配線パターン８０への接続においては、それぞれ多数のスルーホール７０ａ、７３ａ、及び７４ａを設けることにより、寄生インピーダンスの増大を抑制している。
【００９８】
また、配線パターン８０の外側には、それぞれ、第１電源（ＶＤＤ）配線パターン８５と、第２電源（ＶＰＤ）配線パターン８６とが形成されている。これらの配線パターン８５、８６は、光受信サブアセンブリＳＡと反対側の辺を含むパターンで形成されている。裏面の第１電源配線パターン８５は、スルーホール７５ａを介して、表面の第１電源配線パターン７５と電気的に接続されている。同様に、裏面の第２電源配線パターン８６は、スルーホール７６ａを介して、表面の第２電源配線パターン７６と電気的に接続されている。
【００９９】
図９は、配線基板ＷＢにおけるリジッド基板６２の裏面に形成された配線パターンを示す図である。リジッド基板６２の裏面には、その中央部に、第２接地ピン４０ｆが接続される接地（ＧＮＤ）配線パターン９０が形成されている。また、接地配線パターン９０の外側には、それぞれ、第１電源ピン４０ｃが接続される第１電源（ＶＤＤ）配線パターン９５と、第２電源ピン４０ｄが接続される第２電源（ＶＰＤ）配線パターン９６とが形成されている。
【０１００】
接地配線パターン９０と、第１電源配線パターン９５または第２電源配線パターン９６との間隔は、例えば１．２７ｍｍである。また、第１電源配線パターン９５及び第２電源配線パターン９６については、インピーダンス整合を考慮する必要がなく、広いパターンとすることが好ましい。
【０１０１】
さらに、配線パターン９５、９６の外側には、それぞれ、接地（ＧＮＤ）配線パターン９３と、接地（ＧＮＤ）配線パターン９４とが形成されている。これらの接地配線パターン９３、９４は、金属製のカシメ部材３４を介して搭載部材３０と電気的に接続されている。
【０１０２】
配線パターン９０、９５、及び９６は、リードピン４０ｆ、４０ｃ、及び４０ｄに接続される光受信サブアセンブリＳＡ側の辺から反対側の辺へと伸びるパターンで形成されている。また、配線パターン９３、９４は、カシメ部材３４に接続される光受信サブアセンブリＳＡ側の辺を含むパターンで形成されている。
【０１０３】
接地配線パターン９０、９３、及び９４には、それぞれ多数のスルーホール９０ａ、９３ａ、及び９４ａが設けられている。リジッド基板６２の裏面の接地配線パターン９０、９３、及び９４は、スルーホール９０ａ、９３ａ、及び９４ａを介して、フレキシブル基板６１の裏面の接地配線パターン８０と電気的に接続されている。
【０１０４】
第１電源配線パターン９５には、スルーホール９５ａが設けられている。リジッド基板６２の裏面の第１電源配線パターン９５は、スルーホール９５ａを介して、フレキシブル基板６１の裏面の第１電源配線パターン８５と電気的に接続されている。同様に、第２電源配線パターン９６には、スルーホール９６ａが設けられている。リジッド基板６２の裏面の第２電源配線パターン９６は、スルーホール９６ａを介して、フレキシブル基板６１の裏面の第２電源配線パターン８６と電気的に接続されている。
【０１０５】
なお、接地配線パターン９０と第１電源配線パターン９５との間、及び接地配線パターン９０と第２電源配線パターン９６との間には、チップコンデンサを設置しておくことが好ましい。光受信サブアセンブリＳＡの内部にも、図６に示したように、ＶＤＤ、ＶＰＤ−ＧＮＤ間にダイキャップコンデンサを設けているが、ダイキャップコンデンサの容量は数十ｐＦ程度までである。これに対して、リジッド基板６２の裏面で光受信サブアセンブリＳＡに近い位置に、容量数千ｐＦ〜数万ｐＦ程度のチップコンデンサを設けることにより、電源からのノイズの回り込みを効果的に防止することができる。
【０１０６】
また、上記した構成では、接地ピン４０ｅ、及び４０ｆに加えて、配線基板ＷＢを搭載部材３０に固定するためのカシメ部材３４をもＧＮＤ接続経路として用いている。このように、ＧＮＤ接続経路を太くすることにより、ＧＮＤの寄生インピーダンスの増大が抑制される。
【０１０７】
本発明による光モジュールは、上記した実施形態に限られるものではなく、様々な変形が可能である。例えば、上記実施形態では、光モジュールとして、半導体光学素子として半導体受光素子を用い、受光素子を有する光受信サブアセンブリ（ＲＯＳＡ）と、配線基板とからなる光受信モジュールについて説明したが、本発明による光モジュールは、半導体光学素子として半導体発光素子を用い、発光素子を有する光送信サブアセンブリ（ＴＯＳＡ：Ｔｒａｎｓｍｉｔｔｅｒ Ｏｐｔｉｃａｌ Ｓｕｂ−Ａｓｓｅｍｂｌｙ）と、配線基板とからなる光送信モジュールに対しても同様に適用可能である。
【０１０８】
ただし、光送信モジュールでは、光送信サブアセンブリに設けられるリードピンは、信号（ＳＩＧ）ピン、電源（ＶＤＤ）ピン、及び接地（ＧＮＤ）ピンの３本で良い。この場合、配線基板の表面側に配置される３本のリードピンをそれぞれ信号ピン、接地ピン、電源ピンとすることで、上述した光受信モジュールと同様の効果が得られる。また、このとき、配線基板の裏面側の中央部に接地ピンを設けることが、耐雑音特性などの点で好ましい。
【０１０９】
【発明の効果】
本発明による光モジュールは、以上詳細に説明したように、次のような効果を得る。すなわち、半導体光学素子を有する光サブアセンブリに対して配線基板を一体に設け、リードピンが接続される配線基板上の配線パターンにおいてインピーダンス整合を行う構成の光モジュールによれば、光モジュールでの電気信号の入出力についてのインピーダンス整合が向上される。また、リードピンが接続される配線基板をあらかじめ一体に設けておくことにより、他の回路基板等への接続が容易化される。
【０１１０】
また、配線基板を、フレキシブル基板がリジッド基板によって裏打ちされた第１基板部、フレキシブル基板からなる第２基板部、及びフレキシブル基板の銅箔が露出されている第３基板部から構成することにより、配線基板におけるインピーダンス整合、配線基板の機械的強度の保持、及び他の回路基板等への接続の容易化を、それぞれ好適に実現することができる。
【図面の簡単な説明】
【図１】光モジュールの一実施形態の外観構成を示す（ａ）側面図、及び（ｂ）平面図である。
【図２】光モジュールにおける光受信サブアセンブリと配線基板との固定について示す斜視図である。
【図３】光受信サブアセンブリの構成を一部破断して示す平面断面図である。
【図４】搭載部材の構成を示す（ａ）正面図、及び（ｂ）平面図である。
【図５】搭載部材の断面構成を示すＩ−Ｉ矢印断面図である。
【図６】光受信サブアセンブリにおける素子部の構成を示す正面図である。
【図７】配線基板におけるフレキシブル基板の表面に形成された配線パターンを示す図である。
【図８】配線基板におけるフレキシブル基板の裏面に形成された配線パターンを示す図である。
【図９】配線基板におけるリジッド基板の裏面に形成された配線パターンを示す図である。
【図１０】光モジュールの構成例について示す（ａ）正面図、及び（ｂ）側面断面図である。
【符号の説明】
ＳＡ…光受信サブアセンブリ（光サブアセンブリ）、１…素子部、２…ガイド部、１０…受光素子（半導体光学素子）、１５…集光レンズ、１６…レンズ保持部材、２０…スリーブ、２０ａ…光信号入力端、２０ｂ…電気信号出力端、２１…割スリーブ、２２…固定部材、２３…キャピラリ、３０…搭載部材、３１…搭載面、３２…フランジ部、３３…基板固定部、３４…カシメ部材、３５ａ〜３５ｄ…孔部、３６…ガラス封止部、３７ｅ、３７ｆ…窪み部、４０…リードピン、４０ａ…第１信号ピン、４０ｂ…第２信号ピン、４０ｃ…第１電源ピン、４０ｄ…第２電源ピン、４０ｅ…第１接地ピン、４０ｆ…第２接地ピン、４１、４８…ダイキャップコンデンサ、５１…半導体電子素子、
ＷＢ…配線基板、６ａ…第１基板部、６ｂ…第２基板部、６ｃ…第３基板部、６１…フレキシブル基板（ＦＰＣ基板）、６２…リジッド基板（ガラスエポキシ基板）、７０〜７６…配線パターン、７０ａ、７３ａ〜７６ａ…スルーホール、８０、８５、８６…配線パターン、９０、９３〜９６…配線パターン、９０ａ、９３ａ〜９６ａ…スルーホール。
【発明の属する技術分野】
本発明は、受光素子または発光素子などの半導体光学素子を有する光モジュールに関するものである。
【０００２】
【従来の技術】
半導体光学素子を有する光モジュールは、光信号を情報伝達媒体として用いる光通信システム等において用いられている。このような光モジュールとしては、例えば、光信号を受光素子によって電気信号に変換する光受信モジュールや、電気信号を発光素子によって光信号に変換する光送信モジュールなどがある。
【０００３】
【発明が解決しようとする課題】
光モジュールの構成としては、受光素子または発光素子などの半導体光学素子と、光学素子が搭載される搭載部材と、光学素子に対して電気信号を入出力するためのリードピンとを備える構成が考えられる。
【０００４】
例えば、図１０（ａ）及び（ｂ）に示す光受信モジュール１０１は、半導体光学素子である受光素子１０２と、受光素子１０２を搭載する搭載部材１０３と、複数（ここでは５本）のリードピン１０４〜１０８とを備えている。また、５本のリードピンのうち、搭載部材１０３に電気的に導通している接地ピン１０８以外の４本のリードピン１０４〜１０７は、搭載部材１０３の下面側の窪み部１１０に充填されたガラス部材１０９で封止されることによって、搭載部材１０３と絶縁されている。
【０００５】
この光受信モジュールでは、図１０（ｂ）に示したように、リードピン１０４〜１０８が、搭載部材１０３に対して受光素子１０２の反対側に剥き出しに突出するように設けられている。このような構成においては、これらの剥き出しに設けられているリードピンに対し、電気信号の入出力についてのインピーダンス整合（ｚ整合）を行うことができないという問題があった。
【０００６】
すなわち、図１０に示した構成の光受信モジュール１０１では、各リードピンの剥き出しとなっている部分については周囲が空気であるため、インピーダンス整合させることができない。このように、インピーダンス整合されていないリードピンを電気信号の入出力に用いると、例えば１０ＧＨｚ程度の高周波での特性を測定するような場合に誤差や不安定性が増大するなどの問題を生じる。また、このようなリードピンを有する構成では、回路基板等への接続の容易性などの点でも問題がある。
【０００７】
本発明は、以上の問題点を解決するためになされたものであり、電気信号の入出力についてのインピーダンス整合が向上されるとともに、回路基板等への接続を容易化することが可能な光モジュールを提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような目的を達成するために、本発明による光モジュールは、（１）半導体光学素子、及び半導体光学素子に対して電気信号を入出力するためのリードピンを有する光サブアセンブリと、（２）フレキシブル基板を有し、リードピンが接続される配線パターンが形成されるとともに光サブアセンブリと一体に設けられた配線基板とを備え、（３）配線基板は、光サブアセンブリ側から順に、フレキシブル基板がリジッド基板によって裏打ちされた第１基板部、フレキシブル基板からなる第２基板部、及びフレキシブル基板の銅箔が露出されている第３基板部を有して構成され、その表面に、電気信号の入出力についてインピーダンス整合された、相補的な電気信号を伝送する配線パターンが形成されていることを特徴とする。
【０００９】
上記した光モジュールにおいては、半導体光学素子を有する光サブアセンブリに対して、配線基板を一体に設けている。これにより、リードピンが接続されている配線基板上の配線パターンにおいて電気信号の入出力についてのインピーダンス整合を行うことが可能となり、光モジュールでのインピーダンス整合が向上される。また、リードピンが接続される配線基板をあらかじめ一体に設けておくことにより、他の回路基板等への接続が容易化される。
【００１０】
さらに、光サブアセンブリと一体に設けられた配線基板を、第１〜第３基板部の３つの基板部から構成している。このような構成により、配線基板におけるインピーダンス整合、配線基板の機械的強度の保持、及び他の回路基板等への接続の容易化を、それぞれ好適に実現することができる。
【００１１】
また、光サブアセンブリは、半導体光学素子が搭載される金属製の搭載部材と、一端側からフェルールを収容可能であって他端側に搭載部材が配置される樹脂製のスリーブとを有し、搭載部材及びスリーブは、調芯された状態で接着剤によって固定されていることを特徴とする。これにより、半導体光学素子を含む光モジュールにおける光軸を良好に設定し、かつ、設定された光軸を確実に保持することができる。
【００１２】
また、光サブアセンブリは、リードピンとして、第１電気信号用の第１信号ピン、第１電気信号と相補的な第２電気信号用の第２信号ピン、第１電源電圧用の第１電源ピン、第２電源電圧用の第２電源ピン、接地用の第１接地ピン、及び接地用の第２接地ピン、の６本のリードピンを有し、第１信号ピン、第２信号ピン、及び第１接地ピンは、それぞれ配線基板の表面に形成された配線パターンに接続され、第１電源ピン、第２電源ピン、及び第２接地ピンは、それぞれ配線基板の裏面に形成された配線パターンに接続されていることを特徴とする。
【００１３】
このように、配線基板の表面側に位置するリードピン及び表面の配線パターンを相補的な電気信号の伝送に用い、裏面側に位置するリードピン及び裏面の配線パターンを電源電圧の供給に用い、かつ、配線基板の表面側及び裏面側の両方に接地ピン及び接地配線パターンを設けることにより、半導体光学素子からの電気信号の入出力特性等を向上することができる。
【００１４】
また、光サブアセンブリのリードピンは、配線基板に形成された対応する配線パターンに対して、レーザ溶接によって接続されていることを特徴とする。このように、リードピンと配線パターンとの接続をレーザ溶接によって行うことにより、配線基板の接続によって発生する光サブアセンブリへの余分な影響を抑制することができる。
【００１５】
また、光サブアセンブリは、外側に突出するように基板固定部が設けられ、半導体光学素子が搭載される搭載部材と、基板固定部に対してレーザ溶接によって固定されたカシメ部材とを有し、配線基板は、光サブアセンブリに対して、第１基板部の所定部位がカシメ部材でかしめられることによって一体に固定されていることを特徴とする。これにより、光サブアセンブリと配線基板とを確実に一体化することができる。
【００１６】
また、光サブアセンブリのリードピンは、半導体光学素子が搭載される搭載部材に対して、電気信号の入出力についてインピーダンス整合されていることを特徴とする。これにより、配線基板上の配線パターンでのインピーダンス整合と合わせて、電気信号の入出力についてのインピーダンス整合をさらに向上させることができる。
【００１７】
【発明の実施の形態】
以下、図面とともに本発明による光モジュールの好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
【００１８】
図１は、本発明による光モジュールの一実施形態の外観構成を示す図であり、図１（ａ）は後述する配線基板を側面からみる側面図、図１（ｂ）は配線基板を表面からみる平面図を示している。本実施形態の光モジュールは、半導体光学素子として半導体受光素子を用い、光信号を受光素子によって電気信号に変換して出力する光受信モジュールである。
【００１９】
図１（ａ）及び（ｂ）に示す光受信モジュールは、受光素子を有する光信号受信用の光サブアセンブリ（ＲＯＳＡ：Ｒｅｃｅｉｖｅｒ Ｏｐｔｉｃａｌ Ｓｕｂ−Ａｓｓｅｍｂｌｙ）である光受信サブアセンブリＳＡと、光受信サブアセンブリＳＡに対して一体に設けられた配線基板ＷＢとから構成されている。
【００２０】
光受信サブアセンブリＳＡの外周部分は、図１に示すように、スリーブ２０によって構成されている。スリーブ２０は、好ましくは樹脂製であり、その一端である光信号入力端２０ａ側から、光信号入力用の光ファイバのフェルールを収容可能となっている。また、スリーブ２０の他端である電気信号出力端２０ｂ側には、受光素子が搭載される好ましくは金属製の搭載部材３０が配置されている。
【００２１】
また、光受信サブアセンブリＳＡは、搭載部材３０から配線基板ＷＢ側へと突出するように設けられた６本のリードピン４０（リードピン４０ａ〜４０ｆ）を有している。これらのリードピン４０は、受光素子に対する電気信号の入出力、及び電源電圧の供給等に用いられる。
【００２２】
光受信サブアセンブリＳＡの６本のリードピン４０に対し、リードピン４０が接続される配線パターンが形成された配線基板ＷＢが設けられている。この配線基板ＷＢは、光受信サブアセンブリＳＡ側から順に、第１基板部６ａ、第２基板部６ｂ、及び第３基板部６ｃの３つの基板部を有して構成されている。
【００２３】
本実施形態における配線基板ＷＢは、ＦＰＣ基板などを用いたフレキシブル基板６１と、ガラスエポキシ基板などを用いたリジッド基板６２とからなる。この基板６１、６２のうち、フレキシブル基板６１は、図１（ａ）に示すように、配線基板ＷＢの表面側に、基板部６ａ〜６ｃの全体にわたって配置されている。また、リジッド基板６２は、配線基板ＷＢの裏面側に配置されている。
【００２４】
基板部６ａ〜６ｃのうち、第１基板部６ａは、光受信サブアセンブリＳＡ側に位置するフレキシブル基板６１の所定部分をリジッド基板６２で裏打ちすることによって構成された基板部である。また、第２基板部６ｂは、フレキシブル基板６１のみから構成された基板部である。また、第３基板部６ｃは、フレキシブル基板６１において配線パターンを構成している銅箔が露出されている（いわゆるフライングリード）基板部である。
【００２５】
このような構成からなる配線基板ＷＢにおいて、その表面となるフレキシブル基板６１の表面（図１（ｂ））には、受光素子からの相補的な電気信号を伝送する配線パターンが形成されている。また、この配線基板ＷＢの表面の配線パターンは、電気信号の入出力についてインピーダンス整合されたパターンで形成されている。
【００２６】
なお、図１（ｂ）においては、フレキシブル基板６１の表面に形成された配線パターンの図示を省略している。配線基板ＷＢにおける配線パターンの具体的な構成等については後述する。
【００２７】
この配線基板ＷＢに対して、光受信サブアセンブリＳＡの搭載部材３０には、基板固定部３３が設けられている。また、基板固定部３３には、そのスリーブ２０から突出した両端部に、それぞれカシメ部材３４が取り付けられている。これらのカシメ部材３４は、好ましくはレーザ溶接によって、搭載部材３０の基板固定部３３に対して固定されている。配線基板ＷＢは、図２に示すように、その第１基板部６ａの所定部位がカシメ部材３４でかしめられることによって、光受信サブアセンブリＳＡに対して一体に固定されている。
【００２８】
光受信サブアセンブリＳＡの具体的な構成について説明する。
【００２９】
図３は、図１に示した光モジュールに用いられる光受信サブアセンブリの構成を一部破断して示す平面断面図である。なお、図３においては、光受信サブアセンブリＳＡに接続される配線基板ＷＢの図示を省略している。
【００３０】
光受信サブアセンブリＳＡは、半導体光学素子である受光素子１０、及び受光素子１０を搭載する搭載部材３０を含む素子部１と、フェルールを収容するためのスリーブ２０を含むガイド部２とを備える。素子部１の金属製の搭載部材３０及びガイド部２の樹脂製のスリーブ２０は、搭載部材３０に搭載される受光素子１０の光軸と、スリーブ２０に収容されるフェルールの光軸とが一致するように調芯された状態で、接着剤（図示していない）によって固定されている。
【００３１】
素子部１は、受光素子１０と、搭載部材３０と、入力される光信号を受光素子１０へと集光するための集光レンズ１５と、集光レンズ１５を保持するためのレンズ保持部材１６と、複数本（本実施形態においては６本）のリードピン４０とを有する。
【００３２】
レンズ保持部材１６は、好ましくはステンレス鋼などの金属材料からなるキャップ状の部材であり、搭載部材３０の外縁部に当接して設けられている。レンズ保持部材１６には、受光素子１０と対向する所定位置に開口が形成されており、この開口に集光レンズ１５が接着剤により固定されている。集光レンズ１５としては、ガラスレンズ、プラスチックレンズ等を用いることができる。
【００３３】
搭載部材３０は、受光素子１０などの各部品が搭載される搭載面３１を有している。また、搭載部材３０に対し、その搭載面３１とは反対側の面から突出する６本のリードピン４０がそれぞれ固定されている。この搭載部材３０は、好ましくはコバール、Ｆｅ−Ｎｉ合金、またはＣｕＷ等の金属材料からなり、金メッキが施されている。また、各リードピン４０（４０ａ〜４０ｆ）は、好ましくはニッケルメッキが施された銅等の金属材料からなる。
【００３４】
図４及び図５は、光受信サブアセンブリに用いられる搭載部材の構成を示す図であり、図４（ａ）は光信号入力側からみる正面図、図４（ｂ）は平面図、図５はＩ−Ｉ矢印断面図を示している。
【００３５】
搭載部材３０は、受光素子１０の光軸となる中心軸Ｃ（図４（ａ）参照）を中心として、円形状の搭載面３１を含む搭載部と、搭載部の外縁部に設けられたフランジ部３２とを有している。フランジ部３２は、搭載部材３０とスリーブ２０との固定や、搭載部材３０とレンズ保持部材１６との固定などに用いられる。
【００３６】
搭載部及びフランジ部３２からなる搭載部材３０の形状は、接地電位特性、放熱特性などの点で良好な特性を有する。搭載部材３０における搭載部の厚さは、例えば１．２ｍｍである。また、フランジ部３２の厚さは、例えば０．２ｍｍである。
【００３７】
また、本実施形態の搭載部材３０では、中心軸Ｃを含み搭載面３１と略垂直な所定の面が中心面Ｓ（図４（ａ）の一点鎖線）となっている。搭載部材３０に対して接続される配線基板ＷＢは、この中心面Ｓに沿って配置される。フランジ部３２には、中心面Ｓの方向に沿って中心軸Ｃを挟む位置に、それぞれ外側に突出する略長方形状の基板固定部３３が設けられている。基板固定部３３は、上述したように、カシメ部材３４がレーザ溶接によって固定される部分であり、これらの基板固定部３３及びカシメ部材３４を介して、配線基板ＷＢと搭載部材３０とが一体に固定される。
【００３８】
搭載部材３０の搭載部には、中心軸Ｃに沿った方向を長手方向として、円形状の４つの孔部３５ａ〜３５ｄが設けられている。これらの孔部３５ａ〜３５ｄのそれぞれは、スリーブ２０側となる搭載面３１から配線基板ＷＢ側となる面へと貫通するように形成されている。
【００３９】
すなわち、図４（ａ）に示すように、中心面Ｓからみて配線基板ＷＢの表面側（図中での一点鎖線の上側）には、搭載部の左右にそれぞれ孔部３５ａ、３５ｂが設けられている。これらの孔部３５ａ、３５ｂには、それぞれ対応するリードピン４０ａ、４０ｂが挿通されている。ここで、リードピン４０ａは、受光素子１０からの第１電気信号の出力に用いられる第１信号ピンである。また、リードピン４０ｂは、第１電気信号と相補的な第２電気信号の出力に用いられる第２信号ピンである。
【００４０】
また、中心面Ｓからみて配線基板ＷＢの裏面側（図中での一点鎖線の下側）には、搭載部の左右にそれぞれ孔部３５ｃ、３５ｄが設けられている。これらの孔部３５ｃ、３５ｄには、それぞれ対応するリードピン４０ｃ、４０ｄが挿通されている。ここで、リードピン４０ｃは、第１電源電圧（ＶＤＤ）の供給に用いられる第１電源ピンである。また、リードピン４０ｄは、第２電源電圧（ＶＰＤ）の供給に用いられる第２電源ピンである。
【００４１】
リードピン４０ａ〜４０ｄは、その一端が搭載面３１から所定の長さ突出した状態で、対応する孔部３５ａ〜３５ｄに挿通されている。そして、図５に示すように、孔部３５ａ〜３５ｄのそれぞれをガラス樹脂によって封止したガラス封止部３６によって搭載部材３０に対して固定されている。これにより、リードピン４０ａ〜４０ｄは、それぞれ搭載部材３０に対して電気的に絶縁されている。
【００４２】
これらのリードピン４０は、例えば直径０．３ｍｍである。また、リードピン４０が挿通される孔部３５は、例えば直径０．７５ｍｍである。また、搭載面３１から突出しているリードピン４０ａ〜４０ｄの端部は、ワイヤリングを容易にするため、それぞれネールヘッド状に加工されている。
【００４３】
また、中心面Ｓからみた表面側には、リードピン４０ａ、４０ｂの間の所定位置に、さらにリードピン４０ｅが設けられている。リードピン４０ｅは、接地用の第１接地ピンである。このリードピン４０ｅは、そのネールヘッド状に加工された先端部が搭載面３１の反対側に形成された窪み部３７ｅに落とし込まれて、搭載部材３０に電気的に導通した状態で溶接加工によって固定されている。
【００４４】
また、中心面Ｓからみた裏面側には、リードピン４０ｃ、４０ｄの間の所定位置に、さらにリードピン４０ｆが設けられている。リードピン４０ｆは、接地用の第２接地ピンである。このリードピン４０ｆは、そのネールヘッド状に加工された先端部が搭載面３１の反対側に形成された窪み部３７ｆに落とし込まれて、搭載部材３０に電気的に導通した状態で溶接加工によって固定されている。
【００４５】
ここで、これらのリードピン４０ａ〜４０ｆは、光受信サブアセンブリＳＡからの電気信号の入出力について、搭載部材３０に対してインピーダンス整合されている。このインピーダンス整合は、リードピンの外径、搭載部の孔部の内径、ガラス封止部の形状、及び各部の誘電率などの設定によって行われる。また、リードピン相互の間隔は、図４（ａ）での横方向の間隔は、例えば１ｍｍである。また、縦方向の間隔は、リードピンによって挟み込む配線基板ＷＢの厚さに依存し、例えば１．７ｍｍである。
【００４６】
光受信サブアセンブリＳＡにおいては、図３に示すように、受光素子１０、搭載部材３０、及びリードピン４０ａ〜４０ｆを有する素子部１に対し、ガイド部２が設けられている。このガイド部２は、スリーブ２０と、割スリーブ２１と、固定部材２２と、キャピラリ２３とを有する。
【００４７】
スリーブ２０は、筒状に形成された好ましくは樹脂製のスリーブであり、その円筒状の内部に光信号入力端２０ａ側からフェルール（図示していない）を収容可能となっている。また、スリーブ２０の電気信号出力端２０ｂ側には、受光素子１０及び搭載部材３０を含む上述した素子部１が配置されている。
【００４８】
割スリーブ２１は、好ましくはジルコニアなどの金属材料からなり、スリーブ２０の内側に、固定部材２２を介してスリーブ２０に対して固定されて配置されている。この割スリーブ２１は、キャピラリ２３を位置決めし、また、スリーブ２０内に収容されるフェルールを位置決めする。また、キャピラリ２３は、好ましくはジルコニアなどの金属材料からなり、光ファイバ（図示していない）を収納している。
【００４９】
図６は、光受信サブアセンブリにおける素子部の構成を示す正面図である。ここでは、上述したように、半導体光学素子として半導体受光素子１０を用いた場合での素子部１の構成を示している。なお、図６においては、受光素子１０に対向する位置に設置される集光レンズ１５、及びレンズ保持部材１６の図示を省略している。
【００５０】
本実施形態の素子部１においては、搭載部材３０の搭載面３１上には、半導体受光素子１０に加えて、ダイキャップコンデンサ４１、半導体電子素子５１、及びダイキャップコンデンサ４８などの光受信サブアセンブリＳＡの各部品が搭載されている。
【００５１】
ダイキャップコンデンサ４１は、一方の面側に搭載部材３０の搭載面３１に接する電極４２を有し、他方の面側に並設された少なくとも３つ（本実施形態においては４つ）の電極４３〜４６を有する。このダイキャップコンデンサ４１は、電極４３が搭載面３１の中央部に位置するように配置され、電極４２が搭載部材３０と電気的に接続されている。
【００５２】
搭載面３１の中央部に位置する電極４３に対して、その両側に位置する電極４４、４５は、それぞれ搭載部材３０にワイヤボンディングされて電気的に接続されている。これにより、電極４４、４５は、それぞれ接地電位とされる。また、電極４４、４５と、搭載部材３０とを電気的に接続するワイヤは、それぞれ複数本（図６においては２本）とされている。
【００５３】
一方、最外に位置する電極４６は、第１電源ピンであるリードピン４０ｃにワイヤボンディングされている。また、電極４６と、第１電源ピン４０ｃとを電気的に接続するワイヤは、複数本（図６においては２本）とされている。
【００５４】
半導体受光素子１０は、例えばフォトダイオードであり、受光部１１、第１電極（電源電極）１２、第２電極１３、及び第３電極（信号出力電極）１４を有する。また、受光素子１０は、第１電極１２と第２電極１３との間に直列接続して設置した抵抗素子（図示していない）と、この抵抗素子に並列接続したダイオード（図示していない）とを有する。
【００５５】
この受光素子１０は、ダイキャップコンデンサ４１の電極４３上に配置されている。言い換えると、ダイキャップコンデンサ４１は、電極４３上に配置された受光素子１０、及びその受光部１１が搭載面３１の中央部に位置するように配置されている。
【００５６】
第１電極１２は、受光素子１０に電源電圧を印加するためのものであり、受光素子１０における１つの角部に近接して設けられている。この第１電極１２は、第２電源ピンであるリードピン４０ｄにワイヤボンディングされている。これにより、受光素子１０に対して、第２電源ピン４０ｄ及びワイヤを介して電源電圧ＶＰＤが供給される。
【００５７】
第３電極１４は、受光部１１に入射した光が変換されて得られた電気信号を出力するためのものであり、第１電極１２が近接して設けられた角部に対して隣り合う角部に近接して設けられている。
【００５８】
第２電極１３は、電極１２、１４のそれぞれが近接して設けられた角部を結ぶ辺とは反対側の辺に沿って設けられている。この第２電極１３は、ダイキャップコンデンサ４１の電極４３にワイヤボンディングされている。これにより、ダイキャップコンデンサ４１の電極４２、４３によって構成されるコンデンサ部分と抵抗素子とがＣＲフィルタを構成することとなり、受光素子１０の安定した動作が実現可能となる。
【００５９】
半導体電子素子５１は、例えば前置増幅器としてのプリアンプＩＣであり、受光素子１０から出力された電気信号に対して、増幅、電流−電圧変換などの必要な電気処理を行う。電子素子５１は、第１電極（電源電極）５２、第２電極５３（信号入力電極）、第３電極（第１信号出力電極）５４、第４電極（第２信号出力電極）５５、第５電極５６、及び接地電極５７、５８を有する。
【００６０】
電子素子５１は、その第２電極５３が受光素子１０の第３電極１４と対向するように、ダイキャップコンデンサ４１に隣接して、搭載面３１上に配置されている。図６においては、この電子素子５１は、第１信号ピン４０ａ及び第２信号ピン４０ｂの間に配置されている。
【００６１】
第１電極５２は、電子素子５１に電源電圧を印加するためのものである。この第１電極５２は、ダイキャップコンデンサ４１の電極のうちで最外に位置する電極４６にワイヤボンディングされている。これにより、電子素子５１に対して、第１電源ピン４０ｃ、ダイキャップコンデンサ４１の電極４６、及びワイヤを介して電源電圧ＶＤＤが供給される。また、第１電極５２と、電極４６とを電気的に接続するワイヤは、複数本（図６においては３本）とされている。
【００６２】
第２電極５３は、受光素子１０から出力された電気信号を入力するためのものである。この第２電極５３は、受光素子１０の第３電極１４にワイヤボンディングされている。これにより、電子素子５１に対して、ワイヤを介して受光素子１０からの電気信号が入力される。
【００６３】
第３電極５４は、受光素子１０から出力された電気信号を電気処理した電気信号（第１電気信号）を出力するためのものである。この第３電極５４は、第１信号ピンであるリードピン４０ａにワイヤボンディングされている。これにより、電子素子５１において処理された第１電気信号は、ワイヤ及び第１信号ピン４０ａを介して出力される。
【００６４】
第４電極５５は、第３電極５４から出力される電気信号とは位相が１８０°異なる相補的な電気信号（第２電気信号）を出力するためのものである。この第４電極５５は、第２信号ピンであるリードピン４０ｂにワイヤボンディングされている。これにより、電子素子５１において処理された相補的な第２電気信号は、ワイヤ及び第２信号ピン４０ｂを介して出力される。
【００６５】
また、これらの第３電極５４及び第４電極５５は、第２電極５３が近接して配置される１辺に直交しかつ互いに対向する２辺、すなわち、リードピン４０ａ、４０ｂに近接する２辺にそれぞれ近接して配置されている。
【００６６】
第５電極５６は、ダイキャップコンデンサ４８の電極にワイヤボンディングされている。ダイキャップコンデンサ４８は、電子素子５１の内部回路で用いる平滑化コンデンサとして機能し、高域遮断フィルタのカットオフ周波数を決定するためのものである。
【００６７】
接地電極５７は、第２電極５３の両側に設けられ、ダイキャップコンデンサ４１の電極４４、４５にそれぞれワイヤボンディングされて電気的に接続されている。これにより、接地電極５７は、電極４４、４５及びワイヤを介して搭載部材３０に電気的に接続された状態となり、接地電位とされる。
【００６８】
接地電極５８は、搭載面３１にそれぞれワイヤボンディングされて電気的に接続されており、接地電位とされる。
【００６９】
次に、配線基板ＷＢの具体的な構成について説明する。
【００７０】
配線基板ＷＢは、フレキシブル基板６１及びリジッド基板６２からなり（図１（ａ）及び（ｂ）参照）、上述したように３つの基板部６ａ〜６ｃを有して構成されている。第１基板部６ａでは、フレキシブル基板６１（例えばＦＰＣ基板）がリジッド基板６２（例えばガラスエポキシ基板）によって裏打ちされ、その機械的強度が増強されている。フレキシブル基板６１の厚さは、例えば０．１ｍｍである。また、フレキシブル基板６１とリジッド基板６２とを合わせた配線基板ＷＢの厚さは、リードピンの縦方向の間隔に対応し、例えば１．７ｍｍである。また、第１基板部６ａの長さは、例えば５．５ｍｍである。
【００７１】
第２基板部６ｂは、通常のフレキシブル基板６１のみからなる。また、フレキシブル基板６１の光受信サブアセンブリＳＡとは反対側の端部は、銅箔が露出された第３基板部６ｃとなっており、他の回路基板等への接続などに用いられる。第２基板部６ｂの長さは、例えば４．５ｍｍである。また、第３基板部６ｃの長さは、例えば１ｍｍである。
【００７２】
光受信サブアセンブリＳＡにおいては、上述したように、配線基板ＷＢの表面側となる位置に、第１信号ピン４０ａ、第２信号ピン４０ｂ、及び第１接地ピン４０ｅの３本のリードピンが設けられている。また、配線基板ＷＢの裏面側となる位置に、第１電源ピン４０ｃ、第２電源ピン４０ｄ、及び第２接地ピン４０ｆの３本のリードピンが設けられている。
【００７３】
配線基板ＷＢは、これら３本ずつのリードピンによって挟み込まれた状態で、基板固定部３３及びカシメ部材３４を介して搭載部材３０を含む光受信サブアセンブリＳＡに固定される。そして、リードピン４０ａ〜４０ｆのそれぞれは、配線基板ＷＢに形成された対応する配線パターンに対して、好ましくはレーザ溶接によって接続される。
【００７４】
第１信号ピン４０ａ、第２信号ピン４０ｂ、及び第１接地ピン４０ｅは、配線基板ＷＢの表面、すなわち、フレキシブル基板６１の表面に形成された配線パターンに、それぞれ電気的に接続される。これに対応して、フレキシブル基板６１の表面には、第１信号ピン４０ａに接続されて受光素子１０からの第１電気信号の伝送に用いられる第１信号配線パターン、第２信号ピン４０ｂに接続されて相補的な第２電気信号の伝送に用いられる第２信号配線パターン、及び第１接地ピン４０ｅに接続される接地配線パターンが設けられている。
【００７５】
第１電源ピン４０ｃ、第２電源ピン４０ｄ、及び第２接地ピン４０ｆは、配線基板ＷＢの裏面、すなわち、リジッド基板６２の裏面に形成された配線パターンに、それぞれ電気的に接続される。これに対応して、リジッド基板６２の裏面には、第１電源ピン４０ｃに接続されて電子素子５１への電源電圧ＶＤＤの供給に用いられる第１電源配線パターン、第２電源ピン４０ｄに接続されて受光素子１０への電源電圧ＶＰＤの供給に用いられる第２電源配線パターン、及び第２接地ピン４０ｆに接続される接地配線パターンが設けられている。
【００７６】
ここで、配線基板ＷＢのフレキシブル基板６１の表面に形成されている第１信号配線パターン、第２信号配線パターン、及び接地配線パターンを含む配線パターンは、光受信サブアセンブリＳＡからの電気信号の入出力についてインピーダンス整合されている。このインピーダンス整合は、各信号配線パターンの幅、信号配線パターンと接地配線パターンとの間隔、及びフレキシブル基板６１の厚さなどの設定によって行われる。
【００７７】
上述した実施形態の光モジュールにおいては、半導体受光素子１０を有する光受信サブアセンブリＳＡに対して、配線基板ＷＢを一体に設けている。これにより、光受信サブアセンブリＳＡのリードピン４０ａ〜４０ｆが接続されている配線基板ＷＢ上の配線パターンにおいて電気信号の入出力についてのインピーダンス整合を行うことが可能となる。したがって、リードピンが剥き出しとなっている場合等に比べ、光モジュールでのインピーダンス整合が向上される。また、このとき、例えば１０ＧＨｚ程度の高周波での特性を測定するような場合にも、その誤差や不安定性が低減される。
【００７８】
さらに、上記実施形態では、リードピン４０ａ〜４０ｆは、その付根の部分において、搭載部材３０に対してインピーダンス整合されている。これにより、配線基板ＷＢ上の配線パターンでのインピーダンス整合と合わせて、全体でのインピーダンス整合をさらに向上させることができる。
【００７９】
また、フレキシブル基板６１からなり、その配線パターンがインピーダンス整合される配線基板ＷＢにおいて、フレキシブル基板６１をリジッド基板６２で裏打ちした第１基板部６ａを設けている。これにより、配線基板ＷＢにおけるインピーダンス整合と、配線基板ＷＢの機械的強度の保持とを好適に両立することができる。
【００８０】
また、リードピン４０ａ〜４０ｆが接続される配線基板ＷＢをあらかじめ一体に設けておく構成では、他の回路基板等への接続を容易化することができる。特に、上記した光モジュールでは、配線基板ＷＢにおいて、フレキシブル基板６１の銅箔が露出されている第３基板部６ｃを設けている。このような基板部６ｃを用いることにより、回路基板等への接続を容易に行える。
【００８１】
ここで、例えば、図１０に示した光モジュール１０１では、搭載部材１０３の略中央の位置に接地ピン１０８が設けられている。このような構成では、すべてのリードピンを回路基板等に接続するには、接地ピンまたは他のリードピンを折り曲げることが必要となる。これに対して、図１に示した構成の光モジュールによれば、リードピン４０を折り曲げるなどの加工を行う必要がない。
【００８２】
また、配線基板ＷＢにフレキシブル基板６１を用いることにより、他の回路基板等への接続を行った場合に、接続によって配線基板ＷＢに対して発生する応力を逃がすことができる。
【００８３】
上記実施形態では、光受信サブアセンブリＳＡにおいて、配線基板ＷＢに対して表面側に、２本の信号ピン４０ａ、４０ｂ及び１本の接地ピン４０ｅを設けている。また、裏面側に、２本の電源ピン４０ｃ、４０ｄ及び１本の接地ピン４０ｆを設けている。これにより、配線基板ＷＢの表面側及び裏面側のリードピン及び配線パターンについて、それぞれＧＳＧ（Ｇｒｏｕｎｄ−Ｓｉｇｎａｌ−Ｇｒｏｕｎｄ）構造をとることができる。したがって、受光素子１０からの電気信号の入出力特性等を向上することが可能となる。
【００８４】
また、例えば、接地ピンが配線基板の裏面側にのみ設けられている構成では、表面側の信号配線パターンでＧＳＧ構造を実現するためには、配線基板に形成されたスルーホールによって、表面の配線パターンを裏面の接地配線パターンに接続する。このような構成では、スルーホールを介することにより、接地電位自体が弱くなる場合がある。
【００８５】
これに対して、上記のように配線基板ＷＢの両側に接地ピン４０ｅ、４０ｆ、及びそれに対応する接地配線パターンを設けることにより、接地電位を好適に保持することができる。ただし、このような接地ピン等の構成については、具体的な配線基板の構成等に応じて、配線基板の一方側にのみ接地ピンを設ける構成を用いても良い。
【００８６】
また、上記実施形態では、金属製の搭載部材３０と、樹脂製のスリーブ２０とが、調芯された状態で接着剤によって固定されている。これにより、受光素子１０を含む光モジュールにおける光軸を良好に設定し、かつ、設定された光軸を確実に保持することができる。また、樹脂製のスリーブ２０を接着剤で固定する構成は、金属製のスリーブを溶接固定する構成に比べて低コストである。ただし、このスリーブ２０については、金属製のものを用いても良い。
【００８７】
さらに、光受信サブアセンブリＳＡのリードピン４０ａ〜４０ｆと、配線基板ＷＢ上の配線パターンとの接続を、レーザ溶接によって行っている。また、搭載部材３０の基板固定部３３と、カシメ部材３４との接続についても、同様にレーザ溶接によって行っている。このように、各部の半田等による電気的接続をレーザ溶接で行うことにより、搭載部材３０とスリーブ２０とが一体に固定された光受信サブアセンブリＳＡにおける余分な影響の発生、例えば搭載部材３０とスリーブ２０との間での光軸のずれの発生などを抑制することができる。
【００８８】
また、光受信サブアセンブリＳＡの搭載部材３０と、配線基板ＷＢとを、配線基板ＷＢの第１基板部６ａの所定部位をカシメ部材３４でかしめることによって一体に固定している。これにより、光受信サブアセンブリＳＡ及び配線基板ＷＢを確実に一体化することができる。
【００８９】
次に、配線基板ＷＢに形成される配線パターンの具体的な構成例について説明する。
【００９０】
図７は、配線基板ＷＢにおけるフレキシブル基板６１の表面に形成された配線パターンを示す図である。フレキシブル基板６１の表面には、その中央部に、第１接地ピン４０ｅが接続される接地（ＧＮＤ）配線パターン７０が形成されている。また、接地配線パターン７０の外側には、それぞれ、第１信号ピン４０ａが接続される第１信号（ＳＩＧ）配線パターン７１と、第２信号ピン４０ｂが接続される第２信号（／ＳＩＧ）配線パターン７２とが形成されている。
【００９１】
第１信号配線パターン７１及び第２信号配線パターン７２は、例えば２．５４ｍｍの間隔をおいて形成され、その間に、接地配線パターン７０が形成されている。また、これらの配線パターン７０〜７２は、上述したようにインピーダンス整合されたパターンによって形成される。
【００９２】
さらに、配線パターン７１、７２の外側には、それぞれ、接地（ＧＮＤ）配線パターン７３と、接地（ＧＮＤ）配線パターン７４とが形成されている。これらの接地配線パターン７３、７４は、金属製のカシメ部材３４を介して搭載部材３０と電気的に接続されている。
【００９３】
これらの配線パターン７０〜７４は、リードピン４０ｅ、４０ａ、４０ｂ、及びカシメ部材３４に接続される光受信サブアセンブリＳＡ側の辺から反対側の辺へと伸びるパターンで形成されている。また、接地配線パターン７０、７３、及び７４には、それぞれ多数のスルーホール（ヴィアホール）７０ａ、７３ａ、及び７４ａが設けられている。
【００９４】
また、第１基板部６ａのうち、リードピン４０ｅ、４０ａ、４０ｂ、及びカシメ部材３４に接続される所定部分では、それぞれの配線パターンの銅箔が露出されている。また、第３基板部６ｃに含まれる部分でも、それぞれの配線パターンの銅箔が露出されている。
【００９５】
また、配線パターン７３、７４の外側には、それぞれ、第１電源（ＶＤＤ）配線パターン７５と、第２電源（ＶＰＤ）配線パターン７６とが形成されている。これらの配線パターン７５、７６は、光受信サブアセンブリＳＡと反対側の辺を含むパターンで形成されている。また、電源配線パターン７５、及び７６には、それぞれスルーホール７５ａ、及び７６ａが設けられている。また、第３基板部６ｃに含まれる部分では、それぞれの配線パターンの銅箔が露出されている。
【００９６】
図８は、配線基板ＷＢにおけるフレキシブル基板６１の裏面に形成された配線パターンを示す図である。フレキシブル基板６１の裏面には、その大部分に、接地（ＧＮＤ）配線パターン８０が形成されている。裏面の接地配線パターン８０は、スルーホール７０ａ、７３ａ、及び７４ａを介して、表面の接地配線パターン７０、７３、及び７４と電気的に接続されている。
【００９７】
なお、接地配線パターン７０、７３、及び７４の接地配線パターン８０への接続においては、それぞれ多数のスルーホール７０ａ、７３ａ、及び７４ａを設けることにより、寄生インピーダンスの増大を抑制している。
【００９８】
また、配線パターン８０の外側には、それぞれ、第１電源（ＶＤＤ）配線パターン８５と、第２電源（ＶＰＤ）配線パターン８６とが形成されている。これらの配線パターン８５、８６は、光受信サブアセンブリＳＡと反対側の辺を含むパターンで形成されている。裏面の第１電源配線パターン８５は、スルーホール７５ａを介して、表面の第１電源配線パターン７５と電気的に接続されている。同様に、裏面の第２電源配線パターン８６は、スルーホール７６ａを介して、表面の第２電源配線パターン７６と電気的に接続されている。
【００９９】
図９は、配線基板ＷＢにおけるリジッド基板６２の裏面に形成された配線パターンを示す図である。リジッド基板６２の裏面には、その中央部に、第２接地ピン４０ｆが接続される接地（ＧＮＤ）配線パターン９０が形成されている。また、接地配線パターン９０の外側には、それぞれ、第１電源ピン４０ｃが接続される第１電源（ＶＤＤ）配線パターン９５と、第２電源ピン４０ｄが接続される第２電源（ＶＰＤ）配線パターン９６とが形成されている。
【０１００】
接地配線パターン９０と、第１電源配線パターン９５または第２電源配線パターン９６との間隔は、例えば１．２７ｍｍである。また、第１電源配線パターン９５及び第２電源配線パターン９６については、インピーダンス整合を考慮する必要がなく、広いパターンとすることが好ましい。
【０１０１】
さらに、配線パターン９５、９６の外側には、それぞれ、接地（ＧＮＤ）配線パターン９３と、接地（ＧＮＤ）配線パターン９４とが形成されている。これらの接地配線パターン９３、９４は、金属製のカシメ部材３４を介して搭載部材３０と電気的に接続されている。
【０１０２】
配線パターン９０、９５、及び９６は、リードピン４０ｆ、４０ｃ、及び４０ｄに接続される光受信サブアセンブリＳＡ側の辺から反対側の辺へと伸びるパターンで形成されている。また、配線パターン９３、９４は、カシメ部材３４に接続される光受信サブアセンブリＳＡ側の辺を含むパターンで形成されている。
【０１０３】
接地配線パターン９０、９３、及び９４には、それぞれ多数のスルーホール９０ａ、９３ａ、及び９４ａが設けられている。リジッド基板６２の裏面の接地配線パターン９０、９３、及び９４は、スルーホール９０ａ、９３ａ、及び９４ａを介して、フレキシブル基板６１の裏面の接地配線パターン８０と電気的に接続されている。
【０１０４】
第１電源配線パターン９５には、スルーホール９５ａが設けられている。リジッド基板６２の裏面の第１電源配線パターン９５は、スルーホール９５ａを介して、フレキシブル基板６１の裏面の第１電源配線パターン８５と電気的に接続されている。同様に、第２電源配線パターン９６には、スルーホール９６ａが設けられている。リジッド基板６２の裏面の第２電源配線パターン９６は、スルーホール９６ａを介して、フレキシブル基板６１の裏面の第２電源配線パターン８６と電気的に接続されている。
【０１０５】
なお、接地配線パターン９０と第１電源配線パターン９５との間、及び接地配線パターン９０と第２電源配線パターン９６との間には、チップコンデンサを設置しておくことが好ましい。光受信サブアセンブリＳＡの内部にも、図６に示したように、ＶＤＤ、ＶＰＤ−ＧＮＤ間にダイキャップコンデンサを設けているが、ダイキャップコンデンサの容量は数十ｐＦ程度までである。これに対して、リジッド基板６２の裏面で光受信サブアセンブリＳＡに近い位置に、容量数千ｐＦ〜数万ｐＦ程度のチップコンデンサを設けることにより、電源からのノイズの回り込みを効果的に防止することができる。
【０１０６】
また、上記した構成では、接地ピン４０ｅ、及び４０ｆに加えて、配線基板ＷＢを搭載部材３０に固定するためのカシメ部材３４をもＧＮＤ接続経路として用いている。このように、ＧＮＤ接続経路を太くすることにより、ＧＮＤの寄生インピーダンスの増大が抑制される。
【０１０７】
本発明による光モジュールは、上記した実施形態に限られるものではなく、様々な変形が可能である。例えば、上記実施形態では、光モジュールとして、半導体光学素子として半導体受光素子を用い、受光素子を有する光受信サブアセンブリ（ＲＯＳＡ）と、配線基板とからなる光受信モジュールについて説明したが、本発明による光モジュールは、半導体光学素子として半導体発光素子を用い、発光素子を有する光送信サブアセンブリ（ＴＯＳＡ：Ｔｒａｎｓｍｉｔｔｅｒ Ｏｐｔｉｃａｌ Ｓｕｂ−Ａｓｓｅｍｂｌｙ）と、配線基板とからなる光送信モジュールに対しても同様に適用可能である。
【０１０８】
ただし、光送信モジュールでは、光送信サブアセンブリに設けられるリードピンは、信号（ＳＩＧ）ピン、電源（ＶＤＤ）ピン、及び接地（ＧＮＤ）ピンの３本で良い。この場合、配線基板の表面側に配置される３本のリードピンをそれぞれ信号ピン、接地ピン、電源ピンとすることで、上述した光受信モジュールと同様の効果が得られる。また、このとき、配線基板の裏面側の中央部に接地ピンを設けることが、耐雑音特性などの点で好ましい。
【０１０９】
【発明の効果】
本発明による光モジュールは、以上詳細に説明したように、次のような効果を得る。すなわち、半導体光学素子を有する光サブアセンブリに対して配線基板を一体に設け、リードピンが接続される配線基板上の配線パターンにおいてインピーダンス整合を行う構成の光モジュールによれば、光モジュールでの電気信号の入出力についてのインピーダンス整合が向上される。また、リードピンが接続される配線基板をあらかじめ一体に設けておくことにより、他の回路基板等への接続が容易化される。
【０１１０】
また、配線基板を、フレキシブル基板がリジッド基板によって裏打ちされた第１基板部、フレキシブル基板からなる第２基板部、及びフレキシブル基板の銅箔が露出されている第３基板部から構成することにより、配線基板におけるインピーダンス整合、配線基板の機械的強度の保持、及び他の回路基板等への接続の容易化を、それぞれ好適に実現することができる。
【図面の簡単な説明】
【図１】光モジュールの一実施形態の外観構成を示す（ａ）側面図、及び（ｂ）平面図である。
【図２】光モジュールにおける光受信サブアセンブリと配線基板との固定について示す斜視図である。
【図３】光受信サブアセンブリの構成を一部破断して示す平面断面図である。
【図４】搭載部材の構成を示す（ａ）正面図、及び（ｂ）平面図である。
【図５】搭載部材の断面構成を示すＩ−Ｉ矢印断面図である。
【図６】光受信サブアセンブリにおける素子部の構成を示す正面図である。
【図７】配線基板におけるフレキシブル基板の表面に形成された配線パターンを示す図である。
【図８】配線基板におけるフレキシブル基板の裏面に形成された配線パターンを示す図である。
【図９】配線基板におけるリジッド基板の裏面に形成された配線パターンを示す図である。
【図１０】光モジュールの構成例について示す（ａ）正面図、及び（ｂ）側面断面図である。
【符号の説明】
ＳＡ…光受信サブアセンブリ（光サブアセンブリ）、１…素子部、２…ガイド部、１０…受光素子（半導体光学素子）、１５…集光レンズ、１６…レンズ保持部材、２０…スリーブ、２０ａ…光信号入力端、２０ｂ…電気信号出力端、２１…割スリーブ、２２…固定部材、２３…キャピラリ、３０…搭載部材、３１…搭載面、３２…フランジ部、３３…基板固定部、３４…カシメ部材、３５ａ〜３５ｄ…孔部、３６…ガラス封止部、３７ｅ、３７ｆ…窪み部、４０…リードピン、４０ａ…第１信号ピン、４０ｂ…第２信号ピン、４０ｃ…第１電源ピン、４０ｄ…第２電源ピン、４０ｅ…第１接地ピン、４０ｆ…第２接地ピン、４１、４８…ダイキャップコンデンサ、５１…半導体電子素子、
ＷＢ…配線基板、６ａ…第１基板部、６ｂ…第２基板部、６ｃ…第３基板部、６１…フレキシブル基板（ＦＰＣ基板）、６２…リジッド基板（ガラスエポキシ基板）、７０〜７６…配線パターン、７０ａ、７３ａ〜７６ａ…スルーホール、８０、８５、８６…配線パターン、９０、９３〜９６…配線パターン、９０ａ、９３ａ〜９６ａ…スルーホール。
Claims (6)
- 半導体光学素子、及び前記半導体光学素子に対して電気信号を入出力するためのリードピンを有する光サブアセンブリと、
フレキシブル基板を有し、前記リードピンが接続される配線パターンが形成されるとともに前記光サブアセンブリと一体に設けられた配線基板とを備え、
前記配線基板は、前記光サブアセンブリ側から順に、前記フレキシブル基板がリジッド基板によって裏打ちされた第１基板部、前記フレキシブル基板からなる第２基板部、及び前記フレキシブル基板の銅箔が露出されている第３基板部を有して構成され、その表面に、前記電気信号の入出力についてインピーダンス整合された、相補的な電気信号を伝送する配線パターンが形成されていることを特徴とする光モジュール。 - 前記光サブアセンブリは、前記半導体光学素子が搭載される金属製の搭載部材と、一端側からフェルールを収容可能であって他端側に前記搭載部材が配置される樹脂製のスリーブとを有し、前記搭載部材及び前記スリーブは、調芯された状態で接着剤によって固定されていることを特徴とする請求項１記載の光モジュール。
- 前記光サブアセンブリは、前記リードピンとして、第１電気信号用の第１信号ピン、前記第１電気信号と相補的な第２電気信号用の第２信号ピン、第１電源電圧用の第１電源ピン、第２電源電圧用の第２電源ピン、接地用の第１接地ピン、及び接地用の第２接地ピン、の６本のリードピンを有し、
前記第１信号ピン、前記第２信号ピン、及び前記第１接地ピンは、前記配線基板の表面に形成された配線パターンに接続され、前記第１電源ピン、前記第２電源ピン、及び前記第２接地ピンは、前記配線基板の裏面に形成された配線パターンに接続されていることを特徴とする請求項１記載の光モジュール。 - 前記光サブアセンブリの前記リードピンは、前記配線基板に形成された対応する配線パターンに対して、レーザ溶接によって接続されていることを特徴とする請求項１記載の光モジュール。
- 前記光サブアセンブリは、外側に突出するように基板固定部が設けられ、前記半導体光学素子が搭載される搭載部材と、前記基板固定部に対してレーザ溶接によって固定されたカシメ部材とを有し、前記配線基板は、前記光サブアセンブリに対して、前記第１基板部の所定部位が前記カシメ部材でかしめられることによって一体に固定されていることを特徴とする請求項１記載の光モジュール。
- 前記光サブアセンブリの前記リードピンは、前記半導体光学素子が搭載される搭載部材に対して、前記電気信号の入出力についてインピーダンス整合されていることを特徴とする請求項１記載の光モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002230269A JP2004071890A (ja) | 2002-08-07 | 2002-08-07 | 光モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002230269A JP2004071890A (ja) | 2002-08-07 | 2002-08-07 | 光モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004071890A true JP2004071890A (ja) | 2004-03-04 |
Family
ID=32016401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002230269A Pending JP2004071890A (ja) | 2002-08-07 | 2002-08-07 | 光モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004071890A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286305A (ja) * | 2004-03-02 | 2005-10-13 | Mitsubishi Electric Corp | 光半導体装置 |
| JP2006100511A (ja) * | 2004-09-29 | 2006-04-13 | Hitachi Cable Ltd | 電子部品の実装構造及びそれを用いた光トランシーバ |
| JP2007294660A (ja) * | 2006-04-25 | 2007-11-08 | Opnext Japan Inc | 受光素子モジュール |
| JP2009054654A (ja) * | 2007-08-23 | 2009-03-12 | National Institute Of Advanced Industrial & Technology | 光モジュール |
| JP2009302438A (ja) * | 2008-06-17 | 2009-12-24 | Opnext Japan Inc | 光半導体装置 |
| JP2011238857A (ja) * | 2010-05-12 | 2011-11-24 | Sumitomo Electric Ind Ltd | 光半導体装置及びフレキシブル基板 |
| JP2018186130A (ja) * | 2017-04-24 | 2018-11-22 | 日本オクラロ株式会社 | 光アセンブリ、光モジュール、及び光伝送装置 |
| JP2020021912A (ja) * | 2018-08-03 | 2020-02-06 | 日本ルメンタム株式会社 | 光サブアッセンブリ及び光モジュール |
| JP2020021911A (ja) * | 2018-08-03 | 2020-02-06 | 日本ルメンタム株式会社 | 光サブアッセンブリ及び光モジュール |
| KR20220027188A (ko) | 2019-09-30 | 2022-03-07 | 미쓰비시덴키 가부시키가이샤 | 검사 지그 |
-
2002
- 2002-08-07 JP JP2002230269A patent/JP2004071890A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286305A (ja) * | 2004-03-02 | 2005-10-13 | Mitsubishi Electric Corp | 光半導体装置 |
| JP4492280B2 (ja) * | 2004-09-29 | 2010-06-30 | 日立電線株式会社 | 電子部品の実装構造及びそれを用いた光トランシーバ |
| US7348497B2 (en) | 2004-09-29 | 2008-03-25 | Hitachi Cable, Ltd. | Mounting structure for electronic components |
| JP2006100511A (ja) * | 2004-09-29 | 2006-04-13 | Hitachi Cable Ltd | 電子部品の実装構造及びそれを用いた光トランシーバ |
| JP2007294660A (ja) * | 2006-04-25 | 2007-11-08 | Opnext Japan Inc | 受光素子モジュール |
| JP2009054654A (ja) * | 2007-08-23 | 2009-03-12 | National Institute Of Advanced Industrial & Technology | 光モジュール |
| JP2009302438A (ja) * | 2008-06-17 | 2009-12-24 | Opnext Japan Inc | 光半導体装置 |
| JP2011238857A (ja) * | 2010-05-12 | 2011-11-24 | Sumitomo Electric Ind Ltd | 光半導体装置及びフレキシブル基板 |
| JP2018186130A (ja) * | 2017-04-24 | 2018-11-22 | 日本オクラロ株式会社 | 光アセンブリ、光モジュール、及び光伝送装置 |
| JP2020021912A (ja) * | 2018-08-03 | 2020-02-06 | 日本ルメンタム株式会社 | 光サブアッセンブリ及び光モジュール |
| JP2020021911A (ja) * | 2018-08-03 | 2020-02-06 | 日本ルメンタム株式会社 | 光サブアッセンブリ及び光モジュール |
| JP7245620B2 (ja) | 2018-08-03 | 2023-03-24 | 日本ルメンタム株式会社 | 光サブアッセンブリ及び光モジュール |
| JP7249745B2 (ja) | 2018-08-03 | 2023-03-31 | 日本ルメンタム株式会社 | 光サブアッセンブリ及び光モジュール |
| KR20220027188A (ko) | 2019-09-30 | 2022-03-07 | 미쓰비시덴키 가부시키가이샤 | 검사 지그 |
| US11971320B2 (en) | 2019-09-30 | 2024-04-30 | Mitsubishi Electric Corporation | Inspection jig |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2828220B2 (ja) | 電子光学的アセンブリ | |
| US7275937B2 (en) | Optoelectronic module with components mounted on a flexible circuit | |
| US7306377B2 (en) | Integrated optical sub-assembly having epoxy chip package | |
| JP4634562B2 (ja) | 光ファイバと自動的に位置合わせをする光通信デバイス用統合型パッケージングシステム | |
| US7215886B2 (en) | Optical communication module | |
| US6416238B1 (en) | Modular high density multiple optical transmitter/receiver array | |
| JP4015440B2 (ja) | 光通信モジュール | |
| US6977423B2 (en) | Light-receiving assembly | |
| US7127142B2 (en) | Optical communication device | |
| US8608389B2 (en) | Optical transceiver with lens alignment frame | |
| JP2005167189A (ja) | 光−電気変換モジュール及びそれを用いた光トランシーバ | |
| US11152342B2 (en) | Receiver optical module and process of assembling the same | |
| JP2004071890A (ja) | 光モジュール | |
| US10295768B2 (en) | Chip on leadframe optical subassembly | |
| JPWO2005057262A1 (ja) | 光モジュールおよびその製造方法 | |
| US6948863B2 (en) | Optical module and optical transceiver module | |
| JP3972677B2 (ja) | 光モジュール | |
| WO2019012607A1 (ja) | 光モジュール | |
| JP7141880B2 (ja) | 光受信サブアセンブリ及び光モジュール | |
| JP4882481B2 (ja) | フレキシブル回路基板による接続構造を有する光モジュール | |
| JP2009253176A (ja) | 光電変換モジュール及び光サブアセンブリ | |
| JP2004317632A (ja) | 光モジュール用マウント部材、光モジュール、光モジュールの製造方法 | |
| JP6421557B2 (ja) | 光モジュール及び光ケーブル | |
| JP2005284167A (ja) | 光通信モジュール | |
| WO2007023713A1 (en) | Optical module |