JP2004064081A - 複合材料及びその用途 - Google Patents
複合材料及びその用途 Download PDFInfo
- Publication number
- JP2004064081A JP2004064081A JP2003206651A JP2003206651A JP2004064081A JP 2004064081 A JP2004064081 A JP 2004064081A JP 2003206651 A JP2003206651 A JP 2003206651A JP 2003206651 A JP2003206651 A JP 2003206651A JP 2004064081 A JP2004064081 A JP 2004064081A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- composite material
- metal
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【構成】本発明は金属と該金属よりも熱膨張係数が小さい無機化合物粒子とを有する複合材料において、前記化合物粒子は断面の面積率が前記粒子の全体の95%以上が互いに連なった複雑形状の塊となって分散していることを特徴とする。
酸化銅を20〜80体積%含み、残部が銅からなり、室温から300℃における熱膨張係数が5×10−6〜14×10−6/℃で、熱伝導率が30〜325W/m・Kのものが得られ、半導体装置の放熱板及び静電吸着装置の誘電体板等に適用される。
【選択図】 なし
Description
【産業上の利用分野】
本発明は、低熱膨張性と高熱伝導性を有する複合材料及びその製造方法とそれを用いた半導体装置等の各種用途に関する。
【0002】
【従来の技術】
電子デバイスによる電力やエネルギーの変換,制御に関連した技術、特にオン,オフモードで用いられる電力用電子デバイスとその応用技術としての電力変換システムがパワーエレクトロニクスである。
【0003】
電力変換のため、各種のオン,オフ機能を持つ電力用半導体素子が用いられている。この半導体素子としては、pn接合体を内蔵し、一方向のみの導電性をもつ整流ダイオードをはじめ、種々のpn接合の組合せ構造により、サイリスタ,バイポーラトランジスタ,MOSFET等が実用化され、更には絶縁ゲート型バイポーラトランジスタ(IGBT)やゲート信号によりターンオフ機能を併せもつゲートターンオフサイリスタ(GTO)も開発されている。
【0004】
これらの電力用半導体素子は、通電により発熱し、その高容量化,高速化に伴い発熱量も増大する傾向にある。発熱に起因する半導体素子の特性劣化,短寿命化を防止するためには、放熱部を設け、半導体素子及びその近傍での温度上昇を抑制する必要がある。銅は、熱伝導率が393W/m・Kと大きく、かつ低価格であるため、放熱部材として一般に用いられている。しかし、電力用半導体素子を備える半導体装置の放熱部材は、熱膨張率が4.2×10−6/℃ のSiと接合されるため、熱膨張率がこれに近い放熱部材が望まれる。銅は熱膨張率が17×10−6/℃と大きいため、半導体素子との半田接合性は好ましくなく、MoやWといった熱膨張率がSiと近い材料を放熱部材として用いたり、半導体素子と放熱部材の間に設けたりしている。
【0005】
一方、電子回路を一つの半導体チップ上に集積させた集積回路(IC)は、その機能に応じたメモリー,ロジック,マイクロプロセッサ等に分類される。ここでは電力用半導体素子に対し、電子用半導体素子と呼ぶ。これらの半導体素子は、年々集積度や演算速度が増加し、それに伴い発熱量も増大している。ところで、一般に電子用半導体素子は、外気から遮断して故障や劣化を防止する目的で、パッケージ内に収納されている。この多くは、半導体素子がセラミックスにダイボンディングされ、密封されているセラミックスパッケージ及び樹脂で封止されているプラスチックパッケージである。また、高信頼性,高速化に対応するために、複数個の半導体装置を一つの基板上に搭載したマルチチップモジュール
(MCM)も製造されている。
【0006】
プラスチックパッケージは、リードフレームと半導体素子の端子がボンディングワイヤにより接続され、これを樹脂で封止する構造になっている。近年は、半導体素子の発熱量の増大に伴い、リードフレームに熱放散性を持たせたパッケージや熱放散のための放熱板を搭載するパッケージも出現している。熱放散のためには、熱伝導率の大きい銅系のリードフレームや放熱板が多用されているが、
Siとの熱膨張差による不具合が懸念されている。
【0007】
一方、セラミックスパッケージは、配線がプリントされたセラミック基板上に半導体素子が搭載され、金属やセラミックスのキャップで密封する構造を持つ。さらに、セラミック基板にはCu−MoやCu−Wの複合材料あるいはコバール合金などが接合され、放熱板として用いられているが、それぞれの材料において低熱膨張化あるいは高熱伝導化とともに加工性の向上,低コストが要求されている。
【0008】
MCMはSi,金属、あるいはセラミックスの基板上に形成された薄膜配線に複数個の半導体素子をベアチップで搭載し、これをセラミックスパッケージに入れ、リッドで封止する構造を持つ。放熱性が要求される場合には、パッケージに放熱板や放熱フィンを設置する。金属製の基板材料として、銅やアルミニウムが使用されており、これらは熱伝導度が高いという長所を持つが、熱膨張係数が大きく半導体素子との整合性が悪い。このため、高信頼性MCMの基板にはSiや窒化アルミニウム(AlN)が用いられている。また、放熱板はセラミックスパッケージと接合されるため、熱膨張率の点でパッケージ材料と整合性が良く、熱伝導率が大きな材料が望まれている。
【0009】
以上のように、半導体素子を搭載した半導体装置は、いずれもその動作において熱を発生し、蓄熱されると半導体素子の機能を損ねる恐れがある。このため、発生する熱を外部に放散するための熱伝導性に優れた放熱板が必要となる。放熱板は、直接あるいは絶縁層を介して半導体素子と接合されるため、熱伝導性だけでなく、熱膨張の点でも半導体素子との整合性が要求される。
【0010】
現在用いられている半導体素子は、主にSi及びGaAsである。これらの熱膨張係数は、それぞれ2.6×10−6 〜3.6×10−6/℃ ,5.7×10−6〜6.9×10−6/℃ である。これらに近い熱膨張係数をもつ放熱板材料には、従来よりAlN,SiC,Mo,W,Cu−W等が知られているが、これらは単一材料であるため、熱伝達係数と熱伝導率を任意にコントロールすることは困難であるとともに、加工性に乏しくコストが高いという問題がある。特開平8−78578号公報にはCu−Mo焼結合金,特開平9−181220 号公報にはCu−W−Ni焼結合金、特開平9−209058号公報にはCu−SiC焼結合金、特開平9−157773号公報にはAl−SiCが提案されている。
【0011】
【特許文献1】
特開平8−78578号公報
【特許文献2】
特開平9−181220号公報
【特許文献3】
特開平9−209058号公報
【0012】
【発明が解決しようとする課題】
これらの従来公知の複合材は、両成分の比率を変えることによって熱伝達係数及び熱伝導率を広範囲にコントロールできるが、塑性加工性が低く、薄板の製造が困難であり、更に製造工程が多くなるものである。
【0013】
本発明の目的は、低熱膨張・高熱伝導性で、かつ塑性加工性に優れた複合材料及びそれを用いた半導体装置とその放熱板並びに静電吸着装置とその誘電体板を提供することを目的とする。
【0014】
【課題を解決するための手段】
本発明は、金属と該金属よりも熱膨張係数が小さい無機化合物粒子とを有する複合材料において、前記化合物粒子は断面の面積率で前記粒子の全体の95%以上が互いに連なった複雑形状の塊となって分散していることを特徴とする。
【0015】
本発明は、金属と該金属よりも熱膨張係数が小さい無機化合物粒子とを有する複合材料において、前記化合物粒子は単独で存在する粒子の数が断面で100
μm四方内に100個以下であり、残りの前記化合物粒子は互いに連なった複雑形状の塊となって分散していることを特徴とする。
【0016】
本発明は、金属と該金属よりも熱膨張係数が小さい無機化合物粒子とを有する複合材料において、前記化合物粒子はヴィッカース硬さが300以下であることを特徴とする。
【0017】
本発明は、金属と該金属よりも熱膨張係数が小さい無機化合物粒子とを有する複合材料において、20℃での熱伝導率1W/m・K当りの20〜150℃での平均熱膨張係数の増加率が0.025〜0.035ppm/℃ であることを特徴とする。
【0018】
本発明は、金属と該金属よりも熱膨張係数が小さい無機化合物粒子とを有する複合材料において、前記化合物粒子は互いに連なり塊となって分散しており、前記塊は塑性加工によって伸ばされた方向に延びていることを特徴とする。
【0019】
本発明は、銅と酸化銅粒子とを有する複合材料において、前記酸化銅粒子は断面の面積率で前記粒子の全体の95%以上が互いに連なった複雑形状の塊となって分散していることを特徴とする。
【0020】
本発明は、前述に記載の複合材料よりなることを特徴とする半導体装置用放熱板にある。また、その表面にNiめっき層を有することを特徴とする半導体装置用放熱板にある。
【0021】
本発明は、放熱板上に搭載した複数個の絶縁基板と、該絶縁基板の各々に搭載された複数個の半導体素子とを備え、前記絶縁基板は上下面に導体層が設けられ、該導体層を介して前記放熱板に直接接合されていることを特徴とする。
【0022】
本発明は、放熱板上に搭載した絶縁基板及び該絶縁基板上に搭載された半導体素子を有する半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0023】
本発明は、放熱板上に搭載した半導体素子と、前記放熱板に接続されたリードフレームと、該リードフレームと半導体素子とを電気的に接続する金属ワイヤとを備え、前記半導体素子を樹脂封止した半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0024】
本発明は、放熱板上に搭載された半導体素子と、前記放熱板に接続されたリードフレームと、該リードフレームと半導体素子とを電気的に接続する金属ワイヤとを備え、前記半導体素子を樹脂封止するとともに、前記放熱板の少なくとも前記素子の接合面に対して反対の面側が開放されている半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0025】
本発明は、放熱板上に搭載した半導体素子と、外部配線接続用ピンを有し、中央部に前記素子に収納する開放空間を有するセラミックス多層配線基板と、前記素子と基板の端子とを電気的に接続する金属ワイヤとを備え、前記素子を前記空間に設置するように前記放熱板と前記基板とを接合するとともに前記基板をリッドによって接合し前記素子を大気より遮断する半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0026】
本発明は、放熱板上に搭載された半導体素子と、外部配線接続用端子を有し、中央部に前記素子を収納する凹部を有するセラミックス多層配線基板と、前記素子と基板の端子とを電気的に接続する金属ワイヤとを備え、前記素子を前記凹部に設置するように前記放熱板と前記基板の凹部とを接合するとともに前記基板をリッドによって接合し前記素子を大気より遮断する半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0027】
本発明は、放熱板上に熱伝導性樹脂によって接合された半導体素子と、セラミックス絶縁基板に接合されたリードフレームと、前記素子とリードフレームとを電気的に接続するTABとを備え、前記放熱板と絶縁基板とを接合し前記素子を大気より遮断するとともに前記素子と絶縁基板との間に熱伝導性樹脂弾性体を介在させた半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0028】
本発明は、第1の放熱板上に金属によって接合された半導体素子と、接地板が接合された第2の放熱板の前記接地板上に前記第1の放熱板を搭載し、前記素子の端子に電気的に接続したTABとを備え、前記素子を樹脂封止した半導体装置において、前記放熱板は前述に記載の放熱板よりなることを特徴とする。
【0029】
本発明は、前述に記載の複合材料よりなることを特徴とする静電吸着装置用誘電体板にある。
【0030】
本発明は、電極層に電圧を印加することにより前記電極層上に接合された誘電体板と物体との間に静電吸引力を生じさせて前記誘電体板の表面に前記物体を固定する静電吸着装置において、前記誘電体板は前述に記載の誘電体板よりなることを特徴とする。
【0031】
即ち、本発明に係る複合材料は金属として電気導電性の高いAu,Ag,Cu,Alが用いられ、特にCuは高融点で高強度を有する点で最も優れている。また、無機化合物として前述の様にベースの金属に対して極端に硬さの違う従来の
SiC,Al2O3等の化合物ではなく比較的軟かい粒子で焼結後に安定で、20〜150℃の範囲での平均熱膨張係数が好ましくは5.0×10−6/℃ 以下、より好ましくは3.5×10−6/℃ 以下で、ヴィッカース硬さが300以下のものが好ましい。このように無機化合物粒子として軟かいものを用いることによって焼結後の熱間,冷間による高い塑性加工性が得られ、特にこれらの圧延が可能になることから製造時間が短縮されるとともに比較的薄い板を得ることができる。そして、その複合材料は無機粒子を分散させているため高い強度を得ることができる。無機化合物粒子として酸化銅,酸化錫,酸化鉛,酸化ニッケル等が考えられる。しかし、特に熱膨張係数の最も小さく軟やい酸化銅が好ましい。
【0032】
更に、本発明の複合材料はSiC,Al2O3等のよりヴィッカース硬さが1000以上の硬い平均粒径3μm以下の微細なセラミックス粒子を5体積%以下含有させてより強化させるのが好ましい。
【0033】
本発明における放熱板,誘電体板は焼結後又はその後の圧延等による加工後にプレスによる塑性加工によって最終形状に形成することができる。
【0034】
特に、本発明に係る複合材料としては、第一酸化銅(Cu2O)を20〜80体積%含む銅(Cu)合金からなり、前記Cu2O相及びCu相がそれぞれ分散した組織を有し、室温から300℃における熱膨張係数が5×10−6〜14×10−6/℃及び熱伝導率が30〜325W/m・Kであるものが好ましい。
【0035】
また、この銅−酸化銅複合材料は、第一酸化銅(Cu2O)を20〜80体積%含み、残部が銅(Cu)で、前記Cu2O 相及びCu相が配向した組織を有し、室温から300℃における熱膨張係数が5×10−6〜14×10−6/℃であり、また熱伝導率が30〜325W/m・Kで、かつ配向方向の熱伝導率が配向方向に直角な方向の2倍以上とするものが好ましい。
【0036】
本発明に係る複合材料の製造方法は、前述の無機化合物粒子の一例として第一酸化銅(Cu2O)、金属の一例として銅(Cu)粉とを有する混合粉末をプレス成形する工程と、800℃〜1050℃で焼結する工程と、冷間もしくは熱間で塑性加工する工程と、を含むことを特徴とする。
【0037】
また、本発明に係る銅複合材料としての製造方法は、第二酸化銅(CuO)を10.8〜48.8体積%含み、残部が銅(Cu)と不可避的不純物からなる混合粉末をプレス成形する工程と、800℃〜1050℃で成形固化とともにCuOをCuと反応させCu2O に変態させる焼結工程と、冷間もしくは熱間プレスによる塑性加工する工程と、その後の焼鈍工程を含むことが好ましい。
【0038】
本発明に係る銅複合材料は、17.6×10−6/℃ の熱膨張係数と391W/m・Kの高い熱伝導率を有するCuと12W/m・Kの熱伝導率と2.7×10−6/℃の低熱膨張率を有するCu2O を複合化させた材料であり、半導体装置の放熱板に適用される焼結体組成として、Cu−20〜80体積%Cu2O の組成範囲で選択され、室温から300℃における熱膨張係数が5×10−6〜14×10−6/℃であり、また熱伝導率が30〜325W/m・Kを有することができる。
Cu2O 含有量は、20%以上で放熱板に要求される熱膨張係数が得られ、80体積%以下で十分な熱伝導性や構造体としての強度が得られるためである。
【0039】
本発明において、複合材料は基本的に粉末冶金法によって得られるが、銅複合材料においては、Cu粉末とCu2O 粉末もしくはCuO粉末を原料粉として所定比率で混合し、金型で冷間プレスした後、焼結して作製する。そして、必要に応じて冷間あるいは熱間で塑性加工が施される。
【0040】
原料粉の混合は、Vミキサー,ポットミルあるいはメカニカルアロイング等によって行われるが、原料粉末の粒径は、プレス成形性や焼結後のCu2O の分散性に影響を及ぼすので、Cu粉末は100μm以下、Cu2O 及びCuO粉末の粒径は10μm以下、特に1〜2μmが好ましい。
【0041】
次に、混合粉末は金型を用い、400〜1000kg/cm2 の圧力で冷間プレス成形されるが、Cu2O 含有量の増加につれて圧力を高めることが望ましい。
【0042】
混合粉末の予備成形体は、アルゴンガス雰囲気中で常圧焼結,HIPあるいはホットプレスによる加圧焼結されるが、800℃〜1050℃で3時間程度が好ましく、Cu2O 含有量の増加につれて温度が高められる。焼結温度はベース金属によって異なるが、特にCuにおいては800℃以下では、密度の高い焼結体が得られず、1050℃以上ではCuとCu2O の共晶反応により部分溶解する危険性があるために好ましくなく、900℃〜1000℃が好適である。
【0043】
本発明の銅複合材料は、構成するCu及びCu2O の硬さが低く、延性に富むため、圧延,鍛造などの冷間あるいは熱間加工が可能であり、焼結後に必要に応じて施される。加工を付与することによって、材料に熱伝導の異方性が発現するが、強度向上や一定方向への伝熱が必要な用途に対して有効である。
【0044】
本発明においては、原料粉にCuOを用い、Cu粉末と混合・プレス成形した後に焼結過程でCuを内部酸化させて、最終的にCu相とCu2O 相が分散した組織を有する焼結体とすることができる。すなわち、CuOはCuと共存する場合、高温においては(1)式によりCu2O に変態する方が熱的に安定であることを利用している。
【0045】
2Cu+CuO → Cu+Cu2O …(1)
(1)式が平衡に到達するためには所定の時間を要するが、例えば焼結温度が900℃の場合には、3時間程度で十分である。
【0046】
焼結体のCu2O の粒径は密度,強度あるいは塑性加工性に影響するので微細であることが好ましい。しかしながら、粒径は粉末の混合方法に強く影響され、混合エネルギーが大きい方が粉同士の凝集が少なく、焼結後に微細なCu2O 相が得られる。
【0047】
本発明において、混合エネルギーの小さいVミキサーではCu2O相はCu2O相の50体積%以下が粒径50〜200μmで、残部が50μm以下とし、スチールボールを入れたポットミルでは50μm以下、そして、最も混合エネルギーの大きいメカニカルアロイングでは10μm以下と規定される。粒径が200μm以上では、気孔率が大きく増加し、塑性加工が困難になり、その量がCu2O相の50体積%以上になると、熱伝導率の減少と特性のばらつきの増加を招き、半導体装置の放熱板に不適となる。より好ましい組織は、50μm以下のCu2O相がCu相と均一に分散した組織である。Cu2O の粒径はきわめて不規則な形状であるが、焼結前の粒子が連らなっているので、より高倍率で見ることにより、焼結前の粒子径を見ることができる。Cu2O 相は10μm以下が好ましい。
【0048】
【実施例】
(実施例1)
原料粉として、75μm以下の電解Cu粉末と純度3N,粒径1〜2μmのCu2O 粉末を用いた。Cu粉末とCu2O 粉末を表2に示す比率で1400g調合した後、スチールボールを入れた乾式のポットミル中で10時間以上混合した。混合粉末を直径150mmの金型に注入し、Cu2O 含有量に応じて400〜1000kg/cm2 の圧力で冷間プレスして直径150mm×高さ17〜19mmの予備成形体を得た。その後、予備成形体をアルゴンガス雰囲気中で焼結させて化学分析,組織観察,熱膨張係数,熱伝導率及びヴィッカース硬さの測定に供した。なお、焼結温度はCu2O 含有量に応じて900℃〜1000℃の間で変化させ、各温度で3時間保持した。熱膨張係数は室温から300℃の温度範囲でTMA(Thermal Mechanical Analysis)装置を用いて行い、熱伝導率はレーザーフラッシュ法により測定した。その結果を表1に併記した。また、得られた試料No.4焼結成形体のミクロ組織を図1に示す。
【0049】
焼結体組成は化学分析の結果、配合組成と一致していた。また、熱膨張係数及び熱伝導率は、表1より明らかなように、CuとCu2O の組成比を調整することによって、広範囲に亘って変化しており、放熱板に求められる熱的特性にコントロールできることがわかった。
【0050】
【表1】
【0051】
一方、ミクロ組織は図1(300倍)より明らかなように、Cu2O は混合工程において凝集,焼結工程において肥大成長するが、粒径は50μm以下であり、Cu相とCu2O 相が均一に分散した緻密な組織となっている。なお、写真中の白い部分がCu相、黒い部分がCu2O 相である。
【0052】
図に示す様に、Cu2O 粒子は断面の面積率でその全体の99%以上が連らなった不規則な形状の塊となって分散していることが明らかである。
【0053】
硬さ測定の結果、Cu相はHv75〜80、Cu2O がHv210〜230の硬さであった。また、機械加工性を旋盤及びドリル加工で評価した結果、加工性は非常に良好であり、形状付与が容易であることがわかった。
【0054】
(実施例2)
粉末の混合をVミキサーで行った以外は、実施例1と同一の条件でCu−55体積%Cu2O 焼結体を作成し、実施例1と同様に組織観察,熱膨張係数及び熱伝導率の測定に供した。
【0055】
図2にCu−55体積%Cu2O 焼結体のミクロ組織(300倍)を示す。写真から明らかなように、サイズが大きく異なるCu2O が混在した組織となっている。大きなサイズのCu2O 粒子は、Vミキサーによる混合中にCu2O 粒子同士が凝集して生成したものである。熱膨張係数及び熱伝導率の値は、Cu及びCu2O がそれぞれ均一に分散した同一組成の焼結体と明らかな差が認められなかったが、測定場所によるばらつきが若干大きくなる傾向が認められた。図に示す様に、図1と同様にCu2O 粒子のほとんどは不規則な形状で図1よりもより大きな塊となって分散していることが分かる。
【0056】
(実施例3)
原料粉として、74μm以下の電解Cu粉末と純度3N,粒径1〜2μmの
CuO粉末を用い、Cu粉末とCuO粉末をCu−22.4 体積%CuOの組成比で300g調合した後、直径8mmの鋼球を入れた直径120mmの遊星ボールミル容器中で25時間メカニカルアロイングした。その後、混合粉末を直径80mmの金型に注入し、1000kg/cm2 の圧力で冷間プレスして予備成形体を得た。その後、予備成形体をアルゴンガス雰囲気中で800℃×2時間の焼結を行い、実施例1と同様に組織観察,熱膨張係数及び熱伝導率の測定,酸化物X線回折に供した。
【0057】
図3にミクロ組織(1000倍)を示す。写真から明らかなように、実施例1あるいは2に比べて、Cu2O は微細であり、粒径10μm以下のCu2O が均一分散している。組織の微細化は、強度の向上や冷間圧延性の改善に好適である。図に示す様に図1と同様にCu2O 粒子は95%以上が不規則な形状で塊を形成しており、100μm四方内に20個前後球状の粒子として存在していることが分かった。
【0058】
焼結体について、X線回折により酸化物の同定を行った結果、検出された回折ピークはCu2O のみであり、焼結中にCuOがCu2O に完全に変態したことを確認した。また、化学分析の結果、焼結体組成は、設定通りにCu−40体積%Cu2O であった。
【0059】
一方、熱膨張係数及び熱伝導率は、後述の実施例5の同一組成のものと同等の値であった。
【0060】
(実施例4)
実施例1と同じ原料粉を用い、Cu粉末とCu2O 粉末をCu−55体積%Cu2O の組成比で550g調合した後、Vミキサー中で混合した。混合粉末を直径80mmの金型に注入し、600kg/cm2 の圧力で冷間プレスして直径80mm×22mmの予備成形体を得た。その後、予備成形体をアルゴンガス雰囲気中で975℃×3時間の焼結を行った。次いで、得られた焼結体を800℃に加熱して200トンプレスで鍛練比1.8 まで鍛造した後500℃で軟化焼鈍し、実施例1と同様に組織観察,熱伝達係数及び熱伝導率の測定に供した。
【0061】
鍛造材は、側面に多少の耳割れが観察されたが、それ以外の部分は健全であり、本発明の銅複合材料は、塑性加工性に優れることが判明した。
【0062】
図4は、鍛造材の鍛伸方向に平行な面のミクロ組織(300倍)を示す。Cu相及びCu2O 相は、変形して鍛伸方向に配向しているが、クラック等の欠陥は認められない。図に示す様にCu2O 粒子は95%以上が連らなった塊となり、塑性加工によって伸ばされた方向に延ばされていることが分かる。
【0063】
表2は、レーザーフラッシュ法による熱伝導率の測定結果を示すが、鍛造しない焼結ままの状態では、熱伝導率の異方性は認められない。しかし、鍛造することによって異方性が生じ、Cu相及びCu2O 相の配向方向(鍛伸方向)に対して平行なL方向の熱伝導率は、それに直角なC方向(鍛造方向)の2倍以上の値を示している。また、室温から300℃までの熱膨張係数を測定した結果、異方性はほとんど認めらず、実施例1の同一組成のものと同等であった。
【0064】
【表2】
【0065】
(実施例5)
原料粉として、74μm以下の電解Cu粉末と純度3N,粒径1〜2μmの
CuO粉末を用いた。Cu粉末とCuO粉末を表3に示す比率で1400g調合した後、スチールボールを入れた乾式のポットミル中で10時間以上混合した。混合粉末を直径150mmの金型に注入し、CuO含有量に応じて400〜1000kg/cm2 の圧力で冷間プレスして予備成形体を得た。予備成形体をアルゴンガス雰囲気中で焼結させた後、酸化物X線回折,組織観察,熱膨張係数及び熱伝導率の測定に供した。なお、焼結温度はCuO含有量に応じて900℃〜1000℃の間で変化させ、各温度で3時間保持した。熱膨張係数は室温から300℃の温度範囲でTMA(Thermal Mechanical Analysis)装置を用いて行い、熱伝導率はレーザーフラッシュ法により測定した。その結果を表3に併記した。
【0066】
【表3】
【0067】
焼結体について、X線回折により酸化物の同定を行った結果、検出された銅酸化物の回折ピークはCu2O のみであり、焼結中にCuOからCu2O への変態が完全になされたことを確認した。
【0068】
図5に得られた試料No.14のミクロ組織(300倍)を示すが、実施例1の同一組成のものと同様の組織を呈しており、Cu2O 相はCuとCuOの酸化反応により生成したCu2O とCuOが分解して生成したCu2O からなっている。Cu2O 粒子は実施例1と同様である。
【0069】
一方、熱膨張係数は、表3から明らかなように、Cu2O 粉末を素粉とした実施例1と比べて顕著な差は見られないが、熱伝導率はCuOを素粉とした方が、CuO配合量すなわちCu2O 含有量が50体積%以上で高くなる傾向が見られる。これは焼結体の密度が、CuOを素粉とする方が高いことに起因している。
【0070】
図6は表1及び表3に示した熱伝導率(x)と熱膨張係数(y)との関係を示す線図である。本実施例のこれらの関係はy=0.031x+4.65によって求められる値以上で、y=0.031x+5.95で求められる値以下となる。従って、傾斜は20℃の熱伝導率1W/m・K当りの20〜250℃での平均熱膨張係数として0.025〜0.035ppm /℃とするものが好ましい。
【0071】
(実施例6)
本発明の銅複合材料を、パワー半導体素子の内、IGBT(Insulated Gate
Bipolar Transistor;以下IGBTと略す)モジュールの放熱板(ベース板)に適用した実施例を述べる。
【0072】
図7はIGBT素子24個の場合のモジュール内部の平面図、図8はIGBT1個の場合のモジュールの断面図を示す。IGBT素子101を4個とダイオード素子102を2個は銅箔202,203を図示していない銀ろう材でAlN板204に接合したAlN基板103に半田201により接続される。AlN基板103上にはエミッタ配線104とコレクタ配線105,ゲート配線106の領域が形成されており、IGBT素子101とダイオード素子102は、コレクタ配線105領域に半田付けされる。各素子からは、金属ワイヤ107によってエミッタ配線104に接続される。また、ゲート配線106領域上には抵抗素子108が配置され、半導体素子であるIGBT素子101のゲートパッドから金属ワイヤ107によって抵抗素子108に接続される。半導体素子を搭載した6個のAlN基板103が半田205によって実施例1〜5に記載の本発明の係る全表面にNiめっきされたCu−Cu2O 複合材からなる放熱板109に接続される。各絶縁基板間は、端子206と樹脂性のケース207が一体になったケースブロック208の端子206とAlN基板103を半田209によって配線する。また、ケース207と放熱板109はシリコーンゴム系接着剤210によって接続される。ケースブロック208からの端子は、主端子が各AlN基板103上でエミッタ端子接続位置110,エミッタセンス端子接続位置111,コレクタ接続端子位置112が各々2箇所、ゲート端子接続位置113が1箇所で接続される。次に、樹脂注入口を持ったケース蓋211から端子全面が被覆されるようシリコーンゲル212を注入し、その後熱硬化型エポキシ樹脂213を全面に注入してモジュールを完成させる。
【0073】
放熱板109はAl製支持板にボルトによって8ケのボルト穴114を通して支持される。ボルト穴114は機械加工によってあけられる。更に、ケース207は接着剤210によって結合される他8ケのボルトによってボルト穴115を通して結合される。
【0074】
表4に一般的に使用されるベース材と、本発明のCu−Cu2O 合金材でCu−30体積%Cu2O の熱膨張係数と熱伝導率を示す。Cu−Cu2O ベース材料を用いた半導体素子は、一般的に使用されるCuベースのモジュールに比べて熱膨張係数が小さく、AlN基板103と放熱板(ベース)109を接続する半田209の信頼性を向上させることができる。その一方で、過酷な使用環境下でゲート配線(半田)106の信頼性を向上させるために使用されるMoやAl−SiCベースは、Cu−Cu2O ベースを用いた半導体素子に比べて熱膨張係数は小さいが、熱伝導率も小さく、モジュールの熱抵抗が大きくなる問題が生じる。本実施例のCu−Cu2O ベースを搭載したモジュールでは、信頼性(熱疲労試験寿命)はCuベースに比べ5倍以上、熱抵抗は同じベース厚さのモジュールで、Moベースに比べて0.8 倍以下にすることができる。
【0075】
【表4】
【0076】
これらの効果により、モジュールの構造や他の部材の選択の幅を拡げることが可能となる。例えば、図7の実施例では、Cu−Cu2O 合金ベース材はMoベース材に比べて熱伝導率が大きい、言い換えれば熱拡がり性が向上するため、動作時の半導体素子端部と中央部の温度差を小さく抑えられる効果があり、半導体素子を従来モジュールに比べ約1.2 倍に大きくしている。これにより、従来素子では同じ電流量を確保するために、IGBTで30個使用していた構造を24で設計が可能になり、モジュールサイズを小型化することができた。さらに、
AlNより熱伝導率が約20%小さいアルミナ基板を絶縁基板に使用することが可能になる。アルミナはAlNに比ベ抗折強度が強く、基板サイズを大きくすることができる。また、アルミナ板は熱膨張係数がAlN板に比べ大きく、ベース材料との熱膨張差を小さくできるので、モジュール自身の反り量も小さくすることができる。アルミナ基板の使用により、基板の許容サイズを大きくできるので、1枚当りの搭載できる半導体素子数を多くすることができる。つまり、各絶縁板毎に必須な絶縁確保用の面積や基板間の面積を減らすことができ、モジュールサイズを小さくすることが可能である。
【0077】
図9は、本実施例のモジュール製造過程の模式図を示す。(a)放熱板(Cu−Cu2O ベース)109は、表面がNiめっきされ、ほぼ平坦な状態で入荷される。(b)はIGBT素子(半導体素子)101をダイオード素子(半田)102により接合したAlN基板103を半田205により接合する。この時放熱板(ベース)109の熱膨張係数が半導体素子とAlN基板の複合体より大きいので、半田の冷却過程でモジュール裏面が凹の形状で反る。(c)ケースブロック208を熱硬化型の接着剤で組立てる工程で、半田接合完了の複合体301に比べケースの熱膨張係数が大きいため、接着剤の冷却過程でモジュール裏面がほぼ平坦になる。(d)モジュール内部にシリコーンゲル212、熱硬化型エポキシ樹脂213を充填すると、樹脂の熱膨張係数が大きいためモジュール裏面が凸の形状で反る。
【0078】
図10に、各工程での裏面反り量の実測結果を示す。変形量がプラスは裏面が凹、マイナスは裏面凸となるものである。本発明のCu−Cu2O ベースを使用すると、反り量は従来のMoベースを使用したモジュールに比べると、約1/3に抑えることができる。また、Cuベースの結果は図示していないが、AlN基板との膨張係数差が大きく(b)の工程で裏面が凹の方向で反り量が大きく、モジュール完成後でも裏面が凹で100μm以上の反りが発生する。本発明のCu−Cu2O ベースではモジュールの反り量を小さくすることができるのでモジュールの大型化が可能になる。また、組立工程での反り量と同じく、モジュール実働時の温度変化による反りの変化量も小さいので、モジュールと冷却フィンの間に塗布するグリースの流失を抑えることができる。
【0079】
図11に、本発明のモジュールを適用した電力変換装置の一実施例を示す。パワー半導体装置501は、Al製ヒートシンク511上に放熱性グリース510をはさんで締め付けボルト512により実装され、2レベルインバータを構成した例を示す。一般的にモジュール501は、中間点(B点)を一本の中間点配線503で配線できるように左右を反転させて実装する。コレクタ側配線502とエミッタ側配線504は各々U,V,W相を配線して電源電圧509を供給する。信号線は各IGBTモジュール501〜ゲート配線505,エミッタ補助配線506,コレクタ補助配線507によって構成する。508は負荷である。
【0080】
図12に、モジュールの反り量及び図13にモジュールを実装した場合の締め付け前後のモジュール裏面の反り量(グリース厚さ)を示し、(a)が本発明、(b)が従来法のものである。従来知られているAl−SiCベースのモジュールの場合、裏面の凸量が約100μmであるが、モジュールをグリースを塗布して締め付けると、締め付け時にグリースに押されて変形し、逆にモジュールの裏面が凹の状態に変形して中央部でのグリース厚さが厚くなり、接触抵抗が大きくなる。これに対して、本発明のCu−Cu2O ベースの場合、初期の裏面の反り量が約50μmであるが、ベース材の剛性が大きいので、グリースを塗布して締め付けた後のモジュール中央部のグリース厚さを約50μmに抑えられ、従来のAl−SiCベースに比べて半減させることができた。さらにモジュール内でのグリース厚さのばらつきも小さくすることができる。実装時のグリースに押されて変形する問題は、Cu−Cu2O 合金よりも剛性の小さなCuベースモジュールの実装時にも当然発生する問題となり、本発明のCu−Cu2O 合金で対策できる。
【0081】
図に示すように、本発明のCu−Cu2O 合金ベースは従来の高信頼性モジュールで適用されていたMoあるいはAl−SiC等のベース材に比べ熱抵抗,接触熱抵抗を小さくすることができることを説明した。それにより、図11に示すようにモジュールを細密の状態で実装できた。さらに、冷却フィンの冷却効率を下げることができるので電力変換装置の実装面積,体積を小さくすることができる。また、グリース厚さを薄くできることから、冷却フィンの平坦度の許容範囲を大きく設定できるので、大型フィンでの電力変換装置の組立ても可能になる。また、強制空冷等の補助冷却機能をなくすこともでき、この点でも小型化,低騒音化を図ることができる。
【0082】
(実施例7)
実施例1〜5に記載の本発明の銅複合材料を放熱板として図14及び図15に示すICを搭載したプラスチックパッケージに適用した。図14は放熱板内蔵型であり、図15は放熱板露出型である。
【0083】
放熱板は、モールド樹脂の熱膨張係数を考慮して、室温から300℃における熱膨張係数が9×10−6〜14×10−6/℃の範囲となるように、Cu−20〜55体積%Cu2O の範囲内で組成を変えて作製し、機械加工及びNiめっき処理を施して供した。
【0084】
図14でパッケージ構造を説明する。リードフレーム31は、絶縁性ホリイミドテープ32を介して本発明の銅複合材料からなるNiめっきされた放熱板33と接着されている。IC34は放熱板33と半田にて接合されている。また、
Auワイヤ35でIC上のAl電極とリードフレームが接続されている。これらは、リードフレームの一部を除き、エポキシ樹脂,シリカ製フィラー、および硬化剤を主成分とするモールド樹脂36で封止されている。図15に示した放熱板露出型のパッケージは、放熱板33がモールド樹脂の外部に露出している点が図14と異なる。
【0085】
上記のようにして実装されたパッケージについて、反りや放熱板とモールド樹脂との接合部分でのクラックの有無を観察した。その結果、モールド樹脂と放熱板との熱膨張差が0.5×10−6/℃ 以下であれば問題がなく、組成的にはCu−20〜35体積%Cu2O が熱伝導率も200W/m・Kと高く、好適であった。
【0086】
(実施例8)
図16及び図17は、実施例1〜5に記載の本発明の銅複合材料を放熱板として用い、ICを搭載したセラミックスパッケージの断面図を示す。まず、図16について説明する。IC41はポリイミド系樹脂にてNiめっきされた放熱板
42に接合されている。さらに、放熱板42とAl2O3製のパッケージ43は半田により接合されている。パッケージにはCuによる配線がなされ、かつ配線基板との接続用にピン44が設けられている。IC上のAl電極とパッケージの配線とは、Alワイヤ45で接続されている。これらを封止するために、コバール製のウエルドリング46をパッケージにAgろうで接合し、さらにウエルドリングとコバール製のリッド47をローラー電極を用いて溶接した。図17は、図16のセラミックスパッケージに放熱フィン48を接続したパッケージである。
【0087】
(実施例9)
図18及び図19は、TAB(Tape Automated Bonding)技術を適用し、かつ実施例1〜5に記載の本発明の銅複合材料を放熱板に使用したパッケージについて説明する。
【0088】
まず、図18のパッケージについて説明する。IC51は熱伝導性樹脂52を介してNiめっきされた本発明に係る放熱板53を接合されている。ICの端子にはAuバンプ54が形成され、TAB55と接続されており、さらにTABは薄膜配線56を経由してリードフレーム57と接続されている。ICはシリコンゴム58を挿んで、Al2O3製のセラミック基板59,フレーム60、およびシーリングガラス61で密封されている。
【0089】
図19は、樹脂で封止したパッケージである。IC65は、Au−Si合金
66により、Niめっきされた本発明に係る放熱板67と接合されており、さらに、熱伝導性樹脂68により銅接地板69及びNiめっきされた本発明に係る放熱板70と接続されている。一方、ICの端子は、Auバンプ71でTAB72と接続され、樹脂73にて封止されている。ここで、リードフレーム57及び放熱板の一部は、封止樹脂の外部に露出している。また、TABはエポキシ系Agペースト74で銅接地板に固定されている。
【0090】
(実施例10)
図20は、実施例1〜5に記載の本発明の銅複合材料を放熱板に適用したMCMの実施例を示す。放熱板83は焼結体又はそれを圧延した後に所定の形状にプレス加工したものである。
【0091】
IC81はAuワイヤ82を用いて、Niめっきされた本発明に係る放熱板83の上に形成された薄膜配線84に接続され、さらに、AuワイヤでAlN製のパッケージ85上に形成されている配線に接続され、外部端子86として取り出されている。IC部は、42合金製のリッド87とパッケージのWメタライズ層の間にAu−Sn製のプリフォーム88を挿んで接合し、密封されている。
【0092】
(実施例11)
図21は、本発明の複合材料を誘電体板に使用した静電吸着装置の断面図である。
【0093】
本静電吸着装置は、図21に示すように、真空処理室95内部の減圧雰囲気中で導体または半導体からなる加工物90に加工を施すスパッタリング装置のチャックとして使用可能である。本静電吸着装置の電極94に直流電源装置91からの電圧(500V程度)を印加すると、誘電体板92と加工物90との間に静電吸引力が発生するため、誘電体板92の表面に加工物90を吸着させることができる。本実施例に用いた誘電体板は実施例1〜5に記載の複合材料を用いた。
【0094】
さて、実際のスパッタリングに際しては、本静電吸着装置に加工物90を装着した後、ガス排気口97に連結された排気ポンプを駆動することによって、真空処理室95の内部圧力が1×10−3Pa程度になるまで真空排気する。その後、ガス導入口96に取り付けられたバルブを開放することによって、真空処理室95の内部に反応ガス(アルゴンガス等)を10SCCM程度導入する。このときの真空処理室95の内部圧力は2×10−2Pa程度である。
【0095】
その後、本静電吸着装置の電極94の高周波電源13から、約4kWの高周波電力(13.56MHz)を供給することによって、本静電吸着装置の電極94と他の電極(不図示)との間にプラズマを生成させる。この場合の高周波印加電圧のVDC及びVPPは、2kV及び4kVである。尚、本静電吸着装置の電極94と高周波電源93との間に挿入されているマッチングボックス98は、高周波電力がプラズマに効率的に供給されるように真空処理室95側とのインピーダンス整合をとるためのものである。
【0096】
このスパッタリング装置を実際に使用した結果、加工中に加工物90の温度は450℃程度にまで達したが、本静電吸着装置の誘電体板92には、異物発生の発生原因となる割れ等の発生は認められなかった。このことは、本静電吸着装置の使用が、加工の信頼性の向上に有用であることを意味する。
【0097】
尚、スパッタリング装置の他、減圧雰囲気で導体または半導体(例えば、シリコン基板)からなる加工物に加工を施す加工装置(いわゆる、減圧中加工装置)、例えば、化学的気相蒸着装置,物理的蒸着装置,ミリング装置,エッチング装置,イオン注入装置等のチャックとして本静電吸着装置を使用しても、加工の信頼性の向上という同様な効果が達成されることはいうまでもない。
【0098】
本実施例によれば、静電吸着装置の誘電体板の絶縁破壊強度を低下させることなく、その耐熱性を向上させることができる。従って、本発明に係る静電吸着装置を減圧中加工装置のチャックとして利用すれば、誘電体板の割れ等に起因する異物の発生率を低減させることできる。
【0099】
【発明の効果】
本発明の複合材料は低熱膨張で高熱伝導性を有するとともに高い塑性加工性を有することから製造工程が短縮され大量生産が可能となる顕著な効果を有する。
【0100】
また、本発明の複合材料は、特に高熱伝導性を有するCu相と低熱膨張性のCu2O 相からなる混合組織を有するために、両方の特性を兼ね備えている。また、本発明の複合材料は、特に、Cu及びCu2O においては両者の含有量を調整することにより、低熱膨張係数で、高熱伝導率を得ることができる。本発明の用途として、半導体装置に搭載される放熱板や静電吸着装置の誘電体板として広い範囲にわたって適用が可能である。
【図面の簡単な説明】
【図1】本発明の実施例1に係る試料No.4(Cu−55体積%Cu2O)焼結体のミクロ組織を示す光学顕微鏡写真。
【図2】本発明の実施例2に係るCu−55体積%Cu2O 焼結体のミクロ組織を示す光学顕微鏡写真。
【図3】本発明の実施例3に係るCu−40体積%Cu2O 焼結体のミクロ組織を示す光学顕微鏡写真。
【図4】本発明の実施例4に係るCu−55体積%Cu2O の鍛造材の鍛伸方向に平行な面のミクロ組織を示す光学顕微鏡写真。
【図5】本発明の実施例5に係る試料No.14(Cu−32.2体積%CuO)焼結体のミクロ組織を示す光学顕微鏡写真。
【図6】熱膨張係数と熱伝導率との関係を示す線図。
【図7】本発明の実施例6に係るIGBTモジュールの平面図。
【図8】本発明の実施例6に係るIGBTモジュールの断面図。
【図9】本発明の実施例6に係るIGBTモジュールの製造工程の模式図。
【図10】本発明の実施例6に係るIGBTモジュールの各工程でのベース反り量を示す線図。
【図11】本発明の実施例6に係るIGBTモジュールを実装した電力変換装置の平面図及びその断面図。
【図12】本発明の実施例6に係るIGBTモジュールを実装した電力変換装置のモジュールの実装前の反り量。
【図13】実装後における反り量を示す線図。
【図14】本発明の実施例7に係る放熱板内蔵型プラスチックパッケージの断面図。
【図15】本発明の実施例7に係る放熱板露出型プラスチックパッケージの断面図。
【図16】本発明の実施例8に係るセラミックスパッケージの断面図。
【図17】本発明の実施例8に係る放熱フィン付きセラミックスパッケージの断面図。
【図18】本発明の実施例9に係る半導体装置の断面図。
【図19】本発明の実施例9に係る半導体装置の断面図。
【図20】本発明の実施例10に係るMCMの断面図。
【図21】本発明に係る静電吸着装置の断面図。
【符号の説明】
101…IGBT素子、102…ダイオード素子、103…AlN基板、104…エミッタ配線、105…コレクタ配線、106…ゲート配線、107…金属ワイヤ、108…抵抗素子、109…放熱板。
Claims (18)
- 金属と該金属よりも熱膨張係数が小さい無機化合物粒子とを有する複合材料において、前記化合物粒子は断面の面積率が前記粒子の全体の95%以上が互いに連なった複雑形状の塊となって分散していることを特徴とする複合材料。
- 金属と該金属よりも熱膨張係数が小さい無機化合物粒子とを有する複合材料において、前記化合物粒子は単独で存在する粒子の数が断面で100μm四方内に100個以下であり、残りの前記化合物粒子は互いに連なった複雑形状の塊となって分散していることを特徴とする複合材料。
- 金属と該金属よりも熱膨張係数が小さい無機化合物粒子とを有する複合材料において、前記化合物粒子はヴィッカース硬さが300以下であることを特徴とする複合材料。
- 金属と該金属よりも熱膨張係数が小さい無機化合物粒子とを有する複合材料において、20℃での熱伝導率1w/m・K当りの20〜150℃での平均熱膨張係数の増加率が0.025〜0.035ppm/℃ であることを特徴とする複合材料。
- 金属と該金属よりも熱膨張係数が小さい無機化合物粒子とを有する複合材料において、前記化合物粒子は互いに連なり塊となって分散しており、前記塊は塑性加工によって伸ばされた方向に延びていることを特徴とする複合材料。
- 銅と酸化銅粒子とを有する複合材料において、前記酸化銅粒子は断面の面積率で前記粒子の全体の95%以上が互いに連なった複雑形状の塊となって分散していることを特徴とする複合材料。
- 請求項1〜6のいずれかに記載の複合材料よりなることを特徴とする半導体装置用放熱板。
- 請求項7において、表面にNiめっき層を有することを特徴とする半導体装置用放熱板。
- 放熱板上に搭載した複数個の絶縁基板と、該絶縁基板の各々に搭載された複数個の半導体素子とを備え、前記絶縁基板は上下面に導体層が設けられ、該導体層を介して前記放熱板に直接接合されていることを特徴とする半導体装置。
- 放熱板上に搭載された絶縁基板及び該絶縁基板上に搭載された半導体素子を有する半導体装置において、前記放熱板は請求項7又は8に記載の放熱板よりなることを特徴とする半導体装置。
- 放熱板上に搭載された半導体素子と、前記放熱板に接続されたリードフレームと、該リードフレームと半導体素子とを電気的に接続する金属ワイヤとを備え、前記半導体素子を樹脂封止した半導体装置において、前記放熱板は請求項7又は8に記載の放熱板よりなることを特徴とする半導体装置。
- 放熱板上に搭載された半導体素子と、前記放熱板に接続されたリードフレームと、該リードフレームと半導体素子とを電気的に接続する金属ワイヤとを備え、前記半導体素子を樹脂封止するとともに、前記放熱板の少なくとも前記素子の接合面に対して反対の面側かが開放されている半導体装置において、前記放熱板は請求項7又は8に記載の放熱板よりなることを特徴とする半導体装置。
- 放熱板上に搭載された半導体素子と、外部配線接続用ピンを有し、中央部に前記素子を収納する開放空間を有するセラミックス多層配線基板と、前記素子と基板の端子とを電気的に接続する金属ワイヤとを備え、前記素子を前記空間に設置するように前記放熱板と前記基板とを接合するとともに前記基板をリッドによって接合し前記素子を大気より遮断する半導体装置において、前記放熱板は請求項7又は8に記載の放熱板よりなることを特徴とする半導体装置。
- 放熱板上に搭載された半導体素子と、外部配線接続用端子を有し、中央部に前記素子を収納する凹部を有するセラミックス多層配線基板と、前記素子と基板の端子とを電気的に接続する金属ワイヤとを備え、前記素子を前記凹部に設置するように前記放熱板と前記基板の凹部とを接合するとともに前記基板をリッドによって接合し前記素子を大気より遮断する半導体装置において、前記放熱板は請求項7又は8に記載の放熱板よりなることを特徴とする半導体装置。
- 放熱板上に熱伝導性樹脂によって接合された半導体素子と、セラミックス絶縁基板に接合されたリードフレームと、前記素子とリードフレームとを電気的に接続するTABとを備え、前記放熱板と絶縁基板とを接合し前記素子を大気より遮断するとともに前記素子と絶縁基板との間に熱伝導性樹脂弾性体を介在させた半導体装置において、前記放熱板は請求項7又は8に記載の放熱板よりなることを特徴とする半導体装置。
- 第1の放熱板上に金属によって接合された半導体素子と、接地板が接合された第2の放熱板の前記接地板上に前記第1の放熱板を搭載し、前記素子の端子に電気的に接続したTABとを備え、前記素子を樹脂封止した半導体装置において、前記放熱板は請求項7又は8に記載の放熱板よりなることを特徴とする半導体装置。
- 請求項1〜6のいずれかに記載の複合材料よりなることを特徴とする静電吸着装置用誘電体板。
- 電極層に電圧を印加することにより前記電極層上に接合された誘電体板と物体との間に静電吸引力を生じさせて前記誘電体板の表面に前記物体を固定する静電吸着装置において、前記誘電体板は請求項19に記載の誘電体板よりなることを特徴とする静電吸着装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003206651A JP3938113B2 (ja) | 2003-08-08 | 2003-08-08 | 複合材料及びその用途 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003206651A JP3938113B2 (ja) | 2003-08-08 | 2003-08-08 | 複合材料及びその用途 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000586971A Division JP3690278B2 (ja) | 1998-12-07 | 1998-12-07 | 複合材料及びその用途 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004064081A true JP2004064081A (ja) | 2004-02-26 |
JP2004064081A5 JP2004064081A5 (ja) | 2005-07-21 |
JP3938113B2 JP3938113B2 (ja) | 2007-06-27 |
Family
ID=31944770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003206651A Expired - Fee Related JP3938113B2 (ja) | 2003-08-08 | 2003-08-08 | 複合材料及びその用途 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3938113B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007329189A (ja) * | 2006-06-06 | 2007-12-20 | Tdk Corp | 薄膜コンデンサ及びその製造方法 |
JP2008027993A (ja) * | 2006-07-18 | 2008-02-07 | Mitsubishi Electric Corp | 電力用半導体装置 |
-
2003
- 2003-08-08 JP JP2003206651A patent/JP3938113B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007329189A (ja) * | 2006-06-06 | 2007-12-20 | Tdk Corp | 薄膜コンデンサ及びその製造方法 |
JP2008027993A (ja) * | 2006-07-18 | 2008-02-07 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP4760585B2 (ja) * | 2006-07-18 | 2011-08-31 | 三菱電機株式会社 | 電力用半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3938113B2 (ja) | 2007-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3690171B2 (ja) | 複合材料とその製造方法及び用途 | |
JP3690278B2 (ja) | 複合材料及びその用途 | |
JP5656962B2 (ja) | 電子部品モジュール | |
US6833617B2 (en) | Composite material including copper and cuprous oxide and application thereof | |
EP3276657B1 (en) | Cooler, power semiconductor module arrangement having a cooler, and method for producing the same | |
JPH04162756A (ja) | 半導体モジュール | |
JP2001217363A (ja) | 半導体装置とそのヒートシンク | |
JP3938113B2 (ja) | 複合材料及びその用途 | |
JP3451979B2 (ja) | 半導体装置 | |
JP2004003023A (ja) | 複合材料とその製造方法及び用途 | |
JP3736251B2 (ja) | 複合材料とその製造方法 | |
JP2000313905A (ja) | 複合材料及び各種用途 | |
JP3552587B2 (ja) | 複合材料及び半導体装置 | |
JP4277582B2 (ja) | 半導体装置 | |
JP3552623B2 (ja) | 複合材料及びそれを用いた半導体装置用放熱板 | |
JPS63173348A (ja) | 半導体装置 | |
JP2000313904A (ja) | 複合材料とその製造方法及び半導体装置 | |
CN1402342A (zh) | 复合材料及其应用 | |
JP2000311972A (ja) | 半導体装置 | |
JPS6286833A (ja) | セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041209 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |