JP2004061197A - 電気接続用配線基板 - Google Patents

電気接続用配線基板 Download PDF

Info

Publication number
JP2004061197A
JP2004061197A JP2002217488A JP2002217488A JP2004061197A JP 2004061197 A JP2004061197 A JP 2004061197A JP 2002217488 A JP2002217488 A JP 2002217488A JP 2002217488 A JP2002217488 A JP 2002217488A JP 2004061197 A JP2004061197 A JP 2004061197A
Authority
JP
Japan
Prior art keywords
wiring board
conductive contact
insulating substrate
electrical connection
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002217488A
Other languages
English (en)
Inventor
Kenzo Fujii
藤井 健三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2002217488A priority Critical patent/JP2004061197A/ja
Publication of JP2004061197A publication Critical patent/JP2004061197A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)
  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

【課題】樹脂基板に形成した導電性接触子に半導体ペレットの突起電極を重合させて加圧接触させる際に、突起電極の高さがばらつくと接触が不安定となったり、導電性接触子を損傷することがてあった。
【解決手段】樹脂基板15の一主面に多数の導電性接触子16を形成し、この導電性接触子16上に半導体ペレット11に形成した多数の突起電極13を重合させ電気的に接続する電気接続用配線基板において、上記絶縁基板15の導電性接触子16を囲む環状領域15bを樹脂基板15の他の主面15c側から肉薄にするとともに、肉薄部15eの周縁に沿ってスリット18を形成したことを特徴とする。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は多数の突起電極が形成された半導体ペレットの電気的特性検査や、半導体ペレットを通電状態で所定時間加熱するバーンイン試験に用いられる電気接続用配線基板に関する。
【0002】
【従来の技術】
液晶表示装置の駆動用半導体装置や機能の異なる電子回路を複数一つに集積した半導体装置は電極数が増大する一方で、小型化や薄型化、軽量化が要求される。そのためこれらの半導体装置はパッケージ構造が工夫され、TABテープを用いたもの、配線基板上にフリップチップボンディングしたものなどが実用されている。
【0003】
一方、内部に電子回路素子が組み込まれた半導体ペレットは電極数の増大とペレットの外形寸法の増大とが一致せす、通常は電極の外径を縮小し電極の配列ピッチを短縮し、さらには多列配置して外形寸法を拡大することなく多電極化を実現している。この半導体ペレットは一枚の半導体ウエハに多数組一括形成され、ペレット隣接領域から切断されて個々に分離されたものであるが、半導体ペレットの表面は配線層やそれを被覆する絶縁層が形成され、微細な凹凸があるため、電極はこの凹凸より十分高い突起電極が形成されている。半導体ウエハは粘着シートに貼着されて切断され、個々に分離された半導体ペレット一つずつ粘着シートから剥離され半導体装置の製造工程に送り込まれる。このとき、良品とともに不良品を供給すると、損失が増大し製造工程が混乱するため、一般的には半導体ウエハの状態で半導体ペレット毎に電気的良否判定して、不良品にはマークを付し粘着シート上に残留させ、良品のみを取出すようにしている。
【0004】
また半導体製造工程に供給された半導体ペレットは後工程の移動するにつれて付加価値が高まるため、工程の要所に検査工程を配置し不良品は早期に排除し不具合を早期に解消するようにしている。エージング工程は通電状態で半導体ペレットを加熱し初期不良の半導体ペレットを排除するもので半導体装置の信頼性とも大きく関係する。
【0005】
多数の突起電極を有する半導体ペレットは、図7に示すように内部に半導体素子(図示せず)が形成された半導体基板1の表面に多数の突起電極2を形成したもので、このような半導体ペレット3を試験するために電気接続用配線基板が用いられる。この一例を図8に示す。図において、4は耐熱性を有する絶縁基板、5は絶縁基板4の一主面に形成された導電性接触子で、半導体ペレット3の突起電極2に応じて所定位置に多数形成されている。図示例では一つの導電性接触子5上に複数の微小突起(符号なし)を形成している。6は導電性接触子5に電気接続され所定位置に引き回す配線層を示す。単独の導電性接触子5も必要に応じて絶縁基板4の裏面側で配線層に接続されている。このように絶縁基板4上に導電性接触子5、配線層6を形成した電気接続用配線基板7は上面に凹部を有するソケット8に収容されて位置決めされ、各導電性接触子5には図示省略するが外部の電源や測定装置が接続される。
【0006】
このソケット8上には図9に示すようにコレット(図示せず)によって吸着された半導体ペレット3が配置され、突起電極2が導電性接触子5上で位置決めされて重合し、コレットまたはソケットカバー(図示せず)によって重合部を加圧した状態で、半導体ペレット3に通電し、所定の試験や検査が行なわれる。
【0007】
半導体ペレット3の突起電極2は一般的に低融点合金を溶融させて球状に成形したもの、金などを電気めっきしたものなどがあるが、溶融して球状に成形したものは溶融状態の表面張力により形状や寸法が決定されるが、めっきにより形成したものに比して形状や高さのばらつきが大きく、図10に示すように突起電極2の高さのばらつきにより導電性接触子5との間の接触状態がばらつく。図示例ではポジションa、dでは接触状態が適正で、通常は大部分の接触はこの状態である。これに対して、ポジションbの突起電極2は高さが足りないため、導電性接触子5との間で隙間が形成され、電気的に接続できない状態となっている。またポジションcでは突起電極2が高過ぎるため、大部分の適正な高さの電極に対して適正な接触圧を与えるようにした加圧力がポジションcでは過大となり、突起電極2が導電性接触子5に食い込んだ状態となっている。
【0008】
導電性接触子5は図示例では単層構造であるが、導電性が良好な銅層上に比較的厚いニッケルめっき層を形成し、さらに電気的接続を確実にするため金層を被覆した多層構造にすることができ、硬質めっきして強度を高めても突起電極2が導電性接触子5に繰返し食い込むと変形が残留し、適正な高さの突起電極2に対して接触が不完全となる。このような問題を解決するため例えば特開2000−235062号公報(先行技術1)には、図11に示すように配線基板7とソケット8の間に、緩衝フィルム9を配置することが開示されている。これによりポジションbの、高さが不足する突起電極2でも適正圧力で導電性接触子5と接触でき、ポジションa、dの適正な高さの突起電極2やポジションcの過度に高い突起電極2では緩衝フィルム9によって絶縁基板4を局部的に変形させ、導電性接触子5に変形を残留させないようにしている。また先行技術1には図12に示すように導電性接触子5を囲むスリット10を形成し、突起電極2毎に導電性接触子5を可動とすることが開示され、突起電極2の高さがばらついても突起電極2と導電性接触子5の接触を安定させるようにしている。
【0009】
【発明が解決しようとする課題】
ところで図12に示す電気接続用配線基板は導電性接触子5を囲むスリット10により緩衝フィルムと協働して各導電性接触子5の上下動を可能としているが、実際にはスリット10とスリット10の間で絶縁基板4は連結されており、絶縁基板4の下面全面に緩衝フィルム9が密着し一体化しているため、過度に低い突起電極2が過度に高い突起電極2によって取り囲まれた半導体ペレットの場合、過度に高い突起電極2が導電性接触子5を押し下げ緩衝フィルム9の弾力性により突起電極2と導電性接触子5の接触圧を適正にするが、この時、過度に低い突起電極2位置の導電性接触子5位置の緩衝フィルム9も押し下げられ、緩衝フィルム9と密着した導電性接触子5位置も引き下げられるため、過度に低い突起電極2とその位置にある導電性接触子5は電気的接続ができないか、接触できても接続が不安定となるという問題があった。
【0010】
このような問題は絶縁基板4が薄いほど顕著で、クッション性を改善するため絶縁基板4を厚くすると、スリット10とスリット10の間で変形しにくく、却ってクッション性が低下し各導電性接触子5を独立して上下動させることが困難となるという問題もあった。
【0011】
【課題を解決するための手段】
本発明は上記課題の解決を目的として提案されたもので、樹脂基板の一主面に多数の導電性接触子を形成し、この導電性接触子上に半導体ペレットに形成した多数の突起電極を重合させ電気的に接続する電気接続用配線基板において、上記絶縁基板の導電性接触子を囲む環状領域を絶縁基板の他の主面側から肉薄にするとともに、肉薄部の周縁に沿ってスリットを形成したことを特徴とする電気接続用配線基板を提供する。
【0012】
【発明の実施の形態】
本発明による電気接続用配線基板は、半導体ペレットに形成した突起電極が重合されて電気的に接続される導電性接触子を囲む絶縁基板の環状領域を絶縁基板の他の主面側から肉薄にするとともに、肉薄部の周縁に沿ってスリットを形成したことを特徴とするが、スリットの長さに比して隣り合うスリットとスリットの間の間隔を十分小さく設定することにより導電性接触子が形成された領域のクッション性を良好にできる。
【0013】
この場合、巾狭に形成された隣接するスリットの間の基板厚みを導電性接触子が形成された領域の厚みより薄く形成すれば、一層クッション性を改善できる。
【0014】
また本発明による電気接続用配線基板は、隣り合うスリットの端部を互いに近接させて導電性接触子から離隔する方向に延在させることにより、スリットの巾を幅広にすることなく導電性接触子のクッション性を改善できる。
【0015】
絶縁基板上の要部をプレス加工又はレーザ加工、エッチングにより、一括して肉薄に形成することができる。
【0016】
また絶縁基板の他の主面の、導電性接触子を囲む環状領域の外方位置に島状あるいは格子状に樹脂層を形成することにより相対的に環状領域を肉薄に形成することができる。
【0017】
【実施例】
以下に本発明の実施例を図1〜図3から説明する。図において、11は半導体基板12上に多数の突起電極13を整列配置した半導体ペレット、14は電気接続用配線基板で、絶縁基板15の一主面に多数の導電性接触子16を整列形成し、絶縁基板15の裏面とソケット17の上面が直接接触して収容され、前記突起電極13と導電性接触子16を重合させて加圧接触させ、半導体ペレット11と電気接続用配線基板14を電気的に接続する。
【0018】
この配線基板14は、絶縁基板15の一主面15aに形成した導電性接触子16を囲む環状領域15bを絶縁基板15の他の主面15c側に凹部15dを形成して肉薄にするとともに、肉薄部15eの周縁に沿ってスリット18を形成したことを特徴とする。環状領域15bは平面形状が方形で、スリット18は方形の各辺に沿って形成されている。絶縁基板15の厚みを例えば300μmとしたとき、絶縁基板15の他の主面15cに深さ200μmの凹部15dを形成し、厚さ100μmの肉薄部15eを形成する。
【0019】
この凹部15dは、図示省略するが平板上に硬質材料からなる突起を多数形成した成形板を用い、この成形板と絶縁基板とを重ねて熱プレスすることにより容易に形成することができる。また、レーザ光を凹部形成予定部に照射して絶縁基板の表面を削ることにより凹部を形成でき、絶縁基板15の両面にエッチングレジスト膜を形成し、一方の面のエッチングレジスト膜の所定位置の所定パターンに窓明けして絶縁基板15の素地を露呈させ、この絶縁基板15をエッチング液に浸漬して、所定パターンの凹部を形成することができる。
【0020】
スリット18の巾を十分広く設定できる場合にはエッチングにより形成でき、この場合には、凹部15dとスリット18とを同時に形成できる。
【0021】
また導電性接触子16の配列間隔が狭く、スリット18の巾を十分広く確保できない場合には、レーザ光照射により、20μm〜200μm巾のスリットを形成することができる。
【0022】
隣り合うスリット18、18の間隔はスリット18の長さに比して十分小さく設定される。例えば径が300μmの導電性接触子16に対して、この導電性接触子16を囲む方形領域の一辺長さが500μmの場合、巾50μm、長さ300μmのスリット18を形成すると、隣接するスリット18、18の最短距離は約70μmとなり、スリット18長さに比してスリット18、18の間隔を十分小さく設定でき、隣接するスリット18、18間の変形性を良好にできる。
【0023】
この配線基板は図4(a)に示すようにスリット18によって囲まれた領域が突起電極(図示せす)によって加圧されるとスリット18、18間の肉薄の連結部が弾性変形し導電性接触子16が形成された領域が凹部15d内に沈み込むため加圧力に応じた図示距離y1だけ押下され、加圧力が除かれるとスリット18、18間の連結部の弾性により導電性接触子16は元の位置に復帰する。各領域はスリット18によって他の領域から区画されているため各領域毎のクッション性は独立している。
【0024】
この配線基板14と半導体ペレット11を接続した状態を図5に示す。図示例ではポジションe、hの突起電極は適正高さに形成され、ポジションfの突起電極は低過ぎ、ポジションgの突起電極は高過ぎの状態を示す。これらの突起電極が各導電性接触子16に重合し、加圧接触すると、ポジションe、hの適正高さの突起電極はスリット18の隣接部分が屈曲するため導電性接触子16は押し下げられ加圧力を逃がすため、柔らかい金属や合金によって形成された突起電極を変形させることはなく、導電性接触子16表面が凹凸変形することもない。 このようにして平均的な高さの多数の突起電極が導電性接触子16を押し下げるため、ポジションfの低過ぎる突起電極も導電性接触子16と適正な圧力で接触することができ、電気的接続を確実にできる。
【0025】
また、ポジションgの高過ぎる突起電極も導電性接触子16を大きく押し下げることにより接触圧の上昇を防止できるため、突起電極の変形を防止することができる。
【0026】
このように本発明による配線基板は、各導電性接触子16が独立して上下動できるため、突起電極に対するクッション性が良好で、突起電極を変形させることなく電気的接続を確実にできる。
【0027】
また、導電性接触子16の変形も防止できるため、長期間に渡って安定した電気的特性検査ができる。
【0028】
本提案による配線基板は厚い絶縁基板でも導電性接触子16を含む領域を部分的に薄くすることにより導電性接触子16のクッション性を良好にできるため、製造が容易で耐久性のある配線基板を実現することができる。
【0029】
図6は本発明による配線基板の他の実施例を示す。図において、図1〜図3と同一物には同一符号を付し重複する説明を省略する。
【0030】
この実施例の特徴は絶縁基板15の導電性接触子16を含む領域を囲むように形成したスリット19の平面形状にある。図1実施例ではスリット18は一直線状であるが、この実施例のスリット19は中間部は直線状で、両端部は対角方向に沿う図示R−Rで外方に突出させている。これにより隣り合うスリットの両端側中間部を互いに近接させ、この中間部から両端部に向かってほぼ平行または両端に向かって互いの間隔を狭めるように配置している。
【0031】
図1実施例では図4(a)に示す構造により先行技術に開示された配線基板と比較して格段に良好なクッション性を発揮できるが、距離y1押下されると導電性接触子16を含む領域は図示距離x1だけ外方に引っ張られスリット18の巾を狭める。そのため押下が過大になるとスリット18、18間は座屈しクッション性が失われる。
【0032】
そのため絶縁基板15の凹部15dを十分な深さに設定しても押下距離y1を深く設定することができない。
【0033】
これに対して図6実施例では、図4(b)に示すようにスリット19の端部が導電性接触子16領域の対角方向に伸びているため屈曲部を長くできる。
【0034】
そのため導電性接触子16領域を図示距離y1押下したとき、前記領域が外方に引っ張られる距離x2は図1実施例の距離x1に比して格段に小さく、スリット19をレーザ光照射により形成し、巾狭のスリットでも屈曲部が座屈しにくく、長期間にわたって安定したクッション性が得られる。
上記図1、図6に示す実施例では、スリット18、18又はスリット19、19間の絶縁基板15の厚み図7は導電性接触子16が形成された領域の厚みと同じであるが、図7に示すように、絶縁基板15の導電性接触子16が形成された面のスリット間にノッチ20を形成することにより、スリット間の屈曲部の屈曲性を良好にできる。
【0035】
この場合ノッチ20は屈曲部の一端側に形成すればよく、両端側に形成することもできる。
【0036】
このようにノッチ20を形成することにより絶縁基板15の厚み、凹部15dの深さに関係なく屈曲部の屈曲性を調整することができる。
【0037】
尚、本発明は上記実施例にのみ限定されるものではなく、例えば、凹部15dは絶縁基板15の他の主面15cに島状あるいは格子状に樹脂をスクリーン印刷して形成でき、この島状樹脂あるいは格子状樹脂によって囲まれる領域を肉薄部15eとすることができる。
【0038】
【発明の効果】
以上のように本発明によれば、突起電極が重合加圧され電気的に接触する導電性接触子に各導電性接触子毎に独立したクッション性を与えることができるため、突起電極の高さがばらついても確実に突起電極と導電性接触子とを電気的に接続することかでき、半導体装置の電気的検査や測定をすることかできる。
【図面の簡単な説明】
【図1】本発明による電気的接続用配線基板を示す部分断面平面図
【図2】図1P−P断面図
【図3】図1Q−Q断面図
【図4】本発明による配線基板の導電性接触子の変形状態を示す要部側断面図で、(a)は図1実施例による配線基板、(b)は図6実施例による配線基板を示す。
【図5】本発明による配線基板と半導体ペレットの電気的接続状態を示す要部側断面図
【図6】本発明の他の実施例を示す平面図
【図7】半導体ペレットを示し、(a)は側面図、(b)は下面図
【図8】ソケットに収納された電気的接続用配線基板で、(a)は平面図、(b)は側断面図
【図9】図2に示す配線基板上に半導体ペレットを載置した状態を示す側断面図
【図10】高さの異なる突起電極を有する半導体ペレットと配線基板の接続状態を示す要部側断面図
【図11】先行技術に開示された配線基板と半導体ペレットの接続状態を示す要部側断面図
【図12】先行技術に開示された改善された配線基板と半導体ペレットの接続状態を示す要部側断面図
【符号の説明】
11 半導体ペレット
12 半導体基板
13 突起電極
14 電気接続用配線基板
15 絶縁基板
15b 環状領域
15d 凹部
15e 肉薄部
16 導電性接触子
17 ソケット
18 スリット

Claims (6)

  1. 樹脂基板の一主面に多数の導電性接触子を形成し、この導電性接触子上に半導体ペレットに形成した多数の突起電極を重合させ電気的に接続する電気接続用配線基板において、
    上記絶縁基板の導電性接触子を囲む環状領域を絶縁基板の他の主面側から肉薄にするとともに、肉薄部の周縁に沿ってスリットを形成したことを特徴とする電気接続用配線基板。
  2. スリットの長さに比して隣り合うスリットとスリットの間の間隔を十分小さく設定したことを特徴とする請求項1に記載の電気接続用配線基板。
  3. 巾狭に形成された隣接するスリットの間の基板厚みを導電性接触子が形成された領域の厚みより薄く形成したことを特徴とする請求項2に記載の電気接続用配線基板。
  4. 隣り合うスリットの端部が互いに近接して導電性接触子から離隔する方向に延在されたことを特徴とする請求項1に記載の電気接続用配線基板。
  5. 絶縁基板をプレス加工又はレーザ加工、エッチングにより導電性接触子を囲む環状領域を肉薄に形成したことを特徴とする請求項1に記載の電気接続用配線基板。
  6. 絶縁基板の他の主面の、導電性接触子を囲む環状領域の外方位置に樹脂層を形成して環状領域を肉薄に形成したことを特徴とする請求項1に記載の電気接続用配線基板。
JP2002217488A 2002-07-26 2002-07-26 電気接続用配線基板 Pending JP2004061197A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002217488A JP2004061197A (ja) 2002-07-26 2002-07-26 電気接続用配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002217488A JP2004061197A (ja) 2002-07-26 2002-07-26 電気接続用配線基板

Publications (1)

Publication Number Publication Date
JP2004061197A true JP2004061197A (ja) 2004-02-26

Family

ID=31938914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002217488A Pending JP2004061197A (ja) 2002-07-26 2002-07-26 電気接続用配線基板

Country Status (1)

Country Link
JP (1) JP2004061197A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1730738A1 (fr) * 2004-04-01 2006-12-13 Commissariat A L'energie Atomique Membrane souple comportant des entailles
WO2023066489A1 (en) * 2021-10-21 2023-04-27 Dynex Semiconductor Limited Press-pack semiconductor device package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1730738A1 (fr) * 2004-04-01 2006-12-13 Commissariat A L'energie Atomique Membrane souple comportant des entailles
JP2007531197A (ja) * 2004-04-01 2007-11-01 コミサリア、ア、レネルジ、アトミク ノッチを有するフレキシブル膜
JP4762974B2 (ja) * 2004-04-01 2011-08-31 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ ノッチを有するフレキシブル膜
WO2023066489A1 (en) * 2021-10-21 2023-04-27 Dynex Semiconductor Limited Press-pack semiconductor device package

Similar Documents

Publication Publication Date Title
KR20070084060A (ko) 와이어 본드 배선
TWI335627B (en) Microelectronic assemblies having compliancy
JP3097653B2 (ja) 半導体装置用パッケージおよびその製造方法
TW200903912A (en) Contact sheet and connection device having same
JP2004061197A (ja) 電気接続用配線基板
JP3854419B2 (ja) 半導体装置の製造方法
JP2003043064A (ja) 接触子製造用金型及びその製造方法並びに接触子の製造方法
JP2003124396A (ja) 弾性電気接点
JP2001056347A (ja) コンタクト部品及びその製造方法
JP3698223B2 (ja) 半導体装置の製造方法
JPH02221881A (ja) 集積回路装置試験用プローブ
US20010038293A1 (en) Projection electrode, its forming method and apparatus for testing an electronic component
JP3761479B2 (ja) 半導体装置およびその製造方法
JP4081309B2 (ja) 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造
JPH1164389A (ja) バンプ型コンタクタ及びバンプ型コンタクタ用接触子の製造方法
JP2005209419A (ja) 電子部品用接続端子、コネクタおよびその製造方法
JP2005353543A (ja) 凸型スパイラル状接触子、それを用いた電子部品用接続端子、コネクタ、および、その製造方法
JPH05299483A (ja) 半導体装置用ソケット
KR101369407B1 (ko) 프로브 카드 및 그 제조 방법
JPH10150130A (ja) 半導体装置用ソケット
JP4830505B2 (ja) 配線方法およびドナー基板
JPH05291260A (ja) バンプ形成方法
JP2000214216A (ja) 半導体検査装置
JPH09243665A (ja) プローブ構造
JPH05166884A (ja) 半導体電子部品