JP2004056047A - リードフレーム及びこれを用いた半導体装置 - Google Patents
リードフレーム及びこれを用いた半導体装置 Download PDFInfo
- Publication number
- JP2004056047A JP2004056047A JP2002215003A JP2002215003A JP2004056047A JP 2004056047 A JP2004056047 A JP 2004056047A JP 2002215003 A JP2002215003 A JP 2002215003A JP 2002215003 A JP2002215003 A JP 2002215003A JP 2004056047 A JP2004056047 A JP 2004056047A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- mounting portion
- semiconductor element
- semiconductor device
- element mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】素子搭載部と封止樹脂との密着性を向上し、これによってパッケージクラックを積極的に防止することが可能となったリードフレーム及びこれを用いた半導体装置を提供する。
【解決手段】半導体素子１４を搭載する素子搭載部１２及びその周囲に設けられた複数のリード１１を有し、しかも、素子搭載部１２に格子片２５〜３１で仕切られる複数のスリット１７〜２４を設けると共に、隣り合う格子片２５〜３１は厚み方向にその位置を変えて配置されているリードフレーム１３、及びこのリードフレーム１３に半導体素子１４を載せてワイヤボンディングを行い、樹脂封止した半導体装置１０。
【選択図】 図１
【解決手段】半導体素子１４を搭載する素子搭載部１２及びその周囲に設けられた複数のリード１１を有し、しかも、素子搭載部１２に格子片２５〜３１で仕切られる複数のスリット１７〜２４を設けると共に、隣り合う格子片２５〜３１は厚み方向にその位置を変えて配置されているリードフレーム１３、及びこのリードフレーム１３に半導体素子１４を載せてワイヤボンディングを行い、樹脂封止した半導体装置１０。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子等を搭載するリードフレーム及びこのリードフレームを用いた半導体装置に関する。
【０００２】
【従来の技術】
ＩＣ、ＬＳＩ等の半導体装置の実装に用いられるリードフレームは、鉄系あるいは銅系の金属材料からなる板状体を、プレス加工又はエッチング加工によって、所望のパターンに成形することによって製造されている。
ところで、近年半導体装置の大型化に伴い、リードフレームの半導体チップ搭載部であるパッドも大型化し、これによって、半導体装置の樹脂封止領域に対するパッドの占有率も大きくなっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、リードフレーム材料と封止樹脂の密着性はそれほど十分ではなく、更には材料間の熱膨張の差もあることから、熱サイクルテスト時や鑞付け作業時の温度上昇に伴い、封止樹脂と素子搭載部との熱膨張の差に起因するパッケージクラックが発生し易く、これが半導体装置の信頼性の低下に繋がっていた。
従来、このようなクラックを防止するために、素子搭載部の裏面に複数の凹部や貫通孔を形成し、これらの凹部や貫通孔に樹脂を流し込むことが行われていたが、十分に効果を発揮することができなかった。
本発明はかかる事情に鑑みてなされたもので、素子搭載部と封止樹脂との密着性を向上し、これによってパッケージクラックを積極的に防止することが可能となったリードフレーム及びこれを用いた半導体装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
前記目的に沿う第１の発明に係るリードフレームは、半導体素子を搭載する素子搭載部及びその周囲に設けられた複数のリードを有するリードフレームにおいて、前記素子搭載部に格子片で仕切られる複数のスリットを設けると共に、隣り合う前記格子片は厚み方向にその位置を変えて配置されている。
第２の発明に係るリードフレームは、第１の発明に係るリードフレームにおいて、前記隣り合う格子片は、交互に表裏からハーフエッチング加工されている。
また、第３の発明に係るリードフレームは、半導体素子を搭載する素子搭載部及びその周囲に設けられた複数のリードを有するリードフレームにおいて、前記素子搭載部の前記半導体素子が直接搭載される領域を除く部分に、格子片で仕切られる複数のスリットを設けている。
【０００５】
第４の発明に係る半導体装置は、素子搭載部を中央にその周囲に複数のリードを有し、前記素子搭載部には格子片で仕切られる複数のスリットが設けられていると共に、隣り合う前記格子片は厚み方向にその位置を変えて配置されているリードフレームと、前記素子搭載部に載置されている半導体素子と、前記半導体素子の各電極端子部とその周囲にある前記各リードを連結する導体回路と、前記リードフレームの所定領域、前記半導体素子及び前記導体回路を封止する封止樹脂とを有する。
また、第５の発明に係る半導体装置は、第４の発明に係る半導体装置において、前記隣り合う格子片は、交互に表裏からハーフエッチング加工されて、その位置が厚み方向に異なっている。
第６の発明に係る半導体装置は、素子搭載部を中央にその周囲に複数のリードを有し、前記素子搭載部の半導体素子が直接搭載されている領域を除く部分には、格子片で仕切られる複数のスリットが設けられていると共に、隣り合う前記格子片は厚み方向にその位置を変えて配置されているリードフレームと、前記素子搭載部に載置されている前記半導体素子と、前記半導体素子の各電極端子部とその周囲にある前記各リードを連結する導体回路と、前記リードフレームの所定領域、前記半導体素子及び前記導体回路を封止する封止樹脂とを有する。
【０００６】
第１、第２の発明に係るリードフレーム、及び第４、第５の発明に係る半導体装置においては、複数のスリットの間を樹脂が流れ込むと共に、隣り合う格子片の厚み方向の高さ位置が異なっているので、封止樹脂とリードフレームに凹凸が発生し、これによって封止樹脂と素子搭載部との馴染みが良くなる。従って、封止樹脂に囲まれる半導体素子と素子搭載部との接合性が向上し、熱サイクルによるクラックが生じにくくなる。
特に、第２の発明に係るリードフレーム及び第５の発明に係る半導体装置においては、隣り合う格子片は、交互に表裏からハーフエッチング加工されているので、格子片の厚みを更に表裏から減じて凹凸を形成することができ、これによって、最終的には封止樹脂に格子片を固定することができる。
第３の発明に係るリードフレーム及び第６の発明に係る半導体装置においては、半導体素子は素子搭載部に密着させることができるので、半導体素子の冷却性を維持しながら、封止樹脂と素子搭載部の馴染みを向上できる。
【０００７】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここに、図１は本発明の一実施の形態に係る半導体装置の断面図、図２（Ａ）は同半導体装置に使用する本発明の第１の実施の形態に係るリードフレームの一部省略平面図、（Ｂ）は矢視Ａ−Ａ断面図、図３（Ａ）、（Ｂ）はそれぞれ本発明の第２の実施の形態に係るリードフレームの平面図、一部省略平面図、図４は本発明の第３の実施の形態に係るリードフレームの一部省略平面図、図５（Ａ）は本発明の第４の実施の形態に係るリードフレームの一部省略平面図、（Ｂ）は矢視Ｂ−Ｂ断面図である。
【０００８】
図１、図２（Ａ）、（Ｂ）に示すように、本発明の一実施の形態に係る半導体装置１０は、周囲四方にそれぞれ複数のリード１１が突出したＱＦＰ型の半導体装置であって、中央部に素子搭載部１２を有するリードフレーム１３（第１の実施の形態に係るリードフレーム）と、その上に搭載された半導体素子１４と、半導体素子１４の各パッド部（電極端子部）３４と各リード１１をそれぞれ連結する導体回路の一例であるボンディングワイヤ１６とを有している。以下、これらについて説明する。
リードフレーム１３は鉄系又は銅系の薄板金属材料（厚みが、例えば０．１〜０．３ｍｍ）をエッチング加工及び／又はプレス加工によって製造され、中央に素子搭載部１２をその周囲に複数のリード１１を備えている。リードフレーム１３の中央部はリードフレーム１３の厚みの０．５〜５倍程度の範囲で、又は搭載する半導体素子１４の厚みに合わせて、その周囲より下方にプレス加工によって押し下げられて、窪み部を形成している。素子搭載部１２はこの窪み部の中又は窪み部に一致して形成されている。
【０００９】
素子搭載部１２には、複数のスリット１７〜２４が形成され、隣り合うスリット１７〜２４を仕切る格子片２５〜３１が設けられている。格子片２５、２７、２９、３１は裏側が減肉し、格子片２６、２８、３０は表側が減肉して、それぞれ元のリードフレーム基材の約１／２の厚みになっている。このスリット１７〜２４はエッチング処理（又はプレス加工）によって、格子片２５〜３１の表裏からの減肉はハーフエッチング加工によって形成されている。なお、３２は素子搭載部１２の枠を、３３は支持リードを示す。図２においてリード１１は省略されている。
図１に示すように、このようにスリット加工された素子搭載部１２上に半導体素子１４が搭載されている。半導体素子１４は下側がハーフエッチングされた格子片２５、２７、２９、３１の上に接着剤等を介して搭載されている。このようにして隣り合う格子片２５〜３１の上下方向（厚み方向）の位置が異なり、素子搭載部１２上にスリット１７〜２４及びハーフエッチングによる凹凸を形成している。
【００１０】
そして、半導体素子１４の各パッド部３４と各リード１１の内側端子部はボンディングワイヤ１６によって連結されている。そして、各リード１１の外側部分を露出させるようにして樹脂封止が行われている。この樹脂封止はリードフレーム１３上に半導体素子１４が搭載されてワイヤボンディングが完了した後に行う。これによって、リードフレーム１３の所定領域、ボンディングワイヤ１６、半導体素子１４を保護している。封止樹脂３６は素子搭載部１２においては、スリット１８〜２３内を通って半導体素子１４の裏面側一部に直接接合される他、枠３２、格子片２６、２８、３０を巻き込むので、結果として半導体素子１４とリードフレーム１３との接合性が向上することになる。従って、ヒート繰り返しテストを行って半導体素子１４及びリードフレーム１３に繰り返し熱応力を与えても、クラック等が発生しにくくなる。この実施の形態ではリードフレーム１３はエッチング加工とプレス加工（素子搭載部１２の押し下げ加工のみ）とを併用したが、全部をプレス加工によって行ってもよい。この場合、各格子片を薄くしてもよいし、厚みを変えないで交互にその板厚方向の位置を変えてもよい。
【００１１】
続いて、図３〜図５に示す本発明の第２〜第４の実施の形態に係るリードフレーム３７〜３９について説明する。これらのリードフレーム３７〜３９の素子搭載部の上に半導体素子が搭載され、ワイヤボンディングを行った後、樹脂封止されて半導体装置となるが、これらの工程については本発明の一実施の形態に係る半導体装置１０と同一であるので、詳しい説明を省略する。
図３（Ａ）に示すリードフレーム３７は、中央に素子搭載部４０を有し、その周囲にインナーリード４１及びアウターリード４２（それぞれリードの一例）と、支持リード４３とを有する。これらは薄板金属材料にプレス加工又はエッチング加工によって形成されている。図３（Ｂ）に示すように、素子搭載部４０の中央には半導体素子が直接載置される領域４４を有し、この領域４４の外側の素子搭載部４０に、複数のスリット４５〜５２が設けられている。隣り合うスリット４５〜５２の間の格子片５３〜５６（図にハッチングで示す）は表面側（又は裏面側）からハーフエッチングされている。
【００１２】
これによって、素子搭載部４０上に半導体素子を搭載すると、半導体素子が直接搭載される領域４４は半導体素子に接着剤（例えば、導電性接着剤）を介して当接するので、半導体素子冷却性は従来通り維持される。そして、半導体素子の周囲の素子搭載部４０には複数のスリット４５〜５２が設けられているので、この部分が封止樹脂に拘束され、結局は封止樹脂と素子搭載部４０との馴染みが良くなり、全体的な接合強度が向上する。特に、格子片５３〜５６がハーフエッチングされているので、封止樹脂と素子搭載部４０との横方向のずれ移動荷重を高めることができる。図３（Ａ）において５７はパイロット孔を示す。
【００１３】
図４に示す本発明の第３の実施の形態に係るリードフレーム３８においては、素子搭載部５８に半導体素子が直接搭載される領域５９以外の部分であって、対向する位置のみにスリット６０〜６３が設けられている。そして、スリット６０〜６３を仕切る格子片６４、６５は表面側又は裏面側からハーフエッチングされている。これによって、半導体素子の冷却性を維持しながら素子搭載部５８と封止樹脂との接合強度が向上する。このリードフレーム３８は、特にＤＩＰ型の半導体装置のリードフレームに最適に用いることができる。
【００１４】
図５には、本発明の第４の実施の形態に係るリードフレーム３９を示すが、素子搭載部６６の周辺部、即ち、半導体素子が直接搭載される領域６７を除く部分にには、４つのスリット群６８〜７１が設けられている。各スリット群６８〜７１は、それぞれ格子片７２〜７５によって形成されるスリット７６〜７８を備えている。なお、７９は枠を示す。各格子片７２〜７５は交互に表裏からハーフエッチングされて、隣り合う格子片７２〜７５の高さ位置が異なるようになっている。これによって、半導体素子は素子搭載部６６に密着して搭載され、その周辺の封止樹脂はリードフレーム３９、即ち素子搭載部６６の周辺部に強固に接合され、半導体素子の熱放散性とリードフレーム３９と封止樹脂の馴染み性を向上することができる。
【００１５】
本発明は前記実施の形態に限定されるものではなく、前記実施の形態に係る発明を組み合わせて発明を構成する場合にも適用される。
また、本発明はスリットや格子片の数、寸法、形状に限定されるものではなく、半導体素子の大きさ及び形状に合わせて適宜選択できる。
なお、第２〜第４の実施の形態において、格子片のハーフエッチングは必須の用件ではなく、格子片のハーフエッチングをしないで、プレスによる押し潰し加工によって格子片を薄くする場合も本発明は適用される。
【００１６】
【発明の効果】
請求項１、２記載のリードフレーム、及び請求項４、５記載の半導体装置においては、素子搭載部に複数のスリットを設けているので、この間に樹脂が流れ込むと共に、隣り合う格子片の厚み方向の高さ位置が異なっているので、封止樹脂とリードフレームに凹凸が発生し、これによって封止樹脂と素子搭載部との接合強度が向上する。
従って、熱サイクルによるクラックが生じにくくなり、不良製品の少ないしかも長寿命を有する製品を提供できる。
請求項３記載のリードフレーム及び第６記載の半導体装置においては、半導体素子は素子搭載部に密着させることができるので、半導体素子から発生する熱は面積の広い素子搭載部に伝わりより効果的に放熱を確保できると共に、半導体素子の周囲の素子搭載部には複数のスリットが設けられているので、封止樹脂とリードフレームとの接合性が向上し、製品となる半導体装置の不良品が少なくなり、更に寿命が伸びる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置の断面図である。
【図２】（Ａ）は同半導体装置に使用する本発明の第１の実施の形態に係るリードフレームの一部省略平面図、（Ｂ）は矢視Ａ−Ａ断面図である。
【図３】（Ａ）、（Ｂ）はそれぞれ本発明の第２の実施の形態に係るリードフレームの平面図、一部省略平面図である。
【図４】本発明の第３の実施の形態に係るリードフレームの一部省略平面図である。
【図５】（Ａ）は本発明の第４の実施の形態に係るリードフレームの一部省略平面図、（Ｂ）は矢視Ｂ−Ｂ断面図である。
【符号の説明】
１０：半導体装置、１１：リード、１２：素子搭載部、１３：リードフレーム、１４：半導体素子、１６：ボンディングワイヤ、１７〜２４：スリット、２５〜３１：格子片、３２：枠、３３：支持リード、３４：パッド部、３６：封止樹脂、３７〜３９：リードフレーム、４０：素子搭載部、４１：インナーリード、４２：アウターリード、４３：支持リード、４４：領域、４５〜５２：スリット、５３〜５６：格子片、５７：パイロット孔、５８：素子搭載部、５９：領域、６０〜６３：スリット、６４、６５：格子片、６６：素子搭載部、６７：領域、６８〜７１：スリット群、７２〜７５：格子片、７６〜７８：スリット、７９：枠
【発明の属する技術分野】
本発明は、半導体素子等を搭載するリードフレーム及びこのリードフレームを用いた半導体装置に関する。
【０００２】
【従来の技術】
ＩＣ、ＬＳＩ等の半導体装置の実装に用いられるリードフレームは、鉄系あるいは銅系の金属材料からなる板状体を、プレス加工又はエッチング加工によって、所望のパターンに成形することによって製造されている。
ところで、近年半導体装置の大型化に伴い、リードフレームの半導体チップ搭載部であるパッドも大型化し、これによって、半導体装置の樹脂封止領域に対するパッドの占有率も大きくなっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、リードフレーム材料と封止樹脂の密着性はそれほど十分ではなく、更には材料間の熱膨張の差もあることから、熱サイクルテスト時や鑞付け作業時の温度上昇に伴い、封止樹脂と素子搭載部との熱膨張の差に起因するパッケージクラックが発生し易く、これが半導体装置の信頼性の低下に繋がっていた。
従来、このようなクラックを防止するために、素子搭載部の裏面に複数の凹部や貫通孔を形成し、これらの凹部や貫通孔に樹脂を流し込むことが行われていたが、十分に効果を発揮することができなかった。
本発明はかかる事情に鑑みてなされたもので、素子搭載部と封止樹脂との密着性を向上し、これによってパッケージクラックを積極的に防止することが可能となったリードフレーム及びこれを用いた半導体装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
前記目的に沿う第１の発明に係るリードフレームは、半導体素子を搭載する素子搭載部及びその周囲に設けられた複数のリードを有するリードフレームにおいて、前記素子搭載部に格子片で仕切られる複数のスリットを設けると共に、隣り合う前記格子片は厚み方向にその位置を変えて配置されている。
第２の発明に係るリードフレームは、第１の発明に係るリードフレームにおいて、前記隣り合う格子片は、交互に表裏からハーフエッチング加工されている。
また、第３の発明に係るリードフレームは、半導体素子を搭載する素子搭載部及びその周囲に設けられた複数のリードを有するリードフレームにおいて、前記素子搭載部の前記半導体素子が直接搭載される領域を除く部分に、格子片で仕切られる複数のスリットを設けている。
【０００５】
第４の発明に係る半導体装置は、素子搭載部を中央にその周囲に複数のリードを有し、前記素子搭載部には格子片で仕切られる複数のスリットが設けられていると共に、隣り合う前記格子片は厚み方向にその位置を変えて配置されているリードフレームと、前記素子搭載部に載置されている半導体素子と、前記半導体素子の各電極端子部とその周囲にある前記各リードを連結する導体回路と、前記リードフレームの所定領域、前記半導体素子及び前記導体回路を封止する封止樹脂とを有する。
また、第５の発明に係る半導体装置は、第４の発明に係る半導体装置において、前記隣り合う格子片は、交互に表裏からハーフエッチング加工されて、その位置が厚み方向に異なっている。
第６の発明に係る半導体装置は、素子搭載部を中央にその周囲に複数のリードを有し、前記素子搭載部の半導体素子が直接搭載されている領域を除く部分には、格子片で仕切られる複数のスリットが設けられていると共に、隣り合う前記格子片は厚み方向にその位置を変えて配置されているリードフレームと、前記素子搭載部に載置されている前記半導体素子と、前記半導体素子の各電極端子部とその周囲にある前記各リードを連結する導体回路と、前記リードフレームの所定領域、前記半導体素子及び前記導体回路を封止する封止樹脂とを有する。
【０００６】
第１、第２の発明に係るリードフレーム、及び第４、第５の発明に係る半導体装置においては、複数のスリットの間を樹脂が流れ込むと共に、隣り合う格子片の厚み方向の高さ位置が異なっているので、封止樹脂とリードフレームに凹凸が発生し、これによって封止樹脂と素子搭載部との馴染みが良くなる。従って、封止樹脂に囲まれる半導体素子と素子搭載部との接合性が向上し、熱サイクルによるクラックが生じにくくなる。
特に、第２の発明に係るリードフレーム及び第５の発明に係る半導体装置においては、隣り合う格子片は、交互に表裏からハーフエッチング加工されているので、格子片の厚みを更に表裏から減じて凹凸を形成することができ、これによって、最終的には封止樹脂に格子片を固定することができる。
第３の発明に係るリードフレーム及び第６の発明に係る半導体装置においては、半導体素子は素子搭載部に密着させることができるので、半導体素子の冷却性を維持しながら、封止樹脂と素子搭載部の馴染みを向上できる。
【０００７】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここに、図１は本発明の一実施の形態に係る半導体装置の断面図、図２（Ａ）は同半導体装置に使用する本発明の第１の実施の形態に係るリードフレームの一部省略平面図、（Ｂ）は矢視Ａ−Ａ断面図、図３（Ａ）、（Ｂ）はそれぞれ本発明の第２の実施の形態に係るリードフレームの平面図、一部省略平面図、図４は本発明の第３の実施の形態に係るリードフレームの一部省略平面図、図５（Ａ）は本発明の第４の実施の形態に係るリードフレームの一部省略平面図、（Ｂ）は矢視Ｂ−Ｂ断面図である。
【０００８】
図１、図２（Ａ）、（Ｂ）に示すように、本発明の一実施の形態に係る半導体装置１０は、周囲四方にそれぞれ複数のリード１１が突出したＱＦＰ型の半導体装置であって、中央部に素子搭載部１２を有するリードフレーム１３（第１の実施の形態に係るリードフレーム）と、その上に搭載された半導体素子１４と、半導体素子１４の各パッド部（電極端子部）３４と各リード１１をそれぞれ連結する導体回路の一例であるボンディングワイヤ１６とを有している。以下、これらについて説明する。
リードフレーム１３は鉄系又は銅系の薄板金属材料（厚みが、例えば０．１〜０．３ｍｍ）をエッチング加工及び／又はプレス加工によって製造され、中央に素子搭載部１２をその周囲に複数のリード１１を備えている。リードフレーム１３の中央部はリードフレーム１３の厚みの０．５〜５倍程度の範囲で、又は搭載する半導体素子１４の厚みに合わせて、その周囲より下方にプレス加工によって押し下げられて、窪み部を形成している。素子搭載部１２はこの窪み部の中又は窪み部に一致して形成されている。
【０００９】
素子搭載部１２には、複数のスリット１７〜２４が形成され、隣り合うスリット１７〜２４を仕切る格子片２５〜３１が設けられている。格子片２５、２７、２９、３１は裏側が減肉し、格子片２６、２８、３０は表側が減肉して、それぞれ元のリードフレーム基材の約１／２の厚みになっている。このスリット１７〜２４はエッチング処理（又はプレス加工）によって、格子片２５〜３１の表裏からの減肉はハーフエッチング加工によって形成されている。なお、３２は素子搭載部１２の枠を、３３は支持リードを示す。図２においてリード１１は省略されている。
図１に示すように、このようにスリット加工された素子搭載部１２上に半導体素子１４が搭載されている。半導体素子１４は下側がハーフエッチングされた格子片２５、２７、２９、３１の上に接着剤等を介して搭載されている。このようにして隣り合う格子片２５〜３１の上下方向（厚み方向）の位置が異なり、素子搭載部１２上にスリット１７〜２４及びハーフエッチングによる凹凸を形成している。
【００１０】
そして、半導体素子１４の各パッド部３４と各リード１１の内側端子部はボンディングワイヤ１６によって連結されている。そして、各リード１１の外側部分を露出させるようにして樹脂封止が行われている。この樹脂封止はリードフレーム１３上に半導体素子１４が搭載されてワイヤボンディングが完了した後に行う。これによって、リードフレーム１３の所定領域、ボンディングワイヤ１６、半導体素子１４を保護している。封止樹脂３６は素子搭載部１２においては、スリット１８〜２３内を通って半導体素子１４の裏面側一部に直接接合される他、枠３２、格子片２６、２８、３０を巻き込むので、結果として半導体素子１４とリードフレーム１３との接合性が向上することになる。従って、ヒート繰り返しテストを行って半導体素子１４及びリードフレーム１３に繰り返し熱応力を与えても、クラック等が発生しにくくなる。この実施の形態ではリードフレーム１３はエッチング加工とプレス加工（素子搭載部１２の押し下げ加工のみ）とを併用したが、全部をプレス加工によって行ってもよい。この場合、各格子片を薄くしてもよいし、厚みを変えないで交互にその板厚方向の位置を変えてもよい。
【００１１】
続いて、図３〜図５に示す本発明の第２〜第４の実施の形態に係るリードフレーム３７〜３９について説明する。これらのリードフレーム３７〜３９の素子搭載部の上に半導体素子が搭載され、ワイヤボンディングを行った後、樹脂封止されて半導体装置となるが、これらの工程については本発明の一実施の形態に係る半導体装置１０と同一であるので、詳しい説明を省略する。
図３（Ａ）に示すリードフレーム３７は、中央に素子搭載部４０を有し、その周囲にインナーリード４１及びアウターリード４２（それぞれリードの一例）と、支持リード４３とを有する。これらは薄板金属材料にプレス加工又はエッチング加工によって形成されている。図３（Ｂ）に示すように、素子搭載部４０の中央には半導体素子が直接載置される領域４４を有し、この領域４４の外側の素子搭載部４０に、複数のスリット４５〜５２が設けられている。隣り合うスリット４５〜５２の間の格子片５３〜５６（図にハッチングで示す）は表面側（又は裏面側）からハーフエッチングされている。
【００１２】
これによって、素子搭載部４０上に半導体素子を搭載すると、半導体素子が直接搭載される領域４４は半導体素子に接着剤（例えば、導電性接着剤）を介して当接するので、半導体素子冷却性は従来通り維持される。そして、半導体素子の周囲の素子搭載部４０には複数のスリット４５〜５２が設けられているので、この部分が封止樹脂に拘束され、結局は封止樹脂と素子搭載部４０との馴染みが良くなり、全体的な接合強度が向上する。特に、格子片５３〜５６がハーフエッチングされているので、封止樹脂と素子搭載部４０との横方向のずれ移動荷重を高めることができる。図３（Ａ）において５７はパイロット孔を示す。
【００１３】
図４に示す本発明の第３の実施の形態に係るリードフレーム３８においては、素子搭載部５８に半導体素子が直接搭載される領域５９以外の部分であって、対向する位置のみにスリット６０〜６３が設けられている。そして、スリット６０〜６３を仕切る格子片６４、６５は表面側又は裏面側からハーフエッチングされている。これによって、半導体素子の冷却性を維持しながら素子搭載部５８と封止樹脂との接合強度が向上する。このリードフレーム３８は、特にＤＩＰ型の半導体装置のリードフレームに最適に用いることができる。
【００１４】
図５には、本発明の第４の実施の形態に係るリードフレーム３９を示すが、素子搭載部６６の周辺部、即ち、半導体素子が直接搭載される領域６７を除く部分にには、４つのスリット群６８〜７１が設けられている。各スリット群６８〜７１は、それぞれ格子片７２〜７５によって形成されるスリット７６〜７８を備えている。なお、７９は枠を示す。各格子片７２〜７５は交互に表裏からハーフエッチングされて、隣り合う格子片７２〜７５の高さ位置が異なるようになっている。これによって、半導体素子は素子搭載部６６に密着して搭載され、その周辺の封止樹脂はリードフレーム３９、即ち素子搭載部６６の周辺部に強固に接合され、半導体素子の熱放散性とリードフレーム３９と封止樹脂の馴染み性を向上することができる。
【００１５】
本発明は前記実施の形態に限定されるものではなく、前記実施の形態に係る発明を組み合わせて発明を構成する場合にも適用される。
また、本発明はスリットや格子片の数、寸法、形状に限定されるものではなく、半導体素子の大きさ及び形状に合わせて適宜選択できる。
なお、第２〜第４の実施の形態において、格子片のハーフエッチングは必須の用件ではなく、格子片のハーフエッチングをしないで、プレスによる押し潰し加工によって格子片を薄くする場合も本発明は適用される。
【００１６】
【発明の効果】
請求項１、２記載のリードフレーム、及び請求項４、５記載の半導体装置においては、素子搭載部に複数のスリットを設けているので、この間に樹脂が流れ込むと共に、隣り合う格子片の厚み方向の高さ位置が異なっているので、封止樹脂とリードフレームに凹凸が発生し、これによって封止樹脂と素子搭載部との接合強度が向上する。
従って、熱サイクルによるクラックが生じにくくなり、不良製品の少ないしかも長寿命を有する製品を提供できる。
請求項３記載のリードフレーム及び第６記載の半導体装置においては、半導体素子は素子搭載部に密着させることができるので、半導体素子から発生する熱は面積の広い素子搭載部に伝わりより効果的に放熱を確保できると共に、半導体素子の周囲の素子搭載部には複数のスリットが設けられているので、封止樹脂とリードフレームとの接合性が向上し、製品となる半導体装置の不良品が少なくなり、更に寿命が伸びる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置の断面図である。
【図２】（Ａ）は同半導体装置に使用する本発明の第１の実施の形態に係るリードフレームの一部省略平面図、（Ｂ）は矢視Ａ−Ａ断面図である。
【図３】（Ａ）、（Ｂ）はそれぞれ本発明の第２の実施の形態に係るリードフレームの平面図、一部省略平面図である。
【図４】本発明の第３の実施の形態に係るリードフレームの一部省略平面図である。
【図５】（Ａ）は本発明の第４の実施の形態に係るリードフレームの一部省略平面図、（Ｂ）は矢視Ｂ−Ｂ断面図である。
【符号の説明】
１０：半導体装置、１１：リード、１２：素子搭載部、１３：リードフレーム、１４：半導体素子、１６：ボンディングワイヤ、１７〜２４：スリット、２５〜３１：格子片、３２：枠、３３：支持リード、３４：パッド部、３６：封止樹脂、３７〜３９：リードフレーム、４０：素子搭載部、４１：インナーリード、４２：アウターリード、４３：支持リード、４４：領域、４５〜５２：スリット、５３〜５６：格子片、５７：パイロット孔、５８：素子搭載部、５９：領域、６０〜６３：スリット、６４、６５：格子片、６６：素子搭載部、６７：領域、６８〜７１：スリット群、７２〜７５：格子片、７６〜７８：スリット、７９：枠
Claims (6)
- 半導体素子を搭載する素子搭載部及びその周囲に設けられた複数のリードを有するリードフレームにおいて、
前記素子搭載部に格子片で仕切られる複数のスリットを設けると共に、隣り合う前記格子片は厚み方向にその位置を変えて配置されていることを特徴とするリードフレーム。 - 請求項１記載のリードフレームにおいて、前記隣り合う格子片は、交互に表裏からハーフエッチング加工されていることを特徴とするリードフレーム。
- 半導体素子を搭載する素子搭載部及びその周囲に設けられた複数のリードを有するリードフレームにおいて、
前記素子搭載部の前記半導体素子が直接搭載される領域を除く部分に、格子片で仕切られる複数のスリットを設けたことを特徴とするリードフレーム。 - 素子搭載部を中央にその周囲に複数のリードを有し、前記素子搭載部には格子片で仕切られる複数のスリットが設けられていると共に、隣り合う前記格子片は厚み方向にその位置を変えて配置されているリードフレームと、
前記素子搭載部に載置されている半導体素子と、
前記半導体素子の各電極端子部とその周囲にある前記各リードを連結する導体回路と、
前記リードフレームの所定領域、前記半導体素子及び前記導体回路を封止する封止樹脂とを有することを特徴とする半導体装置。 - 請求項４記載の半導体装置において、前記隣り合う格子片は、交互に表裏からハーフエッチング加工されて、その位置が厚み方向に異なることを特徴とする半導体装置。
- 素子搭載部を中央にその周囲に複数のリードを有し、前記素子搭載部の半導体素子が直接搭載されている領域を除く部分には、格子片で仕切られる複数のスリットが設けられていると共に、隣り合う前記格子片は厚み方向にその位置を変えて配置されているリードフレームと、
前記素子搭載部に載置されている前記半導体素子と、
前記半導体素子の各電極端子部とその周囲にある前記各リードを連結する導体回路と、
前記リードフレームの所定領域、前記半導体素子及び前記導体回路を封止する封止樹脂とを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002215003A JP3998528B2 (ja) | 2002-07-24 | 2002-07-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002215003A JP3998528B2 (ja) | 2002-07-24 | 2002-07-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004056047A true JP2004056047A (ja) | 2004-02-19 |
| JP3998528B2 JP3998528B2 (ja) | 2007-10-31 |
Family
ID=31937140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002215003A Expired - Fee Related JP3998528B2 (ja) | 2002-07-24 | 2002-07-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3998528B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021121042A (ja) * | 2020-03-13 | 2021-08-19 | ローム株式会社 | 半導体装置 |
-
2002
- 2002-07-24 JP JP2002215003A patent/JP3998528B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021121042A (ja) * | 2020-03-13 | 2021-08-19 | ローム株式会社 | 半導体装置 |
| JP7219790B2 (ja) | 2020-03-13 | 2023-02-08 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3998528B2 (ja) | 2007-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4149439B2 (ja) | 半導体装置 | |
| US5429992A (en) | Lead frame structure for IC devices with strengthened encapsulation adhesion | |
| US5073817A (en) | Resin encapsulated semiconductor device with heat radiator | |
| TWI337387B (en) | Leadframe for leadless package, package structure and manufacturing method using the same | |
| JPH11135663A (ja) | モールドｂｇａ型半導体装置及びその製造方法 | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| US7095096B1 (en) | Microarray lead frame | |
| JP2006516832A (ja) | 薄い多重半導体ダイ・パッケージ | |
| US20120306064A1 (en) | Chip package | |
| JPH10223698A (ja) | Ｔａｐｅ−ＢＧＡタイプの半導体装置 | |
| JP3732987B2 (ja) | 半導体装置 | |
| JPH07307405A (ja) | ソルダボールを用いた半導体パッケージおよびその製造方法 | |
| US8508032B2 (en) | Chip packaging | |
| US7768104B2 (en) | Apparatus and method for series connection of two die or chips in single electronics package | |
| JP2004056047A (ja) | リードフレーム及びこれを用いた半導体装置 | |
| JPH088385A (ja) | 樹脂封止型半導体装置 | |
| JP2000082759A (ja) | Ｂｇａ型半導体装置の製造方法、ｂｇａ型半導体装置用ｔａｂテ―プおよびｂｇａ型半導体装置 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| JP3097842B2 (ja) | 樹脂封止型半導体装置用リードフレーム | |
| JP3034517B1 (ja) | 半導体装置およびその製造方法 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| US20090283879A1 (en) | Semiconductor device and method | |
| JPH11307483A (ja) | 半導体装置の製法および半導体装置 | |
| KR100294912B1 (ko) | 유에프피엘패키지및그제조방법 | |
| JPH022095A (ja) | Ｉｃモジュールの製造方法及びｉｃモジュール用基材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070807 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |