JP2004056034A - 半導体発光素子及び半導体発光素子の製造方法 - Google Patents

半導体発光素子及び半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2004056034A
JP2004056034A JP2002214812A JP2002214812A JP2004056034A JP 2004056034 A JP2004056034 A JP 2004056034A JP 2002214812 A JP2002214812 A JP 2002214812A JP 2002214812 A JP2002214812 A JP 2002214812A JP 2004056034 A JP2004056034 A JP 2004056034A
Authority
JP
Japan
Prior art keywords
light emitting
face
layer
semiconductor light
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002214812A
Other languages
English (en)
Inventor
Katsuhiro Tomota
友田 勝寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002214812A priority Critical patent/JP2004056034A/ja
Publication of JP2004056034A publication Critical patent/JP2004056034A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】素子の端面領域にキャリアが拡散することを低減することにより、端面領域における表面非発光再結合を抑制し、半導体発光素子の発光効率を高める。
【解決手段】素子の端面領域を混晶化することにより、端面領域のバンド構造の底のエネルギー準位が混晶化されない素子内部のバンド構造に比べて相対的に高くなり、端面へのキャリアの拡散を低減する。また、素子分離するに際して素子の端面を傾斜面とし、一括して全ての端面にレーザ光を照射することにより簡便に全ての端面を混晶化し、発光効率が高められた複数の半導体発光素子を一括にて形成する。
【選択図】図4

Description

【0001】
【発明の属する技術分野】
本発明は、半導体発光素子の製造方法及び半導体発光素子に関する。さらに詳しくは、注入電流に対して発光効率を高めることができる半導体発光素子の製造方法及び半導体発光素子に関する。
【0002】
【従来の技術】
半導体レーザ素子や高輝度の発光ダイオード(LED)の如き半導体発光素子においては、発光を生ずる発光層にキャリアを高い密度で閉じ込めることが重要な技術の一つとされている。キャリアを発光層に閉じ込めることにより、キャリアである電子と正孔とが再結合するに際して光を発生させることができる。
【0003】
電子や正孔を同一空間に効率良く閉じ込めるための技術の一つとして、発光層のエネルギー準位がその両側の半導体層のエネルギー準位より低い井戸型のバンド構造となるように、発光層の伝導帯と価電子帯とのエネルギーギャップに対して相対的に大きなエネルギーギャップを有する半導体層により発光層を挟み込むダブルヘテロ接合(DH接合)を有する半導体発光素子が既に開発されている。発光層の両側に、発光層より大きなエネルギーギャップを有する別の半導体で形成されるクラッド層を接合すると、エネルギーギャップの違いにより伝導帯には電子に対するエネルギー障壁、価電子帯には正孔に対するエネルギー障壁が形成され、発光層の中に注入された電子や正孔はこのエネルギー障壁により発光層の外に出難くなり、閉じ込められることになる。
【0004】
電子や正孔を効率良く発光層に閉じ込めるためには、十分なエネルギー障壁ができるようにダブルへテロ接合を形成する半導体材料の選択がなされる。例えば、発光層がGaAsである場合、それを挟むAlGaAsの組成比は光を発生させるに際して十分なエネルギー障壁を形成するように決められる。また、キャリアの閉じ込め領域にサブレベルのエネルギー準位が形成された単一量子井戸構造、さらにウェル層とバリア層とを交互に積層して発光層を形成し、複数の量子井戸構造からなる多重量子井戸構造を有する半導体発光素子も開発されている。
【0005】
【発明が解決しようとする課題】
ところで、キャリアを発光層に閉じ込めることができるDH構造を有する半導体発光素子においては、素子の端面で表面非発光再結合が生じ、発光層へのキャリアの閉じ込めが十分とされないことにより、注入電流に対する発光効率が低下する場合がある。表面非発光再結合は、半導体が空気中にむき出しになることで半導体の結晶性が崩れ、ダングリングボンドによる表面準位を介してキャリアが再結合してしまうために発光が弱まる現象であり、発光層に注入されるキャリアが素子の端面に拡散し、光を発生させることなく再結合する。
【0006】
例えば、図18(a)に示すように、ウェル層102aとバリア層102bとからなる発光層102をn型クラッド層101とp型クラッド層103とにより挟み込んで形成される多重量子井戸構造を有する半導体発光ダイオードでは、素子内部のバンド構造(同図(b))と、素子の端面付近のバンド構造(同図(c))とは略等しい構造となり、発光層102に注入されたキャリアが素子の端面に容易に拡散し、発光層102で発光再結合するキャリア数が減少し、素子に注入された電流に対する発光効率が低下する。また、多重量子井戸構造を有する半導体発光素子に限定されず、ウェル層が一層である単一量子井戸構造及びDHヘテロ接合により井戸型のバンド構造を有する半導体発光素子についてもキャリアの拡散により素子の端面における非発光再結合が増加し、注入電流に対する発光効率の低下を招く場合がある。さらに、半導体層が互いに平行になるように積層されてなるプレーナ型の半導体発光素子に限定されず、端面を有する半導体発光素子であれば端面にキャリアが拡散し、発光効率の低下に繋がる。
【0007】
また、半導体発光素子の微細化に伴い素子のサイズに対する端面の割合は大きくなり、端面においてキャリアが拡散することによる発光効率の低下はより顕著となる。表面非発光再結合に寄与するキャリアは、端面から拡散距離以内に存在するキャリアであり、その拡散距離は半導体の種類・キャリア密度などによって決まるが、およそ1μmから5mm程度の範囲で生じる。例えば、半導体発光素子のサイズが数百μm程度の場合には、表面非発光再結合に寄与するキャリアの割合はわずかであるが、半導体発光素子のサイズが従来の素子のサイズに比べて小さく、例えば数μm程度の場合には表面非発光再結合による注入電流の損失の割合が従来のサイズの半導体発光素子に比べて大きく、発光効率が大きく低下する。
【0008】
また、半導体発光素子を一括して形成するとともに、キャリアの表面非発光再結合を低減することができる素子構造を形成する技術も重要となり、数百μm程度の素子サイズを有する従来の半導体発光素子のみならず、例えば100μm以下の微小な素子サイズを有する半導体発光素子に対して表面非発光再結合を低減し、発光効率を高めることができる半導体発光素子の製造方法に関する技術が求められている。
【0009】
よって、本発明は上記問題点を鑑み、半導体発光素子の端面におけてキャリアが拡散することを低減することにより表面非発光再結合を低減し、高い発光効率を有する半導体発光素子の製造方法及び半導体発光素子を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の半導体発光素子は、第一導電型クラッド層、発光層及び第二導電型クラッド層からなる素子部を有する半導体発光素子において、前記素子部の端面が混晶化されていることを特徴とする。素子の端面を混晶化することにより端面のバンド構造が変更され、素子の端面でキャリアが拡散しないように発光層に閉じ込めることにより表面非発光再結合が低減され、注入電流に対して発光効率の高い半導体発光素子を提供することができる。
【0011】
本発明の半導体発光素子の製造方法は、第一導電型クラッド層、発光層及び第二導電型クラッド層からなる積層体を所要の間隔で素子分離して素子部を形成する工程と、前記素子部の端面にエネルギーを供給して前記端面を混晶化する工程とを有することを特徴とする。半導体発光素子の端面を混晶化することにより端面のバンド構造を変更し、キャリアを発光層に閉じ込めることにより端面にキャリアが拡散することを低減することができる。端面にキャリアが拡散することを低減することにより、光を生じることなくキャリアが結合する表面非発光再結合を低減することができ、注入電流に対して半導体発光素子の発光効率を高めることが可能となる。特に、素子のサイズが微小化するに伴い、素子のサイズに対する端面の面積の割合が高くなることから、微小なサイズの半導体発光素子の発光効率を高めることができる。
【0012】
さらに、本発明の半導体発光素子の製造方法は、第一導電型クラッド層、発光層及び第二導電型クラッド層からなる積層体を所要の間隔で素子分離して素子部を形成するとともに、前記素子部を断面上テーパ形状に加工する工程と、前記端面にレーザ光を照射して前記端面を混晶化する工程とを有することを特徴とする。素子分離するとともに素子部の端面を傾斜面とし、素子部の上側からレーザ光を照射することにより端面を一括して混晶化することが可能となり、端面が混晶化された複数の半導体発光素子を一括して形成することができる。従って、発光効率が高められた半導体発光素子を簡便な製造工程により形成することが可能となる。
【0013】
【発明の実施の形態】
以下、図面を参照しながら本発明の半導体発光素子の製造方法及び半導体発光素子について説明する。先ず、本発明の半導体発光素子の製造方法の基本的な工程フロー及び半導体発光素子について図1乃至図8を参照しながら説明する。
【0014】
図1は、n型クラッド層13、発光層12及びp型クラッド層11からなる積層体15が成長基板14に形成された状態を示す図である。成長基板14にn型クラッド層13としてAlGaInPを成長させ、その上に発光層12を形成し、さらにp型クラッド層11を形成する。p型クラッド層11、発光層12及びn型クラッド層13は、エピタキシャル成長などの如き半導体装置の製造方法として汎用な結晶成長方法により形成することができ、各半導体層は成長基板14の主面に対して平行に延在される。
【0015】
図2(a)は、半導体発光素子の一例として発光ダイオード10が素子分離された状態を示す図であり、同図(b)は、発光ダイオード10の断面を拡大した断面構造図である。発光層12は、ウェル層12aとバリア層12bとを交互に積層した多重量子井戸構造を有する。ウェル層12aはGaInPにより形成され、バリア層12bはAlGaInPにより形成される。
【0016】
発光ダイオード10を素子分離するに際しては、積層体15上に絶縁膜を形成し、所要の間隔で絶縁膜をエッチングして形成されたマスク層の間に露出する積層体15をエッチングし、個別の発光ダイオード10を素子分離する。エッチングされてマスク層とされる絶縁膜は半導体装置の製造に際して汎用とされるものであれば如何なる材料でも良く、例えばSiOの如き絶縁材料を蒸着法、スパッタ法又はMOCVD法などの膜形成方法により成膜することができる。また、レジストなどの有機材料やコンタクトメタルの如き金属材料によりマスク層を形成することもできる。絶縁膜をエッチングすることによりマスク層を形成するに際しては、フォトリソグラフィによりパターニングし、素子サイズに合わせてマスク層を形成することができる。また、積層体15をエッチングするに際しては、ドライエッチング、ウェットエッチングなど半導体装置の製造に汎用とされるエッチング方法により積層体15を成長基板14が露出するまでエッチングし、所要のサイズの発光ダイオード10を素子分離する。
【0017】
本例では、発光層12が、AlGaInPを結晶成長させた半導体層であるバリア層12bと、GaInPを結晶成長させた半導体層であるウェル層12aとが交互に積層された多重量子井戸構造を有するプレーナ型の発光ダイオードについて説明するが、n型クラッド層13、発光層12及びp型クラッド層11は、汎用の半導体を組み合わせて形成されるダブルへテロ構造を形成することができれば如何なる半導体の組み合わせでも良い。例えば、III−V族化合物半導体であるGaAsにより形成される発光層12を、別のIII―V族化合物半導体であるAlAsをGaAsに混ぜ合わせて形成される混晶化合物半導体により挟み込んだダブルへテロ構造であっても良い。また、GaAsにより形成される発光層12を4元化合物半導体であるInGaAsPから形成されるクラッド層11、13で挟み込んだ構造とすることも可能である。さらに、比較的長波長である赤外領域の光を発生するII−VI族化合物半導体により形成される発光ダイオードでも良い。また、可視光領域の光を発生するもので赤色発光であるAlGaInP/GaAs、AlGaAs/GaAs、InGaAsP/GaAsなどの半導体の組み合わせによるn型クラッド層13及びp型クラッド層11と、ウェル層12a及びバリア層12bからなる発光層12を形成することもでき、多重量子井戸構造に限定されず、単一量子井戸構造又は井戸型のバンド構造を有するヘテロ接合により形成される発光ダイオードでも良い。また、黄色、緑色又は青色の光を発生するGaN、InN、AlNなどの窒化物半導体と呼ばれるIII−V族化合物半導体及びその混晶、或いはCdS、CdSe、ZnS、ZnSeなどのII−VI族化合物半導体とその混晶により発光ダイオード10を形成することもできる。さらに、プレーナ型の発光ダイオードに限定されず、成長基板に対して傾斜した傾斜結晶面を有する半導体層から形成される発光ダイオードでも良い。また、半導体発光素子は、本例の発光ダイオードに限定されず、半導体レーザ素子でも良い。
【0018】
次に、図3に示すように、発光ダイオード10の端面にレーザ光を照射し、端面を混晶化する。素子の端面にレーザ光を照射することにより端面にエネルギーを供給し、端面付近のn型クラッド層13、発光層12及びp型クラッド層11を混晶化することができる。レーザ光を照射することにより端面を混晶化するに際しては、発光ダイオード10を形成する半導体層に合わせて、レーザ光のエネルギー密度、照射時間或いはパルス幅などの照射条件を最適化することができる。
【0019】
また、発光ダイオード10の内部の半導体層が混晶化されず、端面から表面非発光再結合が生じる深さの範囲でこれら半導体層を混晶化することができるエネルギーを供給することができればレーザ光の如き電磁波を照射することにより端面を混晶化する方法に限定されず、例えばランプ加熱により熱エネルギーを供給し、素子内部が混晶化しないように端面付近のみを混晶化させても良い。また、電子線を照射することにより端面付近の半導体層を混晶化させることもでき、これらのエネルギー供給方法に限定されず、端面のみを混晶化するために必要なエネルギーを供給できる方法であれば如何なる方法でも良い。
【0020】
さらに、端面が混晶化された発光ダイオード10を成長基板14から分離し、p型クラッド層11とn型クラッド層13とにそれぞれp電極とn電極とを形成し、発光ダイオード10を完成させる。また、発光ダイオード10を樹脂で被覆し、チップ化することにより取り扱いが容易な素子とすることもできる。また、発光ダイオード10を成長基板14から分離することなく、成長基板14とともに発光ダイオード10を素子分離しておいても良い。
【0021】
図4は、端面が混晶化された発光ダイオード10のバンド構造を模式的に示した図であり、図4(a)は発光ダイオード10の混晶化されない素子内部のバンド構造であり、同図(b)は、混晶化された端面付近のバンド構造を模式的に示した図である。尚、図4(a)及び同図(b)の縦軸はエネルギーであり、横軸は発光ダイオード10を形成する半導体層の積層方向である。図4(a)に示すように、発光層12はバリア層12bとウェル層12aとが交互に形成された周期的なバンド構造を形成する。n型クラッド層13から発光層12に供給される電子は、ウェル層12aの価電子帯に存在する電子と、伝導体に存在する正孔が再結合し、そのエネルギー準位の差に相当する波長を有する光を生じさせる。素子内部では、発光層12に注入された電子及と正孔はn型クラッド層13やp型クラッド層11に拡散することは殆どなく電子と正孔とが効率良く再結合し、これらキャリアのエネルギー差が光に変換される。
【0022】
図4(b)に示すように、混晶化された端面付近では、混晶化されなかった素子内部の発光層12のウェル層12aのエネルギー準位より、混晶化された発光層15のウェル層15aのエネルギー準位がΔEだけ高くなる。従って、発光層12に注入されたキャリアは、ΔEがエネルギー障壁になることにより端面方向に向かって拡散することが殆どなく、表面非発光再結合が殆ど生じることなく素子内部の発光層12に閉じこめられることになる。尚、発光層15は、端面付近に延在された発光層12の混晶化された領域を示し、ウェル層15a及びバリア層15bも端面方向に延在されたウェル層12a及びバリア層12bの混晶化された領域を示す。混晶化された端面付近のバンド構造は、p型クラッド層11及びn型クラッド層13のエネルギー準位に比べて低いエネルギー準位とされるバリア層15bと、バリア層15bに挟まれるウェル層15aとが交互に繰り返される周期構造とされる。バリア層15bのエネルギー準位が発光層15を挟み込むp型クラッド層11及びn型クラッド層13のエネルギー準位より低いことにより、p型クラッド層11及びn型クラッド層13から注入される正孔或いは電子の如きキャリアが発光層15に閉じ込められるとともに、エネルギー障壁ΔEによりエネルギー準位が低い素子内部方向に向かってキャリア密度が高められる。従って、表面非発光再結合が殆ど生じることがない素子内部のキャリア密度が高められることができるとともに、表面非発光再結合による発光効率の低下を抑制することが可能となる。
【0023】
また、表面非発光再結合に寄与するキャリアは、端面からの1μm乃至5mm程度の深さで生じることから、素子サイズが微細化されるに伴い、表面非発光再結合による発光効率の低下は顕著なものとなる。例えば、汎用の発光ダイオードのサイズは300μm程度であり、表面非発光再結合により発光効率が大きく低下する場合がある。また、数μm程度のサイズを有する微小なサイズの発光ダイオードの場合には表面非発光再結合により殆ど光が発生しない場合も考えられる。そこで、端面を混晶化することにより端面方へのキャリアの拡散を低減し、発光効率の低下を抑制することができる。従って、従来の素子サイズに比べて微小なサイズとされる素子でも発光効率の低下を抑制することができる。
【0024】
本例では、成長基板の主面に対して平行に延在するように半導体層を積層したプレーナ型の発光ダイオードについて説明したが、プレーナ型の素子構造に限定されず、端面を有することによりキャリアが拡散し、発光効率が低下する素子構造を有する半導体発光素子であれば端面を混晶化することによりバンド構造を変更し、端面へのキャリアの拡散を低減することが可能であり、発光効率が高められた半導体発光素子を製造することができる。
【0025】
次に、図5乃至図7を参照しながら、本発明の半導体発光素子の製造方法の別の例について説明する。図5(a)は積層体25上にマスク層24が形成された状態を示す平面図であり、同図(b)は、同図(a)のA−A’線断面図である。図5(a)及び同図(b)に示すように、成長基板20にn型クラッド層21としてAlGaInPを成長させ、その上に発光層22としてGaInPにより形成されるウェル層と、バリア層としてのAlGaInPとを交互に積層して発光層22を形成し、さらにその上にp型クラッド層として23としてAlGaInPを成長させ、成長基板20上にn型クラッド層21、ウェル層及びバリア層からなる発光層22、及びp型クラッド層23から成る積層体25を形成し、所要の領域にマスク層24を形成する。尚、本例では、発光層22がAlGaInP/GaInPが交互に積層された多重量子井戸構造を有するプレーナ型の発光ダイオードについて説明するが、n型クラッド層21、発光層22及びp型クラッド層23は、汎用に用いられる半導体を組み合わせて形成されるダブルへテロ構造を形成することができれば如何なる半導体の組み合わせでも良い。さらに、半導体発光素子は、本例の発光ダイオードに限定されず、半導体レーザ素子でも良い。
【0026】
成長基板20は、成長させる半導体層の格子定数に合わせた結晶構造を有する基板が選択され、成長基板20上に所定の層構造となるように順次AlGaInP層及びGaInP層の異なる組成の半導体層を成長させる。これら半導体層を成長させるに際して、例えばエピタキシャル成長により基板の原子配列から決まる結晶配列で成長させ、n型クラッド層21、発光層22、及びp型クラッド層23が成長基板20の主面に対して平行に延在するように結晶成長された積層体25を形成する。
【0027】
さらに、積層体25の最上層であるp型クラッド層23上にマスク層24を所要の間隔で形成する。マスク層24は、積層体25を素子分離して形成する発光ダイオードのサイズに合わせて形成する。マスク層24は、積層体25を結晶成長炉から取り出し、蒸着法、スパッタ法又はMOCVD法などの半導体装置の製造に汎用な膜形成方法により、例えばSiOの如き絶縁膜を形成する。また、有機材料で形成されたレジストや金属材料で形成されたコンタクトメタルをマスク層24とすることもできる。続いて、フォトリソグラフィの手法により所要の間隔で絶縁膜をエッチングし、マスク層24を形成することができる。
【0028】
次に、マスク層24の間の積層体25を成長基板20までエッチングし、素子分離する。素子分離するに際しては、エッチング液によりマスク層24の間の積層体25を等方的にエッチングし、図6(a)及び同図(b)に示すように、発光ダイオード26の端面27が成長基板20の表面に対して傾斜した傾斜面とされ、発光ダイオード26は断面上テーパ形状とされる。素子分離された発光ダイオード26の端面27は上側に臨む傾斜面とされ、発光ダイオード26が有する4つの端面27は全て上側に臨む傾斜面とされる。
【0029】
次に、図7に示すように、上側からレーザ光Lを照射し、端面27を混晶化する。素子の4つの端面27が全て上側に臨む傾斜面とされ、発光ダイオード26が断面上テーパ形状を有していることにより、上側からレーザ光Lを照射することにより一括にて4つの端面27を混晶化することができる。さらに、複数の発光ダイオード26に上側からレーザ光Lを照射することにより、一括にてこれら発光ダイオード26の全ての端面27を混晶化することができる。レーザ光Lを端面27に照射することにより端面27に露出する各半導体層にエネルギーが供給され、端面領域の半導体層を混晶化することができる。また、端面27を混晶化するに際して十分なエネルギーをレーザ光Lにより供給することにより、端面27のみが混晶化され、素子内部の半導体層が混晶化されることがない。従って、端面27から表面非発光再結合が生じる深さの範囲のみについてバンド構造を変更することができる。端面27のバンド構造が変更されることにより、ウェル層とバリア層とからなる発光層22にキャリアが閉じ込められ、端面27にキャリアが拡散することによる表面非発光再結合を低減することができる。よって、注入電流が端面27で発光に寄与することなく消費されることを低減することができ、注入電流に対する発光効率を高めることが可能となる。さらに、上側に臨むように傾斜した端面27に一括してレーザ光Lを照射することにより、端面27の混晶化を効率良く行うことができる。特に、数μ乃至数十μm程度の微小な発光ダイオードを製造するに際しては、数百μm程度のサイズを有する従来の発光ダイオードに比べ製造工程におけるハンドリングやアライメントも困難となることから、断面上テーパ形状を有する発光ダイオードにレーザ光を照射することにより一括にて端面を混晶化することができ、高い発光効率を有する微小なサイズの発光ダイオードを簡便に形成することができる。
【0030】
続いて、マスク層24を除去し、p電極28及びn電極29をそれぞれp型クラッド層23とn型クラッド層21とに形成し、発光ダイオード26を完成させる。また、素子の取り扱いを容易にするために発光ダイオード26を樹脂で被覆することによりチップ化することもできる。
【0031】
n電極を形成するに際しては、発光ダイオード26を成長基板20から分離することなく、図8に示すように、成長基板20から発光ダイオード26を分離することなく、p型クラッド層23と発光層22の一部をn型クラッド層21が露出するまでエッチングし、p型クラッド層23と露出したn型クラッド層21の上側にそれぞれp電極とn電極を形成することができる。このとき、発光ダイオード26を形成する端面のうち、図中紙面に平行な端面は上側に臨む傾斜面とされた状態で混晶化されており、表面非発光再結合が低減される。また、図中紙面に垂直な端面のうち、端面27aは混晶化された状態とされるが、n電極29を形成するに際してp型クラッド層23、発光層22及びn型クラッド層21の一部がエッチングされることにより露出する端面も、上側に臨む傾斜面となるようにエッチングし、レーザ光を照射しておくことにより混晶化させることもできる。また、個別の素子に分離するに際しては、成長基板20とともに発光ダイオード26を素子分離しておけば良い。
【0032】
次に、本発明の半導体発光素子の製造方法のさらに別の例について図9乃至図12を参照しながら説明する。図9(a)及び同図(b)に示すように、成長基板30にn型クラッド層31を成長させ、その上に発光層32及びp型クラッド層33を順次成長させて、成長基板30上にn型クラッド層31、発光層32及びp型クラッド層33から成る積層体35を形成する。発光層32は、バリア層とウェル層とが交互に積層された多重量子井戸構造又は単一量子井戸構造とされ、相対的にエネルギーギャップが小さい半導体層をエネルギーギャップが大きい半導体層で挟み込んだダブルへテロ構造を有し、キャリアを閉じ込めることができる井戸型のバンド構造を有するように選択されていれば如何なる材料系及び素子構造を有していても良い。マスク層34はp型クラッド層33上に所要の間隔で形成すれば良く、リソグラフィなどの方法により積層体35を素子分離して形成する発光ダイオードのサイズに合わせてパターニングすることにより、所要の領域に形成される。
【0033】
次に、エッチング液によりマスク層34の間に露出する積層体35をエッチングし、素子分離する。本例において用いるエッチング液は、特定の結晶面が露出するように結晶層をエッチングすることができる特徴を有している。図10(a)及び同図(b)は、素子分離された状態を示す図であり、図10(a)は成長基板30を発光ダイオードが形成された側からみた平面図であり、同図(b)は同図(a)中のB−B’線断面図である。図10(a)及び同図(b)に示すように、素子分離された発光ダイオード36の端面37が成長基板30の主面に対して傾斜した傾斜面とされ、発光ダイオード36は断面上テーパ形状を有する。しかしながら、素子分離することにより形成される端面37を特定の結晶面とすることができるエッチング液を用いた場合、発光ダイオード36が有する4つの端面のうち一対の向かい合う端面37が同じ結晶面となるようにエッチングすることができるが、他の一対の端面は下側に臨む傾斜面となるようにエッチングされてしまう場合がある。例えば、端面37が(−1、1、0)面である場合、他の一対の端面は(−1、1、0)面と垂直な結晶面である(1、1、0)面となり、他の一対の端面が下側に臨むように素子分離されることになる。
【0034】
さらに、図11(a)及び同図(b)を参照しながら詳細に説明する。図11(a)は、成長基板30の裏面側からみた平面図であり、同図(b)は成長基板30の主面内においてB−B’線と垂直に交わるC−C’線断面図である。図11(a)に示すように、端面38は端面37と直交する端面であり、成長基板30の発光ダイオード36が形成される側の上側から見た場合は端面37が上側に臨むことになるが、端面38は下側に臨む端面とされる。図11(b)に示すように、端面38が下側に臨む端面であることから、C−C’線断面では、発光ダイオード36は端面38が下側に臨む逆テーパ形状とされ、上側からレーザ光の如き電磁波を照射することにより一括して全ての端面37、38にエネルギーを供給し、これら端面37、38を混晶化することが困難となる。
【0035】
そこで、発光ダイオード36が形成された成長基板30の表面からレーザ光Lを端面37に照射した後、図12に示すように、成長基板30の裏面側からレーザ光を照射することにより下側に臨む端面38にエネルギーを供給する。成長基板30は、混晶化に好適な波長のレーザ光を透過する材料で形成されていれば良く、例えばGaN系の半導体により発光ダイオード36を形成する場合には、成長基板30としてサファイア基板を用い、裏面側からエキシマレーザ光を照射すればエキシマレーザ光はサファイア基板を透過し、端面38を混晶化することができる。よって、発光ダイオード36を成長基板30から分離することなく端面37、38を混晶化することができる。
【0036】
また、光を透過させない成長基板30を用いた場合には、発光ダイオード36の上側からレーザ光を照射し、一対の端面37を混晶化した後、転写基板に発光ダイオード36を転写し、残りの端面38にレーザ光を照射することにより4つの端面全てを混晶化することもでき、微小な発光ダイオードを一括して形成することが可能であるとともに、注入電流に対して効率良く発光させることも可能となる。また、レーザ光による混晶化に限定されず、電子線照射により混晶化を行っても良く、さらにはランプ加熱の如き熱エネルギーを供給する方法により発光ダイオード36の内部を混晶化させることなく端面付近のみを混晶化することも可能である。
【0037】
また、n型クラッド層31、発光層32及びp型クラッド層33が成長基板30の主面に対して平行に延在するように結晶成長したプレーナ型の発光ダイオードは、従来の素子サイズに比べて素子サイズの微小化されるに際しては、素子サイズに対する端面の面積の割合が大きくなることから、発光効率を高めるために端面を混晶化することは特に好適である。
【0038】
さらに、本発明の半導体発光素子の製造方法の別の例について図13及び図14を参照しながら説明する。図13(a)及び同図(b)に示すように、成長基板50にn型クラッド層51を成長させ、その上に発光層52及びp型クラッド層53を順次成長させて、成長基板50上にn型クラッド層51、発光層52及びp型クラッド層53から成る積層体55を形成する。n型クラッド層51、発光層52及びp型クラッド層53を形成する半導体は汎用とされる半導体の組み合わせであれば如何なる半導体でも良い。また、n型クラッド層51、発光層52及びp型クラッド層53が成長基板50の主面に対して平行に延在するように結晶成長したプレーナ型の発光ダイオードに限定されず、端面を有する半導体発光素子であれば如何なる素子でも良く、例えば半導体レーザ素子にも好適である。
【0039】
発光層52は、ウェル層とバリア層とが交互に積層されてなる多重量子井戸構造或いは単一量子井戸構造などの井戸型のバンド構造を有する。p型クラッド層53上にマスク層54を所要の間隔で形成する。マスク層54は、積層体55の表面に形成された絶縁膜を素子分離して形成される発光ダイオードのサイズに合わせてエッチングして形成される。マスク層54をエッチングするに際しては、マスク層54の端面が積層体55の主面に対して傾斜した傾斜面となるようにエッチングし、マスク層54は断面上テーパ形状とされるとともに、端面は上側に臨む傾斜面とされる。
【0040】
次に、積層体55の上側からドライエッチングによりマスク層54の間に露出する積層体55をエッチングし、図14(a)及び同図(b)に示すように発光ダイオード56を素子分離する。積層体55を素子分離するに際しては、上側からドライエッチングすることによりマスク層54の間に露出する積層体55を除去し、マスク層54が形成された間隔に合わせたサイズに素子分離することができる。マスク層54が断面上テーパ形状を有していることにより、発光ダイオード56の端面57はマスク層54の端面の傾斜面に合わせて上側に臨む傾斜面とされ、一括して発光ダイオード56の全ての端面を傾斜面とすることができるとともに素子分離することが可能となる。
【0041】
次に、発光ダイオード56の上側からレーザ光を照射し、端面57を混晶化する。照射されるレーザ光は、端面57を混晶化することができ、且つ発光ダイオード56の内部を混晶化しない照射条件により照射する。レーザ光を照射するに際してのエネルギー密度、波長及び照射時間などの照射条件は、発光ダイオード56を形成する半導体層やバンド構造に合わせて設定すれば良い。端面57を混晶化することにより発光効率が高められた複数の発光ダイオード56を一括にて形成することができ、従来の素子サイズに比べて微小な素子サイズを有する発光ダイオードも容易に形成することが可能となる。続いて、発光ダイオード56を成長基板50から分離し、p型クラッド層53、n型クラッド層51にそれぞれp電極、n電極を形成し、発光ダイオード56を完成させる。発光ダイオード56に所要の電極又は電極パッドなどを形成するに際しては発光ダイオード56を別の基板に転写して形成することも良く、さらに発光ダイオード56を樹脂で被覆することによりチップ化し、製造工程において取り扱いの容易な形状とすることもできる。
【0042】
上述のように、素子の端面を混晶化することにより、発光効率を高められた半導体発光素子を形成することができるが、素子の端面を混晶化するに際してレーザ光を照射する場合の条件について詳細に説明する。レーザ光の照射条件は、レーザ光が照射される半導体層を形成する材料又は素子サイズにより個別に最適な条件を設定することになり、その条件を設定するに際しての考慮すべき点を本願発明者の実験データを参照しながら説明する。
【0043】
実験に用いた試料は、n型GaAs基板の表面にAuとGeとの合金層を成膜し、さらにその上順次Ni膜及びAu膜を形成した積層体であり、合金層、Ni膜及びAu膜の膜厚はそれぞれ193.5nm、40nm及び7.7nmである。試料の上側からレーザ光を照射した後、試料のコンタクト抵抗を測定する。図15は、コンタクト抵抗の変化を示すグラフであり、図中の横軸は電流密度であり、縦軸は電流測定時の印加電圧である。また、図15は、図中(a)はコンタクト領域を混晶化させない場合、図中(b)は、試料を200℃で1時間加熱することにより混晶化させた場合、図中(c)はYAGレーザ光(波長:532nm)を倍率が20倍であるUVレンズにより集光し、エネルギー密度が400mJ/cmとされるYAGレーザ光をパルス光として1ショットだけ試料に照射した場合について、それぞれの印加電圧と電流密度との特性を示す。図15に示すように、合金層、Ni膜及びAu膜からなるコンタクトメタルを混晶化させない場合に比べて、混晶化させた場合のほうが同じ電流密度を得るために必要な印加電圧が小さく、コンタクト抵抗が低くなる傾向にあることがわかる。特にレーザ光の照射によりコンタクトメタルを混晶化させた場合は、加熱により混晶化させる場合に比べてコンタクト抵抗が小さくなる傾向にある。特に、加熱することによりコンタクトメタルを混晶化させることが難しい場合には、レーザ光を照射することによりコンタクトメタルを混晶化させるために十分なエネルギーを供給することができる。本例では、コンタクトメタルを混晶化させることにより基板とコンタクトメタルとの接合領域の電気抵抗を低減するためには、加熱することによりコンタクトメタルを混晶化する場合に比べて、レーザ光によりコンタクトメタルを混晶化することが望ましいことがわかる。
【0044】
さらに、レーザ光の照射条件について図16及び図17を参照しながら説明する。図16はYAGレーザ光(波長:532nm)の1ショット当たりのエネルギー密度に対するコンタクト抵抗の変化を示すグラフである。コンタクト抵抗を測定するに際しては、YAGレーザ光のエネルギー密度を200、250、300、350、400及び450mJ/cmの6条件で混晶化させた試料について測定を行った。その結果、これら全てのエネルギー密度の条件でコンタクトメタルはオーミック抵抗とされるが、エネルギー密度が350mJ/cmにおいてコンタクト抵抗は最小値となり、そのコンタクト抵抗は1.7×10−4Ωcmであった。例えば、半導体発光素子であって、約100μm以下の素子サイズを有するマイクロLEDの電極を10μm□とすると抵抗は170Ωとなり、定格電流を10μAとすると、定格電流が流れるに際して電極と基板との間の電気抵抗であるコンタクト電圧は1.7mVとなる。コンタクトメタルを混晶化された状態は素子の電気的な特性に重要な条件であり、例えば上記照射条件でコンタクトメタルが混晶化されたマイクロLEDを配置してなる画像表示装置の画素数が例えば100万画素である場合には、消費電力が17mWとなり、コンタクトメタルを混晶化するに際してエネルギー密度が200mJ/cmのYAGレーザ光を照射した場合に比べて消費電力を1/3乃至1/10程度に低減することが可能となる。
【0045】
また、図17は、照射するYAGレーザ光のエネルギー密度をパラメータとして、ショット数とコンタクト抵抗の変化との関係を示すグラフである。YAGレーザ光のエネルギー密度は、200、250、300mJ/cmの3条件とされ、YAGレーザ光をそれぞれパルス幅が4nsecの条件で1、5、10ショット照射することによりコンタクトメタルを混晶化し、コンタクト抵抗を測定した。YAGレーザ光の各エネルギー密度において、コンタクト抵抗は5ショットで最小となり、約5×10−5Ωcmとなる。コンタクト抵抗が約5×10−5Ωcmの場合に、マイクロLEDの電極のサイズが10μm□とするとコンタクト抵抗は約50Ωとなる。定格時における印加電圧が0.5mVである場合、マイクロLEDを配置して形成される100万画素での消費電力は5mWになり、1ショットによる混晶化に比べて消費電力を約1/3に低減することが可能となる。また、1ショットに比べて5ショットにすることによりコンタクト抵抗を低減することができるが、10ショットではコンタクト抵抗の低減は殆どみられなかった。
【0046】
これらの実験データを踏まえ、YAGレーザ光の照射条件に対するコンタクト抵抗、コンタクトメタルのダメージ及びGaAs基板のダメージについて本願発明者が検討した結果を表1に示す。尚、表中の○、△及び×は、コンタクトメタルを混晶化するに際してのYAGレーザ光の照射条件の適合性を示し、○が非常に良好であることを示し、△は良好、×は不適であることを示す。
【表1】
Figure 2004056034
【0047】
図15乃至図17、及び表1を参照しながらYAGレーザ光の照射条件について整理すると、コンタクトメタルのダメージはYAGレーザ光のパワー、ショット数に依存する。一方、GaAs基板のダメージはYAGレーザ光のパワーに依存するが、ショット数に依存しない。コンタクト抵抗はショット数を1ショットから5ショットにすると1桁程度低下するが、5ショットから10ショットにすると逆に増大する。図17に示すコンタクト抵抗の変化によれば、本願発明者が行った実験ではショット数は2乃至3ショット程度が最もコンタクトメタルの混晶化に際しては良好な条件と考えられる。
【0048】
よって、本発明の半導体発光素子の端面を混晶化するに際しては、照射するレーザ光として波長が532nmのYAGレーザ光をパルス幅が4nsecの条件で端面に照射し、200乃至350mJ/cm程度のエネルギー密度で端面に露出する半導体層にエネルギーを供給する。また、エネルギー密度を高くした場合、半導体層がアブレーションされてしまうことも考えられることから混晶化を進めるためにはパルス数を増やすことが好ましい照射条件の一例と考えられる。従って、半導体発光素子の端面にレーザ光を照射することにより混晶化させるに際しては、半導体発光素子を形成する発光層に吸収される波長と、端面に露出する半導体層をアブレーションされないように混晶化することができるエネルギー密度とを有するレーザ光を照射すれば良く、半導体発光素子の端面に露出する半導体層を好適な混晶状態にするためにパルス数を制御することによりキャリアが端面に拡散しないように端面領域のバンド構造を変更することが可能となる。
【0049】
【発明の効果】
以上説明したように、本発明の半導体発光素子は、素子の端面が混晶化されていることにより、端面へのキャリアの拡散が低減され、発光効率の高い半導体発光素子を提供することができ、例えばこれら素子を配列して形成される画像表示装置の画質の向上及び消費電力の低減を可能とする。
【0050】
さらに、本発明の半導体発光素子の製造方法によれば、半導体発光素子の端面を混晶化することにより端面領域の半導体層のバンド構造を変更し、キャリアが端面に拡散することを低減することができる。キャリアが端面に拡散することを低減することにより、端面付近で光を発生させることなくキャリアが再結合する表面非発光再結合を抑制することができ、素子に注入される注入電流に対して高い発光効率を有する半導体発光素子を製造することができる。
【0051】
また、従来の素子サイズに比べて微小な素子サイズを有する半導体発光素子を形成するに際しても、素子分離するとともに形成される素子端面を傾斜面とすることにより、これら端面に一括にてレーザ光を照射することが可能となる。よって、複数の素子の端面を一括にて混晶化させることにより、高い発光効率を有する半導体発光素子を簡便に製造することができる。
【図面の簡単な説明】
【図1】成長基板に積層体を形成した状態を示す断面図である。
【図2】素子分離された発光ダイオードの構造を示す概略構造図であって、(a)は全体図、(b)は端面付近の拡大図である。
【図3】発光ダイオードの端面にレーザ光を照射する工程を示す工程断面図である。
【図4】発光ダイオードのバンド構造を模式的に示した図であって、(a)は混晶化されに素子内部のバンド構造を示す図、(b)は端面領域のバンド構造を示す図である。
【図5】積層体上にマスク層を形成した状態を示す図であって、(a)は平面図、(b)はA−A’線断面図である。
【図6】素子分離した状態を示す図であって、(a)は平面図、(b)はA−A’線断面図である。
【図7】レーザ光を照射する工程を示す工程断面図である。
【図8】p電極及びn電極を形成した状態を示す断面図である。
【図9】積層体上にマスク層を形成した状態を示す図であって、(a)は平面図、(b)はB−B’線断面図である。
【図10】素子分離した状態を示す図であって、(a)は平面図、(b)はB−B’線断面図である。
【図11】素子分離した状態を示す図であって、(a)は平面図、(b)はC−C’線断面図である。
【図12】下側に臨む素子端面にレーザ光を照射する工程を示す工程断面図である。
【図13】断面上テーパ形状を有するマスク層を形成した状態を示す図であって、(a)は平面図、(b)はD−D’線断面図である。
【図14】素子分離した状態を示す図であって、(a)は平面図、(b)はD−D’線断面図である。
【図15】本願発明者が行った実験結果を示す図であり、混晶化されたコンタクトメタルに対する電流密度と電流測定時の印加電圧との関係を示す図である。
【図16】本願発明者が行った実験結果を示す図であり、YAGレーザ光のエネルギー密度とコンタクト抵抗との関係を示す図である。
【図17】本願発明者が行った実験結果を示す図であり、YAGレーザ光のショット数とコンタクト抵抗との関係を示す図である。
【図18】従来の半導体発光素子を示す図であって、(a)は概略構造図、(b)は素子内部のバンド構造を模式的に示す図、(c)は素子の端面領域のバンド構造を模式的に示す図である。
【符号の説明】
10、26、36、56 発光ダイオード
11、21、31、51 p型クラッド層
12a、15a ウェル層
12b、15b バリア層
12、15、22、32、52 発光層
13、23、33、53 n型クラッド層
14、20、30、50 成長基板
15、25、35、55 積層体
24、34、54 マスク層

Claims (25)

  1. 第一導電型クラッド層、発光層及び第二導電型クラッド層からなる素子部を有する半導体発光素子において、
    前記素子部の端面が混晶化されていること
    を特徴とする半導体発光素子。
  2. 前記素子部は、前記第一導電型クラッド層、前記発光層及び前記第二導電型クラッド層からなる積層体を所要の間隔で素子分離して形成されること
    を特徴とする請求項1記載の半導体発光素子。
  3. 前記端面は、傾斜面であること
    を特徴とする請求項1記載の半導体発光素子。
  4. 前記発光層は、ウェル層とバリア層とを交互に積層してなる多重量子井戸構造を有すること
    を特徴とする請求項1記載の半導体発光素子。
  5. 第一導電型クラッド層、発光層及び第二導電型クラッド層からなる積層体を所要の間隔で素子分離して素子部を形成する工程と、
    前記素子部の端面にエネルギーを供給して前記端面を混晶化する工程とを有すること
    を特徴とする半導体発光素子の製造方法。
  6. 前記第一導電型クラッド層、前記発光層及び前記第二導電型クラッド層を前記積層体が形成される基板の主面に対して平行に延在するように形成すること
    を特徴とする請求項5記載の半導体発光素子の製造方法。
  7. 前記端面に光を照射してエネルギーを供給すること
    を特徴とする請求項5記載の半導体発光素子の製造方法。
  8. 前記光は、レーザ光であること
    を特徴とする請求項7記載の半導体発光素子の製造方法。
  9. 前記端面に電子線を照射してエネルギーを供給すること
    を特徴とする請求項5記載の半導体発光素子の製造方法。
  10. 前記エネルギーは、熱エネルギーであること
    を特徴とする請求項5記載の半導体発光素子の製造方法。
  11. ランプ加熱により前記熱エネルギーを供給すること
    を特徴とする請求項10記載の半導体発光素子の製造方法。
  12. 第一導電型クラッド層、発光層及び第二導電型クラッド層からなる積層体を所要の間隔で素子分離して素子部を形成するとともに、前記素子部を断面上テーパ形状に加工する工程と、
    前記素子部の端面にレーザ光を照射して前記端面を混晶化する工程とを有すること
    を特徴とする半導体発光素子の製造方法。
  13. 前記端面は前記素子部の上側に臨むこと
    を特徴とする請求項12記載の半導体発光素子の製造方法。
  14. 前記積層体を所要の間隔で素子分離して複数の素子部が配列された素子アレイ部を形成すること
    を特徴とする請求項12記載の半導体発光素子の製造方法。
  15. 前記積層体の上面に形成されたマスク層の間を選択的に素子分離して該素子部を形成すること
    を特徴とする請求項12記載の半導体発光素子の製造方法。
  16. ウェットエッチングにより前記マスク層の間に露出する積層体をエッチングすること
    を特徴とする請求項15記載の半導体発光素子の製造方法。
  17. 前記ウェットエッチングにより前記マスク層の間に露出する積層体を等方的にエッチングし、該素子部の端面を形成すること
    を特徴とする請求項16記載の半導体発光素子の製造方法。
  18. 前記ウェットエッチングにより一の結晶面が露出するように前記積層体をエッチングし、前記一の結晶面を該素子部の端面とすること
    を特徴とする請求項16記載の半導体発光素子の製造方法。
  19. 前記一の結晶面は、前記素子部の下側に臨む傾斜面であること
    を特徴とする請求項18記載の半導体発光素子の製造方法。
  20. 前記一の結晶面が露出するように形成された素子部に、前記積層体が形成された基板の裏面側からレーザ光を照射すること
    を特徴とする請求項19記載の半導体発光素子の製造方法。
  21. 前記基板は光透過性を有すること
    を特徴とする請求項20記載の半導体発光素子の製造方法。
  22. 前記基板の裏面側からレーザ光を照射した後、前記ウェットエッチングにより形成される他の結晶面にレーザ光を照射すること
    を特徴とする請求項20記載の半導体発光素子の製造方法。
  23. 前記マスク層は断面上テーパ形状を有すること
    を特徴とする請求項16記載の半導体発光素子の製造方法。
  24. 前記マスク層の端面は、前記積層体の上側に臨むように傾斜した傾斜面であること
    を特徴とする請求項23記載の半導体発光素子の製造方法。
  25. 前記マスク層の上側から前記積層体をドライエッチングすることにより形成された素子部の端面は、該素子部の上側に臨む傾斜面であること
    を特徴とする請求項24記載の半導体発光素子の製造方法。
JP2002214812A 2002-07-24 2002-07-24 半導体発光素子及び半導体発光素子の製造方法 Pending JP2004056034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002214812A JP2004056034A (ja) 2002-07-24 2002-07-24 半導体発光素子及び半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002214812A JP2004056034A (ja) 2002-07-24 2002-07-24 半導体発光素子及び半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2004056034A true JP2004056034A (ja) 2004-02-19

Family

ID=31937009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002214812A Pending JP2004056034A (ja) 2002-07-24 2002-07-24 半導体発光素子及び半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP2004056034A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005215A (ja) * 2004-06-18 2006-01-05 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
JP2006190851A (ja) * 2005-01-07 2006-07-20 Sony Corp 集積型発光ダイオード、集積型発光ダイオードの製造方法、微小発光ダイオード、発光ダイオードディスプレイおよび発光ダイオード照明装置
JP2006191068A (ja) * 2004-12-31 2006-07-20 Lg Electron Inc 高出力発光ダイオード及びその製造方法
JP2010251531A (ja) * 2009-04-16 2010-11-04 Rohm Co Ltd 半導体発光素子
WO2020183588A1 (ja) * 2019-03-11 2020-09-17 シャープ株式会社 電子デバイスの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005215A (ja) * 2004-06-18 2006-01-05 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
JP4632697B2 (ja) * 2004-06-18 2011-02-16 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP2006191068A (ja) * 2004-12-31 2006-07-20 Lg Electron Inc 高出力発光ダイオード及びその製造方法
US7939841B2 (en) 2004-12-31 2011-05-10 Lg Electronics Inc. High output light emitting diode and method for fabricating the same
JP4721166B2 (ja) * 2004-12-31 2011-07-13 エルジー エレクトロニクス インコーポレイティド 高出力発光ダイオード及びその製造方法
JP2006190851A (ja) * 2005-01-07 2006-07-20 Sony Corp 集積型発光ダイオード、集積型発光ダイオードの製造方法、微小発光ダイオード、発光ダイオードディスプレイおよび発光ダイオード照明装置
JP4687109B2 (ja) * 2005-01-07 2011-05-25 ソニー株式会社 集積型発光ダイオードの製造方法
JP2010251531A (ja) * 2009-04-16 2010-11-04 Rohm Co Ltd 半導体発光素子
WO2020183588A1 (ja) * 2019-03-11 2020-09-17 シャープ株式会社 電子デバイスの製造方法

Similar Documents

Publication Publication Date Title
US7781791B2 (en) Semiconductor light emitting element
JP4637534B2 (ja) 発光ダイオード素子およびその製造方法
US7977682B2 (en) Light emitting device
JP4698411B2 (ja) 垂直構造の窒化物半導体発光素子の製造方法
TWI420687B (zh) 偏光反向之三族氮化物發光裝置
JP3293996B2 (ja) 半導体装置
US20140339566A1 (en) Semiconductor device and method of fabricating the same
JP6947386B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2008515180A (ja) テクスチャード発光ダイオード
JP2000101139A (ja) 半導体発光素子及びその製造方法並びに半導体発光装置
JP2007103951A (ja) 窒化物系半導体発光素子及びその製造方法
JP2002016312A (ja) 窒化物系半導体素子およびその製造方法
JP5306779B2 (ja) 発光素子及びその製造方法
JP2008118139A (ja) 垂直型発光素子及びその製造方法
JP2007103613A (ja) 垂直共振器型発光ダイオード及びその製造方法
JP6166954B2 (ja) 半導体発光素子アレイおよび半導体発光素子アレイの製造方法
US8513036B2 (en) Photonic quantum ring laser and fabrication method thereof
JP2004112000A (ja) 半導体発光素子の製造方法
JP7043551B2 (ja) 発光デバイスのp型層を形成する方法
JP2006066556A (ja) 窒化物半導体素子およびその製造方法
JP2007207869A (ja) 窒化物半導体発光素子
JP2004056034A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2008078340A (ja) 半導体レーザ素子及びその製造方法
US8742395B2 (en) Semiconductor light emitting device
JP2002289912A (ja) 面型発光素子、面型発光素子アレー、およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050527