JP2004040364A - ポップ音防止回路 - Google Patents
ポップ音防止回路 Download PDFInfo
- Publication number
- JP2004040364A JP2004040364A JP2002193189A JP2002193189A JP2004040364A JP 2004040364 A JP2004040364 A JP 2004040364A JP 2002193189 A JP2002193189 A JP 2002193189A JP 2002193189 A JP2002193189 A JP 2002193189A JP 2004040364 A JP2004040364 A JP 2004040364A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pwm
- coupling capacitor
- analog switch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】起動時のポップ音の発生を防止する。
【解決手段】入力信号に応じてＰＷＭ変調されたＰＷＭ信号がカップリングコンデンサＣ１１を介してローパスフィルタ（Ｌ１１，Ｃ１２）で平滑されスピーカＳＰに印加される増幅器において、電源投入時に前記ＰＷＭ信号の振幅と同じ振幅のクロックをアナログスイッチ回路３０に入力させ、該アナログスイッチ回路３０の内部抵抗を徐々に減少させて前記クロックでカップリングコンデンサＣ１１を予め充電する。
【選択図】 図１
【解決手段】入力信号に応じてＰＷＭ変調されたＰＷＭ信号がカップリングコンデンサＣ１１を介してローパスフィルタ（Ｌ１１，Ｃ１２）で平滑されスピーカＳＰに印加される増幅器において、電源投入時に前記ＰＷＭ信号の振幅と同じ振幅のクロックをアナログスイッチ回路３０に入力させ、該アナログスイッチ回路３０の内部抵抗を徐々に減少させて前記クロックでカップリングコンデンサＣ１１を予め充電する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はＰＷＭ方式を利用した増幅器において、起動時や停止時に流れる突入電流によって発生するノイズ（ポップ音）を防止するポップ音防止回路に関するものである。
【０００２】
【従来の技術】
図４は従来の増幅器の構成を示すブロック図である。図４において、Ｃ１１はカップリングコンデンサ、Ｌ１１はローパスフィルタを構成するインダクタ、Ｃ１２は同ローパスフィルタを構成するコンデンサ、ＳＰはスピーカ、１０は入力信号をＰＷＭ変調し増幅するＰＷＭ発生回路、２０はＰＷＭ信号を増幅する電力増幅回路である。ＰＷＭ発生回路１０は、イネーブル端子１の電圧ＥＮｐｗｍがＨレベルになると動作して図示しない入力端子に入力された信号をＰＷＭ変調する。発生したＰＷＭ信号は、電力増幅回路２０で増幅されてから、カップリングコンデンサＣ１１を介してインダクタＬ１１とコンデンサＣ１２からなるローパスフィルタに入力することによりそこで平滑され、スピーカＳＰを駆動する。
【０００３】
しかし、起動前はカップリングコンデンサＣ１１の両端の電位差はゼロであるが、起動時には信号の中心電圧まで充電が行われる。また、停止時には、カップリングコンデンサＣ１１の両端の電位差がゼロになるまで放電が行われる。このようなときに発生する突入電流がスピーカＳＰに流れるとポップ音が発生する。
【０００４】
そこで、このポップ音を低減させるために、従来では、スピーカＳＰに並列にトランジスタＱ１１を接続し、トランジスタ制御回路５０によってそのトランジスタＱ１１を起動時や停止時に導通させることにより、スピーカＳＰを短絡させることが行われていた。
【０００５】
図５は別の従来の増幅器の構成を示す図である。７０は出力トランジスタを複数個に分割したＰＷＭ出力部、６０はＰＷＭ出力部７０のトランジスタの数を制御するトランジスタ数制御回路である。
【０００６】
この構成では、起動時には、トランジスタ数制御回路６０によりＰＷＭ出力部７０の出力部トランジスタの合計サイズと数をゼロから徐々に増加してカップリングコンデンサＣ１１を徐々に充電し、停止時は、ＰＷＭ出力部７０のトランジスタの合計サイズと数を徐々に減らす事でカップリングコンデンサＣ１１を徐々に放電し、スピーカＳＰに流れる突入電流を抑えることが行われていた。
【０００７】
【発明が解決しようとする課題】
しかし、図４に示した方法は、トランジスタＱ１１ならびにトランジスタ制御回路５０を別途設ける必要があり、実装面積が大きくなるという問題があった。
【０００８】
また、図５に示した方法は、ＰＷＭ出力部７０のトランジスタの数を細かく制御する必要があり、電源電圧が３．３Ｖの場合、１０ビットで制御しても３．２ｍＶ程度のステップとなる。よって、数ｍＶでの制御を行うとすると、トランジスタ数制御回路６０の規模が大きくなりＩＣ化した場合にチップ面積及び消費電流の増加を招くという問題があった。また、ＰＷＭ出力部７０のトランジスタの配線が複雑になり、配線容量の増加により特性の劣化を招く問題もあった。
【０００９】
本発明の目的は、小規模な回路で、消費電流も増加させずに、起動時、停止時におけるポップ音を防止できるようにしたポップ音防止回路を提供することである。
【００１０】
【課題を解決するための手段】
請求項１にかかる発明は、入力信号をＰＷＭ変調するＰＷＭ発生回路と、該ＰＷＭ発生回路で発生したＰＷＭ信号が一端に入力するカップリングコンデンサと、該カップリングコンデンサの他端に一端が接続されたローパスフィルタと、該ローパスフィルタの他端に接続されたスピーカとを有する増幅器のポップ音を防止するためのポップ音防止回路であって、出力側が前記カップリングコンデンサの前記一端に接続されたアナログスイッチ回路と、制御信号が入力することにより前記アナログスイッチ回路をその内部抵抗が徐々に減少するように制御するゲート電圧制御回路とを有し、前記ＰＷＭ発生回路は電源投入から所定時間の後に動作を開始し、前記アナログスイッチ回路は前記カップリングコンデンサの前記一端に入力する前記ＰＷＭ信号と同じ振幅で且つ周期が前記ＰＷＭ信号より小さなクロックが入力し、前記ゲート電圧制御回路は前記制御信号が電源投入時に入力することを特徴とするポップ音防止回路とした。
【００１１】
請求項２にかかる発明は、入力信号をＰＷＭ変調するＰＷＭ発生回路と、該ＰＷＭ発生回路で発生したＰＷＭ信号が一端に入力するカップリングコンデンサと、該カップリングコンデンサの他端に一端が接続されたローパスフィルタと、該ローパスフィルタの他端に接続されたスピーカとを有する増幅器のポップ音を防止するためのポップ音防止回路であって、出力側が前記カップリングコンデンサの前記一端に接続されたアナログスイッチ回路と、制御信号が入力することにより前記アナログスイッチ回路をその内部抵抗が徐々に減少するように制御するゲート電圧制御回路とを有し、前記ＰＷＭ発生回路は電源投入から所定時間の間にパルス幅が最小値から徐々にキャリアパルスまで増大するＰＷＭ信号を発生すると共に該所定時間中は前記カップリングコンデンサの前記一端への出力を停止し、前記アナログスイッチ回路は前記ＰＷＭ発生回路で発生したＰＷＭ信号を入力し、前記ゲート電圧制御回路は前記制御信号が電源投入時に入力することを特徴とするポップ音防止回路とした。
【００１２】
請求項３にかかる発明は、入力信号をＰＷＭ変調するＰＷＭ発生回路と、該ＰＷＭ発生回路で発生したＰＷＭ信号が一端に入力するカップリングコンデンサと、該カップリングコンデンサの他端に一端が接続されたローパスフィルタと、該ローパスフィルタの他端に接続されたスピーカとを有する増幅器のポップ音を防止するためのポップ音防止回路であって、出力側が前記カップリングコンデンサの前記一端に接続されたアナログスイッチ回路と、制御信号が入力することにより前記アナログスイッチ回路をその内部抵抗が徐々に減少するように制御するゲート電圧制御回路とを有し、前記アナログスイッチ回路は電源遮断時に接地電圧を入力し、前記ゲート電圧制御回路は前記制御信号が電源遮断時に入力することを特徴とするポップ音防止回路とした。
【００１３】
【発明の実施の形態】
ポップ音を抑制するためには、スピーカに流れる電流を制御して、そのスピーカによる空気振動が可聴域の範囲外（２０Ｈｚ以下、２０ｋＨｚ以上）になるようにするか、あるいは可聴域（２０Ｈｚ〜２０ｋＨｚ）であっても人間が聞き取れるエネルギー以下にする必要がある。前者の場合、スピーカに流れ込む電流の周波数成分が１０Ｈｚであったとしても、通常では可聴域の周波数成分をもつ高調波成分が生成されるが、そのエネルギーが小さければ、音は実質的に聞こえない。そして、高調波成分を少なくするためには、１０Ｈｚ程度あるいはより低い周波数を基本波とし、カップリングコンデンサに充電を開始する時とカップリングコンデンサの両端の電位差が信号中点の電圧とほぼ等しくなるまで充電された時点の充電電流の変化を少なくし、スピーカの両端の電位差を大きくしないことが効果的である。
【００１４】
そこで、本発明では、起動時にスピーカに流れる突入電流の基本波成分が充分低い周波数領域になるように制御して、起動時のポップ音の発生を防止する。また、停止時のポップ音の発生防止は、カップリングコンデンサの端子をフローティングにして電荷を自然放電させたり、あるいは該端子を緩やかに接地に接続して電荷を放電させることにより実現する。以下、詳しく説明する。
【００１５】
［第１の実施形態］
図１は本発明の第１の実施形態のポップ音防止回路を具備する増幅器のブロック図である。１０は図示しない入力端子から入力するアナログ又はデジタルの信号をＰＷＭ変調し増幅するＰＷＭ発生回路、２０はそのＰＷＭ変調信号を増幅する電力増幅回路、３０はＰＭＯＳとＮＭＯＳのトランジスタからなるアナログスイッチ回路、４０はこのアナログスイッチ回路３０のゲート電圧を制御するゲート電圧制御回路である。また、１はＨレベルになることによりＰＷＭ発生回路１０を動作させるイネーブル端子、２はＰＷＭ発生回路１０のマスタクロック等が入力する入力端子、３はＨレベルになることによりゲート電圧制御回路４０を動作させるイネーブル端子である。さらに、ＩＮＶ１はパルス信号の振幅を所定の振幅に増幅するドライバとしてのインバータ、Ｃ１１はカップリングコンデンサ、Ｌ１１はローパスフィルタを構成するインダクタ、Ｃ１２は同ローパスフィルタを構成するコンデンサ、ＳＰはスピーカである。このうち、ポップ音防止回路は、アナログスイッチ回路３０とゲート電圧制御回路４０とインバータＩＮＶ１とで構成される。
【００１６】
ＰＷＭ発生回路１０はイネーブル端子１の電圧ＥＮｐｗｍがＬレベルのときは非動作状態にあり、Ｈレベルになっている時に動作する。動作中は、図示しない入力端子から入力する信号をＰＷＭ変調し出力するが、入力信号がないときはキャリアパルス（５０％デューティのパルス）を出力する。そのキャリアパルスの平均電圧（直流電圧）は信号の中心電圧であるバイアス電圧Ｖｂｉａｓである。
【００１７】
入力端子２に入力する信号はインバータＩＮＶ１によって所定の駆動レベルにまで増幅されアナログスイッチ回路３０に入力する。ゲート電圧制御回路４０は、制御端子３がＨレベルになると徐々にアナログスイッチ回路３０の制御電圧を変化させ、そのアナログスイッチ回路３０の内部抵抗を徐々に減少させ、所定時間が経過するとそのアナログスイッチ回路３０を今度は遮断する。これにより、アナログスイッチ回路３０は、インバータＩＮＶ１とカップリングコンデンサＣ１１の間に流れる電流を徐々に増加させる。
【００１８】
図２は上記したアナログスイッチ回路３０とゲート電圧制御回路４０の部分の具体的な回路図である。アナログスイッチ回路３０は、ＰＭＯＳトランジスタＱ１とＮＭＯＳトランジスタＱ２の並列接続回路からなる。ゲート電圧制御回路４０は、ＰＭＯＳトランジスタＱ３、ＮＭＯＳトランジスタＱ４、インバータＩＮＶ２、同一容量値のコンデンサＣ１，Ｃ２、および同一電流値の定電流源回路Ｉ１，Ｉ２からなる。
【００１９】
さて、電源投入時には、図３の時刻ｔ１でイネーブル端子３の電圧ＥＮｃｃがＬレベルからＨレベルに変化する。これにより、ゲート電圧制御回路４０では、トランジスタＱ３が遮断し、またインバータＩＮＶ２の出力がＨレベルからＬレベルに変化するのでトランジスタＱ４が遮断する。よって、コンデンサＣ１が定電流源回路Ｉ１の電流により充電されて電圧Ｖｐが徐々に低下し、またコンデンサＣ２が定電流源回路Ｉ２の電流により充電されて電圧Ｖｎが徐々に上昇する。このため、アナログスイッチ回路３０の内部抵抗が徐々に減少する。
【００２０】
一方、入力端子２は、時刻ｔ１から前記ＰＷＭ発生回路１０で発生するＰＷＭ信号の周期よりも充分に短い周期のシステムクロックが入力し、インバータＩＮＶ１の出力側には、通常動作時の電力増幅器２０の出力電圧（ＰＷＭ信号）と同じ振幅のクロックが出力しアナログスイッチ回路３０に入力する。
【００２１】
よって、そのアナログスイッチ３０からそのシステムクロックが出力するときは、徐々にその出力レベルが増大し、これにより出力端子４に接続されているカップリングコンデンサＣ１１が充電される。
【００２２】
このとき、アナログスイッチ回路３０を制御するゲート電圧Ｖｐ、Ｖｎの時定数を、可聴域の低い側（２０Ｈｚ）に相当する５０ｍｓの２倍程度にしておくと、カップリングコンデンサＣ１１の充電電圧が１０Ｈｚ程度の周波数の変化率で緩やかに上昇する。そして、カップリングコンデンサＣ１１の電圧が前記バイアス電圧Ｖｂｉａｓに達し、これ以降は充電が進行しなくなる。
【００２３】
この後、時刻ｔ２でイネーブル端子３の電圧ＥＮｃｃがＬレベルに切り替えられ、トランジスタＱ３，Ｑ４が導通となり、コンデンサＣ１，Ｃ２の電荷が放電されると共にゲート電圧ＶｐはＨレベル、ＶｎはＬレベルとなって、アナログスイッチ回路３０が遮断する。また、入力端子２へのシステムクロックの入力も停止する。さらに、イネーブル端子１の電圧ＥＮｐｗｍがＬレベルに切り替えられＰＷＭ発生回路１０の動作が開始する。このＰＷＭ発生回路１０の出力信号は無入力のときはデューティ５０％のパルス（平均値はＶｂｉａｓ）であるので、カップリングコンデンサＣ１１での極端な充放電は起こらない。
【００２４】
以上から、カップリングコンデンサＣ１１の電圧Ｖｏｕｔは、図３の波形図に示すように、イネーブル端子３の電圧ＥＮｃｃがＬレベル→Ｈレベルに切り替わると可聴周波数より充分低い１０Ｈｚ以下の周波数で変化してゆっくり上昇し、その電圧ＥＮｃｃがＨレベル→Ｌレベルに切り替わる直前にゆっくりバイアス電圧Ｖｂｉａｓに落ち着く。また、スピーカＳＰに印加する電圧Ｖｓｐは電圧Ｖｏｕｔの変化時点で緩やかに変化する電圧となり、ポップ音が発生することはない。また、この後は、カップリングコンデンサＣ１１に接続される出力端子４からアナログスイッチ回路３０側をみたインピーダンスは高インピーダンスであり、ＰＷＭ発生回路１０がスピーカＳＰを駆動する動作に影響を与えることはない。
【００２５】
次に、動作を停止するときは、カップリングコンデンサＣ１１には電圧が残ることになるが、アナログスイッチ回路３０の出力が高インピーダンスであり、また電力増幅回路２０の出力側も高インピーダンス状態となるので、自然放電が行われ、ポップ音の発生を防止することができる。
【００２６】
［第２の実施形態］
なお、動作の停止時に、入力端子２をＨレベルに設定してインバータＩＮＶ１の出力をＬレベルとし、イネーブル端子３の電圧ＥＮｃｃを所定時間だけＨレベルにすれば、アナログスイッチ回路３０が徐々に内部抵抗を減少するので、カップリングコンデンサＣ１１の電荷を前記した充電時と同様な時定数でインバータＩＮＶ１の出力側に放電することができ、これによっても、ポップ音の発生を防止することができる。
【００２７】
［第３の実施形態］
また、上記の実施形態では、電源投入時に、時刻ｔ１〜ｔ２の期間中、システムクロックを入力端子２に入力したが、このシステムクロックに代えて、ＰＷＭ発生回路１０で発生するＰＷＭ信号を入力端子２に入力することもできる。
【００２８】
この場合は、ＰＷＭ発生回路１０は電源投入時から入力信号を遮断して動作を開始させ、時刻ｔ１で最小のパルス幅、時刻ｔ２で非変調時のキャリアパルスとなるようにパルス幅が順次大きくなるＰＷＭ信号を発生させる。また、電力増幅回路２０はイネーブル端子１の電圧ＥＮｐｗｍにより時刻ｔ１〜ｔ２の期間だけ停止させる。時刻ｔ２以降ではＰＷＭ信号発生回路１０にＰＷＭ変調すべき信号を入力させ且つ電力増幅器２０も動作させる。また、インバータＩＮＶ１は信号反転を行わないドライバと置き換える。
【００２９】
これにより、ＰＷＭ発生回路１０で発生するＰＷＭ信号がオフセットをもつ場合（前記Ｖｂｉａｓが０から正側又は負側にずれている場合）であっても、時刻ｔ２の切替時において、出力端子４の電位が変化することはなく、ポップ音の発生を防止することができる。
【００３０】
なお、ＰＷＭ信号はインバータＩＮＶ１と置換したドライバによってその振幅が大きくなっているので、最初の１発目のパルスがカップリングコンデンサＣ１１に充電されるとインパルスとして働きノイズ発生の危険性があるが、電源投入時の時刻ｔ１ではアナログスイッチ回路３０の内部抵抗が大きいので、その恐れはない。また、この場合はカップリングコンデンサＣ１１の充電に、アナログスイッチ回路３０の内部抵抗変化の時定数に加えてＰＷＭ信号のパルス幅増大変化の時定数も関連するので、両時定数の設定によりその充電時定数の設定が容易となる。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、簡単な回路構成で低消費電流、小面積を実現でき、また起動時や停止時のポップ音を防止する事が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のポップ音防止回路を具備する増幅器のブロック図である。
【図２】図１のポップ音防止回路部分の具体的な回路図である。
【図３】図２のポップ音防止回路の動作の波形図である。
【図４】従来のポップ音防止回路を具備する増幅器のブロック図である。
【図５】別の従来の８ビットで制御するポップ音防止回路を具備する増幅器のブロック図である。
【符号の説明】
１０：ＰＷＭ発生回路
２０：電力増幅回路
３０：アナログスイッチ回路
４０：ゲート電圧制御回路
【発明の属する技術分野】
本発明はＰＷＭ方式を利用した増幅器において、起動時や停止時に流れる突入電流によって発生するノイズ（ポップ音）を防止するポップ音防止回路に関するものである。
【０００２】
【従来の技術】
図４は従来の増幅器の構成を示すブロック図である。図４において、Ｃ１１はカップリングコンデンサ、Ｌ１１はローパスフィルタを構成するインダクタ、Ｃ１２は同ローパスフィルタを構成するコンデンサ、ＳＰはスピーカ、１０は入力信号をＰＷＭ変調し増幅するＰＷＭ発生回路、２０はＰＷＭ信号を増幅する電力増幅回路である。ＰＷＭ発生回路１０は、イネーブル端子１の電圧ＥＮｐｗｍがＨレベルになると動作して図示しない入力端子に入力された信号をＰＷＭ変調する。発生したＰＷＭ信号は、電力増幅回路２０で増幅されてから、カップリングコンデンサＣ１１を介してインダクタＬ１１とコンデンサＣ１２からなるローパスフィルタに入力することによりそこで平滑され、スピーカＳＰを駆動する。
【０００３】
しかし、起動前はカップリングコンデンサＣ１１の両端の電位差はゼロであるが、起動時には信号の中心電圧まで充電が行われる。また、停止時には、カップリングコンデンサＣ１１の両端の電位差がゼロになるまで放電が行われる。このようなときに発生する突入電流がスピーカＳＰに流れるとポップ音が発生する。
【０００４】
そこで、このポップ音を低減させるために、従来では、スピーカＳＰに並列にトランジスタＱ１１を接続し、トランジスタ制御回路５０によってそのトランジスタＱ１１を起動時や停止時に導通させることにより、スピーカＳＰを短絡させることが行われていた。
【０００５】
図５は別の従来の増幅器の構成を示す図である。７０は出力トランジスタを複数個に分割したＰＷＭ出力部、６０はＰＷＭ出力部７０のトランジスタの数を制御するトランジスタ数制御回路である。
【０００６】
この構成では、起動時には、トランジスタ数制御回路６０によりＰＷＭ出力部７０の出力部トランジスタの合計サイズと数をゼロから徐々に増加してカップリングコンデンサＣ１１を徐々に充電し、停止時は、ＰＷＭ出力部７０のトランジスタの合計サイズと数を徐々に減らす事でカップリングコンデンサＣ１１を徐々に放電し、スピーカＳＰに流れる突入電流を抑えることが行われていた。
【０００７】
【発明が解決しようとする課題】
しかし、図４に示した方法は、トランジスタＱ１１ならびにトランジスタ制御回路５０を別途設ける必要があり、実装面積が大きくなるという問題があった。
【０００８】
また、図５に示した方法は、ＰＷＭ出力部７０のトランジスタの数を細かく制御する必要があり、電源電圧が３．３Ｖの場合、１０ビットで制御しても３．２ｍＶ程度のステップとなる。よって、数ｍＶでの制御を行うとすると、トランジスタ数制御回路６０の規模が大きくなりＩＣ化した場合にチップ面積及び消費電流の増加を招くという問題があった。また、ＰＷＭ出力部７０のトランジスタの配線が複雑になり、配線容量の増加により特性の劣化を招く問題もあった。
【０００９】
本発明の目的は、小規模な回路で、消費電流も増加させずに、起動時、停止時におけるポップ音を防止できるようにしたポップ音防止回路を提供することである。
【００１０】
【課題を解決するための手段】
請求項１にかかる発明は、入力信号をＰＷＭ変調するＰＷＭ発生回路と、該ＰＷＭ発生回路で発生したＰＷＭ信号が一端に入力するカップリングコンデンサと、該カップリングコンデンサの他端に一端が接続されたローパスフィルタと、該ローパスフィルタの他端に接続されたスピーカとを有する増幅器のポップ音を防止するためのポップ音防止回路であって、出力側が前記カップリングコンデンサの前記一端に接続されたアナログスイッチ回路と、制御信号が入力することにより前記アナログスイッチ回路をその内部抵抗が徐々に減少するように制御するゲート電圧制御回路とを有し、前記ＰＷＭ発生回路は電源投入から所定時間の後に動作を開始し、前記アナログスイッチ回路は前記カップリングコンデンサの前記一端に入力する前記ＰＷＭ信号と同じ振幅で且つ周期が前記ＰＷＭ信号より小さなクロックが入力し、前記ゲート電圧制御回路は前記制御信号が電源投入時に入力することを特徴とするポップ音防止回路とした。
【００１１】
請求項２にかかる発明は、入力信号をＰＷＭ変調するＰＷＭ発生回路と、該ＰＷＭ発生回路で発生したＰＷＭ信号が一端に入力するカップリングコンデンサと、該カップリングコンデンサの他端に一端が接続されたローパスフィルタと、該ローパスフィルタの他端に接続されたスピーカとを有する増幅器のポップ音を防止するためのポップ音防止回路であって、出力側が前記カップリングコンデンサの前記一端に接続されたアナログスイッチ回路と、制御信号が入力することにより前記アナログスイッチ回路をその内部抵抗が徐々に減少するように制御するゲート電圧制御回路とを有し、前記ＰＷＭ発生回路は電源投入から所定時間の間にパルス幅が最小値から徐々にキャリアパルスまで増大するＰＷＭ信号を発生すると共に該所定時間中は前記カップリングコンデンサの前記一端への出力を停止し、前記アナログスイッチ回路は前記ＰＷＭ発生回路で発生したＰＷＭ信号を入力し、前記ゲート電圧制御回路は前記制御信号が電源投入時に入力することを特徴とするポップ音防止回路とした。
【００１２】
請求項３にかかる発明は、入力信号をＰＷＭ変調するＰＷＭ発生回路と、該ＰＷＭ発生回路で発生したＰＷＭ信号が一端に入力するカップリングコンデンサと、該カップリングコンデンサの他端に一端が接続されたローパスフィルタと、該ローパスフィルタの他端に接続されたスピーカとを有する増幅器のポップ音を防止するためのポップ音防止回路であって、出力側が前記カップリングコンデンサの前記一端に接続されたアナログスイッチ回路と、制御信号が入力することにより前記アナログスイッチ回路をその内部抵抗が徐々に減少するように制御するゲート電圧制御回路とを有し、前記アナログスイッチ回路は電源遮断時に接地電圧を入力し、前記ゲート電圧制御回路は前記制御信号が電源遮断時に入力することを特徴とするポップ音防止回路とした。
【００１３】
【発明の実施の形態】
ポップ音を抑制するためには、スピーカに流れる電流を制御して、そのスピーカによる空気振動が可聴域の範囲外（２０Ｈｚ以下、２０ｋＨｚ以上）になるようにするか、あるいは可聴域（２０Ｈｚ〜２０ｋＨｚ）であっても人間が聞き取れるエネルギー以下にする必要がある。前者の場合、スピーカに流れ込む電流の周波数成分が１０Ｈｚであったとしても、通常では可聴域の周波数成分をもつ高調波成分が生成されるが、そのエネルギーが小さければ、音は実質的に聞こえない。そして、高調波成分を少なくするためには、１０Ｈｚ程度あるいはより低い周波数を基本波とし、カップリングコンデンサに充電を開始する時とカップリングコンデンサの両端の電位差が信号中点の電圧とほぼ等しくなるまで充電された時点の充電電流の変化を少なくし、スピーカの両端の電位差を大きくしないことが効果的である。
【００１４】
そこで、本発明では、起動時にスピーカに流れる突入電流の基本波成分が充分低い周波数領域になるように制御して、起動時のポップ音の発生を防止する。また、停止時のポップ音の発生防止は、カップリングコンデンサの端子をフローティングにして電荷を自然放電させたり、あるいは該端子を緩やかに接地に接続して電荷を放電させることにより実現する。以下、詳しく説明する。
【００１５】
［第１の実施形態］
図１は本発明の第１の実施形態のポップ音防止回路を具備する増幅器のブロック図である。１０は図示しない入力端子から入力するアナログ又はデジタルの信号をＰＷＭ変調し増幅するＰＷＭ発生回路、２０はそのＰＷＭ変調信号を増幅する電力増幅回路、３０はＰＭＯＳとＮＭＯＳのトランジスタからなるアナログスイッチ回路、４０はこのアナログスイッチ回路３０のゲート電圧を制御するゲート電圧制御回路である。また、１はＨレベルになることによりＰＷＭ発生回路１０を動作させるイネーブル端子、２はＰＷＭ発生回路１０のマスタクロック等が入力する入力端子、３はＨレベルになることによりゲート電圧制御回路４０を動作させるイネーブル端子である。さらに、ＩＮＶ１はパルス信号の振幅を所定の振幅に増幅するドライバとしてのインバータ、Ｃ１１はカップリングコンデンサ、Ｌ１１はローパスフィルタを構成するインダクタ、Ｃ１２は同ローパスフィルタを構成するコンデンサ、ＳＰはスピーカである。このうち、ポップ音防止回路は、アナログスイッチ回路３０とゲート電圧制御回路４０とインバータＩＮＶ１とで構成される。
【００１６】
ＰＷＭ発生回路１０はイネーブル端子１の電圧ＥＮｐｗｍがＬレベルのときは非動作状態にあり、Ｈレベルになっている時に動作する。動作中は、図示しない入力端子から入力する信号をＰＷＭ変調し出力するが、入力信号がないときはキャリアパルス（５０％デューティのパルス）を出力する。そのキャリアパルスの平均電圧（直流電圧）は信号の中心電圧であるバイアス電圧Ｖｂｉａｓである。
【００１７】
入力端子２に入力する信号はインバータＩＮＶ１によって所定の駆動レベルにまで増幅されアナログスイッチ回路３０に入力する。ゲート電圧制御回路４０は、制御端子３がＨレベルになると徐々にアナログスイッチ回路３０の制御電圧を変化させ、そのアナログスイッチ回路３０の内部抵抗を徐々に減少させ、所定時間が経過するとそのアナログスイッチ回路３０を今度は遮断する。これにより、アナログスイッチ回路３０は、インバータＩＮＶ１とカップリングコンデンサＣ１１の間に流れる電流を徐々に増加させる。
【００１８】
図２は上記したアナログスイッチ回路３０とゲート電圧制御回路４０の部分の具体的な回路図である。アナログスイッチ回路３０は、ＰＭＯＳトランジスタＱ１とＮＭＯＳトランジスタＱ２の並列接続回路からなる。ゲート電圧制御回路４０は、ＰＭＯＳトランジスタＱ３、ＮＭＯＳトランジスタＱ４、インバータＩＮＶ２、同一容量値のコンデンサＣ１，Ｃ２、および同一電流値の定電流源回路Ｉ１，Ｉ２からなる。
【００１９】
さて、電源投入時には、図３の時刻ｔ１でイネーブル端子３の電圧ＥＮｃｃがＬレベルからＨレベルに変化する。これにより、ゲート電圧制御回路４０では、トランジスタＱ３が遮断し、またインバータＩＮＶ２の出力がＨレベルからＬレベルに変化するのでトランジスタＱ４が遮断する。よって、コンデンサＣ１が定電流源回路Ｉ１の電流により充電されて電圧Ｖｐが徐々に低下し、またコンデンサＣ２が定電流源回路Ｉ２の電流により充電されて電圧Ｖｎが徐々に上昇する。このため、アナログスイッチ回路３０の内部抵抗が徐々に減少する。
【００２０】
一方、入力端子２は、時刻ｔ１から前記ＰＷＭ発生回路１０で発生するＰＷＭ信号の周期よりも充分に短い周期のシステムクロックが入力し、インバータＩＮＶ１の出力側には、通常動作時の電力増幅器２０の出力電圧（ＰＷＭ信号）と同じ振幅のクロックが出力しアナログスイッチ回路３０に入力する。
【００２１】
よって、そのアナログスイッチ３０からそのシステムクロックが出力するときは、徐々にその出力レベルが増大し、これにより出力端子４に接続されているカップリングコンデンサＣ１１が充電される。
【００２２】
このとき、アナログスイッチ回路３０を制御するゲート電圧Ｖｐ、Ｖｎの時定数を、可聴域の低い側（２０Ｈｚ）に相当する５０ｍｓの２倍程度にしておくと、カップリングコンデンサＣ１１の充電電圧が１０Ｈｚ程度の周波数の変化率で緩やかに上昇する。そして、カップリングコンデンサＣ１１の電圧が前記バイアス電圧Ｖｂｉａｓに達し、これ以降は充電が進行しなくなる。
【００２３】
この後、時刻ｔ２でイネーブル端子３の電圧ＥＮｃｃがＬレベルに切り替えられ、トランジスタＱ３，Ｑ４が導通となり、コンデンサＣ１，Ｃ２の電荷が放電されると共にゲート電圧ＶｐはＨレベル、ＶｎはＬレベルとなって、アナログスイッチ回路３０が遮断する。また、入力端子２へのシステムクロックの入力も停止する。さらに、イネーブル端子１の電圧ＥＮｐｗｍがＬレベルに切り替えられＰＷＭ発生回路１０の動作が開始する。このＰＷＭ発生回路１０の出力信号は無入力のときはデューティ５０％のパルス（平均値はＶｂｉａｓ）であるので、カップリングコンデンサＣ１１での極端な充放電は起こらない。
【００２４】
以上から、カップリングコンデンサＣ１１の電圧Ｖｏｕｔは、図３の波形図に示すように、イネーブル端子３の電圧ＥＮｃｃがＬレベル→Ｈレベルに切り替わると可聴周波数より充分低い１０Ｈｚ以下の周波数で変化してゆっくり上昇し、その電圧ＥＮｃｃがＨレベル→Ｌレベルに切り替わる直前にゆっくりバイアス電圧Ｖｂｉａｓに落ち着く。また、スピーカＳＰに印加する電圧Ｖｓｐは電圧Ｖｏｕｔの変化時点で緩やかに変化する電圧となり、ポップ音が発生することはない。また、この後は、カップリングコンデンサＣ１１に接続される出力端子４からアナログスイッチ回路３０側をみたインピーダンスは高インピーダンスであり、ＰＷＭ発生回路１０がスピーカＳＰを駆動する動作に影響を与えることはない。
【００２５】
次に、動作を停止するときは、カップリングコンデンサＣ１１には電圧が残ることになるが、アナログスイッチ回路３０の出力が高インピーダンスであり、また電力増幅回路２０の出力側も高インピーダンス状態となるので、自然放電が行われ、ポップ音の発生を防止することができる。
【００２６】
［第２の実施形態］
なお、動作の停止時に、入力端子２をＨレベルに設定してインバータＩＮＶ１の出力をＬレベルとし、イネーブル端子３の電圧ＥＮｃｃを所定時間だけＨレベルにすれば、アナログスイッチ回路３０が徐々に内部抵抗を減少するので、カップリングコンデンサＣ１１の電荷を前記した充電時と同様な時定数でインバータＩＮＶ１の出力側に放電することができ、これによっても、ポップ音の発生を防止することができる。
【００２７】
［第３の実施形態］
また、上記の実施形態では、電源投入時に、時刻ｔ１〜ｔ２の期間中、システムクロックを入力端子２に入力したが、このシステムクロックに代えて、ＰＷＭ発生回路１０で発生するＰＷＭ信号を入力端子２に入力することもできる。
【００２８】
この場合は、ＰＷＭ発生回路１０は電源投入時から入力信号を遮断して動作を開始させ、時刻ｔ１で最小のパルス幅、時刻ｔ２で非変調時のキャリアパルスとなるようにパルス幅が順次大きくなるＰＷＭ信号を発生させる。また、電力増幅回路２０はイネーブル端子１の電圧ＥＮｐｗｍにより時刻ｔ１〜ｔ２の期間だけ停止させる。時刻ｔ２以降ではＰＷＭ信号発生回路１０にＰＷＭ変調すべき信号を入力させ且つ電力増幅器２０も動作させる。また、インバータＩＮＶ１は信号反転を行わないドライバと置き換える。
【００２９】
これにより、ＰＷＭ発生回路１０で発生するＰＷＭ信号がオフセットをもつ場合（前記Ｖｂｉａｓが０から正側又は負側にずれている場合）であっても、時刻ｔ２の切替時において、出力端子４の電位が変化することはなく、ポップ音の発生を防止することができる。
【００３０】
なお、ＰＷＭ信号はインバータＩＮＶ１と置換したドライバによってその振幅が大きくなっているので、最初の１発目のパルスがカップリングコンデンサＣ１１に充電されるとインパルスとして働きノイズ発生の危険性があるが、電源投入時の時刻ｔ１ではアナログスイッチ回路３０の内部抵抗が大きいので、その恐れはない。また、この場合はカップリングコンデンサＣ１１の充電に、アナログスイッチ回路３０の内部抵抗変化の時定数に加えてＰＷＭ信号のパルス幅増大変化の時定数も関連するので、両時定数の設定によりその充電時定数の設定が容易となる。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、簡単な回路構成で低消費電流、小面積を実現でき、また起動時や停止時のポップ音を防止する事が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のポップ音防止回路を具備する増幅器のブロック図である。
【図２】図１のポップ音防止回路部分の具体的な回路図である。
【図３】図２のポップ音防止回路の動作の波形図である。
【図４】従来のポップ音防止回路を具備する増幅器のブロック図である。
【図５】別の従来の８ビットで制御するポップ音防止回路を具備する増幅器のブロック図である。
【符号の説明】
１０：ＰＷＭ発生回路
２０：電力増幅回路
３０：アナログスイッチ回路
４０：ゲート電圧制御回路
Claims (3)
- 入力信号をＰＷＭ変調するＰＷＭ発生回路と、該ＰＷＭ発生回路で発生したＰＷＭ信号が一端に入力するカップリングコンデンサと、該カップリングコンデンサの他端に一端が接続されたローパスフィルタと、該ローパスフィルタの他端に接続されたスピーカとを有する増幅器のポップ音を防止するためのポップ音防止回路であって、
出力側が前記カップリングコンデンサの前記一端に接続されたアナログスイッチ回路と、制御信号が入力することにより前記アナログスイッチ回路をその内部抵抗が徐々に減少するように制御するゲート電圧制御回路とを有し、
前記ＰＷＭ発生回路は電源投入から所定時間の後に動作を開始し、前記アナログスイッチ回路は前記カップリングコンデンサの前記一端に入力する前記ＰＷＭ信号と同じ振幅で且つ周期が前記ＰＷＭ信号より小さなクロックが入力し、前記ゲート電圧制御回路は前記制御信号が電源投入時に入力することを特徴とするポップ音防止回路。 - 入力信号をＰＷＭ変調するＰＷＭ発生回路と、該ＰＷＭ発生回路で発生したＰＷＭ信号が一端に入力するカップリングコンデンサと、該カップリングコンデンサの他端に一端が接続されたローパスフィルタと、該ローパスフィルタの他端に接続されたスピーカとを有する増幅器のポップ音を防止するためのポップ音防止回路であって、
出力側が前記カップリングコンデンサの前記一端に接続されたアナログスイッチ回路と、制御信号が入力することにより前記アナログスイッチ回路をその内部抵抗が徐々に減少するように制御するゲート電圧制御回路とを有し、
前記ＰＷＭ発生回路は電源投入から所定時間の間にパルス幅が最小値から徐々にキャリアパルスまで増大するＰＷＭ信号を発生すると共に該所定時間中は前記カップリングコンデンサの前記一端への出力を停止し、前記アナログスイッチ回路は前記ＰＷＭ発生回路で発生したＰＷＭ信号を入力し、前記ゲート電圧制御回路は前記制御信号が電源投入時に入力することを特徴とするポップ音防止回路。 - 入力信号をＰＷＭ変調するＰＷＭ発生回路と、該ＰＷＭ発生回路で発生したＰＷＭ信号が一端に入力するカップリングコンデンサと、該カップリングコンデンサの他端に一端が接続されたローパスフィルタと、該ローパスフィルタの他端に接続されたスピーカとを有する増幅器のポップ音を防止するためのポップ音防止回路であって、
出力側が前記カップリングコンデンサの前記一端に接続されたアナログスイッチ回路と、制御信号が入力することにより前記アナログスイッチ回路をその内部抵抗が徐々に減少するように制御するゲート電圧制御回路とを有し、
前記アナログスイッチ回路は電源遮断時に接地電圧を入力し、前記ゲート電圧制御回路は前記制御信号が電源遮断時に入力することを特徴とするポップ音防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002193189A JP4166044B2 (ja) | 2002-07-02 | 2002-07-02 | ポップ音防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002193189A JP4166044B2 (ja) | 2002-07-02 | 2002-07-02 | ポップ音防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004040364A true JP2004040364A (ja) | 2004-02-05 |
| JP4166044B2 JP4166044B2 (ja) | 2008-10-15 |
Family
ID=31702206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002193189A Expired - Fee Related JP4166044B2 (ja) | 2002-07-02 | 2002-07-02 | ポップ音防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4166044B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229853A (ja) * | 2005-02-21 | 2006-08-31 | Rohm Co Ltd | 信号増幅回路およびそれを用いた電子機器 |
| JP2008099285A (ja) * | 2006-10-16 | 2008-04-24 | Samsung Electronics Co Ltd | ポップアップノイズ防止回路、これを含むデジタルアンプ及びデジタルアンプのポップアップノイズ防止方法 |
| CN1835394B (zh) * | 2005-03-18 | 2010-05-12 | 雅马哈株式会社 | D类放大器 |
-
2002
- 2002-07-02 JP JP2002193189A patent/JP4166044B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229853A (ja) * | 2005-02-21 | 2006-08-31 | Rohm Co Ltd | 信号増幅回路およびそれを用いた電子機器 |
| CN1835394B (zh) * | 2005-03-18 | 2010-05-12 | 雅马哈株式会社 | D类放大器 |
| JP2008099285A (ja) * | 2006-10-16 | 2008-04-24 | Samsung Electronics Co Ltd | ポップアップノイズ防止回路、これを含むデジタルアンプ及びデジタルアンプのポップアップノイズ防止方法 |
| US8284953B2 (en) | 2006-10-16 | 2012-10-09 | Samsung Electronics Co., Ltd. | Circuit and method of reducing pop-up noise in a digital amplifier |
| JP2013141275A (ja) * | 2006-10-16 | 2013-07-18 | Samsung Electronics Co Ltd | デジタルアンプのポップアップノイズ防止回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4166044B2 (ja) | 2008-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI356583B (en) | Audio power amplifier | |
| CN101465619B (zh) | D类功放噪声抑制方法和装置及抑制噪声的d类功放 | |
| KR100757714B1 (ko) | 디급 증폭기 | |
| CN101010873A (zh) | 音频信号放大电路及使用它的电子设备 | |
| US20060261886A1 (en) | System and method for reducing audible artifacts in an audio system | |
| JP3398113B2 (ja) | ミュート回路およびデジタルオーディオ増幅回路 | |
| US20070279101A1 (en) | Signal Output Circuit, Audio Signal Output Apparatus Using The Same, And Electronic Device | |
| JP2005151791A (ja) | パルス幅変調器及びそのローディングシステム | |
| US7545207B2 (en) | Control circuit and method for a switching amplifier | |
| US20080170720A1 (en) | Amplifier apparatus and method | |
| JP4461813B2 (ja) | パルス幅変調増幅器 | |
| JP2009060361A (ja) | Ｄ級増幅回路 | |
| JP4043835B2 (ja) | ポップ音防止回路 | |
| JP4166044B2 (ja) | ポップ音防止回路 | |
| JP2010118761A (ja) | 音声出力装置 | |
| US8265303B2 (en) | Circuits and methods for reducing pop noise in class D amplifiers | |
| JP4408912B2 (ja) | Ｄ級増幅回路 | |
| JP2912346B1 (ja) | スイッチングレギュレータコントロール回路 | |
| US7388426B2 (en) | Control circuit and method for a switching amplifier | |
| JP3916449B2 (ja) | 増幅装置 | |
| US20050162231A1 (en) | Signal output apparatus | |
| US7986179B2 (en) | Circuit and method for reducing popping sound | |
| JP2004180294A (ja) | 電力増幅装置 | |
| JP2004056211A (ja) | 半導体装置およびｄ級増幅器 | |
| JP2004056254A (ja) | パワーアンプ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080729 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140808 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |