JP2004031923A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004031923A
JP2004031923A JP2003114566A JP2003114566A JP2004031923A JP 2004031923 A JP2004031923 A JP 2004031923A JP 2003114566 A JP2003114566 A JP 2003114566A JP 2003114566 A JP2003114566 A JP 2003114566A JP 2004031923 A JP2004031923 A JP 2004031923A
Authority
JP
Japan
Prior art keywords
insulating
insulating layer
granular
trench
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003114566A
Other languages
English (en)
Other versions
JP3947127B2 (ja
Inventor
Hideki Okumura
奥村 秀樹
Hitoshi Kobayashi
小林 仁
Masanobu Tsuchiya
土谷 政信
Akihiko Osawa
大澤 明彦
Satoshi Aida
相田 聡
Shigeo Kozuki
上月 繁雄
Masaru Izumisawa
泉沢 優
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003114566A priority Critical patent/JP3947127B2/ja
Publication of JP2004031923A publication Critical patent/JP2004031923A/ja
Application granted granted Critical
Publication of JP3947127B2 publication Critical patent/JP3947127B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Element Separation (AREA)

Abstract

【課題】トレンチを絶縁体で埋め込んでなる分離領域が巨大である場合であっても、熱処理の際に基板に欠陥が発生し難く、容易に製造可能な半導体装置を提供すること。
【解決手段】本発明の半導体装置は、トレンチ3を有する半導体基板2と、前記トレンチ3の少なくとも下部を埋め込み且つ絶縁粒子41を備えた粒状絶縁層42と、前記粒状絶縁層42の上面を被覆したリフロー性誘電体層44とを具備し、前記絶縁粒子41は前記リフロー性誘電体層44の融点または軟化点で安定であることを特徴とする。
【選択図】  図3

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置に係り、特にはトレンチ分離を利用した半導体装置に関する。
【0002】
【従来の技術】
半導体装置の分野では、トレンチ分離が多用されている。例えば、このトレンチ分離は、MOS(Metal Oxide Semiconductor)トランジスタやバイポーラトランジスタなどの分離に利用されている。
【0003】
トレンチ分離技術では、シリコン基板のような半導体基板に選択的エッチングによりトレンチ(或いは溝)を形成し、それをシリコン酸化物などの絶縁体で埋め込む。例えば、まず、半導体基板上にシリコン窒化物層やシリコン酸化物層などのマスク材料層を形成する。次いで、このマスク材料層をパターニングする。続いて、パターニングしたマスク材料層をエッチングマスクとして用いて、半導体基板の表面領域をエッチングすることにより、半導体基板にトレンチを形成する。その後、半導体基板上に例えばCVD(Chemical Vapor Deposition)法や溶液塗布法によりシリコン酸化物層などの絶縁層を形成し、トレンチを絶縁体で埋め込む。さらに、その絶縁層側表面をドライエッチングやCMP(Chemical Mechanical Polishing)などの技術により平坦化する。このようにして、分離領域を形成する。
【0004】
ところで、パワーMOSFET(Field Effect Transistor)のような半導体装置では、巨大なトレンチを形成することがある。例えば、幅が3μm乃至15μmの範囲内にあり且つ深さが20乃至70μmの範囲内にある巨大なトレンチを形成することがある。
【0005】
トレンチの寸法が比較的小さい場合には、CVD法でトレンチを埋め込むことができる。しかしながら、巨大なトレンチをCVD法で埋め込むことは難しい。
【0006】
溶液塗布法では、例えば、シラノールなどを有機溶剤に溶解させてなる溶液,すなわちSOG(Spin On Glass),を半導体基板上にスピンコートし、その塗膜をベークすることにより、トレンチをSOG層で埋め込む。溶液塗布法は、CVD法に比べ、より大きなトレンチを絶縁体で埋め込むのに適している。しかしながら、SOGは粘性が低く、巨大なトレンチを埋め込む絶縁層を形成するには塗布を数多く繰り返さなければならない。また、例え、巨大なトレンチを埋め込むことができたとしても、活性化アニールなどの熱処理の際にクラックなどの欠陥が発生するという問題を生じ易い。
【0007】
また、以下の特許文献1には、シリコン基板のトレンチをガラス粒子を含有したサスペンションで埋め込み、その後、粒子が溶融して連続ガラス層を形成するのに十分に高い温度に加熱することが記載されている。この方法によると、巨大なトレンチを埋め込むことができると考えられる。しかしながら、この方法で欠陥の発生を抑制するには、シリコン基板とほぼ等しい熱膨張係数を有するガラスを使用しなければならない。すなわち、分離領域に使用する材料を、絶縁性などの観点で選ぶことが難しい。
【0008】
【特許文献1】
米国特許第4,544,576号明細書
【0009】
【発明が解決しようとする課題】
本発明の目的は、トレンチを絶縁体で埋め込んでなる分離領域が巨大である場合であっても、熱処理の際に基板に欠陥が発生し難く、容易に製造可能な半導体装置を提供することにある。
【0010】
【課題を解決するための手段】
本発明の第1の側面によると、トレンチを有する半導体基板と、前記トレンチの少なくとも下部を埋め込み且つ絶縁粒子を備えた粒状絶縁層と、前記粒状絶縁層の上面を被覆したリフロー性誘電体層とを具備し、前記絶縁粒子は前記リフロー性誘電体層の融点または軟化点で安定であることを特徴とする半導体装置が提供される。
【0011】
本発明の第2の側面によると、トレンチを有する半導体基板と、前記トレンチの少なくとも下部を埋め込み且つ第1及び第2絶縁粒子を備えた粒状絶縁層とを具備し、前記第2絶縁粒子の平均径は前記第1粒子の平均径よりも小さいことを特徴とする半導体装置が提供される。
【0012】
本発明の第3の側面によると、トレンチを有する半導体基板と、前記トレンチの少なくとも下部を埋め込み且つ絶縁粒子及び前記絶縁粒子を相互に結合した絶縁バインダを備えた粒状絶縁層とを具備し、前記絶縁粒子及び前記絶縁バインダは網状構造を形成していることを特徴とする半導体装置が提供される。
【0013】
本発明の第4の側面によると、トレンチを有する半導体基板と、前記トレンチの少なくとも下部を埋め込み且つ第1及び第2粒状絶縁層を含んだ粒状絶縁層とを具備し、前記第1粒状絶縁層は第1絶縁粒子をバインダなしで具備し、前記第2粒状絶縁層は前記第1粒状絶縁層の上面を被覆するとともに第2絶縁粒子と絶縁バインダとを具備していることを特徴とする半導体装置が提供される。
【0014】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら説明する。なお、各図において、同様または類似する機能を有する構成要素には同一の参照符号を付し、重複する説明は省略する。
【0015】
図1は、本発明の第1の実施形態に係る半導体装置を概略的に示す断面図である。図2は、図1の半導体装置の半導体基板を概略的に示す平面図である。
【0016】
図1に示す半導体装置1は、縦型パワーMOSFETを含んでいる。この半導体装置1は、半導体基板2を備えている。図2に示すように、この半導体基板2の一主面には、素子領域2aと素子分離領域2bとが形成されている。これら素子分離領域2bは、図1に示す半導体基板のトレンチ3或いはそれらを埋め込んだ絶縁層4に相当している。また、各トレンチ3の幅は例えば3μm乃至15μmの範囲内にあり、深さは例えば20μm乃至70μmの範囲内にある。
【0017】
半導体基板2の上面には、ソース電極5が共通電極として設けられている。他方、半導体基板2の下面には、ドレイン電極6が共通電極として設けられている。すなわち、図1の半導体装置1は、ドレイン電流を半導体基板2の厚さ方向,ここでは縦方向,に流す。
【0018】
半導体基板2は、高濃度ドレイン領域23として利用される第1導電型,ここではn型,の第1半導体層21と、第1半導体層21より低不純物濃度である第1導電型,ここではn型,の第2半導体層22とを備えている。第1半導体層21は例えばシリコン基板であり、第2半導体層22は例えばエピタキシャル成長法などにより第1半導体層21上に形成されたシリコン層である。
【0019】
この半導体基板2にはトレンチ3が設けられており、これらトレンチ3は絶縁層4で埋め込まれている。絶縁層4の側面に隣接した半導体基板2の表面領域には、第1導電型,ここではn型,の不純物拡散領域25が形成されている。また、半導体基板2の不純物拡散領域25に隣接した領域には、第2導電型,ここではp型,の不純物拡散領域26が形成されている。これら不純物拡散領域25,26は、例えば、トレンチ3を絶縁層4で埋め込む前にトレンチ3の側壁から半導体基板2に不純物を注入し、その後、半導体基板2中で不純物を拡散・活性化させることにより得られる。
【0020】
半導体基板2のソース電極5側の表面領域には、第2導電型,ここではp型,のベース領域27が形成されている。これらベース領域27内には、第1導電型,ここではn型,のソース領域28が例えば不純物拡散法などにより形成されている。
【0021】
半導体基板2のソース領域28が形成された面には、ゲート絶縁膜7を介してゲート電極8が形成されている。各ゲート電極8は、基板2の表面のうち、少なくとも絶縁層4を挟む一対のソース領域28間の部分と対向している。また、各素子領域2aにおいて、ソース電極5は、絶縁層4に挟まれた一対のソース領域28及びベース領域27に接続されている。
【0022】
さて、本実施形態では、図1に示す半導体装置1の絶縁層4に以下の構造を採用する。
【0023】
図3は、本発明の第1の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図である。図3に示す構造では、絶縁層4は、絶縁粒子41を含んでいる。絶縁粒子41の多くは、互いに結合しておらず、典型的には、トレンチ3の側壁及び底面とも結合していない。また、絶縁粒子41は、トレンチ3内で粒状絶縁層42を形成している。
【0024】
このような構造を採用すると、絶縁粒子41は、半導体基板2及び/または絶縁粒子41の膨張や収縮に応じてトレンチ3内を移動することができる。そのため、半導体基板2を活性化アニールなどの熱処理に供した場合、半導体基板2及び/または絶縁粒子41の膨張や収縮が生じたとしても、半導体基板2に強い応力が加わるのを防止することができる。したがって、熱処理により半導体基板2にクラックなどの欠陥が発生するのを抑制可能となる。
【0025】
また、粒状絶縁層42は、トレンチ3が巨大であったとしても、容易に形成することができる。例えば、まず、絶縁粒子41を有機溶剤などの分散媒中に分散させてなる懸濁液を準備する。次いで、この懸濁液を半導体基板2のトレンチ3が形成された面に塗布する。その後、この塗膜から分散媒を除去する。このようにして、トレンチ3を絶縁粒子41で埋め込む。すなわち、粒状絶縁層42を得る。
【0026】
この方法では、例えば、スピンコートなどにより塗膜を形成することができる。また、この方法では、懸濁液を塗布することにより得られる塗膜の厚さと粒状絶縁層42の厚さとに大きな違いはない。さらに、比較的粒径の大きな絶縁粒子41を使用すると、絶縁粒子41の沈降が生じ易くなるため、スピンコートの際に、塗膜中の絶縁粒子41のうちトレンチ3内に位置したものがトレンチ3の外側へと排出され難くなる。そのため、トレンチ3が巨大であったとしても、十分に厚い粒状絶縁層42を容易に,例えば1回の塗布で,形成することができる。
【0027】
また、図3に示す構造では、絶縁層4は、リフロー性誘電体層44をさらに含んでいる。このリフロー性誘電体層44は、トレンチ3の上部を埋め込んでいる。また、リフロー性誘電体層44の融点または軟化点は、絶縁粒子41が安定に存在し得る温度範囲,すなわち絶縁粒子41の溶融や絶縁粒子41同士の結合などを生じない温度範囲,内にある。
【0028】
上記の通り、絶縁粒子41は、互いに結合しておらず、トレンチ3の側壁及び底面とも結合していない。そのため、トレンチ3の開口を塞がないと、製造プロセスの何れかの段階で、絶縁粒子41がトレンチ3から放出されることがある。トレンチ3から放出された絶縁粒子41は、ダストと等価であり、したがって、歩留まりを低下させる可能性がある。
【0029】
これに対し、粒状絶縁層42上にリフロー性誘電体層44を設けると、絶縁粒子41がトレンチ3から放出されるのを防止することができる。また、リフロー性誘電体層44は、例えば、活性化アニールなどの熱処理の際に軟化または溶融し得る。そのため、リフロー性誘電体層44に起因して半導体基板2に強い応力が加わることがない。したがって、図3の構造によると、絶縁粒子41がトレンチ3から放出されるのを防止すること、及び、熱処理により半導体基板2にクラックなどの欠陥が発生するのを抑制することができる。
【0030】
なお、熱処理により溶融または軟化したリフロー性誘電体層44は、粒状絶縁層42中に浸透し得る。したがって、粒状絶縁層42とリフロー性誘電体層44とは部分的に重なり合うことがある。
【0031】
図3に示す構造では、さらに、トレンチ3の側壁及び底面上にバリア絶縁層43を設けている。一般に、シリコン基板の有機溶剤に対する濡れ性は高くない。バリア絶縁層43を設けると、トレンチ3の側壁及び底面の有機溶剤に対する濡れ性を制御することができる。そのため、粒状絶縁層42をより容易に形成可能となる。また、バリア絶縁層43を設けると、リフロー性誘電体層44から半導体基板2中へと不純物が拡散するのを抑制することができる。
【0032】
本実施形態の例として、以下の試験を行った。まず、シリコン基板2上にスピンコート法によりコロイダルシリカを塗布し、それにより得られた塗膜を加熱することにより塗膜から分散媒を除去した。このようにして、平均径が0.3μmのシリカ粒子41からなる粒状絶縁層42を形成した。なお、シリコンの熱膨張係数は4.1×10−6/℃であり、シリコン酸化物の熱膨張係数は約23×10−6/℃である。その後、CMPによりトレンチ3の外側に付着したシリカ粒子41を除去した。このCMPにより、トレンチ3内の粒状絶縁層42は、その上部が削られ、2μm乃至5μm程度厚さが減少した。トレンチ3の上部は、リフロー性誘電体層44としてBPSG(Boro−Phospho Siliate Glass)膜で埋め込んだ。なお、BPSGは、SiOにBとP及び/またはPとを添加してなる材料である。この構造に対して、窒素雰囲気中、1100℃で8時間の熱処理を施した。その結果、粒状絶縁層42にクラックを生じたが、シリコン基板2のトレンチ3の近傍に欠陥を生じることはなかった。また、リフロー性誘電体層44を形成した後にシリカ粒子41がトレンチ3の外部へと拡散することはなかった。
【0033】
比較のために、以下の試験を行った。まず、シリコン基板2上にCVD法によりシリコン酸化膜を形成した。このシリコン酸化膜は、素子領域2a上で5μm以上の厚さとなるように形成した。次に、CMPによりシリコン酸化膜のトレンチ3の外側に位置した部分を除去した。この構造に対して、窒素雰囲気中、1100℃で8時間の熱処理を施した。その結果、シリコン基板2のトレンチ3の近傍に欠陥を生じた。
【0034】
本実施形態において、絶縁粒子41の材料としては、例えば、シリカ、チタニア、ジルコニア、シリコンカーバイドのようなカーバイド、及びそれらの混合物などを使用することができる。これら材料の多くは、絶縁性が高く、耐熱性に優れ、熱膨張係数が大きいか或いは半導体基板2とほぼ等しい。
【0035】
絶縁粒子41の平均径は、例えば、100nm以上であってもよい。また、絶縁粒子41の平均径は、500nm以下またはトレンチ3の開口幅の半分以下であってもよい。
【0036】
絶縁粒子41の材料として、例えば、コロイダルシリカを使用した場合、シリカ粒子は、高温の熱処理を行うと、5%乃至15%程度の収縮を生じる。この収縮率は、シリカの粒径に応じて異なる。具体的には、粒径の大きなシリカは収縮率が小さく、粒径の小さなシリカは収縮率が大きい。通常、平均粒径が100nm以上のシリカは、収縮率が十分に小さい。但し、多くの場合、シリカの平均径が500nmを超える単分散コロイダルシリカは製造が難しい。
【0037】
実際に、コロイダルシリカを用いて、幅が5μmであり且つ深さが50μm以上であるトレンチ3の埋め込みを行った。シリカの平均粒径が50nmのコロイダルシリカを使用した場合には、埋め込みプロセスの歩留まりは10%以下であった。それに対し、シリカの平均粒径が150nm及び300nmのコロイダルシリカを使用した場合には、埋め込みプロセスの歩留まりは何れも90%以上であった。
【0038】
絶縁粒子41としては、融点または軟化点が、粒状絶縁層42を形成した後に行う熱処理の最高温度よりも高いものを使用することができる。例えば、絶縁粒子41としては、融点または軟化点が1100℃よりも高いものを使用することができる。典型的には、絶縁粒子41としては、粒状絶縁層42を形成した後に行う熱処理の最高温度において安定であるもの,すなわち溶融や結合を生じないもの,を使用する。
【0039】
リフロー性誘電体層44の材料としては、その融点または軟化点が、絶縁粒子41が安定に存在し得る温度範囲,すなわち絶縁粒子41の溶融や絶縁粒子41同士の結合などを生じない温度範囲,内にあるものを使用する。典型的には、リフロー性誘電体層44の材料としては、その融点または軟化点が、粒状絶縁層42を形成した後に行う熱処理の最高温度よりも低いものを使用する。そのような材料としては、例えば、ケイ酸塩ガラスのようなガラスを挙げることができる。そのようなガラスとしては、例えば、BPSG、BSG(Boro−Silicate Glass)、PSG(Phospho Silicate Glass)などのように不純物を添加したケイ酸塩ガラスなどを挙げることができる。
【0040】
リフロー性誘電体層44の厚さに特に制限はないが、通常、リフロー性誘電体層44は、その下層の粒状絶縁層42を構成する絶縁粒子41の平均粒子径の3倍以上の厚さで形成する。例えば、リフロー性誘電体層44の厚さは、約1μm乃至約4μmの範囲内とすることができる。
【0041】
バリア絶縁層43の材料としては、例えば、シリコン酸化物、シリコン窒化物、それらの混合物などを挙げることができる。バリア絶縁層43は、例えば、LP(Low Pressure)CVD法のようなCVD法或いは熱酸化法により形成することができる。
【0042】
粒状絶縁層42を形成するための懸濁液の分散媒としては、例えば、アルコール類、多価アルコール類、エーテル類、エステル類、ケトン類、それらの混合物などの有機溶剤を使用することができる。アルコール類としては、例えば、エタノール、イソプロピルアルコール、シクロヘキサノールなどを挙げることができる。多価アルコール類としては、例えば、エチレングリコール、ジエチレングリコール、ポリプロピレングリコールなどを挙げることができる。エーテル類としては、例えば、プロピレングリコールエーテルのようなグリコールエーテルなどを挙げることができる。エステル類としては、例えば、酢酸エチルなどを挙げることができる。ケトン類としては、例えば、シクロヘキサノンやブチロラクトンなどを挙げることができる。
【0043】
次に、本発明の第2の実施形態について説明する。第2の実施形態は、絶縁層4に以下の構造を採用すること以外は、第1の実施形態と同様である。
【0044】
図4は、本発明の第2の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図である。図4に示す構造では、絶縁層4は、粒状絶縁層42で構成されている。この粒状絶縁層42は、平均径がより大きな第1絶縁粒子41aと、平均径がより小さな第2絶縁粒子41bとを含んでおり、これら第1及び第2絶縁粒子41a,41bはほぼ均一に混合されている。
【0045】
本実施形態でも、第1の実施形態と同様に、熱処理により半導体基板2にクラックなどの欠陥が発生するのを抑制可能となる。また、本実施形態でも、第1の実施形態と同様に、粒状絶縁層42は、トレンチ3が巨大であったとしても、容易に形成することができる。さらに、本実施形態には、平均粒径が異なる第1及び第2絶縁粒子41a,41bを使用していることに由来して、以下の特徴がある。
【0046】
平均粒径のより大きな第1絶縁粒子41aは、粒状絶縁層42を厚く且つ容易に形成可能とする。しかしながら、平均粒径の大きな第1絶縁粒子41aのみで粒状絶縁層42を形成すると、多くの場合、平坦性に優れた粒状絶縁層42を得ることが難しい。
【0047】
本実施形態では、上記の通り、平均粒径の大きな第1絶縁粒子41aに加え、平均粒径のより小さな第2絶縁粒子41bを使用する。平均粒径のより小さな第2絶縁粒子41bは、粒状絶縁層42の平坦性を向上させる役割を果たす。したがって、本実施形態によると、十分に厚く且つ平坦性に優れた粒状絶縁層42を容易に形成することができる。
【0048】
本実施形態において、第1及び第2絶縁粒子41a,41bの材料としては、例えば、第1の実施形態で絶縁粒子41に関して例示した材料を使用することができる。第1絶縁粒子41aの材料と第2絶縁粒子41bの材料とは同一であってもよく、或いは、異なっていてもよい。
【0049】
第1絶縁粒子41aの平均径は、例えば、100nm以上であってもよい。また、第1絶縁粒子41aの平均径は、500nm以下またはトレンチ3の開口幅の半分以下であってもよい。第2絶縁粒子41bの平均径は、第1絶縁粒子41aの平均径よりも小さければよく、100nm未満であってもよい。例えば、平均径が400nmの第1絶縁粒子41aと、平均径が70nmの第2絶縁粒子41bとを組み合わせて使用してもよい。但し、典型的には、平均径が250nm乃至350nmの範囲内にある第1絶縁粒子41aと、平均径が125nm乃至175nmの範囲内にある第2絶縁粒子41bとを組み合わせて使用する。
【0050】
粒状絶縁層42は、第1及び第2絶縁粒子41a,41bとは平均径が異なる1種以上の絶縁粒子をさらに含有することができる。なお、粒状絶縁層42が平均径が異なる複数の絶縁粒子を含んでいることは、例えば、粒度分布が2つ以上のピークを有している場合に確認することができる。また、粒度分布が1つのピークのみを有している場合であっても、材料が互いに異なる複数種の絶縁粒子を使用していれば、各材料毎に絶縁粒子の平均径を求めることにより、粒状絶縁層42が平均径が異なる複数の絶縁粒子を含んでいることを確認できることがある。
【0051】
本実施形態の例として、以下の試験を行った。まず、シリコン基板2上にスピンコート法によりコロイダルシリカを塗布し、それにより得られた塗膜を加熱することにより塗膜から分散媒を除去した。ここでは、シリカの平均粒径が互いに異なる2種のコロイダルシリカを混合して使用した。このようにして、平均径が0.3μmのシリカ粒子41aと平均径が0.15μmのシリカ粒子41bとからなる粒状絶縁層42を形成した。その後、CMPによりトレンチ3の外側に付着したシリカ粒子41を除去した。この構造に対して、窒素雰囲気中、1100℃で8時間の熱処理を施した。その結果、粒状絶縁層42にクラックを生じたが、シリコン基板2のトレンチ3の近傍に欠陥を生じることはなかった。また、本例で得られた粒状絶縁層42の表面は、第1の実施形態に係る例で得られた粒状絶縁層42の表面よりも平坦性に優れていた。
【0052】
次に、本発明の第3の実施形態について説明する。第3の実施形態は、第1絶縁粒子41aと第2絶縁粒子42bとを混合せずに、第1絶縁粒子41aの粒状絶縁層と第2絶縁粒子41bの粒状絶縁層とを積層すること以外は、第2の実施形態と同様である。
【0053】
図5は、本発明の第3の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図である。図5に示す構造では、絶縁層4は、粒状絶縁層42で構成されている。この粒状絶縁層42は、第1絶縁粒子41aで構成された第1粒状絶縁層42aと、第2絶縁粒子41bで構成された第2粒状絶縁層42bとを含んでいる。
【0054】
本実施形態では、図5に示すように、平均径がより大きな第1絶縁粒子41aで第1粒状絶縁層42aを構成し、その上に、平均径がより小さな第2絶縁粒子41bで構成された第2粒状絶縁層42bを設ける。このような構造を採用すると、より平坦性に優れた粒状絶縁層42を形成することができる。
【0055】
なお、平均径がより小さな第2絶縁粒子41bで第2粒状絶縁層42bを構成し、その上に、平均径がより大きな第1絶縁粒子41aで構成された第1粒状絶縁層42aを設けてもよい。すなわち、第1粒状絶縁層42aと第2粒状絶縁層42bとの積層順を逆にしてもよい。但し、この場合、図5に示す順序で第1粒状絶縁層42aと第2粒状絶縁層42bとを積層した場合ほど高い平坦性を実現することはできない。
【0056】
粒状絶縁層42は、第1及び第2粒状絶縁層42a,42bとは絶縁粒子の平均径が異なる1つ以上の粒状絶縁層をさらに含むことができる。この場合、典型的には、絶縁粒子の平均径が最も小さい粒状絶縁層を最上層とする。例えば、深部に向けて絶縁粒子の平均径がより大きくなるように、粒状絶縁層の配列順を定める。
【0057】
本実施形態の例として、以下の試験を行った。まず、シリコン基板2上にスピンコート法により平均径がより大きなシリカを含有したコロイダルシリカを塗布し、それにより得られた塗膜を加熱することにより塗膜から分散媒を除去した。このようにして、平均径が0.3μmのシリカ粒子41aからなる粒状絶縁層42aを形成した。その後、CMPによりトレンチ3の外側に付着したシリカ粒子41aを除去した。次いで、シリコン基板2上にスピンコート法により平均径がより小さなシリカを含有したコロイダルシリカを塗布し、それにより得られた塗膜を加熱することにより塗膜から分散媒を除去した。このようにして、平均径が0.15μmのシリカ粒子41bからなる粒状絶縁層42bを形成した。その後、CMPによりトレンチ3の外側に付着したシリカ粒子41bを除去した。この構造に対して、窒素雰囲気中、1100℃で8時間の熱処理を施した。その結果、粒状絶縁層42にクラックを生じたが、シリコン基板2のトレンチ3の近傍に欠陥を生じることはなかった。また、本例で得られた粒状絶縁層42の表面は、第2の実施形態に係る例で得られた粒状絶縁層42の表面よりも平坦性に優れていた。
【0058】
次に、本発明の第4の実施形態について説明する。第4の実施形態は、絶縁層4に以下の構造を採用すること以外は、第1の実施形態と同様である。
【0059】
図6は、本発明の第4の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図である。図7は、図6の粒状絶縁層42を拡大して示す図である。図6に示す構造では、絶縁層4は、粒状絶縁層42で構成されている。この粒状絶縁層42は、絶縁粒子41とそれらを架橋する絶縁バインダ45とを含んでいる。すなわち、図7に示すように、絶縁粒子41及び絶縁バインダ45は、網目構造を形成している。
【0060】
第1の実施形態で説明したように、絶縁粒子41が互いに結合しておらず且つトレンチ3の側壁及び底面とも結合していない場合、トレンチ3の開口を塞がないと、製造プロセスの何れかの段階で、絶縁粒子41がトレンチ3からその外部へと拡散することがある。本実施形態では、上記の通り、絶縁粒子41同士を絶縁バインダ45を介して結合させる。そのため、トレンチ3の開口を塞がなくても、絶縁粒子41がトレンチ3から外部へと拡散するのをかなり抑制することができる。
【0061】
さらに、本実施形態では、絶縁粒子41と絶縁バインダ45とで網目構造を形成する。こうすると、粒状絶縁層42の変形が生じ易くなるため、温度変化に起因して生じる応力が緩和される。また、過剰な応力が加わった場合には、絶縁粒子41が絶縁バインダ45から剥離するか、或いは、絶縁バインダ45が切断されるため、応力が緩和される。しかも、通常、そのような剥離や切断は、粒状絶縁層42の一部でのみ生じるため、それに起因してダストを生じることは殆んどない。したがって、本実施形態でも、第1の実施形態と同様に、絶縁粒子41がトレンチ3から放出されるのを防止すること、及び、熱処理により半導体基板2にクラックなどの欠陥が発生するのを抑制することができる。
【0062】
また、本実施形態でも、第1の実施形態と同様に、粒状絶縁層42は、トレンチ3が巨大であったとしても、容易に形成することができる。例えば、まず、絶縁粒子41と絶縁バインダ45の材料と有機溶剤などの分散媒とを含有した懸濁液を準備する。絶縁バインダ45の材料としては、例えば、SOGなどを使用することができる。次いで、この懸濁液を半導体基板2のトレンチ3が形成された面に塗布する。その後、この塗膜を例えば400℃程度の熱処理に供する。これにより、塗膜から分散媒を除去するとともに、シラノールの重合を生じさせる。このようにして、トレンチ3を絶縁粒子41と絶縁バインダ45とで埋め込む。すなわち、粒状絶縁層42を得る。
【0063】
この方法では、例えば、スピンコートなどにより塗膜を形成することができる。また、この方法では、懸濁液を塗布することにより得られる塗膜の厚さと粒状絶縁層42の厚さとに大きな違いはない。さらに、比較的粒径の大きな絶縁粒子41を使用すると、絶縁粒子41の沈降が生じ易くなるため、スピンコートの際に、塗膜中の絶縁粒子41のうちトレンチ3内に位置したものがトレンチ3の外側へと排出され難くなる。そのため、トレンチ3が巨大であったとしても、十分に厚い粒状絶縁層42を容易に,例えば1回の塗布で,形成することができる。
【0064】
なお、絶縁粒子41と絶縁バインダ45とが網目構造を形成した粒状絶縁層42は、例えば、懸濁液中の絶縁粒子41に対する絶縁バインダ45の材料の割合を低く設定することにより、容易に形成することができる。
【0065】
絶縁バインダ45の材料としては、例えば、以下の化学式に示すようなシラノールを有機溶剤に溶解させてなる無機SOG及び有機SOGのようなSOGを使用することができる。なお、無機SOG及び有機SOGに使用するシラノールは、以下の化学式に示すものに限られる訳ではない。例えば、無機SOG及び有機SOGに使用するシラノールにおいて、Si原子に結合している−OH基及び−O−基の一部を−H基に置換してもよい。また、有機SOGに使用するシラノールにおいて、−CH基は−C基などの他のアルキル基に置換してもよい。さらに、有機SOGに使用するシラノールにおいて、Si原子に結合している−OH基及び−O−基の一部を、−CH基や−C基などのアルキル基に置換してもよい。
【0066】
無機SOG及び有機SOGは、以下の反応式に示すように、何れも焼成することによりシリコン酸化物を形成する。但し、有機SOGを用いて得られるシリコン酸化物には炭化水素基が残留し得る。そのため、一般に、無機SOGは、有機SOGに比べ、熱安定性に優れている。
【0067】
【化1】
Figure 2004031923
【0068】
本実施形態において、粒状絶縁層42を形成するための懸濁液における絶縁バインダ45の濃度は、例えば、20体積%乃至45体積%の範囲内とすることができる。絶縁バインダ45の濃度が低すぎると、粒状絶縁層42の全体にわたって絶縁粒子41同士を絶縁バインダ45を介して結合させることが難しくなる。また、絶縁バインダ45の濃度が高すぎると、絶縁粒子41及び絶縁バインダ45が網目構造を形成し難くなるのに加え、粒状絶縁層42自体にクラックを生じ易くなる。さらに、絶縁バインダ45の材料として例えばSOGを使用した場合、絶縁バインダ45は、高温の熱処理を行うと、5%乃至20%程度の収縮を生じる。絶縁バインダ45の一部はトレンチ3の側壁及び底面とも結合しているため、粒状絶縁層42における絶縁バインダ45の濃度が高すぎると、高温の熱処理時に、粒状絶縁層42が半導体基板2に過度の応力を与えることがある。しかも、粒状絶縁層42における絶縁バインダ45の濃度が高い場合、トレンチ3の外部に位置した絶縁粒子41及び絶縁バインダ45をCMPで完全に除去できないことがある。
【0069】
本実施形態の例として、以下の試験を行った。まず、シリコン基板2上にスピンコート法によりコロイダルシリカと無機SOGとの混合液を塗布し、それにより得られた塗膜を約120℃の熱処理に供した。ここでは、先の混合液として、無機SOGを20体積%、50体積%、80体積%の濃度で含有したものを使用した。このようにして、平均径が0.3μmのシリカ粒子41と絶縁バインダ45とからなる粒状絶縁層42を形成した。その後、CMPによりトレンチ3の外側に付着したシリカ粒子41及び絶縁バインダ45を除去した。これら構造に対して、窒素雰囲気中、1100℃で8時間の熱処理を施した。
【0070】
その結果、先の混合液として無機SOGを50体積%及び80体積%の濃度で含有したものを使用した場合、シリコン基板2のトレンチ3の近傍に欠陥を生じた。これに対し、先の混合液として無機SOGを20体積%の濃度で含有したものを使用した場合、粒状絶縁層42にクラックを生じたが、シリコン基板2のトレンチ3の近傍に欠陥を生じることはなかった。
【0071】
次に、本発明の第5の実施形態について説明する。第5の実施形態は、絶縁層4に以下の構造を採用すること以外は、第1の実施形態と同様である。
【0072】
図8は、本発明の第5の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図である。図8に示す構造では、絶縁層4は、粒状絶縁層42で構成されている。この粒状絶縁層42は、第1粒状絶縁層42aと第2粒状絶縁層42bとを含んでいる。
【0073】
第1粒状絶縁層42aは、第1絶縁粒子41aで構成されており、バインダは含有していない。他方、第2粒状絶縁層42bは、第2絶縁粒子41bと絶縁バインダ45とを含有している。
【0074】
この構造では、上記の通り、絶縁層4はバインダを含んでいない第1粒状絶縁層42aを有している。そのため、図6を参照して説明した構造に比べ、熱処理によって半導体基板2にクラックなどの欠陥が発生するのをより効果的に抑制することができる。
【0075】
また、この構造では、バインダを含んでいない第1粒状絶縁層42aの上面は、絶縁バインダ45を含有した第2粒状絶縁層42bで被覆されている。そのため、第2粒状絶縁層42bからトレンチ3の外部へと第2絶縁粒子41bが拡散しにくいのに加え、第1粒状絶縁層42aからトレンチ3の外部への第1絶縁粒子41aの拡散も生じ難い。
【0076】
本実施形態では、通常、粒状絶縁層42に対する第2粒状絶縁層42bの厚さの比は小さい。例えば、第2粒状絶縁層42bの厚さは、約1μm乃至約5μmの範囲内とすることができる。したがって、第2粒状絶縁層42b中で、絶縁粒子41bと絶縁バインダ45とは、網目構造を形成していてもよく、或いは、形成していなくてもよい。
【0077】
本実施形態において、第1絶縁粒子41aと第2絶縁粒子41bとは、材料が同一であってもよく、或いは、異なっていてもよい。
【0078】
また、本実施形態において、第1絶縁粒子41aと第2絶縁粒子41bとは、平均径が同一であってもよく、或いは、異なっていてもよい。例えば、第2絶縁粒子41bの平均径は、第1絶縁粒子41aの平均径よりも小さくてもよい。すなわち、本実施形態には、第3の実施形態に係る技術をさらに組み合わせてもよい。
【0079】
また、本実施形態において、第2粒状絶縁層42bは、絶縁粒子41bとして、平均径がより大きな絶縁粒子とより小さな絶縁粒子とを含んでいてもよい。同様に、第1粒状絶縁層42aは、絶縁粒子41aとして、平均径がより大きな絶縁粒子とより小さな絶縁粒子とを含んでいてもよい。すなわち、本実施形態には、第2の実施形態に係る技術をさらに組み合わせてもよい。
【0080】
本実施形態の例として、以下の試験を行った。まず、シリコン基板2上にスピンコート法によりコロイダルシリカを塗布し、それにより得られた塗膜を加熱することにより塗膜から分散媒を除去した。その後、CMPによりトレンチ3の外側に付着したシリカ粒子41aを除去した。このようにして、平均径が0.3μmのシリカ粒子41aからなる第1粒状絶縁層42aを形成した。次いで、シリコン基板2上にスピンコート法によりコロイダルシリカと無機SOGとの混合液を塗布し、それにより得られた塗膜を一旦約120℃の熱処理に供した。その後、CMPによりトレンチ3の外側に付着したシリカ粒子41b及び絶縁バインダ45を除去した。ここでは、第2粒状絶縁層42bの混合液として、無機SOGを20体積%、30体積%、35体積%、45体積%、50体積%の濃度で含有したものを使用した。これら構造に対して、窒素雰囲気中、1100℃で8時間の熱処理を施した。
【0081】
その結果、先の混合液として無機SOGを45体積%及び50体積%の濃度で含有したものを使用した場合、トレンチ3の外側に付着したシリカ粒子41b及び絶縁バインダ45をCMPによって完全には除去し難かった。これに対し、先の混合液として無機SOGを20体積%、30体積%、35体積%の濃度で含有したものを使用した場合、粒状絶縁層42にクラックを生じたが、シリコン基板2のトレンチ3の近傍に欠陥を生じることはなかった。また、トレンチ3の外側でシリカ粒子41b及び絶縁バインダ45が残ることもなかった。なお、トレンチ3の粒状絶縁層42による埋め込みの歩留まりは、先の混合液として無機SOGを20体積%、30体積%、35体積%、45体積%の濃度で含有したものを使用した場合、それぞれ45%、90%、90%、65%であった。
【0082】
次に、熱処理後の粒状絶縁層42を電子顕微鏡で観察した。その結果、先の混合液として無機SOGを20体積%、30体積%、35体積%で含有したものを使用した粒状絶縁層42では、シリカ粒子41と絶縁バインダ45とが網目構造を形成していることを確認できた。また、先の混合液として無機SOGを45体積%及び50体積%の濃度で含有したものを使用した粒状絶縁層42では、シリカ粒子41bと絶縁バインダ45は殆んど連続相であり、シリカ粒子41bと絶縁バインダ45とは網目構造を形成していないことを確認できた。
【0083】
以上説明した第1乃至第5の実施形態に係る技術は、互いに組み合わせることができる。そのような組み合わせの例については、以下の実施形態で説明する。
【0084】
まず、本発明の第6の実施形態について説明する。第6の実施形態は、第1及び第4の実施形態に係る技術の組み合わせに相当している。
【0085】
図9は、本発明の第6の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図である。図9に示す構造では、絶縁層4は、粒状絶縁層42とリフロー性誘電体層44とを含んでいる。粒状絶縁層42は、絶縁粒子41とそれらを架橋する絶縁バインダ45とを含んでいる。
【0086】
このような構造によると、第1及び第4の実施形態で説明した効果を得ることができる。加えて、この構造によると、リフロー性誘電体層44を形成した後に絶縁粒子41がトレンチ3の外部へと拡散するのを、より確実に防止することができる。
【0087】
次に、本発明の第7の実施形態について説明する。第7の実施形態は、第2及び第4の実施形態に係る技術の組み合わせに相当している。
【0088】
図10は、本発明の第7の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図である。図10に示す構造では、絶縁層4は、粒状絶縁層42で構成されている。粒状絶縁層42は、ほぼ均一に混合された第1絶縁粒子41a及び第2絶縁粒子41bと、それらを架橋する絶縁バインダ45とを含んでいる。このような構造によると、第2及び第4の実施形態で説明した効果を得ることができる。
【0089】
次に、本発明の第8の実施形態について説明する。第8の実施形態は、第3及び第4の実施形態に係る技術の組み合わせに相当している。
【0090】
図11は、本発明の第8の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図である。図11に示す構造では、絶縁層4は、第1粒状絶縁層42aと第2粒状絶縁層42bとを含んでいる。第1粒状絶縁層42aは、平均径がより大きな第1絶縁粒子41aと、それらを架橋する絶縁バインダ45とを含んでいる。他方、第2粒状絶縁層42bは、平均径がより小さな第2絶縁粒子41bと、それらを架橋する絶縁バインダ45とを含んでいる。このような構造によると、第3及び第4の実施形態で説明した効果を得ることができる。なお、本実施形態では、第1粒状絶縁層42aの絶縁バインダ45と、第2粒状絶縁層42bの絶縁バインダ45とは、材料が同一であってもよく、或いは、異なっていてもよい。
【0091】
次に、本発明の第9の実施形態について説明する。第9の実施形態は、第1及び第5の実施形態に係る技術の組み合わせに相当している。
【0092】
図12は、本発明の第9の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図である。図12に示す構造では、絶縁層4は、第1粒状絶縁層42aと第2粒状絶縁層42bとリフロー性誘電体層44とを含んでいる。第1粒状絶縁層42aは、絶縁粒子41aで構成されている。他方、第2粒状絶縁層42bは、絶縁粒子41bと絶縁バインダ45とを含んでいる。
【0093】
このような構造によると、第1及び第5の実施形態で説明した効果を得ることができる。また、この構造では、リフロー性誘電体層44と第1粒状絶縁層42aとの間に、絶縁粒子41bと絶縁バインダ45とを含んだ第2粒状絶縁層42bが介在している。第2粒状絶縁層42bが絶縁粒子41bと絶縁バインダ45とを含んでいる場合、第2粒状絶縁層42bが絶縁バインダ45を含んでいない場合に比べ、熱処理により溶融または軟化したリフロー性誘電体層44は第2粒状絶縁層42b中に浸透し難い。そのため、この構造では、溶融または軟化したリフロー性誘電体層44の第1粒状絶縁層42a中への浸透が抑制される。熱応力を緩和する観点では、リフロー性誘電体層44と絶縁粒子41aなどとの接触面積を可能な限り小さくすることが望ましい。したがって、この構造を採用すると、例えば、熱処理を複数回行ったとしても、半導体基板2にクラックなどの欠陥が発生するのを抑制する効果が著しく失われることがない。
【0094】
また、図12に示す構造では、リフロー性誘電体層44をキャップ絶縁層9で被覆している。キャップ絶縁層9は、リフロー性誘電体層44よりも、融点または軟化点が高い。典型的には、キャップ絶縁層9の融点または軟化点は、粒状絶縁層42を形成した後に行う熱処理の最高温度よりも高い。
【0095】
この構造では、リフロー性誘電体層44は、バリア絶縁層43とキャップ絶縁層9とに囲まれている。そのため、リフロー性誘電体層44中の元素が半導体基板2などの中へと拡散するのを抑制することができる。
【0096】
キャップ絶縁層9の材料は、融点または軟化点が先の条件を満足するものであれば特に制限はない。キャップ絶縁層9の材料としては、例えば、シリコン酸化物のような酸化物、シリコン窒化物のような窒化物、及びそれらの混合物などを挙げることができる。
【0097】
なお、図12に示す構造では、バリア絶縁層43はキャップ絶縁層9とほぼ同じ形状にパターニングされている。このような構造は、例えば、キャップ絶縁層9のパターニングするためのエッチングの際に、バリア絶縁層43も同時にエッチングするか、或いは、キャップ絶縁層9をマスクとして用いたエッチングを行うことにより得ることができる。
【0098】
第6乃至第9の実施形態は第1乃至第3の実施形態に係る技術の少なくとも1つと第4または第5の実施形態に係る技術との組み合わせに相当しているが、第1乃至第5の実施形態に係る技術にはさらに他の組み合わせがある。例えば、第1の実施形態に係る技術と第2または第3の実施形態に係る技術とを組み合わせてもよい。また、図12に示す構造においてキャップ絶縁層9及びリフロー性誘電体層45の少なくとも一方を省略してもよい。さらに、第9の実施形態で説明したキャップ絶縁層9は、他の実施形態に係る半導体装置で使用してもよい。
【0099】
また、第1乃至第9の実施形態において図1に示す半導体装置に適用したトレンチ分離技術は、他の構造の半導体装置にも適用することができる。例えば、先のトレンチ分離技術は、図1に示したのとは異なる構造のMOSFETを備えた半導体装置に適用してもよい。或いは、先のトレンチ分離技術は、例えば、バイポーラトランジスタを備えた半導体装置などに適用することもできる。
【0100】
【発明の効果】
以上説明したように、本発明によると、トレンチを絶縁体で埋め込んでなる分離領域が巨大である場合であっても、熱処理の際に基板に欠陥が発生し難く、容易に製造可能な半導体装置が提供される。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体装置を概略的に示す断面図。
【図2】図1の半導体装置の半導体基板を概略的に示す平面図。
【図3】本発明の第1の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図。
【図4】本発明の第2の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図。
【図5】本発明の第3の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図。
【図6】本発明の第4の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図。
【図7】図6の粒状絶縁層を拡大して示す図。
【図8】本発明の第5の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図。
【図9】本発明の第6の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図。
【図10】本発明の第7の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図。
【図11】本発明の第8の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図。
【図12】本発明の第9の実施形態に係る半導体装置に採用可能な構造の一例を概略的に示す断面図。
【符号の説明】
1…半導体装置、2…半導体基板、2a…素子領域、2b…素子分離領域、3…トレンチ、4…絶縁層、5…ソース電極、6…ドレイン電極、7…ゲート絶縁膜、8…ゲート電極、9…キャップ絶縁層、21…第1半導体層、22…第2半導体層、23…高濃度ドレイン領域、25…不純物拡散領域、26…不純物拡散領域、27…ベース領域、28…ソース領域、41…絶縁粒子、41a…第1絶縁粒子、41b…第2絶縁粒子、42…粒状絶縁層、42a…第1粒状絶縁層、42b…第2粒状絶縁層、44…リフロー性誘電体層、45…絶縁バインダ。

Claims (22)

  1. トレンチを有する半導体基板と、
    前記トレンチの少なくとも下部を埋め込み且つ絶縁粒子を備えた粒状絶縁層と、
    前記粒状絶縁層の上面を被覆したリフロー性誘電体層とを具備し、
    前記絶縁粒子は前記リフロー性誘電体層の融点または軟化点で安定であることを特徴とする半導体装置。
  2. 前記リフロー性誘電体層は不純物をドープしたケイ酸塩ガラスを含有したことを特徴とする請求項1に記載の半導体装置。
  3. 前記リフロー性誘電体層を被覆し且つ前記リフロー性誘電体層の前記融点または前記軟化点よりも高い融点または軟化点を有するキャップ絶縁層をさらに具備したことを特徴とする請求項1に記載の半導体装置。
  4. 前記粒状絶縁層は絶縁バインダをさらに具備したことを特徴とする請求項1に記載の半導体装置。
  5. 前記粒状絶縁層の上面は前記半導体基板の上面よりも低いことを特徴とする請求項1に記載の半導体装置。
  6. 前記絶縁粒子の平均径は100nm乃至500nmの範囲内または100nm乃至前記トレンチの開口幅の半分の範囲内にあることを特徴とする請求項1に記載の半導体装置。
  7. トレンチを有する半導体基板と、
    前記トレンチの少なくとも下部を埋め込み且つ第1及び第2絶縁粒子を備えた粒状絶縁層とを具備し、
    前記第2絶縁粒子の平均径は前記第1粒子の平均径よりも小さいことを特徴とする半導体装置。
  8. 前記第1絶縁粒子は第1粒状絶縁層を形成し、前記第2絶縁粒子は前記第1絶縁層の上面を被覆した第2粒状絶縁層を形成したことを特徴とする請求項7に記載の半導体装置。
  9. 前記第1及び第2絶縁粒子は混合されたことを特徴とする請求項7に記載の半導体装置。
  10. 前記粒状絶縁層の上面を被覆したリフロー性誘電体層をさらに具備し、前記第1及び第2絶縁粒子は前記リフロー性誘電体層の融点または軟化点で安定であることを特徴とする請求項7に記載の半導体装置。
  11. 前記リフロー性誘電体層の上面を被覆し且つ前記リフロー性誘電体層の前記融点または前記軟化点よりも高い融点または軟化点を有するキャップ絶縁層をさらに具備したことを特徴とする請求項10に記載の半導体装置。
  12. 前記粒状絶縁層は絶縁バインダをさらに具備したことを特徴とする請求項7に記載の半導体装置。
  13. 前記絶縁粒子の平均径は100nm乃至500nmの範囲内または100nm乃至前記トレンチの開口幅の半分の範囲内にあることを特徴とする請求項7に記載の半導体装置。
  14. トレンチを有する半導体基板と、
    前記トレンチの少なくとも下部を埋め込み且つ絶縁粒子及び前記絶縁粒子を相互に結合した絶縁バインダを備えた粒状絶縁層とを具備し、
    前記絶縁粒子及び前記絶縁バインダは網状構造を形成していることを特徴とする半導体装置。
  15. 前記粒状絶縁層の上面を被覆したリフロー性誘電体層をさらに具備し、前記絶縁粒子は前記リフロー性誘電体層の融点または軟化点で安定であることを特徴とする請求項14に記載の半導体装置。
  16. 前記リフロー性誘電体層の上面を被覆し且つ前記リフロー性誘電体層の前記融点または前記軟化点よりも高い融点または軟化点を有するキャップ絶縁層をさらに具備したことを特徴とする請求項15に記載の半導体装置。
  17. 前記絶縁粒子の平均径は100nm乃至500nmの範囲内または100nm乃至前記トレンチの開口幅の半分の範囲内にあることを特徴とする請求項14に記載の半導体装置。
  18. トレンチを有する半導体基板と、
    前記トレンチの少なくとも下部を埋め込み且つ第1及び第2粒状絶縁層を含んだ粒状絶縁層とを具備し、
    前記第1粒状絶縁層は第1絶縁粒子をバインダなしで具備し、前記第2粒状絶縁層は前記第1粒状絶縁層の上面を被覆するとともに第2絶縁粒子と絶縁バインダとを具備していることを特徴とする半導体装置。
  19. 前記第2粒状絶縁層の上面を被覆したリフロー性誘電体層をさらに具備し、前記第1及び第2絶縁粒子は前記リフロー性誘電体層の融点または軟化点で安定であることを特徴とする請求項18に記載の半導体装置。
  20. 前記リフロー性誘電体層の上面を被覆し且つ前記リフロー性誘電体層の前記融点または前記軟化点よりも高い融点または軟化点を有するキャップ絶縁層をさらに具備したことを特徴とする請求項19に記載の半導体装置。
  21. 前記第1及び第2絶縁粒子の平均径は100nm乃至500nmの範囲内または100nm乃至前記トレンチの開口幅の半分の範囲内にあることを特徴とする請求項18に記載の半導体装置。
  22. 前記トレンチの側壁及び底面上にバリア絶縁層をさらに具備したことを特徴とする請求項1、請求項7、請求項14及び請求項18の何れか1項に記載の半導体装置。
JP2003114566A 2002-04-30 2003-04-18 半導体装置 Expired - Fee Related JP3947127B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003114566A JP3947127B2 (ja) 2002-04-30 2003-04-18 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002127841 2002-04-30
JP2003114566A JP3947127B2 (ja) 2002-04-30 2003-04-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2004031923A true JP2004031923A (ja) 2004-01-29
JP3947127B2 JP3947127B2 (ja) 2007-07-18

Family

ID=31189955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003114566A Expired - Fee Related JP3947127B2 (ja) 2002-04-30 2003-04-18 半導体装置

Country Status (1)

Country Link
JP (1) JP3947127B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114853A (ja) * 2004-10-18 2006-04-27 Toshiba Corp 半導体装置及びその製造方法
JP2006156989A (ja) * 2004-11-05 2006-06-15 Toshiba Corp 半導体装置及びその製造方法
JP2007134492A (ja) * 2005-11-10 2007-05-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7439605B2 (en) 2005-03-04 2008-10-21 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
KR20100130165A (ko) * 2009-06-02 2010-12-10 유겐가이샤 나프라 전자 디바이스, 도전성 조성물, 금속 충전 장치, 및 전자 디바이스의 제조방법
JP2011071292A (ja) * 2009-09-25 2011-04-07 Asahi Kasei E-Materials Corp エアギャップ構造体及びエアギャップ形成方法
JP2011192662A (ja) * 2010-03-03 2011-09-29 Napura:Kk 電子デバイス用基板及び電子デバイス
WO2012086805A1 (ja) * 2010-12-24 2012-06-28 旭化成イーマテリアルズ株式会社 絶縁構造体及びその製造方法
EP2743937A1 (en) 2012-11-26 2014-06-18 Napra Co., Ltd. Insulating paste, electronic device and method for forming insulator
JP5575309B1 (ja) * 2013-08-05 2014-08-20 有限会社 ナプラ 集積回路装置
JP2015050375A (ja) * 2013-09-03 2015-03-16 株式会社東芝 半導体装置の製造方法
US9230860B2 (en) 2011-09-27 2016-01-05 Napra Co., Ltd. Semiconductor substrate, electronic device and method for manufacturing the same
CN113539789A (zh) * 2020-04-22 2021-10-22 X-Fab德州公司 用于制造碳化硅器件的方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114853A (ja) * 2004-10-18 2006-04-27 Toshiba Corp 半導体装置及びその製造方法
JP2006156989A (ja) * 2004-11-05 2006-06-15 Toshiba Corp 半導体装置及びその製造方法
US7439605B2 (en) 2005-03-04 2008-10-21 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2007134492A (ja) * 2005-11-10 2007-05-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR101660673B1 (ko) 2009-06-02 2016-09-27 유겐가이샤 나프라 전극 재료
KR20160018646A (ko) * 2009-06-02 2016-02-17 유겐가이샤 나프라 도전성 조성물
KR101660536B1 (ko) 2009-06-02 2016-09-27 유겐가이샤 나프라 전자 디바이스 및 전자 디바이스의 제조방법
KR20100130165A (ko) * 2009-06-02 2010-12-10 유겐가이샤 나프라 전자 디바이스, 도전성 조성물, 금속 충전 장치, 및 전자 디바이스의 제조방법
US8415784B2 (en) 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method
US8759211B2 (en) 2009-06-02 2014-06-24 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method
JP2011071292A (ja) * 2009-09-25 2011-04-07 Asahi Kasei E-Materials Corp エアギャップ構造体及びエアギャップ形成方法
JP2011192662A (ja) * 2010-03-03 2011-09-29 Napura:Kk 電子デバイス用基板及び電子デバイス
WO2012086805A1 (ja) * 2010-12-24 2012-06-28 旭化成イーマテリアルズ株式会社 絶縁構造体及びその製造方法
US9230860B2 (en) 2011-09-27 2016-01-05 Napra Co., Ltd. Semiconductor substrate, electronic device and method for manufacturing the same
US9460965B2 (en) 2011-09-27 2016-10-04 Napra Co., Ltd. Semiconductor substrate, eletronic device and method for manufacturing the same
EP2743937A1 (en) 2012-11-26 2014-06-18 Napra Co., Ltd. Insulating paste, electronic device and method for forming insulator
US9691519B2 (en) 2012-11-26 2017-06-27 Napra Co., Ltd. Insulating paste, electronic device and method for forming insulator
JP5575309B1 (ja) * 2013-08-05 2014-08-20 有限会社 ナプラ 集積回路装置
JP2015050375A (ja) * 2013-09-03 2015-03-16 株式会社東芝 半導体装置の製造方法
CN113539789A (zh) * 2020-04-22 2021-10-22 X-Fab德州公司 用于制造碳化硅器件的方法

Also Published As

Publication number Publication date
JP3947127B2 (ja) 2007-07-18

Similar Documents

Publication Publication Date Title
US9865691B2 (en) Poly sandwich for deep trench fill
US7602048B2 (en) Semiconductor device and semiconductor wafer having a multi-layered insulation film
JP3947127B2 (ja) 半導体装置
JP2006156471A (ja) 半導体装置および半導体装置の製造方法
JP2008041901A (ja) 半導体装置及びその製造方法
TWI385726B (zh) 半導體結構以及其製造方法
US8829642B2 (en) Semiconductor device and method for manufacturing the same
US7262477B2 (en) Semiconductor device
US20040016962A1 (en) Semiconductor device
CN109427808B (zh) 半导体存储元件及其制造方法
KR20060130791A (ko) 다공성 스핀 온 글래스 조성물, 이의 제조 방법 및 이를이용한 다공성 실리콘 산화막 제조 방법
KR100505447B1 (ko) 유동성 절연막의 치밀도를 향상시킨 반도체 소자의 제조방법
TW201913950A (zh) 半導體記憶元件及其製造方法
KR100527544B1 (ko) 소자 분리막 형성 방법
KR100275732B1 (ko) 어닐링을 이용한 트랜치형 소자분리막 형성방법
JP2006013017A (ja) 絶縁ゲート型半導体装置の製造方法
CN113675138A (zh) 制造半导体器件的方法
TW200845390A (en) Semiconductor structure including stepped source/drain region
KR100875346B1 (ko) 셀로우 트렌치 소자분리막의 제조방법
WO2011138906A1 (ja) 半導体装置の製造方法
KR100439933B1 (ko) 산화막의 선택적 식각을 이용한 반도체 소자의 분리영역제조방법
KR100744665B1 (ko) 반도체 소자의 컨택홀 형성방법
KR100680953B1 (ko) 반도체 소자의 도전 플러그 형성방법
CN116344448A (zh) 半导体器件的制作方法以及半导体器件
US20070215875A1 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Written amendment

Effective date: 20070117

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Effective date: 20070221

Free format text: JAPANESE INTERMEDIATE CODE: A523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070412

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20110420

LAPS Cancellation because of no payment of annual fees