JP2004031487A

JP2004031487A - 静電吸着装置及びこれを用いた真空処理装置

Info

Publication number: JP2004031487A
Application number: JP2002182792A
Authority: JP
Inventors: Ko Fuwa; 不破　耕; Ken Maehira; 前平　謙
Original assignee: Ulvac Inc
Current assignee: Ulvac Inc
Priority date: 2002-06-24
Filing date: 2002-06-24
Publication date: 2004-01-29
Anticipated expiration: 2022-06-24
Also published as: JP4030360B2

Abstract

【課題】基板上のデバイスパターン等の処理対象領域に対して影響を与えることなく、しかも効果的な吸着力を発揮しうる静電吸着装置及びこれを用いた真空処理装置を提供する。
【解決手段】本発明の静電チャックの静電チャックプレート５は、基板１０のデバイスパターンに対応するデバイス領域５１と、基板１０のデバイスパターン１２が形成されていない領域に対応する非デバイス領域５２とに分けられる。静電チャックプレート５のデバイス領域５１と非デバイス領域５２とにおける吸着電極６、７の粗密構造が異なり、これによりデバイス領域５１における電場勾配が、非デバイス領域５２における電場勾配より小さくなるように構成されている。
【選択図】　図４

Description

【０００１】
【発明の属する技術分野】
本発明は、基板に対して成膜等の処理を行う装置において基板を静電気力で吸着保持する静電吸着装置に関し、特に絶縁性の基板を吸着保持する静電吸着装置に関する。
【０００２】
【従来の技術】
一般に、半導体プロセスでは、例えば基板に対して温度制御を行う手段として、静電吸着装置（静電チャック）が用いられている。
【０００３】
近年、シリコンウェハ等の半導体基板のみならず、絶縁性基板を吸着する静電吸着装置が案出されている。
このような静電吸着装置の場合、基板の吸着力は、微細なパターンによる吸着電極を形成してグラディエント力を強くすることができるが、グラディエント力を強くするには電場勾配を大きくする必要がある。
【０００４】
【発明が解決しようとする課題】
しかしながら、このようにデバイスパターンが形成されていない絶縁性基板、たとえば素ガラスでは、電場を大きくすることに支障はないが、微細なＭＯＳなどのデバイスパターンが形成された基板に対しては、電場勾配を必要以上に高くするとゲートの絶縁破壊やゲートの電圧しきい値が変わるなどの問題を生じることがわかってきた。
【０００５】
その一方、電場を弱くすると絶縁破壊等は回避できても、肝心の吸着力が弱くなり実用に供せないという問題を生じてしまう。
【０００６】
本発明は、基板上のデバイスパターン等の処理対象領域に対して影響を与えることなく、しかも効果的な吸着力を発揮しうる静電吸着装置及びこれを用いた真空処理装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するためになされた請求項１記載の発明は、誘電体中に吸着電極が設けられた装置本体を有する静電吸着装置であって、前記吸着電極が、前記装置本体の所定の吸着領域において、吸着対象物の構成に応じて粗密構造が異なるように構成されているものである。
請求項２記載の発明は、請求項１において、前記装置本体の吸着領域が、前記吸着対象物のデバイスパターンが形成された領域に対応するデバイス領域と、前記吸着対象物のデバイスパターンが形成されていない領域に対応する非デバイス領域とを有し、前記吸着電極が、前記デバイス領域と前記非デバイス領域とにおける粗密構造が異なるように構成されているものである。
請求項３記載の発明は、請求項２において、前記吸着電極の前記デバイス領域における電場勾配が、前記非デバイス領域における電場勾配より小さくなるように構成されているものである。
請求項４記載の発明は、請求項３において、前記吸着電極の前記デバイス領域における電極部の幅が前記非デバイス領域における電極部の幅より大きいものである。
請求項５記載の発明は、請求項３又は請求項４のいずれかにおいて、前記吸着電極のデバイス領域における電極部の間隔が前記非デバイス領域における電極部の間隔より大きいものである。
請求項６記載の発明は、請求項２において、前記デバイス領域に吸着電極が設けられていないものである。
請求項７記載の発明は、真空槽と、前記真空槽内に設けられた請求項１乃至請求項６のいずれかに記載の静電吸着装置とを備え、前記静電吸着装置によって吸着される処理対象物に対して所定の処理を行うように構成されている真空処理装置である。
【０００８】
本発明においては、吸着電極が、装置本体の所定の吸着領域（例えばデバイス領域と非デバイス領域）において、吸着対象物の構成に応じて粗密構造が異なるように構成されていることから、吸着対象物に形成された種々のデバイスパターンに応じて電場勾配を変化させることができ、これにより静電吸着時におけるデバイスパターンに対する影響を最小限に抑えることができる。
【０００９】
そして、例えば、吸着電極のデバイス領域における電場勾配が、非デバイス領域における電場勾配より小さくなるように構成すれば、必要な吸着力を確保する一方で、吸着対象物のデバイスパターンへの影響を最小限に抑えることができる。
【００１０】
本発明の場合、吸着電極のデバイス領域における電極部の幅が非デバイス領域における電極部の幅より大きくなるようにすること、又は吸着電極のデバイス領域における電極部の間隔が非デバイス領域における電極部の間隔より大きくなるようにすれば、容易に吸着電極を吸着対象物の構成に応じて粗密構造が異なるように構成することができる。
【００１１】
さらに、本発明において、デバイス領域に吸着電極を設けないようにすれば、吸着対象物のデバイスパターンに対して吸着時に全く影響を与えない静電吸着装置を得ることができる。
【００１２】
このように、本発明によれば、デバイスパターン等の処理対象領域に対して影響を与えることなく、しかも効果的な吸着力を発揮して円滑な処理を行うことが可能な真空処理装置を提供することができる。
【００１３】
【発明の実施の形態】
以下、本発明に係る静電吸着装置の実施の形態を図面を参照して詳細に説明する。
図１は、本発明に係る真空処理装置の一実施の形態の概略構成を示す図である。
図１に示すように、本実施の形態の真空処理装置１は、図示しない真空排気系に接続された真空処理槽２を有している。
【００１４】
真空処理槽２内の下部には、サセプタ３が設けられており、このサセプタ３の上部には、後述する基板（吸着対象物）１０を吸着保持する静電チャック（静電吸着装置）４が固定されている。
【００１５】
静電チャック４は、誘電体である例えばセラミックス材料を用いて所定形状に形成された静電チャックプレート（装置本体）５を有し、この静電チャックプレート５の内部には、後述する一対の双極型の吸着電極６、７が設けられている。
【００１６】
ここで、吸着電極６、７は、真空処理槽２の外部に配設された静電チャック電源８の図示しない接続端子に接続されている。
【００１７】
図２は、本実施の形態の静電チャックと吸着する基板の要部構成を示す斜視図、図３は、同静電チャックの要部構成を示す平面図、図４は、同静電チャックの電極の構成を示す概略図である。
【００１８】
図５（ａ）は、同静電チャックの非デバイス領域における電極部の寸法関係を示す説明図で、図４の一点鎖線で示す部分Ａを拡大して示す図、図５（ｂ）は、同静電チャックのデバイス領域における電極部の寸法関係を示す説明図である。
【００１９】
図２に示すように、本実施の形態の静電チャック４は、例えばガラス基板１１上に複数のデバイスパターン（処理対象領域）１２が形成された基板１０を吸着するためのもので、この静電チャックプレート５は、基板１０と同一形状で基板１０より若干大きく形成されている。
【００２０】
図２及び図３に示すように、静電チャック４の静電チャックプレート５は、基板１０のデバイスパターン１２に対応する領域（以下「デバイス領域」という。）５１と、基板１０のデバイスパターン１２が形成されていない領域に対応する領域（以下「非デバイス領域」という。）５２とに分けられる。
【００２１】
そして、図４に示すように、本実施の形態においては、静電チャックプレート５のデバイス領域５１と非デバイス領域５２とにおける吸着電極６、７の粗密構造が異なり、これによりデバイス領域５１における電場勾配が、非デバイス領域５２における電場勾配より小さくなるように構成されている。
【００２２】
この場合、各吸着電極６、７は、それぞれデバイス領域５１と非デバイス領域５２において接続されており、デバイス領域５１における吸着電極６、７の電極部６１、７１の幅Ｗが非デバイス領域５２における電極部６２、７２の幅ｗより大きくなるように形成されている。
【００２３】
本発明の場合、デバイス領域５１における吸着電極６、７の電極部６１、７１の幅Ｗは特に限定されるものではないが、基板１０のデバイスパターン１２に対する影響を回避する観点からは、２ｍｍ以上にすることが好ましく、より好ましくは、後述する吸着電極６、７の電極部６１、７１の間隔Ｄだけ離間させて、デバイス領域５１の面積の１／２程度となるように大きさを定めるとよい。
【００２４】
また、非デバイス領域５２における吸着電極６、７の電極部６２、７２の幅ｗも特に限定されるものではないが、吸着力を確保する観点からは、１ｍｍ以下にすることが好ましく、より好ましくは、０．１〜０．５ｍｍである。
【００２５】
一方、デバイス領域５１における吸着電極６、７の電極部６１、７１の形状は特に限定されるものではないが、図４に示す例のように矩形形状に形成すると、デバイス領域５１の面積に対応させて製作しやすいというメリットがある。
【００２６】
一方、非デバイス領域５２における吸着電極６、７の電極部６２、７２の形状は特に限定されるものではないが、図４に示す例のように入れ子形状に形成すると、より大きな吸着力を確保できるというメリットがある。
【００２７】
また、本実施の形態においては、デバイス領域５１における吸着電極６、７の電極部６１、７１の間隔Ｄが非デバイス領域５２における電極部の間隔ｄより大きくなるように形成されている。
【００２８】
本発明の場合、吸着電極６、７のデバイス領域５１における電極部６１、７１の間隔Ｄは特に限定されるものではないが、基板１０のデバイスパターン１２に対する影響を回避する観点からは、１ｍｍより大きくすることが好ましく、より好ましくは、１〜３ｍｍである。
【００２９】
一方、非デバイス領域５２における吸着電極６、７の電極部６２、７２の間隔ｄも特に限定されるものではないが、吸着力を確保する観点からは、１ｍｍ以下にすることが好ましく、より好ましくは、０．１〜０．３ｍｍである。
【００３０】
さらに、吸着電極６、７の総面積についても特に限定されるものではないが、吸着力を確保する観点からは、基板１０のデバイスパターン１２の総面積の７０％以上にすることが好ましい。
【００３１】
なお、通常の場合、吸着電極６、７の表面には保護層が形成される。この場合、保護層の厚さについては特に限定されるものではないが、吸着力を確保する観点からは、５００μｍ以下にすることが好ましく、より好ましくは、５〜１００μｍである。
【００３２】
以上述べたように本実施の形態によれば、吸着電極６、７のデバイス領域５１における電極部６１、７１の幅Ｗが非デバイス領域５２における電極部６２、７２の幅ｗより大きく、かつ、吸着電極６、７のデバイス領域５１における電極部６１、７１の間隔Ｄが非デバイス領域５２における電極部６２、７２の間隔ｄより大きくなるように構成され、これにより吸着電極６、７のデバイス領域５１における電場勾配が、非デバイス領域５２における電場勾配より小さくなるため、静電吸着時に必要な吸着力を確保する一方で、基板のデバイスパターンへの影響を最小限に抑えることができる。
【００３３】
そして、本実施の形態によれば、基板１０に形成されたデバイスパターン１２に対して影響を与えることなく、しかも効果的な吸着力を発揮して円滑な処理を行うことが可能な真空処理装置を提供することができる。
【００３４】
図６は、本発明の他の実施の形態における電極の構成を示す平面図であり、以下上記実施の形態と対応する部分については同一の符号を付しその詳細な説明を省略する。
【００３５】
図６に示すように、本実施の形態の場合は、静電チャック４のデバイス領域５１において、吸着電極６、７の電極部６１Ａ、７１Ａを入れ子形状に形成したものである。
【００３６】
本実施の形態の場合、デバイス領域５１における吸着電極６、７の電極部６１Ａ、７１Ａの幅Ｗ及び間隔Ｄについては上記実施の形態と同一の条件である。
【００３７】
また、非デバイス領域５２における吸着電極６、７の電極部６２、７２の幅ｗ及び間隔ｄについても上記実施の形態と同一の条件である。
【００３８】
このような構成を有する本実施の形態によれば、吸着電極６、７の電極部６１Ａ、７１Ａが入れ子形状に形成されているので、正負の吸着電極６、７の存在に起因する吸着力の差あるいは残留吸着力の差を平均化することができるというメリットがある。その他の構成及び作用効果については上述の実施の形態と同一であるのでその詳細な説明を省略する。
【００３９】
図７は、本発明のさらに他の実施の形態における電極の構成を示す平面図であり、以下上記実施の形態と対応する部分については同一の符号を付しその詳細な説明を省略する。
【００４０】
図７に示すように、本実施の形態においては、デバイス領域５１において吸着電極６、７を設けないようにしたものである。すなわち、本実施の形態の場合は、デバイス領域５１には誘電体のみが存在することになる。
【００４１】
この場合、非デバイス領域５２における吸着電極６、７の電極部６２、７２の幅ｗ及び間隔ｄについては上記実施の形態と同一の条件である。
【００４２】
このような構成を有する本実施の形態によれば、基板１０のデバイスパターン１２に対して吸着時に全く影響を与えない静電吸着装置を得ることができる。その他の構成及び作用効果については上述の実施の形態と同一であるのでその詳細な説明を省略する。
【００４３】
なお、本発明は上述の実施の形態に限られることなく、種々の変更を行うことができる。
例えば、上述の実施の形態においては、各吸着電極の電極部を、それぞれデバイス領域と非デバイス領域において接続するようにしたが、本発明はこれに限られず、デバイス領域と非デバイス領域において各吸着電極の電極部に対して独立して電圧を印加するように構成することも可能である。
ただし、より簡素な構成とするためには、各吸着電極の電極部を、それぞれデバイス領域と非デバイス領域において直列に接続することが好ましい。
【００４４】
さらに、本発明は、種々のデバイスパターンが形成された基板に対して適用することができ、また、基板の種類も種々の基板に適用することができる。
【００４５】
さらにまた、本発明は、スパッタリング装置、ＣＶＤ装置をはじめとして種々の真空処理装置に適用することができるものである。
【００４６】
【実施例】
以下、本発明の実施例を比較例とともに詳細に説明する。
本発明者らは、大きさ１５ｃｍ×２０ｃｍで、厚さ０．０７５ｃｍの高純度石英ガラスを用い、▲１▼素ガラス板（そのままの状態のガラス板）、▲２▼前記素ガラス板の全面に、厚さ１０００オングストロームのＩＴＯ膜を形成したもの、▲３▼前記素ガラス板に液晶プロジェクター用デバイスと同等のパターンを形成したもの（図１参照）、に対して吸着力の測定を行い以下の結果を得た。
【００４７】
なお、デバイスの大きさは１８ｍｍ×２４ｍｍで基板内に均等に２５個配置されている。この場合、基板▲２▼、▲３▼の静電吸着面は、非成膜面すなわち素ガラス側を吸着面とした。
【００４８】
静電チャックとして、電極幅０．２５ｍｍ、電極間隔０．２５ｍｍ、誘電層２５μｍのポリイミドを用い、Ｖｅｓｃ＝±２ｋＶの電圧を印加したところ、以下の吸着力が得られた。
【００４９】
【表１】

【００５０】
表１に示すように、結果は素ガラスである基板▲１▼の吸着力が一番強く、次いでデバイスパターンを形成した基板▲３▼の順、そして、全面にＩＴＯ膜が形成された基板▲２▼が一番弱いことがわかった。
【００５１】
この理由は、ＩＴＯ膜付きの基板▲２▼では、ＩＴＯ膜と吸着電極との間でコンデンサーが作られ、均一な電場が形成されるためにグラディエント力（ｆ∝ｇｒａｄＥ^２）が作用しなくなるためと考えられる。
【００５２】
また、基板▲２▼において２．４ｇｆ／ｃｍ^２の吸着力が得られているのは、コンデンサー電極間のクーロン力が働いているためだと思われる。
【００５３】
一方、デバイス基板である基板▲３▼では、デバイス部分では基板▲２▼（ＩＴＯ基板）と同様にグラディエント力が作用しない（コンデンサーが形成され、電極間のクーロン力が作用する）が、デバイスパターンとデバイスパターンの間は素ガラスとなっており、この部分ではグラディエント力が作用しているために、８．１ｇｆ／ｃｍ^２の吸着力が得られているものと考えられる。
【００５４】
上記試験の後、基板▲３▼のデバイス特性を調べたところ、静電吸着装置と接した部分は８０％（２５個中２０個）のデバイスがゲートの絶縁破壊を起こしていた。また、残り３個はゲートのしきい電圧が高くなっていた。これは、グラディエント力を発現させるための電場が強すぎるためであると考えられる。
【００５５】
静電吸着とデバイス破壊の関係をさらに詳しく調べる目的で、従来の半導体基板用静電吸着装置で吸着力を測定した。
【００５６】
この場合、静電チャックの構造は、電極幅は８ｍｍ、電極間隔は２ｍｍ、誘電層は厚さ２００μｍのポリイミドを用いた。上記同様に印加電圧Ｖｅｓｃ＝±２ｋＶの条件で吸着力を測定した。その結果を表２に示す。
【００５７】
【表２】

【００５８】
また、このときは基板▲３▼について絶縁破壊の有無を調べたが、デバイス全てが正常で、劣化のないことが確認できた。しかしながら、吸着力は１．２ｇｆ／ｃｍ^２と弱く、実用上の問題がある。
【００５９】
＜実施例１＞
デバイス破壊を起こさず、なおかつ実用的な吸着力を発現する静電吸着装置と得る目的で、図４に示す電極構造のものを製作して評価した。
すなわち、デバイス領域における吸着電極の幅を大きくして、デバイス内の金属部との間でコンデンサーを形成させ、その部分のクーロン力で吸着させる。
【００６０】
さらに、デバイス領域とデバイス領域との間の素ガラス部（非デバイス領域）では、吸着電極を細密化してグラディエント力を向上させる構造とした。
【００６１】
具体的には、デバイス領域において大きさ２５ｍｍ×７．５ｍｍの正負双極の吸着電極を形成し、両者の間隔を１ｍｍとした。この場合には、正負の吸着電極の面積が等しいこと、さらに電極面積の和がデバイスの面積を超えない範囲でなるべく大きくなるようにすることが重要となる。
【００６２】
一方、非デバイス領域では、正負双極の吸着電極の幅をそれぞれ０．５ｍｍとし、また吸着電極の間隔を０．５ｍｍとした。
【００６３】
そして、上記同様に印加電圧Ｖｅｓｃ＝±２ｋＶの条件で吸着力を測定した。その結果を表３に示す。
【００６４】
【表３】

【００６５】
表３に示すように、本実施例においては、１３．１ｇｆ／ｃｍ^２と実用上必要とされる１０ｇｆ／ｃｍ^２を上回る吸着力が得られた。
【００６６】
さらに、絶縁破壊については、デバイスはすべて異常のないことが確認され、この構造の有効性が実証された。
【００６７】
＜実施例２＞
図７に示すように、デバイス領域に吸着電極を配置せず、非デバイス領域にのみ、上記同様の幅０．５ｍｍ、間隔０．５ｍｍの正負双極の吸着電極を形成し、同様の評価を行った。その結果を表３に示す。
【００６８】
本実施例の場合、Ｖｅｓｃ＝±２ｋＶでは９．２ｇｆ／ｃｍ^２となったが、Ｖｅｓｃ＝±２．５ｋＶでは１２．８ｇｆ／ｃｍ^２と実施例１と遜色のない吸着力が得られた。
【００６９】
しかも、本実施例においては、デバイス領域に吸着電極が存在しないので、デバイスに対して電場の影響を及ぼすことがない。実際の検査結果でも、デバイスに絶縁破壊は生じていなかった。
【００７０】
【発明の効果】
以上述べたように、本発明によれば、静電吸着時に必要な吸着力を確保する一方で、基板のデバイスパターン等の処理対象領域への影響を最小限に抑えることができる。
【図面の簡単な説明】
【図１】本発明に係る真空処理装置の一実施の形態の概略構成図
【図２】同実施の形態の静電チャックと吸着する基板の要部構成を示す斜視図
【図３】同静電チャックの要部構成を示す平面図
【図４】同静電チャックの電極の構成を示す概略図
【図５】（ａ）：同静電チャックの非デバイス領域における電極部の寸法関係を示す説明図で、図４の一点鎖線で示す部分Ａの拡大図
（ｂ）：同静電チャックのデバイス領域における電極部の寸法関係を示す説明図
【図６】本発明の他の実施の形態における電極の構成を示す平面図
【図７】本発明のさらに他の実施の形態における電極の構成を示す平面図
【符号の説明】
１…真空処理装置　２…真空槽　４…静電チャック（静電吸着装置）　５…静電チャックプレート（装置本体）　６、７…吸着電極　６１、７１…デバイス領域の電極部　６２、７２…非デバイス領域の電極部

Claims

誘電体中に吸着電極が設けられた装置本体を有する静電吸着装置であって、
前記吸着電極が、前記装置本体の所定の吸着領域において、吸着対象物の構成に応じて粗密構造が異なるように構成されている静電吸着装置。
請求項１において、前記装置本体の吸着領域が、前記吸着対象物のデバイスパターンが形成された領域に対応するデバイス領域と、前記吸着対象物のデバイスパターンが形成されていない領域に対応する非デバイス領域とを有し、前記吸着電極が、前記デバイス領域と前記非デバイス領域とにおける粗密構造が異なるように構成されている静電吸着装置。
請求項２において、前記吸着電極の前記デバイス領域における電場勾配が、前記非デバイス領域における電場勾配より小さくなるように構成されている静電吸着装置。
請求項３において、前記吸着電極の前記デバイス領域における電極部の幅が前記非デバイス領域における電極部の幅より大きい静電吸着装置。
請求項３又は請求項４のいずれかにおいて、前記吸着電極のデバイス領域における電極部の間隔が前記非デバイス領域における電極部の間隔より大きい静電吸着装置。
請求項２において、前記デバイス領域に吸着電極が設けられていない静電吸着装置。
真空槽と、
前記真空槽内に設けられた請求項１乃至請求項６のいずれかに記載の静電吸着装置とを備え、
前記静電吸着装置によって吸着される処理対象物に対して所定の処理を行うように構成されている真空処理装置。