KR101087141B1 - 플라즈마 처리 장치에서의 기판 디척킹 방법 - Google Patents

플라즈마 처리 장치에서의 기판 디척킹 방법 Download PDF

Info

Publication number
KR101087141B1
KR101087141B1 KR1020080131603A KR20080131603A KR101087141B1 KR 101087141 B1 KR101087141 B1 KR 101087141B1 KR 1020080131603 A KR1020080131603 A KR 1020080131603A KR 20080131603 A KR20080131603 A KR 20080131603A KR 101087141 B1 KR101087141 B1 KR 101087141B1
Authority
KR
South Korea
Prior art keywords
substrate
electrostatic chuck
dechucking
voltage
lift pin
Prior art date
Application number
KR1020080131603A
Other languages
English (en)
Other versions
KR20100073025A (ko
Inventor
우종창
김용구
김상기
박종문
박건식
구진근
강진영
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080131603A priority Critical patent/KR101087141B1/ko
Publication of KR20100073025A publication Critical patent/KR20100073025A/ko
Application granted granted Critical
Publication of KR101087141B1 publication Critical patent/KR101087141B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 디척킹 능력을 증강시키고 디척킹 불량의 발생을 방지할 수 있는 플라즈마 처리 장치에서의 기판 디척킹 방법을 제공한다. 본 발명에 따른 기판 디척킹 방법은, 정전압의 척킹 전압에 의해 정전척 상에 유지된 기판에 대한 플라즈마 처리 완료후, 플라즈마 발생을 중단시키고, 상기 정전척에 제1 역전압을 인가하는 단계; 상기 정전척에의 상기 제1 역전압 인가를 중단시키는 중간 턴오프 단계; 상기 중간 턴오프 단계 후, 상기 정전척에 상기 제1 역전압보다 작은 크기의 제2 역전압을 인가하는 단계; 및 상기 정전척에의 상기 제2 역전압 인가를 중단시키고 상기 기판을 접지시키는 접지 단계;를 포함한다.
플라즈마 식각, 디척킹, 리프트 핀

Description

플라즈마 처리 장치에서의 기판 디척킹 방법{METHOD FOR DECHUCKING A SUBSTRATE IN PLASMA PROCESSING APPARATUS}
본 발명은 반도체 장치의 제조를 위한 플라즈마 처리 장치(예컨대, 플라즈마 식각 장치, 플라즈마 증착 장치 등)에 있어서 기판의 디척킹 방법에 관한 것으로, 특히 리프트 핀에 인가되는 디척킹 전압을 제어함으로써 디척킹시 기판과 정전척 간의 남아있는 정전력을 효율적으로 제거하여 디척킹 신뢰성을 높이고 디척킹 불량의 발생을 방지할 수 있는 디척킹 방법에 관한 것이다.
반도체 소자를 제조하기 위해서는, 웨이퍼 상에 물질막을 증착하는 공정, 증착된 물질막을 필요한 형태로 패터닝하는 공정, 웨이퍼 상의 불필요한 잔류물을 제거하는 세정공정, 미세 패턴을 형성하기 위하여 웨이퍼 상에 증착된 박막을 식각하는 식각 공정 등 수많은 단위 공정들을 거친다. 이중에서 식각 공정은 가장 필수적으로 요구되는 공정들 중 하나이다.
반도체 웨이퍼에 대한 식각 공정은, 박막이 증착된 웨이퍼(기판)에 포토레지스트 또는 하드 마스크를 형성한 후 포토레지스트나 하드 마스크 패턴을 따라서 웨이퍼 상에 형성된 박막을 제거함으로써 수행된다. 이러한 식각 공정은, 최근에 반도체 소자의 집적도 증가에 따라 단차 또는 종횡비(AR: aspect ratio)가 높고 선폭의 미세 조절이 우수하며 습식 식각에 비하여 환경 친화적이고 비등방성 식각이 가능한 플라즈마를 이용한 건식 식각 장치에 의해 주로 이루어지고 있다. 플라즈마를 이용한 식각 공정(플라즈마 식각 공정)은, 진공 챔버 내에 고주파 전원을 인가하여 챔버 내에 공급된 식각 가스를 플라즈마 상태로 유동시키고 이 때 형성된 고에너지 전자 또는 라디칼에 의해 박막을 식각, 제거하는 공정을 말한다. 이러한 플라즈마 식각 공정을 성공적으로 수행하기 위해서는, 챔버 내부에서 반도체 기판을 척킹 및 디척킹하는 과정이 중요한 공정으로서 필수적으로 요구된다. 플라즈마 식각 공정 뿐만 아니라 플라즈마를 이용한 증착 공정에서도 안정적인 기판 척킹/디척킹 과정이 요구된다.
일반적으로 반도체 소자 제조를 위한 공정 챔버 내에서의 기판의 홀딩은 기계적 클램프(mechanical clamp) 방식, 진공척을 이용하는 방식 및 정전척을 이용하는 방식등이 있으나, 최근에는 파티클(particle)과 공정의 균일성(uniformity)이 우수한 정전척(electrostatic chuck: ESC)의 사용이 급증하고 있다. 특히 고밀도 플라즈마 식각 및 플라즈마 증착을 위한 장비로서 정전척의 사용이 일반화되고 있다. 그러나 이러한 정전척 사용할 경우 플라즈마 처리 후 정전척으로부터 기판을 분리하는 과정에서 스티킹(sticking) 등의 문제가 발생하여 반응 챔버 내에서 기판이 깨지거나 챔버로부터 기판의 언로딩시 기판 홀딩 로봇의 블레이드 상에 기판이 잘못 배치될 수 있다. 이는 건식 식각 공정 등의 공정 완료후 기판 표면에 잔류하는 전하로 인한 흡착력(정전력)을 완전히 제거하지 못한 상태에서 디척킹 및 기판 분리를 수행하기 때문인 것으로서, 최근에는 기판 디척킹시 기판에 잔류하는 표면전하를 제거하기 위한 방법이 많이 연구되고 있다.
도 1은 종래의 플라즈마 건식 식각 장치의 개략적인 구성을 도시한 도면이다. 도 1을 참조하면, 플라즈마 식각 장치(100)는 내부에 식각 공간부(101)가 형성된 챔버(10)와, 식각 공간부(101) 내에서 웨이퍼가 안착 및 고정되는 정전척(91)과, 정전척에 결합된 캐소드(21)와, 챔버(10)의 상면에 배치되며 플라즈마를 형성하기 위한 코일부재(30)를 구비한다. 코일부재(30)의 일단은 접지되고 타단은 고주파 전원을 인가하는 고주파 전원 공급부(50)에 연결된다. 또한 캐소드(21)도 고주파 전원 공급부(51)와 연결된다. 고주파 전원 공급부(50)와 코일부재(30) 사이 및 고주파 전원 공급부(51)과 캐소드(21) 사이에는 각각 고주파 전원을 임피던스 매칭하여 코일부재(30) 및 캐소드(21)에 전달하기 위한 매칭 네트워크(60, 61)가 전기적으로 연결되어 있다. 정전척(91) 내부에는 기판(18)을 승강시키기 위한 리프트 핀(90)이 있다. 또한 정전척(91) 하부에 연결되어 챔버(10)의 외부에서 정전척에 정전압 또는 역전압을 공급하는 정전척 전원 공급부(70)가 있다. 정전척(91)에 위치한 기판(80)은 정전척(91)에 인가되는 정전압에 의해 기판(80) 하면에 반대극성 의 전하가 유도된다. 유도된 전하에 의해 유도 전자기력 또는 정전력이 발생되어 기판(80)이 정전척(91)에 고정된다. 정전척(91)의 상면에는 유전체 세라믹 코팅층(20)이 코팅되어 있다.
플라즈마 식각 처리가 완료되면, 정전척(91)에 공급되는 정전압의 반대 극성을 갖는 역전압을 인가하여 기판(80)에 작용하는 유도 전자기력을 상쇄시킨다. 이 때 기판(80)에 유도된 표면 전하를 완전히 제거시키지 않고 정전척(91)에 리프트 핀(90)이 기판(80)을 들어올릴 경우, 기판(80) 표면에 잔류하는 정전 전하로 인해 기판(80)은 정전척(91)으로부터 제대로 분리되지 않고 튀어 오르는 스티킹(sticking) 현상이 유발된다. 이러한 현상은 기판(80)의 정렬 상태를 변동시킬 수 있고 기판(80)을 파손시킬 수 있기 때문에, 디척킹시 역전압을 정전척에 인가한 후에도 리프트 핀(90)을 접지시킨 상태에서 리프트 핀(90)을 상승시켜 기판(80)을 정전척(91)으로부터 분리시킨다.
그러나, 이와 같은 플라즈마 식각 장치의 기판 척킹/디척킹 장치 및 그 방법은 일련의 디척킹 절차를 거친다고 하더라도 정전척(91)의 사용량이 증가함에 따라 정전척(91)의 정전용량이 증가하고, 계속적인 정전용량의 증가에 따라 기판의 표면전하량이 증가한다. 이에 따라, 일정한 역전압을 인가하거나 단순 접지만으로 디척킹이 이루어지기 때문에 디척킹의 신뢰성이 떨어져 디척킹 불량이 증가하며, 기판의 손상이나 기판 이송 불량이 발생하게 된다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 디척킹 전압의 제어에 의해 디척킹시 기판 표면의 잔류 전하를 효과적으로 제거하여 디척킹 능력을 증강시키고 디척킹 불량의 발생을 방지할 수 있는 플라즈마 처리 장치에서의 기판 디척킹 방법을 제공하는 데 그 목적이 있다.
본 발명에 따른 플라즈마 처리 장치에서의 기판 디척킹 방법은,
정전압의 척킹 전압에 의해 정전척 상에 유지된 기판에 대한 플라즈마 처리 완료후, 플라즈마 발생을 중단시키고, 상기 정전척에 제1 역전압을 인가하는 단계;
상기 정전척에의 상기 제1 역전압 인가를 중단시키는 중간 턴오프 단계;
상기 중간 턴오프 단계 후, 상기 정전척에 상기 제1 역전압보다 작은 크기의 제2 역전압을 인가하는 단계; 및
상기 정전척에의 상기 제2 역전압 인가를 중단시키고 상기 기판을 접지시키는 접지 단계;를 포함한다.
본 발명의 실시형태에 따르면, 상기 제1 및 제2 역전압은, 상기 정전척 내부에 삽입된 리프트 핀에 인가될 수 있다. 상기 접지 단계에서, 상기 기판은, 접지단에 접지된 상태에서 상기 기판에 접촉하는 리프트 핀을 통해 접지될 수 있다. 상기 기판에 접촉하는 리프트 핀은 상기 기판과 접촉되는 접점부위를 전기전도도가 높은 Cu, Ag, Pt 또는 Al 등으로 형성하여 상기 기판과 접촉될 수 있다.
본 발명의 실시형태에 따르면, 상기 제1 및 제2 역전압은, 상기 정전척 내부에 삽입된 하나 이상의 제1 리프트 핀에 인가될 수 있다. 또한, 상기 접지 단계에서, 상기 기판은, 접지단에 접지된 상태에서 상기 기판과 접촉하고 상기 제1 리프트 핀과 다른 접지 전용의 제2 리프트 핀을 통해 접지될 수 있다. 또한, 상기 접지 단계에서, 상기 기판은 상기 제2 리프트 핀 및 제1 리프트 핀을 통해서 접지될 수 있다. 이 경우, 상기 제1 및 제2 리프트 핀은 서로 병렬로 연결될 수 있다.
본 발명에 따르면, 디척킹 전압의 제어에 의해 디척킹시 기판 표면의 잔류 전하를 확실히 제거하여 디척킹 능력을 증강시키고 스티킹 등에 의한 디척킹 불량의 발생을 효과적으로 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지의 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로만 한정되는 것은 아니다. 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표 시되는 요소는 동일한 요소이다. 본 실시형태에 따른 디척킹 방법을 설명하기 전에 먼저 도 2의 타이밍도를 참조하여 플라즈마 처리를 위한 기판 척킹을 간단히 설명한다.
도 2는 플라즈마 처리를 위해 기판을 정전척에 고정시킬 때, 정전척에 인가되는 척킹 전압의 예를 나타낸 타이밍도이다. 이러한 척킹 전압는 도 1에 도시된 바와 같은 플라즈마 처리 장치의 정전척(91)과 정전척 전압 공급부(70)를 이용하여 기판(80)에 인가될 수 있다. 기판(80)을 정전척(91) 상에 배치한 후 정전척(91)에 정전압을 인가함으로써 기판(80)과 정전척(91) 사이의 정전기적 인력에 의해 기판이 정전척에 고정된다. 도 2에 도시된 바와 같이, 척킹 전압은 초기(ti)직전의 오프 상태에서 일정 전압까지 계단형(step-wise)으로 증가시킬 수 있다. 일정 정전압이 도달되면 플라즈마 처리(플라즈마 식각 또는 플라즈마 증착 등) 동안 계속 그 정전압이 인가되어 기판(80)을 정전척에 단단히 유지시킨다. 플라즈마 처리가 완료되면, 척킹 전압을 계단형으로 감소시켜 척킹 종료시(tf)에 턴 오프 상태로 만들 수 있다. 이러한 척킹 전압은 정전척(91) 내의 리프트 핀에 인가될 수 있다.
도 3의 (a) 및 (b)는 종래 기술에 따른 디척킹 전압 인가(도 3(a)) 및 본 발명의 실시형태에 따른 디척킹 전압 인가(도 3(b))를 설명하기 위한 타이밍도이다. 플라즈마 처리 완료 후, 정전척에 인가되는 정전압을 턴오프하고 기판(80)과 정전척(91) 사이의 유도 전자기력(정전기적 인력)을 상쇄하도록 정전압의 반대 극성을 갖는 역전압을 정전척(91)에 인가한다.
도 3(a)를 참조하면, 종래에는 시간 t1~t2 동안 역전압의 디척킹 전압을 인가하고, 그 후 역전압의 디척킹 전압을 턴오프한다. 디척킹 전압이 턴오프되면 접지단에 연결된 리프트 핀(90)을 통해 기판(80)을 접지시켜서 역전압 인가후에도 기판(80) 표면에 잔류하는 전하를 접지단으로 빼낸다. 그러나, 기판(80) 표면에 잔류하는 전하가 접지단으로 확실히 빠져나갈 때까지 상당한 시간이 걸리며, 척킹/디척킹 작업의 반복에 따라 정전척(91)의 표면이 열화되고 정전척(91)의 정전용량이 증가하여 기판(80) 표면의 잔류 전하량이 많아지게 된다. 따라서, 기판(80) 표면의 잔류 전하가 아직 상당히 남아있는 상태에서 리프트 핀(90)을 상승하게 되면 기판(80) 스티킹으로 인해 기판 손상, 기판의 잘못 배치(misplacement) 등의 디척킹 불량이 발생하게 된다.
이에 반하여, 본 실시형태에서는, 도 3(b)에 도시된 바와 같이 2가지 레벨의 역전압을 인가하되, 그 2가지 레벨의 역전압 사이에 중간 턴오프 시간(t2~t3)을 둔 디척킹 전압을 이용한다.
구체적으로 말해서, 플라즈마 식각이나 플라즈마 증착 등의 플라즈마 처리가 완료되면, 플라즈마 발생을 중단시킨다. 그리고, 정전척(91)에 인가되는 정전압을 턴오프하고 기판(80)과 정전척(91) 사이의 유도 전자기력을 상쇄하도록 시간 t1~t2 동안에 제1 역전압의 디척킹 전압을 인가한다(제1 역전압 인가 단계). 그리고 나서, 시간 t2~t3 동안 제1 역전압의 디척킹 전압을 잠시 턴오프(중간 턴오프 단계) 한 후, 다시 역전압의 디척킹 전압을 인가하되 이번에는 제1 역전압보다 작은 크기의 제2 역전압을 인가한다(제2 역전압 인가 단계). 제2 역전압을 제1 역전압보다 작은 크기로 설정함으로써, 정전척(91)이나 챔버 내의 다른 내부 요소에 무리가 가지 않도록 하며 특히 기판 이송용 로봇암에서의 스파크 발생등을 방지한다. 상술한 제1 및 제2 역전압의 디척킹 전압은 정전척(91) 내부에 삽입된 리프트 핀에 인가될 수 있다. 이 후, 정전척(91)에의 제2 역전압 인가를 중단시키고 기판(80)을 접지시킨다. 기판(80)은, 접지단에 연결되고 기판(80)에 접촉하는 리프트 핀(90)을 통해 접지될 수 있다.
상술한 일련의 디척킹 전압 인가 과정(도 3(b))을 통해 기판 표면 전하의 짧은 역플럭스를 유발하고 기판과 정전척 간의 정전기적 인력과 기판에 잔류하는 표면 전하를 더 확실히 제거할 수 있게 된다. 특히, 중간 턴오프 단계(t2~t3)와 제2 역전압 인가 단계(t3~t4)를 추가로 구비함으로써, 정전기적 인력을 제거하는 디척킹 능력이 증강됨에도 접지 단계에서의 시간소요가 줄어들어 디척킹시 전체 시간 상의 낭비요소는 적다. 이에 따라, 디척킹 신뢰도가 높아지고 스티킹 등에 의한 디척킹 불량을 효과적으로 방지할 수 있게 된다.
도 3(b)를 참조하여 상술한 디척킹 전압은 정전척(91) 내에 배치된 리프트핀 에 인가될 수 있다. 통상적으로, 리프트 핀은 웨이퍼 기판의 반송을 위해 웨이퍼를 상승(lift-up)시키는 역할을 할뿐만 아니라 디척킹시 접지단에 연결된 상태로 기판 배면에 접촉하여 기판을 접지시키는 역할을 한다. 리프트 핀을 통한 기판 접지시 접지 성능을 높이기 위해서, 전기전도도가 뛰어난 Cu 로 리프트 핀의 접점 부위(기판과 접촉되는 리프트 핀 상단의 접점부위)를 구성하여 리프트 핀을 기판에 접촉시킬 수 있다. 리프트 핀의 접점 부위는 Cu 이외에도, 전기전도도가 높은 Ag, Pt 또는 Al 등으로 형성할 수 있다.
리프트 핀(90)의 개수를 늘리는 것은 디척킹에 도움이 될 수 있으나, 정전척을 구성하는 장치의 특성상 전극 부분이 가장 복잡하여 리프트 핀(90)을 포함한 정전척(91) 전체의 구성에 난해성이 있다. 또한, 정전척(91)에 결합된 캐소드(21)에 대해 높은 전류의 RF를 사용하므로, 리프트 핀(90)은 RF 전력 손실의 소스로 작용할 수 있다. 리프트 핀(90) 개수의 단순 증가는 RF 전력 손실의 소스 증가로 이어질 수 있어 디척킹 능력 향상을 위한 최선의 방법은 아니다. 이러한 문제를 해결하고 접지 능력을 높이기 위해, 접지전압 전용의 짧은 길이를 갖는 리프트 핀을 사용할 수 있다.
도 4는 본 발명의 실시형태에 따른 디척킹 방법에 이용될 수 있는 리프트 핀 구성을 개략적으로 나타낸 도면이다. 도 4에 도시된 바와 같이, 전체 리프트 핀들은 그 역할에 의해 구분되어, 도 3(b)에 도시된 바와 같은 디척킹 전압이 인가되는 리프트 핀(90a)과, 단순히 기판 접지를 위한 리프트 핀(90b)으로 분류된다. 접지 단계(도 3(b)에서 시간 t4 이후)에서, 디척킹 전압용 리프트 핀(90a)과 접지전압 전용의 리프트 핀(90b)은 병렬로 연결되어 접지단에 접지될 수 있다. 이 경우, 리프트 핀들(90a, 90b)의 병렬 회로 구성은 낮은 임피던스를 가지므로 기판 접지에 더 효과적이다. 접지전압 전용의 리프트 핀(90b)은 기판 승강시 접점만을 제공하므로 화학적으로 큰 이슈사항을 유발하지 않는다. 접지전압 전용의 리프트 핀(90b)은 디척킹 전압용 리프트 핀(90a)에 비하여 그 길이가 짧아서, 기판 분리시 일정 높이에서 리프트 핀(90b)은 상승을 멈추고, 그 이상의 높이는 다른 리프트 핀(90a)에 의해 기판(80)이 지지, 상승될 수 있다.
도 5는 본 발명의 실시형태에 따른 디척킹 방법에 적용될 수 있는 리프트 핀들의 기판 접촉 위치를 개략적으로 나타낸 평면도이다. 도 5(a) 및 (b)에 도시된 바와 같이, 기판(80)과 관련하여 리프트 핀(90a, 90b)은 여러가지 방식으로 배치될 수 있다. 예를 들어, 도 5(a)에 도시된 바와 같이, 접지전용의 리프트 핀(90b)이 외곽의 삼각형 꼭지점에 배치되고, 디척킹 전압용의 리프트 핀(90a)이 내부의 삼각형 꼭지점에 배치될 수 있다. 또한 도 5(b)에 도시된 바와 같이, 디척킹 전압용 리프트 핀(90a)이 사각형의 꼭지점에 배치되고, 그 사각형 내부에 접지전압 전용의 리프트 핀(90b)이 배치될 수도 있다. 기판(80)과 리프트 핀(90a, 90b) 간의 접촉이 이루어지는 리프트 핀(90a, 90b)의 상단은 Cu, Ag, Pt 또는 Al등의 높은 전기전도도 물질로 구성하여 접점에서의 접지 성능을 높일 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되지 아니한다. 첨부된 청구범위에 의해 권리범위를 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
도 1은 기판 척킹/디척킹 장치를 구비한 종래의 플라즈마 식각 장치의 개략적인 구성을 도시한 도면이다.
도 2는 척킹 전압의 인가를 설명하기 위한 타이밍도이다.
도 3은 종래 기술에 따른 디척킹 전압 인가(도 3(a)) 및 본 발명의 실시형태에 따른 디척킹 전압 인가(도 3(b))를 설명하기 위한 타이밍도이다.
도 4는 본 발명의 실시형태에 따른 디척킹 방법에 이용될 수 있는 리프트 핀 구성을 개략적으로 나타낸 도면이다.
도 5는 본 발명의 실시형태에 따른 디척킹 방법에 적용될 수 있는 리프트 핀들의 기판 접촉 위치를 개략적으로 나타낸 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
10: 챔버 20: 유전체 세라믹 코팅층
21: 캐소드 30: 코일 부재
40: 세라믹 윈도우 50, 51: 고주파 전원 공급부
60, 61: 매칭 네트워크 70: 정전척 전원 공급부
80: 기판 90: 리프트 핀
90a: 제1 리프트 핀 90b: 접지 전용의 제2 리프트 핀
91: 정전척 100: 플라즈마 식각 장치
101: 식각 공간부

Claims (8)

  1. 정전압의 척킹 전압에 의해 정전척 상에 유지된 기판에 대한 플라즈마 처리 완료후, 플라즈마 발생을 중단시키고, 상기 정전척에 제1 역전압을 인가하는 단계;
    상기 정전척에의 상기 제1 역전압 인가를 중단시키는 중간 턴오프 단계;
    상기 중간 턴오프 단계 후, 상기 정전척에 상기 제1 역전압보다 작은 크기의 제2 역전압을 인가하는 단계; 및
    상기 정전척에의 상기 제2 역전압 인가를 중단시키고 상기 기판을 접지시키는 접지 단계;를 포함하는 플라즈마 처리 장치에서의 기판 디척킹 방법.
  2. 제1항에 있어서,
    상기 제1 및 제2 역전압은, 상기 정전척 내부에 삽입된 리프트 핀에 인가되는 것을 특징으로 하는 플라즈마 처리 장치에서의 기판 디척킹 방법.
  3. 제1항에 있어서,
    상기 접지 단계에서, 상기 기판은, 접지단에 접지된 상태에서 상기 기판에 접촉하는 리프트 핀을 통해 접지되는 것을 특징으로 하는 플라즈마 처리 장치에서의 기판 디척킹 방법.
  4. 제1항에 있어서,
    상기 기판에 접촉하는 리프트 핀은 상기 기판과 접촉되는 접점부위를 Cu, Ag, Pt 또는 Al으로 형성하여 상기 기판과 접촉되는 것을 특징으로 하는 플라즈마 처리 장치에서의 기판 디척킹 방법.
  5. 제1항에 있어서,
    상기 제1 및 제2 역전압은, 상기 정전척 내부에 삽입된 하나 이상의 제1 리프트 핀에 인가되는 것을 특징으로 하는 플라즈마 처리 장치에서의 기판 디척킹 방법.
  6. 제5항에 있어서,
    상기 접지 단계에서, 상기 기판은, 접지단에 접지된 상태에서 상기 기판과 접촉하고 상기 제1 리프트 핀과 다른 접지 전용의 제2 리프트 핀을 통해 상기 기판이 접지되는 것을 특징으로 하는 플라즈마 처리 장치에서의 기판 디척킹 방법.
  7. 제6항에 있어서,
    상기 접지 단계에서, 상기 기판은, 상기 제2 리프트 핀 및 제1 리프트 핀을 통해서 접지되는 것을 특징으로 하는 플라즈마 처리 장치에서의 기판 디척킹 방법.
  8. 제7항에 있어서,
    상기 접지 단계에서, 상기 제1 및 제2 리프트 핀은 서로 병렬로 연결되는 것을 특징으로 하는 플라즈마 처리 장치에서의 기판 디척킹 방법.
KR1020080131603A 2008-12-22 2008-12-22 플라즈마 처리 장치에서의 기판 디척킹 방법 KR101087141B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080131603A KR101087141B1 (ko) 2008-12-22 2008-12-22 플라즈마 처리 장치에서의 기판 디척킹 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080131603A KR101087141B1 (ko) 2008-12-22 2008-12-22 플라즈마 처리 장치에서의 기판 디척킹 방법

Publications (2)

Publication Number Publication Date
KR20100073025A KR20100073025A (ko) 2010-07-01
KR101087141B1 true KR101087141B1 (ko) 2011-11-25

Family

ID=42636078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080131603A KR101087141B1 (ko) 2008-12-22 2008-12-22 플라즈마 처리 장치에서의 기판 디척킹 방법

Country Status (1)

Country Link
KR (1) KR101087141B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768299A (zh) * 2016-08-16 2018-03-06 北京北方华创微电子装备有限公司 承载装置及半导体加工设备
US10546731B1 (en) * 2018-10-05 2020-01-28 Applied Materials, Inc. Method, apparatus and system for wafer dechucking using dynamic voltage sweeping

Also Published As

Publication number Publication date
KR20100073025A (ko) 2010-07-01

Similar Documents

Publication Publication Date Title
KR101415551B1 (ko) 정전척, 이의 제조 방법 및 이를 포함하는 기판 처리 장치
JP5323317B2 (ja) 静電チャック方法
JP3082624B2 (ja) 静電チャックの使用方法
US8277673B2 (en) Plasma processing method and apparatus
US20150010381A1 (en) Wafer processing chamber and method for transferring wafer in the same
KR980012817A (ko) 정전 척으로부터 제품을 인출시키기 위한 장치 및 방법
JP2004047511A (ja) 離脱方法、処理方法、静電吸着装置および処理装置
JP4847909B2 (ja) プラズマ処理方法及び装置
JP2012524417A (ja) 基板と静電クランプとの間の電荷の除去
JP4642809B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP3847363B2 (ja) 半導体ウェハ処理装置及び半導体ウェハ処理方法
JP2004014868A (ja) 静電チャック及び処理装置
KR101087141B1 (ko) 플라즈마 처리 장치에서의 기판 디척킹 방법
KR101087140B1 (ko) 플라즈마 처리 장치의 척킹/디척킹 장치 및 척킹/디척킹 방법
JPH1027780A (ja) プラズマ処理方法
JP4588595B2 (ja) プラズマ処理装置および処理方法
JPH07201818A (ja) ドライエッチング装置
JP2004047513A (ja) 静電吸着構造および静電吸着方法ならびにプラズマ処理装置およびプラズマ処理方法
JP5335421B2 (ja) 真空処理装置
JP2000332088A (ja) 除電機能付静電チャック及び静電チャックの除電方法
KR20100001609A (ko) 웨이퍼 척킹 및 디척킹 장치
KR100687500B1 (ko) 플라즈마 식각 설비 및 그 설비에서의 잔류전하 제거방법
KR100214501B1 (ko) 유니포울러 정전척
JPH06177078A (ja) 静電チャック
KR100798043B1 (ko) 플라즈마 처리 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141027

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150902

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee