JP2003529859A - タイル型グラフィックス・アーキテクチャ - Google Patents

Abstract

(57)【要約】 タイル型グラフィックス・アーキテクチャで２Ｄオペレーションを処理する方法を開示する。グラフィックス・コントローラが、３Ｄプリミティブと２Ｄブリット・オペレーションの両方を処理する。３Ｄプリミティブは、周知の技法を使用してビンにソートされる。２Ｄブリット・オペレーションが処理される時に、２Ｄブリット・オペレーションもビンにソートされる。ソートされた３Ｄプリミティブとソートされた２Ｄブリット・オペレーションが、ビンごとにブリット・エンジンとレンダリング・エンジンに渡される。２Ｄブリット・オペレーションを３Ｄプリミティブと共にビンにソートすることによって、２Ｄブリット・オペレーションが処理を必要とする時に、必ずビンをフラッシュする（プリミティブをレンダリング・エンジンに送る）必要がなくなる。２Ｄブリット・オペレーションのビンへのソートによって、グラフィックス・キャッシュ・ミスの頻度が減り、グラフィックス・メモリ帯域幅利用度が改善され、これによって、総合的なコンピュータ・システム性能が改善される。

Description

【発明の詳細な説明】

【０００１】 （発明の分野） 本発明は、コンピュータ・システムの分野に関する。より詳細には、本発明は
、タイル型アーキテクチャを使用するグラフィック・システムでの２Ｄグラフィ
ックス・オペレーションの処理の分野に関する。

【０００２】 （発明の背景） コンピュータ・グラフィックス・システムは、２次元ビデオ・ディスプレイ画
面にオブジェクトのグラフィカル表現を表示するのに一般的に使用されている。
現在のコンピュータ・グラフィックス・システムは、非常に詳細な表現を提供し
、さまざまな応用分野で使用される。

【０００３】 通常のコンピュータ・グラフィックス・システムでは、ディスプレイ画面で表
現される３次元（３Ｄ）オブジェクトがグラフィックス・プリミティブに分解さ
れる。通常、レンダリングされる３Ｄオブジェクトのプリミティブは、プリミテ
ィブ・データとしてホスト・コンピュータによって定義される。例えば、プリミ
ティブが三角形である時に、ホスト・コンピュータは、その頂点のＸ、Ｙ、およ
びＺ座標ならびに各頂点の赤、緑、および青（Ｒ、Ｇ、およびＢ）の色値で表し
てプリミティブを定義することができる。追加のプリミティブ・データを特定の
アプリケーションで使用することができる。レンダリング・ハードウェアが、各
プリミティブを表すディスプレイ画面画素およびその画素のＲ、Ｇ、およびＢ色
値を計算するためにプリミティブ・データを補間する。

【０００４】 通常のコンピュータ・グラフィックス・システムには、さらに、グラフィック
ス・キャッシュ・メモリが含まれる。グラフィックス・キャッシュ・メモリを効
率的に利用するために、３Ｄプリミティブがビンにソートされる。この周知の技
法を、しばしば、「タイリング」と称する。

【０００５】 図１および図２に、３Ｄプリミティブのビンへのソートまたは「タイリング」
の例を示す。この例では、グラフィックス・コントローラがプリミティブ１１０
、１２０、１３０を受け取る。プリミティブ１１０、１２０、１３０は、レンダ
リングされ、ディスプレイ画面１００に表示される。３Ｄプリミティブをレンダ
リングする時には、グラフィックス・コントローラがグラフィックス・メモリか
らグラフィックス・キャッシュ・メモリに表示データの必要な部分を読み取る。
その後、グラフィックス・コントローラは、プリミティブをレンダリングし、レ
ンダリングされたプリミティブをグラフィックス・キャッシュ・メモリに記憶さ
れた表示データと組み合わせる。グラフィックス・メモリは、メイン・システム
・メモリ内に配置することができる。

【０００６】 非タイル型グラフィックス・アーキテクチャでは、グラフィックス・コントロ
ーラがプリミティブ１１０をレンダリングし、その後にプリミティブ１２０、そ
の後にプリミティブ１３０をレンダリングする場合に、グラフィックス・コント
ローラが、あるプリミティブから次のプリミティブに移るたびに、表示データの
新しい部分をグラフィックス・メモリから取り出す必要があり、多数のグラフィ
ックス・キャッシュをミスし、グラフィックス・メモリ帯域幅がより多く使用さ
れる。

【０００７】 グラフィックス・メモリ帯域幅利用度を改善するために、タイリング機能が、
プリミティブ１１０、１２０、１３０に対して実行される。この例のプリミティ
ブ１１０、１２０、１３０は、図２に示されているように、ビン２１０、２２０
、２３０、２４０にソートされる。ソート技法には、全般的に、マイクロプロセ
ッサが、さまざまなプリミティブがどのビンと交わるかを分析すること、および
、プリミティブ・データのコピーをそのプリミティブが交わるビンのメイン・メ
モリ内の記憶領域に書き込むことが含まれる。その後、グラフィックス・コント
ローラが、ビン記憶領域からプリミティブ・データを読み出し、プリミティブを
分割して、さまざまなタイルにおさまるより小さいプリミティブを作成する。例
えば、プリミティブ１１０が分割されて、ビン２１０内に配置されるプリミティ
ブ２１１と、ビン２２０内に配置されるプリミティブ２２１が作成される。プリ
ミティブ１２０が分割されて、ビン２２０内に配置されるプリミティブ２２２と
ビン２４０内に配置されるプリミティブ２４２とが作成される。プリミティブ１
３０が分割されて、ビン２１０内に配置されるプリミティブ２１２、ビン２３０
内に配置されるプリミティブ２３１、およびビン２４０内に配置されるプリミテ
ィブ２４１が作成される。

【０００８】 所与のビンに関してプリミティブをより小さいプリミティブに分割した後に、
ビンをレンダリングすることができる。通常、グラフィックス・コントローラは
１つずつビンを処理する。特定のビン内に配置されたプリミティブのそれぞれの
必要な表示データが、グラフィックス・メモリの同一の領域に記憶されるので、
プリミティブをレンダリングする時にキャッシュ・ミスがより少なく、グラフィ
ックス・メモリ帯域幅利用度の改善がもたらされる。

【０００９】 しかし、通常のグラフィックス・システムでは、２次元（２Ｄ）オペレーショ
ンが３Ｄオペレーションと混合されることも一般的である。例えば、マイクロプ
ロセッサが、複数の３Ｄオブジェクトのプリミティブ・データを受け取り、その
後、２Ｄブリット・オペレーションを実行するコマンドを受け取り、その後、さ
らなる３Ｄプリミティブ・データを受け取る場合がある。

【００１０】 図３は、通常の従来のグラフィックス・システムがタイル型アーキテクチャで
２Ｄオペレーションを処理する方法を示す流れ図である。ステップ３１０で、プ
ロセッサが、３Ｄプリミティブ・データを受け取り、プリミティブをビンにソー
トする。ステップ３２０で、２Ｄブリット・オペレーションを受け取る場合には
、プリミティブ・データを含むビンのすべてがフラッシュされる（レンダリング
のためにグラフィックス・コントローラに送られる）。その後、ステップ３４０
で、２Ｄブリット・オペレーションを実行する。２Ｄブリット・オペレーション
に続いて、プロセッサは、追加の３Ｄプリミティブをビンにソートし始めること
ができる。

【００１１】 ２Ｄオペレーションが受け取られる時に必ずビンをフラッシュし、レンダリン
グすることによって、主に、グラフィックス・キャッシュ・ミスの増加に起因し
て３Ｄプリミティブのタイリングの利益が失われる可能性がある。その結果、グ
ラフィックス・メモリ帯域幅の利用度がより大きくなる。このグラフィックス・
メモリ帯域幅利用度の結果的な増加は、システム・メイン・メモリの一部がグラ
フィックス・メモリとして使用され、多数のシステム・エージェントがシステム
・メイン・メモリへのアクセスを望むコンピュータ・システムで、特に問題にな
る可能性がある。グラフィックス・コントローラによるメイン・メモリ帯域幅利
用度の増加は、総合的なシステム性能に悪影響を及ぼす可能性がある。

【００１２】 本発明は、本発明の実施形態の、下に示す詳細な説明および添付図面から完全
に理解されるが、この説明および図面は、説明される特定の実施形態に本発明を
制限するものと解釈してはならず、説明と理解のみのためのものである。

【００１３】 （詳細な説明） タイル型グラフィックス・アーキテクチャで２Ｄオペレーションを処理する方
法の例の実施形態を説明する。この例では、３Ｄプリミティブと２Ｄブリット・
オペレーションの両方を処理する。３Ｄプリミティブは、周知の技法を使用して
ビンにソートされる。２Ｄブリット・オペレーションが処理される時に、２Ｄブ
リット・オペレーションもビンにソートされる。ソートされた３Ｄプリミティブ
およびソートされた２Ｄブリット・オペレーションは、ビンごとにドロー・エン
ジンとレンダリング・エンジンに渡される。２Ｄブリット・オペレーションを３
Ｄプリミティブと共にビンにソートすることによって、２Ｄブリット・オペレー
ションが処理を必要とする時に必ずビンをフラッシュする（プリミティブをレン
ダリング・エンジンに送る）必要がなくなる。２Ｄブリット・オペレーションの
ビンへのソートによって、グラフィックス・キャッシュ・ミスの頻度が減り、グ
ラフィックス・メモリ帯域幅利用度が改善され、これによって総合的なコンピュ
ータ・システム性能が改善される。

【００１４】 本明細書で説明する例の実施形態で、２Ｄブリット・オペレーションに言及す
る。用語「２Ｄブリット・オペレーション」は、２次元オブジェクトをディスプ
レイ画面に描くことを指示するすべてのオペレーションを含むことが意図されて
いる。２Ｄブリット・オペレーションは、グラフィックス・システムのカラー・
バッファまたはＺ（深さ）バッファの初期化にも使用することができる。さらに
、本明細書で説明する例の実施形態で、少数の３Ｄおよび２Ｄのオペレーション
およびプリミティブを論ずるが、この実施形態は、大量の３Ｄおよび２Ｄのオペ
レーションおよびプリミティブを処理することが意図されている。

【００１５】 図４は、ディスプレイ画面４００に描かれる複数の３Ｄプリミティブおよび２
Ｄオブジェクトの表現である。この例では、３Ｄプリミティブ４１０、４２０、
４３０ならびに２Ｄオブジェクト４４０の２Ｄブリット・オペレーションが、マ
イクロプロセッサによって受け取られる。マイクロプロセッサは、３Ｄプリミテ
ィブ４１０、４２０、４３０を１つまたは複数のビン５１０、５２０、５３０、
５４０にソートする。この例では、本発明をより明瞭に説明するために、４つの
ビンに分割されるものとして画面表示領域を説明するが、画面表示領域をビンの
広範囲の個数のいずれかに分割する他の実施形態が可能である。通常、ビンの数
は、４を大きく超える。

【００１６】 図４に示されているように、３Ｄプリミティブ４１０は、部分的にビン５１０
内、部分的にビン５２０内に含まれる。３Ｄプリミティブ４２０は、部分的にビ
ン５２０内、部分的にビン５４０内に含まれる。３Ｄプリミティブ４３０は、部
分的にビン５１０内、部分的にビン５３０内、部分的にビン５４０内に含まれる
。２Ｄオブジェクト４４０は、部分的にビン５１０内、部分的にビン５３０内に
含まれる。

【００１７】 図５に、ビン５１０、５２０、５３０、５４０に分割された、３Ｄプリミティ
ブ４１０、４２０、４３０ならびに２Ｄオブジェクト４４０を示す。プロセッサ
が、さまざまなプリミティブのコピーをプリミティブが交わるビンのグラフィッ
クス・メモリ記憶領域に渡す。例えば、プロセッサは、プリミティブ４１０のプ
リミティブ・データのコピーをビン５１０、５２０のグラフィックス・メモリ記
憶領域に渡す。もう１つの例として、プロセッサは、２Ｄオブジェクト４４０の
データのコピーをビン５１０と５３０のグラフィックス記憶領域に渡す。２Ｄオ
ブジェクト４４０を３Ｄプリミティブと共にビンにソートすることによって、２
Ｄオブジェクト４４０に関するブリット・オペレーションがプロセッサによって
受け取られる時に、ビンをフラッシュする（プリミティブをグラフィックス・コ
ントローラ内のレンダリング・エンジンに送る）必要がなくなる。２Ｄオブジェ
クト４４０をビンにソートすることによって、グラフィックス・キャッシュ・ミ
スの頻度が減り、グラフィックス・メモリ帯域幅利用度が改善され、これによっ
て、総合的なコンピュータ・システム性能が改善される。

【００１８】 ３Ｄプリミティブおよび２Ｄオブジェクト４４０が、ビンにソートされた後に
、グラフィックス・コントローラは、ビンごとに各ビンのデータを読み取り、よ
り大きいプリミティブを、各タイルにおさまるより小さいプリミティブに分割す
る。例えば、３Ｄプリミティブ４１０は、グラフィックス・コントローラによっ
て分割されて、ビン５１０内のプリミティブ５１１とビン５２０内のプリミティ
ブ５２１が作成される。３Ｄプリミティブ４２０は、グラフィックス・コントロ
ーラによって分割されて、ビン５２０内のプリミティブ５２２とビン５４０内の
プリミティブ５４２が作成される。３Ｄプリミティブ４３０は、グラフィックス
・コントローラによって分割されて、ビン５１０内のプリミティブ５１２、ビン
５３０内のプリミティブ５３１、およびビン５４０内のプリミティブ５４１が作
成される。２Ｄオブジェクト４４０は、グラフィックス・コントローラによって
分割されて、ビン５１０内のオブジェクト５１３とビン５３０内のオブジェクト
５３２が作成される。分割された３Ｄプリミティブおよび分割された２Ｄオブジ
ェクトが、ビンごとに、ドロー・エンジンおよびレンダリング・エンジンに渡さ
れる。

【００１９】 図６は、タイル型グラフィックス・アーキテクチャで２Ｄブリット・オペレー
ションを処理する方法の１つの例の実施形態の流れ図である。ステップ６１０で
、３Ｄプリミティブを受け取り、ビンにソートする。この例では、３Ｄプリミテ
ィブがプロセッサに渡され、プロセッサがソート（ビニング）処理を実行する。
ソート処理がグラフィックス・コントローラ内で実行される、他の実施形態が可
能である。

【００２０】 ステップ６２０で、２Ｄブリット・オペレーションを受け取ったかどうかに関
する判定を行う。２Ｄブリット・オペレーションがない場合には、処理がステッ
プ６１０に戻り、追加の３Ｄプリミティブを受け取ることができる。しかし、ス
テップ６２０で２Ｄブリット・オペレーションが受け取られる場合には、ステッ
プ６３０で、２Ｄオペレーションもビンにソートされる。

【００２１】 図７は、システム論理デバイス７１０内に配置されたグラフィックス・コント
ローラ７２０を含むシステムのブロック図である。グラフィックス・コントロー
ラ７２０には、ビニング・ユニット７２１、２Ｄブリット・エンジン７２２、３
Ｄレンダリング・エンジン７２３、ディスプレイ出力ユニット７２５、およびグ
ラフィックス・キャッシュ・メモリ７２４が含まれる。２Ｄブリット・エンジン
７２２は、２Ｄブリット・オペレーションを実行するのに使用される広範囲の回
路を表すことが意図されている。３Ｄレンダリング・エンジン７２３は、３Ｄプ
リミティブを処理するのに使用される広範囲の回路を表すことが意図されている
。同様に、ディスプレイ出力ユニット７２５は、グラフィックス表示データをデ
ィスプレイ・モニタに渡すのに適する形式にグラフィックス表示データを変換す
るのに使用される広範囲の回路を表すことが意図されている。ディスプレイ出力
ユニット７２５は、ディスプレイ・モニタ７６０に接続される。

【００２２】 グラフィックス・コントローラ７２０に加えて、システム論理デバイス７１０
には、ホスト・インターフェース・ユニット７１２、システム・メモリ・インタ
ーフェース７１４、およびシステム入出力インターフェース・ユニット７１６が
含まれる。ホスト・インターフェース・ユニット７１２は、ビニング・ユニット
７２１やシステム・メモリ・インターフェース７１４を含むシステム論理ユニッ
ト７１０内のさまざまなユニットをプロセッサ７０５に結合するように働く。シ
ステム・メモリ・インターフェース７１４は、システム論理デバイス７１０とシ
ステム・メモリ７５０の間の通信を提供する。システム・メモリ７５０に、グラ
フィックス・メモリ・スペース７５２を含めることができる。システム入出力イ
ンターフェース・ユニット７１６は、システム論理デバイス７１０をシステム入
出力デバイス７７０に結合する。システム入出力デバイス７７０は、ハード・デ
ィスク・コントローラ、キーボード・コントローラなどを含む広範囲の入出力デ
バイスを含むことが意図されている。

【００２３】 プロセッサ７０５は、そのアクティビティの中に、グラフィックス・コマンド
とプリミティブのストリームを受け取ることができる。グラフィックス・コマン
ドおよびプリミティブに、３Ｄプリミティブおよび２Ｄブリット・オペレーショ
ンを含めることができる。プロセッサ７０５は、上で図４から６に関して述べた
ように、３Ｄプリミティブおよび２Ｄブリット・オペレーションを複数のビンに
ソートする。ビニング処理の一部として、プロセッサ７０５は、３Ｄプリミティ
ブおよび２Ｄオブジェクト・データのコピーをグラフィックス・メモリ７５２内
のビン記憶領域に書き込む。

【００２４】 グラフィックス・コントローラ７２０は、ビンごとにグラフィックス・メモリ
７５２から３Ｄプリミティブ・データと２Ｄオブジェクト・データを読み取る。
ビン・データはグラフィックス・キャッシュ・メモリ７２４に記憶される。グラ
フィックス・キャッシュ・メモリ７２４は、少なくとも、１つのビンを処理でき
るのに十分な表示データを記憶するのに十分な大きさであることが好ましい。グ
ラフィックス・キャッシュ・メモリ７２４は、システム・メモリ・インターフェ
ース７１４を介してグラフィックス・メモリ７５２にアクセスする。各ビンのデ
ータが、ビニング・ユニット７２１に渡される。ビニング・ユニット７２１は、
上で図４から６に関して述べたように、３Ｄプリミティブと２Ｄオブジェクトを
グラフィックス・コントローラ７２０が現在処理しているビンにおさまる、より
小さいプリミティブおよびオブジェクトに分割する。

【００２５】 ビニング・ユニットは、分割された３Ｄプリミティブと２Ｄブリット・オペレ
ーションを２Ｄブリット・エンジン７２２または３Ｄレンダリング・エンジン７
２３のいずれかに渡す。２Ｄブリット・エンジンと３Ｄレンダリング・エンジン
の両方がグラフィックス・キャッシュ・メモリ７２４に結合される。この構成を
用いると、２Ｄブリット・エンジン７２２が、３Ｄレンダリング・エンジン７２
３によってグラフィックス・キャッシュ・メモリ７２４に格納された中間レンダ
リング結果にアクセスできるようになる。グラフィックス・キャッシュ・メモリ
７２４と２Ｄブリット・エンジンが接続されない別の実施形態も可能である。し
かし、２Ｄブリット・エンジン７２２とグラフィックス・キャッシュ・メモリ７
２４の間の接続がないと、２Ｄブリット・エンジン７２２が、表示データの変更
を必要とするたびに、グラフィックス・キャッシュ・メモリ７２４からグラフィ
ックス・メモリ７５２にデータを書き込むことが必要になる。その場合に、３Ｄ
レンダリング・エンジン７２３は、３Ｄプリミティブのレンダリングを継続する
ために、グラフィックス・メモリ７５２からグラフィックス・キャッシュ・メモ
リ７２４にデータを読み取らせることが必要である。

【００２６】 この例の実施形態では、システム・メモリ７５０にグラフィックス・メモリ・
スペース７５２が含まれる。別のグラフィックス・メモリを使用する他の実施形
態も可能である。グラフィックス・コントローラがビニング・オペレーションを
実行するさらに他の実施形態も可能である。グラフィックス・コントローラ７２
０が、システム論理デバイスに統合されるのではなく、別のデバイスに含まれ、
システム論理デバイスを介してプロセッサに結合されるさらにもう１つの実施形
態も可能である。

【００２７】 前述の明細書で、本発明をその特定の例示的実施形態に関して説明した。しか
し請求項に示された本発明の広義の趣旨と範囲から逸脱せずに、本発明に対する
さまざまな修正と変更を行えることは明白である。本明細書と図面は、したがっ
て、制限的な意味ではなく、例示的と見なされなければならない。

【図面の簡単な説明】

【図１】 従来のシステムによるディスプレイ画面に配置された複数の３Ｄオブジェクト
の図である。

【図２】 従来のシステムによるビンにソートされた図１の複数の３Ｄオブジェクトを示
す図である。

【図３】 タイル型グラフィックス・アーキテクチャでの２Ｄオペレーションを処理する
従来の方法の流れ図である。

【図４】 ディスプレイ画面に配置された複数の３Ｄオブジェクトと２Ｄオブジェクトを
示す図である。

【図５】 本発明の実施形態による、ビンにソートされた図４からの複数の３Ｄオブジェ
クトと２Ｄオブジェクトを示す図である。

【図６】 ２Ｄオペレーションをビンにソートする方法の一実施形態の流れ図である。

【図７】 本発明の実施形態に従って実施されるグラフィックス・コントローラを組み込
まれたシステム論理デバイスを含むシステムのブロック図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ， ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，Ｊ Ｐ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ， ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，ＵＺ， ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 ペントコフスキー，ウラディミール アメリカ合衆国・95630・カリフォルニア 州・フォーソン・コッパー グリーク ド ライブ・123 Ｆターム(参考） 5B080 AA14 CA04 CA06 FA15 GA25

Claims (20)

【特許請求の範囲】
1. 【請求項１】 少なくとも１つの３Ｄプリミティブおよび少なくとも１つの
   ２Ｄブリット・オペレーションを複数のビンにソートするビニング・ユニットを
   含む装置。
2. 【請求項２】 ビニング・ユニットに結合された２Ｄパイプラインをさらに
   含み、ビニング・ユニットが２Ｄブリット・オペレーションに対応する複数のタ
   イリングされた２Ｄブリット・オペレーションを２Ｄパイプラインに送り、２Ｄ
   パイプラインが複数のタイリングされた２Ｄブリット・オペレーションを実行す
   る請求項１に記載の装置。
3. 【請求項３】 ビニング・ユニットに結合された３Ｄパイプラインをさらに
   含み、ビニング・ユニットが、３Ｄプリミティブに対応する複数のタイリングさ
   れた３Ｄプリミティブ・レンダリング・オペレーションを３Ｄパイプラインに送
   り、３Ｄパイプラインが複数のタイリングされた３Ｄプリミティブ・レンダリン
   グ・オペレーションを実行する請求項２に記載の装置。
4. 【請求項４】 中間３Ｄレンダリング結果と中間２Ｄブリット結果を記憶す
   るグラフィックス・キャッシュ・メモリをさらに含み、グラフィックス・キャッ
   シュ・メモリが、２Ｄパイプラインに結合され、かつ、３Ｄパイプラインに結合
   される請求項３に記載の装置。
5. 【請求項５】 グラフィックス・キャッシュ・メモリが、マイクロプロセッ
   サ・キャッシュ・メモリと同一のダイを共有する請求項４に記載の装置。
6. 【請求項６】 ビニング・ユニットがマイクロプロセッサである請求項４に
   記載の装置。
7. 【請求項７】 マイクロプロセッサと、 システム・メモリと、 マイクロプロセッサとシステム・メモリとの間に結合されたシステム論理ユニ
   ットとを含むシステムであって、システム論理ユニットが、 システム・メモリへのアクセスを提供するメモリ・コントローラと、 少なくとも１つの３Ｄプリミティブと少なくとも１つの２Ｄブリット・オペレ
   ーションを複数のビンにソートするビニング・ユニットを含むグラフィックス・
   コントローラと を含むシステム。
8. 【請求項８】 グラフィックス・コントローラが、さらに、ビニング・ユニ
   ットに結合された２Ｄパイプラインを含み、ビニング・ユニットが、２Ｄブリッ
   ト・オペレーションに対応する複数のタイリングされたブリット・オペレーショ
   ンを２Ｄパイプラインに送り、２Ｄパイプラインが複数のタイリングされたブリ
   ット・オペレーションを実行する請求項７に記載のシステム。
9. 【請求項９】 グラフィックス・コントローラが、さらに、ビニング・ユニ
   ットに結合された３Ｄパイプラインを含み、ビニング・ユニットが、３Ｄプリミ
   ティブに対応する複数のタイリングされた３Ｄプリミティブ・レンダリング・オ
   ペレーションを３Ｄパイプラインに送り、３Ｄパイプラインが複数のタイリング
   された３Ｄプリミティブ・レンダリング・オペレーションを実行する請求項８に
   記載のシステム。
10. 【請求項１０】 中間３Ｄレンダリング結果および中間２Ｄブリット結果を
    記憶するグラフィックス・キャッシュ・メモリをさらに含み、グラフィックス・
    キャッシュ・メモリが、２Ｄパイプラインに結合され、かつ、３Ｄパイプライン
    に結合される請求項９に記載のシステム。
11. 【請求項１１】 グラフィックス・キャッシュ・メモリが、マイクロプロセ
    ッサ・キャッシュ・メモリと同一のダイを共有する請求項１０に記載のシステム
    。
12. 【請求項１２】 ３Ｄプリミティブおよび２Ｄブリット・オペレーションを
    複数のビンにソートするマイクロプロセッサと、 ソートされた３Ｄプリミティブおよびソートされた２Ｄブリット・オペレーシ
    ョンを表すデータのコピーを記憶するシステム・メモリと、 マイクロプロセッサとシステム・メモリとの間に結合されたシステム論理ユニ
    ットとを含むシステムであって、システム論理ユニットが、 システム・メモリへのアクセスを提供するメモリ・コントローラと、 ２Ｄパイプラインを含み、２Ｄブリット・オペレーションに対応する複数のタ
    イリングされたブリット・オペレーションを２Ｄパイプラインに送り、２Ｄパイ
    プラインが複数のタイリングされたブリット・オペレーションを実行するグラフ
    ィックス・コントローラと を含むシステム。
13. 【請求項１３】 グラフィックス・コントローラが、さらに、３Ｄパイプラ
    インを含み、マイクロプロセッサが、３Ｄプリミティブに対応する複数のタイリ
    ングされた３Ｄプリミティブ・レンダリング・オペレーションを３Ｄパイプライ
    ンに送り、３Ｄパイプラインが複数のタイリングされた３Ｄプリミティブ・レン
    ダリング・オペレーションを実行する請求項１２に記載のシステム。
14. 【請求項１４】 中間３Ｄレンダリング結果および中間２Ｄブリット結果を
    記憶するグラフィックス・キャッシュ・メモリをさらに含み、グラフィックス・
    キャッシュ・メモリが、２Ｄパイプラインに結合され、かつ、３Ｄパイプライン
    に結合される請求項１３に記載のシステム。
15. 【請求項１５】 グラフィックス・キャッシュ・メモリがマイクロプロセッ
    サ・キャッシュ・メモリと同一のダイを共有する請求項１４に記載のシステム。
16. 【請求項１６】 第１の３Ｄプリミティブを複数のビンの少なくとも１つに
    ソートすること、 ２Ｄブリット・オペレーションを複数のビンの少なくとも１つにソートするこ
    と、 第２の３Ｄプリミティブを複数のビンの少なくとも１つにソートすること、お
    よび、 複数のビンをレンダリングすることを含む方法。
17. 【請求項１７】 第１の３Ｄプリミティブを複数のビンの少なくとも１つに
    ソートし、第１の３Ｄプリミティブの一部分が第１タイルと交わること、 ２Ｄブリット・オペレーションを複数のビンの少なくとも１つにソートし、２
    Ｄブリット・オペレーションの一部分が第１タイルと交わること、 第２の３Ｄプリミティブを複数のビンの少なくとも１つにソートし、第２の３
    Ｄプリミティブの一部分が第１タイルと交わること、および、 第１ビン記憶領域に記憶されたデータをレンダリングし、第１ビンが第１タイ
    ルに対応することを含む方法。
18. 【請求項１８】 第１記憶領域に記憶されたデータをレンダリングすること
    が、第１および第２の３Ｄプリミティブのどの部分および２Ｄブリット・オペレ
    ーションのどの部分が、第１タイル内におさまるかを判定することを含む請求項
    １７に記載の方法。
19. 【請求項１９】 第１記憶領域に記憶されたデータをレンダリングすること
    が、さらに 第１タイル内におさまる第１の３Ｄプリミティブの一部分をレンダリングする
    こと、 第１タイル内におさまる２Ｄブリット・オペレーションの部分を実行すること
    、および、 第１タイル内におさまる第２の３Ｄプリミティブの一部分をレンダリングする
    こと を含む請求項１８に記載の方法。
20. 【請求項２０】 その上に命令を格納されたマシン可読媒体であって、命令
    が、コンピュータ・システムによって実行される時に、コンピュータ・システム
    に、 ３Ｄプリミティブを複数のビンの少なくとも１つにソートすること、 ２Ｄブリット・オペレーションを複数のビンの少なくとも１つにソートするこ
    と、および、 グラフィックス・コントローラに複数のビンをレンダリングするように指示す
    ること を含む方法を実行させるマシン可読媒体。