TW561422B - Method and apparatus for processing 2d operations in a tiled graphics architecture - Google Patents

Description

561422 五、發明說明（1) 發明範# ，^明屬於電腦系統範疇。更特別是本發明屬於在利用 一碑架構之圖形系統中處理二維圖形操作之範疇。 … 發明背景 之=腦圖形系統一般用於在一二維影像顯示螢幕顯示物件 认:形表示。現今之電腦圖形系統提供極細密之表現，並 於許多應用中使用。 在標準之電腦圖形系統，於該顯示螢幕表示之一三維 由主：Ϊ為圖形基元。通常要描繪之三維物件基元 電恥根據基元資料定義。例如當該基元為三角形， =可根據其頂點之义，γ及2座標以及各頂 Λ 定義該基元。於特定應用可使用另ί 一-貝料描繪硬體插入該基元資料以計算表示久其一 之顯示螢幕像素及各像素之R，g&b色值。 ’、土兀 :準電腦圖形系統另包含一圖形快取記憶 形快取記憶體之使用較有效率，冑三維基元以箱：η 知名之技-術常稱為瓷磚。 卜序。此 圖1及2顯示將三維基元以箱排序或竟碑之 例圖形控制器接收基元110，12〇及13〇之資料。在此祀 兀11 0、1 2 0及1 3 0，然後於一顯示螢基J 〇 Μ員示田者日土 三維基元，該圖形控制器自該圖形記憶體將顯_ =描繪一 當部份讀到該圖形快取記憶體。該圖形控制，哭=貝訊一適 基元及將該描繪基元和儲存於該圖形快取吃=後描繪該 料結合。該圖形記憶體可位於主系統記情體f體之顯示資

561422 五、發明說明（2) 在非瓷磚架構，若該圖形控制器描繪基元丨丨〇，然後基 元120，然後基元13〇，每次該圖形控制器由一基元移至下 一個，將需自該圖形記憶體擷取顯示資料一新部份，使得 許多圖形快取記憶體漏失且使用較多圖形記憶體頻寬。 為改良圖形記憶體之頻寬利用，在該基元11〇，12〇及 130執行一瓷磚功能。如圖2所示，此範例之基元丨丨〇，丨2〇 =0以箱21〇、22G、23QA24Q排序。該排序技術通常需 交集之箱，然後將該基元資料拷 自’ ^ ^ = # ^ f目之主記憶體中。該圖形控制器然後 =相诸存區碩出該基兀資料，然後分配該基元以產生 =種变碑之較小基元。例如基元nG分成位 =22:Γ箱2 20之基元221。*元12〇分為位於綱之 =二箱24°之基元242。基元130分為位於箱21。 241 土。 ，位於箱230之基元231及位於箱24〇之基元 形箱；ϊ小基元，可描繪該箱。該.圖 =適田顯不-貝料儲存於該圖形記憶體之 基兀時快取記恃护 田梅、曰口亥 改良。 體之漏失較少，而使圖形記憶體頻寬利用 合但Ϊ:圖：常會將二維(2D)操作物三維操作混 後接收執行可接收-些三維物件之基元資料，然 維基元資料二、准位元傳輸操作之命令，然後接收更多三

第6頁 561422 五、發明說明（3) ' *--- 圖3之流程圖描述標準先前圖形系統於瓷磚架構中處理 二維操作之方法。在步驟31〇，一處理器接收三維基元資 科及將基元以箱排序。在步驟320若接收一二維位元傳輸 H #除所有具基元資料之箱（送至-圖形控制器進行 皇。2後在步驟340執行二維位元傳輸操作。在該二維 :::輸知作之後，該處理器可開始將另外之三維基元: 一旦接收二維操作之箱清除及描繪可 5瓷磚之優點，因圖形快取記 巾田皮裒以一、准基 之圖形記憶體頻寬較大。此失增加。這造成使用 加可特別對-部份系統主記：：用圖形記憶體頻寬增 統代理要存取該系統主記俨二夕”、' 圖形記憶體且許多系 形控制器使用之主記電腦系統造成問題。該圖 由以下細述加上本發明每 明，但不應將本發明受所述^ ^ ^圖將更完全了解本發 視為解释及說明。 、貝％例限制，而應只將·之 圖1是依知、先如系統於顯示螢幕 一 圖2說明依照先前系統將圖丨 二 些二維物件。 圖3是用以於兗磚圖形架構處理二二、勿广以箱排序。 程圖。 、’隹^木作之先前方法流 圖4說明於顯示螢幕配詈夕 一 件。 置之一二維物件及一些三維物 圖5顯示依照本發明一實施 U 4 I 3 —維物件及三維 561422 發明說明（4) 物件以箱排序 圖6是用以將二維操作以箱排序之方法實施例产 圖7方塊圖之系統包含併入依照本發明—實^ =圖。 圖形控制器之系統邏輯裝置。 a轭例貫施之 細述 將描述用以莞磚圖形架構處理二維操作之# 例。在此範例要處理三維基元及二維位元傳輪列：施 J二維位元傳輸操作時’亦將該二維位元操以= 該三維基元-起以箱排序，I需處理二維位元以？ ，序將降低圖形快取記』失二二 寬利用，因此改良總電腦系統性能。 以。己丨思體頻 在此描述之範例實施例稱為二維位元 5Γί)。二位(元/輸操作可亦用於將圖形系統之顏0色 :/起，/匕。嶋此描述之範例實施例雖 大量之三維及二維操作及基元。仁^施例疋要處理極 圖4表示在一顯示螢幕4〇〇晝出幾 件。在此範例處理器接收二维其—^ π 汉一、，算物 -二維物件⑽之二維位元—傳准//；41()^及43()，以及 維基元410、42。及430以一處理器將該三 Α 夕個相 510、520、530 及540

561422 五、發明說明（5) 排序。此範例雖將該顯示螢幕為4箱以較清楚描述本發 明’但在其它實施例可將該顯示螢幕分為任意廣數目範圍 之箱。 如圖4所示—’該三維基元410部分在箱51〇及部份在箱52〇 中。二維基兀420部份在箱520及部份在箱54〇中。三維某 元430部份在箱510，部份在箱53 0及部份在箱54〇中-/二^ 物件44 0部份在箱510及部份在箱53〇中。 '' 圖5顯示該三維基元41 〇、42〇及43〇以及二維物件44〇以 辞5^、52〇、53〇及540分配。一處理器送各種基元之拷貝 J該：基元交集之箱之圖形記憶體儲存區。例如該處理器 元410之基元資料拷貝至箱51〇及52〇之圖形記憶體 Ϊ存區。在另一範例該處理器送該二維物件440之資料拷 兮至及5 3 0之圖形儲存區。利用將該二維物件440和 二,j基元一起排序，在該處理器接收該二維物件44〇之 妗弓丨敬Λ輸軚作日年無需清除該箱（送基元至圖形控制器之描 i J ^。、該二維物件440以箱排序將降低圖形快取記憶.體 統性处員率並改良圖形記憶體頻寬利帛，故改良該電腦系 U |JL月匕 〇 制基元及該二維物件440以箱排序，一圖形控 適I各1目1礎將各箱<資料言1出’ 1將該較大*元内為 制:ίΐ碍之較小基元。例如該三維基元410由該圖形控 42(Γ由刀兮箱51〇之基元5U及箱520之基元521。該三維基元 542。=圖形控制器分為箱5 2 0之基元522及箱54〇之基元 〜二維基元4 30由該圖形控制器分為箱51〇之基元

第9頁 561422 五、發明說明（6) 512、箱5 30之基元531及箱54()之基元541。 由該圖形抻制哭八& #「 〆一雖物件4 4 0 =分ί 〇之物件513及箱530之物件川。 ° 之一、准基7L及分配之二維物件然後逐 繪圖及描繪引擎。 、相馮基礎达至 圖6是^一用以於瓷磚圖形架構中處理二維位元 之方法範例實施例流程圖。在步驟6 1 0，接收二唯= J =行該排序(分箱)處理。在其它實施例該；序處：ΐ】 碑圖形控制器執行。 处 J在 在：驟62 0決定是否收到二維位元傳輸操作。若盔二维 $ 70傳輸操作，該處理回到步驟610及可接收另外之三维 基在步驟6 2 0若收到一二維位元傳輸操作，該;^維 刼作在步驟6 3 0亦以箱排序。 制=方〇塊：i系統包含一位於系統邏輯裝置710之圖形控 制益72 0。該圖形控制器72〇包含一分箱單元721、一二 =專輸引擎72 2、_三維描繪引擎m、一顯示輸出-單元 =5及-圖形快取記憶體m。該二維位元傳輸引擎…是 ^表示用以執行二維位元傳輸操作之一大範圍電路。該三 、准描繪引擎7 23是要表示用以處理三維基元之一大範圍電 路。類似地該顯示輸出單元725是要表示用以轉換圖形顯 示資料為適於送至顯示監視器之形式之大範圍電路。該顯 不輸出單兀7 2 5和顯示監視器76〇連接。 ，了該圖形控制器720 ’該系統邏輯裝置71〇包含一主介 面早兀71 2、一系統記憶體介面7丨4及一系統輸入/輸出介

第10頁 561422

第11頁 561422 五、發明說明（8) 元傳輸引擎及三維描繪引擎和該圖形快取記憶體72 4耦 合。此架構能讓該二維位元傳輸引擎722存取該圖形快取 記憶體724中三維描繪引擎7 2 3儲存之中間描繪結果。另一 實施例在該圖形快取記憶體724及該二維位元傳輸引擎間 可無連接。但該二維位元傳輸引擎7 2 2及該圖形快取記憶 體724間若無連接，每次該二維位元傳輸引擎72 2要變更該 顯示資料時需自該圖形快取記憶體7 24將資料寫入該圖形 記憶體75 2。該三維描繪引擎723則需將該資料自該圖形記 憶/體75 2讀回該圖形快取記憶體，以繼續描繪三維基元。 在此範例實施例，該系統記憶體7 5 0包含該圖形記憶體 空間7 5 2。其它實施例可利用一分開之圖形記憶體。在其 它實施例該圖形控制器亦可執行該分箱操作。還有一些實 施例該圖形控制器7 2 0並未和一系統邏輯裝置整合，而包 含於一分開之裝置，經由一系統邏輯裝置和該處理器耦 合。 以上本發明是參照特定範例實施例描述。但很清楚可·進 行各種改-良及變更而未偏移所附申請專利範圍訂定之本發 明較廣精神及範圍。故本說明書及圖式只做為說明而非限 制0

第12頁

Claims (1)

1. 561422 修正 案號90107593 ，^年/月巧日 六、申請專利範圍 1 . 一種用以於瓷磚式圖形架構中處理二維操作之裝置， 包含有： 一分箱單元，用以將至少一三維基元及至少一二維位元 傳輸操作以多個箱排序； 一處理器，用以傳遞該三維基元與接收該二維位元傳輸 _ 操作；及 3 β圖型控制器，為各箱讀取資料並將較大基元分成較小 一 基元。

   2.如請專利範圍第1項之裝置，另包含一二維管線和該 分箱單元耦合，該分箱單元對應該二維位元傳輸操作將多 個瓷磚二維位元傳輸操作和該二維管線通訊，該二維管線 執行該等瓷磚二維位元傳輸操作。 3 ·如請專利範圍第2項之裝置，另包含一三維管線和該 分箱單元耦合，該分箱單元對應該三維基元將多個瓷碑三 維基元描繪操作和該三維管線通訊，該三維管線執行該等 瓷磚三維基元描繪操作。 4.如請專利範圍第3項之裝置，另包含一圖形快取記憶 體用以儲存中間三維描繪及二維位元傳輸結果，該圖形快 取記憶體和該二維管線耦合及另和該三維管線耦合。 5 .如請專利範圍第4項之裝置，其中該圖形快取記憶體 和一微處理器快取記憶體共用相同晶粒。 6如請專利範圍第4項之裝置，其中該分箱單元為微處理 器。 7. —種用以於瓷磚式圖形架構中處理二維操作之系統，

   O:\70\70042-920127.ptc 第14頁 561422 案號 90107593 曰 修正 六、申請專利範圍 包含 一微處理器； — 一系統記憶體；以及 一系統邏輯單元在該微處理器及該系統記憶體間耦合， 該系統邏輯單元包含 27 一記憶體控制器提供對該系統記憶體之存取，以及 一圖形控制器包含一分箱單元，該分箱單元將至少一 三維基元及至少一二維位元傳輸操作以多個箱排序。 8. 如請專利範圍第7項之系統，其中該圖形控制器另包 含一二維管線和該分箱單元耦合，該分箱單元對應該二維 位元傳輸操作將多個瓷碑位元傳輸操作和該二維管線通 < 訊，該二維管線執行該等瓷磚位元傳輸操作。 9. 如請專利範圍第8之系統，其中該圖形控制器另包含 一三維管線和該分箱單元耦合，該分箱單元對應該三維基 元將多個瓷碑三維基元描繪操作和該三維管線通訊，該三 維管線執行該等瓷磚三維基元描繪操作。 1 0.如請專利範圍第9項之系統，另包含一圖形快取記憶 體用以儲存中間三維描繪及二維位元傳輸結果，該圖形快 取記憶體和該二維管線耦合及另和該三維管線耦合。 1 1 .如請專利範圍第1 0項之系統，其中該圖形快取記憶 體和一微處理器快取記憶體共用相同晶粒。 （ 1 2. —種用以於瓷磚式圖形架構中處理二維操作之系 統，包含： 微處理器 將 三維基元及一二維位元傳輸操作以多

   O:\70\70042-920127.ptc 第15頁 561422 _案號90107593 年/月曰 修正__ 六、申請專利範圍 τ個箱排序； ! 一系統記憶體，儲存代表該排序三維基元及該排序二維 i位元傳輸操作之資料拷貝；以及 : 一系統邏輯單元在該微處理器及該系統記憶體間耦合， 該系統邏輯單元，包含 一記憶體控制器提供對該系統記憶體之存取，以及 ~ 一圖形控制器包含一二維管線，該圖形控制器對應該 二維位元傳輸操作將多個瓷磚位元傳輸操作和該二維管線 •通訊，該二維管線執行該等兗磚位元傳輸操作。 ; 1 3 .如請專利範圍第1 2項之系統，其中該圖形控制器另 包含一三維管線，該微處理器對應該三維基元將多個瓷磚4 三維基元描繪操作和該三維管線通訊，該三維管線執行該 等磁磚三維基元描繪操作。 1 4.如請專利範圍第1 3項之系統，另包含一圖形快取記 憶體用以儲存中間三維描繪及二維位元傳輸結果，該圖形 快取記憶體和該二維管線耦合及另和該三維管線耦合。 1 5.如請專利範圍第1 4項之系統，其中該圖形快取記憶 體和一微處理器快取記憶體共用相同晶粒。 1 6 · —種用以於瓷磚式圖形架構中處理二維操作之方 法，包含： 將一第一三維基元以至少多個箱之一排序； g 將一二維位元傳輸操作以至少多個箱之一排序； 將一第二三維基元以至少多個箱之一排序；以及 描繪該等箱。

   O:\70\70042-920127.ptc 第16頁 561422 案號 90107593 修正 六、申請專利範圍

   二' 7ί 壬·之 1 7. —種用以於瓷磚式圖形架構中處理二維操作之方 法，包含： 將一第一三維基元以至少多個箱之一排序，該第一三維 基元一部份和一第一兗碑交集； 將一二維位元傳輸操作以至少多個箱之一排序，該二維 位元傳輸操作一部份和一第一瓷磚交集； # 一第二三維基元以至少多個箱之一排序，該第二三維 基元一部份和一第一瓷磚交集；以及 描繪儲存於一第一箱儲存區之資料，該第一箱和該第一 瓷磚對應。 1 8.如請專利範圍第1 7項之方法，其中描繪儲存於第一 儲存區之資料包含決定該第·一及二三維基元哪一部份及該 二維位元傳輸操作哪一部份適合在該第一磁碟中。 1 9 .如請專利範圍第1 8項之方法，其中描繪儲存於第一 儲存區之資料另包含 描繪適合在該第一瓷磚中之第一三維基元部份； 執行適合在該第一瓷磚中之該二維位元傳輸部份；以及 描繪適合在該第一瓷磚中之第二三維基元部份。 2 0 . —種機器可讀媒體，所儲存之指令在由電腦系統執 行時使該電腦系統執行一方法，該方法包含： 將一三維基元以至少多個箱之一排序； 將一二維位元傳輸操作以至少多個箱之一排序；以及 命令一圖形控制器描繪該等箱。

   Q:\70\70042-920127.ptc 第17頁