JP2003527736A - Flip chip device using flexible conductive adhesive - Google Patents

Flip chip device using flexible conductive adhesive

Info

Publication number
JP2003527736A
JP2003527736A JP2000546558A JP2000546558A JP2003527736A JP 2003527736 A JP2003527736 A JP 2003527736A JP 2000546558 A JP2000546558 A JP 2000546558A JP 2000546558 A JP2000546558 A JP 2000546558A JP 2003527736 A JP2003527736 A JP 2003527736A
Authority
JP
Japan
Prior art keywords
substrate
flexible
adhesive
conductive adhesive
contact pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000546558A
Other languages
Japanese (ja)
Inventor
チャン,ケビン,ウォンタイ
Original Assignee
アメラシア インターナショナル テクノロジー,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/166,633 external-priority patent/US6108210A/en
Priority claimed from US09/276,259 external-priority patent/US6297564B1/en
Application filed by アメラシア インターナショナル テクノロジー,インコーポレイテッド filed Critical アメラシア インターナショナル テクノロジー,インコーポレイテッド
Publication of JP2003527736A publication Critical patent/JP2003527736A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/1319Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01045Rhodium [Rh]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0133Elastomeric or compliant polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10984Component carrying a connection agent, e.g. solder, adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 可撓性導電性接着剤を用いたフリップチップデバイス 【解決手段】 弾性率が低い可撓性導電性接着剤(40、140)を用いてフリップチップ形式で、電子デバイス(10、100)が、次のレベルの基板(20、120)に相互接続された1以上の半導体チップ(30、130)を含む。可撓性導電性接着剤(40、140)は、基板(20、120)のコンタクトパッド(24、124)上か、または半導体チップ(30、130)のコンタクトパッド(34、134)上に導電性バンプ(40、140)として塗布され、導電性粒子で満たされた可撓性の熱可塑性または熱硬化性樹脂である。レジスタ、コンデンサなどを含むパッケージ化された部品などの他の電子デバイス(44、46、144、146)が、半導体チップ(30、130)に対して用いられているものと同じ可撓性導電性接着剤のバンプ(24、124、34、134)のアプローチで接合される。チップ(30、130)と次のレベルの基板(20、120)の両方のコンタクトパッドは、パッド(37)の酸化防止用に内部接続前に、好ましくは貴金属である金属性の被覆(38)で保護されることが好ましい。可撓性絶縁有機アンダーフィル(150)が用いられてもよく、この弾性率は、可撓性導電性接着剤(40、140)と実質的に同じ程度に低いものであることが好ましい。 PROBLEM TO BE SOLVED: To provide a flip-chip device using a flexible conductive adhesive having a low elastic modulus by using a flexible conductive adhesive. An electronic device (10, 100) includes one or more semiconductor chips (30, 130) interconnected to a next level substrate (20, 120). The flexible conductive adhesive (40, 140) is conductive on the contact pads (24, 124) of the substrate (20, 120) or on the contact pads (34, 134) of the semiconductor chip (30, 130). Flexible thermoplastic or thermoset resin applied as conductive bumps (40, 140) and filled with conductive particles. Other electronic devices (44, 46, 144, 146), such as packaged components including resistors, capacitors, etc., have the same flexible conductive properties as those used for semiconductor chips (30, 130). It is joined by an adhesive bump (24, 124, 34, 134) approach. The contact pads on both the chip (30, 130) and the next level substrate (20, 120) must have a metallic coating (38), preferably a noble metal, before internal connection to prevent oxidation of the pads (37). It is preferably protected by A flexible insulating organic underfill (150) may be used, and preferably has a modulus that is substantially as low as the flexible conductive adhesive (40, 140).

Description

【発明の詳細な説明】 【0001】 本発明は、1998年4月24日に出願された米国特許仮出願第60/082
,885号、1998年7月9日に出願された米国特許仮出願第60/092,
147号、1998年10月5日に出願された米国特許出願第09/166,6
33号、1998年4月28日に出願された米国特許仮出願第60/083,3
26号、および1999年3月25日に出願された米国特許出願第09/276
,259号の利益を享受するものである。 【0002】 【発明の属する技術分野】 本発明は、電子装置に関し、特に、上部に半導体チップを接合させた電子装置
に関する。 【0003】 【従来の技術】 1960年代初めに集積回路が発明されて以来、急激にその使用が増加し、現
代社会がこれまで依存し当然のものとしてきた多くの電子製品にとって必要不可
欠のものとなっている。回路および他の半導体チップを実装して機能的な形にす
る方法は多くあるが、このように実装された電子装置の物理サイズが小さく、そ
のように実装された電子装置が低コストであれば、その有効性はさらに高められ
ることになる。 【0004】 従来、半導体チップの上面(すなわち、電子回路が形成されたチップの片側)
の周辺に配設されたコンタクトパッドから、リードフレーム、ヘッダまたは他の
パッケージや、半導体チップの底面が取り付けられる基板へとループ状に設けら
れた微細な金またはアルミニウムボンドワイヤを用いて半導体への接続が行われ
ている。 【0005】 ボンドワイヤの相互接続の技術は、各ボンドワイヤのコストが1セント(0.
01米ドル)よりも安価になる程度まで改善されてきた。比較的短い距離でルー
プ状に設けられる薄いボンドワイヤの電気的特性により、必然的に望ましくない
インダクタンスおよび静電容量が相互接続内に入るため、電子装置の帯域幅と動
作速度が下がる。高速化マイクロプロセッサ、高周波信号処理および通信装置が
開発された結果、近年ではこの制限がより重要なものとなってきた。 【0006】 これらの相互接続の静電容量とインダクタンスを減少させる方法の一つに、相
互接続経路の長さを短くする方法がある。これを達成するための従来の効果的な
方法の一つは、半導体チップをひっくり返す(すなわち、「フリップチップ」と
呼ばれる)ことであり、コンタクトパッドが基板に密着して隣接して組み付けら
れ、基板上には半導体のコンタクトパッドが直接接合されるコンタクトパッドの
対応するセットが形成される。 【0007】 L.F.Millerによる「基板への部品の接合方法(Method of
Joining a Component to a Substrate)
」と題された米国特許第3,429,040号公報には、半導体チップがはんだ
バンプにより基板に取り付けられるフリップチップ配列が開示されている。フリ
ップチップと基板との距離が、これまでおよそ50〜100マイクロメータ(1
マイクロメータは1ミクロンとしても知られている)まで減少することで、非常
に高い周波数での動作が可能となる。 【0008】 フリップチップ構造における半導体デバイスの相互接続は、非常に精巧な金属
被覆および冶金を使用して接続用に用いられる適切な高さを有した導電性バンプ
を形成することから、あまり要求度の高くない低コストのはんだバンプを使用す
ることまで進化してきた。 【0009】 はんだ付けおよびはんだバンプ技術並びに冶金は、このような相互接続の低温
および高温リフローはんだ付けに適切な堆積の組成および方法の変化に対応でき
るように、公知の方法を用いて変化させてもよい。はんだバンプ技術の特有の制
限は、材料の熱膨張率(CTE)が異なることから、半導体デバイスが有機基板
に直接取り付けられるような場合に現れる。 【0010】 例えば、FR−4ガラスファイバ基板のCTEは、17ppm/℃であるのに
対し、半導体チップのCTEは、3ppm/℃である。同様に、CTEが7pp
m/℃しかないアルミナ基板にフリップチップの相互接続を行う場合であっても
、半導体チップのサイズが各端部で5ミリメートルよりも大きいものである場合
、かなりの制限が生じる。 【0011】 はんだジョイントは、弾性率が約700,000kg/cm(0.0703
kg/cm=1psiより、約10,000,000psi)であり、あまり
撓み性がないため、周期的な温度変動にあてるとはんだ接続が疲労破壊を起こす
ことになる。 【0012】 Fujitaらの「導体の導電性接着剤接続アレイ(Electricall
y Conductive Adhesive Connecting Arr
ays of Conductors)」と題された米国特許第4,113,9
81号には、圧縮される場合を除いて、導電性効果をほとんど生じさせることが
ない導電性粒子で充填された非導電性接着剤ベースが開示されている。 【0013】 Fujitaらは、このような接着剤を用いて隆起状のコンタクトを取り付け
る方法について開示しており、この方法では、非導電性接着剤にある通常非接触
の導電性粒子がデバイスの隆起状コンタクトに押圧されて、デバイスの隆起状コ
ンタクトが基板の隆起状コンタクトパッドに電気的に接続し、さらに横方向に隣
接したコンタクト間が絶縁性樹脂により分離される。 【0014】 従来の半導体ウェーハでは、通常アルミニウム製のコンタクトパッドは、最終
的な絶縁無機パッシベーション層の下方にくぼみを有する。Fujita特許の
制限の一つに、絶縁パッシベーション層または基板の上面よりも上方までコンタ
クトパッドを延ばさなければならないことがある。 【0015】 半導体ウェーハ組立て工程の一環として準備するか、または別の工程として準
備するか、いずれにせよ、このように追加を行う必要があるということによって
、半導体デバイスおよび相互接続のコストが上がる傾向にある。Fujitaの
相互接続に関する別の制限は、ある限られた数の導電経路のみしか各導電性コン
タクト内に形成されない場合があるため、ほんのわずかな導電性粒子間の電気的
分離によって相互接続が非導電性になるため、実用的でない。 【0016】 これまで長い間、等方性の導電性接着剤が、半導体ダイのコンタクトパッドを
パッケージリードにワイヤ接続する前に、半導体ダイの裏側をパッケージに接合
するために用いられており、さらにはハイブリッド回路アセンブリやプリント配
線板アセンブリにおいて半導体部品、チップレジスタおよびチップコンデンサを
取り付ける広範囲にわたる使用もなされてきた。 【0017】 フリップチップ接合用導電性接着剤の初期の使用に関しては、Proceed
ings of IEEE Electronic Component Co
nference、1967(pp.269〜275)に公開された「フリップ
部品技術(Flip−Component Technology)」と題した
論文において、Scharf等により提案されている。この論文の中では、接合
する各半導体ダイに対して16個の接合パッドからなるアレイを有する基板に、
導電性接着バンプが謄写されている。 【0018】 Scharfらは、精巧なバンプを印刷するために良好なステンシル作成方法
に焦点を当て、さらに低温接合および低コストなどの導電性接着剤を用いる利点
をいくつか挙げている。 【0019】 次に、P.Jourdainらによる「2つの電気的要素間に複数の電気的接
続を同時に形成する方法(Method of Simultaneously
Manufacturing Multiple Electrical C
onnections Between Two Electrical El
ements)」と題された米国特許第4,442,966号には、半導体上の
アルミニウムパッドを基板に接合するために導電性ペーストを使用することが開
示されており、ここではコンタクトパッド上に導電性接着剤バンプを堆積するス
テンシル方法が用いられており、半導体の組立て中に圧力および熱を基板にかけ
ている。 【0020】 半導体チップを接合するためにこのような導電性エポキシ接着剤を用い、この
ような接着剤を塗布することは、例えば、K.Gilleoの「ポリマー接合を
用いたダイレクトチップ相互接続(Direct Chip Intercon
nect Using Polymer Bonding)」、39th El
ectronic Component Conference、May 19
89、(pp.37〜44)および米国特許など、いくつかの文献に報告されて
いる。 【0021】 ここでの剛性導電性接着剤の制限は、はんだバンプのアプローチのものと類似
しており、すなわち、温度変動下で接続が破損しやすくなる。報告されている応
用での接着剤ジョイントは、弾性率が70,000kg/cm(1,000,
000psi)以上のものであることから、ほとんど撓み性がないため、周期的
な温度変動にあてると層間剥離や破損破壊を起こすことになる。 【0022】 したがって、チップ対部品またはチップ対板の相互接続に関する主要な問題は
、半導体チップシリコンの熱膨張率と次のレベルの板、すなわち、半導体チップ
が取り付けられる基板の熱膨張率間の差から生じる内部応力である。 【0023】 従来の導電性接着剤およびはんだバンプ技術は共に、これらの高応力に起因す
る破壊によりその機能が低下し、これらの破壊は、近代エレクトロニクスの傾向
にあるように、極端な温度差やサイズが大きなチップによりさらに悪化する。 【0024】 応力の問題に対する従来の解決策の一つに、導電性接着剤接続を含まない領域
にエポキシアンダーフィルを用いて応力を分散しようとする方法がある。適切な
アンダーフィルを用いることによって、半導体ダイのサイズと温度変動幅にもよ
るが、このような相互接続の耐性を強化させる熱サイクル数を6〜8倍増大させ
る場合も多いが、周期的に生じるひずみを抑える高強度のアンダーフィルの利点
となる圧縮応力と、層間剥離やジョイントまたは部品の破壊を引き起こす破壊的
なせん断応力とのバランスをとるという固有の問題が依然として残る。 【0025】 半導体ダイの寸法が大きくなればなるほど、せん断応力も増大するため、熱サ
イクル下で組み立てられたフリップチップの信頼性は、特定の温度域のそれぞれ
に対して再評価が必要となる。同様に、温度変動幅の極値がより低温または高温
まで広がる場合、費用のかかる再評価テストが必要になり、組み立てられたフリ
ップチップの信頼性にさらなるせん断応力が悪影響を及ぼすこともある。 【0026】 アンダーフィルの弾性率を適度に高くすることによって、温度変動の応力に耐
性となるように、フリップチップデバイスアセンブリの能力を高めることは可能
であるが、それでも、利用可能な半導体デバイスのサイズと、半導体チップの熱
膨張率と次のレベルの基板の熱膨張率間の差の両方から制限を受ける。 【0027】 さらに、このような剛性接着剤アンダーフィルの組込みにかかるコストも比較
的高く、接着剤アンダーフィルが高強度であるため、修繕や再処理がかなり困難
となることにより(まったくできないこともある)、複数のフリップチップを組
み込む装置のコストがさらに高くなる。 【0028】 この技術の問題に対する別の可能な解決策に、次のレベルの板、すなわち基板
に処理を施して、半導体チップの熱膨張率と同じもの、例えば、約3ppm/℃
の熱膨張率をもたせる方法がある。なかにはこの技術的アプローチを利用して問
題を解決したものもあるが、このような基板の開発・製造にかかるコストが高く
望ましくないことや、このような新技術を支えるだけのインフラ整備が必要とな
る点から、広く用いられていない。 【0029】 さらにより煩雑なことには、最も低コストの一般的な電子基板が、プリント配
線回路板に一般的に使用され、CTEが17ppm/℃であるFR−4などの、
エポキシ樹脂を用いたガラスファイバ積層体となることである。従来の市販の電
子装置のほとんどは、例外なくFR−4プリント回路板を採用している。したが
って、費用をかけてさらなる中間基板が必要となるか、またはFR−4に取って
代わる特殊な基板材料が必要となるかのいずれかになる。 【0030】 したがって、半導体チップのシリコンと次のレベルの板間での熱膨張率の差に
対応でき、機能的回路板上にチップスケールでの実装およびチップの直接的な取
付けの両方が可能な相互接続技術が必要とされる。 【0031】 【発明の開示】 このため、本発明は、貴金属により保護されたコンタクトパッドを上部に有す
る半導体チップを備えており、この半導体チップは、貴金属により保護された対
応するコンタクトパッドを上部に有する基板にフリップチップ方式で接続される
。半導体チップと基板上にある対応するコンタクトパッド間の接続は、弾性率が
低い可撓性の導電性接着剤で行われる。 【0032】 図面を参照しながら本発明の好適な実施形態の詳細な説明がより容易に深く理
解されよう。 【0033】 【発明の実施の形態】 本願明細書に記載する発明の特定の実施形態は、説明および例示的目的で記載
するものであって、本発明を制限するものではなく、本発明の要旨および特徴は
、本発明の範囲および趣旨を逸脱することなく、さまざまな実施形態で用いられ
てもよいことを理解されたい。 【0034】 一般に、本発明は、基板およびその上に搭載される電子部品、例えば、半導体
デバイス、レジスタ、コンデンサおよび他の部品を含むフリップチップデバイス
などの部品間の相互接続は、弾性率が低い可撓性の導電性接着剤によりなされる
ことで、疲労破壊や層間剥離による破壊を防ぐために高弾性率のアンダーフィル
を用いずに、電子部品と基板の熱膨張率(CTE)の差を60ppm/℃までに
収めるように実質的な撓み性をもたらす電子装置に関する。 【0035】 電気的分離を高め導体として用いられるある種の金属のマイグレーションを減
らすことが望ましい場合のように、任意のアンダーフィルが用いられる場合、こ
のようなアンダーフィルも弾性率が低い撓み性のものでなければならず、可撓性
の導電性接着剤の相互接続の弾性率と同じかもしくはそれよりも低いものである
ことが好ましい。 【0036】 図1の電子装置10は、絶縁基板20を含み、この基板上には、半導体チップ
30、チップレジスタ44およびチップコンデンサ46などの複数の電子デバイ
スが整列され搭載されている。この実施形態では、デバイス30、44、46と
基板20間に絶縁アンダーフィルはない。 【0037】 半導体チップ30は、基板ダイ32の第1の表面上に、半導体チップ30に含
まれている電子回路と外部電子要素の間を電気的に接続するための複数のコンタ
クトパッド34を含む。同様に、レジスト44とコンデンサ46のそれぞれも、
各第1の表面上に、チップレジスタ44とチップコンデンサ46にそれぞれ含ま
れる抵抗および容量性回路要素と、基板20を介して外部の電子要素の間を電気
的に接続するための複数のコンタクトパッドを含む。 【0038】 基板20は、その第1の表面上に、従来の方法で電子回路の導体を形成するプ
リント配線導体22を含む。基板20の導体22上には、基板上に載置される電
子デバイス30、44、46にそれぞれが対応する接合パッド34、45、47
の位置に相当する位置で、複数のコンタクトパッド24が形成される。言い換え
れば、基板20のコンタクトパッド24の配列、サイズおよび間隔は、半導体デ
バイス30のコンタクトパッド34の配列、サイズおよび間隔と適合するもので
ある。 【0039】 基板20は、FR−4ガラスファイバやBT材料などの積層体や、被覆を施し
たアルミニウムや、もしくはアルミナ、セラミックや他の適切な絶縁材料から製
造されてもよく、基板上の導体22は、銅、アルミニウム、金または銀などの金
属か、もしくは薄膜または厚膜堆積法などの公知の技術により形成される導電性
インクにより形成されてもよい。 【0040】 導体上のコンタクトパッドが、貴金属などの非酸化材料からなるものでなけれ
ば、電気的接触の長期間にわたる一定の安定性と完全性を得るために、貴金属の
被覆または合金でコンタクトを保護しなくてはならず、基板に取り付けるデバイ
スも同様である。 【0041】 電子デバイス30、44、46は、基板20の第1の表面に最も近いそれぞれ
の第1の表面に設けられるため、電子デバイス30、44、46の各コンタクト
パッドは、基板20上のそれぞれ対応するコンタクトパッドに隣接し、すなわち
フリップチップ形式で隣接している。 【0042】 電子デバイス30、44、46は、複数の可撓性の導電性接着剤バンプ40に
より基板20に取り付けられており、これらのバンプにより、各デバイス30、
44、46が基板20に機械的に取り付けられると共に、各コンタクトパッド3
4、45、46と基板20に位置するそれに対応するコンタクトパッド間を低い
インピーダンス、通常0.1ohm以下で電気的に接続する。 【0043】 導電性接着剤40が「可撓性」のものである必要があるということは、つまり
、その弾性率は低いということである。充填される組成として、弾性率が約35
,000kg/cm(約500,000psi)よりも低い導電性接着剤が必
要とされる。接着剤は、熱可塑性または熱硬化性樹脂か、もしくはそれらを混合
したものか共重合体を含むものであってもよく、その中に導電性材料の微粒子が
含まれることにより導電性となり、これはまた、純樹脂よりも弾性率を高くして
しまうことにもなる。 【0044】 適切な可撓性導電性接着剤は、LTP8150型の液状の可撓性熱可塑性導電
性接着剤と、ESS8450型(銀充填剤)、ESS8456型(銀−パラジウ
ム合金充填剤)、ESS8457型(金めっきを施した銅充填剤)、ESS84
58型(金粉充填剤)、ESS8459型(金めっきを施したニッケル充填剤)
の可撓性エポキシ系接着剤ペーストと、PSS8156型(銀−パラジウム合金
充填剤)、PSS8157型(金めっきを施した銅充填剤)、PSS8158型
(金粉充填剤)、PSS8159(金めっきを施したニッケル充填剤)の可撓性
ペースト接着剤を含み、これらすべては、ニュージャージー州プリンストンのエ
ーアイ・テクノロジー,インコーポレイテッド(AI Technology,
Inc.)から市販されているものである。 【0045】 これらの可撓性の導電性接着剤のガラス転移温度は、約−55℃〜−60℃で
あるため、図2に示すように、その弾性率は低温で約35,000kg/cm (約500,000psi)となる。PSS8150型の可撓性の導電性接着剤
は、ガラス転移温度が−20℃よりも低く、破断前の寸法の伸び率が30%を超
える熱可塑性樹脂を含む。ESS8450型の可撓性の導電性接着剤は、ガラス
転移温度が0℃より低く、破断前の直線寸法の伸び率が30%を超える変性熱硬
化性エポキシ樹脂を含む。流動可能な融点温度が300℃よりも低い熱可塑性樹
脂が好ましい。 【0046】 図2には、さまざまな導電性接着剤ごとの温度関数(℃)としての弾性率(p
si)のグラフが示されている。はんだやエポキシなどの従来の接着剤の弾性率
は、半導体デバイスが通常動作される温度域のほとんどで約70,000kg/
cm(約1,000,000psi)を超えることが示されている。半導体デ
バイスの通常の動作指定温度域は、自動車、航空機や軍事的用途などの要求度の
高い応用を目的としたデバイスでは−55〜+150℃であり、家庭娯楽用や家
庭用器具の用途などの要求度の低い応用を目的としたデバイスは、指定温度域は
より狭いものであってよい。 【0047】 本発明に用いられる可撓性の導電性接着剤の弾性率は、半導体デバイスの動作
を指定する動作温度域の少なくとも約50%で約35,000kg/cm(約
500,000psi)を示す。好適な接着剤の弾性率は、ESS8459型で
示されているように、このような温度域で約7,000kg/cm(約100
,000psi)よりも小さいものであり、さらに、PSS8159型で示され
ているように、約3,500kg/cm(約50,000psi)よりも小さ
いものであり、これら両方の導電性接着剤のガラス転移温度は約−55〜−60
℃である。 【0048】 可撓性導電性接着剤の適切な導電性充填剤は、銀、金、パラジウムまたはプラ
チナ粒子(薄片、球状または粉末)と、銀−パラジウム合金粒子と、金めっきを
施した銅またはニッケル粒子とを含み、これらは、AI Technology
,Inc.から入手可能な上述した可撓性導電性接着剤のさまざまな充填剤に含
まれるものである。 【0049】 銀−パラジウム合金粉末充填剤は、パラジウムの割合が少なくとも約10〜3
0%の範囲にある場合、銀のマイグレーションに対して最も耐性であり、パラジ
ウムが占める割合が大きくなればなるほど、銀のマイグレーションに対する耐性
は高くなるが、多くの応用に対して充填剤のコストがかなり高くなる場合がある
。貴金属の他の合金も適切である。本発明により可撓性導電性接着剤を用いて接
着を行うと、その接触抵抗は0.1ohm以下にすることが可能となる。 【0050】 さらに、一つの好適な可撓性導電性接着剤は、金めっきかパラジウムめっきを
施した銅薄片を含む導電性充填剤を含む。別の好適な可撓性導電性接着剤は、金
めっきかまたはパラジウムめっきを施したニッケル薄片を含む導電性充填剤を含
む。アルミニウムなどの他の非貴金属および他の非貴金属合金コアも、貴金属メ
ッキとともに効果的に用いてもよい。コア材料とめっき材料は、めっきのコスト
と容易さに基づいて選択されてもよい。 【0051】 別の可撓性導電性接着剤は、体積電気抵抗が0.00009ohm−cmより
も低い特別に準備した銀微粒子で形成されることによって、特定の相互接続を介
してより大きな電流を流すことができ、すなわち、相互接続での電流密度をより
高くすることができる。導電性充填剤は、特別に上述したものに限定されるもの
ではないが、充填剤粒子は、粒子のコアが貴金属からなるものでない場合、貴金
属を被覆またはめっきすることにより耐酸化性となるように少なくとも保護が施
されるものでなければならないことに留意されたい。 【0052】 金、パラジウムおよびプラチナを被覆した金属薄片および粉末に対して、貴金
属の被覆は約5重量%より大きくして、例えば、貴金属被覆が過度に薄い場合に
起こり、充填剤のバルク電気抵抗特性をゆっくりと劣化させる長期高温酸化を防
ぐように安定性を与えなければならない。貴金属の被覆が充填剤の総量の約50
%を超えると、被覆を施した金属を用いるコスト有効度がなくなる。電気特性と
コスト有効度を満足させるためには、約5〜30重量%の範囲の金含有量が効果
的である。 【0053】 したがって、前述したものは、弾性率が低いことから、撓み性があり、かつ基
板20と基板32間の固有のCTE差に起因する応力を受けにくい低コストの可
撓性導電性接着剤による相互接続となる。アンダーフィルを含まない12mm×
12mmの半導体デバイスを含む前述の電子装置の典型例では、−55℃〜+1
50℃の温度域で1000サイクル後と、−65℃〜+150℃間で各温度での
滞留時間が10分と温度間の移行時間が10秒である温度衝撃の50サイクルを
超えるサイクル後、接着強度と接触抵抗の劣化は測定されなかった。 【0054】 半導体チップを基板に相互接続するために可撓性導電性接着剤を用いる前述の
電子装置が優れていることは、公開されている熱サイクルデータと比較すること
で容易に理解されよう。 【0055】 Rosnerらの「等方性導電性接着剤を用いたフリップチップ接合(Fli
p Chip Bonding Using Isotropic Condu
ctive Adhesives)」、Proceeding of Elec tronic Component and Technology Conf erence 、May、1996(pp.524〜581)と、Wuらの「フリ
ップチップ有機実装における材料および構造上の問題(Materials a
nd Mechanics Issues in Flip−Chip Org
anic Packaging)」、Electronic Componen ts and Technology Conference 、May、199
6(pp.524〜534)と、Gamotaらの「フリップチップの進歩的な
カプセル化材料システム(Advanced Encapsulant Mat
erial Systems for Flip Chip)」、Advanc ing Microelectronics 、July/August、199
7(pp.22〜24)により最近公開された研究では、はんだバンプの付着と
剛性導電性接着剤の付着に対して熱サイクル関数として接触抵抗の信頼性と向上
に関する報告がなされている。アンダーフィルがないはんだバンプと剛性導電性
接着剤の相互接続の両方のサンプルは、−25℃〜+125℃の中間域での熱サ
イクルを受ける場合、100サイクル以内で機能しなくなる。 【0056】 上記の図1と関連して示し記載した種類の電子デバイスを組み立てる一つの方
法は、図3、4、5と関連させて理解されてもよい。図3において、平面図で示
した半導体基板32は、その上面に複数のコンタクトパッドまたは接合パッド3
4を含む。コンタクトパッド34は、半導体デバイス30のデザインに合わせて
、基板32の周辺か、基板32の内部か、または図示されているようにその両方
に設けられるものであってよい。コンタクトパッド34を含まない基板32の領
域は、窒化シリコンなどの無機窒化物または他の絶縁被覆で保護され、可撓性導
電性接着剤を受けない。 【0057】 以下に記載するように、可撓性導電性接着剤40のバンプが複数のコンタクト
パッド34のそれぞれに塗布される。処理のしやすさと低コストの面から、必要
であれば、個々の基板32に接着剤を塗布してもよいが、ウェーハに刻み目をつ
け個々の基板ダイが分離される前に、可撓性導電性接着剤のバンプがウェーハレ
ベルでその上に形成された基板32のすべてに塗布されることが好ましい。 【0058】 図4は、線3−3で切り取った図3の半導体デバイスの断面図である。コンタ
クトパッド34は、半導体基板32上に堆積され、その上に形成される回路(図
示せず)を電気的に機能させるように電気的に接触させる位置に配置されたアル
ミニウムパッド37を備え、このアルミニウムパッド37は、好ましくはニッケ
ルと金の順である非酸化性金属か、金、銀、プラチナ、パラジウムまたはそれら
の合金などの他の貴金属からなる金属38を堆積させて保護される。また、ニッ
ケルとクロムを非酸化性パッシベーションとして用いてもよい。また、基板20
のコンタクトパッド24も非酸化性金属で保護される。無機パッシベーションの
層36の厚みは、コンタクトパッド34の厚みよりも大きく、これは半導体製造
上では一般的であるが必須条件のものではない。 【0059】 図5において、複数のコンタクトパッド34上に複数の可撓性導電性接着剤の
バンプ40が堆積される。可撓性導電性接着剤のバンプ40は、AI Tech
nology,Incにより市販されている液状の熱可塑性導電性接着剤LTP
8150などの可撓性の熱可塑性導電性接着剤で、コンタクトパッド34のニッ
ケル−金パッシベーション層38上に堆積され形成される。樹脂と銀充填剤との
比率は、およそ100:100〜100:600の間のものが好ましく、堆積し
た場合の体積抵抗が約0.00015ohm−cmとなる。 【0060】 液状の熱可塑性接着剤と銀薄片との混合物の粘性は、マサチューセッツ州スト
ートンのブロックフィールドカンパニー(Brookfield Compan
y)から市販されている粘性測定装置を用いて、0.5rpmのコーンアンドプ
レートで測定した場合、およそ200,000cpまで、イーストマン・コダッ
ク・ケミカルズ(Eastman Kodak Chemicals)によりT
exanolという商標名で市販されているようなエステルアルコール溶剤を用
いて調整される。 【0061】 バンプ40を形成するための可撓性導電性接着剤は、バンプの寸法が75マイ
クロメータ以上のものである場合、標準的なステンレス鋼のステンシルまたはス
クリーン法を用いるか、またはインクジェットプリント、コンタクト堆積、プリ
フォーム積層体または他の適切な堆積手段により堆積されてもよい。バンプは、
円形または矩形状のものであってよい。 【0062】 バンプのサイズと形状は、ほとんどの応用で重要ではないが、バンプ40の寸
法(直径)は、少なくともコンタクトパッド34の寸法(直径)よりも大きいも
のであって、最終的な装置10に組み立てられる場合に可能な接触抵抗が最も低
くなるようにすることが好ましい。 【0063】 液状の熱可塑性ペーストにより、ウェッティング厚が75〜125マイクロメ
ータである堆積物を、30〜60分間で60〜80℃で乾燥させることができる
。その結果生じた乾燥時の接着剤バンプ40の高さは、ウェッティング厚のほぼ
50〜60%であり、バンプは、直径が98%に近い精度でバンプ高さが90%
に近い精度でほぼ均一になる。 【0064】 乾燥したバンプの高さは、ほぼ50〜100マイクロメータである。可撓性導
電性接着剤バンプ40は、アルミニウム接合パッド37が酸化防止用にニッケル
−金層38で保護された後、半導体チップ30がウェーハ形態であるときに堆積
されることが好ましい。 【0065】 さらに、上部に導電性バンプ40を有するウェーハは、1〜5秒間200℃の
温度にさらして、接着剤バンプ40とコンタクトパッド34との接着性を高める
。次いで、準備したウェーハが、個々の基板ダイにダイシングされてもよく、こ
の基板ダイは、周囲温度で保管した後で引き続き電子装置に組み立ててもよい。 【0066】 図5に示すように、上部に可撓性導電性接着剤のバンプを有する準備済みの半
導体デバイス30は、次のレベルの板、すなわち基板20に組み付けられて、以
下の通り図1に示すような電子装置10を形成する。半導体デバイス30は、基
板20と半導体デバイス30のそれぞれのコンタクトパッド24、34が整列さ
れるように、基板20にわたって整列される。 【0067】 デバイス30と基板20は共に押圧され、温度が195〜215℃の範囲にあ
り、設置圧力が約0.7kg/cm(約10psi)であれば、可撓性接着剤
バンプ40は、それぞれのコンタクトパッドを共に瞬時に接合する。より効率的
にするために、基板20は、約150〜200℃の温度まで予め加熱されるのに
対して、半導体チップ30を拾い上げるチャックは、約220〜280℃まで予
め加熱される。 【0068】 アルミナ基板20上に接合され縁寸法が10mmを超える半導体ダイ30を含
んだ上述したように組み立てた電子装置10は、−65℃〜+150℃間で10
00熱サイクルを超えるものと、−65℃〜+150℃間で50温度衝撃を超え
るものに耐性で、測定可能な接触抵抗の変化がないことが分かっている。 【0069】 168時間85%の相対湿度(RH)で85℃にさらしても、電気的接触抵抗
に測定可能な劣化はまったく発生せず、さらに、200時間100%のRHで1
00℃にさらしても、基板20に対するダイ30のせん断接着強度の測定可能な
劣化は見られなかった。アルミナ基板上に厚膜および薄膜の金接合パッド共に満
足できるものであることが示された。 【0070】 上述した組立て方法で用いる器具および温度は、リフローはんだ付けによりは
んだバンプを有するフリップチップデバイスの従来の設置および取付けで使用さ
れていたものと互換できるものである。いずれの場合にせよ、フリプチップデバ
イスのコンタクトパッドは、基板の対応するコンタクトパッドに整列され、次い
で、300℃よりも低い温度と0.7kg/cm(10psi)よりも低い圧
力で共に押圧されて、約10秒以内に接合される。 【0071】 図1〜5に対して記載した前述の実施形態は、アンダーフィルを必要とせず使
用していないものであるが、適切な流動特性を有するアンダーフィルを用いるこ
とが望ましい応用もある。フリップチップデバイスなどの搭載装置と基板間の導
電性相互接続間の空間に置かれる絶縁接着材料が、アンダーフィルである。 【0072】 本発明による相互接続の接合性を特徴づける機械的な可撓性と低い内部応力を
そのままにするために、適切なアンダーフィル材料は、半導体デバイスと基板間
の導電性相互接続に用いられる可撓性導電性接着剤の弾性率と同じかもしくはそ
れよりも低い弾性率、すなわち約35,000kg/cm(約500,000
psi)よりも低いものを有する非導電性可撓性接着剤である。 【0073】 図6の電子装置100が、絶縁基板120を含み、この基板上には、半導体チ
ップ130、チップレジスタ144およびチップコンデンサ146などの複数の
電子デバイスが整列され搭載されている。半導体チップ130は、基板132の
第1の表面上に、半導体チップ130に含まれている電子回路と外部電子要素の
間を電気的に接続するための複数のコンタクトパッド134を含む。 【0074】 同様に、レジスト144とコンデンサ146のそれぞれも、各第1の表面上に
、チップレジスタ144とチップコンデンサ146にそれぞれ含まれる抵抗およ
び容量性回路要素と、基板120を介して外部の電子要素の間を電気的に接続す
るための複数のコンタクトパッドを含む。 【0075】 基板120は、その第1の表面上に、従来の方法で電子回路の導体を形成する
プリント配線導体122を含む。基板120の導体122上には、基板上に載置
される電子デバイス130、144、146にそれぞれが対応する接合パッド1
34、145、147の位置に相当する位置で、複数のコンタクトパッド124
が形成される。言い換えれば、基板120のコンタクトパッド124の配列、サ
イズおよび間隔は、半導体デバイス130のコンタクトパッド134の配列、サ
イズおよび間隔と適合するものである。 【0076】 基板120は、FR−4ガラスファイバやBT材料などの積層体や、アルミナ
またはセラミックや他の適切な絶縁材料から製造されてもよく、基板上の導体1
22は、銅、アルミニウム、金または銀などの金属か、もしくは薄膜または厚膜
堆積法などの公知の技術により形成される導電性インクにより形成されてもよい
。 【0077】 導体上のコンタクトパッドが、貴金属などの非酸化材料からなるものでなけれ
ば、電気的接触の長期間にわたる一定の安定性と完全性を得るために、貴金属の
被覆または合金でコンタクトを保護しなくてはならず、基板に取り付けるデバイ
スも同様である。 【0078】 電子デバイス130、144、146は、基板120の第1の表面に最も近い
それぞれの第1の表面に設けられるため、電子デバイス130、144、146
の各コンタクトパッドは、基板120上のそれぞれ対応するコンタクトパッドに
隣接している。 【0079】 電子デバイス130、144、146は、複数の可撓性の導電性接着剤バンプ
140により基板120に取り付けられており、これらのバンプにより、各デバ
イス130、144、146が基板120に機械的に取り付けられると共に、各
コンタクトパッド134、145、146と基板120に位置するそれに対応す
るコンタクトパッド間を低いインピーダンスで電気的に接続する。 【0080】 絶縁可撓性アンダーフィル150は、図5の実施形態における可撓性導電性接
着剤が占めていないデバイス130、144、146と基板120間の間隙また
は空間を実質的に充填する。 【0081】 導電性接着剤140と絶縁性接着剤150が共に「可撓性」のものである必要
があるということは、つまり、それぞれの弾性率は約35,000kg/cm (約500,000psi)よりも低いということである。 【0082】 適切な可撓性導電性接着剤は、ニュージャージー州プリンストンのAI Te
chnology,Inc.から入手可能なものであり、図1の実施形態に関し
て上記に特定されている。非導電性または絶縁性の樹脂は、熱可塑性または熱硬
化性樹脂であってよく、AI Technology,Incから入手可能なM
EE7650−5エポキシ系カプセル化材料などの可塑性アンダーフィルまたは
カプセル化材料から選択されてもよく、これらの材料の弾性率は1050kg/
cm(15,000psi)よりも低く、そのガラス転移温度は−20℃より
も低いものである。 【0083】 部品130、144、146と基板120間の接着強度を高める以外にも、こ
の可撓性絶縁アンダーフィルにより、湿度が高い場合に起こりやすい基板120
の部品130、144、146のコンタクトパッド間での銀のマイグレーション
が防止されやすくなる。 【0084】 上記の図6と関連して示し記載した種類の電子装置を組み立てる一つの方法は
、図7および8と関連させて理解されてもよい。図7において、平面図で示した
半導体基板132は、その上面に複数のコンタクトパッドまたは接合パッド13
4を含む。コンタクトパッド134を含まない基板132の領域は、窒化シリコ
ンなどの無機窒化物または他の絶縁被覆で保護され、可撓性の非導電性接着剤1
50を受ける。 【0085】 以下に記載するように、可撓性導電性接着剤140のバンプが複数のコンタク
トパッド134のそれぞれに塗布され、絶縁可撓性接着剤150のパターンが、
可撓性導電性接着剤間の空間に塗布される。処理のしやすさと低コストの面から
、必要であれば、個々の基板132に接着剤を塗布してもよいが、ウェーハに刻
み目をつけ個々の基板ダイが分離される前に、可撓性導電性接着剤140のバン
プと非導電性可撓性接着剤150のパターンがウェーハレベルでその上に形成さ
れた基板132のすべてに塗布されることが好ましい。 【0086】 さらに、絶縁可撓性接着剤150が、コンタクトパッド34間の空間を完全に
充填しないことにより、可撓性接着剤140、150が半導体デバイス130を
基板120に接合している間ボイドに流動できそこを充填することが可能となる
。 【0087】 図8は、線7−7で切り取った図7の半導体デバイス130の断面図である。
コンタクトパッド134は、半導体基板132上に堆積され、その上に形成され
る回路(図示せず)を電気的に機能させるように電気的に接触させる位置に配置
されたアルミニウムパッド137を備え、このアルミニウムパッド137は、好
ましくはニッケルと金の順かまたはニッケルとパラジウムの順からなる層か、金
、銀、プラチナ、パラジウムまたはそれらの合金などの別の貴金属からなる金属
138を堆積させて保護される。図8の例示的実施形態では、無機パッシベーシ
ョンの層136の厚みは、コンタクトパッド134の厚みとほぼ同じものである
。 【0088】 複数のコンタクトパッド134上に複数の可撓性導電性接着剤のバンプ140
が堆積される。図1の実施形態に関連して上述したように、可撓性導電性接着剤
のバンプ140は、AI Technology,Incにより市販されている
液状の熱可塑性導電性接着剤LTP8150などの可撓性の熱可塑性導電性接着
剤で、コンタクトパッド134のニッケル−金パッシベーション層138上に堆
積され形成される。 【0089】 再度言うが、バンプのサイズと形状はほとんどの応用で重要なものではないが
、バンプ140のサイズは、少なくともコンタクトパッド134の大きさよりも
大きくして、最終的な装置100に組み立てられる場合に可能な接触抵抗が最も
低くなるようにすることが好ましい。 【0090】 同様に、絶縁可撓性接着剤150は、バンプ140間の空間を充填するように
パターン化されてもよいし、またはこの空間を完全には充填しないようにパター
ン化されることが好ましい場合もあり、これにより、半導体基板130が基板1
20と共に組み立てられるときに、可撓性導電性接着剤140と可撓性絶縁接着
剤150の両方が流動可能となる。 【0091】 可撓性導電性接着剤のバンプ140と可撓性絶縁接着剤150のパターンは、
アルミニウム接合パッド137が酸化防止用にニッケルと金からなる層38また
は他の貴金属で保護された後に半導体チップ30がウェーハの形状になるときに
堆積されることが好ましい。次いで、準備したウェーハが、個々の基板ダイにダ
イシングされてもよく、この基板ダイは、周囲温度で保管した後で引き続き電子
装置に組み立ててもよい。 【0092】 バンプ140を形成するための可撓性導電性接着剤の堆積と共に、可撓性絶縁
接着剤150のパターンの堆積は、標準的なステンレス鋼のステンシルまたはス
クリーン法を用いるか、またはインクジェットプリント、コンタクト堆積、プリ
フォーム積層体または他の適切な堆積手段により堆積されてもよい。 【0093】 アンダーフィルとして用いられる可撓性絶縁接着剤は、好適な可撓性導電性接
着剤と同様に、堆積と乾燥後で最終的な組立て接合する前に長期間周囲温度で保
管されてもよい。適切な材料の例は、AI Technology,Inc.か
ら入手可能な液状熱可塑性ペーストLTP7150型と液状エポキシLESP7
450型である。 【0094】 LTP7150は、30〜60分間60〜80℃で硬化して固体膜を形成する
ように堆積されB−ステージ化した熱可塑性ペーストである。LESP7450
は、30〜60分間60〜80℃で硬化して固体膜を形成するように堆積されB
−ステージ化したエポキシペーストである。これらの変性させたB−ステージ化
可能な可撓性接着剤は、純樹脂形態で、全ガラス転移温度が−55℃よりも低く
なるような分子構造を有する。 【0095】 B−ステージ化された可撓性絶縁接着剤はともに、可撓性導電性接着剤のバン
プよりも流動指数が高く、弾性率が低い。これにより、絶縁接着剤がデバイスの
縁付近にある空間に流動しそこを充填するときにデバイスの縁の保護が促進され
る。高度に加速させた湿気と温度に露出させた機械テストによると、接着強度の
変化は20%より低く、接合部の層間剥離は見られなかった。 【0096】 CTEが20ppm/℃よりも高いアルミニウム基板にサイズが大きなシリコ
ン半導体ダイ(16mm縁寸法)を接合するためにこれらの接着剤を用いて組み
立てられた電子装置が、2000サイクルの間−65℃〜+150℃の熱サイク
ルを受けても、接合部の層間剥離は発生せず、測定可能な接着結合の低下も見ら
れなかった。 【0097】 図8に示すように、上部に可撓性導電性接着剤140のバンプと絶縁可撓性接
着剤150のパターンを有する準備済みの半導体デバイス130は、次のレベル
の板、すなわち基板120に組み付けられて、以下の通り図6に示すような電子
装置100を形成する。半導体デバイス130は、基板120と半導体デバイス
130のそれぞれのコンタクトパッド124、134が整列されるように、基板
120にわたって整列される。 【0098】 デバイス130と基板120は共に押圧され、温度が195〜215℃の範囲
にあり、設置圧力が約10psiであれば、可撓性接着剤バンプ140は、それ
ぞれのコンタクトパッド124、134を共に瞬時に接合する。同様の方法で、
絶縁可撓性接着剤150は、基板120のコンタクトパッド124間の領域を半
導体デバイス130のコンタクトパッド134間の対応する領域に接合する。 【0099】 より効率的にするために、基板120は、約150〜200℃の温度まで予め
加熱されるのに対して、半導体チップ130を拾い上げるチャックは、約220
〜280℃まで予め加熱される。アルミナ基板120上に接合され縁寸法が10
mmを超える半導体ダイ130を含んだ上述したように組み立てた電子装置10
0は、−65℃〜+150℃間で1000熱サイクルを超えるものと、−65℃
〜+150℃間で50温度衝撃を超えるものに耐性で、測定可能な接触抵抗の変
化がないことが分かっている。 【0100】 168時間85%の相対湿度(RH)で85℃にさらしても、電気的接触抵抗
に測定可能な劣化はまったく発生せず、さらに、200時間100%のRHで1
00℃にさらしても、基板120に対するダイ130のせん断接着強度の測定可
能な劣化は見られなかった。アルミナ基板上に厚膜および薄膜の金接合パッド共
に満足できるものであることが示された。 【0101】 組立てプロセスは、可撓性エポキシ接着剤が用いられる場合と類似している。
配置チャックは、150〜175℃の低温で維持され、次のレベルの板である基
板に配置するダイが、組立て前に圧力をかけず、または他の器具を用いずに、1
50〜175℃でさらに5分間硬化される。熱可塑性系の可撓性接着剤が用いら
れる場合、配置チャックの温度(およびそれが保持するダイの温度)と、基板の
温度は、可撓性接着剤の導電性バンプと、もしあれば、絶縁接着剤のアンダーフ
ィルとが流動可能な温度よりも数度高い温度で維持されなければならない。 【0102】 ほとんどの応用では、コンタクトパッド34と接着剤バンプ40のサイズは、
同じものであってよい。しかしながら、コンタクトパッドの数が比較的少ないた
め、接合領域全体が比較的狭くなることから、コンタクトパッドのピッチ(すな
わち、隣接するコンタクトパッド間の中心同士の間隔)を維持しながら、コンタ
クトパッドの領域に対して導電性バンプの領域を実質的に大きくすることが利点
となる場合もある。 【0103】 このように、可撓性導電性バンプの領域を大きくすると、半導体デバイス30
と基板20間の機械的接着強度が高くなると共に、全電気抵抗が低下し、可撓性
の導電性相互接続の電流を通過させる能力が高くなる。 【0104】 コンタクトパッド34の密集した領域が、半導体デバイス30の全領域の約3
3%よりも実質的に少ない場合、強化を施さなければ接合領域に十分な接着強度
を与えることができないこともある。 【0105】 図9の実施形態では、半導体デバイス30上にある可撓性導電性接着剤のバン
プ240は、個々の接合パッド34の領域よりも実質的に広い領域に及ぶように
意図的に拡大している。拡大された導電性接着剤のバンプ240が、最も近接し
たパッド間の推奨最小間隔を50マイクロメータよりも大きく維持しながら用い
られる場合、導電性バンプ240が「オーバハング」することで、密集した接合
領域が約50%を超えるまでに増大し、アンダーフィル層を用いなくても、可塑
性導電性接着剤のみを用いて接合の完全性を高めてもよい。 【0106】 一方で、コンタクトパッド34の数が多く、コンタクトパッドのピッチが狭い
場合、そのピッチを維持しながら可撓性導電性バンプの領域を実質的に減少させ
ることが望ましいことがある。このように、導電性バンプの領域を小さくするこ
とによって、接合プロセス中に隣接する相互接続間のブリッジングの可能性を低
減する。可撓性相互接続の領域を小さくすることは、絶縁性アンダーフィルを用
いない場合に特に有益である。 【0107】 例えば、コンタクトパッド34が約100マイクロメータよりも互いに近接す
る場合、コンタクトパッド34よりも狭い領域を有する導電性バンプ340が用
いられてもよい。図10では、導電性バンプ340の領域は、半導体デバイス3
0の接合パッド34の領域よりも実質的に狭いものである。このアプローチは、
低電流密度の相互接続にさらに適しており、基板20と半導体デバイス30が一
部を形成する電子回路により、相互接続抵抗がより高くても耐性可能となる。 【0108】 本発明を以下の例示的実施形態から記載してきたが、請求の範囲により規定さ
れる本発明の範囲および趣旨内で変形を行うことは当業者には明らかであろう。 【0109】 例えば、基板20の回路板の材料は、CTEが7ppm/℃であるセラミック
アルミナとは異なるものであってもよい。実際、ほとんどの工業用の応用では、
FR−4、BTおよび他の有機基板材料が用いられており、これらはCTEがか
なり高いため、CTEが3ppm/℃のシリコンフリップチップと基板との間の
CTEの不整合度が、アルミナの7ppm/℃のCTEからFR−4の17pp
m/℃のCTEへと増大する。CTEの不整合が高ければ高いほど、例えば、1
0ppm/℃を超える程度に高ければ、熱サイクルと温度衝撃により、相互接続
の層間剥離や破断による破壊がさらに生じやすくなる。 【0110】 CTEの不整合が3対25ppm/℃となるように、アルミニウム基板に接合
させた縁寸法が16mmのシリコンデバイスを含む、AI Technolog
y,Inc.から入手可能な可撓性導電性接着剤LTP8150型とESS84
50型を用いて組み立てられた本発明による電子装置10において、2000サ
イクルを超える−65℃〜150℃までの熱サイクルでは、検出可能な層間剥離
や接着強度の変化はまったく見られなかった。FR−4基板を用いた電子装置に
同様のテストを実施した結果、層間剥離や接着強度の変化はまったく見られなか
った。 【0111】 さらに、AI TechnologyのLTP8150型と同じかまたは類似
した分子の可撓性、接着性および導電性を有する他の可撓性導電性接着剤と、さ
らには他の導電性充填剤を用いる可撓性接着剤で置き換えてもよい。 【0112】 ステンシル、スクリーニング、マスキング、インクジェットプリント、コンタ
クト堆積、プリフォーム積層、ニードル配送など、代替となる適切な堆積手段を
用いて、半導体30または他の電子部品44、46のコンタクトパッドに導電性
接着剤のバンプ40、140、240を堆積させてもよいし、その代わりに、基
板20のコンタクトパッドに導電性接着剤のバンプ40、140、240を堆積
させてもよい。 【0113】 上述した例示的実施形態は、可撓性導電性接着剤のバンプと可撓性絶縁接着剤
パターンの両方を半導体ダイに堆積させるものであったが、可撓性導電性接着剤
のバンプと可撓性絶縁接着剤パターンは基板上に堆積させてもよいことに留意さ
れたい。 【0114】 この代わりに、可撓性絶縁接着剤のパターンが、半導体デバイスまたは基板の
いずれか一つに堆積されてもよく、さらには可撓性導電性接着剤のバンプがそれ
らのうちのもう一つのものに堆積されてもよい。さらに、可撓性絶縁接着剤が熱
導電状態であるが絶縁充填剤ではない状態で充填してもよい。 【0115】 このような適切な接着剤には、AI Technology,Inc.から入
手可能なLESP7455型、LESP7555型、LTP7555型およびL
TP7095型を含む。 【0116】 上記の例示的な実施形態は、単一のフリップチップの取付けに関して示してい
るが、本願明細書に記載した方法を用いて、同じ基板上に多数の半導体チップが
搭載されてもよいことは明らかである。また、ベア(すなわち、被覆を施してい
ない)フリップチップ半導体デバイスと他の電子部品の両方と、さらにはパッケ
ージ化した半導体デバイスと電子部品とを、本願明細書に記載した導電性バンプ
と方法を用いて同じ回路基板に取り付けてもよいこを留意されたい。 【図面の簡単な説明】 【図1】 本発明によるフリップチップ半導体デバイスを含む電子装置の実施形態を示す
断面図である。 【図2】 温度関数としてさまざまな接着剤の弾性率を示すグラフである。 【図3】 図1の実施形態に用いられる半導体デバイスを示す平面図である。 【図4】 可撓性の導電性接着剤を塗布する前の図3の半導体デバイスを示す断面図であ
る。 【図5】 可撓性の導電性接着剤を塗布した後の図3の半導体デバイスを示す断面図であ
る。 【図6】 本発明によるフリップチップ半導体デバイスを含む電子装置の代替実施形態を
示す断面図である。 【図7】 図6の実施形態に用いられる半導体デバイスを示す平面図である。 【図8】 可撓性の導電性接着剤と可撓性のアンダーフィルを塗布した後の図7の半導体
デバイスを示す断面図である。 【図9】 可撓性の導電性接着剤を塗布した後の図4および図7に示す半導体デバイスの
代替実施形態を示す断面図である。 【図10】 可撓性の導電性接着剤を塗布した後の図4および図7に示す半導体デバイスの
代替実施形態を示す断面図である。
DETAILED DESCRIPTION OF THE INVENTION       [0001]   The present invention relates to US Provisional Patent Application No. 60/082, filed April 24, 1998.
U.S. Provisional Application No. 60/092, filed July 9, 1998,
No. 147, U.S. patent application Ser. No. 09 / 166,6, filed Oct. 5, 1998.
No. 33, U.S. Provisional Application No. 60 / 083,3, filed April 28, 1998.
No. 26, and U.S. patent application Ser. No. 09/276, filed Mar. 25, 1999.
, 259.       [0002]     TECHNICAL FIELD OF THE INVENTION   The present invention relates to an electronic device, and more particularly, to an electronic device having a semiconductor chip bonded to an upper portion thereof.
About.       [0003]     [Prior art]   Since the invention of integrated circuits in the early 1960's, their use has rapidly increased,
Is not necessary for many electronic products that traditional societies have relied on and taken for granted
It is missing. Mount circuits and other semiconductor chips into a functional form
Although there are many methods, the physical size of the electronic device implemented in this way is small,
If the installed electronic device is low cost, its effectiveness will be further enhanced.
Will be.       [0004]   Conventionally, the upper surface of a semiconductor chip (that is, one side of a chip on which an electronic circuit is formed)
Lead pads, headers or other
A loop is formed on the package or the substrate to which the bottom of the semiconductor chip is attached.
Connections to semiconductors are made using fine gold or aluminum bond wires
ing.       [0005]   The technology of bond wire interconnection is that each bond wire costs one cent (.0 cents).
(US $ 01). Roux over a relatively short distance
Is necessarily undesirable due to the electrical properties of the thin bond wire
As the inductance and capacitance fall into the interconnect, the bandwidth and
Operation speed decreases. High speed microprocessor, high frequency signal processing and communication equipment
As a result of its development, this restriction has become more important in recent years.       [0006]   One way to reduce the capacitance and inductance of these interconnects is to use
There is a method of shortening the length of the interconnection path. Traditional effective to achieve this
One method is to turn over the semiconductor chip (ie, "flip chip"
The contact pad is closely attached to the substrate and
The contact pads on the substrate are directly connected to the semiconductor contact pads.
A corresponding set is formed.       [0007]   L. F. Miller, "Method of Joining Components to Substrate (Method of
  Joining a Component to a Substrate)
U.S. Pat. No. 3,429,040, entitled "No.
A flip-chip arrangement that is attached to a substrate by bumps is disclosed. free
The distance between the chip and the substrate has been about 50-100 micrometers (1
Micrometer is also known as 1 micron)
Operation at a very high frequency becomes possible.       [0008]   Interconnects of semiconductor devices in flip-chip structures are made of very sophisticated metal
Appropriate height conductive bumps used for connections using cladding and metallurgy
Use low-cost solder bumps, which are not so demanding.
Has evolved.       [0009]   Soldering and solder bump technology as well as metallurgy are the low temperature of such interconnects.
For changes in deposition composition and method suitable for high temperature and high temperature reflow soldering
As described above, it may be changed using a known method. Specific control of solder bump technology
The limitation is that the semiconductor device has an organic substrate because the coefficient of thermal expansion (CTE) of the material is different.
Appears when it can be attached directly to       [0010]   For example, the CTE of an FR-4 glass fiber substrate is 17 ppm / ° C.
On the other hand, the CTE of the semiconductor chip is 3 ppm / ° C. Similarly, CTE is 7pp
Even when flip-chip interconnections are made on alumina substrates with only m / ° C
The size of the semiconductor chip is greater than 5 mm at each end
, With considerable limitations.       [0011]   The solder joint has a modulus of about 700,000 kg / cm2(0.0703
kg / cm2= 1,000,000 psi, about 10,000,000 psi)
Due to lack of flexibility, solder joints can cause fatigue failure when subjected to periodic temperature fluctuations
Will be.       [0012]   Fujita et al., “Conductive Conductive Adhesive Connection Array (Electrical)
y Conductive Adhesive Connecting Arr
US Patent No. 4,113,9 entitled "Ays of Conductors".
No. 81 has almost no conductive effect except when compressed.
Non-conductive adhesive bases filled with no conductive particles are disclosed.       [0013]   Fujita et al. Use such adhesives to attach raised contacts.
The method discloses a non-contact adhesive, which is typically a non-contact adhesive on a non-conductive adhesive.
Conductive particles are pressed against the bumps of the device, causing the bumps
Contacts electrically connect to the raised contact pads on the substrate and then
The contacts in contact with each other are separated by the insulating resin.       [0014]   In conventional semiconductor wafers, aluminum contact pads are usually
It has a depression below a typical insulating inorganic passivation layer. Fujita Patent
One of the limitations is that the contours above the top surface of the insulating passivation layer or substrate
May need to be extended.       [0015]   Prepare as part of the semiconductor wafer assembly process or prepare as a separate process
Or, in any case, that this need to be done
The cost of semiconductor devices and interconnects tends to increase. Fujita's
Another limitation on interconnects is that only a limited number of conductive paths can be
May not be formed in the tact, so that electrical connection between only a few conductive particles
It is not practical because the isolation renders the interconnect non-conductive.       [0016]   For many years now, isotropic conductive adhesives have been used to contact semiconductor die contact pads.
Bond the backside of the semiconductor die to the package before connecting the wires to the package leads
Used in hybrid circuit assemblies and printed distribution
Semiconductor components, chip resistors and chip capacitors in wire plate assembly
Widespread use has also been made for mounting.       [0017]   Regarding the initial use of conductive adhesive for flip chip bonding, Proceed
ings of IEEE Electronic Component Co
nreference, 1967 (pp. 269-275)
"Flip-Component Technology"
In a dissertation, proposed by Scharf et al. In this paper,
A substrate having an array of 16 bond pads for each semiconductor die
The conductive adhesive bump is copied.       [0018]   Schaff et al. Describe a good stencil creation method for printing elaborate bumps.
Benefits of using conductive adhesives such as low temperature bonding and low cost
Are listed.       [0019]   Next, P. "Multiple electrical connections between two electrical elements" by Jourdain et al.
Method of forming connections simultaneously (Method of Simultaneously
  Manufacturing Multiple Electrical C
connections Between Two Electrical El
U.S. Pat. No. 4,442,966, entitled "Elements".
The use of conductive paste to bond aluminum pads to substrates is now open.
Shown here, where a conductive adhesive bump is deposited on the contact pads.
The Tensil method is used to apply pressure and heat to the substrate during semiconductor assembly.
ing.       [0020]   Using such a conductive epoxy adhesive to join the semiconductor chips,
Applying such an adhesive is described in, for example, K. Gilleo's "Polymer Bonding
Direct chip interconnect used (Direct Chip Intercon
connect Using Polymer Bonding) ", 39th El
electronic Component Conference, May 19
89, (pp. 37-44) and US patents.
I have.       [0021]   The limitations of the rigid conductive adhesive here are similar to those of the solder bump approach
That is, the connection is easily broken under temperature fluctuation. Reported response
Adhesive joint for use has a modulus of elasticity of 70,000 kg / cm2(1,000,
000 psi) or more, so there is almost no flexibility,
Excessive temperature fluctuation will cause delamination or breakage.       [0022]   Therefore, the main problem with chip-to-component or chip-to-board interconnects is
The coefficient of thermal expansion of the semiconductor chip silicon and the next level plate, ie, the semiconductor chip
Is the internal stress resulting from the difference between the coefficients of thermal expansion of the substrate to which it is attached.       [0023]   Conventional conductive adhesives and solder bump technology both result from these high stresses.
Destruction degrades their function, and these destructions are
As described above, extreme temperature differences and sizes are further exacerbated by large chips.       [0024]   One conventional solution to the stress problem is the use of areas that do not include conductive adhesive connections.
There is a method of dispersing stress using an epoxy underfill. Appropriate
The use of underfill also increases the size and temperature variation of the semiconductor die.
However, the number of thermal cycles that enhances the tolerance of such interconnects is increased by a factor of 6 to 8
The advantage of a high-strength underfill that suppresses periodic distortion
Compressive stress and destructive effects that cause delamination and joint or component failure
The inherent problem of balancing with high shear stress still remains.       [0025]   As the size of the semiconductor die increases, so does the shear stress,
The reliability of flip-chips assembled under a specific temperature range
Needs to be re-evaluated. Similarly, the extreme value of the temperature fluctuation range is lower or higher
Costly reassessment tests are required and
Additional shear stress can adversely affect tip reliability.       [0026]   By appropriately increasing the elasticity of the underfill, it can withstand temperature fluctuation stress.
Can increase the capabilities of flip-chip device assemblies
Nevertheless, the size of available semiconductor devices and the heat
It is limited by both the coefficient of expansion and the difference between the coefficient of thermal expansion of the next level of substrate.       [0027]   Also compare the cost of incorporating such a rigid adhesive underfill
High and high strength adhesive underfill makes repair and rework quite difficult
(Sometimes not possible at all)
The cost of the embedding device is further increased.       [0028]   Another possible solution to the problem of this technology involves the next level of plate, namely the substrate
And the same thermal expansion coefficient as that of the semiconductor chip, for example, about 3 ppm / ° C.
There is a method of giving a thermal expansion coefficient of Some use this technical approach to ask questions.
Some of these problems have been solved, but the cost of developing and manufacturing such substrates is high.
Undesirable and necessary infrastructure development to support these new technologies
Not widely used.       [0029]   To complicate matters, the least expensive common electronic boards are
Such as FR-4, which is commonly used for wire circuit boards and has a CTE of 17 ppm / ° C.
This is to provide a glass fiber laminate using an epoxy resin. Conventional commercial power
Most of the slave devices employ FR-4 printed circuit boards without exception. But
Costly and require additional intermediate substrates, or for FR-4
Alternate special substrate materials will either be required.       [0030]   Therefore, the difference in the coefficient of thermal expansion between the silicon of the semiconductor chip and the next level plate
Compatible, chip-scale mounting on a functional circuit board and direct chip removal
There is a need for an interconnect technology that can be both attached.       [0031]     DISCLOSURE OF THE INVENTION   For this reason, the present invention has a contact pad on the top which is protected by a noble metal.
A semiconductor chip, which is protected by a noble metal.
Flip-chip connection to substrate with corresponding contact pads on top
. The connection between the semiconductor chip and the corresponding contact pad on the substrate has an elastic modulus
Made with low flexible conductive adhesive.       [0032]   The detailed description of the preferred embodiments of the present invention will be more easily and deeply understood with reference to the drawings.
Will be understood.       [0033] BEST MODE FOR CARRYING OUT THE INVENTION   Certain embodiments of the invention described herein are described for explanatory and illustrative purposes.
The present invention is not intended to limit the present invention.
Used in various embodiments without departing from the scope and spirit of the invention.
Please understand that it may be.       [0034]   In general, the present invention relates to a substrate and electronic components mounted thereon, such as a semiconductor.
Flip chip devices including devices, resistors, capacitors and other components
Interconnection between components, such as, is made by a flexible conductive adhesive with a low modulus of elasticity
In order to prevent fatigue and delamination,
The difference in the coefficient of thermal expansion (CTE) between the electronic component and the substrate can be reduced to 60 ppm / ° C without using
An electronic device that provides substantial flexibility to fit.       [0035]   Increases electrical isolation and reduces migration of certain metals used as conductors
If any underfill is used, such as when
Underfill such as must be flexible with low elastic modulus and flexible
The same or lower than the elastic modulus of the conductive adhesive interconnect
Is preferred.       [0036]   The electronic device 10 of FIG. 1 includes an insulating substrate 20, on which a semiconductor chip is mounted.
30, a plurality of electronic devices such as a chip resistor 44 and a chip capacitor 46.
Are aligned and mounted. In this embodiment, the devices 30, 44, 46
There is no insulating underfill between the substrates 20.       [0037]   The semiconductor chip 30 includes the semiconductor chip 30 on the first surface of the substrate die 32.
Multiple contours for electrical connection between the electronics and external electronic components
And a touch pad 34. Similarly, each of the resist 44 and the capacitor 46
Included on each first surface are a chip resistor 44 and a chip capacitor 46, respectively.
Between the resistive and capacitive circuit elements and external electronic elements through the substrate 20
And a plurality of contact pads for electrically connecting.       [0038]   Substrate 20 has a first surface on which a conductor of an electronic circuit is formed in a conventional manner.
It includes a lint wiring conductor 22. On the conductor 22 of the substrate 20, an electric current placed on the substrate is placed.
Bonding pads 34, 45, 47 respectively corresponding to the child devices 30, 44, 46
A plurality of contact pads 24 are formed at positions corresponding to the positions of. Paraphrase
If so, the arrangement, size and spacing of the contact pads 24 on the substrate 20 are
Compatible with the arrangement, size and spacing of the contact pads 34 of the vice 30
is there.       [0039]   The substrate 20 is made of a laminate such as FR-4 glass fiber or BT material, or is coated.
Aluminum or alumina, ceramic or other suitable insulating material
The conductor 22 on the substrate may be made of gold, such as copper, aluminum, gold or silver.
Or conductive formed by known techniques such as thin film or thick film deposition methods
It may be formed by ink.       [0040]   Contact pads on conductors must be made of non-oxidizing materials such as noble metals
For example, to obtain constant and stable electrical contact over a long period of time,
The contacts must be protected by coatings or alloys,
The same is true for       [0041]   The electronic devices 30, 44, 46 are each located closest to the first surface of the substrate 20.
Provided on the first surface of the electronic device 30, 44, 46.
The pads are adjacent to respective corresponding contact pads on substrate 20, ie,
Adjacent in flip-chip format.       [0042]   The electronic devices 30, 44, 46 are mounted on a plurality of flexible conductive adhesive bumps 40.
Are attached to the substrate 20, and these bumps allow each device 30,
44, 46 are mechanically attached to the substrate 20 and each contact pad 3
4, 45, 46 and the corresponding contact pads located on the substrate 20 are low.
Electrical connection is made with an impedance, usually 0.1 ohm or less.       [0043]   The fact that the conductive adhesive 40 needs to be "flexible" means that
, Its elastic modulus is low. The composition to be filled has an elastic modulus of about 35.
2,000kg / cm2(Approximately 500,000 psi).
Is required. The adhesive is a thermoplastic or thermosetting resin or a mixture of them
Or may contain a copolymer, in which fine particles of a conductive material are contained.
Being included makes it conductive, which also has a higher modulus than pure resin
It will be lost.       [0044]   A suitable flexible conductive adhesive is LTP8150 type liquid flexible thermoplastic conductive
Adhesive, ESS 8450 type (silver filler), ESS 8456 type (silver-palladium)
Alloy filler), ESS8457 (gold-plated copper filler), ESS84
58 type (gold powder filler), ESS8459 type (gold plated nickel filler)
Flexible epoxy adhesive paste and PSS8156 type (silver-palladium alloy
Filler), PSS8157 (gold-plated copper filler), PSS8158
(Gold powder filler), PSS8159 (gold plated nickel filler) flexibility
Including paste adhesives, all of which are located in Princeton, NJ
-AI Technology, Inc. (AI Technology,
Inc. ).       [0045]   The glass transition temperature of these flexible conductive adhesives is about -55C to -60C.
Therefore, as shown in FIG. 2, its elastic modulus is about 35,000 kg / cm at a low temperature.2 (Approximately 500,000 psi). PSS8150 type flexible conductive adhesive
Means that the glass transition temperature is lower than -20 ° C and the elongation percentage of the dimension before fracture exceeds 30%
Containing thermoplastic resin. ESS 8450 type flexible conductive adhesive is made of glass
Modified thermoset having a transition temperature lower than 0 ° C and an elongation percentage of linear dimension before rupture exceeding 30%
Including curable epoxy resin. Thermoplastic tree whose melting point temperature that can flow is lower than 300 ° C
Fat is preferred.       [0046]   FIG. 2 shows the elastic modulus (p) as a function of temperature (° C.) for various conductive adhesives.
The graph of si) is shown. Elastic modulus of conventional adhesives such as solder and epoxy
Is approximately 70,000 kg / in most of the temperature range where semiconductor devices are normally operated.
cm2(About 1,000,000 psi). Semiconductor
The vice's normal operating temperature range is limited to the requirements of automotive, aircraft and military applications.
For devices intended for high applications, the temperature is -55 to + 150 ° C.
Devices intended for less demanding applications, such as those for garden appliances, have a specified temperature range of
It may be narrower.       [0047]   The elastic modulus of the flexible conductive adhesive used in the present invention depends on the operation of the semiconductor device.
About 35,000 kg / cm at least about 50% of the operating temperature range2(about
500,000 psi). The preferred modulus of the adhesive is ESS8459
As shown, in such a temperature range, about 7,000 kg / cm2(About 100
2,000 psi), and is further represented by model PSS8159.
About 3,500kg / cm2(About 50,000 psi)
The glass transition temperature of both conductive adhesives is about -55 to -60.
° C.       [0048]   Suitable conductive fillers for flexible conductive adhesives include silver, gold, palladium or plastic.
Tina particles (flakes, spherical or powder), silver-palladium alloy particles, and gold plating
Copper or nickel particles, which are provided by AI Technology.
, Inc. Included in the various fillers of the flexible conductive adhesive described above available from
It is rare.       [0049]   The silver-palladium alloy powder filler has a palladium proportion of at least about 10-3.
In the 0% range, it is most resistant to silver migration,
The greater the percentage of the alloy, the greater the resistance to silver migration
Is high, but the cost of the filler can be quite high for many applications
. Other alloys of noble metals are also suitable. According to the present invention, the contact using a flexible conductive adhesive is performed.
After the contact, the contact resistance can be reduced to 0.1 ohm or less.       [0050]   In addition, one suitable flexible conductive adhesive is gold plated or palladium plated.
And a conductive filler containing coated copper flakes. Another suitable flexible conductive adhesive is gold.
Including conductive fillers, including nickel flakes plated or palladium plated
No. Other non-precious metals such as aluminum and other non-precious metal alloy cores
It may be used effectively with a stick. Core material and plating material, plating cost
And may be selected based on ease.       [0051]   Another flexible conductive adhesive has a volume electrical resistance of less than 0.00009 ohm-cm.
Low through special interconnects by being formed of specially prepared silver particles
To allow more current to flow, that is, to increase the current density at the interconnect.
Can be higher. Conductive fillers are limited to those specifically mentioned above
However, the filler particles may be precious if the core of the particles is not precious.
At least protection should be provided by coating or plating metal to make it resistant to oxidation.
Note that this must be done.       [0052]   Gold, palladium and platinum coated metal flakes and powders
The genus coating should be greater than about 5% by weight, for example, if the precious metal coating is too thin.
To prevent long-term high-temperature oxidation, which can slowly degrade the bulk electrical resistance characteristics of the filler
Must provide stability. The precious metal coating is about 50% of the total filler
%, The cost effectiveness of using the coated metal is lost. Electrical characteristics and
To satisfy cost effectiveness, gold content in the range of about 5-30% by weight is effective
It is a target.       [0053]   Therefore, the above-mentioned ones have a low elasticity and therefore have flexibility and
Low cost, less susceptible to stress due to inherent CTE difference between plate 20 and substrate 32
Interconnection by flexible conductive adhesive. 12mm without underfill
In a typical example of the aforementioned electronic device including a 12 mm semiconductor device, -55 ° C to +1
After 1000 cycles in a temperature range of 50 ° C and between -65 ° C and + 150 ° C at each temperature.
50 cycles of temperature shock with 10 minutes residence time and 10 seconds transition time between temperatures
After more than one cycle, no deterioration in bond strength and contact resistance was measured.       [0054]   The foregoing uses a flexible conductive adhesive to interconnect a semiconductor chip to a substrate.
The superiority of electronic devices can be compared to published thermal cycling data
Will be easily understood.       [0055]   Rosner et al., "Flip chip bonding using isotropic conductive adhesive (Fli
p Chip Bonding Using Isotropic Condu
active Adhesives) ",Proceeding of Elec Tronic Component and Technology Conf erence May, 1996 (pp. 524-581) and Wu et al.
Material and Structural Issues in Chip-to-Chip Organic Packaging (Materials a
nd Mechanics Issues in Flip-Chip Org
anic Packaging) ",Electronic Component ts and Technology Conference , May, 199
6 (pp. 524-534) and Gamota et al.
Encapsulation Material System (Advanced Encapsulant Mat)
erial Systems for Flip Chip) "Advanc ing Microelectronics , July / August, 199
7 (pp. 22-24) recently showed that solder bump adhesion and
Reliability and improvement of contact resistance as a function of thermal cycling for the adhesion of rigid conductive adhesives
Has been reported. Solder bump without underfill and rigid conductivity
Both samples of the adhesive interconnect were subjected to thermal support in the mid-range between -25 ° C and + 125 ° C.
If it receives a cycle, it will fail within 100 cycles.       [0056]   One way to assemble an electronic device of the type shown and described in connection with FIG. 1 above
The method may be understood in connection with FIGS. In FIG. 3, shown in plan view
Semiconductor substrate 32 has a plurality of contact pads or bonding pads 3 on its upper surface.
4 inclusive. The contact pad 34 is designed according to the design of the semiconductor device 30.
, Around the substrate 32, inside the substrate 32, or both as shown.
May be provided. Area of substrate 32 not including contact pad 34
The area is protected by an inorganic nitride such as silicon nitride or other insulating coating,
Does not receive conductive adhesive.       [0057]   As described below, the bumps of the flexible conductive adhesive 40 may have multiple contacts.
It is applied to each of the pads 34. Required for ease of processing and low cost
If this is the case, an adhesive may be applied to the individual substrates 32, but the wafers are notched.
Before the individual substrate dies are separated, bumps of flexible conductive adhesive
Preferably, the bell is applied to all of the substrates 32 formed thereon.       [0058]   FIG. 4 is a cross-sectional view of the semiconductor device of FIG. 3 taken along line 3-3. Contour
The contact pad 34 is deposited on the semiconductor substrate 32, and a circuit (see FIG.
(Not shown) is placed at a position where the electrical contact is made to function electrically.
It has a minium pad 37, which is preferably nickel
Non-oxidizing metals in the order of gold and gold, gold, silver, platinum, palladium or
Protected by depositing a metal 38 of another noble metal, such as an alloy of Also,
Kel and chromium may be used as non-oxidizing passivation. Also, the substrate 20
Contact pads 24 are also protected by the non-oxidizing metal. Inorganic passivation
The thickness of layer 36 is greater than the thickness of contact pad 34, which
Above is common but not a requirement.       [0059]   In FIG. 5, a plurality of flexible conductive adhesives are provided on a plurality of contact pads 34.
A bump 40 is deposited. The flexible conductive adhesive bump 40 is made of AI Tech.
Liquid Thermoplastic Conductive Adhesive LTP marketed by Nology, Inc
Nip the contact pad 34 with a flexible thermoplastic conductive adhesive such as 8150.
It is deposited and formed on the Kel-Gold passivation layer 38. Of resin and silver filler
The ratio is preferably between about 100: 100 and 100: 600,
In this case, the volume resistance becomes about 0.00015 ohm-cm.       [0060]   The viscosity of the mixture of liquid thermoplastic adhesive and silver flake is determined by the strike in Massachusetts.
Brookfield Company
y), using a viscometer commercially available from
Up to approximately 200,000 cp when measured at the Eastman Kodak rate
By Eastman Kodak Chemicals
using an ester alcohol solvent such as that marketed under the trade name exanol
And adjusted.       [0061]   The flexible conductive adhesive for forming the bump 40 has a bump size of 75 micron.
Standard stencil or stencil or
Use a clean method or use inkjet printing, contact deposition, pre-
It may be deposited by a foam laminate or other suitable deposition means. The bump is
It may be circular or rectangular.       [0062]   The size and shape of the bump is not critical for most applications, but the dimensions of the bump 40
The dimension (diameter) is larger than at least the dimension (diameter) of the contact pad 34.
And the lowest possible contact resistance when assembled into the final device 10
It is preferable to make       [0063]   The liquid thermoplastic paste has a wetting thickness of 75-125 micrometer.
Sediment can be dried at 60-80 ° C. for 30-60 minutes
. The resulting height of the adhesive bumps 40 when dry is approximately equal to the wetting thickness.
50% to 60%, and bumps have 90% bump height with an accuracy close to 98% in diameter
It becomes almost uniform with an accuracy close to.       [0064]   The height of the dried bumps is approximately 50-100 micrometers. Flexible guide
The electrically conductive adhesive bumps 40 are made of a material such that the aluminum bonding pad 37 is made of nickel to prevent oxidation.
Deposited when the semiconductor chip 30 is in wafer form after being protected by the gold layer 38
Preferably.       [0065]   Furthermore, the wafer having the conductive bumps 40 on the upper side is 200 ° C. for 1 to 5 seconds.
Exposure to temperature enhances adhesion between adhesive bump 40 and contact pad 34
. The prepared wafer may then be diced into individual substrate dies,
May be stored at ambient temperature and subsequently assembled into an electronic device.       [0066]   Prepared half with flexible conductive adhesive bumps on top as shown in FIG.
The conductor device 30 is assembled to the next level plate, the substrate 20, and
An electronic device 10 as shown in FIG. 1 is formed as described below. The semiconductor device 30 is
The contact pads 24 and 34 of the board 20 and the semiconductor device 30 are aligned.
Aligned over the substrate 20 so that       [0067]   The device 30 and the substrate 20 are pressed together and the temperature is in the range of 195 to 215 ° C.
The installation pressure is about 0.7kg / cm2(About 10 psi), flexible adhesive
The bumps 40 instantly join the respective contact pads together. More efficient
The substrate 20 is preheated to a temperature of about 150-200 ° C.
On the other hand, the chuck for picking up the semiconductor chip 30 is preset to about 220 to 280 ° C.
Is heated.       [0068]   Including a semiconductor die 30 bonded on an alumina substrate 20 and having an edge size exceeding 10 mm.
The electronic device 10 assembled as described above has a temperature between −65 ° C. and + 150 ° C.
More than 00 heat cycle and more than 50 temperature shock between -65 ° C and + 150 ° C
It has been found to be tolerant and has no measurable change in contact resistance.       [0069]   Electrical contact resistance after exposure to 85 ° C. at 85% relative humidity (RH) for 168 hours
No measurable degradation at all, and 1 hour at 100% RH for 200 hours.
Even when exposed to 00 ° C., the shear adhesive strength of the die 30 to the substrate 20 can be measured.
No deterioration was observed. Thick and thin gold bonding pads are full on alumina substrate
It was shown that it could be added.       [0070]   The equipment and temperature used in the assembly method described above may vary depending on the reflow soldering.
Used in conventional installation and installation of flip chip devices with solder bumps.
It is compatible with the one that was used. In any case, flip chip device
The contact pads on the chair are aligned with the corresponding contact pads on the substrate,
At a temperature lower than 300 ° C and 0.7 kg / cm2Pressure lower than (10 psi)
Pressed together by force and joined within about 10 seconds.       [0071]   The embodiments described above with respect to FIGS. 1 to 5 can be used without the need for underfill.
Although not used, use an underfill with appropriate flow characteristics.
In some applications it is desirable. Conduction between a mounting device such as a flip chip device and the substrate
The insulating adhesive material placed in the space between the electrical interconnects is the underfill.       [0072]   The mechanical flexibility and low internal stress that characterize the interconnectability of the interconnect according to the invention
In order to keep it, a suitable underfill material is used between the semiconductor device and the substrate.
The modulus of elasticity of the flexible conductive adhesive used for the conductive interconnects
Lower elastic modulus, ie about 35,000 kg / cm2(About 500,000
Non-conductive flexible adhesives with lower than psi).       [0073]   The electronic device 100 of FIG. 6 includes an insulating substrate 120 on which a semiconductor chip is placed.
, A chip resistor 144 and a chip capacitor 146.
Electronic devices are aligned and mounted. The semiconductor chip 130
On the first surface, electronic circuits included in the semiconductor chip 130 and external electronic elements
It includes a plurality of contact pads 134 for electrically connecting between them.       [0074]   Similarly, each of the resist 144 and the capacitor 146 is also provided on each first surface.
, The resistors included in the chip resistor 144 and the chip capacitor 146, respectively.
Electrical connection between the external electronic elements via the substrate 120 and the capacitive circuit elements.
A plurality of contact pads.       [0075]   Substrate 120 forms on its first surface the conductors of the electronic circuit in a conventional manner.
The printed wiring conductor 122 is included. On the conductor 122 of the substrate 120, placed on the substrate
Bonding pads 1 respectively corresponding to the electronic devices 130, 144, 146 to be
34, 145, and 147, a plurality of contact pads 124
Is formed. In other words, the arrangement and support of the contact pads 124 on the substrate 120
The size and spacing are determined by the arrangement and size of the contact pads 134 of the semiconductor device 130.
Size and spacing.       [0076]   The substrate 120 is made of a laminate such as FR-4 glass fiber or BT material, or alumina.
Alternatively, it may be made of ceramic or other suitable insulating material, and the conductor 1 on the substrate
22 is a metal such as copper, aluminum, gold or silver, or a thin or thick film
It may be formed by a conductive ink formed by a known technique such as a deposition method.
.       [0077]   Contact pads on conductors must be made of non-oxidizing materials such as noble metals
For example, to obtain constant and stable electrical contact over a long period of time,
The contacts must be protected by coatings or alloys,
The same is true for       [0078]   Electronic devices 130, 144, 146 are closest to the first surface of substrate 120
The electronic devices 130, 144, 146 are provided on the respective first surfaces.
Contact pads on the substrate 120 correspond to the corresponding contact pads, respectively.
Adjacent.       [0079]   The electronic devices 130, 144, 146 include a plurality of flexible conductive adhesive bumps.
Each bump is attached to the substrate 120 by 140, and these bumps
The chairs 130, 144, 146 are mechanically attached to the substrate 120, and
The contact pads 134, 145, 146 and the corresponding
The contact pads are electrically connected with low impedance.       [0080]   The insulating flexible underfill 150 is a flexible conductive contact in the embodiment of FIG.
The gap between the device 130, 144, 146 and the substrate 120 not occupied by the adhesive
Substantially fills the space.       [0081]   Both the conductive adhesive 140 and the insulating adhesive 150 need to be “flexible”
That is, each elastic modulus is about 35,000 kg / cm2 (About 500,000 psi).       [0082]   Suitable flexible conductive adhesives are available from AI Tein of Princeton, NJ
channel, Inc. 1 and is available from
And specified above. Non-conductive or insulating resin can be thermoplastic or thermosetting
Resin, available from AI Technology, Inc.
A plastic underfill such as EE7650-5 epoxy-based encapsulating material or
It may be selected from encapsulating materials, whose modulus of elasticity is 1050 kg /
cm2(15,000 psi) and its glass transition temperature is below -20 ° C.
Is also low.       [0083]   In addition to increasing the adhesive strength between the components 130, 144, 146 and the substrate 120,
Of the substrate 120, which is likely to occur when humidity is high, due to the flexible insulating underfill of
Of silver between contact pads of components 130, 144, 146
Is more likely to be prevented.       [0084]   One method of assembling an electronic device of the type shown and described in connection with FIG. 6 above is
, May be understood in connection with FIGS. FIG. 7 shows a plan view.
The semiconductor substrate 132 has a plurality of contact pads or bonding pads 13 on its upper surface.
4 inclusive. The area of the substrate 132 not including the contact pad 134 is made of silicon nitride.
Flexible non-conductive adhesive 1 protected by inorganic nitride or other insulating coating such as
Receive 50.       [0085]   As described below, the bumps of the flexible conductive adhesive 140
The pattern of the insulating flexible adhesive 150 applied to each of the
It is applied to the space between the flexible conductive adhesives. In terms of ease of processing and low cost
If desired, an adhesive may be applied to the individual substrates 132, but may be engraved on the wafer.
Before the individual substrate dies are scored and separated, a bump of flexible conductive adhesive 140 is applied.
And a pattern of non-conductive flexible adhesive 150 is formed thereon at the wafer level.
Preferably, it is applied to all of the substrates 132 that have been removed.       [0086]   Further, the insulating flexible adhesive 150 completely fills the space between the contact pads 34.
By not filling, the flexible adhesives 140, 150
During bonding to the substrate 120, the void can flow and be filled therein
.       [0087]   FIG. 8 is a cross-sectional view of the semiconductor device 130 of FIG. 7 taken along line 7-7.
Contact pads 134 are deposited on and formed on the semiconductor substrate 132
Circuit (not shown) is placed at a position where it is electrically contacted so as to function electrically.
Aluminum pad 137 which is provided.
Preferably, a layer consisting of nickel and gold, or nickel and palladium,
A metal of another precious metal, such as silver, platinum, palladium or their alloys
138 is deposited and protected. In the exemplary embodiment of FIG.
The thickness of the contact layer 136 is substantially the same as the thickness of the contact pad 134.
.       [0088]   A plurality of flexible conductive adhesive bumps 140 on a plurality of contact pads 134
Is deposited. Flexible conductive adhesive, as described above in connection with the embodiment of FIG.
Is commercially available from AI Technology, Inc.
Flexible thermoplastic conductive adhesive such as liquid thermoplastic conductive adhesive LTP8150
Agent on the nickel-gold passivation layer 138 of the contact pad 134.
Stacked and formed.       [0089]   Again, the size and shape of the bump is not important for most applications,
, The size of the bump 140 is at least larger than the size of the contact pad 134.
Larger, the highest possible contact resistance when assembled into the final device 100
It is preferable to make it lower.       [0090]   Similarly, the insulating flexible adhesive 150 fills the space between the bumps 140
It may be patterned or putted so that it does not completely fill this space
In some cases, it is preferable that the semiconductor substrate 130 is
When assembled with 20, flexible conductive adhesive 140 and flexible insulating adhesive
Both of the agents 150 become flowable.       [0091]   The pattern of the flexible conductive adhesive bump 140 and the flexible insulating adhesive 150 is
The aluminum bonding pad 137 has a layer 38 of nickel and gold for preventing oxidation.
When the semiconductor chip 30 becomes a wafer shape after being protected by another noble metal,
Preferably, they are deposited. The prepared wafer is then transferred to individual substrate dies.
The substrate die may be stored at ambient temperature and subsequently
It may be assembled in a device.       [0092]   Flexible insulation, along with deposition of a flexible conductive adhesive to form bumps 140
The deposition of the pattern of adhesive 150 is performed using a standard stainless steel stencil or stencil.
Use a clean method or use inkjet printing, contact deposition, pre-
It may be deposited by a foam laminate or other suitable deposition means.       [0093]   The flexible insulating adhesive used as the underfill is a suitable flexible conductive adhesive.
As with the adhesive, keep it at ambient temperature for a long time after deposition and drying and before final assembly and bonding.
It may be tubed. Examples of suitable materials are available from AI Technology, Inc. Or
Thermoplastic paste LTP7150 type and liquid epoxy LESP7 available from
It is a 450 type.       [0094]   LTP7150 cures at 60-80 ° C for 30-60 minutes to form a solid film
Deposited and B-staged thermoplastic paste. LESP7450
Is deposited to cure to form a solid film for 30-60 minutes at 60-80 ° C.
-A staged epoxy paste. These modified B-stages
Possible flexible adhesives are in pure resin form and have a total glass transition temperature below -55 ° C.
It has such a molecular structure.       [0095]   Both the B-staged flexible insulating adhesive is a flexible conductive adhesive bump.
Higher flow index and lower elastic modulus than This allows the insulating adhesive to
Protects the edge of the device as it flows into and fills the space near the edge
You. According to mechanical tests exposed to highly accelerated moisture and temperature,
The change was less than 20% and no delamination of the joint was observed.       [0096]   Large size silicon on aluminum substrate with CTE higher than 20ppm / ℃
Using these adhesives to join semiconductor die (16 mm edge size)
The built electronic device is subjected to a thermal cycle of -65 ° C to + 150 ° C for 2000 cycles.
No delamination occurs at the joints, and there is no measurable decrease in adhesive bonding.
Was not.       [0097]   As shown in FIG. 8, a bump of a flexible conductive adhesive 140 and an insulating flexible contact are formed on the upper part.
The prepared semiconductor device 130 having the pattern of the adhesive 150 is the next level.
Is mounted on the substrate, that is, the substrate 120, and as shown in FIG.
The device 100 is formed. The semiconductor device 130 includes a substrate 120 and a semiconductor device.
The substrate is positioned such that the respective contact pads 124, 134 of 130 are aligned.
120 are aligned.       [0098]   The device 130 and the substrate 120 are pressed together and the temperature is in the range of 195 to 215 ° C.
And at an installation pressure of about 10 psi, the flexible adhesive bump 140
The respective contact pads 124 and 134 are instantaneously joined together. In a similar way,
Insulating flexible adhesive 150 halves the area between contact pads 124 of substrate 120.
Bonded to the corresponding area between the contact pads 134 of the conductive device 130.       [0099]   To be more efficient, the substrate 120 can be pre-heated to a temperature of about 150-200 ° C.
While heated, the chuck that picks up the semiconductor chip 130 is about 220
Preheated to ~ 280 ° C. Joined on the alumina substrate 120 and the edge size is 10
Electronic device 10 as described above, including semiconductor die 130 of greater than 10 mm
0 is greater than 1000 thermal cycles between -65 ° C and + 150 ° C;
It is resistant to exceeding 50 temperature shock between -150 ° C and measurable contact resistance change.
It is known that there is no conversion.       [0100]   Electrical contact resistance after exposure to 85 ° C. at 85% relative humidity (RH) for 168 hours
No measurable degradation at all, and 1 hour at 100% RH for 200 hours.
Can measure the shear bond strength of die 130 to substrate 120 even when exposed to 00 ° C
No effective deterioration was observed. Thick and thin gold bonding pads on alumina substrate
It was shown to be satisfactory.       [0101]   The assembly process is similar to when a flexible epoxy adhesive is used.
The placement chuck is maintained at a low temperature of 150-175 ° C and is the next level plate
The die to be placed on the plate can be used without any pressure or other equipment prior to assembly.
Cure at 50-175 ° C for an additional 5 minutes. Thermoplastic flexible adhesive is used
The temperature of the placement chuck (and the temperature of the die it holds)
The temperature is controlled by the conductive bumps of the flexible adhesive and the underfill of the insulating adhesive, if any.
Must be maintained at a temperature several degrees higher than the temperature at which it can flow.       [0102]   For most applications, the size of the contact pads 34 and the adhesive bumps 40 will be
It may be the same. However, the number of contact pads was relatively small.
Therefore, since the entire bonding area becomes relatively narrow, the pitch of the contact pads
That is, while maintaining the distance between centers between adjacent contact pads),
Advantages of making the area of the conductive bumps substantially larger than the area of the contact pads
In some cases,       [0103]   As described above, when the area of the flexible conductive bump is increased, the semiconductor device 30
Mechanical strength between the substrate and the substrate 20 is increased, the total electrical resistance is reduced,
Have a higher ability to pass current through the conductive interconnect.       [0104]   The dense area of the contact pad 34 is about 3% of the entire area of the semiconductor device 30.
Substantially less than 3%, sufficient bonding strength in the joint area without reinforcement
May not be given.       [0105]   In the embodiment of FIG. 9, a bump of flexible conductive adhesive on the semiconductor device 30 is shown.
The step 240 covers an area substantially larger than the area of the individual bonding pads 34.
It is expanding intentionally. The enlarged conductive adhesive bump 240 is closest to
Used while maintaining the recommended minimum spacing between pads is greater than 50 micrometers
When the conductive bump 240 is "overhanged,"
The area is increased to more than about 50%, and even without the use of an underfill layer,
The integrity of the joint may be increased by using only the conductive adhesive.       [0106]   On the other hand, the number of the contact pads 34 is large, and the pitch of the contact pads is narrow.
If so, substantially reduce the area of the flexible conductive bumps while maintaining that pitch.
May be desirable. Thus, the area of the conductive bumps can be reduced.
Reduces the possibility of bridging between adjacent interconnects during the bonding process
Reduce. Reducing the area of the flexible interconnect requires the use of an insulating underfill.
Especially useful if not.       [0107]   For example, contact pads 34 are closer together than about 100 micrometers.
In this case, a conductive bump 340 having a smaller area than the contact pad 34 is used.
May be. In FIG. 10, the region of the conductive bump 340 is the semiconductor device 3
0 is substantially smaller than the area of the bonding pad 34. This approach is
It is more suitable for low current density interconnects, where the substrate 20 and the semiconductor device 30 are integrated.
The electronic circuitry forming the part allows higher interconnect resistance to be tolerated.       [0108]   The invention has been described with reference to the following exemplary embodiments, which are defined by the claims.
Variations within the scope and spirit of the invention will be apparent to those skilled in the art.       [0109]   For example, the material of the circuit board of the substrate 20 is ceramic having a CTE of 7 ppm / ° C.
It may be different from alumina. In fact, for most industrial applications,
FR-4, BT and other organic substrate materials have been used,
The CTE is 3 ppm / ° C between the silicon flip chip and the substrate.
The degree of inconsistency of CTE is from 17 ppm / ° C CTE of alumina to 17 pp of FR-4.
increase to m / ° C CTE. The higher the CTE mismatch, for example, 1
Higher than 0 ppm / ° C, interconnects due to thermal cycling and thermal shock
Is more likely to occur due to delamination or breakage.       [0110]   Bonded to aluminum substrate so that CTE mismatch is 3: 25ppm / ℃
AI Technology, including a silicon device with a 16 mm rim dimension
y, Inc. Conductive adhesive LTP8150 and ESS84 available from
In the electronic device 10 according to the present invention assembled by using the 50 type, 2000
Thermal cycle from -65 ° C to 150 ° C, which exceeds the cycle, can detect detectable delamination
No change in adhesive strength was observed. For electronic devices using FR-4 substrate
As a result of the same test, no delamination or change in adhesive strength was observed
Was.       [0111]   In addition, the same or similar to AI Technology type LTP8150
Other flexible conductive adhesives having the flexibility, adhesion and conductivity of the isolated molecules;
They may be replaced with flexible adhesives using other conductive fillers.       [0112]   Stencil, screening, masking, inkjet printing, contour
Alternative and appropriate deposition methods, such as object deposition, preform lamination, and needle delivery
Used to provide conductive pads to the contact pads of the semiconductor 30 or other electronic components 44, 46
Adhesive bumps 40, 140, 240 may be deposited, or
Conductive adhesive bumps 40, 140, 240 are deposited on contact pads of plate 20
You may let it.       [0113]   The exemplary embodiment described above relates to a flexible conductive adhesive bump and a flexible insulating adhesive.
Both of the patterns were to be deposited on the semiconductor die, but the flexible conductive adhesive
Note that the bumps and flexible insulating adhesive pattern may be deposited on the substrate.
I want to be.       [0114]   Instead, a pattern of flexible insulating adhesive is applied to the semiconductor device or substrate.
It may be deposited on any one, and furthermore, a bump of flexible conductive adhesive may be
It may be deposited on another of them. In addition, the flexible insulating adhesive
Filling may be performed in a conductive state but not an insulating filler.       [0115]   Such suitable adhesives include AI Technology, Inc. Enter from
LESP7455, LESP7555, LTP7555 and L
Including TP7095 type.       [0116]   The above exemplary embodiments are shown with respect to a single flip chip installation.
However, using the method described in the present specification, a large number of semiconductor chips are formed on the same substrate.
Obviously, it may be mounted. Also bear (ie coated
Not) both flip-chip semiconductor devices and other electronic components, and even packages
Conductive semiconductor bumps described in the present specification.
Note that it may be mounted on the same circuit board using the method described above. [Brief description of the drawings]     FIG.   1 illustrates an embodiment of an electronic device including a flip-chip semiconductor device according to the present invention.
It is sectional drawing.     FIG. 2   3 is a graph showing the elastic modulus of various adhesives as a function of temperature.     FIG. 3   FIG. 2 is a plan view illustrating a semiconductor device used in the embodiment of FIG. 1.     FIG. 4   FIG. 4 is a cross-sectional view showing the semiconductor device of FIG. 3 before applying a flexible conductive adhesive.
You.     FIG. 5   FIG. 4 is a cross-sectional view showing the semiconductor device of FIG. 3 after applying a flexible conductive adhesive.
You.     FIG. 6   An alternative embodiment of an electronic device comprising a flip-chip semiconductor device according to the invention
FIG.     FIG. 7   FIG. 7 is a plan view illustrating a semiconductor device used in the embodiment of FIG. 6.     FIG. 8   7 after application of a flexible conductive adhesive and a flexible underfill
It is sectional drawing which shows a device.     FIG. 9   4 and 7 after application of a flexible conductive adhesive.
FIG. 4 is a cross-sectional view illustrating an alternative embodiment.     FIG. 10   4 and 7 after application of a flexible conductive adhesive.
FIG. 4 is a cross-sectional view illustrating an alternative embodiment.

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 60/092,147 (32)優先日 平成10年7月9日(1998.7.9) (33)優先権主張国 米国(US) (31)優先権主張番号 09/166,633 (32)優先日 平成10年10月5日(1998.10.5) (33)優先権主張国 米国(US) (31)優先権主張番号 09/276,259 (32)優先日 平成11年3月25日(1999.3.25) (33)優先権主張国 米国(US) (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),CN,JP,K R,SG,US Fターム(参考) 5E319 AA03 AB05 AC01 AC16 BB11 CC61 CD26 GG11 5E336 AA04 BB01 BB02 BB03 CC32 CC36 CC44 CC55 EE08 GG09 GG14 GG16 5F044 LL07 【要約の続き】 化防止用に内部接続前に、好ましくは貴金属である金属 性の被覆(38)で保護されることが好ましい。可撓性 絶縁有機アンダーフィル(150)が用いられてもよ く、この弾性率は、可撓性導電性接着剤(40、14 0)と実質的に同じ程度に低いものであることが好まし い。────────────────────────────────────────────────── ─── Continuation of front page    (31) Priority claim number 60 / 092,147 (32) Priority Date July 9, 1998 (July 9, 1998) (33) Priority country United States (US) (31) Priority claim number 09 / 166,633 (32) Priority date October 5, 1998 (1998.10.5) (33) Priority country United States (US) (31) Priority claim number 09 / 276,259 (32) Priority date March 25, 1999 (March 25, 1999) (33) Priority country United States (US) (81) Designated country EP (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, I T, LU, MC, NL, PT, SE), CN, JP, K R, SG, US F term (reference) 5E319 AA03 AB05 AC01 AC16 BB11                       CC61 CD26 GG11                 5E336 AA04 BB01 BB02 BB03 CC32                       CC36 CC44 CC55 EE08 GG09                       GG14 GG16                 5F044 LL07 [Continuation of summary] Metal, preferably noble metal, before internal connection to prevent Preferably, it is protected by a neutral coating (38). Flexible Insulating organic underfill (150) may be used In addition, the elastic modulus of the flexible conductive adhesive (40, 14 Preferably substantially as low as 0) No.

Claims (1)

【特許請求の範囲】 【請求項1】 少なくとも1つの半導体デバイス(30、130)であって
、その第1の表面上に複数のコンタクトパッド(34、134)を有する半導体
デバイスと、 基板(20、120)であって、その第1の表面に複数のコンタクトパッド(
24、124)を有するもので、前記基板(20、120)の前記コンタクトパ
ッド(24、124)を、前記半導体デバイス(20、120)上のコンタクト
パッド(34、134)に対応するパターンに配設させ、前記半導体デバイス(
30、130)と前記基板(20、120)のそれぞれの第1の表面を互いに近
接して配置させるように構成された基板と、 前記半導体基板(30、130)のコンタクトパッド(34、134)と、前
記基板(20、120)のコンタクトパッド(24、124)のうちのそれぞれ
一つずつの間にある複数の可撓性導電性接着剤の接続部(40、140)とを備
え、前記可撓性導電性接着剤の弾性率は35,000kg/cmよりも低いも
のであることを特徴とする電子デバイス(10、100)。
Claims 1. At least one semiconductor device (30, 130) having a plurality of contact pads (34, 134) on a first surface thereof; and a substrate (20). , 120) having a first surface with a plurality of contact pads (
24, 124), the contact pads (24, 124) of the substrate (20, 120) are arranged in a pattern corresponding to the contact pads (34, 134) on the semiconductor device (20, 120). The semiconductor device (
30, 130) and a substrate configured to arrange the first surfaces of the respective substrates (20, 120) close to each other; and contact pads (34, 134) of the semiconductor substrate (30, 130). And a plurality of flexible conductive adhesive connections (40, 140) between each one of the contact pads (24, 124) of the substrate (20, 120), The electronic device (10, 100), wherein the elastic modulus of the flexible conductive adhesive is lower than 35,000 kg / cm 2 .
JP2000546558A 1998-04-24 1999-04-22 Flip chip device using flexible conductive adhesive Withdrawn JP2003527736A (en)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US8288598P 1998-04-24 1998-04-24
US60/082,885 1998-04-24
US8332698P 1998-04-28 1998-04-28
US60/083,326 1998-04-28
US9214798P 1998-07-09 1998-07-09
US60/092,147 1998-07-09
US09/166,633 US6108210A (en) 1998-04-24 1998-10-05 Flip chip devices with flexible conductive adhesive
US09/166,633 1998-10-05
US09/276,259 US6297564B1 (en) 1998-04-24 1999-03-25 Electronic devices employing adhesive interconnections including plated particles
US09/276,259 1999-03-25
PCT/US1999/008787 WO1999056509A1 (en) 1998-04-24 1999-04-22 Flip chip devices with flexible conductive adhesive

Publications (1)

Publication Number Publication Date
JP2003527736A true JP2003527736A (en) 2003-09-16

Family

ID=27536312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000546558A Withdrawn JP2003527736A (en) 1998-04-24 1999-04-22 Flip chip device using flexible conductive adhesive

Country Status (5)

Country Link
EP (1) EP1090535A4 (en)
JP (1) JP2003527736A (en)
KR (1) KR20010088292A (en)
CN (1) CN1298626A (en)
WO (1) WO1999056509A1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021933A (en) * 2006-07-14 2008-01-31 Matsushita Electric Ind Co Ltd Board structure, and mobile terminal
JP2008544508A (en) * 2005-06-15 2008-12-04 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Mechanically flexible conductive joint between electrical or electronic components
US8110749B2 (en) 2008-05-30 2012-02-07 Fujitsu Limited Printed wiring board
US8119925B2 (en) 2008-05-30 2012-02-21 Fujitsu Limited Core substrate and printed wiring board
US8152953B2 (en) 2008-05-30 2012-04-10 Fujitsu Limited Method of making printed wiring board and method of making printed circuit board unit

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067916B2 (en) * 2001-06-20 2006-06-27 International Business Machines Corporation Extension of fatigue life for C4 solder ball to chip connection
EP1328015A3 (en) * 2002-01-11 2003-12-03 Hesse & Knipps GmbH Method of bonding a flip chip
KR20060079219A (en) * 2003-09-16 2006-07-05 코닌클리즈케 필립스 일렉트로닉스 엔.브이. A method of manufacturing an electronic device and an electronic device
JP4654865B2 (en) 2005-09-30 2011-03-23 パナソニック株式会社 Electronic component mounting method
DE102017001097A1 (en) * 2017-02-07 2018-08-09 Gentherm Gmbh Electrically conductive foil
DE112018004669T5 (en) * 2017-10-23 2020-06-04 Illinois Tool Works Inc. SOLDER-FREE FLEXIBLE CONNECTOR WITH HIGH PERFORMANCE FOR PRINTED PATHWAYS
CN109788643A (en) * 2017-11-10 2019-05-21 泰连公司 The welding contact of aluminium base
CN114093857A (en) * 2018-05-25 2022-02-25 群创光电股份有限公司 Electronic device and method for manufacturing the same
CN110071050B (en) * 2019-04-24 2021-09-24 深圳第三代半导体研究院 Chip interconnection structure and preparation method thereof
JP7226415B2 (en) * 2020-03-18 2023-02-21 カシオ計算機株式会社 display device and clock
EP4379479A2 (en) 2020-03-18 2024-06-05 Casio Computer Co., Ltd. Display device and timepiece
CN113690149A (en) * 2020-05-16 2021-11-23 佛山市国星光电股份有限公司 Chip bonding structure, method and equipment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4005472A (en) * 1975-05-19 1977-01-25 National Semiconductor Corporation Method for gold plating of metallic layers on semiconductive devices
US5087314A (en) * 1986-03-31 1992-02-11 Harris Corporation Electroconductive adhesive
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
US5667884A (en) * 1993-04-12 1997-09-16 Bolger; Justin C. Area bonding conductive adhesive preforms
KR0181615B1 (en) * 1995-01-30 1999-04-15 모리시다 요이치 Semiconductor unit package, semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008544508A (en) * 2005-06-15 2008-12-04 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Mechanically flexible conductive joint between electrical or electronic components
JP2008021933A (en) * 2006-07-14 2008-01-31 Matsushita Electric Ind Co Ltd Board structure, and mobile terminal
US8110749B2 (en) 2008-05-30 2012-02-07 Fujitsu Limited Printed wiring board
US8119925B2 (en) 2008-05-30 2012-02-21 Fujitsu Limited Core substrate and printed wiring board
US8152953B2 (en) 2008-05-30 2012-04-10 Fujitsu Limited Method of making printed wiring board and method of making printed circuit board unit

Also Published As

Publication number Publication date
WO1999056509A1 (en) 1999-11-04
WO1999056509A9 (en) 2000-03-16
KR20010088292A (en) 2001-09-26
EP1090535A4 (en) 2003-09-24
CN1298626A (en) 2001-06-06
EP1090535A1 (en) 2001-04-11

Similar Documents

Publication Publication Date Title
US6108210A (en) Flip chip devices with flexible conductive adhesive
US6297564B1 (en) Electronic devices employing adhesive interconnections including plated particles
US5840417A (en) Multilayer electrical devices comprising area bonding conductive adhesive preforms
KR100290993B1 (en) Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
US6893952B2 (en) Methods of forming a ball grid array including a non-conductive polymer core and a silver or silver alloy outer layer
US6580035B1 (en) Flexible adhesive membrane and electronic device employing same
CN101410973B (en) Wafer-level chip scale package and method for fabricating and using the same
JP2003527736A (en) Flip chip device using flexible conductive adhesive
US6767819B2 (en) Apparatus with compliant electrical terminals, and methods for forming same
JP4135565B2 (en) Electronic circuit device and manufacturing method thereof
US5897336A (en) Direct chip attach for low alpha emission interconnect system
JPH04234139A (en) Method for direct attachment of semicon- ductor chip to board
KR20000063759A (en) High reliability non-conductive adhesives for non-solder flip chip bondings and flip chip bonding method using the same
JPWO2006100909A1 (en) Semiconductor device and manufacturing method thereof
US6781221B2 (en) Packaging substrate for electronic elements and electronic device having packaged structure
JPH09505444A (en) Multi-chip electronic package module using adhesive sheet
JP3492025B2 (en) Circuit board structure
KR20040070190A (en) Anisotropically electroconductive adhesive film, method for the production thereof, and semiconductor devices
JP4771658B2 (en) Semiconductor device with compliant electrical terminal, apparatus including semiconductor device, and manufacturing method thereof
JP3378171B2 (en) Semiconductor package manufacturing method
JPH01276750A (en) Semiconductor device
TW550714B (en) Bonding material, semiconductor device, method of manufacturing semiconductor device, circuit board and electronic device
WO2004018719A1 (en) Negative volume expansion lead-free electrical connection
JPH09306231A (en) Conductive particulate and substrate
JP4231229B2 (en) Semiconductor package

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060704