JP4231229B2 - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
JP4231229B2
JP4231229B2 JP2002015803A JP2002015803A JP4231229B2 JP 4231229 B2 JP4231229 B2 JP 4231229B2 JP 2002015803 A JP2002015803 A JP 2002015803A JP 2002015803 A JP2002015803 A JP 2002015803A JP 4231229 B2 JP4231229 B2 JP 4231229B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
heat conductive
conductive sheet
semiconductor package
resin composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002015803A
Other languages
Japanese (ja)
Other versions
JP2002280495A (en
Inventor
浩一 平野
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002015803A priority Critical patent/JP4231229B2/en
Publication of JP2002280495A publication Critical patent/JP2002280495A/en
Application granted granted Critical
Publication of JP4231229B2 publication Critical patent/JP4231229B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、各種電気・電子機器に使用される半導体パッケージ及びその製造方法に関し、特に半導体チップとほぼ同等のサイズを有し、放熱性に優れた半導体パッケージに関する。
【0002】
【従来の技術】
近年、半導体チップの高密度化、高機能化が進み、半導体チップの大型化や多電極化が顕著であるが、一方、電子機器の高性能化、小型化の要求に伴い、半導体パッケージの小型化が求められている。このため、半導体パッケージは、リードをパッケージの周辺に配置したQFP(Quad Flat Package )型から、下面に電極をエリアアレイ状に配置したBGA(Ball Grid Array )型や、さらに小型化を進めたCSP(Chip Scale Package)型へと移行しつつある。CSP型の半導体パッケージとしては、例えば、図10に示すような構成のものがある。すなわち、図10に示すように、半導体チップ101の電極にはバンプ102が形成されており、半導体チップ101はフェースダウンで配線基板105の電極104に導電性樹脂103を介して接続されている。また、気密性を確保するために、半導体チップ101と配線基板105との間には封止樹脂107が充填されている。尚、図10中、106は外部取り出し電極である。
【0003】
このCSP型の半導体パッケージを用いれば、パッケージを小型化することによって基板効率を向上させることができ、高速、低ノイズの実装が可能となる。
【0004】
【発明が解決しようとする課題】
しかし、上記のように構成された従来のCSP型の半導体パッケージには、以下のような問題点がある。すなわち、熱衝撃などの信頼性評価を行った場合に、半導体チップと基板との熱膨張係数の違いによって封止部分に亀裂が生じ、気密性が損なわれる虞れがある。また、樹脂封止あるいはコーティングを施すことによって製造のコストやタクトが増加してしまう。さらに、半導体チップと基板との間の熱伝導性が低く、半導体チップに発生する熱を逃がすことが難しい。
【0005】
本発明は、従来技術における前記課題を解決するためになされたものであり、樹脂によって封止する必要がなく、しかも信頼性や気密性に優れ、低コストで容易に製造することができ、さらに熱伝導性の良好な半導体パッケージを提供することを目的とする。
【0006】
前記目的を達成するため、本発明に係る半導体パッケージの構成は、半導体チップと、無機質フィラー70〜95重量部と熱硬化性樹脂組成物5〜30重量部を少なくとも含み、前記半導体チップの電極面と前記電極面に隣接した端面に接着して一体化された熱伝導混合物と、前記熱伝導混合物に形成された貫通孔と、前記貫通孔に充填された導電性樹脂組成物と、前記熱伝導混合物上に形成された外部取り出し電極とを備え、前記半導体チップの電極と前記外部取り出し電極とが、前記半導体チップの電極上に形成されたバンプと前記導電性樹脂組成物とをこの順に介し、前記熱伝導混合物を貫通して電気的に接続されており、前記熱伝導混合物と前記半導体チップの電極面とは反対側の面とが同一平面上にあることを特徴とする。この半導体パッケージの構成によれば、樹脂によって封止する必要がなく、しかも熱伝導性の良好な半導体パッケージを実現することができる。また、基板としての熱伝導混合物の平面方向における熱膨張係数が半導体チップのそれに近いため、リフロー試験を行った後においても、半導体チップとパッケージとの界面に特に異常は認められず、このときの半導体チップと外部取り出し電極との接続部を含んだ電気抵抗値の変化も非常に小さい。従って、信頼性に優れた半導体パッケージを実現することができる。
【0009】
また、前記本発明の半導体パッケージの構成においては、無機質フィラーが、Al23 、MgO、BN及びAlNからなる群から選ばれた少なくとも1種類を含むフィラーであるのが好ましい。これらは熱伝導率が高いからである。
【0010】
また、前記本発明の半導体パッケージの構成においては、無機質フィラーの粒径が0.1〜100μmの範囲にあるのが好ましい。
【0011】
また、前記本発明の半導体パッケージの構成においては、熱硬化性樹脂組成物が、その主成分として、エポキシ樹脂、フェノール樹脂及びシアネート樹脂からなる群から選ばれた少なくとも1種類の樹脂を含むのが好ましい。これらは電気的特性、機械的特性に優れているからである。
【0012】
また、前記本発明の半導体パッケージの構成においては、熱硬化性樹脂組成物が臭素化された多官能エポキシ樹脂を主成分として含み、さらに硬化剤としてのビスフェノールA型ノボラック樹脂と、硬化促進剤としてのイミダゾールとを含むのが好ましい。
【0013】
また、前記本発明の半導体パッケージの構成においては、熱伝導混合物に、さらにカップリング剤、分散剤、着色剤及び離型剤からなる群から選ばれた少なくとも1種類が添加されているのが好ましい。
【0014】
【発明の実施の形態】
本発明は、熱硬化性樹脂組成物に高濃度に無機質フィラーが添加され、平面方向の熱膨張係数が半導体チップとほぼ同一で、しかも熱伝導性が高く、かつ未硬化状態で可撓性を有する熱伝導シート状物を基本とする。この熱伝導シート状物は、未硬化状態で可撓性を有するため、この熱伝導シート状物を低温低圧状態で所望の形に成型することができる。また、前記熱伝導シート状物中の熱硬化性樹脂組成物は、加熱加圧することによって硬化するため、この熱伝導シート状物をリジットな基板とすることができる。従って、前記熱伝導シート状物を用いれば、内部に半導体チップが実装された熱伝導性半導体パッケージを容易に実現することができる。
【0015】
本発明の第1の態様は、上記熱伝導シート状物に半導体チップの電極と対応した貫通孔を形成し、前記貫通孔に導電性樹脂組成物を充填し、前記熱伝導シート状物と半導体チップを、前記熱伝導シート状物の前記貫通孔と前記半導体チップの電極との平面方向の位置を合わせて重ねた後、加熱加圧することにより、前記熱伝導シート状物を硬化させて半導体チップと一体化すると共に、前記半導体チップと外部取り出し電極とを一体化したものである。本発明の第1の態様によれば、半導体チップを基板に直接実装することができ、かつ放熱性に優れた半導体パッケージを実現することができる。
【0016】
本発明の第2の態様は、上記熱伝導シート状物にバンプの付いた半導体チップをフェースダウンで重ねた後、加熱加圧することにより、前記熱伝導シート状物を硬化させて前記半導体チップと一体化すると共に、前記バンプを前記熱伝導シート状物に貫通させて外部取り出し電極と一体化したものである。
【0017】
本発明の第3の態様は、上記熱伝導シート状物に貫通孔を形成し、前記熱伝導シート状物とバンプの付いた半導体チップを、前記熱伝導シート状物の前記貫通孔と前記半導体チップの前記バンプとの平面方向の位置を合わせて重ねた後、加熱加圧することにより、前記熱伝導シート状物を硬化させて前記半導体チップと一体化すると共に、前記バンプを前記熱伝導シート状物の前記貫通孔に貫通させて外部取り出し電極と一体化したものである。
【0018】
本発明の第4の態様は、上記熱伝導シート状物と半導体チップとを重ね合わせて、加熱加圧することにより、前記熱伝導シート状物を硬化させて半導体チップと一体化すると共に、予め作製しておいた最外層に電極を形成した配線基板を前記熱伝導シート状物と一体化させて外部取り出し電極としたものである。上記熱伝導シート状物と半導体チップとの一体化の態様としては、上記第1〜第3の態様を用いることができる。
【0019】
以下、実施の形態を用いて本発明をさらに具体的に説明する。
【0020】
図1は本発明に係る半導体パッケージの構成を示す断面図である。図1に示すように、半導体チップ12には、その電極面(下面)とそれに隣接した端面に、無機質フィラーと熱硬化性樹脂組成物を少なくとも含む熱伝導混合物11が接着されて一体化されている。また、半導体チップ12には、その電極にバンプ14が形成されており、バンプ14は導電性樹脂組成物13を介して外部取り出し電極15と接続されている。
【0021】
図2は本発明に係る半導体パッケージの基本となる熱伝導シート状物を示す断面図である。図2に示すように、熱伝導シート状物21は、離型性フィルム22の上に造膜されている。この場合、まず、無機質フィラーと、熱硬化性樹脂組成物と、150℃以上の沸点を有する溶剤と、100℃以下の沸点を有する溶剤とを少なくとも含む混合物スラリーを準備し、この混合物スラリーを離型性フィルム22の上に造膜する。造膜の方法は特に限定されるものではなく、公知のドクターブレード法、コーター法、押し出し成形法などを利用することができる。次いで、離型性フィルム22の上に造膜された前記混合物スラリー中の前記100℃以下の沸点を有する溶剤のみを乾燥させる。これにより、未硬化状態で可撓性を有する熱伝導シート状物21が得られる。
【0022】
熱硬化性樹脂組成物の主成分としては、例えばエポキシ樹脂、フェノール樹脂又はシアネート樹脂を用いることができ、特に臭素化されたエポキシ樹脂を用いるのが好ましい。臭素化されたエポキシ樹脂は難燃性を有するからである。熱硬化性樹脂組成物中の硬化剤としては、例えばビスフェノールA型ノボラック樹脂を用いることができ、硬化促進剤としては、例えばイミダゾールを用いることができる。
【0023】
熱伝導シート状物及び熱硬化後の熱伝導混合物中の無機質フィラーの充填率は70〜95重量部が好ましく、さらには85〜95重量部が好ましい。無機質フィラーの充填率が70重量部よりも低い場合には、熱伝導性が低下し、無機質フィラーの充填率が95重量部よりも高い場合には、可撓性を付与する熱硬化性樹脂組成物の量が低下し、成形性が悪くなる。尚、この無機質フィラーの充填率は、100℃以下の沸点を有する溶剤を含まない配合組成で計算される。無機質フィラーとしては、例えばA 2 3 、MgO、BN、AlNを用いることができ、これらは熱伝導率が高い点で好ましい。また、無機質フィラーの粒径は0.1〜100μmであるのが好ましい。粒径が小さすぎても大きすぎても、無機質フィラーの充填率が低下し、熱伝導性が悪化するだけでなく熱膨張係数も半導体チップとの差が大きくなり、半導体パッケージの材料として適さなくなる。
【0024】
150℃以上の沸点を有する溶剤としては、例えばエチルカルビトール、ブチルカルビトール、ブチルカルビトールアセテートを用いることができる。また、100℃以下の沸点を有する溶剤としては、例えばメチルエチルケトン、イソプロパノール、トルエンを用いることができる。また、必要に応じて、熱伝導シート状物の組成物に、さらにカップリング剤、分散剤、着色剤、離型剤を添加してもよい。
【0025】
尚、上記混合物スラリー中には、150℃以上の沸点を有する溶剤や100℃以下の沸点を有する溶剤が含まれているが、熱硬化性樹脂組成物が未硬化の状態で熱伝導シート状物に可撓性があれば、上記の溶剤は含まれていなくてもよい。
【0026】
上記熱伝導シート状物を硬化させた熱伝導混合物は、無機質フィラーを高濃度に充填することができるので、この熱伝導混合物を用いれば、熱膨張係数が半導体チップとほぼ同一で、放熱性に優れた半導体パッケージを実現することができる。
【0027】
次に、上記のような構成を有する半導体パッケージの製造方法について説明する。
【0028】
図3は本発明に係る半導体パッケージの製造方法を示す工程別断面図である。まず、図3(a)に示すように、離型性フィルム32の上に、上記のようにして熱伝導シート状物31を造膜する(図2、及びその説明を参照)。次いで、図3(b)に示すように、離型性フィルム32及び熱伝導シート状物31に貫通孔33を形成する。貫通孔33の形成は、例えば炭酸ガスレーザーやエキシマーレーザーなどを用いたレーザー加工、ドリル加工、パンチング加工などによって行われる。特に、レーザー加工法は簡便で精度が高いため好ましい。次いで、図3(c)に示すように、貫通孔33に導電性樹脂組成物34を充填する。導電性樹脂組成物34としては、金属粉と熱硬化性樹脂と樹脂の硬化剤を混合してなる導電性ペーストを用いることができる。金属粉としては、例えば金、銀、銅、パラジウム又はニッケルを用いることができ、これらは電気抵抗値や信頼性の点で好ましい。熱硬化性樹脂としては、例えばエポキシ樹脂を用いることができ、樹脂の硬化剤としては、例えばイミダゾールを用いることができる。次いで、図3(d)に示すように、熱伝導シート状物31から離型性フィルム32を剥がした後、熱伝導シート状物31と半導体チップ35を、熱伝導シート状物31の貫通孔33と半導体チップ35の電極との平面方向の位置を合わせて重ねる。次いで、図3(e)に示すように、これを加熱加圧することにより、熱伝導シート状物31を硬化させて半導体チップ35と一体化する。加熱加圧は金型を用いて行われ、熱伝導シート状物31中の熱硬化性樹脂組成物が一旦軟化した後、硬化することにより、半導体チップ35の電極面とそれに隣接した端面に、熱伝導シート状物31が硬化した後の熱伝導混合物37が接着した状態となる。このため、外部から半導体チップ35の電極までの沿面距離が長くなり、吸湿などの影響が小さくなる。最後に、熱伝導混合物37の半導体チップ35と反対側の面に、導電性樹脂組成物34と接続した状態で外部取り出し電極36を形成する。外部取り出し電極36の形成方法としては、例えばスクリーン印刷法、転写法、エッチング法を用いることができるが、一体成型できる点でエッチング法や転写法を用いるのが好ましい。以上の工程により、半導体パッケージが得られる。
【0029】
図4は本発明に係る半導体パッケージの他の製造方法を示す工程別断面図である。
【0030】
図4(a)は、図3(a)、(b)と同様の工程により、熱伝導シート状物41に貫通孔43を設けた状態を示している。尚、図4(a)中、42は離型性フィルムである。
【0031】
図4(b)に示すように、貫通孔43に導電性樹脂組成物44を充填する。この場合、貫通孔43の片側の開口部45に面した部分にのみ導電性樹脂組成物44を充填し、反対側の開口部46に面した部分には導電性樹脂組成物44を充填しない。次いで、図4(c)に示すように、熱伝導シート状物41と半導体チップ47を、熱伝導シート状物41の貫通孔43の導電性樹脂組成物44が充填されていない開口部46を有する面が半導体チップ47の電極面と向かい合わせとなるようにして、貫通孔43と半導体チップ47の電極との平面方向の位置を合わせて重ねる。次いで、図4(d)に示すように、これを加熱加圧することにより、熱伝導シート状物41を硬化させて半導体チップ47と一体化する。加熱加圧は金型を用いて行われ、熱伝導シート状物41中の熱硬化性樹脂組成物が一旦軟化した後、硬化することにより、半導体チップ47の電極面とそれに隣接した端面に、熱伝導シート状物41が硬化した後の熱伝導混合物48が接着した状態となる。最後に、熱伝導混合物48の半導体チップ47と反対側の面に、導電性樹脂組成物44と接続した状態で上記と同様に外部取り出し電極49を形成する。以上の工程により、半導体パッケージが得られる。このとき、熱伝導シート状物41の半導体チップ47に面した側には、導電性樹脂組成物44が存在しないため、半導体チップ47の埋め込みによって熱伝導シート状物41が流動しても、半導体チップ47と電気的に接続される導電性樹脂組成物44は流動せず、ショートなどが発生し難くなる。さらに、半導体チップ47の電極にバンプを形成した場合、貫通孔43とバンプとの凹凸によって熱伝導シート状物41と半導体チップ47との平面方向の位置合わせが容易になる。
【0032】
次に、外部取り出し電極の形成方法について説明する。
【0033】
図5はエッチング法による外部取り出し電極の形成方法を示す工程別断面図である。まず、図5(a)に示すように、貫通孔に導電性樹脂組成物54を充填した熱伝導シート状物51の上下面に、半導体チップ52と金属箔53をそれぞれ重ねる。金属箔53としては、例えば銅箔を用いることができる。次いで、図5(b)に示すように、これを加熱加圧することにより、熱伝導シート状物51を硬化させて半導体チップ52及び金属箔53と一体化する。加熱加圧は金型を用いて行われ、熱伝導シート状物51中の熱硬化性樹脂組成物が一旦軟化した後、硬化することにより、半導体チップ52の電極面とそれに隣接した端面に、熱伝導シート状物51が硬化した後の熱伝導混合物55が接着した状態になると共に、熱伝導混合物55の半導体チップ52と反対側の面に金属箔53が接着した状態となる。次いで、図5(c)に示すように、エッチング法を用いて金属箔53をパターニングし、外部取り出し電極56を形成する。以上の工程により、外部取り出し電極56が熱伝導混合物55に一体成形される。エッチング法としては、一般に、例えば塩化第二鉄をエッチング液として用いたウェットエッチングが用いられる。さらに、必要に応じて、ニッケルめっきや金めっきが施される。また、はんだボールを形成することも可能である。
【0034】
図6は転写法による外部取り出し電極の形成方法を示す工程別断面図である。まず、図6(a)に示すように、ベースフィルム62の上に金属箔61を形成し、パターニングを行う。金属箔61としては、例えば銅箔を用いることができる。次いで、図6(b)に示すように、貫通孔に導電性樹脂組成物66が充填された熱伝導シート状物63の上に半導体チップ65を重ね、それと反対側の面に図6(a)の電極パターン64を積層する。次いで、図6(c)に示すように、これを加圧加熱することにより、熱伝導シート状物63を硬化させて半導体チップ65及び電極パターン64と一体化する。加熱加圧は金型を用いて行われ、熱伝導シート状物63中の熱硬化性樹脂組成物が一旦軟化した後、硬化することにより、半導体チップ65の電極面とそれに隣接した端面に、熱伝導シート状物63が硬化した後の熱伝導混合物67が接着した状態になると共に、熱伝導混合物67の半導体チップ65と反対側の面に電極パターン64が接着した状態となる。最後に、ベースフィルム62を剥がす。以上の工程により、電極パターン64が外部取り出し電極として熱伝導混合物67に一体成形される。
【0035】
図7は本発明に係る半導体パッケージの他の製造方法を示す工程別断面図である。まず、図7(a)に示すように、離型性フィルム72の上に、上記のようにして熱伝導シート状物71を造膜する(図2、及びその説明を参照)。次いで、図7(b)に示すように、電極にバンプ74の付いた半導体チップ73を用意する。バンプとしては、例えば金やアルミニウムを公知の方法でボンディングしたものや、はんだボールを形成したものを用いることができる。次いで、図7(c)に示すように、熱伝導シート状物71から離型性フィルム72を剥がした後、熱伝導シート状物71の上に、電極にバンプ74の付いた半導体チップ73をフェースダウンで重ねる。次いで、図7(d)に示すように、これを加熱加圧することにより、熱伝導シート状物71を硬化させて半導体チップ73と一体化する。加熱加圧は金型を用いて行われ、熱伝導シート状物71中の熱硬化性樹脂組成物が一旦軟化した後、硬化することにより、半導体チップ73の電極面とそれに隣接した端面に、熱伝導シート状物71が硬化した後の熱伝導混合物76が接着した状態となる。また、このとき、半導体チップ73のバンプ74は熱伝導シート状物71を貫通し、熱伝導シート状物71(すなわち、熱伝導混合物76)の裏側に露出した状態となる。最後に、熱伝導混合物76の裏面に、半導体チップ73のバンプ74と接続した状態で外部取り出し電極75を形成する。以上の工程により、半導体パッケージが得られる。尚、外部取り出し電極75の形成方法は、上記と同様である。以上の方法によって半導体パッケージを作製すれば、貫通孔を加工する工程や導電性樹脂組成物を充填する工程を省略することができるので、生産性が向上する。また、導電性樹脂組成物を介さないため、外部取り出し電極75と半導体チップ73との間の電気抵抗が小さくなる。
【0036】
図8は本発明に係る半導体パッケージのさらに他の製造方法を示す工程別断面図である。まず、図8(a)に示すように、離型性フィルム83の上に、上記のようにして熱伝導シート状物81を造膜し(図2、及びその説明を参照)、離型性フィルム83及び熱伝導シート状物81に貫通孔82を形成する。次いで、図8(b)に示すように、電極にバンプ85の付いた半導体チップ84を用意する。次いで、図8(c)に示すように、熱伝導シート状物81から離型性フィルム83を剥がした後、熱伝導シート状物81の貫通孔82と半導体チップ84のバンプ85との平面方向の位置を合わせて重ねる。次いで、図8(d)に示すように、これを加熱加圧することにより、熱伝導シート状物81を硬化させて半導体チップ84と一体化する。加熱加圧は金型を用いて行われ、熱伝導シート状物81の熱硬化性樹脂組成物が一旦軟化した後、硬化することにより、半導体チップ84の電極面とそれに隣接した端面に、熱伝導シート状物81が硬化した後の熱伝導混合物87が接着した状態となる。また、このとき、半導体チップ84のバンプ85は、熱伝導シート状物81の貫通孔82を貫通し、熱伝導シート状物81(すなわち、熱伝導混合物87)の裏側に露出した状態となる。最後に、熱伝導混合物87の裏面に、半導体チップ84のバンプ85と接続した状態で外部取り出し電極86を形成する。以上の工程により、半導体パッケージが得られる。以上の方法によって半導体パッケージを作製すれば、導電性樹脂組成物を充填する工程を省略することができるので、生産性が向上する。また、熱伝導シート状物81には貫通孔82が形成され、半導体チップ84にはバンプ85が形成されているため、熱伝導シート状物81と半導体チップ84の平面方向の位置合わせが容易となる。尚、貫通孔82に導電性樹脂組成物を充填した後に、熱伝導シート状物81と半導体チップ84を位置合わせして重ね、一体成型してもよい。
【0037】
図9は本発明に係る半導体パッケージのさらに他の製造方法を示す工程別断面図である。
【0038】
まず、図9(a)に示すように、図3(a)〜(c)と同様の工程によって作製された、貫通孔93に導電性樹脂組成物94が充填された熱伝導シート状物91を用意し、さらに、図9(b)に示すように、最外層に電極パターン95が形成された配線基板96を用意する。尚、図9(a)中、92は離型性フィルムである。配線基板96としては、例えば、ガラス−エポキシ基板、アルミナやAlNなどのセラミック基板、ガラス−セラミック低温焼成基板などを用いることができるが、特に、主成分が熱伝導混合物である基板が好ましい。熱伝導シート状物91が硬化した後の熱伝導混合物との熱膨張係数がほぼ等しくなり、信頼性が高くなるからである。また、同じ材料同士であるため、接着力が高くなるからである。次いで、図9(c)に示すように、熱伝導シート状物91と半導体チップ97を、熱伝導シート状物91の貫通孔93と半導体チップ97の電極の平面方向の位置を合わせて重ねると共に、熱伝導シート状物91と配線基板96を、熱伝導シート状物91の貫通孔93と配線基板96上の電極パターン95の平面方向の位置を合わせて重ねる。次いで、図9(d)に示すように、これを加熱加圧することにより、熱伝導シート状物91を硬化させて半導体チップ97及び配線基板96と一体化する。加熱加圧は金型を用いて行われ、熱伝導シート状物91の熱硬化性樹脂組成物が一旦軟化した後、硬化することにより、半導体チップ97の電極面とそれに隣接した端面に、熱伝導シート状物91が硬化した後の熱伝導混合物98が接着すると共に、配線基板96が接着した状態となる。また、このとき、半導体チップ97の電極と配線基板96上の電極パターン95が導電性樹脂組成物94を介して電気的に接続される。以上の工程により、半導体パッケージが得られる。以上の方法によって半導体パッケージを作製すれば、配線基板96を用いて、外部と接続する電極の間隔を半導体チップ97の電極間隔よりも広げることが可能となるため、半導体パッケージの実装が容易になる。また、配線基板96による電極の再配列が可能となるため、半導体パッケージを接続する基板の配線設計が容易となり、汎用性が増す。
【0039】
尚、この例では、図3で説明した方法を用いて半導体チップ97と電極パターン95とを電気的に接続させているが、半導体チップ97と配線基板96上の電極パターンとを接続させる方法はこれに限定されるものではなく、例えば、図4、図7、図8で説明した方法を用いた場合でも同様の効果を得ることができる。
【0040】
また、上記のそれぞれの製造方法においては、1個の半導体チップを用いて半導体パッケージを作製する場合を例に挙げて説明したが、以下のようにして半導体パッケージを作製してもよい。すなわち、まず、複数個の半導体チップを用意し、熱伝導シート状物に必要に応じて複数個分の加工を施した後、前記複数個の半導体チップを前記熱伝導シート状物に重ね合わせる。次いで、これを加熱加圧することにより、前記熱伝導シート状物を硬化させて前記複数個の半導体チップと一体化する。次いで、外部取り出し電極を形成する。最後に、一体化された複数個の半導体パッケージを個々に分割する。以上の方法によって半導体パッケージを作製すれば、一度に多数の半導体パッケージを得ることができる。
【0041】
また、上記のそれぞれの製造方法において、加熱加圧時の温度は170〜260℃の範囲にあるのが好ましい。温度が低すぎると、熱硬化性樹脂組成物の硬化が不十分となり、温度が高すぎると、熱硬化性樹脂組成物が分解し始めるからである。また、加熱加圧時の圧力は1〜20MPaの範囲にあるのが好ましい。
【0042】
【実施例】
以下に、具体的実施例を挙げて本発明をさらに詳細に説明する。
【0043】
(実施例1)
本発明の基本となる熱伝導シート状物の作製に際し、無機質フィラーと熱硬化性樹脂組成物と溶剤を混合し、十分な分散状態が得られるように混合作用を促進するアルミナボールを混合してスラリーを作製した。実施した熱伝導シート状物の組成を下記(表1)に示す。
【0044】
【表1】

Figure 0004231229
【0045】
ここで、Al23 としては住友化学(株)製AL−33(平均粒径12μm)を用い、エポキシ樹脂としては日本レック(株)製NVR−1010(硬化剤を含む)を用い、150℃以上の沸点を有する溶剤としてはブチルカルビトールアセテート(関東化学(株)製、沸点240℃)を用いた。
【0046】
まず、上記(表1)の組成を秤量し、メチルエチルケトン(MEK、沸点79.6℃、関東化学(株)製)溶剤を、スラリー粘度が約20Pa・sになるまで加え、さらに上記のアルミナボールを加え、ポット中で、48時間、500rpmの速度で回転混合させた。このときのMEKは粘度調整用であり、高濃度の無機質フィラーを添加する上で重要な構成要素となるが、後の乾燥工程で揮発してしまい樹脂組成物中には残らないので、上記(表1)には記載されていない。次いで、離型性フィルムとして厚み75μmのポリエチレンテレフタレート(PET)フィルムを準備し、その上に上記スラリーをドクターブレード法を用いてブレードギャップ(ブレードと離型性フィルムとの隙間)約1.4mmで造膜した。次いで、前記スラリー中のMEK溶剤を100℃の温度で1時間放置して乾燥させた。これにより、可撓性を有する熱伝導シート状物(厚み約750μm)が得られた。
【0047】
上記のようにして作製された実験番号1dの離型性フィルム付き熱伝導シート状物(無機質フィラー:90重量%)を所定の大きさにカットし、前記離型性フィルム面から、炭酸ガスレーザーを用いて半導体チップの電極と同じ250μmピッチの等間隔の位置に直径150μmの貫通孔を形成した。
【0048】
この貫通孔に、導電性樹脂組成物として、球状の銅粉末:85重量部と、樹脂組成としてのビスフェノールA型エポキシ樹脂(エピコート828、油化シェルエポキシ製):3重量部、グルシジルエステル系エポキシ樹脂(YD−171、東都化成製):9重量部と、硬化剤としてのアミンアダクト硬化剤(MY−24、味の素(株)製):3重量部とを3本ロールによって混練したペーストを、スクリーン印刷法によって充填した。次いで、貫通孔にペーストが充填された熱伝導シート状物からPETフィルムを剥がした後、熱伝導シート状物の一方側の面に10mm角の半導体チップをその電極と貫通孔との位置を合わせながら重ね、その反対側の面に厚さ35μmの片面を粗化した銅箔を粗化面を熱伝導シート状物側に向けて張り合わせた。次いで、これを一定の厚さとなるように金型に入れ、熱プレスを用いてプレス温度175℃、圧力3MPaで1時間加熱加圧することにより、熱伝導シート状物を硬化させて半導体チップ及び銅箔と一体化した。この場合、熱伝導シート状物中の熱硬化性樹脂組成物が一旦軟化した後、硬化するので、半導体チップの電極面とそれに隣接した端面に、熱伝導シート状物が硬化した後の熱伝導混合物が接着した状態となり、熱伝導混合物(熱伝導シート状物)と半導体チップが強固に一体化される。また、銅箔の粗化面にも、熱伝導シート状物が硬化した後の熱伝導混合物が強固に接着した状態となる。また、導電性樹脂組成物(ペースト)中のエポキシ樹脂も硬化し、半導体チップと銅箔との機械的、電気的接続が行われる。最後に、エッチング技術を用いて銅箔をパターニングして、外部取り出し電極を形成した。以上の工程により、図1に示す半導体パッケージが得られた。
【0049】
信頼性の評価として、最高温度が260℃で10秒のリフロー試験を20回行った。このとき、半導体チップとパッケージとの界面に特に異常は認められず、強固な接着が得られていることが確認された。また、このときの半導体チップと外部取り出し電極との接続部を含んだ電気抵抗値の変化を測定したところ、リフロー試験前の初期の接続抵抗が35mΩ/ビアであるのに対し、リフロー試験後の接続抵抗は40mΩ/ビアとなり、その変化量は非常に小さかった。
【0050】
比較例として、従来のガラスエポキシ基板上にはんだバンプと封止樹脂を介して半導体チップを実装した半導体パッケージを作製した。この半導体パッケージにおいては、半導体チップと基板の熱膨張係数が異なるため、半導体チップと基板との接合部で抵抗値が増大し、10回のリフロー試験で断線した。これに対し、本実施例の半導体パッケージにおいては、基板としての熱伝導混合物の平面方向の熱膨張係数が半導体チップに近いため、リフロー試験による抵抗値の変化はわずかであった。
【0051】
また、半導体チップに一定電流を流し、連続的に1Wの発熱を起こさせた場合にも、半導体パッケージの外観に変化は認められず、半導体チップと外部取り出し電極との接続部を含んだ電気抵抗値の変化も非常に小さかった。
【0052】
次に、熱伝導混合物の基本特性を評価するために、上記(表1)に示した組成で作製した熱伝導シート状物を離型性フィルムから剥離し、再度耐熱性離型性フィルム(ポリフェニレンサルファイド:PPS、厚み75μm)で挟んで、温度200℃、圧力5MPaで硬化させた。その後、PPS離型性フィルムを剥離し、所定の寸法に加工して、熱伝導性、熱膨張係数、絶縁耐圧を測定した。その結果を下記(表2)に示す。
【0053】
【表2】
Figure 0004231229
【0054】
ここで、熱伝導性は、10mm角に切断した試料の表面を加熱ヒータに接触させて加熱し、反対側の面の温度上昇を測定することによって求めた。また、上記(表2)の絶縁耐圧は、熱伝導混合物の厚み方向のAC耐圧を単位厚み当たりのAC耐圧に換算したものである。絶縁耐圧は、熱伝導混合物中の熱硬化性樹脂組成物と無機質フィラーとの接着性によって影響を受ける。すなわち、無機質フィラーと熱硬化性樹脂組成物との濡れ性が悪いと、その間にミクロな隙間が生じ、その結果、熱伝導混合物の強度や絶縁耐圧の低下を招いてしまう。一般に、樹脂のみの絶縁耐圧は15kV/mm程度とされており、10kV/mm以上であれば、良好な接着が得られていると判断される。
【0055】
上記(表2)の結果から、上記のような方法で作製された熱伝導シート状物から得られる熱伝導混合物は、従来のガラスエポキシ基板に比べ、約20倍以上の熱伝導性を有する。また、Al23 を90重量部以上添加して得られた熱伝導混合物の熱膨張係数は、シリコンのそれに近いものであった。以上のことから、上記のような方法で作製された熱伝導シート状物から得られる熱伝導混合物は、半導体チップを直接実装するパッケージに適していることが分かる。
【0056】
(実施例2)
上記実施例1と同様の方法で作製された熱伝導シート状物を用い、導電性樹脂組成物を用いずに半導体チップと一体化した半導体パッケージの他の実施例を示す。以下に、本実施例で使用した熱伝導シート状物の組成を示す。
(1)無機質フィラー:Al23 (昭和電工(株)製「AS−40」(商品名)、球状、平均粒子径12μm)90重量部
(2)熱硬化性樹脂:シアネートエステル樹脂(旭チバ(株)製「AroCy M30」(商品名))9重量部
(3)溶剤:ブチルカルビトール(関東化学(株)製、沸点228℃)0.5重量部
(4)その他の添加物:カーボンブラック(東洋カーボン(株)製)0.3重量部、分散剤(第一工業製薬(株)製「プライサーフA208F」(商品名))0.2重量部
まず、10mm角の大きさの半導体チップの電極上に、公知のワイヤーボンディング法を用いてAuバンプを形成した。次いで、この半導体チップを、上記の組成で作製された熱伝導シート状物(厚さ550μm)の上に重ね合わせ、その反対側の面に、離型性PPSフィルム上にエッチング法によって作製された厚さ35μmの片面が粗化された銅箔からなる外部電極パターンを半導体チップの電極と位置合わせして重ね合わせた。次いで、これを一定の厚さとなるように金型に入れ、熱プレスを用いてプレス温度180℃、圧力5MPaで1時間加熱加圧することにより、熱伝導シート状物を硬化させて半導体チップ及び外部電極パターン(外部取り出し電極)と一体化した。最後に、離型性フィルムを剥がして、半導体パッケージを完成させた。
【0057】
半導体チップと外部取り出し電極の導電性を確認したところ、ほぼすべての電極に導電性があり、半導体チップと外部取り出し電極との接続は良好であることが確認された。
【0058】
また、信頼性の評価として、最高温度が260℃で10秒のリフロー試験を20回行った。このとき、半導体チップと半導体パッケージとの界面に特に異常は認められず、強固な接着が得られていることが確認された。また、電気的接続にも変化はなく、半導体チップと外部取り出し電極との間の断線は発生しないことが確認された。
【0059】
(実施例3)
上記実施例1と同様の方法で作製された熱伝導シート状物を用い、半導体チップと一体化した半導体パッケージのさらに他の実施例を示す。以下に、本実施例で使用した熱伝導シート状物の組成を示す。
(1)無機質フィラー:Al23 (住友化学(株)製「AM−28」(商品名)、球状、平均粒子径12μm)87重量部
(2)熱硬化性樹脂:フェノール樹脂(大日本インキ化学工業製「フェノライト、VH4150」(商品名))11重量部
(3)溶剤:エチルカルビトール(関東化学(株)製、沸点202℃)1.5重量部
(4)その他の添加物:カーボンブラック(東洋カーボン(株)製)0.3重量部、カップリング剤(味の素(株)製「プレンアクトKR−55」(商品名))0.2重量部
まず、上記の組成で作製された熱伝導シート状物(厚み600μm)を所定の大きさにカットし、上記実施例1と同様の方法で貫通孔を形成した。次いで、この熱伝導シート状物の上に、上記実施例2と同様の方法でパンプが形成された半導体チップをパンプと貫通孔の位置を合わせながら重ね、その反対側の面に、貫通孔に対応した電極を有するガラス−アルミナ低温焼成基板(配線層=4層、厚さ0.4mm)を、位置を合わせながら重ねた。次いで、これを一定の厚さとなるように金型に入れ、熱プレスを用いてプレス温度180℃、圧力5MPaで1時間加熱加圧することにより、熱伝導シート状物を硬化させて半導体チップ及びガラス−アルミナ低温焼成基板と一体化した。以上の工程により、半導体パッケージを作製した。
【0060】
半導体と外部取り出し電極の導電性を確認したところ、ほぼすべての電極に導電性があり、半導体チップと外部取り出し電極との接続は良好であることが確認された。
【0061】
また、信頼性の評価として、最高温度が260℃で10秒のリフロー試験を20回行った。このとき、半導体チップと熱伝導混合物との界面及び配線基板と熱伝導混合物との界面に特に異常は認められず、強固な接着が得られていることが確認された。また、電気的接続にも変化はなく、半導体チップと外部取り出し電極との間の断線は発生しないことが確認された。
【0062】
(実施例4)
上記実施例1と同様の方法で作製された熱伝導シート状物を用い、半導体チップと一体化した半導体パッケージのさらに他の実施例を示す。以下に、本実施例で使用した熱伝導シート状物の組成を示す。
(1)無機フィラー:Al23 (昭和電工(株)製「AS−40」(商品名)、球状、平均粒子径12μm)89重量部
(2)熱硬化性樹脂:臭素化されたエポキシ樹脂(日本レック(株)製「EF−134」)10重量部
(3)その他の添加物:カーボンブラック(東洋カーボン(株)製)0.4重量部、カップリング剤(味の素(株)製「プレンアクトKR−46B」(商品名))0.6重量部
まず、PETフィルムの上に上記の組成で作製された熱伝導シート状物(厚み700μm)を所定の大きさにカットし、上記実施例1と同様の方法で平面方向にグリッド状に縦3個×横3個分の半導体チップの電極に対応する貫通孔を形成し、前記貫通孔に上記実施例1と同一の導電性樹脂組成物(ペースト)を同一の方法で充填した。次いで、貫通孔にペーストが充填された熱伝導シート状物からPETフィルムを剥がした後、10mm角の半導体チップをその電極と貫通孔との位置を合わせながら縦横にグリッド状に3個ずつ重ね、その反対側の面に厚さ35μmの片面を粗化した銅箔を粗化面を熱伝導シート状物側に向けて張り合わせた。次いで、これを一定の厚さとなるように金型に入れ、熱プレスを用いてプレス温度175℃、圧力3MPaで1時間加熱加圧することにより、熱伝導シート状物を硬化させて半導体チップ及び銅箔と一体化した。次いで、エッチング技術を用いて銅箔をパターニングして、外部取り出し電極を形成した。最後に、一体化された複数個の半導体パッケージをダイアモンドロータリーカッターで個々に分割した。
【0063】
これらの半導体パッケージは、外観上、上記実施例1で作製したパッケージと変わりがなく、最高温度が260℃で10秒のリフロー試験を20回行って信頼性を評価したところ、外観に異常は認められなかった。また、このときのリフロー前後での電気抵抗値の変化は非常に小さかった。
【0064】
尚、上記実施例1及び実施例4においては、導電性樹脂組成物の導電フィラーとして銅粉末を用いたが、導電フィラーは必ずしも銅粉末に限定されるものではなく、金、銀、パラジウム、ニッケルなどの他の金属粉を用いることもできる。特に銀やニッケルを用いた場合には、導電部の電気伝導性を高く維持することができる。
【0065】
【発明の効果】
以上説明したように、本発明によれば、未硬化状態で可撓性を有する熱伝導シート状物を用いて、半導体チップと基板と外部取り出し電極とを一体化した半導体パッケージを得ることができる。この熱伝導シート状物を硬化させた熱伝導混合物は、無機質フィラーを高濃度に充填することが可能であり、そのために熱伝導性に優れているので、この熱伝導混合物を半導体パッケージとして用いれば、半導体チップの放熱性が向上する。また、この熱伝導シート状物を硬化させた熱伝導混合物は、熱膨張係数が半導体チップに近いため、半導体パッケージとしての信頼性に優れている。
【0066】
さらに、この熱伝導シート状物は可撓性を有するので、半導体チップを容易に一体化することができる。このため、封止樹脂が不要であり、また、気密性や熱伝導性に優れた半導体パッケージを得ることができる。また、この熱伝導シート状物を用いれば、金属箔の張り合わせやパターン転写法により、成型硬化と同時に外部取り出し電極を一体化することができるので、外部取り出し電極の形成が容易となる。さらに、電極を最外層に形成した配線基板を外部取り出し電極として利用することができるので、実装性に優れた半導体パッケージを得ることができる。
【0067】
さらに、本発明によれば、信頼性が高く抵抗変化の少ない良好な電気的接続が可能な半導体パッケージを得ることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態における半導体パッケージの構成を示す断面図である。
【図2】本発明の一実施の形態における熱伝導シート状物の構成を示す断面図である。
【図3】本発明の一実施の形態における半導体パッケージの製造方法を示す工程図である。
【図4】本発明の一実施の形態における半導体パッケージの他の製造方法を示す工程別断面図である。
【図5】本発明の一実施の形態における半導体パッケージの外部取り出し電極の形成方法を示す工程別断面図である。
【図6】本発明の一実施の形態における半導体パッケージの外部取り出し電極の他の形成方法を示す工程別断面図である。
【図7】本発明の一実施の形態における半導体パッケージのさらに他の製造方法を示す工程別断面図である。
【図8】本発明の一実施の形態における半導体パッケージのさらに他の製造方法を示す工程別断面図である。
【図9】本発明の一実施の形態における半導体パッケージのさらに他の製造方法を示す工程別断面図である。
【図10】従来技術における半導体パッケージを示す断面図である。
【符号の説明】
11、37、48、55、67、76、87、98 熱伝導混合物
12、35、47、52、65、73、84、97、101 半導体チップ
13、34、44、54、66、94、103 導電性樹脂組成物
14、74、85、102 バンプ
15、36、49、56、75、86、95、106 外部取り出し電極
21、31、41、51、63、71、81、91 熱伝導シート状物
22、32、42、72、83、92 離型性フィルム
33、43、82 貫通孔
53、61 金属箔
62 ベースフィルム
64 外部取り出し電極パターン
95、104 電極
96、105 配線基板
107 封止樹脂[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor package used for various electric / electronic devices and a method for manufacturing the same, and more particularly to a semiconductor package having a size substantially the same as a semiconductor chip and excellent in heat dissipation.
[0002]
[Prior art]
In recent years, higher density and higher functionality of semiconductor chips have progressed, and semiconductor chips have become larger and more multi-electrode. On the other hand, with the demand for higher performance and smaller size of electronic devices, semiconductor packages have become smaller. Is required. For this reason, the semiconductor package has a QFP (Quad Flat Package) type in which leads are arranged around the package, a BGA (Ball Grid Array) type in which electrodes are arranged in an area array on the lower surface, and a CSP that has been further miniaturized. It is shifting to the (Chip Scale Package) type. As a CSP type semiconductor package, for example, there is a configuration as shown in FIG. That is, as shown in FIG. 10, bumps 102 are formed on the electrodes of the semiconductor chip 101, and the semiconductor chip 101 is connected face-down to the electrodes 104 of the wiring substrate 105 via the conductive resin 103. In addition, a sealing resin 107 is filled between the semiconductor chip 101 and the wiring substrate 105 in order to ensure airtightness. In FIG. 10, reference numeral 106 denotes an external extraction electrode.
[0003]
If this CSP type semiconductor package is used, the package efficiency can be improved by downsizing the package, and high-speed and low-noise mounting becomes possible.
[0004]
[Problems to be solved by the invention]
However, the conventional CSP type semiconductor package configured as described above has the following problems. That is, when reliability evaluation such as thermal shock is performed, the sealing portion may crack due to the difference in thermal expansion coefficient between the semiconductor chip and the substrate, and airtightness may be impaired. Further, the production cost and tact increase due to resin sealing or coating. Furthermore, the thermal conductivity between the semiconductor chip and the substrate is low, and it is difficult to release heat generated in the semiconductor chip.
[0005]
The present invention has been made to solve the above-described problems in the prior art, and does not need to be sealed with a resin, is excellent in reliability and airtightness, can be easily manufactured at low cost, and It is an object to provide a semiconductor package with good thermal conductivity.
[0006]
  In order to achieve the above object, the structure of the semiconductor package according to the present invention includes at least a semiconductor chip, 70 to 95 parts by weight of an inorganic filler, and 5 to 30 parts by weight of a thermosetting resin composition, and the electrode surface of the semiconductor chip. And a heat conductive mixture integrated by bonding to an end face adjacent to the electrode surface, a through hole formed in the heat conductive mixture, a conductive resin composition filled in the through hole, and the heat conductive An external extraction electrode formed on the mixture, the electrode of the semiconductor chip and the external extraction electrode through the bump formed on the electrode of the semiconductor chip and the conductive resin composition in this order, The heat conduction mixture is electrically connected through the heat conduction mixture and the semiconductor chipOn the opposite side of the electrode surfaceThe surface is on the same plane. According to the configuration of this semiconductor package, it is not necessary to seal with a resin, and a semiconductor package with good thermal conductivity can be realized. In addition, since the thermal expansion coefficient in the plane direction of the heat conduction mixture as the substrate is close to that of the semiconductor chip, no abnormality is observed at the interface between the semiconductor chip and the package even after performing the reflow test. The change in the electric resistance value including the connection portion between the semiconductor chip and the external extraction electrode is also very small. Therefore, a semiconductor package with excellent reliability can be realized.
[0009]
  In addition, the semiconductor package of the present inventionNo structureIn the composition, the inorganic filler is Al.2 OThree It is preferable that the filler contains at least one selected from the group consisting of MgO, BN and AlN. This is because they have high thermal conductivity.
[0010]
  In addition, the semiconductor package of the present inventionNo structureIn composition, it is preferable that the particle size of the inorganic filler is in the range of 0.1 to 100 μm.
[0011]
  In addition, the semiconductor package of the present inventionNo structureIn composition, it is preferable that a thermosetting resin composition contains at least 1 sort (s) of resin chosen from the group which consists of an epoxy resin, a phenol resin, and cyanate resin as the main component. This is because these are excellent in electrical characteristics and mechanical characteristics.
[0012]
  In addition, the semiconductor package of the present inventionNo structureIn composition, it is preferable that the thermosetting resin composition contains a brominated polyfunctional epoxy resin as a main component, and further contains a bisphenol A type novolak resin as a curing agent and imidazole as a curing accelerator.
[0013]
  In addition, the semiconductor package of the present inventionNo structureIn the composition, it is preferable that at least one selected from the group consisting of a coupling agent, a dispersing agent, a colorant and a release agent is further added to the heat conduction mixture.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
In the present invention, an inorganic filler is added to the thermosetting resin composition at a high concentration, the thermal expansion coefficient in the plane direction is almost the same as that of the semiconductor chip, and the thermal conductivity is high. It is based on the heat conductive sheet material which has. Since this heat conductive sheet-like material is flexible in an uncured state, this heat conductive sheet-like material can be molded into a desired shape in a low-temperature and low-pressure state. Moreover, since the thermosetting resin composition in the said heat conductive sheet-like material is hardened | cured by heating and pressurizing, this heat conductive sheet-like material can be used as a rigid board | substrate. Therefore, if the heat conductive sheet-like material is used, a heat conductive semiconductor package having a semiconductor chip mounted therein can be easily realized.
[0015]
According to a first aspect of the present invention, a through hole corresponding to an electrode of a semiconductor chip is formed in the heat conductive sheet material, the conductive resin composition is filled in the through hole, and the heat conductive sheet material and the semiconductor are formed. The chip is stacked by aligning the positions of the through-holes of the heat conductive sheet and the electrodes of the semiconductor chip in the planar direction, and then heated and pressurized to cure the heat conductive sheet and thereby the semiconductor chip And the semiconductor chip and the external extraction electrode are integrated. According to the first aspect of the present invention, a semiconductor package in which a semiconductor chip can be directly mounted on a substrate and has excellent heat dissipation can be realized.
[0016]
According to a second aspect of the present invention, after the semiconductor chip with bumps is stacked face down on the thermal conductive sheet, the thermal conductive sheet is cured by heating and pressurizing, and the semiconductor chip and In addition to being integrated, the bumps are penetrated through the heat conductive sheet and integrated with an external extraction electrode.
[0017]
According to a third aspect of the present invention, a through-hole is formed in the thermally conductive sheet material, and the thermally conductive sheet material and a semiconductor chip with bumps are connected to the through-hole and the semiconductor in the thermally conductive sheet material. After aligning the position of the chip with the bump in the plane direction and overlapping, the heat conductive sheet is cured and integrated with the semiconductor chip by heating and pressing, and the bump is formed in the heat conductive sheet. It penetrates through the through-hole of the object and is integrated with the external extraction electrode.
[0018]
According to a fourth aspect of the present invention, the heat conductive sheet and the semiconductor chip are overlapped and heated and pressed to cure the heat conductive sheet and integrate it with the semiconductor chip. A wiring board having an electrode formed on the outermost layer is integrated with the heat conductive sheet to form an external extraction electrode. As the integration mode of the heat conductive sheet and the semiconductor chip, the first to third modes can be used.
[0019]
Hereinafter, the present invention will be described more specifically using embodiments.
[0020]
FIG. 1 is a cross-sectional view showing a configuration of a semiconductor package according to the present invention. As shown in FIG. 1, a semiconductor chip 12 has a heat conductive mixture 11 including at least an inorganic filler and a thermosetting resin composition bonded and integrated on an electrode surface (lower surface) and an end surface adjacent thereto. Yes. Further, bumps 14 are formed on the electrodes of the semiconductor chip 12, and the bumps 14 are connected to the external extraction electrodes 15 through the conductive resin composition 13.
[0021]
FIG. 2 is a cross-sectional view showing a heat conductive sheet-like material that is the basis of a semiconductor package according to the present invention. As shown in FIG. 2, the heat conductive sheet 21 is formed on a releasable film 22. In this case, first, a mixture slurry containing at least an inorganic filler, a thermosetting resin composition, a solvent having a boiling point of 150 ° C. or higher, and a solvent having a boiling point of 100 ° C. or lower is prepared, and the mixture slurry is separated. A film is formed on the moldable film 22. The film forming method is not particularly limited, and a known doctor blade method, coater method, extrusion molding method or the like can be used. Next, only the solvent having a boiling point of 100 ° C. or less in the mixture slurry formed on the releasable film 22 is dried. Thereby, the heat conductive sheet 21 which has flexibility in an uncured state is obtained.
[0022]
As a main component of the thermosetting resin composition, for example, an epoxy resin, a phenol resin, or a cyanate resin can be used, and it is particularly preferable to use a brominated epoxy resin. This is because the brominated epoxy resin has flame retardancy. As the curing agent in the thermosetting resin composition, for example, a bisphenol A type novolak resin can be used, and as the curing accelerator, for example, imidazole can be used.
[0023]
The filling rate of the inorganic filler in the heat conductive sheet and the heat conductive mixture after heat curing is preferably 70 to 95 parts by weight, and more preferably 85 to 95 parts by weight. When the filling rate of the inorganic filler is lower than 70 parts by weight, the thermal conductivity is lowered, and when the filling rate of the inorganic filler is higher than 95 parts by weight, the thermosetting resin composition imparts flexibility. The amount of the product is lowered and the moldability is deteriorated. In addition, the filling rate of this inorganic filler is calculated with the compounding composition which does not contain the solvent which has a boiling point of 100 degrees C or less. As an inorganic filler, for example, Al 2OThree MgO, BN, and AlN can be used, and these are preferable in terms of high thermal conductivity. Moreover, it is preferable that the particle size of an inorganic filler is 0.1-100 micrometers. If the particle size is too small or too large, the filling rate of the inorganic filler is lowered, and not only the thermal conductivity is deteriorated, but also the thermal expansion coefficient is increased from the semiconductor chip, which makes it unsuitable as a semiconductor package material. .
[0024]
As the solvent having a boiling point of 150 ° C. or higher, for example, ethyl carbitol, butyl carbitol, or butyl carbitol acetate can be used. Moreover, as a solvent which has a boiling point of 100 degrees C or less, methyl ethyl ketone, isopropanol, and toluene can be used, for example. Moreover, you may add a coupling agent, a dispersing agent, a coloring agent, and a mold release agent to the composition of a heat conductive sheet-like material as needed.
[0025]
The mixture slurry contains a solvent having a boiling point of 150 ° C. or higher and a solvent having a boiling point of 100 ° C. or lower, but the heat-curable resin composition is in an uncured state. As long as it is flexible, the above-mentioned solvent may not be contained.
[0026]
Since the heat conductive mixture obtained by curing the heat conductive sheet material can be filled with an inorganic filler at a high concentration, if this heat conductive mixture is used, the thermal expansion coefficient is almost the same as that of the semiconductor chip and the heat dissipation property is improved. An excellent semiconductor package can be realized.
[0027]
Next, a method for manufacturing a semiconductor package having the above configuration will be described.
[0028]
FIG. 3 is a cross-sectional view for each process showing the method of manufacturing a semiconductor package according to the present invention. First, as shown to Fig.3 (a), the heat conductive sheet-like object 31 is formed into a film on the releasable film 32 as mentioned above (refer FIG. 2 and its description). Next, as shown in FIG. 3 (b), through holes 33 are formed in the release film 32 and the heat conductive sheet 31. The through-hole 33 is formed by laser processing using a carbon dioxide laser or excimer laser, drilling, punching, or the like. In particular, the laser processing method is preferable because it is simple and has high accuracy. Next, as shown in FIG. 3C, the through hole 33 is filled with a conductive resin composition 34. As the conductive resin composition 34, a conductive paste formed by mixing metal powder, a thermosetting resin, and a resin curing agent can be used. As the metal powder, for example, gold, silver, copper, palladium, or nickel can be used, and these are preferable in terms of electrical resistance and reliability. As the thermosetting resin, for example, an epoxy resin can be used, and as the resin curing agent, for example, imidazole can be used. Next, as shown in FIG. 3 (d), the release film 32 is peeled off from the heat conductive sheet 31, and then the heat conductive sheet 31 and the semiconductor chip 35 are inserted into the through holes of the heat conductive sheet 31. 33 and the electrodes of the semiconductor chip 35 are overlapped with each other in the planar direction. Next, as shown in FIG. 3E, the heat conductive sheet 31 is cured and integrated with the semiconductor chip 35 by heating and pressing it. The heating and pressurization is performed using a mold, and once the thermosetting resin composition in the heat conductive sheet 31 is softened and then cured, it is applied to the electrode surface of the semiconductor chip 35 and the end surface adjacent thereto. The heat conductive mixture 37 after the heat conductive sheet-like material 31 is cured is in a bonded state. For this reason, the creeping distance from the outside to the electrode of the semiconductor chip 35 is increased, and the influence of moisture absorption and the like is reduced. Finally, an external extraction electrode 36 is formed on the surface of the heat conduction mixture 37 opposite to the semiconductor chip 35 in a state of being connected to the conductive resin composition 34. As a method for forming the external extraction electrode 36, for example, a screen printing method, a transfer method, or an etching method can be used, but it is preferable to use an etching method or a transfer method from the viewpoint that it can be integrally formed. A semiconductor package is obtained through the above steps.
[0029]
FIG. 4 is a cross-sectional view for each process showing another method for manufacturing a semiconductor package according to the present invention.
[0030]
FIG. 4A shows a state in which the through hole 43 is provided in the heat conductive sheet-like material 41 by the same process as in FIGS. 3A and 3B. In FIG. 4A, reference numeral 42 denotes a releasable film.
[0031]
As shown in FIG. 4B, the conductive resin composition 44 is filled in the through holes 43. In this case, only the portion facing the opening 45 on one side of the through-hole 43 is filled with the conductive resin composition 44, and the portion facing the opening 46 on the opposite side is not filled with the conductive resin composition 44. Next, as shown in FIG. 4 (c), the heat conductive sheet 41 and the semiconductor chip 47 are opened, and the opening 46 not filled with the conductive resin composition 44 of the through hole 43 of the heat conductive sheet 41 is formed. The through holes 43 and the electrodes of the semiconductor chip 47 are overlapped with each other in such a manner that the surface to be provided faces the electrode surface of the semiconductor chip 47. Next, as shown in FIG. 4 (d), this is heated and pressurized to cure the heat conductive sheet 41 and integrate it with the semiconductor chip 47. The heating and pressurization is performed using a mold, and once the thermosetting resin composition in the heat conductive sheet 41 is softened and then cured, the electrode surface of the semiconductor chip 47 and the end surface adjacent thereto are The heat conductive mixture 48 after the heat conductive sheet 41 is cured is in a bonded state. Finally, an external extraction electrode 49 is formed on the surface of the heat conduction mixture 48 opposite to the semiconductor chip 47 in a state where it is connected to the conductive resin composition 44 in the same manner as described above. A semiconductor package is obtained through the above steps. At this time, since the conductive resin composition 44 does not exist on the side of the heat conductive sheet 41 facing the semiconductor chip 47, even if the heat conductive sheet 41 flows due to the embedding of the semiconductor chip 47, the semiconductor The conductive resin composition 44 that is electrically connected to the chip 47 does not flow, and a short circuit or the like hardly occurs. Further, when bumps are formed on the electrodes of the semiconductor chip 47, the planar alignment between the heat conductive sheet 41 and the semiconductor chip 47 is facilitated by the unevenness between the through holes 43 and the bumps.
[0032]
Next, a method for forming the external extraction electrode will be described.
[0033]
FIG. 5 is a cross-sectional view for each process showing a method for forming an external lead electrode by an etching method. First, as shown in FIG. 5A, the semiconductor chip 52 and the metal foil 53 are respectively stacked on the upper and lower surfaces of the heat conductive sheet-like material 51 in which the through-holes are filled with the conductive resin composition 54. As the metal foil 53, for example, a copper foil can be used. Next, as shown in FIG. 5 (b), this is heated and pressurized to cure the heat conductive sheet 51 and integrate it with the semiconductor chip 52 and the metal foil 53. The heating and pressurization is performed using a mold, and after the thermosetting resin composition in the heat conductive sheet 51 is once softened, it is cured to be applied to the electrode surface of the semiconductor chip 52 and the end surface adjacent thereto. The heat conductive mixture 55 after the heat conductive sheet 51 is cured is bonded, and the metal foil 53 is bonded to the surface of the heat conductive mixture 55 opposite to the semiconductor chip 52. Next, as shown in FIG. 5C, the metal foil 53 is patterned by using an etching method to form an external extraction electrode 56. Through the above steps, the external extraction electrode 56 is integrally formed with the heat conduction mixture 55. In general, for example, wet etching using ferric chloride as an etchant is used as the etching method. Furthermore, nickel plating or gold plating is performed as necessary. It is also possible to form solder balls.
[0034]
FIG. 6 is a sectional view by process showing a method of forming an external extraction electrode by a transfer method. First, as shown in FIG. 6A, a metal foil 61 is formed on a base film 62 and patterned. As the metal foil 61, for example, a copper foil can be used. Next, as shown in FIG. 6 (b), the semiconductor chip 65 is overlaid on the heat conductive sheet-like material 63 in which the through-holes are filled with the conductive resin composition 66, and FIG. ) Electrode pattern 64 is laminated. Next, as shown in FIG. 6C, this is heated under pressure to cure the heat conductive sheet 63 and integrate it with the semiconductor chip 65 and the electrode pattern 64. The heating and pressurization is performed using a mold, and after the thermosetting resin composition in the heat conductive sheet 63 is once softened, it is cured to be applied to the electrode surface of the semiconductor chip 65 and the end surface adjacent thereto. The heat conductive mixture 67 after the heat conductive sheet 63 is cured is bonded, and the electrode pattern 64 is bonded to the surface of the heat conductive mixture 67 opposite to the semiconductor chip 65. Finally, the base film 62 is peeled off. Through the above steps, the electrode pattern 64 is integrally formed with the heat conducting mixture 67 as an external extraction electrode.
[0035]
FIG. 7 is a cross-sectional view for each process showing another method for manufacturing a semiconductor package according to the present invention. First, as shown to Fig.7 (a), the heat conductive sheet-like material 71 is formed into a film on the releasable film 72 as mentioned above (refer FIG. 2 and its description). Next, as shown in FIG. 7B, a semiconductor chip 73 having electrodes 74 with bumps 74 is prepared. As the bump, for example, gold or aluminum bonded by a known method or a solder ball formed can be used. Next, as shown in FIG. 7C, after the release film 72 is peeled off from the heat conductive sheet 71, a semiconductor chip 73 with bumps 74 attached to the electrodes is formed on the heat conductive sheet 71. Stack face down. Next, as shown in FIG. 7D, the heat conductive sheet 71 is cured and integrated with the semiconductor chip 73 by heating and pressurizing it. The heating and pressurization is performed using a mold, and once the thermosetting resin composition in the heat conductive sheet 71 is softened and then cured, it is applied to the electrode surface of the semiconductor chip 73 and the end surface adjacent thereto. The heat conductive mixture 76 after the heat conductive sheet 71 is cured is bonded. At this time, the bumps 74 of the semiconductor chip 73 pass through the heat conductive sheet 71 and are exposed on the back side of the heat conductive sheet 71 (that is, the heat conductive mixture 76). Finally, an external extraction electrode 75 is formed on the back surface of the heat conduction mixture 76 in a state of being connected to the bumps 74 of the semiconductor chip 73. A semiconductor package is obtained through the above steps. The method for forming the external extraction electrode 75 is the same as described above. If a semiconductor package is manufactured by the above method, the process of processing a through-hole and the process of filling with a conductive resin composition can be omitted, so that productivity is improved. Further, since no conductive resin composition is interposed, the electrical resistance between the external extraction electrode 75 and the semiconductor chip 73 is reduced.
[0036]
FIG. 8 is a sectional view by process showing still another method of manufacturing a semiconductor package according to the present invention. First, as shown in FIG. 8A, a heat conductive sheet-like material 81 is formed on a releasable film 83 as described above (see FIG. 2 and the description thereof), and releasability is obtained. A through hole 82 is formed in the film 83 and the heat conductive sheet 81. Next, as shown in FIG. 8B, a semiconductor chip 84 with bumps 85 attached to the electrodes is prepared. Next, as shown in FIG. 8C, the peelable film 83 is peeled off from the heat conductive sheet 81, and then the planar direction of the through holes 82 of the heat conductive sheet 81 and the bumps 85 of the semiconductor chip 84. Align the position of and overlap. Next, as shown in FIG. 8D, the heat conductive sheet 81 is cured and integrated with the semiconductor chip 84 by heating and pressing it. The heating and pressurization is performed using a mold, and after the thermosetting resin composition of the heat conductive sheet 81 is once softened, it is cured to heat the electrode surface of the semiconductor chip 84 and the end surface adjacent thereto. The heat conductive mixture 87 after the conductive sheet 81 is cured is bonded. At this time, the bumps 85 of the semiconductor chip 84 pass through the through holes 82 of the heat conductive sheet 81 and are exposed to the back side of the heat conductive sheet 81 (that is, the heat conductive mixture 87). Finally, an external extraction electrode 86 is formed on the back surface of the heat conduction mixture 87 in a state of being connected to the bumps 85 of the semiconductor chip 84. A semiconductor package is obtained through the above steps. If a semiconductor package is manufactured by the above method, the step of filling the conductive resin composition can be omitted, so that productivity is improved. Further, since the through holes 82 are formed in the heat conductive sheet 81 and the bumps 85 are formed in the semiconductor chip 84, it is easy to align the heat conductive sheet 81 and the semiconductor chip 84 in the planar direction. Become. In addition, after filling the through hole 82 with the conductive resin composition, the heat conductive sheet 81 and the semiconductor chip 84 may be aligned and overlapped and integrally molded.
[0037]
FIG. 9 is a sectional view by process showing still another method of manufacturing a semiconductor package according to the present invention.
[0038]
First, as shown to Fig.9 (a), the heat conductive sheet-like material 91 with which the through-hole 93 was filled with the conductive resin composition 94 produced by the process similar to Fig.3 (a)-(c). Further, as shown in FIG. 9B, a wiring board 96 having an electrode pattern 95 formed on the outermost layer is prepared. In FIG. 9A, reference numeral 92 denotes a releasable film. As the wiring substrate 96, for example, a glass-epoxy substrate, a ceramic substrate such as alumina or AlN, a glass-ceramic low-temperature fired substrate, or the like can be used. In particular, a substrate whose main component is a heat conductive mixture is preferable. This is because the thermal expansion coefficient is substantially equal to that of the heat conductive mixture after the heat conductive sheet 91 is cured, and the reliability is improved. Moreover, since it is the same material, adhesive force becomes high. Next, as shown in FIG. 9C, the heat conductive sheet 91 and the semiconductor chip 97 are overlapped with the through holes 93 of the heat conductive sheet 91 and the electrodes of the semiconductor chip 97 aligned in the plane direction. The heat conductive sheet 91 and the wiring board 96 are overlapped with the through hole 93 of the heat conductive sheet 91 and the position of the electrode pattern 95 on the wiring board 96 in the planar direction. Next, as shown in FIG. 9 (d), this is heated and pressed to cure the heat conductive sheet 91 and to be integrated with the semiconductor chip 97 and the wiring substrate 96. The heating and pressurization is performed using a mold, and once the thermosetting resin composition of the heat conductive sheet 91 is softened and then cured, heat is applied to the electrode surface of the semiconductor chip 97 and the end surface adjacent thereto. The heat conductive mixture 98 after the conductive sheet 91 is cured adheres, and the wiring board 96 adheres. At this time, the electrode of the semiconductor chip 97 and the electrode pattern 95 on the wiring substrate 96 are electrically connected via the conductive resin composition 94. A semiconductor package is obtained through the above steps. If a semiconductor package is manufactured by the above method, the wiring substrate 96 can be used to widen the distance between electrodes connected to the outside as compared with the electrode distance of the semiconductor chip 97, which facilitates mounting of the semiconductor package. . In addition, since the electrodes can be rearranged by the wiring board 96, the wiring design of the board to which the semiconductor package is connected becomes easy and versatility increases.
[0039]
In this example, the semiconductor chip 97 and the electrode pattern 95 are electrically connected using the method described in FIG. 3, but the method of connecting the semiconductor chip 97 and the electrode pattern on the wiring board 96 is as follows. However, the present invention is not limited to this. For example, the same effect can be obtained even when the method described in FIGS. 4, 7, and 8 is used.
[0040]
In each of the above manufacturing methods, the case where a semiconductor package is manufactured using one semiconductor chip has been described as an example, but a semiconductor package may be manufactured as follows. That is, first, a plurality of semiconductor chips are prepared, a plurality of semiconductor chips are processed as necessary, and then the plurality of semiconductor chips are overlaid on the heat conductive sheet. Next, by heating and pressing this, the heat conductive sheet is cured and integrated with the plurality of semiconductor chips. Next, an external extraction electrode is formed. Finally, a plurality of integrated semiconductor packages are individually divided. If a semiconductor package is manufactured by the above method, a large number of semiconductor packages can be obtained at one time.
[0041]
Moreover, in each said manufacturing method, it is preferable that the temperature at the time of heating-pressing exists in the range of 170-260 degreeC. This is because if the temperature is too low, the thermosetting resin composition is insufficiently cured, and if the temperature is too high, the thermosetting resin composition starts to decompose. Moreover, it is preferable that the pressure at the time of heat pressurization exists in the range of 1-20 Mpa.
[0042]
【Example】
Hereinafter, the present invention will be described in more detail with reference to specific examples.
[0043]
Example 1
In producing the heat conductive sheet material that is the basis of the present invention, an inorganic filler, a thermosetting resin composition, and a solvent are mixed, and alumina balls that promote the mixing action are mixed so that a sufficient dispersion state is obtained. A slurry was prepared. The composition of the implemented heat conductive sheet is shown below (Table 1).
[0044]
[Table 1]
Figure 0004231229
[0045]
Where Al2 OThree Used as a solvent, AL-33 (average particle size 12 μm) manufactured by Sumitomo Chemical Co., Ltd., and NVR-1010 (including a curing agent) manufactured by Nippon Lec Co., Ltd. as an epoxy resin, having a boiling point of 150 ° C. or higher. Butyl carbitol acetate (manufactured by Kanto Chemical Co., Inc., boiling point 240 ° C.) was used.
[0046]
First, the above composition (Table 1) was weighed, methyl ethyl ketone (MEK, boiling point: 79.6 ° C., manufactured by Kanto Chemical Co., Inc.) solvent was added until the slurry viscosity was about 20 Pa · s, and the above alumina balls were further added. And mixed in a pot for 48 hours at a speed of 500 rpm. MEK at this time is for viscosity adjustment and becomes an important component for adding a high concentration inorganic filler, but it volatilizes in the subsequent drying step and does not remain in the resin composition. It is not described in Table 1). Next, a polyethylene terephthalate (PET) film having a thickness of 75 μm is prepared as a releasable film, and the slurry is placed thereon with a blade gap (gap between the blade and the releasable film) of about 1.4 mm using a doctor blade method. A film was formed. Next, the MEK solvent in the slurry was left to dry at 100 ° C. for 1 hour. As a result, a flexible heat conductive sheet (thickness of about 750 μm) was obtained.
[0047]
The heat conductive sheet with a release film (inorganic filler: 90% by weight) of Experiment No. 1d produced as described above was cut into a predetermined size, and a carbon dioxide gas laser was cut from the release film surface. Through holes having a diameter of 150 μm were formed at equal intervals with a pitch of 250 μm, the same as the electrodes of the semiconductor chip.
[0048]
In this through hole, as a conductive resin composition, spherical copper powder: 85 parts by weight, and bisphenol A type epoxy resin (Epicoat 828, made by oiled shell epoxy) as a resin composition: 3 parts by weight, glycidyl ester type Epoxy resin (YD-171, manufactured by Tohto Kasei): 9 parts by weight and an amine adduct curing agent (MY-24, manufactured by Ajinomoto Co., Inc.) as a curing agent: 3 parts by weight of a paste kneaded by three rolls And filled by screen printing. Next, after peeling the PET film from the heat conductive sheet material in which the paste is filled in the through holes, a 10 mm square semiconductor chip is aligned with the surface of one side of the heat conductive sheet material and the positions of the electrodes and the through holes are aligned. Then, the copper foil obtained by roughening one side with a thickness of 35 μm was laminated on the opposite side surface with the roughened surface facing the heat conductive sheet side. Next, this is put in a mold so as to have a certain thickness, and is heated and pressed at a press temperature of 175 ° C. and a pressure of 3 MPa for 1 hour by using a hot press to cure the heat conductive sheet to cure the semiconductor chip and the copper. Integrated with foil. In this case, since the thermosetting resin composition in the heat conductive sheet is once softened and then cured, the heat conduction after the heat conductive sheet is cured on the electrode surface of the semiconductor chip and the end face adjacent thereto. The mixture is bonded, and the heat conductive mixture (heat conductive sheet-like material) and the semiconductor chip are firmly integrated. Moreover, it will be in the state which the heat conductive mixture after the heat conductive sheet-like material hardened | cured firmly adhere | attached also on the roughened surface of copper foil. Moreover, the epoxy resin in the conductive resin composition (paste) is also cured, and mechanical and electrical connection between the semiconductor chip and the copper foil is performed. Finally, the copper foil was patterned using an etching technique to form an external extraction electrode. Through the above steps, the semiconductor package shown in FIG. 1 was obtained.
[0049]
As an evaluation of reliability, a reflow test of 10 seconds at a maximum temperature of 260 ° C. was performed 20 times. At this time, no particular abnormality was observed at the interface between the semiconductor chip and the package, and it was confirmed that strong adhesion was obtained. Further, when the change in the electrical resistance value including the connection portion between the semiconductor chip and the external extraction electrode at this time was measured, the initial connection resistance before the reflow test was 35 mΩ / via, whereas after the reflow test, The connection resistance was 40 mΩ / via, and the amount of change was very small.
[0050]
As a comparative example, a semiconductor package was fabricated in which a semiconductor chip was mounted on a conventional glass epoxy substrate via solder bumps and a sealing resin. In this semiconductor package, since the thermal expansion coefficients of the semiconductor chip and the substrate are different, the resistance value increases at the junction between the semiconductor chip and the substrate, and the circuit breaks after 10 reflow tests. On the other hand, in the semiconductor package of this example, since the thermal expansion coefficient in the plane direction of the heat conduction mixture as the substrate is close to that of the semiconductor chip, the resistance value change due to the reflow test was slight.
[0051]
In addition, even when a constant current is passed through the semiconductor chip and 1 W of heat is continuously generated, no change is observed in the appearance of the semiconductor package, and the electric resistance including the connection portion between the semiconductor chip and the external extraction electrode The change in value was also very small.
[0052]
Next, in order to evaluate the basic characteristics of the heat conductive mixture, the heat conductive sheet-like material produced with the composition shown in the above (Table 1) was peeled off from the release film, and again the heat-resistant release film (polyphenylene). (Sulfide: PPS, thickness 75 μm) and cured at a temperature of 200 ° C. and a pressure of 5 MPa. Thereafter, the PPS release film was peeled off and processed into predetermined dimensions, and the thermal conductivity, the thermal expansion coefficient, and the withstand voltage were measured. The results are shown below (Table 2).
[0053]
[Table 2]
Figure 0004231229
[0054]
Here, the thermal conductivity was obtained by contacting the surface of the sample cut into 10 mm square with a heater and heating it, and measuring the temperature rise on the opposite surface. Moreover, the withstand voltage in the above (Table 2) is obtained by converting the AC withstand voltage in the thickness direction of the heat conduction mixture into the AC withstand voltage per unit thickness. The withstand voltage is affected by the adhesion between the thermosetting resin composition and the inorganic filler in the heat conductive mixture. That is, if the wettability between the inorganic filler and the thermosetting resin composition is poor, a micro gap is formed between them, and as a result, the strength of the heat conduction mixture and the insulation withstand voltage are reduced. Generally, the withstand voltage of only the resin is about 15 kV / mm, and if it is 10 kV / mm or more, it is judged that good adhesion is obtained.
[0055]
From the result of the above (Table 2), the heat conductive mixture obtained from the heat conductive sheet-like material produced by the method as described above has a thermal conductivity of about 20 times or more compared with the conventional glass epoxy substrate. Al2 OThree The thermal expansion coefficient of the heat conducting mixture obtained by adding 90 parts by weight or more of the material was close to that of silicon. From the above, it can be seen that the heat conductive mixture obtained from the heat conductive sheet-like material produced by the method as described above is suitable for a package for directly mounting a semiconductor chip.
[0056]
(Example 2)
Another embodiment of a semiconductor package integrated with a semiconductor chip using a heat conductive sheet-like material produced by the same method as in Embodiment 1 and without using a conductive resin composition will be described. Below, the composition of the heat conductive sheet-like material used in the present Example is shown.
(1) Inorganic filler: Al2 OThree (Showa Denko Co., Ltd. “AS-40” (trade name), spherical, average particle size 12 μm) 90 parts by weight
(2) Thermosetting resin: 9 parts by weight of cyanate ester resin (“AroCy M30” (trade name) manufactured by Asahi Ciba Co., Ltd.)
(3) Solvent: 0.5 part by weight of butyl carbitol (manufactured by Kanto Chemical Co., Inc., boiling point 228 ° C.)
(4) Other additives: 0.3 parts by weight of carbon black (manufactured by Toyo Carbon Co., Ltd.), 0.2 parts by weight of dispersant (“Price Surf A208F” (trade name) manufactured by Daiichi Kogyo Seiyaku Co., Ltd.)
First, Au bumps were formed on the electrodes of a 10 mm square semiconductor chip using a known wire bonding method. Next, this semiconductor chip was superposed on a heat conductive sheet (thickness: 550 μm) made with the above composition, and on the opposite side, it was made on the releasable PPS film by etching. An external electrode pattern made of a copper foil having a rough surface on one side having a thickness of 35 μm was aligned with the electrode of the semiconductor chip and superimposed. Next, this is put into a mold so as to have a constant thickness, and is heated and pressed at a press temperature of 180 ° C. and a pressure of 5 MPa for 1 hour using a hot press, thereby curing the heat conductive sheet material and thereby the semiconductor chip and the external Integrated with electrode pattern (external lead electrode). Finally, the release film was peeled off to complete the semiconductor package.
[0057]
When the conductivity of the semiconductor chip and the external extraction electrode was confirmed, it was confirmed that almost all the electrodes were conductive, and the connection between the semiconductor chip and the external extraction electrode was good.
[0058]
Further, as a reliability evaluation, a reflow test of 10 seconds at a maximum temperature of 260 ° C. was performed 20 times. At this time, it was confirmed that there was no abnormality in the interface between the semiconductor chip and the semiconductor package, and that strong adhesion was obtained. Further, there was no change in electrical connection, and it was confirmed that no disconnection occurred between the semiconductor chip and the external extraction electrode.
[0059]
(Example 3)
Another embodiment of the semiconductor package integrated with the semiconductor chip using the heat conductive sheet-like material produced by the same method as in the first embodiment will be described. Below, the composition of the heat conductive sheet-like material used in the present Example is shown.
(1) Inorganic filler: Al2 OThree (Sumitomo Chemical Co., Ltd. “AM-28” (trade name), spherical, average particle size 12 μm) 87 parts by weight
(2) Thermosetting resin: 11 parts by weight of phenolic resin (“Phenolite, VH4150” (trade name) manufactured by Dainippon Ink and Chemicals, Inc.)
(3) Solvent: 1.5 parts by weight of ethyl carbitol (manufactured by Kanto Chemical Co., Inc., boiling point 202 ° C.)
(4) Other additives: 0.3 parts by weight of carbon black (manufactured by Toyo Carbon Co., Ltd.), 0.2 parts by weight of coupling agent (“Plenact KR-55” (trade name) manufactured by Ajinomoto Co., Inc.)
First, the heat conductive sheet-like material (thickness 600 μm) produced with the above composition was cut into a predetermined size, and through holes were formed in the same manner as in Example 1. Next, a semiconductor chip on which a bump is formed by the same method as in Example 2 above is overlaid on the heat conductive sheet-like material while aligning the position of the bump and the through hole, and the through hole is formed on the opposite surface. A glass-alumina low-temperature fired substrate (wiring layer = 4 layers, thickness 0.4 mm) having a corresponding electrode was stacked while being aligned. Next, this is put into a mold so as to have a certain thickness, and heat-pressed with a hot press at a press temperature of 180 ° C. and a pressure of 5 MPa for 1 hour to cure the heat-conductive sheet-like material so that the semiconductor chip and glass -Integrated with an alumina low-temperature fired substrate. A semiconductor package was manufactured through the above steps.
[0060]
When the conductivity of the semiconductor and the external extraction electrode was confirmed, almost all the electrodes were conductive, and it was confirmed that the connection between the semiconductor chip and the external extraction electrode was good.
[0061]
Further, as a reliability evaluation, a reflow test of 10 seconds at a maximum temperature of 260 ° C. was performed 20 times. At this time, no particular abnormality was observed at the interface between the semiconductor chip and the heat conduction mixture and the interface between the wiring substrate and the heat conduction mixture, and it was confirmed that strong adhesion was obtained. Further, there was no change in electrical connection, and it was confirmed that no disconnection occurred between the semiconductor chip and the external extraction electrode.
[0062]
(Example 4)
Another embodiment of the semiconductor package integrated with the semiconductor chip using the heat conductive sheet-like material produced by the same method as in the first embodiment will be described. Below, the composition of the heat conductive sheet-like material used in the present Example is shown.
(1) InorganicqualityFiller: Al2 OThree (Showa Denko Co., Ltd. “AS-40” (trade name), spherical, average particle size 12 μm) 89 parts by weight
(2) Thermosetting resin: 10 parts by weight of brominated epoxy resin (“EF-134” manufactured by Nippon Lec Co., Ltd.)
(3) Other additives: 0.4 parts by weight of carbon black (manufactured by Toyo Carbon Co., Ltd.), 0.6 parts by weight of coupling agent (“Plenact KR-46B” (trade name) manufactured by Ajinomoto Co., Inc.)
First, a heat conductive sheet-like material (thickness 700 μm) produced with the above composition on a PET film was cut into a predetermined size, and three vertical grids were formed in the plane direction in the same manner as in Example 1 above. × Through holes corresponding to the electrodes of three semiconductor chips in the horizontal direction were formed, and the same conductive resin composition (paste) as in Example 1 was filled in the through holes by the same method. Next, after peeling the PET film from the heat conductive sheet-like material in which the paste is filled in the through hole, three 10 mm square semiconductor chips are stacked vertically and horizontally in a grid shape while aligning the position of the electrode and the through hole, On the opposite side, a copper foil having a roughened surface with a thickness of 35 μm was pasted with the roughened surface facing the heat conductive sheet. Next, this is put in a mold so as to have a certain thickness, and is heated and pressed at a press temperature of 175 ° C. and a pressure of 3 MPa for 1 hour by using a hot press to cure the heat conductive sheet to cure the semiconductor chip and the copper. Integrated with foil. Next, the copper foil was patterned using an etching technique to form an external extraction electrode. Finally, a plurality of integrated semiconductor packages were individually divided with a diamond rotary cutter.
[0063]
These semiconductor packages are not different from the package produced in Example 1 in appearance, and the reflow test for 10 seconds at a maximum temperature of 260 ° C. was performed 20 times, and the reliability was evaluated. I couldn't. Further, the change in electrical resistance value before and after reflowing at this time was very small.
[0064]
In Example 1 and Example 4, copper powder was used as the conductive filler of the conductive resin composition. However, the conductive filler is not necessarily limited to copper powder, but gold, silver, palladium, nickel. Other metal powders can also be used. In particular, when silver or nickel is used, the electrical conductivity of the conductive portion can be kept high.
[0065]
【The invention's effect】
As described above, according to the present invention, it is possible to obtain a semiconductor package in which a semiconductor chip, a substrate, and an external extraction electrode are integrated using a heat conductive sheet material that is flexible in an uncured state. . The heat conductive mixture obtained by curing the heat conductive sheet-like material can be filled with a high concentration of inorganic filler, and therefore has excellent heat conductivity. Therefore, if this heat conductive mixture is used as a semiconductor package, The heat dissipation of the semiconductor chip is improved. In addition, the heat conductive mixture obtained by curing the heat conductive sheet is excellent in reliability as a semiconductor package because the thermal expansion coefficient is close to that of a semiconductor chip.
[0066]
Furthermore, since this heat conductive sheet-like material has flexibility, a semiconductor chip can be integrated easily. For this reason, a sealing resin is unnecessary and a semiconductor package excellent in airtightness and thermal conductivity can be obtained. If this heat conductive sheet-like material is used, the external extraction electrode can be integrated at the same time as molding and curing by bonding of metal foils or pattern transfer, so that the formation of the external extraction electrode is facilitated. Furthermore, since the wiring board having the electrodes formed in the outermost layer can be used as an external extraction electrode, a semiconductor package having excellent mountability can be obtained.
[0067]
Furthermore, according to the present invention, it is possible to obtain a semiconductor package capable of good electrical connection with high reliability and little resistance change.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a configuration of a semiconductor package according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a configuration of a heat conductive sheet material in an embodiment of the present invention.
FIG. 3 is a process diagram showing a method of manufacturing a semiconductor package in one embodiment of the present invention.
FIG. 4 is a cross-sectional view for each process showing another method for manufacturing a semiconductor package in one embodiment of the present invention;
FIG. 5 is a cross-sectional view showing a method for forming an external extraction electrode of a semiconductor package according to an embodiment of the present invention.
FIG. 6 is a cross-sectional view for each process showing another method for forming the external extraction electrode of the semiconductor package in the embodiment of the present invention.
FIG. 7 is a cross-sectional view for each process showing still another method of manufacturing a semiconductor package in one embodiment of the present invention.
FIG. 8 is a cross-sectional view for each process showing still another method of manufacturing a semiconductor package in one embodiment of the present invention.
FIG. 9 is a cross-sectional view by process showing still another method of manufacturing a semiconductor package in one embodiment of the present invention.
FIG. 10 is a cross-sectional view showing a semiconductor package in the prior art.
[Explanation of symbols]
11, 37, 48, 55, 67, 76, 87, 98 Heat conduction mixture
12, 35, 47, 52, 65, 73, 84, 97, 101 Semiconductor chip
13, 34, 44, 54, 66, 94, 103 conductive resin composition
14, 74, 85, 102 Bump
15, 36, 49, 56, 75, 86, 95, 106 External extraction electrode
21, 31, 41, 51, 63, 71, 81, 91 Heat conductive sheet
22, 32, 42, 72, 83, 92 Release film
33, 43, 82 Through hole
53, 61 Metal foil
62 Base film
64 External electrode pattern
95, 104 electrodes
96, 105 Wiring board
107 Sealing resin

Claims (6)

半導体チップと、無機質フィラー70〜95重量部と熱硬化性樹脂組成物5〜30重量部を少なくとも含み、前記半導体チップの電極面と前記電極面に隣接した端面に接着して一体化された熱伝導混合物と、前記熱伝導混合物に形成された貫通孔と、前記貫通孔に充填された導電性樹脂組成物と、前記熱伝導混合物上に形成された外部取り出し電極とを備え、前記半導体チップの電極と前記外部取り出し電極とが、前記半導体チップの電極上に形成されたバンプと前記導電性樹脂組成物とをこの順に介し、前記熱伝導混合物を貫通して電気的に接続されており、前記熱伝導混合物と前記半導体チップの電極面とは反対側の面とが同一平面上にある半導体パッケージ。A heat which includes at least a semiconductor chip, 70 to 95 parts by weight of an inorganic filler, and 5 to 30 parts by weight of a thermosetting resin composition, and is bonded and integrated to an electrode surface of the semiconductor chip and an end surface adjacent to the electrode surface. A conductive mixture; a through-hole formed in the thermally-conductive mixture; a conductive resin composition filled in the through-hole; and an external extraction electrode formed on the thermally-conductive mixture. The electrode and the external extraction electrode are electrically connected through the heat conduction mixture through the bump formed on the electrode of the semiconductor chip and the conductive resin composition in this order, and A semiconductor package in which a heat conductive mixture and a surface opposite to the electrode surface of the semiconductor chip are on the same plane. 無機質フィラーが、Al23 、MgO、BN及びAlNからなる群から選ばれた少なくとも1種類を含むフィラーである請求項1に記載の半導体パッケージ。The semiconductor package according to claim 1, wherein the inorganic filler is a filler containing at least one selected from the group consisting of Al 2 O 3 , MgO, BN, and AlN. 無機質フィラーの粒径が0.1〜100μmの範囲にある請求項1に記載の半導体パッケージ。  The semiconductor package according to claim 1, wherein the particle size of the inorganic filler is in the range of 0.1 to 100 μm. 熱硬化性樹脂組成物が、その主成分として、エポキシ樹脂、フェノール樹脂及びシアネート樹脂からなる群から選ばれた少なくとも1種類の樹脂を含む請求項1に記載の半導体パッケージ。  The semiconductor package according to claim 1, wherein the thermosetting resin composition contains at least one resin selected from the group consisting of an epoxy resin, a phenol resin, and a cyanate resin as a main component. 熱硬化性樹脂組成物が臭素化された多官能エポキシ樹脂を主成分として含み、さらに硬化剤としてのビスフェノールA型ノボラック樹脂と、硬化促進剤としてのイミダゾールとを含む請求項1に記載の半導体パッケージ。  The semiconductor package according to claim 1, wherein the thermosetting resin composition contains a brominated polyfunctional epoxy resin as a main component, and further contains a bisphenol A type novolak resin as a curing agent and imidazole as a curing accelerator. . 熱伝導混合物に、さらにカップリング剤、分散剤、着色剤及び離型剤からなる群から選ばれた少なくとも1種類が添加された請求項1に記載の半導体パッケージ。  The semiconductor package according to claim 1, wherein at least one selected from the group consisting of a coupling agent, a dispersant, a colorant, and a release agent is further added to the heat conduction mixture.
JP2002015803A 1997-10-02 2002-01-24 Semiconductor package Expired - Lifetime JP4231229B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002015803A JP4231229B2 (en) 1997-10-02 2002-01-24 Semiconductor package

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-270006 1997-10-02
JP27000697 1997-10-02
JP2002015803A JP4231229B2 (en) 1997-10-02 2002-01-24 Semiconductor package

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP26287398A Division JP3312876B2 (en) 1997-10-02 1998-09-17 Semiconductor package and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002280495A JP2002280495A (en) 2002-09-27
JP4231229B2 true JP4231229B2 (en) 2009-02-25

Family

ID=26549019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002015803A Expired - Lifetime JP4231229B2 (en) 1997-10-02 2002-01-24 Semiconductor package

Country Status (1)

Country Link
JP (1) JP4231229B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4561079B2 (en) * 2003-11-05 2010-10-13 カシオ計算機株式会社 Manufacturing method of semiconductor device
JP5001957B2 (en) * 2009-01-27 2012-08-15 パナソニック株式会社 Semiconductor device and semiconductor device mounting substrate
JP6802227B2 (en) 2018-09-14 2020-12-16 矢崎総業株式会社 Connecting terminal
CN113644183A (en) * 2021-09-03 2021-11-12 昆山兴协和科技股份有限公司 Light emitting diode and manufacturing method thereof

Also Published As

Publication number Publication date
JP2002280495A (en) 2002-09-27

Similar Documents

Publication Publication Date Title
US6486006B2 (en) Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
JP3312723B2 (en) Heat conductive sheet, method of manufacturing the same, heat conductive substrate using the same, and method of manufacturing the same
US6355131B1 (en) Sheet for a thermal conductive substrate, a method for manufacturing the same, a thermal conductive substrate using the sheet and a method for manufacturing the same
US7059042B2 (en) Method of manufacturing a thermal conductive circuit board with grounding pattern connected to a heat sink
JP3375555B2 (en) Circuit component built-in module and method of manufacturing the same
US7394663B2 (en) Electronic component built-in module and method of manufacturing the same
EP0702408A2 (en) Package for mounting a semiconductor device
JPH07297560A (en) Multilayer printed wiring board and its mounting structure
JP3312876B2 (en) Semiconductor package and manufacturing method thereof
JP2001230341A (en) Semiconductor device
US7038310B1 (en) Power module with improved heat dissipation
JP2001203313A (en) Thermal conduction substrate and manufacturing method therefor
JP2002246542A (en) Power module and manufacturing method therefor
JP4421081B2 (en) Power module and manufacturing method thereof
JP4231229B2 (en) Semiconductor package
JP3605313B2 (en) Wiring board and method of manufacturing the same
JP3614844B2 (en) Thermal conductive substrate
JP3505170B2 (en) Thermal conductive substrate and method of manufacturing the same
JPH1167964A (en) Manufacture of semiconductor package
JPH1145907A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080606

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 5

EXPY Cancellation because of completion of term