JP2003516636A - ゲートエッチング処理後の湿式化学プロセスを使用する酸窒化珪素材料の除去 - Google Patents

ゲートエッチング処理後の湿式化学プロセスを使用する酸窒化珪素材料の除去

Info

Publication number
JP2003516636A
JP2003516636A JP2001543776A JP2001543776A JP2003516636A JP 2003516636 A JP2003516636 A JP 2003516636A JP 2001543776 A JP2001543776 A JP 2001543776A JP 2001543776 A JP2001543776 A JP 2001543776A JP 2003516636 A JP2003516636 A JP 2003516636A
Authority
JP
Japan
Prior art keywords
gate
layer
silicon oxynitride
wet chemical
chemical process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001543776A
Other languages
English (en)
Inventor
エドワード、イエイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003516636A publication Critical patent/JP2003516636A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 トランジスタゲート構造体（４１、４２）を形成する方法が提示されている。ゲート酸化層（４１）が形成される。ゲート材料（４２）は、ゲート酸化層（４１）上に堆積される。酸窒化珪素の層（４３）は、ゲート材料（４２）上に堆積される。酸窒化珪素の層（４３）、ゲート材料（４２）及びゲート層（４１）はエッチングされ、ゲート構造体（４１、４２）が形成される。酸窒化珪素領域（４３）は、ゲート構造体（４１、４２）の上部に残留する。湿式化学プロセスを実行して、ゲート構造体（４１、４２）の上部から酸窒化珪素領域（４３）を除去する。湿式化学プロセスの実行後、スペーサ（６１、６２）を、ゲート構造体（４１、４２）の周囲に形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の処理に係り、特に、ゲートエッチング処理後に湿式化学
プロセスを使用する酸窒化珪素材料の除去に関する。
【０００２】
【従来の技術】
ゲートパターニングステップは、おそらく間違いなく集積回路のプロセスの流
れにおいて最も重要なステップである。フォトリソグラフィパターニング能力を
向上させるために、酸窒化珪素（ＳｉＯＮ）の２７０オングストローム（Å）無
機底部反射防止被膜（ＢＡＲＣ）を予め堆積させておくことができる。しかしな
がら、このＳｉＯＮ層は、金属シリサイドが形成される前にゲートスタック上部
から除去しなければならない。残留するいずれのＳｉＯＮも、低シート抵抗シリ
サイドの均一な形成の大きな妨げとなる。
【０００３】
【発明が解決しようとする課題】
従来において、ＳｉＯＮ層は、スペーサエッチングの一部として除去されてい
る。スペーサエッチング処理は、ブランケット堆積誘電膜をエッチングしてスペ
ーサを形成し、これを用いて軽くドーピングしたドレイン（ＬＤＤ）とソース／
ドレイン領域とを分離するものである。スペーサの形成後、オーバーエッチング
を行って、ＳｉＯＮ層を除去する。このオーバーエッチングは一般に、ＣＦ４、
ＣＨＦ３、Ａｒ等の気体と共に誘電エッチャにおいて行われる。しかし、このオ
ーバーエッチングにより、シリコントレンチ分離酸化物の損失、拡散シリコンの
望ましくないエッチング、スペーサの後退などの好ましくない幾つかの効果が生
じてしまう。
【０００４】
【課題を解決するための手段】
本発明の好適な実施の形態によると、トランジスタゲート構造体を形成する方
法が提示される。ゲート酸化層が形成される。ゲート材料は、ゲート酸化層上に
堆積される。酸窒化珪素の層は、ゲート材料上に堆積される。酸窒化珪素の層、
ゲート材料、ゲート酸化層はエッチングされ、ゲート構造体を形成する。酸窒化
珪素層はゲート構造体の上部に残留する。湿式化学プロセスを実行して、ゲート
構造体の上部から酸窒化珪素層を除去する。湿式化学プロセスの実行後、オーバ
ーエッチングを必要とすることなく、従来のスペーサをゲート構造体の周囲に形
成する。
【０００５】 本発明の好適な実施の形態において、ゲート材料は非晶質シリコンである。又
は、ゲート材料はポリシリコン、アニール非晶質シリコン、他の種類のゲート材
料であってもよい。湿式化学プロセスは、例えば、熱リン酸エッチング、又は中
性酸化エッチング（ＮＯＥ）である。ＮＯＥは、エチレングリコール、フッ素ア
ンモニウム、水、及び界面活性剤を含む溶液である。湿式化学プロセスは、軽く
ドーピングしたドレインを埋め込む前又は後に実行することができる。
【０００６】 （スペーサのオーバーエッチングの一部としてではなく）ゲートエッチング後
にウェット剥離プロセスによってゲートスタックＳｉＯＮ層を選択的に除去する
ことにより、トレンチ酸化損失、拡散シリコンのエッチング、スペーサの後退を
抑えられる。ウェット剥離プロセスはＳｉＯＮ層を選択的にエッチングするが、
ウエハの残留物、特に重要なゲート酸化物（例えば熱酸化物）がそのまま残って
しまう。ＳｉＯＮ層を除去し、スペーサ誘電体をゲート材料上に直接堆積させる
。その後、スペーサエッチングを行って、ＳｉＯＮオーバーエッチングステップ
を省略するので、関連する望ましくない効果を排除することができる。
【０００７】
【発明の実施の形態】
図１は、本発明の好適な実施の形態による半導体処理の簡略化フローチャート
である。ステップ１１において、バッファ（パッド）酸化物の層が、半導体ウエ
ハの基板上に形成される。例えば、バッファ酸化物の層をシリコンの熱酸化によ
って形成して、酸化物を成長させる。バッファ酸化物の層は、例えば２００オン
グストローム（Å）の厚さである。ステップ１２において、窒化物の層を、バッ
ファ酸化物の層の上部に形成する。例えば、窒化物の層は、低圧化学蒸着（ＬＰ
ＣＶＤ、ＳｉＨ２ＣＬ２＋ＮＨ３・ジクロロシラン／アンモニア）によって形成
される。窒化物の層は、例えば２０００Åの厚さである。ステップ１３において
、窒化物及びバッファ酸化物はドライエッチングプロセスによってパターニング
され、トレンチ領域を規定する。トレンチ領域は、例えば硫酸や過酸化水素など
のウェット化学薬品で洗浄される。一般に、洗浄はスピン−すすぎ−乾燥（ＳＲ
Ｄ）で終了する。
【０００８】 図２は、ステップ１３の完了結果を示す。図２において、シリコン基板３０の
上部では、窒化物層の区域３２がバッファ酸化物層３１の上位区域である。
【０００９】 ステップ１４において、トレンチは、例えばシリコンウエハのドライエッチン
グを実行することによって形成される。ドライエッチングは単一又は複数のステ
ップであり、シリコンをエッチングして、側壁外形を平滑にする。図３は、ステ
ップ１４の完了結果を示している。図３において、トレンチ３３はシリコン基板
３０においてエッチングされた状態で示されている。例えば、トレンチ３３は０
．５ミクロン幅で、基板３０の表面下に０．４ミクロン延びる。
【００１０】 ステップ１５において、平均トレンチ幅の場合、トレンチと窒化マスクとの間
で局所的平面化が行われるように、トレンチは充填酸化物を使用する化学蒸着（
ＣＶＤ）によって充填される。例えば、ＣＶＤ酸化物は、窒化物層の上面上で０
．７ミクロン延びている。図４は、ステップ１５の完了結果を示している。図４
において、充填酸化物３５は、充填されたトレンチ３３（図３に示す）を有して
いる。例えば、充填酸化物３５は、窒化物層３２の上面上で０．７ミクロン延び
ている。
【００１１】 ステップ１６において、充填酸化物を基板の表面のすぐ上のレベルまでエッチ
ングする。このエッチングは、例えば化学機械研磨（ＣＭＰ）プロセスとウェッ
トエッチングの組み合わせによって行う。基板表面上に残留する充填酸化物の量
は、後の処理ステップで残留する充填酸化物を除去／エッチングするような量、
残留する充填酸化物がゲート酸化物と並ぶか、あるいはこれよりも僅かに上にな
るような量である。
【００１２】 図５は、ステップ１６の完了結果を示している。図５において、充填酸化物３
５は、バッファ酸化物層３１の上面のすぐ上のレベルまでエッチングされている
。例えば、充填酸化物３５は、バッファ層３１の上面上で８００Å延びている。
【００１３】 ステップ１７において、窒化物は、例えば「熱」リン酸溶液を使用するウェッ
トエッチングによって剥離される。その結果を図６に示す。図６において、（図
５に示す）窒化物層を除去する。
【００１４】 浅いトレンチ分離（ＳＴＩ）を使用して、分離構造体を形成するためのフィー
ルド酸化膜を形成したが、他の技術を使用してもよい。例えば、フィールド酸化
領域を形成するために、シリコンの局所酸化（ＬＯＣＯＳ）プロセスがしばしば
用いられる。ＬＯＣＯＳプロセスにおいて、パッド酸化物の層が形成される。パ
ッド酸化物の上部には、窒化物の層が形成される。窒化物はパターニングされ、
さらにエッチングされる。フィールド酸化物は、基板を露出するために酸化物を
エッチングした基板上の位置で成長する。しかし、ＳＴＩは、従来のＬＯＣＯＳ
プロセスに勝る様々な長所を有している。例えば、ＳＴＩにより、分離構造体の
平面化が可能となる。この結果、トランジスタのゲートスタックを画定する際に
、限界寸法（ＣＤ）をより良く制御することができる。ゲートスタックを画定す
る際にＣＤをより良く制御できれば、ゲートスタックが画定された後に行われる
他の処理ステップにおいてＣＤがより良く制御される。
【００１５】 ステップ１８において、適切なゲート酸化物層は、例えば熱成長によって基板
上に形成される。例えば、ゲート酸化物層の厚さは約５４オングストローム（Å
）である。ゲート酸化物層の形成後、ステップ１９において、非晶質シリコン層
が堆積される。あるいは、非晶質シリコン層の代わりに、ポリシリコンの層、ア
ニール非晶質シリコンの層、又は他の種類のゲート材料の層を堆積することがで
きる。
【００１６】 ステップ２０において、酸窒化珪素（ＳｉＯＮ）の２７０Å底部反射防止被膜
（ＢＡＲＣ）を堆積させる。
【００１７】 ステップ２１において、標準リソグラフィック技術を用いて、非晶質シリコン
層及び二酸化シリコン層からそれぞれポリシリコンゲート領域をパターニングす
る。酸窒化珪素の無機底部反射防止被膜は、フォトリソグラフィパターニング能
力を向上させるよう機能する。パターニング及びエッチングの結果を、酸化物領
域４１のゲートスタック、非晶質ポリシリコン領域４２、ＳｉＯＮ領域４３を示
す図７に示す。図７から分かるように、ＳｉＯＮ領域４３は新たに形成された非
晶質ポリシリコン（ゲート）領域４２の上部に残留し、ゲート酸化物領域４１の
側部は露出している。
【００１８】 従来の軽くドーピングしたドレイン（ＬＤＤ）段階が実行される前又は後、及
びスペーサが形成される前に行われるステップ２２において、湿式化学プロセス
を使用して一部を除去するが、好適には総てのＳｉＯＮ領域４３を除去する。ウ
ェット処理は本質的に等方性であり、ゲート酸化物領域４１の横方向のエッチン
グが可能である。従って、ウェット剥離プロセスはＳｉＯＮ層を選択的にエッチ
ングしなければならないが、ゲート酸化物領域４１をほぼそのままの状態で残す
必要がある。
【００１９】 本発明の好適な実施の形態において、熱リン酸がウェット剥離プロセスにおい
て用いられる。熱リン酸プロセスにおいて、ＳｉＯＮ及び熱酸化物のエッチング
速度は、ＳｉＯＮの場合は５９．３Å／分、また熱酸化物層の場合は１．６２Å
／分と測定された。これにより、ＳｉＯＮ対熱酸化物の選択比は３６．６になり
、またＳｉＯＮ領域４３を完全に除去した状態でのゲート酸化物領域４１におけ
る側面損失は１０Å未満となる。
【００２０】 熱リン酸の他に、多数の異なるウェット化学薬品の使用も考えられるが、この
選択比に基づいてこれらの化学薬品を評価すべきである。例えば、中性酸化エッ
チング（ＮＯＥ）を使用することが可能である。ＮＯＥプロセスにおいては、Ｓ
ｉＯＮ及び熱酸化物のエッチング速度はそれぞれ、１２．５乃至１７Å／分及び
２．５乃至４．５Å／分と測定されている。エッチング速度は、ＮＯＥ槽が吸収
する水分量によって異なる。これは、ＳｉＯＮ対熱酸化物の選択比が２．８乃至
６．８の範囲であることを示している。これは、２７０ÅＳｉＯＮ領域４３全体
が除去されるまでに、ゲート酸化物領域４１に６０Å側面損失が存在することを
意味している。
【００２１】 図８は、除去されたＳｉＯＮ領域４３を示している。従来の軽くドーピングし
たドレイン（ＬＤＤ）段階が（まだ実行されていないのなら）実行された後、ス
ペーサが形成される。
【００２２】 ステップ２３において、ＳｉＯＮ領域４３が除去された状態で、スペーサ誘電
体は非晶質シリコン領域４２上に直接堆積される。例えば、図９は非晶質シリコ
ン領域４２上に直接堆積されたスペーサ誘電体５１の層を示している。スペーサ
誘電体５１の層は、例えば窒化物又は特定のその他の誘電材料からなっている。
【００２３】 ステップ２４において、図１０に示すように、スペーサ誘電体層のエッチング
が行われて、スペーサ６１及びスペーサ６２を形成する。
【００２４】 スペーサ６１及び６２の形成後、従来の処理が引き続き行われる。例えば、ｎ
＋及びｐ＋ドーパントの注入を、例えばスクリーン酸化物層を介して行う。注入
の後には、例えば急速熱アニール（ＲＴＡ）を摂氏約１０００度で３０秒間行い
、注入したドーパントを活性化させる。初期段階の処理によっても、非晶質シリ
コン層の結晶格子がポリシリコンに変化する。
【００２５】 次に、従来の方法により、ソース／ドレイン領域上に金属シリサイド領域を形
成する。
【００２６】 上記では処理ステップの概要を説明したが、当業者によって理解されるように
、異なる種類の素子の処理は、使用するプロセスの種類によって特定の細部にお
いて変わることがある（例えば、ＣＭＯＳ又はＮＭＯＳプロセスであるか否か）
。
【００２７】 上記では、単に例にすぎない本発明の方法及び実施の形態を開示及び説明して
いる。当業者によって理解されるように、本発明はその精神又は本質的な特徴か
ら逸脱することなく、他の特定の形式において実施されることもある。従って、
本発明の開示は以下の請求項に示す発明の範囲について例証を意図しているが、
限定されることはない。
【図面の簡単な説明】
【図１】 図１は、本発明の好適な実施の形態による半導体処理を示す簡略化フローチャ
ートである。
【図２】 図２は、本発明の好適な実施の形態による図１に示された半導体処理を示す。
【図３】 図３は、本発明の好適な実施の形態による図１に示された半導体処理を示す。
【図４】 図４は、本発明の好適な実施の形態による図１に示された半導体処理を示す。
【図５】 図５は、本発明の好適な実施の形態による図１に示された半導体処理を示す。
【図６】 図６は、本発明の好適な実施の形態による図１に示された半導体処理を示す。
【図７】 図７は、本発明の好適な実施の形態による図１に示された半導体処理を示す。
【図８】 図８は、本発明の好適な実施の形態による図１に示された半導体処理を示す。
【図９】 図９は、本発明の好適な実施の形態による図１に示された半導体処理を示す。
【図１０】 図１０は、本発明の好適な実施の形態による図１に示された半導体処理を示す
。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F043 AA37 BB25 GG10 5F140 AA00 BA01 BE07 BF01 BF04 BG08 BG14 BG27 BG37 BG39 BG45 BG53 BH15 BJ08 BK02 BK13 BK38 CB04 CE07 【要約の続き】

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 トランジスタゲート構造体を形成する方法であって、 （ａ）ゲート酸化層を形成するステップと、 （ｂ）前記ゲート酸化層上にゲート材料を堆積するステップと、 （ｃ）前記ゲート材料上に酸窒化珪素層を堆積するステップと、 （ｄ）前記酸窒化珪素層、前記ゲート材料及び前記ゲート酸化層をエッチング
    してゲート構造体を形成するとともに、前記ゲート構造体の上部に酸窒化珪素領
    域を残存させるステップと、 （ｅ）湿式化学プロセスを実行して前記ゲート構造体の上部から前記酸窒化珪
    素領域を除去するステップと、 （ｆ）前記湿式化学プロセスの実行後に、前記ゲート構造体の周囲にスペーサ
    を形成するステップと、 を備えたことを特徴とする方法。
  2. 【請求項２】 前記ステップ（ｂ）において、前記ゲート材料は、非晶質シリコンであること
    を特徴とする請求項１に記載の方法。
  3. 【請求項３】 前記ステップ（ｂ）において、前記ゲート材料は、ポリシリコンであることを
    特徴とする請求項１に記載の方法。
  4. 【請求項４】 前記ステップ（ｅ）において、前記湿式化学プロセスは、熱リン酸エッチング
    であることを特徴とする請求項１に記載の方法。
  5. 【請求項５】 前記ステップ（ｅ）において、前記湿式化学プロセスは、中性酸化エッチング
    であることを特徴とする請求項１に記載の方法。
  6. 【請求項６】 軽くドーピングしたドレインを注入する前に前記ステップ（ｅ）が実行される
    ことを特徴とする請求項１に記載の方法。
  7. 【請求項７】 軽くドーピングしたドレインを注入した後に前記ステップ（ｅ）が実行される
    ことを特徴とする請求項１に記載の方法。
  8. 【請求項８】 トランジスタゲート構造体を形成する方法であって、 （ａ）ゲート酸化領域の上部にゲート材料領域を有するゲート構造体を形成す
    るとともに、前記ゲート構造体の上部に酸窒化珪素領域を残存させるステップと
    、 （ｂ）湿式化学プロセスを実行して、前記ゲート構造体の上部から酸窒化珪素
    領域を除去するステップと、 （ｃ）前記湿式化学プロセスの実行後に、前記ゲート構造体の周囲にスペーサ
    を形成するステップと、 を備えたことを特徴とする方法。
  9. 【請求項９】 前記ステップ（ａ）において、前記ゲート材料は、非晶質シリコンであること
    を特徴とする請求項８に記載の方法。
  10. 【請求項１０】 前記ステップ（ａ）において、前記ゲート材料は、ポリシリコンであることを
    特徴とする請求項８に記載の方法。
  11. 【請求項１１】 前記ステップ（ｂ）において、前記湿式化学プロセスは、熱リン酸エッチング
    であることを特徴とする請求項８に記載の方法。
  12. 【請求項１２】 前記ステップ（ｂ）において、前記湿式化学プロセスは、中性酸化エッチング
    であることを特徴とする請求項８に記載の方法。
  13. 【請求項１３】 軽くドーピングしたドレインを注入する前に前記ステップ（ｂ）が実行される
    ことを特徴とする請求項８に記載の方法。
  14. 【請求項１４】 軽くドーピングしたドレインを注入した後に前記ステップ（ｂ）が実行される
    ことを特徴とする請求項８に記載の方法。
  15. 【請求項１５】 集積回路を処理する方法であって、 （ａ）ゲート酸化層を形成するステップと、 （ｂ）前記ゲート酸化層上にゲート材料を堆積するステップと、 （ｃ）前記ゲート材料上に酸窒化珪素層を堆積するステップと、 （ｄ）前記酸窒化珪素層、前記ゲート材料及び前記ゲート酸化層をエッチング
    してゲート構造体を形成するとともに、前記ゲート構造体の上部に酸窒化珪素領
    域を残存させるステップと、 （ｅ）湿式化学プロセスを実行して、前記ゲート構造体の上部から前記酸窒化
    珪素領域を除去するステップと、 （ｆ）前記湿式化学プロセスの実行後に、前記ゲート構造体の周囲にスペーサ
    を形成するステップと、 を備えたことを特徴とする方法。
  16. 【請求項１６】 前記ステップ（ｂ）において、前記ゲート材料は、非晶質シリコンであること
    を特徴とする請求項１５に記載の方法。
  17. 【請求項１７】 前記ステップ（ｅ）において、前記湿式化学プロセスは、熱リン酸エッチング
    であることを特徴とする請求項１５に記載の方法。
  18. 【請求項１８】 前記ステップ（ｅ）において、前記湿式化学プロセスは、中性酸化エッチング
    であることを特徴とする請求項１５に記載の方法。
  19. 【請求項１９】 軽くドーピングしたドレインを注入する前に前記ステップ（ｅ）が実行される
    ことを特徴とする請求項１５に記載の方法。
  20. 【請求項２０】 軽くドーピングしたドレインを注入した後に前記ステップ（ｅ）が実行される
    ことを特徴とする請求項１５に記載の方法。
JP2001543776A 1999-11-17 2000-11-07 ゲートエッチング処理後の湿式化学プロセスを使用する酸窒化珪素材料の除去 Withdrawn JP2003516636A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/441,899 1999-11-17
US09/441,899 US6727166B1 (en) 1999-11-17 1999-11-17 Removal of silicon oxynitride material using a wet chemical process after gate etch processing
PCT/US2000/041955 WO2001043187A2 (en) 1999-11-17 2000-11-07 Removal of silicon oxynitride material using a wet chemical process after gate etch processing

Publications (1)

Publication Number Publication Date
JP2003516636A true JP2003516636A (ja) 2003-05-13

Family

ID=23754740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001543776A Withdrawn JP2003516636A (ja) 1999-11-17 2000-11-07 ゲートエッチング処理後の湿式化学プロセスを使用する酸窒化珪素材料の除去

Country Status (6)

Country Link
US (1) US6727166B1 (ja)
EP (1) EP1190444A2 (ja)
JP (1) JP2003516636A (ja)
KR (1) KR100733633B1 (ja)
CN (1) CN1197132C (ja)
WO (1) WO2001043187A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109966A (ja) * 2005-10-14 2007-04-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US8993457B1 (en) * 2014-02-06 2015-03-31 Cypress Semiconductor Corporation Method of fabricating a charge-trapping gate stack using a CMOS process flow
US11427731B2 (en) * 2018-03-23 2022-08-30 Teledyne Micralyne, Inc. Adhesive silicon oxynitride film

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979241A (en) * 1968-12-28 1976-09-07 Fujitsu Ltd. Method of etching films of silicon nitride and silicon dioxide
JPH0669078B2 (ja) * 1983-03-30 1994-08-31 株式会社東芝 半導体装置の製造方法
US5891784A (en) * 1993-11-05 1999-04-06 Lucent Technologies, Inc. Transistor fabrication method
US5413953A (en) * 1994-09-30 1995-05-09 United Microelectronics Corporation Method for planarizing an insulator on a semiconductor substrate using ion implantation
US5478436A (en) * 1994-12-27 1995-12-26 Motorola, Inc. Selective cleaning process for fabricating a semiconductor device
US6319804B1 (en) * 1996-03-27 2001-11-20 Advanced Micro Devices, Inc. Process to separate the doping of polygate and source drain regions in dual gate field effect transistors
US5702869A (en) * 1996-06-07 1997-12-30 Vanguard International Semiconductor Corporation Soft ashing method for removing fluorinated photoresists layers from semiconductor substrates
US5883011A (en) * 1997-06-18 1999-03-16 Vlsi Technology, Inc. Method of removing an inorganic antireflective coating from a semiconductor substrate
US5963841A (en) * 1997-08-01 1999-10-05 Advanced Micro Devices, Inc. Gate pattern formation using a bottom anti-reflective coating
US5902125A (en) * 1997-12-29 1999-05-11 Texas Instruments--Acer Incorporated Method to form stacked-Si gate pMOSFETs with elevated and extended S/D junction
US6004850A (en) * 1998-02-23 1999-12-21 Motorola Inc. Tantalum oxide anti-reflective coating (ARC) integrated with a metallic transistor gate electrode and method of formation
US6030541A (en) * 1998-06-19 2000-02-29 International Business Machines Corporation Process for defining a pattern using an anti-reflective coating and structure therefor
US6063704A (en) * 1999-08-02 2000-05-16 National Semiconductor Corporation Process for incorporating silicon oxynitride DARC layer into formation of silicide polysilicon contact

Also Published As

Publication number Publication date
KR20010101561A (ko) 2001-11-14
CN1197132C (zh) 2005-04-13
WO2001043187A3 (en) 2002-01-10
US6727166B1 (en) 2004-04-27
EP1190444A2 (en) 2002-03-27
WO2001043187A2 (en) 2001-06-14
KR100733633B1 (ko) 2007-06-28
CN1433568A (zh) 2003-07-30

Similar Documents

Publication Publication Date Title
US9379220B2 (en) FinFET device structure and methods of making same
US6033962A (en) Method of fabricating sidewall spacers for a self-aligned contact hole
JPH09172166A (ja) 半導体集積回路の形成方法
US7602016B2 (en) Semiconductor apparatus and method of manufacturing the same
US5856227A (en) Method of fabricating a narrow polycide gate structure on an ultra-thin gate insulator layer
US6107140A (en) Method of patterning gate electrode conductor with ultra-thin gate oxide
JP3539491B2 (ja) 半導体装置の製造方法
JP2006066726A (ja) 半導体装置の製造方法及び半導体基板
US6211045B1 (en) Incorporation of nitrogen-based gas in polysilicon gate re-oxidation to improve hot carrier performance
JP2003516636A (ja) ゲートエッチング処理後の湿式化学プロセスを使用する酸窒化珪素材料の除去
US6703297B1 (en) Method of removing inorganic gate antireflective coating after spacer formation
TW200402099A (en) Method of etching a dielectric material in the presence of polysilicon
JPH10303141A (ja) 半導体装置及びその製造方法
US6087271A (en) Methods for removal of an anti-reflective coating following a resist protect etching process
JP2955838B2 (ja) 半導体装置の製造方法
US7470605B2 (en) Method for fabrication of a MOS transistor
KR100525912B1 (ko) 반도체 소자의 제조 방법
KR100340867B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP3778065B2 (ja) 半導体装置の製造方法
KR100895822B1 (ko) 반도체 소자의 엘디디 스페이서 형성방법
KR100713327B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100628221B1 (ko) 반도체 소자의 제조방법
JP2000200830A (ja) トレンチ素子分離領域を有する半導体装置の製造方法
KR100427535B1 (ko) 반도체 소자의 제조 방법
KR20000004522A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071105

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080515

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090908