JP2003514480A - フレキシブルビットレートクロック再生ユニット - Google Patents

フレキシブルビットレートクロック再生ユニット

Info

Publication number
JP2003514480A
JP2003514480A JP2001537874A JP2001537874A JP2003514480A JP 2003514480 A JP2003514480 A JP 2003514480A JP 2001537874 A JP2001537874 A JP 2001537874A JP 2001537874 A JP2001537874 A JP 2001537874A JP 2003514480 A JP2003514480 A JP 2003514480A
Authority
JP
Japan
Prior art keywords
data signal
clock
signal
clock recovery
provisional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001537874A
Other languages
English (en)
Inventor
コンラーディ，ジャン
シャーマ，マニッシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2003514480A publication Critical patent/JP2003514480A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 入力データ信号からクロック信号を再生するためのフレキシブルビットレートクロック再生ユニット(３０)が提供され、ここで入力データ信号は様々なビットレートで伝送可能である。フレキシブルビットレートクロック再生ユニットは、複数の固定レートクロック再生ユニット(３２)、ここでそれぞれの固定レートクロック再生ユニットは入力データ信号から暫定クロック信号を抽出するために相異なるレートで動作することができる；それぞれの暫定クロック信号の強度特性に基づいてコード化されたデータ信号を生成するためのコンパレータ(３４)、ここでコード化されたデータ信号は入力データ信号に関係づけられるクロック信号を表示する；及びコード化されたデータ信号に基づいて暫定クロック信号の内の１つを選択し、よって入力データ信号からクロック信号を再生するためのセレクタ(３６)を備える。

Description

【発明の詳細な説明】
【０００１】発明の背景 １．発明の分野 本発明は全般的には光ネットワークにおける中継器装置に関し、特に中継器装
置に使用するためのフレキシブルビットレートクロック再生ユニットに関する。
【０００２】 ２．技術的背景 中継器は光通信システムにおいて信号歪の累積を防止するために用いられる。
中継器は一般に、入りデータ信号に対して再増幅、等化及びタイミング再調整機
能を果たす。タイミング再調整機能を果たすためには、入りデータ信号に関係づ
けられるクロック信号を抽出する必要がある。
【０００３】 従来のクロック再生ユニットは、限られた調整範囲(例えば、一般にクロック
レートの１％未満)しか有していない。このタイプのクロック再生ユニットは、
単ビットレートで動作する光通信システムに対しては問題を生じない。しかし、
今日の光通信システムは、相異なる様々なビットレートで伝送可能な入力データ
信号をサポートしなければならない。
【０００４】 したがって、相異なる様々なビットレートで伝送可能な入力信号からクロック
信号を再生するためのクロック再生ユニットを提供することが望ましい。クロッ
ク再生ユニットは、再伝送のために入りデータ信号のタイミングを正しく再調整
できるように、入りデータ信号のビットレートを同定して、入りデータ信号から
クロック信号を抽出するべきである。
【０００５】発明の概要 本発明の一態様は、入力データ信号からクロック信号を再生するためのフレキ
シブルビットレートクロック再生ユニットであり、入力データ信号は様々なビッ
トレートで伝送可能である。フレキシブルビットレートクロック再生ユニットは
：複数の固定レートクロック再生ユニット、ここでそれぞれの固定レートクロッ
ク再生ユニットは、入力データ信号から暫定クロック信号を抽出するために相異
なるビットレートで動作できる；それぞれの暫定クロック信号の強度特性に基づ
いてコード化されたデータ信号を生成するためのコンパレータ、ここでコード化
されたデータ信号は入力データ信号に関係づけられるクロック信号を表示してい
る；及びコード化されたデータ信号に基づいて暫定クロック信号の内の１つを選
択し、よって入力データ信号からクロック信号を再生するためのセレクタを備え
る。
【０００６】 本発明のさらなる特徴及び利点は以下の詳細な説明に述べられ、ある程度は、
当業者にはその記述から容易に明らかであろうし、あるいは以下の詳細な説明、
特許請求の範囲並びに添付図面に述べられているように本発明を実施することに
より認められるであろう。
【０００７】 上記の一般的説明及び以下の詳細な説明が本発明の典型例にすぎず、特許請求
される本発明の本質及び特性を理解するための概観ないし枠組みを提供すること
が目的とされていることは当然である。添付図面は本発明のさらなる理解を提供
するために含められ、本明細書に組み入れられて、本明細書の一部をなす。図面
は本発明の様々な特徴及び実施形態を示し、記述とともに本発明の原理及び作動
を説明するに役立つ。
【０００８】好ましい実施形態の詳細な説明 例が添付図面に示されている、本発明の現在好ましい実施形態をここで詳細に
参照する。可能である限り、同じかまたは同様の部品を参照するために同じ参照
数字が全図面で用いられる。
【０００９】 中継器は光通信システムにおいて信号歪の累積を防止するために用いられる。
中継器装置は一般に、入りデータ信号の再増幅、等化及びタイミング再調整機能
を果たす。例示的なオプトエレクトロニク中継器１０が図１に示される。中継器
１０は、光−電気(Ｏ／Ｅ)コンバータ１２，増幅器１４，クロック再生ユニット
１６，決定回路１８及び電気−光(Ｅ／Ｏ)コンバータ２０を備える。
【００１０】 動作時には、入り光データ信号がＯ／Ｅコンバータ１２により受信され、電気
データ信号に変換される。自動レベル制御型高速利得固定または可変増幅器１４
が、電気データ信号を特定の強度まで増幅するために用いられる。次いで、増幅
された信号がクロック再生ユニット１６及び決定回路１８に分け与えられる。
【００１１】 クロック再生ユニット１６は入りデータ信号からクロック信号を抽出するため
に用いられる。次いで、決定回路１８が、増幅器１４により供給される入りデー
タ信号に対してタイミング再調整及び等化機能を実行するためにクロック信号を
用いる。最後に、決定回路からの再生された電気信号がＥ／Ｏコンバータ２０に
より光信号に再変換される。
【００１２】 相異なる様々なビットレートで伝送可能な入力データ信号をサポートするため
には、フレキシブルビットレートクロック再生ユニットを中継器装置に使用しな
ければならない。本発明のフレキシブルビットレートクロック再生ユニット３０
の例示的実施形態が図２に示される。本発明は中継器装置に限定されないが、フ
レキシブルビットレートクロック再生ユニット３０の使用の典型例は、オプトエ
レクトロニク中継器装置となろう。
【００１３】 本発明にしたがえば、フレキシブルビットレートクロック再生ユニット３０は
複数の固定ビットレートクロック再生ユニット３２，コンパレータ３４及びセレ
クタ３６を備える。入力データ信号４０が通常の固定ビットレートクロック再生
ユニット３２バンクに供給される。固定ビットレートクロック再生ユニット３２
は、本発明でサポートされるビットレートのそれぞれに対して備えられる。この
ようにすれば、暫定クロック信号がそれぞれの固定ビットレートクロック再生ユ
ニット３２により入力データ信号から抽出される。しかし、正しいクロック信号
は、入力データ信号のビットレートで動作する固定ビットレートクロック再生ユ
ニット３２により抽出される。
【００１４】 図２に示されるように、固定ビットレートクロック再生ユニット３２のそれぞ
れは、増幅器４２，エクスクルーシブＯＲ(排他的論理和)ゲート４４及び挟帯域
フィルタ(ＣＲＵ)４６を備えることができる。動作時には、入力データ信号が増
幅器４２に供給され、増幅器４２は続いて２つの増幅されたデータ信号をエクス
クルーシブＯＲゲート４４に与える。増幅されたデータ信号の内の１つはもう１
つのデータ信号に対してビット周期の１／２だけ遅延される。挟帯域フィルタ４
６を用いることにより、エクスクルーシブＯＲゲート４４からの出力データ信号
から暫定クロック信号が抽出される。本実施形態では、エクスクルーシブＯＲゲ
ート４４の代わりにミキサを使用することもできるであろうと考えられる。固定
ビットレートクロック再生ユニット３２については本実施形態が現在好ましいが
、このことは、本発明の態様をより広範に捕らえることを制限することを目的と
するものではない。それどころか、他の実施形態の固定ビットレートクロック再
生ユニットをフレキシブルビットレートクロック再生ユニット３０に適切に用い
ることができる。
【００１５】 次いで、入力データ信号に関係づけられるクロック信号を表示するコード化さ
れたデータ信号を生成するためにコンパレータ３４が用いられる。詳しくは、コ
ンパレータ３４は暫定クロック信号のそれぞれを受取り、それぞれの暫定クロッ
ク信号の強度を比較する。最大強度を有する暫定クロック信号に対する表示子が
コード化されて、コンパレータの出力であるデジタルデータ信号にされる。例え
ば、フレキシブルビットレートクロック再生ユニット３０が１６の相異なるビッ
トレート(すなわち、１６台の固定ビットレートクロック再生ユニット)をサポー
トしていれば、コード化されたデジタルデータ信号として４ビットワードを用い
ることができる。すなわち、コード化されたデータ信号は、入力データ信号に関
係づけられるクロック信号を表示する。
【００１６】 最後に、適切なクロック信号を選択するためにセレクタ３６が用いられる。選
択を行うため、セレクタ３６は固定ビットレートクロック再生ユニット３２から
それぞれの暫定クロック信号を受け取る。セレクタ３６はコンパレータ３４から
受け取ったコード化されたデータ信号に基づいて暫定クロック信号の内の１つを
通過させ、よって入力データ信号からクロック信号を再生する。セレクタ３６は
アナログまたはデジタルスイッチとして具現化することができる。セレクタ３６
が選択された暫定クロック信号を等化して再生されたクロック信号とするための
動作も行い得ることは、当業者には容易に認められよう。
【００１７】 本発明にしたがう、別の実施形態の、フレキシブルビットレートクロック再生
ユニット５０が図３に示される。本実施形態においては、それぞれの固定ビット
レートクロック再生ユニット３２とセレクタ３６との間にフェイズロックループ
(ＰＬＬ)回路５２が配される。技術上知られているように、フェイズロックルー
プ回路５２のそれぞれは、位相検出器５４，フィルタ５６並びに電圧制御発振器
５８を備える。本実施形態の構成部品は、フェイズロックループ回路５２以外は
図２に関して先に論じた構成部品と同じである。
【００１８】 動作時には、暫定クロック信号の内の１つが選択される基準として、フェイズ
ロックされたクロック源の周波数安定性が用いられる。周波数安定性は、電圧制
御発振器５８に関係づけられた制御電圧のゆらぎ(すなわち雑音)により決定され
る。ゆらぎはＡＣ結合制御電圧を整流することにより測定される。整流を行うた
め、フェイズロックループ回路５２のフィルタ５６とコンパレータ３４との間に
整流回路６０が配される。本発明はこの実施形態に限定されないが、例示的な整
流回路６０は、図３に示されるように、コンデンサ６２，ダイオード６４及び低
域フィルタ(ＬＰＦ)６６を備えることができる。この別実施形態は、他の点では
図２に関して論じられたように動作することができる。
【００１９】 (４Ｂ５Ｂまたは８Ｂ１０Ｂのような)ブロックコードを用いるデータ信号は、
ブロックレートにおける強い周波数成分をさがすことにより識別できる。例えば
、高速イーサネット（登録商標）またはＦＤＤＩ(光ファイバデータ分配インタ
ーフェース)信号は、ブロックレートに対応する２５ＭＨｚトーンをさがすこと
により識別できる。同様に、ギガビットイーサネット（登録商標）信号は８Ｂ１
０Ｂブロックコードレートに対応する１２５ＭＨｚにあるトーンを探すことによ
り識別できる。信号トーンの相対強度があらかじめ定められた閾値より高ければ
、対応するブロックレート、したがって信号のビットレートを入りデータ信号に
ついて決定することができる。図４は、信号タイプを決定するためにブロックト
ーンを用いる、本発明の別の実施形態を示す。
【００２０】 本実施形態では、フレキシブルビットレートクロック再生ユニット７０に複数
のブロックトーン再生ユニット７２も組み込まれる。それぞれのブロックトーン
再生ユニット７２は、入り信号がブロックコードを用いるデータ信号であれば、
そのブロックレートに対応する信号トーンをフィルタリングして増幅するために
用いられる、フィルタ７４及び増幅器７６を備える。やはり、これらのトーンの
強度特性に基づいて、正しい信号フォーマット、したがってビットレートをコン
パレータ３４により弁別できる。この場合、複数の通常の固定ビットレートクロ
ック再生ユニット３２が従前どおりにデータ信号のタイミング再調整のために用
いられている。本実施形態の構成部品及び動作モードは、他の点では図２に関し
て論じたものと同じである。
【００２１】 本発明の精神及び範囲を逸脱することなく本発明に様々な改変及び適合がなさ
れ得ることは、当業者には明らかであろう。したがって、本発明の改変及び適合
が特許請求項及びその等価物の範囲内に入れば、本発明はそれらの改変及び適合
を包含するとされる。
【図面の簡単な説明】
【図１】 本発明にしたがう例示的なオプトエレクトロニク中継器のブロック図
【図２】 本発明のフレキシブルビットレートクロック再生ユニットの第１の好ましい実
施形態のブロック図
【図３】 本発明のフレキシブルビットレートクロック再生ユニットの第２の好ましい実
施形態のブロック図
【図４】 本発明のフレキシブルビットレートクロック再生ユニットの第３の好ましい実
施形態のブロック図
【符号の説明】
１０ 中継器 １２ 光−電気コンバータ １４ 増幅器 １６ クロック再生ユニット １８ 決定回路 ２０ 電気−光コンバータ ３０，５０，７０ フレキシブルビットレートクロック再生ユニット ３２ 固定ビットレートクロック再生ユニット ３４ コンパレータ ３６ セレクタ ５２ フェイズロックループ回路 ６０ 整流回路 ７２ ブロックトーン再生ユニット
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＡＥ，ＡＧ，Ａ Ｌ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ ，ＢＹ，ＢＺ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ， ＤＥ，ＤＫ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，Ｇ Ｄ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ， ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，Ｍ Ｇ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ， ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，Ｕ Ｚ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 シャーマ，マニッシュ アメリカ合衆国 ニュージャージー州 08902 ノース ブランズウィック ペチ ュニア ドライヴ 13 アパートメント ２エイチ Ｆターム(参考） 5K047 AA15 BB02 GG11 GG27 MM32 MM46 MM53 MM62

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 様々なビットレートで伝送可能な入力データ信号からクロッ
    ク信号を再生するためのフレキシブルビットレートクロック再生ユニットにおい
    て： それぞれが前記入力データ信号を受け取る複数の固定レートクロック再生ユニ
    ット；前記固定レートクロック再生ユニットのそれぞれは前記入力データ信号か
    ら暫定クロック信号を抽出するために相異なるビットレートで動作できる； それぞれの暫定クロック信号を受け取り、前記入力データ信号に関係づけられ
    る前記クロック信号を表示するコード化されたデータ信号を生成するコンパレー
    タ；及び 前記コンパレータから前記コード化されたデータ信号を受け取り、さらに前記
    複数の固定レートクロック再生ユニットからそれぞれの前記暫定クロック信号を
    受け取るセレクタ；前記セレクタは前記コード化されたデータ信号に基づいて前
    記暫定クロック信号の内の１つを選択し、よって、前記入力データ信号から前記
    クロック信号を再生する； を備えることを特徴とするフレキシブルビットレートクロック再生ユニット。
  2. 【請求項２】 前記コンパレータが前記暫定クロック信号のそれぞれの強度
    特性に基づいて前記コード化されたデータ信号を決定することを特徴とする請求
    項１記載のフレキシブルビットレートクロック再生ユニット。
  3. 【請求項３】 前記複数のクロック再生ユニットのそれぞれと前記セレクタ
    との間に配されたフェイズロックループ回路をさらに備えることを特徴とする請
    求項１記載のフレキシブルビットレートクロック再生ユニット。
  4. 【請求項４】 前記フェイズロックループ回路が、前記固定レートクロック
    再生ユニットの内の１つと接続された位相検出器、前記位相検出器に接続された
    フィルタ並びに前記位相検出器及び前記セレクタに接続された電圧制御発振器を
    備えることを特徴とする請求項３記載のフレキシブルビットレートクロック再生
    ユニット。
  5. 【請求項５】 前記フェイズロックループ回路のそれぞれの前記フィルタが
    さらに前記コンパレータに接続されていることを特徴とする請求項４記載のフレ
    キシブルビットレートクロック再生ユニット。
  6. 【請求項６】 前記フェイズロックループ回路のそれぞれの前記フィルタと
    前記コンパレータとの間に配された整流回路をさらに備え、前記整流回路のそれ
    ぞれがコンデンサ、ダイオード及び低域フィルタを備えることを特徴とする請求
    項５記載のフレキシブルビットレートクロック再生ユニット。
  7. 【請求項７】 前記固定レートクロック再生ユニットのそれぞれが増幅器、
    エクスクルーシブＯＲ(排他的論理和)ゲート及び挟帯域フィルタを備えることを
    特徴とする請求項１記載のフレキシブルビットレートクロック再生ユニット。
  8. 【請求項８】 様々なビットレートで伝送可能な入力データ信号からクロッ
    ク信号を再生するための方法において： 前記入力データ信号を複数の固定レートクロック再生ユニットに受け入れる工
    程； 前記入力データ信号から複数の暫定クロック信号を抽出する工程；前記クロッ
    ク再生ユニットのそれぞれは前記入力データ信号から暫定クロック信号を抽出す
    るために相異なるビットレートで動作することができる；及び 前記複数の暫定クロック信号のそれぞれの強度特性に基づいて前記複数の暫定
    クロック信号の内の１つを選択し、よって、前記入力データ信号からクロック信
    号を再生する工程； を含むことを特徴とする方法。
  9. 【請求項９】 請求項８記載の方法において： 前記暫定クロック信号のそれぞれをコンパレータに受け入れる工程； 前記暫定クロック信号のそれぞれの強度特性に基づいてコード化されたデータ
    信号を生成する工程；前記コード化されたデータ信号は前記入力データ信号に関
    係づけられる前記クロック信号を表示する； 前記コード化されたデータ信号及び前記暫定クロック信号のそれぞれをセレク
    タに受け入れる工程；及び 前記コード化されたデータ信号に基づいて前記セレクタにより前記複数の暫定
    クロック信号の内の１つを通過させる工程； をさらに含むことを特徴とする方法。
JP2001537874A 1999-11-17 2000-10-10 フレキシブルビットレートクロック再生ユニット Withdrawn JP2003514480A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/441,602 US6304622B1 (en) 1999-11-17 1999-11-17 Flexible bit rate clock recovery unit
US09/441,602 1999-11-17
PCT/US2000/027908 WO2001037431A1 (en) 1999-11-17 2000-10-10 Flexible bit rate clock recovery unit

Publications (1)

Publication Number Publication Date
JP2003514480A true JP2003514480A (ja) 2003-04-15

Family

ID=23753536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001537874A Withdrawn JP2003514480A (ja) 1999-11-17 2000-10-10 フレキシブルビットレートクロック再生ユニット

Country Status (7)

Country Link
US (1) US6304622B1 (ja)
EP (1) EP1236279A4 (ja)
JP (1) JP2003514480A (ja)
CN (1) CN1390389A (ja)
AU (1) AU8004100A (ja)
CA (1) CA2389224A1 (ja)
WO (1) WO2001037431A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155404A (ja) * 2010-01-26 2011-08-11 Toshiba Corp 通信装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6973147B2 (en) * 2002-09-04 2005-12-06 Intel Corporation Techniques to adjust a signal sampling point
US20070183552A1 (en) * 2006-02-03 2007-08-09 Sanders Anthony F Clock and data recovery circuit including first and second stages
US7929654B2 (en) * 2007-08-30 2011-04-19 Zenko Technologies, Inc. Data sampling circuit and method for clock and data recovery

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4419759A (en) * 1980-08-05 1983-12-06 Communications Satellite Corporation Concurrent carrier and clock synchronization for data transmission system
GB8429921D0 (en) * 1984-11-27 1985-01-03 British Telecomm Flexible regenerator
US5642386A (en) * 1994-06-30 1997-06-24 Massachusetts Institute Of Technology Data sampling circuit for a burst mode communication system
US5828250A (en) * 1994-09-06 1998-10-27 Intel Corporation Differential delay line clock generator with feedback phase control
JP3311517B2 (ja) * 1994-10-20 2002-08-05 富士通株式会社 位相比較型ビット同期確立回路
US5974086A (en) * 1995-07-31 1999-10-26 Motorola, Inc. Method and apparatus in a communication receiver for adjusting an operating attribute at a predetermined boundary of a protocol
US5920600A (en) * 1995-09-18 1999-07-06 Oki Electric Industry Co., Ltd. Bit phase synchronizing circuitry for controlling phase and frequency, and PLL circuit therefor
JP2806863B2 (ja) * 1996-02-27 1998-09-30 日本電気エンジニアリング株式会社 ビット同期回路
JP3209943B2 (ja) * 1997-06-13 2001-09-17 沖電気工業株式会社 電圧制御遅延回路、直接位相制御型電圧制御発振器、クロック／データ再生回路及びクロック／データ再生装置
US5939912A (en) * 1997-06-18 1999-08-17 Lsi Logic Corporation Recovery circuit having long hold time and phase range
JP3109588B2 (ja) * 1998-03-12 2000-11-20 日本電気株式会社 オーバーサンプリング型クロックリカバリ回路
US5952888A (en) * 1998-03-25 1999-09-14 Cypress Semiconductor Corp. Roving range control to limit receive PLL frequency of operation
US6211741B1 (en) * 1998-10-16 2001-04-03 Cypress Semiconductor Corp. Clock and data recovery PLL based on parallel architecture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155404A (ja) * 2010-01-26 2011-08-11 Toshiba Corp 通信装置

Also Published As

Publication number Publication date
US6304622B1 (en) 2001-10-16
AU8004100A (en) 2001-05-30
EP1236279A1 (en) 2002-09-04
CN1390389A (zh) 2003-01-08
WO2001037431A1 (en) 2001-05-25
EP1236279A4 (en) 2003-02-12
CA2389224A1 (en) 2001-05-25

Similar Documents

Publication Publication Date Title
EP1737174B1 (en) Transmitter circuit, receiver circuit, data transmitting method and system
US7688887B2 (en) Precision adaptive equalizer
JP3434806B2 (ja) 光学ネットワークシステムにおける入力データ信号を処理するための受信機および光学ネットワークにおける入力データ信号のデータ伝送速度を決定する方法
US6538779B1 (en) Optical signal monitoring method and apparatus
JP2008263606A (ja) シリアル通信リンクのクロック・データ再生回路と使用する適応等化器
US6600797B1 (en) Phase frequency synchronism circuit and optical receiver
JP3436631B2 (ja) 光送受信回路
JP2021513280A (ja) 信号を処理する方法、システムおよび非一過性のコンピュータ読み取り可能記録媒体
US7123678B2 (en) RZ recovery
JP3351407B2 (ja) 光受信器用ｃｄｒ回路
JP2003514480A (ja) フレキシブルビットレートクロック再生ユニット
US7532695B2 (en) Clock signal extraction device and method for extracting a clock signal from data signal
JPS62179237A (ja) クロツク回復装置
JP2000040960A (ja) ビットレート可変光受信器及び可変光送受信システム
JP2674554B2 (ja) 光伝送方法および光伝送装置
JP3931477B2 (ja) クロック再生／識別装置
JPH10150417A (ja) 光受信器及びそれに用いられる自動周波数検知型クロック抽出回路
US20050213995A1 (en) Low power and low jitter optical receiver for fiber optic communication link
JPH03273574A (ja) ディジタル信号記録再生装置
JP3647753B2 (ja) 周波数比較器
JP2803721B2 (ja) ビットレートフリー光受信器
JP2002204210A (ja) 光受信器及び光受信方法
JPH06180949A (ja) ディジタル情報再生装置
JPS62278838A (ja) クロツク信号再生回路
JPH09106626A (ja) データ処理装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108