JP2003514377A - 基板の高速熱処理方法 - Google Patents

基板の高速熱処理方法

Info

Publication number
JP2003514377A
JP2003514377A JP2001536925A JP2001536925A JP2003514377A JP 2003514377 A JP2003514377 A JP 2003514377A JP 2001536925 A JP2001536925 A JP 2001536925A JP 2001536925 A JP2001536925 A JP 2001536925A JP 2003514377 A JP2003514377 A JP 2003514377A
Authority
JP
Japan
Prior art keywords
substrate
hot gas
temperature
gas flow
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001536925A
Other languages
English (en)
Inventor
デビッド ボーリンガー，リン
トクモウリン，イスカンダー
Original Assignee
ジェテック インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/689,307 external-priority patent/US6467297B1/en
Application filed by ジェテック インコーポレーテッド filed Critical ジェテック インコーポレーテッド
Publication of JP2003514377A publication Critical patent/JP2003514377A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 半導体デバイスを製造するのに使用される基板の超高速熱処理に関する技術が記載される。基板は、アーク型のプラズマ発生装置から製造され得る等の、非常に熱いガス流を受ける。次いで、熱勾配を基板の厚みに渡って保持されながら、ドーピング及び拡散処理が効率的な方法で行われる、高温に基板の表面を十分に加熱するように選択された速度で、基板は熱ガス流を通って移動させられる。この方法においては、基板が熱ガス流を通る際に、表面を素早く加熱することが達成され、ガス流から加熱された部分が立ち去る際に、基板の体積が、加熱された部分の冷却を助け得る。鋭く定義されたドーピング領域が、基板中に形成され得る。この方法によって、１０５℃／秒のオーダーの温度の加熱及び冷却速度、永久ひずみがなく、又は、基板に欠陥を導入することなく、シリコン等の基板の融点までのピーク温度が生じ、３００〜１０００℃のピーク温度で、非常に速い低温アニーリング及び活性化が可能になり、処理の均一性及びシリコンデバイスの製造のために必要な処理量が与えられる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
（先行出願） 本特許出願は、下記米国特許出願の優先権を主張するものである： Ｌｙｎｎ Ｄａｖｉｄ Ｂｏｌｌｉｎｇｅｒ及びＩｓｋａｎｄｅｒ Ｔｏｋｍ
ｏｕｌｉｎｅによる、本発明と同じ譲受人に譲受された、「大気プラズマ装置を
使用する高い熱フラックスガス対流加熱による、半導体ウェハーの超高速熱処理
を与えるための装置及び制御方法」として、１９９９年１１月１日に出願された
、出願番号第６０／１６２７６２号、及び、 本発明と同じ譲受人に譲受され、譲受人参照番号２０００−００６を有する、「
基板の厚みを横切る温度プロフィールを制御しながら、超高速加熱及びクールダ
ウンを得るための、ガス加熱を使用する基板の高速熱処理方法」として、米国特
許商標庁へ２０００年７月に提出された、仮特許出願、及び、 Ｌｙｎｎ Ｄａｖｉｄ Ｂｏｌｌｉｎｇｅｒ及びＩｓｋａｎｄｅｒ Ｔｏｋｍ
ｏｕｌｉｎｅによる、本発明と同じ譲受人に譲受され、発明の名称が「ウェハー
を回転及び移動させるためのウェハーホルダー」である、２０００年１０月１２
日に出願された、米国特許出願番号第０９／６８９３０７号（該先行特許出願の
全てが、参照してここに組み込まれる）。 （発明の分野） 本発明は、一般的に半導体の製造に関するものであり、より詳細には半導体デ
バイスを製造するために使用される基板の熱処理に関するものである。
【０００２】
【従来の技術】
異なるタイプの進歩した半導体デバイスの製造において、超高速熱処理は、非
常に不可欠に必要となってきている。デバイスの用途としては、拡散、及び基板
中に伝導性が高い構造を形成するために注入された半導体のアニーリング；ＣＭ
ＯＳ論理デバイス及びＤＲＡＭメモリーデバイス、並びに特別な化合物の半導体
デバイスの処理において使用される、幾つかの異なる物質のアニーリング等が挙
げられる。多くのこの様な進歩したデバイスでは、デバイスの物質の他の特性を
低下させることなく、拡散又はアニール処理を可能にするために、非常に速く表
面の温度を上昇させ、次いで非常に速く表面をクールダウンすることが要求され
るのが一般的である。
【０００３】 シリコンデバイスにおける浅い接合及びチャンネルの形成の適用 ０．１３ミクロン以下の臨界的なパターン大きさを有する、シリコン論理デバ
イス及びメモリーデバイスにおける、非常に浅く、非常に伝導性が高い構造を形
成することが、製造において要求されている。臨界的な浅い、伝導性の高い構造
は、論理デバイス、ソース及びドレーンの連結接合、及びゲートチャンネルにお
いて、及びメモリーデバイスのシリコン接合において使用されている。深さ４０
〜２０ｎｍの範囲の浅く、伝導性の高い通路を製造するための、製造手段に対す
る要求が、２００３年までに計画されている。１０ｎｍ未満の深さの接合及びチ
ャンネルを製造する手段は、多くの人によって研究中であり得る。
【０００４】 浅い接合及びチャンネル形成に関する熱供給制限 単一結晶のシリコン中に伝導性が高く、浅い通路を形成するためには、熱処理
工程が必要である。ドープされた結晶が非常に伝導性になるように、単一結晶の
シリコンにドーピング物質を入れる２つの方法は、（１）十分なエネルギーで、
シリコン表面にドーピング原子を加速し、続いて注入処理による結晶の欠陥を修
復するために高温でアニールすることによって、シリコンにドーピング物質を注
入する方法、及び（２）シリコン表面上に高濃度のドーピング物質を有し、かつ
ドーピング物質がシリコン中に拡散するようにシリコン温度を上昇させることに
よって、シリコンにドーピング原子を拡散させる方法である。種ドーピング物質
は、シリコン表面上に蒸着された層中に存在していてもよいし、ウェハーの表面
のガス中に存在していてもよい。 浅く、伝導性の高い通路が、形成され得る場合、伝導性の原因であるドーピン
グ物質の与えられる深さに対して、最大に許容され得る「熱供給」がある。非常
に伝導性が高く浅い構造を得るのに関連する２つの要因は、拡散速度及びシリコ
ン中のドーピング原子の濃度である。
【０００５】 ドーピング物質のシリコンへの拡散速度は、温度に対する指数型の依存に従う
。高温（例えば、１２００℃）の要求では、ドーピング原子は、素早くシリコン
中に拡散し、短時間で浅く伝導性の高い領域が得られ得る。 一方、比較的低温でのシリコンへの拡散では（例えば、９００℃）、シリコン
へ比較的深く広がるドーピングの濃度勾配を与える、長い拡散時間が必要である
。同時に、デバイス中の他のドープされた領域は、それらのそれぞれの初期ドー
ピング領域から拡散するであろう。 その結果、非常に浅いドーピングには、短時間の持続時間の高温パルスが必要
とされる。理想的には、パルスは、素早く高温まで上昇し、高温から落ちる、ス
パイクであろう。同様に、ドーピング物質を浅く注入することにより生じる結晶
欠陥のアニーリングでは、短い高温パルスが、伝導性領域の境界で急な濃度勾配
を有する、鋭く定義された、浅い伝導性の領域を維持するために必要とされる。
ウェハー中で短い高温パルスを得るために、ウェハーへの、十分に制御された、
非常に高速の、高い入熱手段が必要とされる。
【０００６】 シリコン半導体デバイス中の電気伝導性が高い構造は、非−平衡濃度管理様式
にある。シリコン構造中のドーピング原子の濃度は、周囲の操作温度での、ドー
ピング物質の溶解性よりも大きい。拡散、又は高温でのドーピング原子のアニー
リング、次いで単一結晶構造中に不純物であるドーピング原子を「固定する」す
るのに十分速く、シリコンを冷却することによって、これは達成される。この方
法で、ドーピング濃度は、ピーク処理温度での、シリコン中におけるドーピング
原子の溶解度によって設定される。単一結晶構造中のドーピング原子の濃度がよ
り高めであることによって、より高い電気伝導性が与えられる。
【０００７】 浅い結合及びチャンネルの形成に関する、研究中の現在の方法 イオン注入及びアニール：高電流で、低エネルギーのイオン注入装置により、
必要とされる深さ及び濃度に、ドーピング原子が注入され、続いて欠陥の高速熱
アニールがされる。現在使用されている２つの高速アニール法は、放射高速熱処
理（ＲＴＰ）及び高速加熱炉アニールＲＴＰである。放射ＲＴＰ系は、３００℃
／秒までの温度上昇速度が得られることが報告されているが、冷却時間が顕著に
遅い。下記パラグラフ及び図６参照のこと。浅い注入及び拡散を必要とする将来
のデバイスの世代に関するこの研究手法での問題は、以下の通りである。 −イオン注入装置が高い資本費用を有する。 −現在の製造放射ＲＴＰへの制限、下記パラグラフ参照。
【０００８】 放射ＲＴＰ：加熱ランプは、シリコンウェハーを即座に加熱する。冷却は、冷
却されたウェハー保持板と接触させることによる。ランプからの放射エネルギー
出力は、大部分が赤外（ＩＲ）範囲にあり、その結果加熱によりシリコンへのＩ
Ｒエネルギーでのカップリングメカニズムが生じる。シリコンウェハーを加熱す
るための最初のカップリングメカニズムは、７００℃以上の温度で生じる電子を
遊離させることである。半導体デバイスの将来の世代に関する放射ＲＴＰでの問
題は、以下の通りである。 −温度上昇及び冷却が制限されていること。報告されている現在の殆どの高速
温度上昇速度は、３００℃／秒のオーダーであり、冷却速度は、９０℃／秒のオ
ーダーである。 −ウェハーへの放射エネルギーのカップリングは、表面の放射率（反射率に関
連する）に依存し、従ってパターン及び物質に依存する。高速温度上昇及び冷却
では、局所パターン依存性の差異は、平均されておらず、不均一な熱処理が生じ
てしまう。 −加熱メカニズムは、７００℃より高いウェハー温度でのみ生じる。低温での
アニール、例えば１００℃〜８００℃の高速スパイクの様な加熱及び冷却は、行
われ得ない。
【０００９】 プラズマ浸漬及びアニール：イオン注入装置によって使用されている走査注入
方法に代えて、ウェハーは、ドーピング物質を含有するプラズマ中に置かれる。
ウェハーにドーピングイオンを入れるプラズマの電位差に関して、電圧パルスが
ウェハーに掛けられる。高速熱アニールにより、プラズマ注入による結晶の欠陥
が取り除かれる。この研究手法の利点は、低めの費用でイオン注入を与え得るこ
とである。この研究手法での問題は、イオン注入技術に関して上記に記載した問
題、並びにＲＴＰアニールに関して上記に記載した問題と同じである。加えて、
問題として下記が挙げられる。 −均一に完全にウェハーのドーピングを得ること。 −プラズマからウェハーに入られる、望まない不純物を制御すること。
【００１０】 レーザードーピングでの放射ガス浸漬（ＰＧＩＬＤ）：レーザーが、ドーピン
グガスを用いて処理チャンバー中でウェハーを走査する。強い、局在化させられ
たレーザー加熱により、シリコン中にドーピング物質が即座に拡散する。この研
究手法の利点は、非常に高い加熱電力が、表面に「ダンプ」されて、非常に速い
加熱及び冷却が得られることである。この研究手法での根本的な問題は、パター
ン及び物質に依存することであり、これによりシリコンへのレーザーエネルギー
のカップリングは、繰り返し可能な均一な処理が難しくなる。注入されたシリコ
ンのレーザーアニーリングは、可能な非常に速い温度上昇及び冷却時間を利用す
ることが、研究中である。しかしながら、シリコン加熱はパターン及び物質に依
存するという根本的な問題は、残っている。
【００１１】 高速熱ガスドーピング：ウェハーは、ガスとしてドーピング物質を含有する加
熱炉中に置かれる。早い温度上昇により、シリコンにドーピング物質が拡散する
。浅い注入及び拡散を必要とする将来のデバイスの世代に関するこの研究手法で
の根本的な問題は、温度上昇時間及びクールダウンが制限されているということ
である。強制エアーオーブン対流を使用して、１００℃という最高の上昇時間が
報告されている。
【００１２】 熱ガス流が、基板を加熱するのに使用され得ること、及び熱ガス流を十分に激
しく与えると加熱が非常に早いことが知られている。激しい熱ガス流を使用する
ことにより、その流れが向けられる基板が損傷する傾向があることが、先行技術
において一般的に理解されている。１９９７年に出願された、「プラズマジェッ
トを用いる物品の処理方法」、発明者Ｔｏｋｍｏｕｌｉｎｅ及びＳｉｎｉａｇｕ
ｉｎｅの、国際特許ＷＯ９７４５８５６号は、プラズマジェットを用いて、ウェ
ハーのバッチを処理するための動作配置を記載する際に、局所加熱及び冷却を処
理方法の一部として見なしている。それは、この先行刊行物の概念内ではなく、
この刊行物は、非常に高い温度を使用すること、又は高温での基板の損傷を避け
ること及び非常に速い冷却を使用することは、考慮していない。
【００１３】 層のアニール及び活性化ＲＴＰ施行では、スパイクの様な温度上昇及び冷却が
、層の結晶特性のために、また渦流デバイスの性能低下影響を避けるために必要
とされ得る。ＤＲＡＭメモリーデバイスでの強誘電性の物質は、調査中であり、
アニールでは非常に速いＲＴＰを必要とする。ＣＭＯＳゲート誘電用途での、提
案された高い誘電率の、即ち「高い−ｋ」の絶縁体としては、酸化タンタル等の
酸化物物質が挙げられる。酸化タンタルは、８００℃未満の温度でアニールされ
得る。しかしながら、温度上昇及びクールダウン時間が、十分には早くない場合
、次いで酸化珪素の層が、シリコン／酸化タンタルの界面で形成し、高い−ｋの
酸化タンタル誘電体の影響を部分的に打ち消すであろう。
【００１４】 本明細書中において記載される発明に関する先行技術ではない、我々の前述の
特許出願において、大気プラズマによって生成させられた熱ガスによる処理に関
しては、エッチングの施工が記載されている。この特許出願は、発明者Ｂｏｌｌ
ｉｎｇｅｒ及びＴｏｋｍｏｕｌｉｎｅによる、本発明と同じ譲受人に譲受された
、１９９９年９月２８日に出願された、発明の名称が「広さに対する深さのアス
ペクト比が高い正孔から、ポリマーを制御して高速で除去するための大気方法及
び装置」である、米国仮特許出願番号第６０／１５６４０７号である。この特許
出願は、２０００年９月２８日に出願された通常の米国特許出願の一部として組
み込まれている。この出願における基板への熱フラックスは、１０６〜１０７Ｗ
／ｍ２の範囲であるのが典型的である。露出時間は、〜５０ｍｓであるのが典型
的であるが、与えられた用途において、露出時間は顕著に変わり得る。エッチン
グの用途では、目的は、基板から物質を均一に正味を除去することである。反応
速度は、温度と共に変わり得るので、露出時間は、補うために顕著に調節され得
る。また、エッチング用途においては、デバイス物質が高温によって損傷を受け
得る製造工程中更にずっと、デバイス上で処理が行われ得るので、基板は、顕著
には加熱されるべきではなく、例えば表面温度は、約２００℃未満であるべきで
ある。
【００１５】 （発明の要約） 本発明による基板の構造の熱処理に関する１つの技術では、基板は、処理中、
基板の厚みに渡って大きい熱勾配が生じる、管理様式で操作され、また熱ガス流
によって処理された領域を非常に速くクールダウンするのを可能にする程度の短
い時間で操作される、熱ガス流に晒される。 この処理管理様式は、基板に送達される熱フラックスが高いことと、熱ガス加
熱フラックスへの基板上のいずれかの位置の露出時間が低いことの組み合わせに
よって得られる。シリコンデバイスでの高温の非常に速いＲＴＰでは、１１００
〜１４５０℃の範囲のピーク温度を用いて、基板に送達される加熱電力は、約５
×１０７ワット／ｍ２より大きく、約１０９Ｗ／ｍ２までの範囲であるであろう
。熱ガス流への露出時間は、必要とされるピーク温度及び使用される加熱フラッ
クスによって、選択され、約８ｍｓ未満であるのが一般的であろう。
【００１６】 我々の発明の特有なものは、熱フラックスのパラメーター範囲及び露出時間だ
けではなく、適当に選択された組み合わせにおいて、熱処理が、基板の厚みに渡
って大きい温度勾配を保持する管理様式で行われ得るということである。これに
より、基板が損傷又は変形することなく、約〜１０５℃／秒のオーダーの非常に
高い加熱及び冷却が与えられるであろう。露出時間が、基板の厚みに渡って大き
い温度勾配を与える範囲であることだけではなく、与えられたＲＴＰ処理におい
て、露出時間が安定的であり、変動が非常に小さいことも重要である。
【００１７】 本発明による技術を用いて、基板、特にはマイクロエレクトロニクスデバイス
及びオプトエレクトロニクスデバイスのための半導体基板の高速熱処理（ＲＴＰ
）が達成される。結果として、下記構造及び用途が得られ得る： −シリコン等の単一結晶の半導体基板及び砒化ガリウム等の化合物半導体にお
いて、電気伝導性が非常に高い構造の形成、 −単一結晶の半導体基板において、鋭く定義されたドーピング濃度の境界を有
する、非常に浅い電気伝導性の構造の形成、 −非常に速い加熱及び冷却を必要とする、蒸着された層のアニーリング及び活
性化。
【００１８】 これらの構造及び用途は、本発明による半導体デバイスの製造のために、基板
を処理する間に、本発明の下記の顕著な利点が生じるので、達成され得る。即ち
、 −１０３℃／秒より大きく、１０５℃／秒より大きくなり得る加熱及び冷却時
間で、基板の表面が非常に速く加熱及び冷却されること。この様な高速の加熱及
び冷却は、２００５年以降の世代に計画されているデバイスでの仕様に合致する
ために、必要とされるであろう。 −永久ひずみ又は欠陥なく、基板の活性な表面の高温が達成されること。シリ
コン基板の表面を一時的に溶融させ得る温度が、得られ得り、それによって電気
伝導が顕著に向上する。 −均一な熱処理を用いた基板の加熱は、パターンニング及び物質層等の基板の
表面特性に反応しない方法で、達成され得る。 −低温用途での加熱方法は、非常に高速のＲＴＰを用いて使用され得る。これ
により、１０００℃／秒未満の温度範囲において、薄い層（例えば、〜＜１ミク
ロン）をアニール及び活性化することが可能となる。新規な物質を用いた、より
高性能の進歩したデバイスの製造を可能にする物質をアニーリング及び活性化す
るために、１０００℃未満の、或る範囲の非常に速いＲＴＰの比較的低いピーク
温度が必要とされる。
【００１９】 本発明による方法を用いると、特に高い程度の温度制御、及び高い処理量に相
当する１％より優れる均一性が、ウェハー内で、及びウェハーからウェハーの両
方で達成され得る。これらの要求に合致し得る、又はそうするように計画される
装置は現在は市販されていない。本明細書中に開示される発明以外には、我々は
これらの要求に合致する可能性を有するであろう、研究中の方法を知らない。 本発明による方法を用いると、基板の加熱は、加熱及び冷却の間、基板の厚み
に渡ってほぼ一定の温度によって、及び基板の厚みに渡って大きい温度差によっ
て特徴付けられる、２つの異なる管理様式で行われ得る。
【００２０】 本発明による１つの実施態様のために本明細書中に記載される通り、基板の加
熱は、ガスの加熱電力密度が十分に高い、好ましくは約５×１０７Ｗ／ｍ２以上
であり、また熱ガス流内で処理される基板の滞留時間が、基板内に高い温度勾配
を生じさせる程度に十分低い、ガス伝導により行われる。シリコン中で、明確に
定義され、浅く、伝導性が高い構造は、１１００℃より高い温度までシリコンの
温度を早く持っていき、続いて非常の速く冷却することによって、形成され得る
。
【００２１】 より高い伝導性は、高温まで基板の表面の非常に速い温度上昇を与え、続いて
非常に速く冷却するのを可能にする、非常に熱いガス流を使用する、高速熱処理
（ＲＴＰ）での我々の発明によって得られ得る。より速い温度上昇及び冷却、よ
り高い非平衡ドーピング濃度が、非結晶性の欠陥を形成するドーピング原子の凝
集なく、得られる。非常に高い伝導性は、液体シリコンでの可溶性濃度を得るた
めに、シリコンでは約１４１０℃に、基板の表面を即座に上げる、非常に速いス
パイクの様な温度上昇及び冷却プロフィールによって得られ得る。
【００２２】 ガス伝導による加熱により、レーザー及び放射ＲＴＰ法の、表面の光放射率の
依存の問題が避けられる。次いで、基板への熱移動は、マイクロエレクトロニク
スデバイスの製造に使用される、パターンニングとは独立している。基板に高い
熱フラックスを運ぶことが可能な熱ガス流が、非常に速いＲＴＰを得るために使
用されなければならないので、高い熱フラックスを得るための好ましい手法は、
直径２００ｍｍ〜３００ｍｍのシリコンウェハー等の、標準的な基板の大きさよ
り小さいガス流を使用することである。次いで、均一な熱処理が、熱ガス流に対
する基板のプログラムされた動きを用いて得られる。熱ガス流を動かす際に生じ
る、流体力学的安定化の問題を避けるために、絶対に必要なことではないが、基
板を静止した熱ガス流を通して移動させることが好ましい。
【００２３】 熱処理としては、基板表面及び蒸着された層のアニーリング又は活性化、及び
電気伝導性の構造を与えるための基板のドーピングが挙げられる。単一結晶のド
ープされた構造は、下記によって、熱ガスＲＴＰを使用して得られ得る： １．予め注入された構造を熱によりアニーリングすること。 ２．基板表面上に蒸着されたパターン化された層から、基板にドーピング原子
を拡散させること。 ３．熱ガス流から、基板にドーピング原子を拡散させること。後の工程でスト
リップされるであろう、酸化物の窒化珪素等のハードマスクが、基板へのドーピ
ング原子の拡散のために、パターンニングを与えるであろう。
【００２４】 本発明の熱処理は、基板を加熱するために強制対流ガス流を使用するホットオ
ーブン手法とは根本的に異なる。対流ガス流を用いるオーブン加熱では、ガスの
温度は、処理中に基板によって達成されるピーク温度を大幅には越えない。それ
に対して、本発明による熱ガス流ＲＴＰ手法では、基板上の境界層でのガス流の
温度は、処理中に基板によって達成されるピーク温度の２〜３０倍の範囲である
であろう。本発明の非常に速い熱移動を可能にするのは、基板表面付近の、本発
明によって確立されるこの大きな温度勾配である。
【００２５】 それ故に、非常に高温の熱ガス流を使用しながら、それによって優れたドーピ
ング及びアニーリング方法が、鋭いドーピング境界を有する浅い基板構造を製造
するために、行われ得る、半導体デバイスを製造するのに使用される基板のガス
で処理される領域の速い加熱及び速い冷却を含む、高速熱処理方法を提供するこ
とが、本発明の目的である。 本発明のこれらの目的及び他の目的、並びに利点は、図面と共に、実施態様の
下記詳細な説明から理解され得る。
【００２６】 （図面の詳細な説明） 図８を参照すると、本発明による熱ガス処理を使用した、時間の関数としての
、温度の上昇７８及び温度の低下８０からなるプロット７４が、示されている。
プロット７４は、熱ガス流が、短時間で１３００℃までシリコンウェハー基板の
前表面を上昇させるのに十分高い温度及び電力、即ち少なくとも約５×１０７ワ
ット／ｍ２であることを示している。時間は、十分に短く、従って、約８００℃
の臨界温度以下に基板を冷却するための時間が、最高温度上昇速度が３００℃／
秒で冷却速度が９０℃／秒である、従来の放射ＲＴＰ、熱処理技術でよりも、実
質的に短い。８００℃以下への冷却の間のプロット７４の低下８０もまた、図６
の曲線２２で示される通り、従来技術を使用して得られる冷却速度よりも、実質
的に速い（８００℃以下での更なるドーピング又はアニーリング活性化により、
シリコンにおいて止まる傾向がある）。熱ガスによる加熱時間は、曲線７８で示
される通り非常に早く、約１０５℃／秒が生じる一方、冷却は、プロット７４の
曲線８０で示される通り非常に早く、約１０５℃／秒が生じる。
【００２７】 図１及び２を更に参照すると、本発明の技術の概念が３０で示されている。半
導体基板３２は、他の保持方法を使用することもできるが、渦型の基板ホルダー
３４によって、ひっくり返して保持されている。適する大気熱ガス流１４は、図
２に示される通りの大気プラズマ装置によって、生じさせられ得る。熱ガス流は
、電力供給４４によって動力を供給されたアノード４０とカソード４２との間で
生じる、プラズマジェットと呼ばれることがある、アーク型のプラズマ３８によ
って形成される。熱ガス流１４は、基板又はウェハー表面４６上に向けられる。
【００２８】 この用途で利点を有する、非接触の渦型の基板ホルダー３４は、図３Ａ及び３
Ｂに示されている。ホルダー３４は、渦型のチャック３５を有し、本明細書の最
初のページに予め同定され、本発明と同じ譲受人及び同じ発明者によって出願さ
れた、共に係属中の、２０００年１０月１２日に出願された、米国特許出願に記
載されるのと同様であり得る。代わりに、「ウェハー様の物品のための非接触ホ
ルダー」、発明者Ｓｉｎｉａｇｕｉｎｅ及びＳｔｅｉｎｂｅｒｇの、１９９９７
年１２月４日に公開された、国際特許ＷＯ９７／４５８６２号に記載される様な
先行技術の特徴を有していてもよい。
【００２９】 この用途での基板ホルダー３４は、高くかつ局在化した入熱による一時的な熱
ゆがみによって生じさせられる、基板にひずみが入ることを避けるために、基板
３２をしっかり保持しないという要求に合致している。ホルダー３４は更に、そ
れから熱を素早く除去することによって、基板を即座にクールダウンすることを
可能にするべきであり、またガス流３６によって画定される処理領域の外側にあ
る場合に、固定され制御された周囲温度まで基板３２をもっていくべきである。
【００３０】 図３Ａ及び３Ｂは、それぞれが環状のチャンネル３５ａからなる、６つの渦型
のチャック３５を示すものである。窒素等のガスの流れは、直径Ｄの外側のそれ
ぞれの環状のガスチャンネル３５ａの上側断面に、接線に沿って注入される。Ｄ
は、０．５ｍｍ〜５ｍｍの範囲であってもよい。渦型のチャック３５は、環状リ
ングよりもむしろ開口した穴からなり得り、次いでガスは開口した穴の上で接線
に沿って導入される。それぞれの渦型のチャック３５に注入されるガス流の結果
として、渦型のチャックにより、図３に２つの渦の位置で示される、ホルダーの
隙間の直径Ｄから、外側に螺旋状に広がるガス３５ｃの流れが生じる。この外側
にらせん状に広がるガス流により、それぞれの渦型のチャックでの直径Ｄの内側
に低圧領域が生じる。それぞれの渦型のチャック上の低圧領域により、基板のた
めの非接触の保持力が生じる。 基板３２は、リミッター３５ｄの設定によって、ホルダー表面から滑り落ちる
のが防止されている。基板ホルダーは、図示しないが、ホルダーに取り付けられ
た作動装置によって、熱ガス処理領域を通って移動させられる。
【００３１】 一般的にＡとして示されている熱ガス流３６の処理領域の大きさは、流れ３６
が基板表面４６上に入射する場所である。領域Ａは、直径約２ｃｍであり、通常
は処理されるべき基板３２の大きさ（例えば、直径２００ｍｍ又は３００ｍｍの
シリコンウェハー）より小さい。その結果、基板全体の表面４６が、基板の領域
全体上に処理を与える動作配置を使用して、処理領域を通るウェハー３２の複数
のパスによって処理される。処理領域に対する基板の相対動作は、均一な処理が
得られ得るようにプログラムされている。動作配置は、ステップ及び走査によっ
てもよいし、ウェハー３２の移行を伴う回転によってもよい。均一な熱処理を得
るための手段は、図１２〜１６に示されている。
【００３２】 図２を参照すると、大気熱ガス流３６は、密閉されたチャンバー４８内の装置
３８を用いて生じさせられる。プラズマジェットを呼ばれることが多い、大気プ
ラズマ発生装置３８は、これまでに記載されている；Ｓｉｎｉａｇｕｉｎｅによ
る、発明の名称「プラズマジェットを発生及び偏向するための装置」の、米国特
許第６０４０５４８号明細書参照。装置３８は、アーク放電４８のためのアノー
ド及びカソードとして働く、２つの電極サブアセンブリー４０、４２間で、アル
ゴン等の不活性ガス中で生じさせられる、高温の、アーク型のプラズマを使用す
る。電極配置によって形成されるアーク４８は、基板表面４６への熱ガスからな
る流れ３６を生じさせる。
【００３３】 処理されるべき基板又はウェハー３２は、図示しないが、適する作動装置を使
用して、熱ガス流３６によって形成される処理領域を通って移動させられる。他
の適する周囲ガスは、密閉されたチャンバー４８の内側で使用され得る。 ガス注入装置５０は、ガスを注入するために使用され得る。ガス注入装置５０
からのガスの流れがないと、熱ガス流３６は、２つの電極アセンブリーからの不
活性ガスと、熱ガス流中に浮遊させて運ばれる処理チャンバー４８の周囲ガスか
ら主として構成される。この理由のために、処理チャンバーの、周囲ガスを制御
するために、密閉された処理チャンバーを有することは重要である。空気が高温
ＲＴＰ処理中に存在していた場合、酸素は、基板に拡散され、結晶欠陥中に酸素
の沈殿が生じさせられ得る。
【００３４】 拡散用途では、基板に拡散され得るドーピング原子を含有するガスが、ガス注
入装置５０によって、熱ガス流に注入され得る。熱ガスは、例えばシリコンにホ
ウ素を拡散するために、ドーピング原子を、基板表面４６に直接送達する様に、
注入された物質、ガス又は粉末を、その元素の形体に解離させるであろう。 基板上の境界層での熱ガス流の温度は、基板３２から、電極アセンブリー４０
、４２の距離ｄ、並びに、アーク型のプラズマ３６への電気電力を制御すること
によって、制御され得る。ＲＴＰ用途でアークプラズマを駆動させるための典型
的なパラメーターは、１２５〜２５０Ｖの範囲、及び、６０〜１５０Ａｍｐｓの
範囲であり得り、この様な電力は、電力供給４４を用いて設定される。
【００３５】 流れ３６が基板表面４６に入射させられる、Ａとして一般的に示される処理領
域の大きさは、直径約２ｃｍであり、通常は処理されるべき基板３２の大きさ（
例えば、直径２００ｍｍ又は３００ｍｍのシリコンウェハー）より小さい。Ａは
、０．５ｃｍ〜５ｃｍの範囲であってもよい。Ａは、環状である必要はなく、プ
ラズマ発生パラメーター、及び例えばガス注入装置５０によって、熱ガス流に注
入されるガスを選択することによって、楕円状に形作られてもよい。 基板全体の表面４６は、この様な処理を与える動作配置を使用して、処理領域
を通る、ウェハー３２の複数のパスによって、処理される。処理領域に対する基
板の相対動作は、均一な処理が得られ得るようにプログラムされている。動作配
置は、ステップ及び走査によってもよいし、基板３２の移行を伴う回転によって
もよい。
【００３６】 図１及び２と同様に、大気流れ法が使用される場合、流体力学的流れの特性が
適用される。基板表面４６への熱ガス流３６の流れにより、厚み約１００ミクロ
ンの、基板の表面上に、薄い流体力学的境界が形成される。ガス温度は、熱ガス
流の温度から、この境界層を横切る基板の温度まで落ちる。この境界層の脇の熱
ガス流３６側上のガス温度は、５０００〜１２０００℃の範囲であり得り、好ま
しい範囲は約９０００〜約１２０００℃である。ウェハーの温度は、下記に記載
される通り、処理パラメーター、及び、熱ガス流処理領域Ａを通る基板の速度に
依存する。熱ガス流から境界層を通って基板表面への熱フラックスは、約５×１
０７〜約１０９Ｗ／ｍ２の範囲であるべきである。望まない不純物を基板３２に
拡散するのを避けるために、熱ガス流３６として不活性ガスを使用することが通
常好ましい。ドーピングガスは、基板への拡散にドーピング原子を与えるために
、熱ガス流に導入され得る。
【００３７】 基板の局所領域Ａを熱ガス処理領域に晒している間に到達される、基板３２の
ピーク温度の制御は、熱ガス処理領域を通る基板の速度を制御することによって
、得られる。与えられた方法では、熱ガス流３６によって送達される熱フラック
スは、一定している。ガス流３６を通る基板３２の速度は、基板３２の局所領域
Ａの加熱時間を変える。熱ガス処理領域に入ると、基板表面の温度は、その局所
領域が処理領域Ａを出るまで、上昇する。基板の速度を高めることによって、基
板のその局所領域の露出時間が低下し、その結果基板のその領域によって到達さ
れる最高温度が低下する。図４は、速度による最高温度の制御の概念を説明する
ものである。プログラムされた動作は、基板の熱処理において、基板３２の端付
近で生じ得る様な、小さい系統的な変動を補正するのが常であり得る。
【００３８】 基板３２の局所領域を熱ガス処理領域Ａに晒している間に到達される、ピーク
温度の制御は、動作制御によって得られる。与えられた方法では、熱ガス流によ
って送達される熱フラックスは、一定している。図４は、基板３２の速度によっ
て、最高温度を制御する方法を説明するものである。０秒の時間の時点で、基板
３２の熱ガス流処理領域Ａは、基板上の位置の上を動き、そのために温度プロフ
ィールが図４にプロットされる。基板３２のその部位が熱ガス流処理領域Ａから
出るまで、温度が速く上昇する。速度ｖ１に関連するプロット６０では、この温
度は１０００℃である。低めの速度ｖ２では、基板上の局所領域が、長めの期間
、熱ガス流３６に晒され、それ故にプロット６２では、より高めのピーク温度で
ある１１００℃となる。
【００３９】 図４に示される例は、シリコンウェハーでのものである。２つの温度対時間の
プロフィールは、熱ガス入熱１０７Ｗ／ｍ２で、上側のプロット６２では、ｖ２ ＝０．１２ｍ／秒であり、下側のプロット６０では、ｖ１＝０．１３ｍ／秒であ
る。ウェハー温度対時間のプロフィールを計算する方法は、下記段落に記載され
ている。 非常に速いクールダウン速度は、非常に速いＲＴＰに必須である。基板表面の
速いクールダウンは、２つのメカニズムによって得られる。 １．伝導性の熱移動は、ガス伝導又はウェハーと接触する固体の板への伝導に
より得る。板への熱移動がその隙間のガスによって初めに非常に狭い隙間を横切
るので、固体の板への伝導も、ガス伝導であることが、議論され得る。熱ガス領
域に晒される基板領域からの熱は、より高温の基板表面から、周囲のガスまで又
は冷却された接触板まで伝導するであろう。本発明では、非接触のウェハーホル
ダーを使用するという利点があり、その結果基板自身の熱質量のみが、加熱及び
クールダウン速度に寄与する。図３Ａ及び３Ｂに示される、非接触の渦型の基板
ホルダーを使用する、熱ガス流加熱では、基板から出る主な熱移動は、基板の後
ろ側から、渦型のチャック３５と基板３２との間の隙間中に流れているガスまで
である。ガスの移動により、ガスの隙間、典型的には１ｍｍ未満を横切って、温
度制御された基板ホルダーまで加熱される。 ２．基板３２のバルク物質における伝導性の熱移動は、２つの方向に生じるで
あろう。即ち、１）基板表面４６に並行な、側面からの熱伝導、及び２）基板表
面４６に垂直な、ウェハー厚みに渡る熱移動。半導体基板は一般的には、図２の
大気プラズマ装置での、加熱領域、典型的には直径約２００ｍｍと比較して、非
常に薄い（例えば、２００ｍｍの標準的なシリコンウェハーでは、０．７５ｍｍ
）。
【００４０】 基板の厚みに対する加熱領域の比が大きい外形では、側面からの熱伝導による
加熱された領域からの熱伝導は、比較的効率が悪い。大きい温度差が、加熱中に
ウェハーの厚みに渡って発生させられ得る場合、ウェハーの厚みに渡る熱移動の
メカニズムは、基板表面４６の更なる、非常に速いクールダウンを与え得る。次
いで、熱は、表面４６から、基板自身の体積まで伝導される。このメカニズムは
、図７〜１１の議論において更に記載される。
【００４１】 ２つの加熱管理様式は、熱ガス流に晒される直後に、表面の主な冷却メカニズ
ムによって、特徴付けられ得る。説明するために、基板表面が、入力ガス加熱電
力ＷＬを用いて、速度ＶＬによって同じ温度まで持っていかれることを考慮すべ
きである；シリコンウェハーでは、ＶＬ＝０．１ｍ／秒で、かつ加熱電力１０７ Ｗ／ｍ２により、≒１３００℃のピーク温度が与えられるであろう。非常に高め
の入力電力ＷＨでは、同じ温度は、顕著に高めの速度ＶＨで得られ得る。ＷＨ＝
１０８Ｗ／ｍ２を有するシリコンウェハーでは、≒１３００℃の表面温度は、速
度ＶＨ＝１．６ｍ／秒で得られるであろう。同じ基板表面温度が達成されるが、
加熱及び冷却特性は、非常に異なり、従って我々は、それらを異なる管理様式と
呼ぶ：高い速度を使用する、高い加熱電力、及び、低めの速度を使用する、低い
加熱電力管理様式。 一般的に、均一な物質の加熱は、時間に依存する熱方程式によって支配される
： （１） ρｃｐ∂Ｔ／∂ｔ＝ｋ∇２Ｔ＋Ｑ （式中、Ｔ＝Ｔ（ｘ、ｙ、ｚ）は、本体の温度である；ρは密度である；ｃｐは
、熱容量である；ｋは熱伝導率である；Ｑ＝Ｑ（ｘ、ｙ、ｚ）は、正味の入熱／
出熱である。）
【００４２】 低い加熱電力の管理様式 低い電力の管理様式では、単純な物理的モデルにより、基板の加熱及び冷却が
与えられ得り、微分方程式（１）は、明らかに解かれる必要はない。この管理様
式では、基板３２の与えられた領域が、熱ガス流に晒される時間が、加熱された
側から、後ろ側まで基板に渡って熱が伝導されるのにかかる時間と比べて、長い
。また、加熱領域が基板の厚みよりもずっと長い場合、例えばシリコンウェハー
での場合、加熱領域が直径〜２０ｍｍであるのに比べて、２００ｍｍのウェハー
の厚みが〜０．７５ｍｍでは、加熱された領域からの熱の流れは、入熱と比較し
て低い。基板の局所体積の加熱は、基板の局所領域の温度上昇に非常に近づき得
る。図５を参照すると、半径Ｒの環状の熱ガス流３６の処理領域及び厚みΔｈの
基板３２上への合計の入力熱フラックスＨでは、加熱を行う、局所基板体積要素
ΔＶは、以下の通りである。 （２） ΔＶ＝２пＲ２Δｈ
【００４３】 単位面積Ｗ当たりの熱に関して表現される（即ち、ワット／ｍ２）、合計の入
力電力Ｈ（即ち、ワット）は、以下の通りである。 （３） Ｈ＝２пＲ２Ｗ 熱ガス流を通る基板の速度Ｖでは、その体積要素ΔＶが加熱フラックスＨに晒
される間の時間ｔ、以下の通りである。 （４） ｔ＝２Ｒ／Ｖ 合計の入熱Ｑ（即ち、ジュール）は、以下の通りである。 （５） Ｑ＝Ｈｔ＝２пＲ２Ｗ（２Ｒ／Ｖ） 温度上昇は、よく知られている方程式による、密度ρ及び熱容量ｃｐを用いる
、体積への合計の入熱に関連する。 （６） 入熱＝ρｃｐ（体積）（温度上昇） 次いで、方程式（２）、（３）、（５）及び（６）により、温度上昇を計算す
るための簡単な式が与えられる。 （７） ΔＴ＝２ＲＷ／ρｃｐΔｈＶ 低い電力の管理様式では、冷却時間は、加熱時間と比べて比較的長い：それに
より〜１０４℃／秒の加熱速度及び〜１秒の冷却速度が生じる。次いで、冷却は
、加熱、及び、熱ガス流処理領域からの加熱が与えられた位置を立ち去る時間で
の出発には依存しないと考えられ得る。
【００４４】 非接触の渦型のウェハーホルダーを用いる主要な冷却メカニズムは、渦型のチ
ャックから流れるガスによる、強制ガス対流熱移動による。基板の後ろ側からの
熱の除去速度Ｗｏｕｔは、以下の通り表現され得る。 （８） Ｗｏｕｔ＝Ｃ１（Ｔｗａｆｅｒ−Ｔｃｏｏｌ ｇａｓ） （式中、Ｔｃｏｏｌ ｇａｓ及びＴｗａｆｅｒは、基板ホルダー及び基板から
それぞれ基板へ流れる冷却ガスでの、ガス温度である；Ｃ１は、公知のガス流及
び組成物条件から計算される、対流ガスフィルム係数である）
【００４５】 低い電力の加熱管理様式では、方程式（７）及び（８）は、熱ガス流３６を通
る基板３２の動作を用いて、与えられた位置で生じる加熱及び冷却を記載するも
のである。同じ依存性が、高い電力加熱管理様式の下記議論から明らかになるで
あろう通り、一般的な時間に依存する熱方程式（１）に、適当な境界条件を適用
することによって到達され得る。
【００４６】 図６は、ピーク温度≒１１００℃を与える、入力電力１０７Ｗ／ｍ２及び速度
０．１２ｍ／秒を用いた、シリコンウェハーでの、曲線２０でプロットされた加
熱及び冷却を有する、曲線２０を有する低い加熱電力管理様式を示すものである
。この図において、時間１秒で、熱ガス流は、温度がプロットされるウェハー３
２の表面４６上の第一の点を横切って出発する。温度は、熱ガス流３６がその点
を去るまで、約〜１０４℃／秒の速度で上昇し、次いで数秒の速度での冷却が始
まる。
【００４７】 比較のために、市販の放射ＲＴＰ装置での温度上昇及び冷却時間の公表されて
いるプロットは、図６における曲線２２でプロットされる。「熱処理のオプショ
ン」、Ａ．Ｅ．Ｂｒａｕｎ、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｔｅｒｎａｔｉ
ｏｎａｌ、５６〜６４頁、１９９９年５月、参照のこと。放射ＲＴＰの場合では
、これまでに記載される通り、放射ＩＲエネルギーは、７００℃よりも高い温度
でのみ効率的にシリコンに結合するので、高速加熱は、７００℃から出発する。
アニーリング及びシリコン中へのドープ剤の拡散では、拡散速度は、約８００℃
未満の温度では無視しうるので、これは許容され得る。放射ＲＴＰでの２５０℃
／秒の温度上昇速度は、曲線２３での約１０４℃／秒の熱ガスＲＴＰの上昇速度
よりもかなり遅い。熱ガスＲＴＰでの冷却速度は、放射ＲＴＰでの約９０℃／秒
と比較して、プロット２０からなる曲線２４では６００℃／秒である。
【００４８】 低い電力の加熱管理様式における、熱ガスＲＴＰの２つの制限は、以下の通り
である。 １．冷却速度：放射ＲＴＰよりずっと速いと同時に、低い加熱電力の管理様式
においては、熱供給の影響は、冷却速度によって制限されるということが明らか
である。 ２．シリコンの融点に近づくような高温では、前及び後ろの表面温度は、ほぼ
等しい。従って、基板３２は、永久ひずみ及びそれに関連する結晶欠陥を受ける
。
【００４９】 本発明の高い加熱電力の管理様式 約５×１０７Ｗ／ｍ２を超える、高い加熱電力管理様式では、基板３２への入
熱により、基板の厚みに渡ってほぼ均一な温度を確立するのにかかる時間と比較
して短い期間以上が生じる。この管理様式では、熱ガス流３６に晒される基板の
表面４６は、後ろ表面よりもずっと高めの温度が生じ得る。基板の厚みに渡るこ
の大きい温度差により、下記の顕著な利点が与えられる。 １．熱伝導性が高い基板では、前表面のクールダウン時間が非常に速い。 ２．高温にすると共に、基板の永久ひずみがない。基板の体積は、非常に低め
の温度でとどまり、基板の構造的完全性を維持しながら、基板３２の前表面４６
は、融点まで上げられ得る。 ３．結晶欠陥がない。
【００５０】 高い加熱電力の管理様式では、一般的な時間に依存する熱方程式（１）は、処
理中に基板温度を与えるために解かれなければならない。本発明に記載される分
析結果として、我々はまた、熱ガス加熱領域Ａの大きさと比較して、基板が薄い
モデルを考える。次いで、このモデルにより、熱の移動効果及びウェハー表面に
並行な方向への温度のばらつきを、無視し得ることが仮定される。この様な仮定
は、ｚ方向への熱の移動（前表面からの激しい加熱による）が、ｘ及びｙ方向の
熱移動（これは、これらの方向へ温度勾配の発生により生じる）を支配する場合
、加熱処理の初期の段階中で正しいとされる。次いで、我々は、温度Ｔが、時間
ｔ及びウェハーの前（加熱された）表面からの距離ｚの関数であると考えられる
、１次元の非定常熱移動モデルを考える：Ｔ＝Ｔ（ｔ、ｚ） 前表面への熱ガス流による入熱は、前表面の境界条件によって処理され、この
ケースでの方程式（１）により、前及び後ろ表面の境界条件を受ける、１次元の
放物線状の微分方程式にまとめられる。 （９） ρｃｐ∂Ｔ／∂ｔ＝ｋ∂２Ｔ／∂ｚ２
【００５１】 これまでに記載される通り、ウェハー表面４６への熱ガスからなる流れ３６は
、境界を横切って、熱ガス流Ｔｈｏｔ ｇａｓ（例えば、〜１００００℃）のも
のから、基板温度Ｔｗａｆｅｒまで、温度が落ちながら、流体力学的境界層を配
置する。単位面積当たりの前表面への正味の熱の流れＷｉｎは、以下の通りであ
る。 （１０） Ｗｉｎ＝Ｃ２（Ｔｈｏｔ ｇａｓ−Ｔｗａｆｅｒ） （式中、Ｃ２は、公知のガス流及び組成物条件から計算される、対流ガスフィ
ルム係数である。） 前表面境界条件、ｚ＝０は、以下の通りである。 （１１） −ｋ Ｔ（ｔ、０）／ ｚ＝Ｗｉｎ（ｔ） 方程式（８）から、後ろ表面の境界条件、ｚ＝ｚｂは、以下の通りである。 （１２） −ｋ Ｔ（ｔ、ｚｂ）／ ｚ＝Ｃ１（Ｔｗａｆｅｒ（ｔ、ｚｂ）−
Ｔｃｏｏｌ ｇａｓ）
【００５２】 図７〜１１は、前及び後ろの表面の境界条件、方程式（１１）及び（１２）の
場合に、基準となる方程式（９）に対する、シリコンウェハー基板での、多くの
数字による解答から現在得られるプロットである。これらのプロットは、非常に
高い熱ガス流３６がウェハー３２に掛けられ、比較的低い電力の熱ガス流が使用
される場合と比較して、ガス流３６を通って、非常に高い速度で動かされる際に
生じる、非直線的な効果を説明するものである。
【００５３】 基板の厚みに渡る温度差 図７は、どれくらい大きい温度差が、高い加熱電力の管理様式で、基板の厚み
に渡って生成させられ得るかを示すものである。この図は、それぞれ１０７、１
０８及び１０９Ｗ／ｍ２の、シリコンウェハー基板への３つの異なる熱フラック
ス電力での、モデリングの結果、プロット６６、６８及び７０を示すものである
。プロットにより、熱ガス加熱領域への露出がちょうど終わる時間での、ウェハ
ー厚みに渡る温度プロフィールが与えられる。熱ガス処理領域を通るウェハーの
速度によって決められる、局在化されたウェハー領域の熱ガスへの露出時間は、
シリコンの融点１４１０℃に近い、ウェハーの同じ表面温度、１４００℃を与え
るように設定される。
【００５４】 図７において、「０」距離は、熱ガスに直接晒されるウェハーの前表面及び後
ろ表面ｚｂ＝７５０ミクロン又は０．７５ｍｍである。最も低い熱フラックス、
１０７Ｗ／ｍ２及びそれに対応する比較的低い速度である０．０７ｍ／秒では、
ウェハーを横切る温度差は小さい。これは、上記に言及される低い加熱電力の管
理様式である。 高い加熱電力の管理様式での非常に高めの熱フラックス電力、即ち１０８及び
１０９Ｗ／ｍ２、及びそれに対応する高めの速度で、大きい温度差が、ウェハー
を横切って発生させられる。シリコンの融点等の、非常に高い前表面の温度が得
られ得る一方、ウェハーの体積は、永久熱ひずみを防止するために、構造的完全
性を与える低い温度のままである。
【００５５】 基板の厚みに渡る大きい温度差のための、高い加熱電力の管理様式が、低い及
びその上、中程度のピーク温度に（例えば＜９００℃）適用されるということに
注目すべきである。与えられた入力加熱電力では、大きい温度差が、十分に高い
速度（即ち、短い露出時間）による加熱時間の間、設定される。おおよそ、高い
入力電力で大きい温度差を与える速度により、低めの入力電力よりも、低めのピ
ーク温度を有する、大きい温度差が与えられるであろう。多くの物質の熱伝導性
は温度と共に顕著に変わるので、スケーリングに影響を与える要因は、熱伝導性
である；シリコンでは、熱伝導性は、室温と１４００℃との間で、約８の因子で
低下する。
【００５６】 非常に速いクールダウン速度 温度上昇は、入力加熱電力の正関数である。より速い温度上昇は、加熱電力を
高めることによって得られ得る。しかしながら、ＲＴＰにおいて、高めの温度で
費やされた集積時間は、受け入れられ得る熱供給の顕著な部分を使用する。低い
加熱電力の管理様式のケースと同様に、次いで比較的ゆっくりしたクールダウン
時間により、熱供給に影響が与えられるであろう。非常に速い温度上昇及び冷却
速度の両方を有する、「スパイクの様な」温度対時間の熱プロフィールにより、
熱供給に対して非常に低い影響しかもたない、高い熱処理温度が与えられる。
【００５７】 基板の厚みを横切る大きな温度差を生じさせるＲＴＰ処理を有することによっ
て、基板の体積中への伝導によって、熱は基板表面から除去され得る。シリコン
等の熱伝導性の高い基板では、このメカニズムにより、拡散及び活性化が生じる
高めの温度で、非常に向上したクールダウン速度が与えられ得り、クールダウン
速度が、熱供給に影響を与えるのは、より高めの温度である。これまでに議論さ
れる通り、シリコンでは、拡散は、８００℃以下では無視し得り、注入されたシ
リコンの熱アニールにおいて、例えば、熱供給に寄与するのは、８００℃以上の
温度のみである。
【００５８】 入力熱フラックス電力が１０８Ｗ／ｍ２での、高い加熱電力管理様式の大幅に
向上させられた冷却メカニズムは、図８の曲線７４で示されている。時間「０」
ｍｓで、熱フラックスへの露出が始まる。曲線７４は、熱フラックスへの露出が
終わる際の、曲線部分７８に沿って、６ｍｓで、周囲温度レベル７６から上昇す
る、２００〜１３００℃の前表面温度を示すものである。これは、１０５℃／秒
より大きい加熱速度を説明するものである。
【００５９】 前表面から、ウェハーの体積への熱の伝導の非常に効果的なクールダウンメカ
ニズムは、冷却速度約〜１０５℃／秒で、次の６ｍｓで、１３００℃から７００
℃未満までの、ウェハーの前表面４６の速い冷却を示す、曲線部分８０でまさに
始まる。前表面の温度が〜６５０℃でほぼ等しい温度になると、更なる冷却は、
ウェハー３２の後ろ表面から熱が除去される速度である。
【００６０】 図９は、本発明による熱ガスＲＴＰで得られる、２つの冷却メカニズムを示す
ものである。この図は、２つの加熱フラックス電力で熱ガス流に晒された直後の
、シリコンウェハー基板３２の前及び後ろ表面のクールダウン速度を示すもので
ある。時間「０」ｍｓで、熱ガス加熱領域Ａへの露出がちょうど終わる。低めの
入熱フラックスである１０７Ｗ／ｍ２（上側の２つのプロット８２、８４）を有
する、低い加熱電力の管理様式においては、ウェハーの厚みに渡る温度差は低い
。その結果、前表面の温度は即座に後ろ表面と同じ温度になり、クールダウン速
度は、ウェハー表面から、初めは後ろ表面からのガス伝導による熱の除去速度に
よって決められる。
【００６１】 １０８Ｗ／ｍ２の入熱フラックスの１０倍大きい、本発明の高い加熱電力の管
理様式においては、時間＝０での、ウェハーの厚みに渡る温度差が大きい。その
結果として、表面４６からシリコンウェハーの体積中への熱伝導によって、約〜
１０５℃／秒の速度で、前表面が非常に速く冷却される。前表面温度が、約〜６
５０℃の後ろ表面温度に到達すると、熱除去のメカニズムは、ウェハー表面から
のガス伝導である。
【００６２】 ウェハー３２からのガス熱伝導は、例えば渦型のチャック３５からの低めのガ
ス温度及び高いガス流によって、図９に示される以上に高めさせられ得る。しか
しながら、前表面の殆どの速いクールダウンは、ウェハーの厚みに渡る温度差を
保持又は確立することによって可能とされる、シリコンへの熱伝導のメカニズム
によって得られる。
【００６３】 図１０は、同じピーク温度を与えるように設定された加熱露出時間（即ち、速
度）を用いて、３つの入力熱フラックス電力、即ち曲線９０、９２、９４での、
前表面４６のクールダウン速度を示すものである。時間「０」ｍｓで、これらの
それぞれで、プロットがピーク温度と一致し、熱ガス加熱領域に晒されるのがち
ょうど終わると、生じる。図７に示される通り、ガス流において熱フラックス電
力が高まるに連れて、ウェハーの厚みに渡る温度差が高まり、またそれに対応し
てガス流を通るウェハーの速度が高まることによって、高いクールダウン速度が
生じる。伝導性が高く、浅いシリコン構造の形成については、８００℃以下の温
度まで即座にクールダウンすることが、急なドーピング濃度の境界を与えるため
に、及び、シリコンへの望まない拡散を防止するために、必要である。１０８Ｗ
／ｍ２の入力加熱電力では、約〜２ｍ／秒の熱ガス流を通るウェハーの速度が必
要である。２ｍ／秒に速度を正確に制御することは、標準的な市販の動作制御装
置の範囲内のことである。
【００６４】 図１１は、前表面４６での曲線９６、及び、後ろウェハー表面での９８を用い
て、低温ＲＴＰ冷却の例を示すものである。この図において、時間＝０は、熱ガ
ス流に晒し始めた時点であり、曲線９６では、入力加熱電力５×１０７Ｗ／ｍ２ 及び速度〜２ｍ／秒での、熱ガス流への露出時間の間に、温度が上昇する。１０
０℃のベース温度から、８５０℃のピーク温度は、約６ｍｓで到達され、その後
、〜８５０℃から〜５００℃への前表面４６の速いクールダウンが約４ｍｓで生
じる。 ピーク温度、並びに、前及び後ろ表面がほぼ同じ温度になる温度は、尚これは
ゆっくりめの冷却速度に相当するが、入力加熱電力及び基板の速度によって調整
され得る。
【００６５】 大きい温度差を生じるための露出時間の概算 方程式（９）、（１１）及び（１２）は、基板の厚みに渡る大きい温度差及び
その結果の高い冷却速度を与えるであろう、熱ガス熱フラックスへの基板表面の
領域の露出時間を正確に計算するために、数字で解かれなければならない。しか
しながら、激しく変わり得る依存性を与え、低い及び高い入力加熱電力の管理様
式を分ける、露出時間の概算を与える、近似した物理的モデルを開発することは
、有益である。この近似した物理的モデルでの基本は、ウェハーの厚みに渡る温
度差を大きくするために、基板表面への入熱は、ウェハーの後ろ表面にウェハー
から熱移動する速度よりも、ずっと大きくなければならないということである。
これをモデル化するために、我々は、熱移動についての、簡単な、よく知られて
いる定位方程式を使用する。温度上昇方程式（６）及び熱移動では、方程式は以
下の通りである： （１３） 熱移動速度＝ｋ（領域）（温度変化）／（厚み） （式中、ｋは、熱伝導度である。）
【００６６】 この近似した物理的モデルでは、我々は、基板をそれぞれの厚みがΔｈ／３で
ある３つの等しい層であるとみなす。我々は、直接加熱された上の層の温度上昇
を見積もり、次いでこれを、中間層を通り後ろの層まで移動した熱の概算と比較
して、厚みに渡って大きな温度差を与える熱フラックスへの露出時間に対する上
側の値を与える。上層が熱的に隔離されている場合、方程式（６）により、厚み
Δｈ／３の上層への入力加熱電力Ｗを用いて、露出時間ｔＥに対する、温度上昇
ΔＴが与えられる。 （１４） ΔＴ＝３ＷｔＥ／ρｃｐΔｈ
【００６７】 我々は、露出時間ｔＥ中に、厚みΔｈ／３の中間層を通って、後ろの層まで移
動した熱をここで見積もる。我々は、方程式（１４）を使用し、中間層を横切る
温度差をΔＴ／２と見積もる。熱フラックスへの露出が終わった時に、ウェハー
の厚みに渡る温度差が大きい場合、後ろの層に移動した熱は、前表面への入熱よ
りも顕著に小さいに違いない。後ろの層は、全体のウェハーの厚みの３分の１で
あるので、我々は、大きい温度差での管理様式の開始を見積もるために上側の値
として、下記式を使用する。 後ろの層への熱移動速度＝（１／２）（Ｗ／３）＝Ｗ／６ 次いで、方程式（１３）により下記が与えられる。 （領域）Ｗ／６＝ｋ（領域）（ΔＴ／２）／（Δｈ／３） （１５） Ｗ＝９ｋΔＴ／Δｈ
【００６８】 方程式（１４）からのΔＴに代えて、ｔＥについて解くことによって、下記の
通り、大きい温度差を用いる管理方式での、露出時間に拘束される上側について
の見積もりが与えられる。 （１６） ｔＥ＜ρｃｐΔｈ２／２７ｋ 我々は、この式は、入力加熱電力を明らかには含まないことに注目する；しか
しながら、熱容量ｃｐ、及び、熱伝導率ｋは、全ての物質について幾分か温度依
存性であるので、これらの変数の温度依存性のために、入熱に潜在的に依存性が
ある。
【００６９】 １２００℃以上のピーク温度まで加熱することについて、シリコンウェハーの
場合では、（１６）における変数の代表値は、ρ＝２８．１Ｋｇ／ｍ３；Ｃｐ＝
７００Ｊ／（Ｋｇ℃）；Δｈ＝０．７５×１０−３ｍ及びｋ＝４０Ｗ／（ｍ℃）
であり、それによって下記が与えられる。 （１７） ｔＥ＜〜１０×１０−３秒＝１０ｍｓ これまでに記載される通り、基準となる微分方程式（９）、（１１）及び（１
２）に対する実際の数字での解答により、＜〜８ｍｓの露出時間を用いて、１３
００℃まで加熱する場合に、シリコンウェハーの厚みに渡る温度差が大きいこと
が示されている。
【００７０】 永久ひずみ及び欠陥の除去 非常に高いドーピング濃度用途では、高い表面温度が必要とされる。高温、特
には融点付近まで基板の温度を上昇させる際、基板の永久ひずみの問題がある。
加えて、熱ガスＲＴＰの後のシリコンウェハーの分析は、永久ひずみの開始と、
結晶結合の永久的なずれ及び破壊から生じる、「ずれ欠陥」の形成とは相互に関
係がある。 永久ひずみ又は結晶の欠陥のない、高い表面温度は、ウェハーの厚みを横切る
大きい温度差を確立することによって、本発明による高い加熱電力の管理様式に
おける、熱ガスＲＴＰにより得られ得る（図７参照）。次いで、低い温度である
ウェハーの体積により、永久ひずみを避けるための構造的完全性が与えられる。
【００７１】 基板の熱均一処理を得るための方法 ａ．均一処理のための、ステップ及び走査動作配置 非常に均一な熱処理は、シリコンデバイスを製造する間、重要である。基板の
大きさよりも小さい熱ガス流処理領域を使用する、均一な熱処理を得るための方
法は、下記に記載される。図１２は、熱ガス流処理領域を通る基板３２のシング
ルパス１００を表すものである。基板３２は、速度Ｖで、熱ガス処理領域Ａを通
って移動して、固有幅ｗを有する直線的な通路１００中で基板を熱的に処理する
。 図１３は、図１２に示される走査方向１０６に垂直な断面積での、熱処理強度
（例えば、ドーピング物質の拡散の深さ；温度）対距離の断面のプロット１０４
を表すものである。
【００７２】 図１４は、次の走査１０４との間のステップ距離ｓ１が比較的大きい、ウェハ
ー３２を横切る複数の走査１０４での、ウェハー３２の完全な処理を表すもので
ある。図１４において、分離ｓ１を有するそれぞれの個々の重複した走査での、
ウェハー３２の処理強度の断面が、１０８で示されている。図１４において、走
査方向に垂直な断面積での、ウェハー３２の合計の処理が、１１０で示されてい
る。いずれかの時点で、重複した走査１０４から生じる合計の処理は、それぞれ
個々の走査からの処理強度の、重ね合わせであるか、又はその時点での合計であ
る。
【００７３】 図１５は、次の走査との間のステップ距離ｓ２が処理領域Ａの幅ｗと比較して
小さい、基板を横切る複数の走査による、ウェハーの完全な処理を表すものであ
る。 図１５の上側部分において、分離ｓ２を有するそれぞれの個々の重複した走査
１０４での、基板の処理強度の断面が、示されている。断面積は、走査方向に垂
直である。図１５の下側部分においては、基板３２の合計の処理が、走査方向に
垂直な断面積について、プロットされており、約３対１のｗ／ｓ２の比で、１１
２で表される通りの非常に低めの波状の処理変動を有する。走査間のステップは
、均一性の変動を必要とされる値よりも低くするために、減らされ得る。約〜２
ｃｍの熱ガス処理幅Ａでは、非常に均一な処理が、約〜３ｍｍのステップ距離で
得られ得る。 ｗ／ｓ２の比は、図１４に示される通り、１に等しいが、好ましくは約８対１
〜約３対１の範囲であり得り、約６対１の比は許容され得る。比が高くなると、
走査数も増加し、その集合において、ウェハーでより高いレベルまで熱供給する
のに対する処理の効果的な影響を高め得り、またウェハー３２全体での走査時間
も高くなり得る。ｗ／ｓ２の比が低すぎると、ウェハー３２の表面上の均一性の
変動が高くなりすぎる。
【００７４】 ｂ．走査間の冷却時間を高める方法 熱ガス流３６に露出する間、基板３２上の何れかの点によって達成される温度
以上に正確に制御するためには、露出前にその点の出発温度を一定にすることが
必要である。その結果、重複した走査での、ガス流に予め晒される領域上を走査
する前のウェハーの温度は、ベースの基板ホルダーの温度まで冷却されるに違い
ない。
【００７５】 重複した走査間の高められたクールダウン時間を与えるための方法が、図１６
に１２０で示されている。重複した走査間の時間は、小さいステップｓと組み合
わせられる次の走査Ｙの間の、大きいステップ１２２を用いて走査することによ
って、高められる。この図に示される通り、熱ガス処理領域は、中心に置かれた
出発位置１２４で出発し、必要とされる処理温度を与えるであろう、プログラム
された速度で、基板３２を横切って走査する（一番上の実線１２６．１参照）。
最初の走査では、熱ガス処理領域Ａの端は、基板３２の端１２８を横切るであろ
う。最初の走査１２６．１の次に、基板３２は、第二の走査位置１２６．２まで
、距離Ｙ分進められる。
【００７６】 図１６に示される通り、４つの走査１２６は、ステップＹでなされる（実走査
線）。４つの走査の第二セット（即ちダッシュ線）第一の走査ステップに対して
オフセットステップｓでなされる。走査１３０の次のセットは、前の走査セット
に対してオフセットステップｓでそれぞれなされる（点線）。走査セットは、ス
テップｓによる、走査オフセットを用いて、ウエハー全体が処理されるまで繰り
返される。ウェハー全体を均一に処理するための、走査からなるセットの数Ｎは
、以下の通りである。 （１８） Ｎ＝（Ｙ／ｓ）−１
【００７７】 図１６に示される走査パターン１２０を使用すると、重複した走査間のクール
ダウン時間は、まっすぐなステップ及び走査パターンに対する、ほぼ４つの要因
によって増加させられる。この概念を使用すると、１セット当たりの走査の数は
、重複した走査間の全クールダウンを与えるのに必要に応じて、増加又は減少さ
せられ得る。走査セット中の大きいステップＹでの必要な条件は、図１３の熱ガ
ス処理領域の固有幅ｗよりもＹが大きいことである。
【００７８】 説明を簡単にするために、図１６は、次の走査位置に進む前の、ボックス領域
上を動く基板の走査を示している。処理時間を低下させるために、基板３２は、
次の走査位置に進む前に、熱ガス処理領域Ａから完全に出ることのみ必要であろ
う。このステップ及び走査の概念もまた、図１６に示される直線状の通路に代わ
る、アーチ型の通路中を移動することによる、熱ガス処理領域を通る、基板３２
の走査を有することによって実行され得るということに、注目すべきである。そ
れぞれのステップでのアーチ型の通路は、一定の半径を有し、直線状の走査で示
される通りの方法で、お互いからオフセットであろう。
【００７９】 図３に示される通りの先行技術の基板ホルダーの外形については、基板ホルダ
ー３４の直径は、基板の直径（例えば、〜１ｍｍ）よりもほんの僅かに大きい。
実際には、熱ガス処理領域Ａは、鋭く定義されておらず、むしろ、ウェハー表面
４６上の流体力学的なガスの流れによって滑らかに広げられている（図１７Ａ参
照）。その結果として、熱ガス処理領域Ａは、基板３２を立ち去る際に、先行技
術の設計では、熱ガス処理領域からの外側の流れではウェハー３２は処理されな
い。その結果として、基板の中心に近い領域に対して、基板の端に近い領域では
、比較的処理が少ない。この影響は、熱ガス処理領域を通る基板のプログラムさ
れた動作において、基板の端付近での動作を遅らせることによって、部分的に補
正され得る。
【００８０】 このガスの流れの端を防ぐための好ましい方法は、これまでに参照した特許出
願第６０／１５８８９２号に記載される通り、端１２８の付近のウェハー３２の
処理に悪影響をもたらす。基板ホルダー３４の端は、基板３２の端１２８を超え
て伸ばされる。図１７Ａを参照すると、熱ガス流３６の初めの処理領域Ａは、基
板３２の中心部分上であり、隣の領域Ｂにおいてより小さい第二の処理を与え得
る、Ａから出るガスの流れは、Ａに対して対称的である。図１７Ｂに示される通
り、Ａが基板３２及びホルダー３４の端１２８をちょうど離れると、基板の端の
領域上の熱ガス流からの流出が止まる。
【００８１】 図１７Ｃに示される通り、環状の基板ホルダー延長部１４０は、基板３２の平
面を効率的に伸ばすために、基板ホルダー３４の周囲に取り付けられ得り、その
結果基板の周辺領域は、主な処理領域Ａが基板３２を立ち去る際に、同じ第二の
処理領域Ｂに晒されるであろう。処理領域がウェハーの端を立ち去る際の処理ガ
スの流れは、ウェハーの中心領域上での流れのパターンと同様であろう。重要な
利点は、処理領域を立ち去る際の基板の速度は、均一な処理では、より高めの相
対速度で維持され得るということである。
【００８２】 基板ホルダーの延長部１４０は、主な処理領域Ａの幅の少なくとも半分である
べきであり、好ましくはＡの幅よりも大きい。Ａの典型的な直径は、２ｃｍであ
る。Ａは、０．５ｃｍ〜５ｃｍの範囲であってもよく、円状である必要はない。 この熱ガスＲＴＰの発明に対して利点を与える、先行技術の非接触の渦型の基
板ホルダーへの改良は、「ウェハーホルダー温度を制御しながら、大気プラズマ
装置における処理のための、ウェハーを回転及び移動させるためのウェハーホル
ダー」、発明者Ｂｏｌｌｉｎｇｅｒ及びＴｏｋｍｏｕｌｉｎｅの、１９９９年１
０月１２日に出願され、２０００年１０月１２日に出願された米国特許出願で継
続されている、米国仮特許出願第６０／１５８８９２号に記載されている。
【００８３】 ウェハー処理における系統的変動の補正 小さい系統的な影響は生じて、基板３２を横切る処理において小さい変動を導
入し得る。この様な変動は、ウェハーホルダーを横切る温度における小さい変動
から生じ得り、その結果熱処理における対応する小さい変動が生じる。この様な
繰り返し可能な系統的な影響は、測定され、続いて熱ガス流を基板３２が通る速
度に依存する位置をプログラムすることによって補正され得る。例えば、必要と
される処理Ｔ０から、基板δＴ（ｘ、ｙ）を横切る、小さい測定された熱処理の
偏りは、熱ガス流を通る基板を走査するために、速度マップＶ（ｘ、ｙ）を補正
することによって補正され得る。Ｔ０からの小さい変動は、処理時間にほぼ直線
的に依存しており、従って測定される処理の変動を補正する、[Ｖ（ｘ、ｙ）]− １ と直線的な速度マップは、下記の通りである。 （１４） Ｖ（ｘ、ｙ）＝Ｖ０／[１＋δＴ（ｘ、ｙ）／Ｔ０]
【００８４】 この速度マップは、熱処理変動を測定し、速度マップを再計算するためにこれ
を使用することによって、反復手順中で補正され得る。反復された、補正速度マ
ップＶｎ＋１（ｘ、ｙ）は、前の速度マップＶｎ（ｘ、ｙ）から決められ、その
ために処理変動δＴ（ｘ、ｙ）は、下記によって測定された。 （１５） Ｖｎ＋１（ｘ、ｙ）＝Ｖｎ（ｘ、ｙ）／[１＋δＴ（ｘ、ｙ）／Ｔ
０] 速度の補正は、そのままの位置で、進行中のウェハーの温度測定から、若しく
は、拡散又はアニールのためのＲＴＰの後の基板の抵抗率のマッピング等のウェ
ハーの特性の後処理測定から、直接にフィードバックして適用され得る。
【００８５】 熱ガス処理の使用、及び熱処理のために必要な熱ガス流を生じさせるための大
気プラズマを使用する手段により、非常に速い高速熱処理がこの様に記載された
ので、本発明の様々な利点及び目的が理解され得る。記載された方法からの変更
は、特許請求の範囲に記載される通りの本発明の概念から逸脱しない限り、当業
者によってなされ得る。
【図面の簡単な説明】
【図１】 図１は、本発明による熱ガス処理領域に晒された基板表面の非常に速い加熱及
びクールダウンを得るために、激しい熱ガス流を使用する、基板の処理の概念の
図式図である。
【図２】 図２は、本発明による非常に速い加熱及び冷却に必要とされる熱ガス流を生成
させるのに使用され得る、大気プラズマ処理装置の図式的側平面図である。
【図３】 図３Ａは、本発明による高速熱処理技術が実施され得る、非接触の渦型の基板
ホルダーの図式的側断面図である。 図３Ｂは、図３Ａの基板ホルダーの底面図である。
【図４】 図４は、熱ガス流を通過させる際の、基板の２つの異なる速度での、モデル化
された加熱及び冷却速度のプロットであり、これは本発明によるピーク温度の制
御方法を示すものである。
【図５】 図５は、熱ガス流から基板への熱移動のための簡単なモデル化された図式図で
ある。
【図６】 図６は、従来の放射ＲＴＰ法によって得られる加熱及び冷却速度と比較した、
図５のウェハーの厚みに渡り低い温度差の管理様式における、シリコンウェハー
のためのモデル化された加熱及び冷却速度のプロットである。
【図７】 図７は、シリコンの同じ前表面のピーク温度を用いた、異なる入力加熱電力及
びガス流の横断、又は基板の速度での、シリコンウェハーの厚みに渡る温度差の
モデル化されたプロットの図である。
【図８】 図８は、１０５℃／秒の加熱及び冷却速度を用いた、ウェハーの厚みに渡り大
きい温度差の管理様式における、シリコンウェハーの前表面での加熱及び冷却速
度のモデル化されたプロットである。
【図９】 図９は、ウェハーの厚みに渡りそれぞれ低い温度差及び高い温度差の２つの操
作管理様式における、シリコンウェハーの冷却速度に関する、モデル化されたプ
ロットの図である。前及び後ろの表面対時間が示されている。
【図１０】 図１０は、同じ前表面温度を生じる、３つの異なる入力加熱電力及び速度での
、冷却速度に関する、モデル化されたプロットの図である。
【図１１】 図１１は、低温の非常に速いＲＴＰアニール処理での、比較的低いピーク温度
を用いた、シリコンウェハーでの、非常に速い加熱及び冷却速度を示す、モデル
化されたプロットの図である。
【図１２】 図１２は、環状の基板を横切る、熱ガス処理領域の単一直線パスの図式図であ
る。
【図１３】 図１３は、本発明による熱ガス処理領域を通る基板の単一直線パスから得られ
るであろう通りの、走査方向に対して垂直の、熱処理プロフィールの線図である
。
【図１４】 図１４は、重複距離が、単一走査処理プロフィールの幅と比較できる、重複し
た複数の直線状走査の線図である。
【図１５】 図１５は、重複距離が、単一走査処理プロフィールの幅と比較して小さい、重
複した複数の直線状走査の線図である。
【図１６】 図１６は、図１４及び図１５の重複した複数の走査を与えるための、熱ガス流
を通る基板のステップ及び走査動作配置の図式図である。
【図１７】 図１７Ａ〜図１７Ｃは、基板ホルダー及び基板の図式的側面図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ， ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ Ｎ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ， ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，Ｋ Ｒ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ， ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，Ｓ Ｉ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 下記工程からなる、半導体デバイスを製造するのに使用され
    る基板の高速熱処理（ＲＴＰ）方法であって、 温度が実質的に、熱ガス流によって基板を熱処理する間に得られるピーク基板
    表面温度以上の熱ガス流を形成する工程、及び 処理される領域が該熱ガス流から出て行った後に、基板の体積への熱伝導によ
    って基板の処理される領域を、基板がより向上した冷却を生じさせるのを可能に
    するために、基板の厚みに渡って温度差を確立させながら、高いピーク温度で、
    基板の表面の領域を処理するために選択される速度で、該熱ガス流を通って基板
    を移動させる工程 を含む基板の高速熱処理方法。
  2. 【請求項２】 該熱ガス流の電力密度が、約５×１０７Ｗ／ｍ２以上である
    、請求項１に記載の方法。
  3. 【請求項３】 該熱ガス流への基板の処理される領域の露出時間ｔＥが、式
    ：ｔＥ＜〜０．４ρｃｐΔｈ２／ｋによって与えられる値未満である、請求項１
    に記載の方法。
  4. 【請求項４】 該熱ガス流に対する該基板の速度が、約１．０ｍ／秒以上で
    ある、請求項１に記載の方法。
  5. 【請求項５】 該基板の速度が、熱ガス流への基板上の処理される領域の露
    出時間を、約８ｍｓ未満にさせる程度に十分高く選択される、シリコン基板のた
    めの、請求項１に記載の方法。
  6. 【請求項６】 該基板の速度が、約１．５ｍ／秒以上である、請求項２に記
    載の方法。
  7. 【請求項７】 該基板が、非接触の渦型の基板ホルダー中に保持され、かつ
    該基板ホルダーが基板の端を超える、該熱ガス流の処理領域の固有幅より長い距
    離で基板から伸びる延長部を有することを特徴とする、請求項に記載の方法。
  8. 【請求項８】 ドーピング原子の先の注入による結晶欠陥をアニーリングす
    ることによる、半導体基板をドープする工程を更に含む、請求項１に記載の方法
    。
  9. 【請求項９】 該基板上に蒸着された層から、ドーピング原子を拡散する工
    程を更に含む、請求項１に記載の方法。
  10. 【請求項１０】 該ドーピング原子を含有する物質が該熱ガス流に注入され
    た該熱ガス流から、ドーピング原子を拡散する工程を更に含む、請求項１に記載
    の方法。
  11. 【請求項１１】 下記工程からなる、半導体デバイスを製造するのに使用さ
    れる基板の高速熱処理（ＲＴＰ）方法であって、 電力密度が、約５×１０７Ｗ／ｍ２以上であり、実質的に熱ガス流により処理
    され得る基板の表面積より小さい断面積を有する、大気アーク型熱プラズマ流を
    形成する工程、及び 処理される領域が該熱大気ガス流から出て行った後に、基板の処理される領域
    を冷却するのに大きく寄与するために、基板の厚みに渡って温度差を保ちながら
    、所定の制御パターンで、かつ高温で基板の表面を処理するために選択されるし
    きい値以上の速度で、該熱ガス流を通って基板を移動させる工程 を含む基板の高速熱処理方法。
  12. 【請求項１２】 該しきい値が、約１．５ｍ／秒である、請求項１１に記載
    の方法。
  13. 【請求項１３】 下記工程からなる、半導体デバイスを製造するのに使用さ
    れる基板の高速熱処理（ＲＴＰ）方法であって、 電力密度が、約１０３℃／秒より高い速度で基板の表面温度を高める程度に十
    分に高い、熱ガス流を形成する工程、及び 基板の厚みに渡って温度差を保ち、かつ処理される領域が該熱ガス流から出て
    行った後に、少なくとも約１０３℃／秒の速度で、処理される領域を基板が冷却
    するのを可能にしながら、該高温で、基板の表面を処理するために選択される速
    度で、該熱ガス流を通って基板を移動させる工程 を含む基板の高速熱処理方法。
  14. 【請求項１４】 該熱ガス流が、該基板の永久ひずみがなく、かつ該基板に
    結晶欠陥を導入させることなく、該熱ガス流に対して基板を動かす間、約１００
    ０℃以上まで該基板の表面温度を上げる程度に十分に高い電力密度を有する、請
    求項１３に記載の方法。
  15. 【請求項１５】 該ガス流の電力密度が、約５×１０７Ｗ／ｍ２以上である
    、請求項１４に記載の方法。
  16. 【請求項１６】 該熱ガス流が、通路に沿って基板の浅いセグメントが溶融
    する値まで、通路に沿って該基板の表面温度を上げる程度に十分に高い電力密度
    を有する、請求項１３に記載の方法。
  17. 【請求項１７】 該基板の動作が、該基板の表面のピーク温度を調節するよ
    うに制御される、請求項１３に記載の方法。
  18. 【請求項１８】 該基板の動きが、該温度差を確立しながら、熱ガスに晒さ
    れる基板の部位が基板全体の熱処理を形成するのを可能にする程度に隣り合う通
    路間に間隔を有する、複数の重なり合う通路を与えるように制御される、請求項
    １に記載の方法。
  19. 【請求項１９】 該基板が直線状の通路に沿って制御された速度で、該熱ガ
    ス流を通って連続してオフセットパスで動くように、該基板が、ステップ及び走
    査（ｓｔｅｐ ａｎｄ ｓｃａｎ）動作で、該熱ガス流を通って動く、動作配置
    を有する、請求項１に記載の方法。
  20. 【請求項２０】 該基板がアーチ形の通路に沿って制御された速度で、該熱
    ガス流を通って連続してオフセットパスで動くように、該基板が、ステップ及び
    走査動作で、該熱ガス流を通って動く、動作配置を有する、請求項１に記載の方
    法。
  21. 【請求項２１】 それぞれの設定中の走査が、該熱ガス処理領域の固有幅よ
    りも大きさが大きく、走査の次の設定が、均一な処理を与える程度に小さいステ
    ップによってオフセットされ、かつ、走査の設定が基板全体を完全に処理するよ
    うに運転される、該基板の動作が、互いからオフセットである走査で、走査間に
    クールダウン時間を与えながら、重なり合う走査に沿う、請求項１３に記載の方
    法。
JP2001536925A 1999-11-01 2000-10-23 基板の高速熱処理方法 Pending JP2003514377A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US16276299P 1999-11-01 1999-11-01
US60/162,762 1999-11-01
US09/689,307 US6467297B1 (en) 2000-10-12 2000-10-12 Wafer holder for rotating and translating wafers
US09/689,307 2000-10-12
PCT/US2000/041492 WO2001035041A2 (en) 1999-11-01 2000-10-23 Method for rapid thermal processing of substrates

Publications (1)

Publication Number Publication Date
JP2003514377A true JP2003514377A (ja) 2003-04-15

Family

ID=26859041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001536925A Pending JP2003514377A (ja) 1999-11-01 2000-10-23 基板の高速熱処理方法

Country Status (4)

Country Link
EP (1) EP1234328A2 (ja)
JP (1) JP2003514377A (ja)
AU (1) AU4134401A (ja)
WO (1) WO2001035041A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313796A (ja) * 2001-04-18 2002-10-25 Gasonics:Kk 基板熱処理装置
JP2010135645A (ja) * 2008-12-05 2010-06-17 Philtech Inc 膜形成方法および膜形成装置
JP2011060849A (ja) * 2009-09-07 2011-03-24 Murata Machinery Ltd 基板移載装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138973A (ja) * 1983-12-27 1985-07-23 Fuji Electric Corp Res & Dev Ltd 絶縁ゲ−ト型電界効果トランジスタの製造方法
JPS61170025A (ja) * 1985-01-23 1986-07-31 Nec Corp 拡散層の形成方法
JPS62290120A (ja) * 1986-06-09 1987-12-17 Ricoh Co Ltd 多結晶半導体膜の単結晶化方法
JPS63172424A (ja) * 1987-01-12 1988-07-16 Fujitsu Ltd 半導体装置の製造方法
JPH01242141A (ja) * 1988-03-23 1989-09-27 Hitachi Ltd 高気圧マイクロ波プラズマ反応装置
JPH0448723A (ja) * 1990-06-15 1992-02-18 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH05226260A (ja) * 1992-02-13 1993-09-03 Matsushita Electric Ind Co Ltd 光電変換素子の製造方法およびその製造装置
JPH10189473A (ja) * 1996-11-12 1998-07-21 Internatl Business Mach Corp <Ibm> マイクロ波アニールによる極浅半導体接合の形成
JP2000511344A (ja) * 1996-05-31 2000-08-29 アイペック・プリシジョン・インコーポレーテッド プラズマジェットを発生しかつ偏向するための装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122043A (en) * 1990-12-06 1992-06-16 Matthews M Dean Electric pulsed power vacuum press
US5336641A (en) * 1992-03-17 1994-08-09 Aktis Corporation Rapid thermal annealing using thermally conductive overcoat
US5663090A (en) * 1995-06-29 1997-09-02 Micron Technology, Inc. Method to thermally form hemispherical grain (HSG) silicon to enhance capacitance for application in high density DRAMs
US5843239A (en) * 1997-03-03 1998-12-01 Applied Materials, Inc. Two-step process for cleaning a substrate processing chamber
US6165273A (en) * 1997-10-21 2000-12-26 Fsi International Inc. Equipment for UV wafer heating and photochemistry
KR100551980B1 (ko) * 1997-11-03 2006-02-20 에이에스엠 아메리카, 인코포레이티드 저질량 지지체를 이용한 웨이퍼의 처리방법 및 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138973A (ja) * 1983-12-27 1985-07-23 Fuji Electric Corp Res & Dev Ltd 絶縁ゲ−ト型電界効果トランジスタの製造方法
JPS61170025A (ja) * 1985-01-23 1986-07-31 Nec Corp 拡散層の形成方法
JPS62290120A (ja) * 1986-06-09 1987-12-17 Ricoh Co Ltd 多結晶半導体膜の単結晶化方法
JPS63172424A (ja) * 1987-01-12 1988-07-16 Fujitsu Ltd 半導体装置の製造方法
JPH01242141A (ja) * 1988-03-23 1989-09-27 Hitachi Ltd 高気圧マイクロ波プラズマ反応装置
JPH0448723A (ja) * 1990-06-15 1992-02-18 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH05226260A (ja) * 1992-02-13 1993-09-03 Matsushita Electric Ind Co Ltd 光電変換素子の製造方法およびその製造装置
JP2000511344A (ja) * 1996-05-31 2000-08-29 アイペック・プリシジョン・インコーポレーテッド プラズマジェットを発生しかつ偏向するための装置
JPH10189473A (ja) * 1996-11-12 1998-07-21 Internatl Business Mach Corp <Ibm> マイクロ波アニールによる極浅半導体接合の形成

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313796A (ja) * 2001-04-18 2002-10-25 Gasonics:Kk 基板熱処理装置
JP2010135645A (ja) * 2008-12-05 2010-06-17 Philtech Inc 膜形成方法および膜形成装置
JP2011060849A (ja) * 2009-09-07 2011-03-24 Murata Machinery Ltd 基板移載装置

Also Published As

Publication number Publication date
WO2001035041A2 (en) 2001-05-17
WO2001035041A3 (en) 2002-01-24
AU4134401A (en) 2001-06-06
EP1234328A2 (en) 2002-08-28
WO2001035041A9 (en) 2002-08-08

Similar Documents

Publication Publication Date Title
US10840100B2 (en) Method of thermal processing structures formed on a substrate
CN1222016C (zh) 通过激光退火和快速加温退火形成超浅结的方法
TWI497600B (zh) 用於積體電路製造之具有減少圖案密度效應的超快速雷射退火
US7795124B2 (en) Methods for contact resistance reduction of advanced CMOS devices
US20030183612A1 (en) Pulsed processing semiconductor heating methods using combinations of heating sources
TW200816283A (en) Technique for improved damage control in a plasma doping (PLAD) ion implantation
US6214707B1 (en) Method of forming a doped region in a semiconductor substrate
US6762136B1 (en) Method for rapid thermal processing of substrates
JP2003514377A (ja) 基板の高速熱処理方法
JP5558006B2 (ja) 基板に形成された熱処理構造用の方法および装置
Skorupa et al. Ultra-shallow junctions produced by plasma doping and flash lamp annealing
Gelpey et al. Advanced annealing for sub-130nm junction formation
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
JPS59211221A (ja) イオン注入した半導体の熱処理方法
JP4894111B2 (ja) 熱処理装置
Shibata et al. Resistivity reduction in heavily doped polycrystalline silicon using cw‐laser and pulsed‐laser annealing
TW200305206A (en) Methods for chemical formation of thin film layers using short-time thermal processes
TWI733905B (zh) 裝置形成方法
US11195732B2 (en) Low thermal budget annealing
JP2004055694A (ja) 絶縁されたシリコン単結晶層を含む半導体基板の製造方法
Camm et al. Engineering ultra-shallow junctions using fRTP/sup TM
Skorupa et al. Advanced thermal processing of semiconductor materials in the msec-range
JPH05235321A (ja) 接続構造形成方法
JPS5897835A (ja) 半導体基体およびその製造方法
JPS595633A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313