JPS63172424A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63172424A
JPS63172424A JP467887A JP467887A JPS63172424A JP S63172424 A JPS63172424 A JP S63172424A JP 467887 A JP467887 A JP 467887A JP 467887 A JP467887 A JP 467887A JP S63172424 A JPS63172424 A JP S63172424A
Authority
JP
Japan
Prior art keywords
layer
plasma
semiconductor
substrate
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP467887A
Other languages
English (en)
Inventor
Shuzo Fujimura
藤村 修三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP467887A priority Critical patent/JPS63172424A/ja
Publication of JPS63172424A publication Critical patent/JPS63172424A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 半導体基板(絶縁膜を有するものを含む)上に所望の不
純物(ドーパント)を含む不純物含有層゛ を設け、該
不純物含有層の上方からプラズマを照射することによっ
て該不純物含有層中のドーパントを該半導体基板中に浸
透せしめて該半導体基板面にp型若しくはn型の不純物
拡散層を形成するに際し、半導体基板(絶縁膜を含む)
及び不純物含有層と化学反応を起こさないプラズマ生成
ガスを用いることによってエツチング、デボジシロン等
による半導体基板(絶縁膜を含む)及び不純物含有層の
変形、変質を抑え、これによって精度のよい不純物の導
入を行うと共にデバイス性能の劣化を防止する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特に半導体中に
不純物(ドーパント)を導入するドニビング方法に関す
る。
半導体ICの大幅な高密度、高集積化に伴い、その性能
及び歩留り向上のために、不純物導入領域のドーパント
濃度と深さの制御を独立に行うことができ、且つ浅い不
純物導入領域の形成が可能で、更に半導体基板面にダメ
ージを与えずに選択導入を行うことが可能なドーピング
方法が、要望される。
〔従来の技術〕
従来、半導体中にp型半導体若しくはn型半導体を形成
するためのドーパントを導入する方法として、熱拡散法
及びイオン打込み法がよく知られている。
熱拡散法は半導体を600℃以上の高温にまで加熱し、
拡散源よりドーパントを半導体中に拡散させる技術であ
る。この方法は半導体を上記のように高温にしなくては
ならないため、酸化膜或いは窒化膜等の剥離やマスクの
耐熱性の問題もあってドーピングする個所を選択する選
択拡散が難しいこと、2度目以降の拡散を行うときそれ
より以前に行われた拡散で形成された拡散層中のドーパ
ントがより深く、より広く入ってしまってプロファイル
かくずれる等の問題がある。また、温度を上下する際に
半導体基板を構成する眉間にががるストレスも該半導体
基板の反りを生ずるので無視できない。更に、装置とし
ても基本的に拡散速度が遅いため枚葉処理が難しく、自
動化、小型化に不向きであり、また反応炉の洗浄等にも
長時間を要するという問題がある。
一方、イオン打込み法はドーパントをイオン化し静電的
に加速して半導体中に打ち込む技術であり、現在では主
流となっている。この方法は半導体を高温に加熱する必
要がないため、レジストをマスクとして選択拡散が行え
ること、拡散層が横に拡がらないこと、多重に打込みが
可能なこと、処理速度が大なること、等多くの利点を有
している。しかし基本的にはイオン化したドーパントを
高速で半導体中に打ち込むのであるから、半導体結晶が
ダメージを受は打込まれた部分の表層部はその衝撃によ
って結晶性を失いアモルファス化することがある。また
イオンは当然マスク材にも打込まれるのでマスク材も相
当のダメージを受け、例えば主として用いられるレジス
トでは炭化し、打込み条件によっては通常の手段で剥離
できないような頑強な残滓を生じ、デバイス特性の劣化
を招く場合がある。そしてまたドーパントのイオンは方
向性が良く、従って下方向の拡散はよいが横方向への拡
散ができない、このことは、例えば近年提案されている
トレンチ構造の素子を形成する際、必要なトレンチ側面
へのドーパントの注入が行えないことを示している。更
に現在用いられている装置ではイオンビームを安定して
引き出すためには加速電圧として数10KeVが必要で
あり、その結果打ち込みが深くなって数100人という
浅い拡散層の形成が難しいという問題もある。そしてこ
の方法ではどうしても装置が大型且つ複雑化するために
、故障も多くコスト的に高価なものとなっている。
更に他の方法としては、プラズマチャング法が提案され
ている(特開昭56−138921)、これはドーパン
トを含んだプラズマを作り、該プラズマ中に生成したド
ーパントイオンをイオンシースまたは引出し電極を用い
て半導体基板中に打ち込もうとするもので、いわばイオ
ン打込み法の低加速電圧化と言える。しかしながら基板
が直接にプラズマに触れることによる半導体表面層のダ
メージは回避できず、また横方向拡散もできない。この
地位た例として、プラズマ生成にDC放電を用い、ガス
中のPH3、B2H4をプラズマソースとして燐(P)
やボロン(B)をドープした例がある(例えば雑誌「表
面処理研究」第2巻、第1号、1983年9月、P、 
147〜153)。この場合、ドーピングは単にイオン
シースによりイオンが加速されて打ち込まれるだけでは
ないことが示されており、イオン衝突による温度上昇を
可能性の一つとして認めている。換言すれば基板表面が
プラズマに直接触れることによるダメージの存在を示唆
している。また一般にプラズマに対してドープした場所
が露出していると、スパッタ等によってプラズマ中に入
り込んだプラズマチャンバの構成物質も同時にドーピン
グされてしまう欠点もある。
発明者らは上記従来方法における種々の問題点を除去す
べく先に特願昭61−212733において半導体基板
面に所望のドーパントを含む層を塗布等により設け、こ
の層の上方からプラズマを照射することによってドーパ
ントを半導体基板内に浸透せしめるドーピング方法(以
下プラズマスクイジング(Plasma Squeez
ing)方法と称する)を提案している。    ′ しかしこの方法において、プラズマが半導体装置を構成
する材料と直接反応するガスをプラズマ生成ガスに用い
ると、半導体装置の基本特性が変化せしめられるという
問題を生ずる。例えばプラズマ生成ガスに、4弗化炭素
(CF4)等を含むガスを用いると、シリコン(Si)
や二酸化シリコン(St(h)、窒化シリコン(SiJ
a)等がエツチングされてしまうし、モノシラン(S 
i H*)等を含むガスを用いると、不必要な膜が形成
されたりする。また酸素(02)を含むガスを用いると
半導体層が酸化し場合によっては実害を生ずる。
また半導体装置の構成材料と反応しないでも不純物(ド
ーパント)含有層と反応するガスを用いた場合には、プ
ラズマとの反応によって不純物含有層の膜厚、形状が変
化するために不純物の浸透量即ちドーピング量がばらつ
くという問題を生ずる。
〔発明が解決しようとする問題点〕
本発明が解決しようとする問題点は、ダメージを生ぜず
に半導体内にドーパントを拡散することができ、且つ浅
い拡散層の形成、選択拡散等も可能な、上記プラズマス
クイジング方法において、従来、半導体基板表面の変形
、変質や、半導体内へのドーピング量にばらつきを生じ
ていたことである。
〔問題点を解決するための手段〕
上記問題点は、半導体の基板上に、該半導体中において
アクセプタ若しくはドナーとして働く不純物原子を含む
不純物含有層を設け、該不純物含有層にプラズマを照射
することによって該不純物含有層の不純物を半導体基板
中に導入し該半導体基板に不純物導入を形成するに際し
て、不活性ガス或いは窒素等の該半導体基板面を構成す
る物質及び不純物含有層と化学反応を起こさないガスに
よるプラズマを用いる本発明による半導体装置の製造方
法によって解決される。
〔作 用〕
即ち本発明は、プラズマスクイジング方法において、不
純物(ドーパント)含有層から半導体基板内に不純物含
有層に含まれるドーパントを浸透させる際に用いるプラ
ズマに、半導体装置を構成する半導体材料及び絶縁材料
と反応しないガスのプラズマを用いることによって、半
導体層や絶縁膜変質、変形によるデバイス特性の劣化を
防止し、且つ不純物含有層の変形、変質を抑えドーピン
グ量の均一化を図って半導体装置の性能のばらつきを防
止するものである。
〔実施例〕
以下本発明を第1図〜第4図の工程断面図を参照し、一
実施例について具体的に説明する。
全図を通じ同一対象物は同一符合で示す。
第1図参照 例えばバルク抵抗100Ω口以上の(100)面を有す
るp型シリコン(St)基板1上に、溶液中において例
えば0.5g/100cc程度の! CP)濃度を有す
るn型不純物ソースとしてのスピンオングラス(SOG
)層例えば0C() (商品名、東京応化工業型)層2
を、6000r、p、a+程度の回転速庫で、厚さ80
0人程度に塗布する。
第2図参照 次いで該基板を、空気中で、例えば180℃で30分程
度ベータし、上記OCD層2の溶媒を揮発させて除去し
た後、該基板を図示しないプラズマ装置(容器)内に配
置し、例えば該装置内に窒素(Nt)を例えば250c
c/+minで流入つつ、該装置内を0.5Torr程
度に減圧した状態で、周波数2.45 GHz、パワー
IKW(入射1.5KW、反射0.5KW)程度のマイ
クロ波によって励起せしめた該窒素(Nりガスのプラズ
マ3によって該OCD層2の上面を約10分程度照射す
る。ここで半感体基板1面には該000層2から燐(P
)が浸透し、深さ数100人程0の極めて浅い燐(P)
  ドープ層4が形成され、該基板1面はn型に反転す
る。なおこの際の基板の温度上昇は200℃以下である
第3図参照 次いで該基板を、例えば、硫酸(hsO4)と過酸化水
素(uzoz)との混液、純水、弗酸(IP)、純水、
硝酸(HN(h)等で処理してOCD層2を完全に剥離
除去した後、通常通りN!中等において該基板lの乾燥
を行う。
第4図参照 次いで該基板1をN2中において、例えば950℃で3
0分間アニールしてドーパントを活性化し、例えば20
00人程度0所定の深さに再分布せしめてn型の不純物
拡散層 (104)を形成する。
このアニールによって形成されたn型の不純物拡散層1
04は、シート抵抗が9〜IOKΩ/口の範囲に分布す
る。
このシート抵抗の分布は、プラズマガスとして、酸素(
0,)等の、OCD層中の有機物と反応しこれを酸化し
てその膜厚を変化せしめる作用を持つガスを用いた場合
に生ずる1桁程度の分布に比べて大幅に改善された値で
ある。
またプラズマガスとして酸素(0,)用いた場合に生じ
ていた、その灰化反応によって000層の表面状態が変
質し、該000層が前記酸類によるウェット処理で剥離
し難い部分を生じる等の不都合が解消された。そしてま
たシリコン面の酸化による前記ウェット処理条件の修正
等も不用になった。
〔発明の効果〕
以上説明のように、本発明の方法によれば半導体装置の
製造において、ダメージを生ぜずに半導体内にドーパン
トを拡散することができ、且つ浅い高濃度の拡散層の形
成、選択拡散等も可能な、ドーピング方法であるプラズ
マスクイジング方法において、ドーパントソースとなる
不純物含有層の変形及び変質を伴わないので均一な濃度
を有する不純物拡散領域が形成されるので半導体装置の
性能の均一化が図れる。
また、半導体面に不用な堆積層が形成されたり、半導体
基板面を構成する半導体材料及び絶縁膜等が変形、変質
せしめられることもないので、半導体装置の性能や信頼
性の劣化も防止される。
【図面の簡単な説明】
第1図〜第4図は本発明の一実施例を示す工程断面図で
ある。 図において、 lはp型シリコン(St)基板、 2は000層、 104はn型不純物拡散層 を示す。

Claims (1)

  1. 【特許請求の範囲】 1、半導体の基板上に、該半導体中においてアクセプタ
    若しくはドナーとして働く不純物原子を含む不純物含有
    層を設け、該不純物含有層にプラズマを照射することに
    よって該不純物含有層の不純物を半導体基板中に導入し
    て該半導体基板に不純物領域を形成するに際して、 該半導体基板面を構成する物質及び不純物含有層と化学
    反応を起こさないガスによるプラズマを用いることを特
    徴とする半導体装置の製造方法。 2、前記プラズマの生成に不活性ガス若しくは窒素を用
    いることを特徴とする特許請求の範囲第1項記載の半導
    体装置の製造方法。
JP467887A 1987-01-12 1987-01-12 半導体装置の製造方法 Pending JPS63172424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP467887A JPS63172424A (ja) 1987-01-12 1987-01-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP467887A JPS63172424A (ja) 1987-01-12 1987-01-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63172424A true JPS63172424A (ja) 1988-07-16

Family

ID=11590552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP467887A Pending JPS63172424A (ja) 1987-01-12 1987-01-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63172424A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003514377A (ja) * 1999-11-01 2003-04-15 ジェテック インコーポレーテッド 基板の高速熱処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003514377A (ja) * 1999-11-01 2003-04-15 ジェテック インコーポレーテッド 基板の高速熱処理方法

Similar Documents

Publication Publication Date Title
JP3391410B2 (ja) レジストマスクの除去方法
US6221764B1 (en) Manufacturing method of semiconductor device
JPH08167598A (ja) シリコンを主成分とする材料の異方性エッチング方法
JPH0439967A (ja) 薄膜トランジスターの製造方法
JPH08162433A (ja) イオンドーピング装置のクリーニング方法
JPH08301612A (ja) シリコン表面の酸化防止方法、シリコン表面にシリサイド層を形成する方法および高架型半導体構造の垂直面上に酸化層を形成する方法
WO2005119745A1 (ja) 不純物導入方法
JP2003249497A (ja) 半導体装置の製造方法
US6555451B1 (en) Method for making shallow diffusion junctions in semiconductors using elemental doping
US6077751A (en) Method of rapid thermal processing (RTP) of ion implanted silicon
US5851906A (en) Impurity doping method
JP2013080834A (ja) 半導体装置の製造方法
JPS63172424A (ja) 半導体装置の製造方法
US6939816B2 (en) Method to improve the uniformity and reduce the surface roughness of the silicon dielectric interface
US20020098664A1 (en) Method of producing SOI materials
US5874352A (en) Method of producing MIS transistors having a gate electrode of matched conductivity type
JP3578345B2 (ja) 半導体装置の製造方法および半導体装置
EP0262034B1 (en) Impurity doping method for the fabrication of semiconductor devices
JPH04208528A (ja) 半導体装置の製造方法
JP3260165B2 (ja) 薄膜素子の製造方法
JP4086334B2 (ja) 不純物の導入方法
JPH06124959A (ja) 半導体装置の製造方法
JPH08186082A (ja) 半導体装置の製造方法
JPS63164427A (ja) 半導体装置の製造方法
KR920010694B1 (ko) 반도체 장치 제조용 반도체 기판에 불순물을 도우핑하는 방법