JPH05235321A - 接続構造形成方法 - Google Patents
接続構造形成方法Info
- Publication number
- JPH05235321A JPH05235321A JP4314572A JP31457292A JPH05235321A JP H05235321 A JPH05235321 A JP H05235321A JP 4314572 A JP4314572 A JP 4314572A JP 31457292 A JP31457292 A JP 31457292A JP H05235321 A JPH05235321 A JP H05235321A
- Authority
- JP
- Japan
- Prior art keywords
- connection structure
- layer
- melt
- substrate
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10S117/903—Dendrite or web or cage technique
- Y10S117/904—Laser beam
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/09—Laser anneal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 半導体構造の基板または埋込み層への接続構
造を形成する安価な信頼性の良い技術を提供する。 【構成】 上側の軽度ドープ層１４および下側の重度ド
ープ層１２の小さな選択領域を溶融するためにレーザを
用いる。液相の溶融体内の材料の、不純物の急速な拡散
および混合は、溶融体が再結晶化されるときに、一様に
ドープされた導電領域を生成する。
造を形成する安価な信頼性の良い技術を提供する。 【構成】 上側の軽度ドープ層１４および下側の重度ド
ープ層１２の小さな選択領域を溶融するためにレーザを
用いる。液相の溶融体内の材料の、不純物の急速な拡散
および混合は、溶融体が再結晶化されるときに、一様に
ドープされた導電領域を生成する。
Description
【０００１】
【産業上の利用分野】本発明は、一般に半導体集積回路
構造、特に基板または基板内に埋込まれた層の接続構造
の形成に関するものである。
構造、特に基板または基板内に埋込まれた層の接続構造
の形成に関するものである。
【０００２】
【従来の技術】集積回路の製造において、集積回路の主
表面（例えば、相次ぐ層に集積回路が展開されている
面）から、基板または集積回路内の埋込み層に接続を形
成することが、しばしば望まれ、また必要とされてい
る。特に、バイポーラ，ＦＥＴまたはＢＩＣＭＯＳ（例
えば単一チップ上にバイポーラトランジスタおよびＣＭ
ＯＳの両方を含む）技術においては、トランジスタは、
重度ドープ基板上に成長した軽度ドープ・エピタキシャ
ル層上に形成される。基板または埋込み層の重度ドーピ
ングは、基板の導電率を上げるために行われ、エピタキ
シャル層の軽度ドーピングは、ほぼ非導電性である層を
生成する。しかし、エピタキシャル層のエリアすなわち
領域（例えば、エピタキシャル層の厚さよりも小さい深
さの領域）は、形成されるトランジスタに固有の特定の
各技術に従って、トランジスタ部分を形成するために、
ドーピング・レベルを変更することによって、選択的に
導電的に作られる。
表面（例えば、相次ぐ層に集積回路が展開されている
面）から、基板または集積回路内の埋込み層に接続を形
成することが、しばしば望まれ、また必要とされてい
る。特に、バイポーラ，ＦＥＴまたはＢＩＣＭＯＳ（例
えば単一チップ上にバイポーラトランジスタおよびＣＭ
ＯＳの両方を含む）技術においては、トランジスタは、
重度ドープ基板上に成長した軽度ドープ・エピタキシャ
ル層上に形成される。基板または埋込み層の重度ドーピ
ングは、基板の導電率を上げるために行われ、エピタキ
シャル層の軽度ドーピングは、ほぼ非導電性である層を
生成する。しかし、エピタキシャル層のエリアすなわち
領域（例えば、エピタキシャル層の厚さよりも小さい深
さの領域）は、形成されるトランジスタに固有の特定の
各技術に従って、トランジスタ部分を形成するために、
ドーピング・レベルを変更することによって、選択的に
導電的に作られる。
【０００３】従来技術では、基板または埋込み層への接
続構造は、典型的には、接続構造の所望エリア内の不純
物濃度プロファイルを上げるためのイオン注入によって
作られる。しかし、このようにして作られる接続構造
は、いくつかの困難性を有している。接続構造が作られ
る層は、トランジスタ部分を形成する層と比較して、か
なりの厚さを有している。イオン・エネルギの制御によ
って、イオン注入深さをかなりの範囲にわたって調整す
ることができるが、ある深さ範囲にわたってイオン注入
をするためには、あるエネルギ範囲の種々のエネルギで
イオン注入する必要があり、不規則な不純物濃度プロフ
ァイルを生じる。このことは、基板または埋込み層に接
続構造を形成するメカニズムに対し限界を与えている。
不純物濃度プロファイルは、イオン注入による結晶格子
に対する損傷を修復するためにしばしばなされるアニー
リング中に、拡散によって幾分滑らかになるが、このよ
うなアニーリングは、トランジスタ製造プロセスの特定
の時点に存在するトランジスタ構造の他の部分に生じる
拡散と適合させるのは困難である。さらに、接続構造が
形成される層の厚さは、特定の半導体構造内の可能な注
入深さを越えることがある。さらに、このような不純物
注入は、潜在的に製造歩どまりを減少させる位置ずれを
受けやすいマスクの形成を必要とする。マスク形成、イ
オン注入、アニーリングおよびマスク除去の少なくとも
４つの工程は、このような接続構造の形成に必要である
が、時間がかかり、製造スループットを制限し、集積回
路デバイスのコスト増大の大きな要因となる。
続構造は、典型的には、接続構造の所望エリア内の不純
物濃度プロファイルを上げるためのイオン注入によって
作られる。しかし、このようにして作られる接続構造
は、いくつかの困難性を有している。接続構造が作られ
る層は、トランジスタ部分を形成する層と比較して、か
なりの厚さを有している。イオン・エネルギの制御によ
って、イオン注入深さをかなりの範囲にわたって調整す
ることができるが、ある深さ範囲にわたってイオン注入
をするためには、あるエネルギ範囲の種々のエネルギで
イオン注入する必要があり、不規則な不純物濃度プロフ
ァイルを生じる。このことは、基板または埋込み層に接
続構造を形成するメカニズムに対し限界を与えている。
不純物濃度プロファイルは、イオン注入による結晶格子
に対する損傷を修復するためにしばしばなされるアニー
リング中に、拡散によって幾分滑らかになるが、このよ
うなアニーリングは、トランジスタ製造プロセスの特定
の時点に存在するトランジスタ構造の他の部分に生じる
拡散と適合させるのは困難である。さらに、接続構造が
形成される層の厚さは、特定の半導体構造内の可能な注
入深さを越えることがある。さらに、このような不純物
注入は、潜在的に製造歩どまりを減少させる位置ずれを
受けやすいマスクの形成を必要とする。マスク形成、イ
オン注入、アニーリングおよびマスク除去の少なくとも
４つの工程は、このような接続構造の形成に必要である
が、時間がかかり、製造スループットを制限し、集積回
路デバイスのコスト増大の大きな要因となる。
【０００４】しかし、より重大と考えられることは、イ
オン注入によって形成された前述した接続構造が、比較
的高い抵抗を有していることである。このことは、基板
または埋込み層コンタクトに必要なエリアが、かなり大
きく、かつ、基板または埋込み層の異なるエリアに異な
る電圧がつくられるのを避けるために好適に分布しなけ
ればならないことを意味している。ＢＩＣＭＯＳ技術で
は、しばしば、基板または埋込み層の接続構造は、バイ
ポーラおよびＣＭＯＳトランジスタの各グループに対し
て形成される。いずれにしても、従来の場合は、トラン
ジスタ数個分の面積を必要とすることがある。
オン注入によって形成された前述した接続構造が、比較
的高い抵抗を有していることである。このことは、基板
または埋込み層コンタクトに必要なエリアが、かなり大
きく、かつ、基板または埋込み層の異なるエリアに異な
る電圧がつくられるのを避けるために好適に分布しなけ
ればならないことを意味している。ＢＩＣＭＯＳ技術で
は、しばしば、基板または埋込み層の接続構造は、バイ
ポーラおよびＣＭＯＳトランジスタの各グループに対し
て形成される。いずれにしても、従来の場合は、トラン
ジスタ数個分の面積を必要とすることがある。
【０００５】メタライゼーションによって抵抗の軽減さ
れた接続構造の形成は、これらの問題を解決しない。ま
た、金属を堆積できる開口を設けるためにマスクが依然
として必要である。金属は、また、用いられる半導体材
料に比べて熱的膨張および収縮が異なるために、疲労ま
たは他の欠陥にさらされる。半導体材料の下側層および
上側層への金属接着は、追加の付着または反応工程を必
要とし、また、製造歩どまりを減少させる潜在的な集積
回路欠陥の主要発生源である。
れた接続構造の形成は、これらの問題を解決しない。ま
た、金属を堆積できる開口を設けるためにマスクが依然
として必要である。金属は、また、用いられる半導体材
料に比べて熱的膨張および収縮が異なるために、疲労ま
たは他の欠陥にさらされる。半導体材料の下側層および
上側層への金属接着は、追加の付着または反応工程を必
要とし、また、製造歩どまりを減少させる潜在的な集積
回路欠陥の主要発生源である。
【０００６】
【発明が解決しようとする課題】したがって本発明の目
的は、集積回路の主表面から埋込み層または基板へ延在
する高導電率の電気接続構造を提供することにある。
的は、集積回路の主表面から埋込み層または基板へ延在
する高導電率の電気接続構造を提供することにある。
【０００７】本発明の他の目的は、最少の処理工程で迅
速かつ信頼性良く製造できる、集積回路の主表面から埋
込み層または基板へ延在する接続構造を提供することに
ある。
速かつ信頼性良く製造できる、集積回路の主表面から埋
込み層または基板へ延在する接続構造を提供することに
ある。
【課題を解決するための手段】本発明の目的を達成する
ために、半導体構造の主表面と下側層との間に接続を形
成する方法は、前記主表面の選択された領域を、前記下
側層内の深さまで溶融する工程と、溶融された材料の再
結晶化を行う工程とを含んでいる。
ために、半導体構造の主表面と下側層との間に接続を形
成する方法は、前記主表面の選択された領域を、前記下
側層内の深さまで溶融する工程と、溶融された材料の再
結晶化を行う工程とを含んでいる。
【０００８】
【実施例】以下、図面特に図１を参照して本発明の実施
例を説明する。図１には、本発明を最も有益に採用でき
る代表的な対構成の半導体層１０を示す。重度ドープ層
１２、この場合Ｐ+ 基板を、軽度ドープ層１４、この場
合Ｐ- エピタキシャル層で被覆する。本発明は、異なる
数の層、他の不純物の種類、アモルファスおよび多結晶
シリコンのような異なる結晶構造、ゲルマニウムおよび
ヒ化ガリウムのような化合物半導体といったような他の
半導体材料を用いることができることを理解すべきであ
る。本発明を応用するための構造の重要な要素は、半導
体材料の重度ドープ層を被覆する軽ドープまたはノンド
ープ層である。下側の重度ドープエリアの寸法が非常に
小さい場合でも適しているので、本発明の採用には大き
な連続層は必要でないことも理解すべきである。説明を
明瞭にするために、“層”という用語を本明細書中に用
いるが、寸法制限された重度ドープ材料の領域または他
の形態の堆積もこの用語に含まれるものと理解すべきで
ある。また、“重度ドープ”という相対的用語は、軽度
ドープ層の不純物濃度の約２０倍以上の不純物濃度とみ
なされることを理解すべきである。これは、以下の説明
でより明らかになるように、本発明により形成される限
られた長さの接続構造が、重度ドープ層の導電率に匹敵
する導電率を有し、接続構造の抵抗が無視しうる程度に
なるようにするためである。
例を説明する。図１には、本発明を最も有益に採用でき
る代表的な対構成の半導体層１０を示す。重度ドープ層
１２、この場合Ｐ+ 基板を、軽度ドープ層１４、この場
合Ｐ- エピタキシャル層で被覆する。本発明は、異なる
数の層、他の不純物の種類、アモルファスおよび多結晶
シリコンのような異なる結晶構造、ゲルマニウムおよび
ヒ化ガリウムのような化合物半導体といったような他の
半導体材料を用いることができることを理解すべきであ
る。本発明を応用するための構造の重要な要素は、半導
体材料の重度ドープ層を被覆する軽ドープまたはノンド
ープ層である。下側の重度ドープエリアの寸法が非常に
小さい場合でも適しているので、本発明の採用には大き
な連続層は必要でないことも理解すべきである。説明を
明瞭にするために、“層”という用語を本明細書中に用
いるが、寸法制限された重度ドープ材料の領域または他
の形態の堆積もこの用語に含まれるものと理解すべきで
ある。また、“重度ドープ”という相対的用語は、軽度
ドープ層の不純物濃度の約２０倍以上の不純物濃度とみ
なされることを理解すべきである。これは、以下の説明
でより明らかになるように、本発明により形成される限
られた長さの接続構造が、重度ドープ層の導電率に匹敵
する導電率を有し、接続構造の抵抗が無視しうる程度に
なるようにするためである。
【０００９】ドーピング・レベルのこの組合わせは、接
続構造が必要とされる領域において度々見受けられる。
重度ドープ上側層は導電的であり、この上側層を通る接
続構造は多くの場合不適切である。同様に、下側層また
は堆積が、重度にドープされていないならば、下側層ま
たは堆積は、本発明によって与えられる低抵抗の接続を
必要とするように、十分に導電的ではない。したがっ
て、本発明は、集積回路製造において広い利用可能性を
有している。
続構造が必要とされる領域において度々見受けられる。
重度ドープ上側層は導電的であり、この上側層を通る接
続構造は多くの場合不適切である。同様に、下側層また
は堆積が、重度にドープされていないならば、下側層ま
たは堆積は、本発明によって与えられる低抵抗の接続を
必要とするように、十分に導電的ではない。したがっ
て、本発明は、集積回路製造において広い利用可能性を
有している。
【００１０】図１の代表的な応用において、接続構造１
６は基板に対して作られており、複数の接続は、基板内
のＩＲ降下による傾きを最小にするために、チップの各
コーナに設けられている。それにもかかわらず、このレ
イアウトは、前述した従来技術の代表的な接続構造の数
をかなり減少させている。接続構造は、明瞭にするため
に理想的な円柱形状として示しているが、実際にはこの
ようには実現できない。図１についての説明の重要な特
徴は、接続構造が、軽度ドープ層内を通り、短い距離ｄ
にわたって下側重度ドープ層内に延在することである。
６は基板に対して作られており、複数の接続は、基板内
のＩＲ降下による傾きを最小にするために、チップの各
コーナに設けられている。それにもかかわらず、このレ
イアウトは、前述した従来技術の代表的な接続構造の数
をかなり減少させている。接続構造は、明瞭にするため
に理想的な円柱形状として示しているが、実際にはこの
ようには実現できない。図１についての説明の重要な特
徴は、接続構造が、軽度ドープ層内を通り、短い距離ｄ
にわたって下側重度ドープ層内に延在することである。
【００１１】簡単に説明すると、軽度ドープ層および下
側基板または層の小さなエリアに相当する容積部分を、
これら層の界面下約２〜１０マイクロメータの深さま
で、あるいは溶融によって影響されるすべての層からの
不純物の寄与の結果として、溶融体の全容積の平均不純
物濃度を所望レベルに上昇させるのに十分な総不純物ま
たは含有量を得るのに十分な深さまでレーザ溶融するこ
とによって、本発明の接続構造を形成する。ほとんどの
環境下でのこのような所望レベルは、接続構造に必要と
されるエリアを最小にするために、プロセスにより影響
を受け、かつ、形成された接続構造内に含まれる層の最
重度ドープ層内の不純物濃度の５％よりも大きい。しか
し、なんらかの理由でこれが不可能ならば、接続構造エ
リアを増大して、接続構造の抵抗を減少させることがで
きる。接続構造は基板または埋込み層内に十分に延在し
ているので、接続部の領域は、界面での表面接続の場合
よりも大きくなる。同時に、接続構造の長さは短く、接
続構造内の材料の導電率が、接続が行われる層の導電率
の数分の一（例えば５％〜１０％）であれば、無視し得
る程度の抵抗を与えることができる。重度ドープ層また
は基板１２に元々存在する溶融体の不純物は、液相溶融
体内を極めて急速に拡散し、再結晶化すると、高導電率
を与える。溶融領域１６のエリアは、フォーカス光学系
を使用しまたは使用せずに、レーザビームの直径を制限
することによって容易に制御することができる。
側基板または層の小さなエリアに相当する容積部分を、
これら層の界面下約２〜１０マイクロメータの深さま
で、あるいは溶融によって影響されるすべての層からの
不純物の寄与の結果として、溶融体の全容積の平均不純
物濃度を所望レベルに上昇させるのに十分な総不純物ま
たは含有量を得るのに十分な深さまでレーザ溶融するこ
とによって、本発明の接続構造を形成する。ほとんどの
環境下でのこのような所望レベルは、接続構造に必要と
されるエリアを最小にするために、プロセスにより影響
を受け、かつ、形成された接続構造内に含まれる層の最
重度ドープ層内の不純物濃度の５％よりも大きい。しか
し、なんらかの理由でこれが不可能ならば、接続構造エ
リアを増大して、接続構造の抵抗を減少させることがで
きる。接続構造は基板または埋込み層内に十分に延在し
ているので、接続部の領域は、界面での表面接続の場合
よりも大きくなる。同時に、接続構造の長さは短く、接
続構造内の材料の導電率が、接続が行われる層の導電率
の数分の一（例えば５％〜１０％）であれば、無視し得
る程度の抵抗を与えることができる。重度ドープ層また
は基板１２に元々存在する溶融体の不純物は、液相溶融
体内を極めて急速に拡散し、再結晶化すると、高導電率
を与える。溶融領域１６のエリアは、フォーカス光学系
を使用しまたは使用せずに、レーザビームの直径を制限
することによって容易に制御することができる。
【００１２】溶融領域１６のサイズは小さく保持できる
が、溶融領域周囲の領域はまた熱的に影響を受ける。し
たがって、本発明を実施するにあたって、溶融体から軽
度ドープ層への拡散がチップの他の構造へ影響を与える
溶融領域の周囲に十分なスペースを設けることが必要で
ある。以下の実施例から分かるように、熱的に影響を受
けるこの領域の直径は、溶融が保たれる時間に依存し、
したがって制御することができる。
が、溶融領域周囲の領域はまた熱的に影響を受ける。し
たがって、本発明を実施するにあたって、溶融体から軽
度ドープ層への拡散がチップの他の構造へ影響を与える
溶融領域の周囲に十分なスペースを設けることが必要で
ある。以下の実施例から分かるように、熱的に影響を受
けるこの領域の直径は、溶融が保たれる時間に依存し、
したがって制御することができる。
【００１３】図２は、本発明によって形成された接続構
造の断面を示している。この断面は、それぞれ０．２秒
の３つのパルス列により得られ、レーザビームが半導体
材料を照射する表面からの放射による熱損失のために平
坦化される。図１と同様の層構造がレーザにより照射さ
れると、レーザビームのエネルギは、半導体材料によっ
て急速に吸収され、半導体材料の表面に加熱領域１８を
形成する。熱は半導体材料を通り、溶融が一旦始まる
と、溶融体内に対流が生じる。これらのメカニズムは、
メニスカス形状または球面形状の断面形状を有する溶融
体を生成する。本発明を実施するためには、メニスカス
形状部の底部が、軽度ドープ上側層の厚さよりわずかに
大きい距離にわたって、下側層内に延びることが、厳密
ではないが重要である。これは、各層内の実際の不純物
濃度によって調整することができる。しかし、メニスカ
ス形状部の底部が、軽度ドープ層の厚さよりも約２０％
〜５０％大きい深さまで、重度ドープ層内に延びるなら
ば、溶融に寄与する各材料の容積は同様になり、接続構
造内の不純物濃度を、各層内の不純物濃度の平均とし
て、容易に近似することが可能になる。実際には、溶融
体に隣接する重度ドープ材料から追加の拡散が生じ、こ
れが溶融体内の不純物濃度を上昇させる。したがって、
重度ドープ層内への約２〜１０マイクロメータの溶融の
深さは、一般に、十分な量の不純物材料を供給して、高
導電性の接続を与える。しかし、以下に詳細に説明する
ように、軽度ドープ層が特に厚い場合、あるいは溶融前
の不純物濃度プロファイルが十分に急峻でない場合に
は、溶融の深さを増大させることが必要となる。上述し
たところから分かるように、液相溶融体内の拡散は、極
めて急速であり、実質的に一定の不純物濃度はいずれに
しても得られる。
造の断面を示している。この断面は、それぞれ０．２秒
の３つのパルス列により得られ、レーザビームが半導体
材料を照射する表面からの放射による熱損失のために平
坦化される。図１と同様の層構造がレーザにより照射さ
れると、レーザビームのエネルギは、半導体材料によっ
て急速に吸収され、半導体材料の表面に加熱領域１８を
形成する。熱は半導体材料を通り、溶融が一旦始まる
と、溶融体内に対流が生じる。これらのメカニズムは、
メニスカス形状または球面形状の断面形状を有する溶融
体を生成する。本発明を実施するためには、メニスカス
形状部の底部が、軽度ドープ上側層の厚さよりわずかに
大きい距離にわたって、下側層内に延びることが、厳密
ではないが重要である。これは、各層内の実際の不純物
濃度によって調整することができる。しかし、メニスカ
ス形状部の底部が、軽度ドープ層の厚さよりも約２０％
〜５０％大きい深さまで、重度ドープ層内に延びるなら
ば、溶融に寄与する各材料の容積は同様になり、接続構
造内の不純物濃度を、各層内の不純物濃度の平均とし
て、容易に近似することが可能になる。実際には、溶融
体に隣接する重度ドープ材料から追加の拡散が生じ、こ
れが溶融体内の不純物濃度を上昇させる。したがって、
重度ドープ層内への約２〜１０マイクロメータの溶融の
深さは、一般に、十分な量の不純物材料を供給して、高
導電性の接続を与える。しかし、以下に詳細に説明する
ように、軽度ドープ層が特に厚い場合、あるいは溶融前
の不純物濃度プロファイルが十分に急峻でない場合に
は、溶融の深さを増大させることが必要となる。上述し
たところから分かるように、液相溶融体内の拡散は、極
めて急速であり、実質的に一定の不純物濃度はいずれに
しても得られる。
【００１４】溶融体内の良好な混合に対する時間の評価
は、次のようにして行うことができる。すなわち、溶融
体深さ（接続構造の容積に対する所望量の不純物を与え
るのに必要な、重度ドープ材料の容積から決定される）
の数倍である拡散深さを考慮し、得られた拡散深さを、
不純物の拡散係数と溶融が保たれる時間との積の平方根
の２倍にほぼ等しくなるように設定する。重要な要因
は、（１）十分な容積の材料の溶融を保証し、かつ、溶
融体の全容積に対する十分な不純物の含有量を供給する
ために、十分な容積の重度ドープ材料からの不純物の拡
散を得ることを保証し、（２）良好な混合を保証するた
めに、十分な期間溶融を保つことである。
は、次のようにして行うことができる。すなわち、溶融
体深さ（接続構造の容積に対する所望量の不純物を与え
るのに必要な、重度ドープ材料の容積から決定される）
の数倍である拡散深さを考慮し、得られた拡散深さを、
不純物の拡散係数と溶融が保たれる時間との積の平方根
の２倍にほぼ等しくなるように設定する。重要な要因
は、（１）十分な容積の材料の溶融を保証し、かつ、溶
融体の全容積に対する十分な不純物の含有量を供給する
ために、十分な容積の重度ドープ材料からの不純物の拡
散を得ることを保証し、（２）良好な混合を保証するた
めに、十分な期間溶融を保つことである。
【００１５】例えば、液体シリコン内のホウ素の拡散係
数は、約１×１０-4ｃｍ2 ／秒である。０．２秒のレー
ザパルスは、１４μｍの溶融領域深さ、および約９０μ
ｍの拡散距離を生じる。拡散距離は溶融体深さの５倍以
上であるので、良好な混合が保証される。
数は、約１×１０-4ｃｍ2 ／秒である。０．２秒のレー
ザパルスは、１４μｍの溶融領域深さ、および約９０μ
ｍの拡散距離を生じる。拡散距離は溶融体深さの５倍以
上であるので、良好な混合が保証される。
【００１６】図２の溶融体断面を与えるための、レーザ
パルスのプログラムの例は、約６７％のデューティサイ
クルを有する３個の０．２秒パルスであり、最終レーザ
スポット・サイズの直径は、２０〜５０マイクロメータ
であり、全入射パワーは約１０ワットである。約１０マ
イクロメータの中心間距離で変化する重なり露光のパタ
ーンを用いることは、溶融体での拡散および混合を増強
するのに役立つ。このような重なり露光は、溶融体内の
最大温度位置を変更する効果があり、高温領域の方へ不
純物の拡散を増強することによって、溶融体を効果的に
混合する。レーザビーム位置のこのようなシフトは、溶
融体内の対流のパターンを変更し、溶融体内の材料領域
の不規則な熱膨張によって溶融をかき乱し、したがって
不純物の分布を増強する。このようにして形成された接
続構造の代表的な抵抗は、１０オーム以下のオーダであ
った。
パルスのプログラムの例は、約６７％のデューティサイ
クルを有する３個の０．２秒パルスであり、最終レーザ
スポット・サイズの直径は、２０〜５０マイクロメータ
であり、全入射パワーは約１０ワットである。約１０マ
イクロメータの中心間距離で変化する重なり露光のパタ
ーンを用いることは、溶融体での拡散および混合を増強
するのに役立つ。このような重なり露光は、溶融体内の
最大温度位置を変更する効果があり、高温領域の方へ不
純物の拡散を増強することによって、溶融体を効果的に
混合する。レーザビーム位置のこのようなシフトは、溶
融体内の対流のパターンを変更し、溶融体内の材料領域
の不規則な熱膨張によって溶融をかき乱し、したがって
不純物の分布を増強する。このようにして形成された接
続構造の代表的な抵抗は、１０オーム以下のオーダであ
った。
【００１７】一般に、溶融体に接し、熱的に影響される
エリアからの拡散は、考慮する必要はない。というの
は、このような拡散の量は比較的少なく、接続構造の導
電率を高めるのに役立つからである。しかし、溶融期間
は、接続構造の周囲の熱的影響領域のサイズにも影響す
る。というのは、半導体材料の溶融点に近い高温度で
は、熱拡散が急速に行われるからである。熱的影響領域
の代表的な直径（数ミリメータのオーダである）は、図
１に示されるように、半導体デバイスまたは集積回路の
コーナに一般に形成される基板接続構造では全く問題な
いが、溶融時間が制限され正確に制御されなければ、接
続構造の適用可能性の制限をもたらす。
エリアからの拡散は、考慮する必要はない。というの
は、このような拡散の量は比較的少なく、接続構造の導
電率を高めるのに役立つからである。しかし、溶融期間
は、接続構造の周囲の熱的影響領域のサイズにも影響す
る。というのは、半導体材料の溶融点に近い高温度で
は、熱拡散が急速に行われるからである。熱的影響領域
の代表的な直径（数ミリメータのオーダである）は、図
１に示されるように、半導体デバイスまたは集積回路の
コーナに一般に形成される基板接続構造では全く問題な
いが、溶融時間が制限され正確に制御されなければ、接
続構造の適用可能性の制限をもたらす。
【００１８】図３および図４を参照して、層間の界面近
くの不純物濃度プロファイルを説明する。図３は、溶融
前の不純物濃度プロファイルを示し、図４は完成された
接続構造内の不純物濃度プロファイルを示す。水平軸ス
ケールは、軽度ドープ層の主表面からの深さを示してい
る。垂直軸スケールは、対数表示であり、図示の曲線
は、導電率（すなわち抵抗率の逆数）に一般に比例して
いる。
くの不純物濃度プロファイルを説明する。図３は、溶融
前の不純物濃度プロファイルを示し、図４は完成された
接続構造内の不純物濃度プロファイルを示す。水平軸ス
ケールは、軽度ドープ層の主表面からの深さを示してい
る。垂直軸スケールは、対数表示であり、図示の曲線
は、導電率（すなわち抵抗率の逆数）に一般に比例して
いる。
【００１９】図３において、ドーパント濃度の比較的に
一定の低レベルは、約３．５マイクロメータの深さまで
を示している。不純物濃度は、約３．５マイクロメータ
を越えると、この例では、軽度ドープ層の不純物濃度の
約１０，０００倍の濃度に急激に上昇する。エピタキシ
ャル層の厚さは、この特定の例では、６マイクロメータ
であった。この不純物濃度プロファイルは、重度ドープ
基板上に成長した軽度ドープエピタキシャル層の代表的
なプロファイルであり、不純物濃度の傾きは、１１００
℃でのエピタキシャル層の成長中に、エピタキシャル層
への拡散によって引き起こされる。この例のように、溶
融が約１４マイクロメータ（上述の説明によれば、重度
ドープ層内へは約８マイクロメータ）の最終深さにまで
行われるならば、図４の不純物濃度プロファイルが得ら
れる。
一定の低レベルは、約３．５マイクロメータの深さまで
を示している。不純物濃度は、約３．５マイクロメータ
を越えると、この例では、軽度ドープ層の不純物濃度の
約１０，０００倍の濃度に急激に上昇する。エピタキシ
ャル層の厚さは、この特定の例では、６マイクロメータ
であった。この不純物濃度プロファイルは、重度ドープ
基板上に成長した軽度ドープエピタキシャル層の代表的
なプロファイルであり、不純物濃度の傾きは、１１００
℃でのエピタキシャル層の成長中に、エピタキシャル層
への拡散によって引き起こされる。この例のように、溶
融が約１４マイクロメータ（上述の説明によれば、重度
ドープ層内へは約８マイクロメータ）の最終深さにまで
行われるならば、図４の不純物濃度プロファイルが得ら
れる。
【００２０】図４は、溶融体内の不純物濃度が、実質的
に一定であり、重度ドープ層内での不純物濃度の１０倍
以下であることを示している。不純物濃度の減少は、軽
度ドープ層の表面下７〜８マイクロメータの深さで表れ
ており、これは、おそらく、溶融体下の重度ドープ層か
らの拡散を示している。しかし、より重要なことに、重
度ドープ層の不純物濃度付近の濃度での、ほぼ水平な不
純物濃度プロファイルの滑らかな傾斜は、層の界面より
十分下方の深さまでの、不純物含有材料の極めて良好な
拡散および混合を表している。再結晶化された溶融体内
の不純物濃度は、不純物注入により得ることのできる濃
度よりもかなり高く、本発明により形成された接続構造
の導電率は、従来技術によって形成された接続構造のそ
れよりも２０倍大きいことに留意することが重要であ
る。したがって潜在的に、比較的小さな抵抗を達成する
ためには、本発明による接続構造は、従来技術による接
続構造のエリアのわずか１／２０を占めるだけでよく、
このことは、高集積密度の集積回路における、本発明の
高い有用性を示している。接続構造の導電率は、重度ド
ープ層の導電率よりもわずかに（数分の一程度に）減少
するが、その抵抗は、接続構造の短い長さおよびメニス
カス形状のため、無視しうる程度である。
に一定であり、重度ドープ層内での不純物濃度の１０倍
以下であることを示している。不純物濃度の減少は、軽
度ドープ層の表面下７〜８マイクロメータの深さで表れ
ており、これは、おそらく、溶融体下の重度ドープ層か
らの拡散を示している。しかし、より重要なことに、重
度ドープ層の不純物濃度付近の濃度での、ほぼ水平な不
純物濃度プロファイルの滑らかな傾斜は、層の界面より
十分下方の深さまでの、不純物含有材料の極めて良好な
拡散および混合を表している。再結晶化された溶融体内
の不純物濃度は、不純物注入により得ることのできる濃
度よりもかなり高く、本発明により形成された接続構造
の導電率は、従来技術によって形成された接続構造のそ
れよりも２０倍大きいことに留意することが重要であ
る。したがって潜在的に、比較的小さな抵抗を達成する
ためには、本発明による接続構造は、従来技術による接
続構造のエリアのわずか１／２０を占めるだけでよく、
このことは、高集積密度の集積回路における、本発明の
高い有用性を示している。接続構造の導電率は、重度ド
ープ層の導電率よりもわずかに（数分の一程度に）減少
するが、その抵抗は、接続構造の短い長さおよびメニス
カス形状のため、無視しうる程度である。
【００２１】図５は、接続構造の溶融エリアを最小化す
る技術を、図２に類似の断面図で示している。図５の場
合、チップは、レーザ照射の前に約５００℃に予熱され
る。この場合、小さなレーザエネルギ吸収領域からの熱
伝導は、構造の他の部分内での不純物拡散に適合する予
熱の間に、シリコンの溶融点にいかに接近することがで
きるかに基づいて、より半球的になる。図２および図５
の比較から明らかなように、予熱は、溶融体の容積をよ
り深くし、直径を制限する。重度ドープ層１２への溶融
領域１６の深さは、少なくとも軽度ドープ層１４の厚さ
に等しいのが好ましい。
る技術を、図２に類似の断面図で示している。図５の場
合、チップは、レーザ照射の前に約５００℃に予熱され
る。この場合、小さなレーザエネルギ吸収領域からの熱
伝導は、構造の他の部分内での不純物拡散に適合する予
熱の間に、シリコンの溶融点にいかに接近することがで
きるかに基づいて、より半球的になる。図２および図５
の比較から明らかなように、予熱は、溶融体の容積をよ
り深くし、直径を制限する。重度ドープ層１２への溶融
領域１６の深さは、少なくとも軽度ドープ層１４の厚さ
に等しいのが好ましい。
【００２２】本発明の接続構造を形成する装置を、図６
に示す。レーザ溶融プロセスは、溶融体からの蒸発を防
止するのに十分な比較的高い圧力で、非酸化雰囲気内で
好適に行われる。この雰囲気は、ウェハまたはチップ１
１０とこれらを予熱するためのヒータ１２０とを有する
チャンバ１００に、窒素ガスを供給することにより好適
に保たれる。窒素ガスの循環は、蒸発を制限するために
最小にされる。ミラー１４０によって示す偏向装置によ
り、レーザ照射を、ウェハまたはチップ上の所望位置へ
向ける。また、Ａｎｏｒａｄ（商標）テーブルのような
コンピュータ化された精密可動テーブル１５０を、レー
ザビーム１６０に対してウェハまたはチップを位置決め
するために、２つまたは３つの座標方向での運動を与え
るために設けることができる。ビーム照射は、コンピュ
ータ１９０の制御のもとで、約４〜２０ワット，４８８
ｎｍおよび／または５１４ｎｍの波長のアルゴンイオン
・レーザ１８０によって好適に与えられる。この特定の
場合には、便宜的に両波長の光を供給した。レーザ照射
の波長は、チャンバ内の窒素ガスによるエネルギ吸収を
制限し、半導体材料によるエネルギ吸収を最大にするよ
うに選択する。レーザ照射は、１０．０ｃｍ焦点距離の
集光レンズ１７０によって、特に小さなスポットに好適
に集光される。レーザからの照射パルスは、予熱温度，
溶融領域の所望寸法，各層内のドーパント濃度に基づい
た実験データに従って生成される。
に示す。レーザ溶融プロセスは、溶融体からの蒸発を防
止するのに十分な比較的高い圧力で、非酸化雰囲気内で
好適に行われる。この雰囲気は、ウェハまたはチップ１
１０とこれらを予熱するためのヒータ１２０とを有する
チャンバ１００に、窒素ガスを供給することにより好適
に保たれる。窒素ガスの循環は、蒸発を制限するために
最小にされる。ミラー１４０によって示す偏向装置によ
り、レーザ照射を、ウェハまたはチップ上の所望位置へ
向ける。また、Ａｎｏｒａｄ（商標）テーブルのような
コンピュータ化された精密可動テーブル１５０を、レー
ザビーム１６０に対してウェハまたはチップを位置決め
するために、２つまたは３つの座標方向での運動を与え
るために設けることができる。ビーム照射は、コンピュ
ータ１９０の制御のもとで、約４〜２０ワット，４８８
ｎｍおよび／または５１４ｎｍの波長のアルゴンイオン
・レーザ１８０によって好適に与えられる。この特定の
場合には、便宜的に両波長の光を供給した。レーザ照射
の波長は、チャンバ内の窒素ガスによるエネルギ吸収を
制限し、半導体材料によるエネルギ吸収を最大にするよ
うに選択する。レーザ照射は、１０．０ｃｍ焦点距離の
集光レンズ１７０によって、特に小さなスポットに好適
に集光される。レーザからの照射パルスは、予熱温度，
溶融領域の所望寸法，各層内のドーパント濃度に基づい
た実験データに従って生成される。
【００２３】
【発明の効果】本発明によれば、安価で信頼性良く実施
できるレーザ照射の単一工程のみで、主表面から埋込み
層への接続を形成し、従来技術に比較して、抵抗率，エ
リア，またはこれらの両方を十分に軽減した、接続構造
およびその製造方法が得られる。
できるレーザ照射の単一工程のみで、主表面から埋込み
層への接続を形成し、従来技術に比較して、抵抗率，エ
リア，またはこれらの両方を十分に軽減した、接続構造
およびその製造方法が得られる。
【図１】本発明の代表的な応用を示す図である。
【図２】本発明によって形成されたコンタクトの断面図
である。
である。
【図３】図１の基板とエピタキシャル層との界面の両側
の短い距離にわたっての不純物濃度プロファイルのグラ
フ表示である。
の短い距離にわたっての不純物濃度プロファイルのグラ
フ表示である。
【図４】本発明によって形成された接続構造にわたって
の不純物濃度プロファイルのグラフ表示である。
の不純物濃度プロファイルのグラフ表示である。
【図５】本発明の好適な変形例によって形成されたコン
タクトの断面図である。
タクトの断面図である。
【図６】本発明による接続構造を生成する装置を示す図
である。
である。
１０ 半導体層 １２ 重度ドープ層 １４ 軽度ドープ層 １６ 接続構造 １８ 加熱領域
フロントページの続き (72)発明者 キョン−ミン・キム アメリカ合衆国 ニューヨーク州 ホープ ウェル ジャンクション マウンテン パ ス ロード 32 (72)発明者 ショウ−ニン・メイ アメリカ合衆国 ニューヨーク州 ワッピ ンガーズ フォールズ ローズウッド コ ート ７ (72)発明者 メアリー・ジョセフ・サッカマンゴ アメリカ合衆国 ニューヨーク州 カーメ ル ビスタオン ザ レイク ナンハ゛ー １−14 (72)発明者 ドナルド・リチャード・ヴィグリオッティ アメリカ合衆国 ニューヨーク州 ヨーク タウン ハイツ ブロードビュー ドライ ブ 2669 (72)発明者 ロバート・ヤコブ・ヴォン・ガットフェル ド アメリカ合衆国 ニューヨーク州 ニュー ヨーク ウェスト ワン ハンドレッド アンド フィフティーンスストリート 600
Claims (5)
- 【請求項１】半導体構造の主表面と、埋込み層および基
板の少なくとも１つとの間に接続構造を形成する方法で
あって、 前記主表面の選択された領域を、前記埋込み層または基
板内の深さまで溶融する工程と、 前記溶融工程の間に溶融された材料の再結晶化を行う工
程と、 を含むことを特徴とする接続構造形成方法。 - 【請求項２】前記溶融工程を、前記埋込み層または基板
内へ約２〜１０マイクロメータの深さまで行うことを特
徴とする請求項１記載の接続構造形成方法。 - 【請求項３】前記溶融工程の前に、前記半導体構造を予
熱する工程をさらに含むことを特徴とする請求項１記載
の接続構造形成方法。 - 【請求項４】前記溶融工程が、前記選択された領域を、
少なくとも１個のレーザパルスで照射する工程よりなる
ことを特徴とする請求項１記載の接続構造形成方法。 - 【請求項５】前記照射工程を、アルゴンイオン・レーザ
で行うことを特徴とする請求項４記載の接続構造形成方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US804228 | 1991-12-05 | ||
| US07/804,228 US5229322A (en) | 1991-12-05 | 1991-12-05 | Method of making low resistance substrate or buried layer contact |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235321A true JPH05235321A (ja) | 1993-09-10 |
| JPH07105359B2 JPH07105359B2 (ja) | 1995-11-13 |
Family
ID=25188483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4314572A Expired - Lifetime JPH07105359B2 (ja) | 1991-12-05 | 1992-11-25 | 接続構造形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5229322A (ja) |
| JP (1) | JPH07105359B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6946859B2 (en) * | 2003-03-12 | 2005-09-20 | Celerity Research, Inc. | Probe structures using clamped substrates with compliant interconnectors |
| US6924654B2 (en) * | 2003-03-12 | 2005-08-02 | Celerity Research, Inc. | Structures for testing circuits and methods for fabricating the structures |
| US20040177995A1 (en) * | 2003-03-12 | 2004-09-16 | Nexcleon, Inc. | Structures for testing circuits and methods for fabricating the structures |
| US7170306B2 (en) * | 2003-03-12 | 2007-01-30 | Celerity Research, Inc. | Connecting a probe card and an interposer using a compliant connector |
| US9112068B2 (en) | 2012-10-05 | 2015-08-18 | International Business Machines Corporation | Laser doping of crystalline semiconductors using a dopant-containing amorphous silicon stack for dopant source and passivation |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57138157A (en) * | 1981-02-20 | 1982-08-26 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6038809A (ja) * | 1983-08-12 | 1985-02-28 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS61156723A (ja) * | 1984-12-28 | 1986-07-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63208214A (ja) * | 1987-02-24 | 1988-08-29 | Nec Corp | ド−ピング方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3940289A (en) * | 1975-02-03 | 1976-02-24 | The United States Of America As Represented By The Secretary Of The Navy | Flash melting method for producing new impurity distributions in solids |
| US4188710A (en) * | 1978-08-11 | 1980-02-19 | The United States Of America As Represented By The Secretary Of The Navy | Ohmic contacts for group III-V n-type semiconductors using epitaxial germanium films |
| US4234356A (en) * | 1979-06-01 | 1980-11-18 | Bell Telephone Laboratories, Incorporated | Dual wavelength optical annealing of materials |
| US4257824A (en) * | 1979-07-31 | 1981-03-24 | Bell Telephone Laboratories, Incorporated | Photo-induced temperature gradient zone melting |
| US4431460A (en) * | 1982-03-08 | 1984-02-14 | International Business Machines Corporation | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer |
| US4489479A (en) * | 1983-09-01 | 1984-12-25 | Hughes Aircraft Company | Method for repair of buried contacts in MOSFET devices |
| US4571275A (en) * | 1983-12-19 | 1986-02-18 | International Business Machines Corporation | Method for minimizing autodoping during epitaxial deposition utilizing a graded pattern subcollector |
| US4569701A (en) * | 1984-04-05 | 1986-02-11 | At&T Bell Laboratories | Technique for doping from a polysilicon transfer layer |
-
1991
- 1991-12-05 US US07/804,228 patent/US5229322A/en not_active Expired - Fee Related
-
1992
- 1992-11-25 JP JP4314572A patent/JPH07105359B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57138157A (en) * | 1981-02-20 | 1982-08-26 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6038809A (ja) * | 1983-08-12 | 1985-02-28 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS61156723A (ja) * | 1984-12-28 | 1986-07-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63208214A (ja) * | 1987-02-24 | 1988-08-29 | Nec Corp | ド−ピング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5229322A (en) | 1993-07-20 |
| JPH07105359B2 (ja) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0078681B1 (en) | Method for producing single crystal semiconductor areas | |
| KR100582484B1 (ko) | 크기가 축소된 집적 회로의 제조에 사용하기에 적합한가스 주입 레이저 어닐링 방법 | |
| EP0124261B1 (en) | Process for producing monocrystalline layer on insulator | |
| JPH10189473A (ja) | マイクロ波アニールによる極浅半導体接合の形成 | |
| US4784723A (en) | Method for producing a single-crystalline layer | |
| US4443493A (en) | Laser induced flow glass materials | |
| US5264072A (en) | Method for recrystallizing conductive films by an indirect-heating with a thermal-conduction-controlling layer | |
| US4564403A (en) | Single-crystal semiconductor devices and method for making them | |
| JPH05235321A (ja) | 接続構造形成方法 | |
| KR900002686B1 (ko) | 열전도 제어층을 사용하여 간접가열 함으로써 도전성막을 재결정화하는 방법 | |
| US6762136B1 (en) | Method for rapid thermal processing of substrates | |
| JPH0419698B2 (ja) | ||
| US4431900A (en) | Laser induced flow Ge-O based materials | |
| JP4408667B2 (ja) | 薄膜半導体の製造方法 | |
| US6952269B2 (en) | Apparatus and method for adiabatically heating a semiconductor surface | |
| US4535220A (en) | Integrated circuits | |
| CA1145859A (en) | Photo-induced temperature gradient zone melting | |
| JPH0420254B2 (ja) | ||
| JPS6356912A (ja) | 再結晶半導体薄膜の製造方法 | |
| US4585512A (en) | Method for making seed crystals for single-crystal semiconductor devices | |
| US4549913A (en) | Wafer construction for making single-crystal semiconductor device | |
| JPS5833822A (ja) | 半導体基体の製作方法 | |
| Gelpey et al. | An overview of ms annealing for deep sub-micron activation | |
| McMahon et al. | Dual electron beam processing system for semiconductor materials | |
| JPH038101B2 (ja) |