JP2003509857A - 検査中デバイス又は対象物の配置検査方法及び光学的検査システム - Google Patents

検査中デバイス又は対象物の配置検査方法及び光学的検査システム

Info

Publication number
JP2003509857A
JP2003509857A JP2001523845A JP2001523845A JP2003509857A JP 2003509857 A JP2003509857 A JP 2003509857A JP 2001523845 A JP2001523845 A JP 2001523845A JP 2001523845 A JP2001523845 A JP 2001523845A JP 2003509857 A JP2003509857 A JP 2003509857A
Authority
JP
Japan
Prior art keywords
pad
rectangle
error
dui
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001523845A
Other languages
English (en)
Inventor
シェアウッド,ライル・イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of JP2003509857A publication Critical patent/JP2003509857A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/0006Industrial image inspection using a design-rule based approach
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/309Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of printed or hybrid circuits or circuit substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08Monitoring manufacture of assemblages
    • H05K13/081Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
    • H05K13/0815Controlling of component placement on the substrate during or after manufacturing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2813Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Operations Research (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Cable Accessories (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】 【解決手段】 検査下機器(DUI)、例えば回路基板上の表面取り付け部品の配置を検査するための方法及び装置は、回路基板の記憶画像を獲得するため回路基板を走査する工程を備える。該記憶画像からパッド境界矩形が構築され、これはDUI用のパッドの外側エッジを取り囲む。誤差境界矩形が、パッド境界矩形から構築される。誤差境界矩形は、パッド境界矩形、プラス、そのパッドに亘ってDUIのピンを配置するため許容可能であるとみなされる長さ方向誤差の長さに等しい長さを有する。同様に、誤差境界矩形は、パッド境界矩形、プラス、許容可能な幅方向誤差の幅に等しい幅を有する。ピン境界矩形が構築され、これはDUIのピンの外側エッジを取り囲む。本発明は、DUIが、ピン境界矩形の任意の部分が誤差境界矩形の外側にあるか否かを検査することによりDUIが適切に配置されたか否かを決定する。誤差境界矩形の外側にある場合、本発明は、回路基板上のDUIの配置が不成功であることを報告する。

Description

【発明の詳細な説明】
【0001】 本発明は、光学式自動外観検査装置に係り、具体的には、プリント回路基板の
製造中にプリント回路基板上に配置した電子部品の実装状態を確認するための装
置に関する。
【0002】 電子機器製造業者は、プリント回路基板の組立時に各製造工程が正確になされ
ているか否かを判断するために光学式自動外観検査(AOI)を行う。回路基板
の組立に際しては、多くの場合、表面実装技術を駆使して、電子部品を高密度で
実装し且つ又、一部品につき高密度でピンを取り付けている。最近の表面実装部
品は数百本のリード線間の間隔が12ミルセンタ(mil center)しか
ないが、ほんの十年前には、表面実装部品のリード線間の距離は30ミルセンタ
以内のものは殆ど存在しなかった。リード線の間隔は狭まれば狭まるほど、組立
部品を検査するAOI装置に高い正確性が要求される。
【0003】 表面実装技術を利用した最も一般的な製造方法では、ステンシル又はスクリー
ンプリンタ等の特殊なプリンタでもって電子部品を実装していない回路基板の「
パッド」にはんだペーストが塗布される。「パッド」は回路基板の一面又は両面
上に位置する導電部で、この導電部には表面実装部品のリード線がはんだ付けさ
れる。各表面実装部品に一組のパッドが用意され、その幾何学的配置は当該部品
のリード線の配置に対応する。典型的な構成の表面実装部品は数千個のパッドを
備える。「ピックアンドプレイス」装置と称される特殊な装置が表面実装部品を
回路基板に実装する際に、各部品のリード線を対応するパッド上のはんだペース
トに接触させる。ついで、「リフローオーブン」が回路基板を加熱し、はんだペ
ーストを溶融させる。溶融したはんだは表面実装部品を回路基板に結合して双方
を電気的且つ機械的に確実に接続する。
【0004】 図1は典型的なAOI装置100を概念的に示した図である。回路基板110
は検査台112上に固着されている。この検査台112の上方には、カメラ11
4がガントリ116から懸吊されている。ガントリ116はカメラ114をX軸
及びY軸方向に漸次移動させる。ガントリ116の移動はプロセッサ118が制
御ライン120を介して制御し、又、プロセッサ118はカメラが撮影したイメ
ージをデータライン122を介して取り込む。AOI装置100は原点(ori
gin)に対する回路基板110上の対象部品の位置を検査する。原点は通常回
路基板の隅部に位置する。
【0005】 AOI装置100の作動中、ガントリ116は回路基板110上でカメラ11
4を移動させる。このカメラ114は回路基板を走査して、回路基板の外観イメ
ージを取り込む。そして、プロセッサ118は取り込まれたイメージに基づいて
計算処理をする。
【0006】 従来は図1に示す装置に類似のAOI装置を使用して電子部品の位置的誤差を
測定していた。つまり、従来の方法では、AOI装置100が回路基板110を
走査して被検査装置「DUI」と称される特定の装置を捜し出す。この時、AO
I装置は走査イメージ中の部品形状と装置のデータベースに記録してある部品形
状とを照合しながら斯かるDUIを割り出す。
【0007】 DUIを割り出すと、従来の方法を利用するAOI装置では、DUIの「セン
トロイド」を計算する。セントロイドとは、回路基板110の原点126に対す
るDUIの位置及び方位関係を云う。セントロイドはDUIのX位置及びY位置
と、X軸に対する角度θとで構成されている。したがって、例えば、回路基板1
10の表面に実装されたSMT部品124のセントロイドが、X=5.515、
Y=1.005及びθ=2度であるとすると、それは、座標(5.515,1.
005,2)となる。次いで、AOI装置は測定したDUIのセントロイドを、
装置のデータベースに記憶されている対応するセントロイドと比較してセントロ
イドに誤差があるか否かを判断する。ここで、例えば、部品124の予想セント
ロイドが(5.520,1.000,0)であるとすると、セントロイド誤差d
X、dY及びdθは(−0.005,+0.005,+2)となる。最後に、A
OI装置は、そのセントロイド誤差を、別途用意されたdX、dY及びdθのス
ペックと比較する。そして、セントロイド誤差の各要因がそのスペックを越える
時は、取り付け位置に問題あり、とAOI装置から報告される。越えない場合は
取り付け位置は適切である、と報告される。
【0008】 斯かる従来の方法には幾つかの問題点がある。先ず、セントロイドは回路基板
110の原点126を比較の対象にしているので、回路基板126のディメンジ
ョンを安定したものと想定している。が、回路基板は実際には温度、圧力、化学
反応に応じて変形する。回路基板は製造中にこれら全ての要因の影響を受けるこ
とになり、線的にプラスマイナス2パーセント程度変化する可能性がある。この
線形変化が回路基板に生じると、部品の予想したセントロイドの誤差が更に大き
くなり、それは又、dX、dY及びdθの計算結果にも誤差を生ぜしめることに
なる。
【0009】 回路基板が変形するという事実は、ある部品が予想したセントロイドに関して
正確に配置されていても、その正確な位置、つまり、パッドに対しては正確には
配置されていないことを意味する。したがって、従来の手法では、部品がパッド
上に配置されていなくても、適切に配置されていると判断されることがある。又
逆に、誤差が生じる可能性のある予想セントロイドを重視するが故に、部品がパ
ッドに正確に配置されていても、適切でないと判断される場合もある。
【0010】 従来技術の別の問題点は、配置誤差dX、dY及びdθ間の相互依存を考慮し
ていないことである。dθについて許容可能な最大角度誤差はdX及びdYの位
置的誤差に依存すると考えられる。更に、dX及びdYについて許容可能な最大
位置的誤差はdθの回転誤差に依存する。例えば、ある部品がその許容可能なX
及びY範囲の境界付近に配置されているとすると、その部品のリードの何本かが
そのパッドから離間しない限り回転誤差には殆ど対処しきれない。一方、X及び
Y範囲内の中心に位置する部品の場合はそれなりの回転誤差があっても対処でき
ることになる。
【0011】 更に、従来の方法では、回路基板上のパッドは全て基板のX軸及びY軸の何れ
かに整合し且つ、その場合は、dX及びdY誤差を直接適用できる、と想定して
いる。しかし、パッドは非四分円角度に方位決めでき、この場合、dX及びdY
の値は部品を配置する正確な許容値を意味しない。例えば、θ度回転したパッド
を備える部品は、X軸及びY軸上で角度θ回転したdX及びdYのプロジェクシ
ョンに夫々等しい実際の許容値dX1及びdY1を有する。このプロジェクション
はdX及びdYの値と余弦(θ)分異なるので、従来の方法では、非四分円角度
回転した部品については許容値を大幅に高く見積もることになる。
【0012】
【発明の概要】
以上に鑑み、本発明の目的は、回路基板上に実装する部品の位置を正確に確認
することにある。
【0013】 本発明の別の目的は、自動検査装置で判断される実装部品の誤差を低減させる
ことにある。 上記及び他の目的を達成し且つ効果を奏するために、回路基板上の被検査装置
(DUI)の位置を検査する方法は、先ずDUIが存在すると想定される箇所で
の回路基板のイメージを取り込む。次いで、取り込んだイメージをもとに一連の
矩形部を構築する。ここで、パッド境界矩形部は、DUI用に回路基板上の複数
のパッドを連結した境界を、又、ピン境界矩形部は、DUI用に複数のピンを連
結した境界を云う。ピン境界矩形部によって連結された複数のピンは、パッド境
界矩形部によって連結された複数のパッドに対応する。誤差境界矩形部は、パッ
ド境界領域から許容誤差分オフセットした境界である。許容誤差とは、回路基板
上のパッドにDUIのピンを配置する際に許容可能な誤差である。そして、ピン
境界矩形部が誤差境界矩形部の外側に位置する時はDUIの配置が適切でないと
報告される。
【0014】 本発明の別実施例によれば、光学式検査装置によって取り込まれたイメージを
処理する方法は被検査対象品が回路基板上に適切に配置されたか否かを判断する
ために使用される。この方法では、一連の矩形部を構築すると共に構築した矩形
部を試験する。パッド境界矩形部は取り込んだイメージをもとに構築され、被検
査対象品用に回路基板上の複数のパッドを連結する。次に、取り込んだイメージ
内で被検査対象品を探索する。被検査対象品の存在が確認できれば、被検査対象
品の内縁と外縁の一方をトレースして対象品境界矩形部を構築する。更に、パッ
ド境界矩形部から誤差境界矩形部を構築する。この誤差境界矩形部は、パッド境
界矩形部から許容誤差分オフセットしている。許容誤差とは、回路基板上のパッ
ドに被検査対象品を配置する際に許容可能な誤差である。ついで、対象品境界矩
形部の一部でも誤差境界矩形部の外側に位置する時は被検査対象品の配置に問題
ありとの報告がなされる。
【0015】 更に本発明の別実施例では、回路基板上に実装した部品の位置を測定する光学
式検査装置が回路基板のイメージを取り込むカメラを備える。光学式検査装置は
、カメラに接続されたプロセッサを含み、当該プロセッサはカメラが取り込んだ
イメージデータを処理する。プロセッサはパッド境界ソフトウエアを備え、この
ソフトウエアはカメラが取り込んだイメージに応じて作動すると共に、パッド境
界矩形部を構築する。パッド境界矩形部はDUI用に回路基板上の複数のパッド
を連結する。プロセッサは又ピン境界ソフトウエアを備え、このソフトウエアは
DUIの複数のピンを連結する境界を画定する。複数のピンは、パッド境界矩形
部によって連結された複数のパッドに対応する。プロセッサは更に誤差境界ソフ
トウエアを備え、このソフトウエアは誤差境界矩形部を構築する。誤差境界矩形
部はパッド境界矩形部から許容誤差分オフセットしている。許容誤差とは、パッ
ド上にDUIのピンを配置する際に許容可能な誤差である。ついで、ピン境界矩
形部の一部が誤差境界矩形部の外側に位置するか否かを試験ソフトウエアが判断
して、その結果に基づいて配置が適切か不適切かを通知する。
【0016】 本発明の他の目的、効果及び特徴は明細書及び図面から明瞭となろう。 図2aは、図1のSMT構成部品124の拡大図である。SMT構成部品12
4は、本体210と、同本体から延びている複数のリード212と、を含んでい
る。SMT構成部品はまた、当該構成部品のピン1に隣接した、構成部品がその
正しい向きから回転せしめられているか否かを判断するAOI装置によって使用
することができる指示子218をも含んでいる。ピン1の指示子が提供されてお
らず又は目視できない場合には、部品上に他の目視できる特徴を使用することが
できる。
【0017】 図2aはまた、SMT構成部品124のピンの周囲に描かれた矩形220を図
示している。この矩形は、“ピン−境界”矩形と呼ばれ、SMT構成部品を正し
く配置する助けとするために、走査された像から本発明に従って形成される。こ
れは、部品の物理的特徴ではない。ピン−境界矩形の役目は、図6を参考にして
以下に説明する。
【0018】 図2bは、回路基板110上のSMT構成部品124のためのパッドの拡大像
を示している。各パッド230は、SMT構成部品124の対応するリード21
2と調和するように位置決めされている。図2bはまた、“パッド−境界”矩形
232及び“エラー−境界”矩形234も示している。同じく、これらの矩形も
物理的特徴ではないが、本発明に従って形成される。これらの矩形の役目もまた
、図6を参考にして以下に説明する。
【0019】 図2cは、パッド230のすぐ上方の回路基板110上に位置決めされたSM
T構成部品124を示している。SMT構成部品124は、部品とパッドとの間
の結合部に干渉することなく、その図示した位置から若干ずらすか又は回転させ
ることができることが、図2cからわかる。
【0020】 図3a乃至3cは、リードが接続されるパッド230に対する構成部品124
のリード212の整合の種々の状態を示している。図3aのリード212は、接
点領域212と延長領域212bとを含んでいる。図3aにおいては、接点領域
212aは、パッド230に対して完璧に中心に位置決めされている。しかしな
がら、図3bにおいては、リード212は上方にずれており、接点領域212a
はパッドの端縁を越えて延びている。同様に、図3cのリード212は、一方の
側部へとずれている。
【0021】 アメリカ規格協会(ANSI)は、回路基板アセンブリ上のSMT構成部品の
位置決めのための規格を規定した。これらの規格は、対応するパッドに対する構
成部品のリードの許容可能な位置決めを規定している(ANSI/IPC−A−
610参照)。例えば、ANSI規格は、リードの接点領域の長さのパーセンテ
ージとして、図3bに示されているような、パッドの端部を越えるリードの許容
可能な“トウ・オーバーハング(先端張り出し)”を規定している。同様に、A
NSI規格は、リードの幅のパーセンテージとして、図3cに示されているよう
な、許容可能な“サイド・オーバーハング(側部張り出し)”を規定している。
本発明は、特に、パッドに対する構成部品のリードの相対的な位置決めに焦点を
合わせており、従って、ANSIを直接取り扱っている。
【0022】 図6は、構成部品が回路基板上に適正に配置されているかどうかを判断するた
めの本発明による方法のフローチャートである。ステップ610において、AO
I装置、例えば、図1のAOI装置は、回路基板の実際のパッドの大きさを判断
するためにサンプルの装荷されていない回路基板を走査し、走査した像をメモリ
ー内に記憶する。別の方法として、このステップは省略することができ、パッド
の大きさ及び形状の情報は、Gerber(登録商標)アートワークファイルの
ような回路基板のためのCADファイルから直に読み取ることができる。しかし
ながら、我々は、装荷されていない回路基板の製造者は、CADファイルを作る
設計者が使用する部品と同じモデルを常に使用するわけではないことを認識した
。従って、回路基板上のパッドの実際の大きさ及び形状は、CADファイル内に
記憶されているパッドの大きさ及び形状とは異なり得る見込みがある。従って、
実際の大きさ及び形状を判断するために、回路基板を走査することが好ましい。
ステップ610は、回路基板の形式毎に一回だけ行うのが好ましい。ひとたび、
AOI装置100がサンプルの回路基板上の実際のパッドの大きさ及び形状を決
定し且つその結果を記憶すると、同じ形式の後に検査される回路基板のために、
このステップを繰り返す必要はない。
【0023】 ステップ612において、AOI装置100は、図1の回路基板110のよう
な装荷された回路基板の検査を開始する。検査されている回路基板は、一般に、
“検査中の基板”又は“BUI”と称される。この基板は、ステップ610にお
いて走査された回路基板と同じ(今は構成部品が装荷されている)とすることが
でき、又は同じ形式の異なったやり方で装荷された回路基板とすることができる
。AOI装置100は、DUIを検査するために構成部品を選択することによっ
て、検査を開始する。次いで、AOI装置は、DUIが見つけられなければなら
ないと予想される領域でBUIを走査し、走査した像をメモリー内に記憶する。
走査された像は、図1のカメラ114のようなカメラによって得られる一以上の
フレームを含んでいても良い。
【0024】 ステップ614において、AOI装置は、ステップ612において得られたB
UIの記憶された像を処理して、選択されたDUIのためのパッド230をBU
I上に配置する。BUI上に装荷された構成部品は、パッドを部分的に覆い隠す
けれども、パッドの一部分は見えて、AOI装置による特定が可能である。DU
Iのためのパッド230を配置する際に、AOI装置は、BUIの多くの他の目
視できる特徴を使用しても良く且つサンプルの未装荷回路基板の予め記憶され、
走査された像を参考にしても良い。
【0025】 ひとたび、AOI装置がDUIのためのパッドを配置すると、AOI装置は、
ステップ616において、BUIの記憶された画像上で作動して、パッドと同心
の想像上の矩形を形成する。この矩形は、“リポーティング(reportin
g)・矩形”と称され、概して、DUIのためのパッド230からある距離だけ
隔てられている。図5は、DUIのためのパッド230の周囲に形成されたリポ
ーティング矩形510の例を示している。リポーティング矩形510の目的は、
AOI装置がDUIが無いかを検査するBUI上の領域を規定することである。
DUIの予想される重心に対するDUIを調べる従来技術と比較すると、リポー
ティング矩形510は、DUIの実際のパッドの配置に対する検査領域を達成す
る。回路基板110の直線状の変形がDUIの実際のパッドの配置から、予想さ
れる重心をずれさせ得るので、本発明による方法はまた、BUIのより小さい領
域が検査できるようにし、従って、処理時間が少なくて済む。リポーティング矩
形510の大きさは、オペレータが調節可能である。
【0026】 次に、AOIシステム100は、報告矩形内でDUIを探査する。DUIが報
告矩形内に見出された場合、決定工程618において検査が進行する。そうでな
い場合、全体配置誤差が発生したこととなり、AOIシステムは、ステップ62
0で、DUIの誤配置を報告し、DUIの探査を放棄する。誤配置部品に関する
情報は、製造プロセスにおける問題を診断し、修繕する際に有用であるはずとい
うことが認識されている。従って、ステップ620は、それが実現可能である場
合には、誤配置部品に関する情報をより初期の製造ステップにフィードバッグす
る工程、例えば、抜き出し及び配置装置に情報をフィードバッグする工程を含む
のが好ましい。
【0027】 AOIシステムが報告する矩形510内でDUIを見出した場合、AOIシス
テムは、DUIがそのパッド上に適切に配置されているか否かを決定するべく処
理を移行する。ステップ622では、AOIシステムは、図2bのパッド境界矩
形232などの仮想的なパッド境界矩形を構築する。パッド境界矩形232は、
DUIのためのパッド230を密着して取り囲み、接続している。AOIシステ
ムは、必要時には、パッド境界矩形232を正確に構築することを目標にしてパ
ッドの拡大画像を獲得してもよい。
【0028】 ステップ624では、AOIシステムは、例えば、パッド境界矩形232の回
りに、図2cの誤差境界矩形234などの誤差境界矩形を構築する。ANSI仕
様書により、又は、ユーザにより定義されるように、BUIのパッド上のDUI
のリードの配置は、先端の突出及び側部の突出(図3a〜3cを見よ)に対する
許容誤差を条件とする。これらの許容誤差は、パッドに亘るリードの配置に対す
る許容可能な長さ方向誤差及び許容可能な幅方向の誤差と各々みなすことができ
る。AOIシステム100は、パッド境界矩形232の寸法及びこれらの誤差の
総和として、誤差境界矩形234の寸法を確立する。詳しくは、AOIシステム
は、パッド境界矩形232の長さプラス長さ方向誤差として誤差境界矩形234
の長さを確立する。それは、パッド境界矩形232の幅プラス幅方向誤差として
誤差境界矩形234の幅を確立する。なお、回路基板のX軸又はY軸に対するパ
ッドの角度は、これらの計算には関係がない。
【0029】 AOIシステムは、DUIに関するピン及びパッドの実際に走査された画像に
基づいて、長さ方向誤差及び幅方向誤差を決定する。AOIシステムは、それら
の正確なサイズ及び形状を決定するためDUIの個々のピンを検査する。また、
AOIシステムは、サンプル即ちステップ610で走査されたアンロード基板の
記憶画像から個々のパッドを検査する。個々のピン及びパッドの実際のサイズ及
び形状に基づいて、長さ方向及び幅方向誤差を計算することによって、本発明は
、回路基板を検査するための非常に精度の高い配置許容誤差を作り出す。
【0030】 ステップ626では、AOIシステムは、例えば図2aのピン境界矩形220
などの仮想的なピン境界矩形を構築する。ピン境界矩形220は、ステップ61
8で見出されたDUIの記憶画像に基づくDUIのピンの外側エッジを密着して
取り囲み、接続している。AOIシステムは、必要時には、ピン境界矩形220
を正確に構築することを目標にしてDUIのピンの拡大画像を獲得してもよい。
【0031】 このようにしてピン境界矩形220及び誤差境界矩形234が確立された状態
で、AOIシステムは、DUIがBUI上に適切に配置されているか否かを決定
することができる。決定工程628では、AOIシステムは、構築されたピン境
界矩形及び誤差境界矩形を解析して、ピン境界矩形220の任意の部分が、誤差
境界矩形234の境界の外側に延在するか否かを決定する。本発明によれば、ピ
ン境界矩形の任意の部分が誤差境界矩形の外部にある場合、DUIは不適切に配
置されていることになり、ステップ630で、AOIシステムは、配置が不成功
であることを報告する。ピン境界矩形220の部分が誤差境界矩形の境界外部に
ない場合、ステップ632で、AOIシステムは、配置が成功したことを報告す
る。
【0032】 図4a〜4cは、構成部品の配置の3つの異なる例を提供し、上述した方法の
作用を示している。図4aは、ピン境界矩形220及び完全に配置されたDUI
の誤差境界矩形234を示している。矩形間のサイズの相違は、明瞭にするため
、図面では誇張されている。あらゆる点で、ピン境界矩形220が誤差境界矩形
234の境界の外側に延在することはない。従って、本発明に係る方法は、図4
aの配列に関してDUIの成功した配置を示している。
【0033】 本発明の方法はまた、図4bの構成の適当な配置を示す。ピン境界矩形220
は誤差境界矩形に対して角度をなし、DUIの不完全な配置を示すが、全体の配
置誤差はまだ誤差境界矩形234により示される許容範囲内にある。
【0034】 しかし、図4cの構成は、不適当な配置を示す。図4cに示すように、ピン境
界矩形220の左上隅は、誤差境界矩形234で定義される許容誤差範囲外に延
びている。
【0035】 図6に示す機能は、コンピュータのような、これら機能を実行するようにされ
たソフトウェアを操作するプロセッサによって自動的に行われることが好ましい
。図6に示す別々の機能のそれぞれに、異なるソフトウェアモジュールが設けら
れてもよい。しかし、機能ごとに異なるモジュールを設けることは、必須ではな
い。代わりに、図6に示す機能は、ソフトウェア開発者が適当と考える方法によ
って、一つ以上のソフトウェアモジュールまたは手順内で組み合わされてもよい
。更に別の例として、図6に示す機能は、作業者の助けによって、またはコンピ
ュータの助けによらず作業者のみによって行われてもよい。
【0036】 本発明の方法は、DUIの配置における位置誤差と回転誤差との相関関係を明
らかにする。ピン境界矩形220が誤差境界矩形234の端部に対して近い位置
にあるほど、より小さい回転をもってピン境界矩形と交差することが許容される
。同様に、ピン境界矩形が誤差境界矩形に対して大きく回転するほど、より小さ
な位置誤差をもって2つの矩形が交差することが許容される。ピン境界矩形と誤
差境界矩形はそれぞれ、部品とそのパッドの真の位置を示すので、本発明の方法
は、DUIの配置における位置誤差と回転誤差との相関関係を正確に処理する。
【0037】 ピン境界矩形及び誤差境界矩形を用いることは、位置誤差と回転誤差を効率的
に処理することになるが、それは近似を行うことにより行われる。数学的に、回
転誤差dΘはコサイン(dΘ)による因子によって、パッドに対するピンの見か
けの間隔をわずかに減じる。しかし、この見かけ上のパッド間隔の減少は重要で
はない。なぜなら、dΘの小さい値は非常にわずかな減少をもたらし、dΘの大
きい値は矩形を交差させ、これにより不適当な配置であることを知らせるからで
ある。
【0038】 部品のピンとパッドをまとめて囲う矩形を用いることは、個々のピンとパッド
との関係を判断するための効率的なツールを提供する。 リードの形状、間隔、延長長さは部品の多くのリードの間で正確に維持される
ので、ピン境界矩形は、全てのピンの位置を確定することにより、部品の各ピン
の位置を効率的に確定する。部品の全てのピンを取り囲む1つの矩形を描くこと
は、各ピンを個別に検査するよりもはるかに効率的である。ちょうど部品がそれ
らのピン間の間隔を正確に維持するように、回路板もまた、それらのパッド間の
間隔を正確に維持する。従って、1つの部品の全てのパッドを取り囲む1つのパ
ッド境界矩形を提供することは、各パッドの位置を効率的に確定する。このこと
は、回路板が線状に変形しても当てはまる。パッド境界矩形全体に加えられる変
形は、個々のパッド間の間隔にも同じに加えられるからである。
【0039】 1つの実施例を上記したが、代わりの多くの実施例や変形が可能である。例え
ば、上記した発明の実施例では、1つのピン境界矩形、1つのパッド境界矩形、
1つの誤差境界矩形が、1つの部品について定義されている。しかし、これは本
発明が実施される1つの方法の、単なる例示にすぎない。一定の部品は、複数組
の矩形を提供することにより、より正確に検査されうる。例えば、全ての四辺か
ら延びるリードを有する部品は、1組は垂直方向のリード用、もう1組は水平方
向のリード用とする、矩形の2つの別々の組によってより正確に検査されうる。
2組の矩形では、リードの各組は、それら自身の長さ方向、幅方向の誤差を有す
る。しかし、1組の矩形については、1組の長さ方向と幅方向の誤差が用いられ
るだけであり、1つの軸に沿って延びるリードの長さ方向の誤差を、垂直な軸に
沿って延びるリードの幅に対して加える。このように、矩形の2つの別々の組を
提供することによって、部品の検査精度が向上する。
【0040】 矩形の複数の組も、不均一な大きさ、形状のリードを有する部品、または非直
角に向けられたリードを有する部品に使用されることができる。いずれの場合も
、共通の大きさ、形状、向きを有するリードが別々の組にされてよい。適当な配
置を報告するAOIシステムでは、部品の全ての組の矩形が、上記したテストに
合格しなければならない。1つの組のどのピン境界矩形の部分も、その組の誤差
境界矩形の外側にあってはならない。
【0041】 上記したように、ピン境界矩形とパッド境界矩形はDUIのピンとパッドの外
端部を取り囲む。もしくは矩形は、ピンとパッドの内端部を取り囲むように構成
されてよく、誤差境界矩形は、パッド境界矩形の長さと幅から、それぞれ、長さ
方向、幅方向の誤差を減じることによって構成されてもよい。ピン境界矩形の部
分が誤差境界矩形内を交差しない場合に適当な配置が示される。
【0042】 上記した好ましい実施例は、回路板の電子部品の配置を検査することに関する
。しかし、これは単に本発明の適用の例示にすぎない。上記した技術は一般に、
電子部品(SMTまたは貫通孔)、ろうペースト、接着剤、その他回路板の製造
工程で回路板上に配置される光学的に認識できる物体または材料を含む「検査対
象物」(“object−under−inspection”)の配置の検査
に適用することができる。したがって、本発明によれば、「対象物境界」矩形は
、ピン境界矩形が上記のごとく定義されたのと同様に、部品、ろうペースト、接
着剤その他の物体または材料の外端をなぞるものとして定義できる。なお、「対
象物境界」矩形とは、あらゆる光学的に認識可能な物体の周囲を取り囲む矩形を
含み、「ピン境界」矩形220は、対象物境界矩形の単なる1例である。前述の
ように、誤差境界矩形は、パッド境界矩形の周りで定義することができる。誤差
境界矩形の寸法は、置かれる対象物に特有の長さ方向及び幅方向の誤差に基づく
。対象物境界矩形の部分が誤差境界矩形の外側にある場合は、配置ミスした対象
物があることが報告される。それ以外は、適当に配置された対象物があることが
報告される。
【0043】 図6は、本発明によって特定の順序で行われる工程を図示する。しかし、図6
に示された順序は、本発明の範囲内で変えられてよい。例えば、ピン境界矩形は
パッド境界矩形の前と後のいずれに構成されてもよい。同様に、ピン境界矩形は
誤差境界矩形の前と後のいずれに構成されてもよい。
【0044】 したがって、ここに開示された本発明の具体的な実施態様は、当業者によって
、本発明の範囲内で幅広く変更可能である。従って、本発明は添付の請求の範囲
の精神及び範囲によってのみ限定されるべきものである。
【図面の簡単な説明】
【図1】 従来技術によって使用されているような自動の光学式外観検査装置の理想化し
た等角投影図である。
【図2】 2aは、構成部品の本体、同構成部品のリード及び構成部品のリードの周囲に
描かれたピン−境界矩形を示している、典型的なSMT構成部品の頂面図である
。 2bは、図2aのSMT構成部品のためのパッドを示している回路基板の頂部
拡大図であり、パッド−境界矩形及び同パッドの周囲に形成されたエラー−境界
矩形を示している。 2cは、図2bに示された回路基板のパッド上に完璧に配置された図2aのS
MT構成部品の頂部拡大図である。
【図3】 3aは、リードがパッド上に完璧に配置された回路基板の対応するパッド上に
配置された図2cのSMT構成部品の単一のリードの頂部拡大図である。 3bは、図3aに類似した図であるが、パッド上に垂直方向に誤配置されたリ
ードを示している。 3cは、図3bに類似した図であるが、パッド上に水平方向に誤配置されたリ
ードを示している。
【図4】 4aは、ピン−境界矩形及びエラー−境界矩形の頂面図であり、完璧に配置さ
れた構成部品を示している。 4bは、図4aに類似した図であるが、大きいが許容範囲内のエラーによって
、そのパッドに対して回転せしめられている構成部品を表している。 4cは、図4bに類似した図であるが、許容不可のエラーによって回転せしめ
られた構成部品を表している。
【図5】 図2bに類似した回路基板の頂部拡大図であるが、構成部品のパッドの周囲に
配置されたリポーティング矩形を示している。
【図6】 本発明による構成部品の配置を測定するための方法を示しているフローチャー
トである。
【手続補正書】
【提出日】平成14年3月20日(2002.3.20)
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正の内容】
【図1】
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図3
【補正方法】変更
【補正の内容】
【図3】
【手続補正3】
【補正対象書類名】図面
【補正対象項目名】図6
【補正方法】変更
【補正の内容】
【図6】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,MZ,SD,SL,SZ,TZ,UG ,ZW),EA(AM,AZ,BY,KG,KZ,MD, RU,TJ,TM),AE,AG,AL,AM,AT, AU,AZ,BA,BB,BG,BR,BY,BZ,C A,CH,CN,CR,CU,CZ,DE,DK,DM ,DZ,EE,ES,FI,GB,GD,GE,GH, GM,HR,HU,ID,IL,IN,IS,JP,K E,KG,KP,KR,KZ,LC,LK,LR,LS ,LT,LU,LV,MA,MD,MG,MK,MN, MW,MX,MZ,NO,NZ,PL,PT,RO,R U,SD,SE,SG,SI,SK,SL,TJ,TM ,TR,TT,TZ,UA,UG,UZ,VN,YU, ZA,ZW

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 回路基板上の検査中デバイス(DUI)の配置を検査する方
    法であって、 前記DUIが見つかると予測される領域中で前記回路基板の画像を得るステッ
    プと、 前記得られた画像から、DUIのための回路基板上に複数のパッドを接続する
    パッド境界矩形を構成するステップと、 見つかったDUIに応答して、DUIの複数のピンを接続するピン境界矩形を
    構成するステップであって、該複数のピンが前記パッド境界矩形により接続され
    た前記複数のパッドに対応する前記ピン境界矩形を構成するステップと、 前記パッド境界矩形から、回路基板のパッド上のDUIのピンを配置する際に
    許容可能のエラーにより前記パッド境界矩形からオフセットされたエラー境界矩
    形を構成するステップと、 前記エラー境界矩形の外部に位置する前記ピン境界矩形の如何なる部分にも応
    答して、DUIの不成功の配置を報告するステップと、 を具備することを特徴とする回路基板上の検査中デバイスの配置を検査する方
    法。
  2. 【請求項2】 請求項1の方法において、 前記パッド境界矩形が、複数のパッドの最外側端部の境界を画成し、前記ピン
    境界矩形が複数のピンの最外側端部の境界を画成する前記方法。
  3. 【請求項3】 請求項2の方法において、 前記パッド境界矩形が所定の長さ及び幅を有し、 前記エラー境界矩形が、前記パッド境界矩形の長さと、DUIの対応するパッ
    ド上にDUIのピンを配置する際の長さ方向エラーとを加えた長さに等しい長さ
    を有し、 前記エラー境界矩形が、前記パッド境界矩形の幅と、DUIの対応するパッド
    上にDUIのピンを配置する際の幅方向エラーとを加えた幅に等しい幅を有する
    、前記方法。
  4. 【請求項4】 請求項3の方法において、 DUIのためのパッドと実質的に同心でかつパッドから所定距離伸びる報告矩
    形を構成するステップと、 前記報告矩形内で見つからなかったDUIに応答して配置エラーを報告するス
    テップと、を更に具備する前記方法。
  5. 【請求項5】 請求項4の方法において、 前記報告するステップは、前記報告矩形内で見つからなかったDUIに応答し
    て回路基板上のDUIを探すことを放棄するステップを更に具備する前記方法。
  6. 【請求項6】 請求項4の方法において、 前記報告するステップは、前記誤配置のDUIについての情報を、DUIを配
    置した取り上げ及び配置機械へフィードバックするステップを更に具備する前記
    方法。
  7. 【請求項7】 請求項3の方法において、 前記長さ方向エラー及び幅方向エラーの少なくとも一方は、電子回路組立体の
    受容性のためのANSI規格に基づいている前記方法。
  8. 【請求項8】 請求項3の方法において、 前記長さ方向エラー及び幅方向エラーの少なくとも一方は、ユーザが定義し得
    る入力に基づいている前記方法。
  9. 【請求項9】 請求項1の方法において、 ローディングされていない裸の基板のパッドの位置及び方向性を学習して、D
    UIのための実際のパッドの位置及び方向性を測定するステップを更に具備する
    前記方法。
  10. 【請求項10】 請求項1の方法において、 前記パッド境界矩形を構成するステップは、スキャンされた前記画像内にDU
    Iのためのパッドを配置することを含む前記方法。
  11. 【請求項11】 請求項1の方法において、 前記パッド境界矩形を構成するステップは、前記DUIと同一の型のサンプル
    及びローディングされていない回路基板の以前に蓄積された走査画像にアクセス
    して、前記DUIのための複数のパッドの配置、方向性、寸法及び形状の何れか
    を測定することを含む前記方法。
  12. 【請求項12】 請求項1の方法において、 前記パッド境界矩形を構成するステップは、前記少なくとも一つの画像内の可
    視的特徴を突きとめて前記DUIのための複数のパッドの配置を確認することを
    含む前記方法。
  13. 【請求項13】 請求項1の方法において、 前記少なくとも一つの画像内において前記DUIの複数のピンを探すステップ
    を更に具備する前記方法。
  14. 【請求項14】 光学的検査システムにより得られた画像を加工して検査対
    象物(DUI)が回路基板上に適切に配置されたか否かを測定する方法であって
    、 前記得られた画像から、検査対象物のための回路基板上に複数のパッドを接続
    するパッド境界矩形を構成するステップと、 前記得られた画像内で前記検査対象物を探すステップと、 前記得られた画像内で見つかった検査対象物に応答して、該検査対象物の内側
    及び外側端部の何れかを追跡する対象物境界矩形を構成するステップと、 前記パッド境界矩形から、回路基板のパッド上に検査対象物を配置する際に許
    容可能のエラーにより前記パッド境界矩形からオフセットされたエラー境界矩形
    を構成するステップと、 前記エラー境界矩形の外部に位置する前記対象物境界矩形の任意の部分に応答
    して、検査中対象物の配置の失敗を報告するステップと、 を具備することを特徴とする検査対象物が回路基板上に適切に配置されたか否
    かを測定する方法。
  15. 【請求項15】 請求項14の方法において、 前記パッド境界矩形が、前記得られた画像内で複数のパッドを構成する最外側
    端部の境界を画成し、前記対象物境界矩形が前記検査対象物の最外側端部の境界
    を画成する前記方法。
  16. 【請求項16】 請求項15の方法において、 前記パッド境界矩形が所定の長さ及び幅を有し、 前記エラー境界矩形が、前記パッド境界矩形の長さと、前記検査対象物のため
    の複数のパッド上に前記検査対象物を配置する際の長さ方向エラーとを加えた長
    さに等しい長さを有し、 前記エラー境界矩形が、前記パッド境界矩形の幅と、前記検査対象物のための
    複数のパッド上に前記検査対象物を配置する際の幅方向エラーとを加えた幅に等
    しい幅を有する、前記方法。
  17. 【請求項17】 回路基板上の構成要素の配置を測定する光学的検査システ
    ムであって、 前記回路基板の像を得るカメラと、 該カメラに連結され、カメラにより得られた画像を加工するプロセッサと、を
    具備し、該プロセッサは、 カメラにより得られた画像に応答して動作するパッド境界ソフトウエアであ
    って、検査中デバイス(DUI)のための回路基板上に複数のパッドを接続する
    パッド境界矩形を構成する前記パッド境界ソフトウエアと、 前記DUIの複数のピンを接続する矩形を構成するピン境界ソフトウエアであ
    って、該複数のピンは前記パッド境界矩形により接続された前記複数のパッドに
    対応する前記ピン境界ソフトウエアと、 エラー境界矩形を構成するエラー境界ソフトウエアであって、該エラー境界矩
    形が前記パッド上のDUIのピンを配置する際に許容可能のエラーにより前記パ
    ッド境界矩形からオフセットされた前記エラー境界ソフトウエアと、 前記ピン境界矩形の任意の部分が前記エラー境界矩形の外側に位置するか否か
    を示す成功又は不成功の結果を発生するテスト用ソフトウエアと、 を具備することを特徴とする回路基板上の構成要素の配置を測定する光学的検
    査システム。
  18. 【請求項18】 請求項17のシステムにおいて、 前記パッド境界矩形が、複数のパッドの最外側端部の境界を画成し、前記ピン
    境界矩形が複数のピンの最外側端部の境界を画成する前記システム。
  19. 【請求項19】 請求項18のシステムにおいて、 前記パッド境界矩形が所定の長さ及び幅を有し、 前記エラー境界矩形が、 前記パッド境界矩形の長さと、DUIの対応するパッド上にDUIのピンを
    配置する際の長さ方向エラーとを加えた長さに等しい長さを有し、かつ 前記パッド境界矩形の幅と、DUIの対応するパッド上にDUIのピンを配
    置する際の幅方向エラーとを加えた長さに等しい長さを有する、前記システム。
  20. 【請求項20】 請求項19のシステムにおいて、 DUIのためのパッドと実質的に同心であるがより大きな領域を有する報告矩
    形を構成する報告ソフトウエアであって、前記報告矩形内で見つからなかったD
    UIに応答して配置エラーを報告する前記報告ソフトウエアを更に具備する前記
    システム。
JP2001523845A 1999-09-14 2000-09-14 検査中デバイス又は対象物の配置検査方法及び光学的検査システム Pending JP2003509857A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/395,698 1999-09-14
US09/395,698 US6542630B1 (en) 1999-09-14 1999-09-14 Inspecting component placement relative to component pads
PCT/US2000/025176 WO2001020310A1 (en) 1999-09-14 2000-09-14 Inspecting component placement relative to component pads

Publications (1)

Publication Number Publication Date
JP2003509857A true JP2003509857A (ja) 2003-03-11

Family

ID=23564122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001523845A Pending JP2003509857A (ja) 1999-09-14 2000-09-14 検査中デバイス又は対象物の配置検査方法及び光学的検査システム

Country Status (8)

Country Link
US (1) US6542630B1 (ja)
EP (1) EP1212606B1 (ja)
JP (1) JP2003509857A (ja)
CN (1) CN1301402C (ja)
AT (1) ATE301832T1 (ja)
AU (1) AU7579800A (ja)
DE (1) DE60021900T2 (ja)
WO (1) WO2001020310A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004536300A (ja) * 2001-07-04 2004-12-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 画像装置の位置の迅速な判断を可能にする基準のしるしの選択
JP4165538B2 (ja) * 2004-07-21 2008-10-15 オムロン株式会社 部品実装検査方法および部品実装検査装置
US20110285840A1 (en) * 2010-05-20 2011-11-24 Applied Materials, Inc. Solder bonding and inspection method and apparatus
KR101457040B1 (ko) 2013-09-03 2014-10-31 주식회사 고영테크놀러지 3차원 기판검사장치의 그래픽 유저 인터페이스
CN104574367B (zh) * 2014-12-21 2017-04-12 浙江大学 一种基于机器视觉的集成芯片管脚几何尺寸检测计算方法
CN105572148A (zh) * 2015-12-14 2016-05-11 天津华迈科技有限公司 一种贴片质检组件
CN111274697B (zh) * 2020-01-19 2023-10-27 上海望友信息科技有限公司 焊接拉力的仿真方法、仿真装置、电子设备及存储介质
US11354212B2 (en) * 2020-03-26 2022-06-07 International Business Machines Corporation Component installation verification
EP4165592A4 (en) * 2020-06-13 2024-02-28 Cybord Ltd SYSTEM AND METHOD FOR TRACING COMPONENTS OF AN ELECTRONIC ASSEMBLY
CN113507831B (zh) * 2021-07-14 2022-09-16 昆山联滔电子有限公司 电路板安装系统和电路板安装控制方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3750285T2 (de) 1986-10-03 1995-03-30 Omron Tateisi Electronics Co Gerät zur Untersuchung einer elektronischen Vorrichtung in fester Baugruppe.
US5245671A (en) * 1988-05-09 1993-09-14 Omron Corporation Apparatus for inspecting printed circuit boards and the like, and method of operating same
JP3092809B2 (ja) * 1989-12-21 2000-09-25 株式会社日立製作所 検査方法、並びに検査プログラムデータの自動作成機能を有する検査装置
JP2851023B2 (ja) * 1992-06-29 1999-01-27 株式会社鷹山 Icの傾き検査方法
KR0168243B1 (ko) * 1994-12-19 1999-05-01 다떼이시 요시오 관측 영역 설정 방법 및 그 장치와, 이 관측 영역 설정 방법을 이용한 외관 검사 방법 및 그 장치
JPH10143660A (ja) 1996-11-11 1998-05-29 Hitachi Ltd 欠陥判定処理方法およびその装置
US6047084A (en) 1997-11-18 2000-04-04 Motorola, Inc. Method for determining accuracy of a circuit assembly process and machine employing the same

Also Published As

Publication number Publication date
ATE301832T1 (de) 2005-08-15
AU7579800A (en) 2001-04-17
WO2001020310A1 (en) 2001-03-22
EP1212606B1 (en) 2005-08-10
EP1212606A1 (en) 2002-06-12
CN1373851A (zh) 2002-10-09
US6542630B1 (en) 2003-04-01
DE60021900D1 (de) 2005-09-15
CN1301402C (zh) 2007-02-21
DE60021900T2 (de) 2006-02-23

Similar Documents

Publication Publication Date Title
JP3092809B2 (ja) 検査方法、並びに検査プログラムデータの自動作成機能を有する検査装置
EP3038444B1 (en) Substrate inspecting method and substrate inspecting system using same
JP3026981B2 (ja) 潜在的歪曲プリント回路板点検のための補償システム
EP2728991B1 (en) Board inspection apparatus system
CN1715888B (zh) 印刷电路板检查装置和印刷电路板装配检查线系统
US8574932B2 (en) PCB-mounted integrated circuits
CN111060515A (zh) Pcba质量检测方法、系统、计算机设备
CN114485450B (zh) 一种pcb板翘曲检测装置、方法和系统
CN111386024B (zh) 一种双引脚电子元器件的引脚自适应定位插入方法及系统
JP6277754B2 (ja) 品質管理システムおよび内部検査装置
JP2003509857A (ja) 検査中デバイス又は対象物の配置検査方法及び光学的検査システム
JP2012042407A (ja) 半導体集積回路検査装置、半導体集積回路の検査方法、及び半導体集積回路の検査装置の制御プログラム
EP1532850B1 (en) Method for forming printing inspection data
JP2001235507A (ja) プリント配線板の導通検査装置及び導通検査方法
JP2007327824A (ja) 端子リード検査方法
JP2015148507A (ja) 品質管理システム
KR101664413B1 (ko) Smt 마운트 머신의 부품 마운트 오류 판단 방법
CN114667445A (zh) 检查系统
KR101522877B1 (ko) 기판 검사장치 시스템 및 기판 검사 방법
KR101640936B1 (ko) 프린팅 공정의 불량 분석 방법 및 이러한 방법이 프로그래밍되어 저장된 컴퓨터로 읽을 수 있는 저장매체
Loh et al. Printed circuit board inspection using image analysis
EP3637962A1 (en) Method for manufacturing printed circuit board having test point, and printed circuit board manufactured thereby
JP3006075B2 (ja) リードの長さばらつき検出方法およびリード先端部の半田の外観検査方法
JP2023042271A (ja) 検査装置及び検査方法
CN114509659A (zh) 电路板测试方法及装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090527

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090826

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100305