JP2003505864A - トレンチ・ゲート電界効果トランジスタとその製造方法 - Google Patents

トレンチ・ゲート電界効果トランジスタとその製造方法

Info

Publication number
JP2003505864A
JP2003505864A JP2001510920A JP2001510920A JP2003505864A JP 2003505864 A JP2003505864 A JP 2003505864A JP 2001510920 A JP2001510920 A JP 2001510920A JP 2001510920 A JP2001510920 A JP 2001510920A JP 2003505864 A JP2003505864 A JP 2003505864A
Authority
JP
Japan
Prior art keywords
region
drain
trench
transistor
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001510920A
Other languages
English (en)
Inventor
レイモン、ジェイ．イー．ヒューティング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003505864A publication Critical patent/JP2003505864A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】 反転された構成のトレンチ・ゲート電界効果トランジスタにおいて、ドレイン領域（１４）は絶縁された溝‐ゲート構造（１１、１２）を有する表面に隣接している。ゲート誘電体（１２）はドレイン領域（１４）の近く、および好ましくはドレイン・ドリフト領域（１４ａ）の近く、ではトランジスタ・ボデー領域（１５）のチャネル受け部分（１５ａ）に近い部分より厚い。トランジスタ・ボデー領域（１５）の別の部分（１５ｂ）は、埋め込まれている電気的短絡部 （３５）により下側のソース領域（１３）に電気的に短絡されている。この埋め込まれている電気的短絡部は、ボデー領域の高濃度にドープされている（ｐ＋）底部分（１５ｂ）と下側のソース領域（１３）との間で、ゲート溝（２０）の近くのソース領域のボデー部分（１３ａ）により、絶縁されているゲート電極（１１）から横に分離されている区域における漏れｐ‐ｎ接合（３５）によって形成されている。ソース領域のこの部分（１３ａ）はゲート溝（２０）の近くでソース領域の能動部分（１３ａ）により形成することができる。それはボデー領域の高濃度にドープされている底部分（１５ｂ）を横切って延長して、溝‐ゲート構造（１１、１２）の近くでチャネル受け部分（１５ａ）に接続する。ドレインおよび溝‐ゲート構造のコンパクトな配列をボデー表面（１０ａ）において達成することができ、埋め込まれている電気的短絡部（３５）のコンパクトな配列を下側のソース領域（１３）において達成することができる。

Description

【発明の詳細な説明】
【０００１】 本発明は、半導体ボデーの主面近くのドレイン領域から下側のソース領域まで
絶縁トレンチ・ゲート領域が延長しているトレンチ・ゲート電界効果トランジス
タに関するものである。本発明はそのようなトランジスタの製造方法にも関する
ものである。
【０００２】 半導体ボデーを備え、ボデーの主面から絶縁されているゲート領域が溝すなわ
ちトレンチ内を延長しているトレンチ・ゲート電界効果トランジスタが知られて
いる。溝は、第１の導電形のボデー領域のチャネルを受ける部分を通って、反対
である第２の導電形の前記ドレイン領域とソース領域の間を延長している。通常
は、ソース領域は前記主面に近く、そこでそれはボデー領域の一部に電気的に短
絡される。
【０００３】 米国特許明細書第５１３４４４８号明細書が、絶縁されているゲート領域で前
記主面の近くにある、反転された構成と名付けることができるトレンチ・ゲート
電界効果トランジスタを開示している。この場合には、絶縁されているゲート電
極は半導体ボデーを、ボデーの主面から、ドレイン領域と、ドレイン・ドリフト
領域と、トランジスタ・ボデー領域とを順次溝の形で通ってトランジスタの下側
のソース領域に達するまで延長している。ボデー領域の一部が下側のソース領域
に埋め込まれている電気的短絡部により電気的に短絡されている。米国特許第５
１３４４４８号の内容の全てが参考材料としてここに収録されている。
【０００４】 米国特許第５１３４４４８号明細書は、溝の底に電気的短絡部を埋め込み、そ
こではそれは各種のオーム接触手段により形成されていることを教示している。
そのような手段には金属（たとえば、Ａｌ、Ｔｉ、Ｗ、Ｍｏ、Ｎｉ、Ｃｒ、Ｐｔ
、またはそれらの合金）と、半導体との金属間化合物と、縮体した半導体とが含
まれている。とくに電気的短絡のために余分の溝が（トレンチ・ゲートのそれと
は別々に）設けられている時には、デバイスのレイアウト区域は大幅に増加させ
られる。絶縁されているゲート電極と同じ溝に電気的短絡が設けられている時に
、トレンチ・ゲート構造は複雑となる。
【０００５】 本発明の目的は、ボデー表面におけるドレイン構造およびトレンチ・ゲート構
造のコンパクトな配置と、絶縁されているゲート電極のトレンチ構造を複雑にし
ない埋め込まれているソース‐ボデー領域短絡部とを有することができる、反転
された構成のトレンチ・ゲート・トランジスタを得ることである。
【０００６】 本発明の第１の面に従って、絶縁されているゲート電極をドレイン領域と、ド
レイン・ドリフト領域と、トランジスタ・ボデー領域と、下側のソース領域とか
ら絶縁するゲート誘電体に整列させられている溝内をゲート電極が延長している
、反転された構成のトレンチ・ゲート電界効果トランジスタが得られる。ゲート
誘電体のドレイン領域の近くの部分は、ボデー領域のチャネルを受ける部分の近
くの部分よりも厚い。ボデー領域のより高濃度にドーピングされている底の部分
は、絶縁されているゲート電極から溝の近くのソース領域の能動部分により横に
分離されている区域において下側のソース領域と共に漏れｐ‐ｎ接合を形成して
いる。漏れｐ‐ｎ接合は埋め込まれた電気的短絡部を構成する。ボデー領域は、
チャネルを受ける部分を構成し、かつ底の部分よりも低い濃度にドープされてい
る上側の層を有する。ソース領域の能動部分はボデー領域の高濃度にドープされ
ている底の部分を横切って延長して、溝の近くのボデー領域のチャネルを受ける
部分に接続する。
【０００７】 種々のトランジスタ領域に関する絶縁されているゲート電極のそのような配置
構成によりトランジスタのレイアウトをコンパクトにすることができる。とくに
、ボデー表面においてドレインおよび溝‐ゲート構造のコンパクトな配置を達成
することができ、かつ、埋め込まれた電気的短絡部のコンパクトな配置を下側の
ソース領域で達成することができる。ドレイン領域の近くのゲート誘電体部分を
ボデー領域のチャネルを受ける部分の近くのゲート誘電体部分よりも厚くするこ
とにより、ゲートとドレインの間のゲート誘電体を横切る早期の降伏が避けられ
る。たとえば、非常に高い密度で実装されているためにドリフト領域が、デバイ
スの電圧阻止状態において、ＲＥＳＵＲＦ作用により付近の溝‐ゲート部分から
空乏状態にされているセルを有するパワーデバイスにおいては、より厚い誘電体
をより低い濃度にドープされているドレイン・ドリフト領域の近くに設けること
ができるので有利である。
【０００８】 埋め込まれている電気的短絡部を簡単なやり方で設けることができるようにす
るためには、ボデー領域の高濃度にドープされている底の部分を、ゲート溝まで
横に延長し、そこでソース領域の前記能動部分により過剰にドープそれた層の形
にすると有利である。この場合には、ソース領域の能動部分はドーパントの注入
と拡散との少なくとも一方で形成することができる。したがって、ゲート電極が
溝内に設けられるまえに、第２の導電形のそれのドーピング濃度を半導体ボデー
愛の溝の底に注入することができる。第２の導電形のそれの最終のドーピング輪
郭は溝の底からの拡散輪郭に一致させることができる。
【０００９】 本発明の第２の面に従って、第１の面に従うトレンチ・ゲート電界効果トラン
ジスタを製造する有利な方法も得られる。
【００１０】 本発明で利用できるとくに有利な技術的諸特徴のいくつかと、選択的特徴のい
くつかとが、添付されている特許請求の範囲で要約されている。
【００１１】 本発明は、コンパクトなトランジスタ・レイアウト構成を持つパワーデバイス
を実現するためにとくに有利である。そのようなデバイスは、半導体ボデー内に
横に配置されている複数のボデー領域を一般に有し、それらの領域の間に溝‐ゲ
ート構造の格子部分が設けられている。本発明に従って電気的短絡部を実現する
ことによりそれらの格子部分の間隔を狭くすることができ、かつ、ソース領域の
能動部分をゲート溝の各格子部分の底の周囲に自身で整列されるやり方で設ける
ことさえできる。
【００１２】 ドレイン・ドリフト領域はドレイン領域よりも低濃度にドープされているので
、導電度が低い。デバイスの導通時抵抗値を低くするためには、ドレイン・ドリ
フト領域の第２の導電形のドーピング濃度をドレイン領域へ向かうにつれて高く
すると有利である。これは、たとえば、ドレイン領域を形成する前に、ドレイン
領域の表面とドレイン領域の表面との少なくとも一方からドーパントを注入と拡
散との少なくとも一方により、このトランジスタの反転された構成で容易に達成
することができる。このようにしてドリフト領域の種々のドーピング輪郭を容易
に生ずることができる。
【００１３】 本発明のそれらの有利な特徴およびその他の有利な特徴が、添付されている線
図的図面を参照して以下に説明する特定の実施の形態に示されている。
【００１４】 全ての図面は線図的であることに注目すべきである。図面を明確にするため、
および便宜上、図面の相対的な寸法および割合は寸法を誇張したり縮小したりし
ている。同じ参照番号が、変更された実施の形態および異なる実施の形態におけ
る対応する構成要素または同じ構成要素を指すために一般的に用いられている。
【００１５】 図１は本発明のセルラー・トレンチ・ゲート・パワートランジスタの実施の形
態を示すものである。このトランジスタは上主面１０ａを有する半導体ボデー１
０を有する。上主面１０ａから絶縁されているゲート電極１１が溝２０内をボデ
ー１０内まで延長している。ゲート電極１１は溝２０に整列しているゲート誘電
体層１２の上に存在する。
【００１６】 この絶縁されている溝‐ゲート構造１１、１２は、第１の導電形（この実施形
態ではｐ形）のボデー領域１５のチャネル受け部分１５ａを通って、反対の第２
の導電形（この実施形態ではｎ形）のドレイン領域１４とソース領域１３の間を
延長している。したがって、このトランジスタはＭＯＳＦＥＴ形であって、ゲー
ト電極１１は中間のゲート誘電体１２を介してボデー領域１５のチャネル受け部
分１５ａに容量結合されている。デバイスが導通状態にある時に電圧信号をゲー
ト電極１１に加えると、既知のＭＯＳＦＥＴのようにして領域部分１５ａ内の伝
導チャネル２２を誘導し、かつこの伝導チャネル２２内のソース領域１３とドレ
イン領域１４の間の電流の流れを制御する。
【００１７】 このトランジスタは反転された構成のものであって、ドレイン領域１４が上面
１０ａに隣接している。したがって、ゲート溝２０はドレイン領域１４、または
ドレイン・ドリフト領域１４ａと、ボデー領域１５とを順次通って下側のソース
領域１３の部分内に延長している。ドレイン領域１４はドレイン電極３４により
主面１０ａに接触させられている。ドレイン電極３４はゲート電極１１の上を延
長し、中間絶縁層３２によりそのゲート電極から絶縁されている。ドレイン・ド
リフト領域１４ａのドーピング濃度（ｎ−）はドレイン領域１４のドーピング濃
度（ｎ＋）より低く、かつドレイン領域１４と下側のボデー領域１５の間に存在
する。
【００１８】 本発明に従って、ゲート誘電体１２はゲート電極１１を引き続く領域１４、１
４ａ，１５および１３から絶縁し、かつそれのドレイン領域１４に近い部分はボ
デー領域１５のチャネル受け部分１５ａに近い部分より厚い。ゲート誘電体１４
ａの厚さは、ドレイン・ドリフト領域１４ａのうちボデー領域１５のチャネル受
け部分１５ａから離れている部分の近くまで次第に厚くなることが好ましい。図
１および図２はドレイン領域１４ａの近くの厚い誘電体層部分１２ａまでのこの
増大を示す。
【００１９】 このトランジスタの反転された構成では、埋め込まれている電気的短絡部３５
によりボデー領域１５の一部が本発明に従って下側のソース領域１３に電気的に
短絡されている。この短絡部３５、これについては下で説明する、はボデー領域
１５の電位をソース領域１３のそれに固定する。図１は、ソース領域１３が高い
伝導度（この例ではｎ＋）の基板であって、ボデー１０の底の主面１０ｂでソー
ス電極３３により接触させられているような個別垂直デバイス構造を例により示
す。
【００２０】 このトランジスタは半導体ボデー１０のボデー表面１０ａの近くに数万個もの
並列デバイスセルを通常含む。セルの数はデバイスに対して望まれる電流を流す
性能に依存する。本発明のトランジスタは各種の既知のセル構成配置、たとえば
、六角形の密にパックされた構成配置、または正方形構成配置、あるいは細長い
帯状の構成配置、のいずれか１つを持つことができる。各場合に、図１に示され
ているように、このデバイスは、半導体ボデー１０内に横に配置されている複数
のボデー領域１５を有し、溝‐ゲート構造１１、１２は付近の横に配置されてい
るボデー領域１５のチャネル受け部分１５ａの間を延長している格子部分を有す
る。ソース領域１３は全てのセルに共通である。このデバイスの能動的なセル区
域は、種々の既知の周辺終端のやり方によりボデー１０の周縁部の周囲に限るこ
とができる。そのようなやり方は、トランジスタ・セルの製造工程の前に、ボデ
ー表面１０ａの周縁区域に厚いフィールド酸化物層を形成することを通常含む。
【００２１】 本発明に従って、漏れｐ‐ｎ接合３５がトランジスタ・ボデー領域１５と下側
のソース領域１３との間に埋め込まれている電気的短絡部を構成する。ボデー領
域１５は、チャネル受け部分を構成している上側の層１５ａを有する。その上側
の層１５ａは、上側の層１５ａ（ｐ）より高濃度にドープされている（ｐ＋）ボ
デー領域の底の部分１５ｂの上を延長している。高濃度にドープされている底の
部分１５ｂは、ゲート誘電体１２と、ゲート溝２０の近くのソース領域１３の能
動部分１３ａとにより、絶縁されているゲート電極１１から横に分離されている
区域において、下側のソース領域１３と共に漏れｐ‐ｎ接合３５を形成する。ソ
ース領域１３のこの能動部分１３ａはボデー領域１５の高濃度にドープされてい
る底部分１５ｂの厚さを横切って延長して、チャネル受け部分１５ａに接続して
いる。ソース領域１３のこの能動部分１３ａは、図１および図２に示されている
ように、絶縁されている溝‐ゲート構造１１、１２の各格子部分の底の周囲を延
長している。
【００２２】 通常、ボデー１０は単結晶シリコン製であり、ゲート電極１１は二酸化シリコ
ンのゲート絶縁層１２の上のドープされた多結晶シリコンで形成され、電極３３
と３４はたとえばアルミニウム製である。典型的な実施形態では、高濃度にドー
プされた部分１５ｂのドーピング濃度（ｐ＋）はたとえばホウ素原子１０１８な
いし１０１９個ｃｍ−３とすることができ、チャネル受け部分１５ａのドーピン
グ濃度（ｐ）はたとえばホウ素原子１０１６ないし１０１７個ｃｍ−３とするこ
とができ、能動ソース領域１３ａのドーピング濃度（ｎ＋）はたとえばリン原子
またはひ素１０１９ないし１０２１個ｃｍ−３とすることができ、ソース領域お
よびドレイン領域のドーパント濃度（ｎ＋）は例えばリン原子またはひ素原子１
０２０ないし１０２２個ｃｍ−３とすることができる。通常は、得られたｐ‐ｎ
接合を流れるトンネル電流の大きさは１０ないし１００ａｍｐｓ．ｃｍ−２のオ
ーダーである。したがって、１５ｍｍ２の面積のｐ‐ｎ接合を流れる全漏れ電流
はたとえば１．５ないし１５ａｍｐｓであり得る。低濃度にドープされたドレイ
ン・ドリフト領域１４ａのドーピング濃度（ｎ−）は一様であるか、深さと共に
低くなる、たとえばドレイン領域１４との境界面における約３×１０１７から、
ボデー領域１５との境界面における約３×１０１６とすることができる。
【００２３】 図１および図２に示されている個別垂直デバイス構造の場合には、ボデー領域
１５の高濃度にドープされている底部分１５ｂと、ボデー領域１５のチャネル受
け部分１５ａと、ドレイン・ドリフト領域１４ａと、ドレイン領域１４とは基板
１３の上のエピタキシャル層を重ね合わせたものとして形成することができる。
この場合には、ボデー領域１５の高濃度にドープされている底部分１５ｂを形成
する層は、溝‐ゲート構造１１、１２まで横に延長して、そこでソース領域１３
の能動部分１３ａにより過剰にドープされる。図３はそのような構造の製造の１
つの工程を示す。
【００２４】 すなわち、図３は、重ねられているエピタキシャル層１４、１４ａ、１５ａ，
１５ｂ内に溝２０をエッチングした後、およびその溝２０内に絶縁された溝‐ゲ
ート構造１１、１２を形成する前に行われる注入工程を示す。ひ素またはリンと
することができるイオン３０を、ソース領域１３の能動部分１３ａにｎ＋をドー
ピングするように、半導体ボデー１０内の溝２０の底に注入する。能動部分１３
ａへのｎ＋のドーピングは溝２０に自身で整列させられる。その理由は、溝２０
の外ではイオンはｎ形ドレイン領域１４内に注入されるからである。領域部分１
５ｂの厚さ全体にわたって過剰にドープするためにある範囲のエネルギーを使用
することと、後の加熱処理において、たとえば、ゲート誘電体１２の成長中およ
びポリシリコン・ゲート１１の付着中に、注入されたドーパント領域３１を拡散
することとの少なくとも一方を行うことができる。そうすると、その結果得られ
た、ソース領域１３の延長部分１３ａは溝２０の底からのドーパント拡散輪郭に
対応するｎ＋ドーピング輪郭を持つことができる。この自己整列過程は、絶縁さ
れているゲート構造１１、１２の格子部分の狭い間隔を持つコンパクトなトラン
ジスタ配置構成に容易に適合することができる。
【００２５】 図４は本発明のデバイス構造の代わりの構造を示す。この場合には、ボデー領
域１５の高濃度にドープされている部分１５ｂのドーピング（ｐ＋）は各セルの
中央部に局所的にのみ行われる。基板領域１３の一部がそれ自身で、溝２０の底
とボデー領域１５のチャネル受け部分１５ａを結び付ける。基板領域のこの部分
は、漏れｐ‐ｎ接合３５を溝‐ゲート構造１１、１２から横方向に分離し、かつ
ボデー領域１５の高濃度にドープされている部分１５ｂを横切って延長する能動
ソース部分１３ａを形成する。図１ないし図３と比較して、図４のデバイスの漏
れ接合３５を設けることにより、溝２０に自己整列されることがあまり容易では
なくなる。しかし、自己整列はスペーサー技術を用いて達成することができる。
【００２６】 前に述べたように、ドレイン・ドリフト領域１４ａのドーピング濃度は深さと
共に低くすることができる。ドレイン領域１４へ向かうにつれて高くなるそれの
ドーピング濃度がデバイスの導通時抵抗値を低くすることがあるが、それでも、
デバイスの電圧阻止状態においては溝‐ゲート構造１１、１２の付近の格子部分
の間でドレイン・ドリフト領域１４ａが空乏状態になれるようにする。図５はド
レイン・ドリフト領域１４ａのドーピング輪郭Ｎｄが、ドレイン領域１４の付近
における３×１０１７ｃｍ−３から下側のボデー領域１５ａの付近における１０ １６ ｍ−３まで、ほぼ直線的に小さくなるような特定の実施例を示す。このドー
ピング輪郭はドープされたエピタキシャル物質の本来の場所での成長により形成
することができる。しかし、このトランジスタの反転された構成により、全ての
エピタキシャル層の成長の後でたとえばドーパントの注入と表面１０ａからの拡
散との少なくとも一方により、ドレイン領域１４ａのドーピング輪郭が形成され
るようにすることができる。あるいは、ドレイン領域１４の成長または拡散の前
にドーパントの注入とエピタキシャル層１４ａの表面からの拡散との少なくとも
一方により、所望のドーピング輪郭の少なくとも一部を形成することができる。
図５は直線的に変化させられている輪郭を示すが、ドレイン領域１４ａについて
も種々のドーピング輪郭を容易に生ずることができる。
【００２７】 高電圧デバイスの特定の実施例について説明したが、本発明の反転されたデバ
イス構造は低電圧デバイスに使用することもできる。基板ソース１３、３３のイ
ンダクタンスは小さく、したがって、本発明の反転されたデバイス構造を高周波
デバイスにも有利に使用することができる。
【００２８】 導電的にドープされた多結晶ゲート電極１１について上で説明した。しかし、
それの抵抗値を低くするように、ゲート電極１１は金属シリサイド層を含むこと
ができ、または完全に金属とすることさえもできる。
【００２９】 図１ないし図４を参照してｎチャネル・デバイスについて説明した。しかし本
発明に従ってｐチャネル・デバイスも可能である。ｐチャネル・デバイスでは領
域１４、１４ａ、１３ａ、１３はｐ形であり、ボデー領域部分１５ａ、１５ｂは
ｎ形であり、伝導チャネル２２は正孔形である。
【００３０】 ボデー１０の裏面１０ｂにおいて基板１３に接触しているソース電極３３を有
する垂直個別デバイスを図１ないし図３を参照して説明した。いかし、集積され
たデバイスも本発明に従って可能である。この場合には、ソース領域１３は、デ
バイス基板とエピタキシャル・ボデー領域１５ａとの間に埋め込まれて、表面１
０ａから埋め込まれている層の深さまで延長しているドープされている周辺接触
領域を介して、前の主面１０ａにおいて電極３３により接触することができる、
ドープされた層とすることができる。
【００３１】 更に、本発明の装置は、トランジスタ構造（垂直または水平）が絶縁体の上の
単結晶シリコン層内に形成される、いわゆる絶縁体上のシリコン（ＳＯＩ）構造
とすることができる。そうすると厚さが数百マイクロメートル（ミクロン）であ
るウエハーの代わりに、本発明のトランジスタの半導体ボデー１０を比較的薄い
単結晶シリコン層とすることができる。厚さが数十マイクロメートル（ミクロン
）であるその層をより厚い基板の上に載せることができる。キャリヤ基板は、た
とえば単結晶シリコンにすることができる。シリコン層はキャリヤ基板に接合す
ることができる。ＳＯＩ構造の場合には、絶縁境界面層をキャリヤ基板表面に存
在させることができる。
【００３２】 シリコンの代わりに、別の単結晶半導体物質、たとえばシリコンカーバイド、
をボデー１０のために採用することができる。
【００３３】 この明細書を読むと、その他の変形および変更が当業者には明らかであろう。
そのような変形および変更は、半導体装置の設計、製造および使用において既に
知られていて、ここで先に説明した諸特徴に加えて、使用できる均等物およびそ
の他の特徴を含むことができる。
【００３４】 この明細書では特許請求の範囲の記述内容を諸特徴の特定の組合わせに対して
記載しているが、本発明の開示の範囲は、任意の特許請求の範囲で現在記載され
ているものと同じ発明に関連するものであるか否か、および本発明が対処する技
術適諸問題と同じ技術適諸問題のいずれかまたは全てを軽減するものであるか否
かを問わず、ここで開示されている任意の新規な特徴または特徴の組合わせを明
示的に、または暗黙裏に含んでいること、またはそれの任意の一般化を含んでい
ることを理解すべきである。
【００３５】 この出願の、またはそれから派生される将来の出願の遂行中に、それらの特徴
のいずれかと、それらの特徴の組合わせとの少なくともいずれかに対して新規な
特許請求の範囲の記述内容を構成できることについての注意を出願人はここに与
えるものである。
【図面の簡単な説明】
【図１】 本発明のトレンチ・ゲート電界効果パワートランジスタの能動的な中央部分の
横断面図である。
【図２】 図１のトランジスタ構造におけるトレンチ・ゲート構造の格子部分付近の拡大
横断面図である。
【図３】 デバイス製造のある段階における図２のトランジスタ構造の横断面図である。
【図４】 本発明の他のトレンチ・ゲート電界効果デバイスにおけるトランジスタ構造の
、図２に類似する拡大横断面図である。
【図５】 本発明のトランジスタデバイスにおけるドリフト領域の特定の実施形態につい
ての領域１４、１４ａ、１５ａ、１３ａ内におけるｃｍ−３で表したドーピング
輪郭Ｎｄ（ｎ形領域に対する）およびＮａ（ｐ形領域に対する）を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 29/78 ６５２Ｔ ６５３ ６５３Ｄ 21/336 ６５８Ａ ６５８Ｅ ６５８Ｇ 【要約の続き】 いる底部分（１５ｂ）を横切って延長して、溝‐ゲート 構造（１１、１２）の近くでチャネル受け部分（１５ ａ）に接続する。ドレインおよび溝‐ゲート構造のコン パクトな配列をボデー表面（１０ａ）において達成する ことができ、埋め込まれている電気的短絡部（３５）の コンパクトな配列を下側のソース領域（１３）において 達成することができる。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体ボデーを備えているトレンチ・ゲート電界効果トランジスタであって、
    半導体ボデー内を、ボデーの主面から、ドレイン領域と、ドレイン・ドリフト領
    域と、トランジスタ・ボデー領域とを順次溝の形で通ってトランジスタの下側の
    ソース領域に達するまで絶縁されているゲート電極が延長し、溝は、ゲート領域
    を前記ドレイン領域と、前記ドレイン・ドリフト領域と、前記ソース領域とから
    絶縁するゲート誘電体に整列させられており、ドレイン領域と、ドレイン・ドリ
    フト領域と、前記ソース領域とはボデー領域の第１の導電形とは反対である第２
    の導電形のものであり、ドレイン領域は前記主面に隣接して、ドレイン・ドリフ
    ト領域よりも高いドーピング濃度を持ち、ゲート誘電体の厚さは、ボデー領域の
    チャネルを受ける部分に隣接している部分よりもドレイン領域に隣接している部
    分の方が厚く、ボデー領域は、チャネルを受ける部分を構成して、上側の層より
    も高濃度にドーピングされているボデー領域の底部分の上を延長している上側の
    層を備え、高濃度にドーピングされている底の部分は、絶縁されているゲート電
    極からソース領域の能動部分により横に分離されている区域において下側のソー
    ス領域と共に漏れるｐ‐ｎ接合を形成し、ソース領域の能動部分はボデー領域の
    高濃度にドーピングされている底の部分を横切って溝の近くを延長して、ボデー
    領域のチャネルを受ける部分に接続し、漏れるｐ‐ｎ接合はボデー領域を下側の
    ソース領域に電気的に短絡する埋め込まれた電気的短絡部を構成する、トレンチ
    ・ゲート電界効果トランジスタ。
  2. 【請求項２】 請求項１記載のトランジスタであって、ボデー領域の高濃度にドーピングされ
    ている底の部分は溝まで横に延長している層の形をしており、その溝においてそ
    の層はソース領域の能動部分により過剰にドープされているトランジスタ。
  3. 【請求項３】 請求項２記載のトランジスタであって、ソース領域の能動部分は溝の底からの
    ドーパント拡散輪郭に対応する第２の導電形のドーピング形のドーピング輪郭を
    有するトランジスタ。
  4. 【請求項４】 請求項１ないし３のいずれか１項に記載のトランジスタであって、ドレイン・
    ドリフト領域の第２の導電形のドーピング濃度は、ドレイン領域の付近から下側
    のボデー領域付近まで低くなるトランジスタ。
  5. 【請求項５】 請求項１ないし４のいずれか１項に記載のトランジスタであって、ゲート誘電
    体の近くのドレイン・ドリフト領域に隣接している部分の厚さがボデー領域のチ
    ャネルを受ける部分からの距離と共に増大するトランジスタ。
  6. 【請求項６】 請求項５に記載のトランジスタであって、ドレイン・ドリフト領域はほぼ一様
    な第２の導電形のドーピング濃度を持つトランジスタ。
  7. 【請求項７】 請求項１ないし６のいずれか１項に記載のトランジスタであって、ボデー領域
    の高濃度にドーピングされている底の部分と、ボデー領域のチャネルを受ける部
    分と、ドレイン・ドリフト領域と、ドレイン領域とは、下側のソース領域を構成
    する単結晶半導体基板の上のスタックされているエピタキシャル層の形を取って
    いるトランジスタ。
  8. 【請求項８】 請求項１ないし７のいずれか１項に記載のトランジスタであって、トランジス
    タは、半導体ボデー内に横に配置されている複数のボデー領域を有するパワー・
    デバイスであり、溝内の絶縁されているゲート電極は、付近の横に並べられてい
    るボデー領域のチャネルを受ける部分の間を延長している格子部分を備え、ソー
    ス領域の能動部分は溝の各格子部分の底の部分の周囲に存在するトランジスタ。
  9. 【請求項９】 ボデー領域の高濃度にドーピングされている底の部分と、ボデー領域のチャネ
    ルを受ける部分と、ドレイン・ドリフト領域と、ドレイン領域とを構成するため
    に単結晶基板の上にスタックされるエピタキシャル層を成長させる工程と、その
    後で、絶縁されたゲート電極のための溝を、ドレイン領域と、ドレイン・ドリフ
    ト領域と、トランジスタ・ボデー領域とを順次通ってトランジスタの下側のソー
    ス領域に達するまでエッチングする工程とを含む、請求項１ないし８のいずれか
    １項に記載のトランジスタを製造する方法。
  10. 【請求項１０】 溝の内部にゲート電極を形成する前に、ソース領域の前記能動部のドーピング
    濃度を、半導体ボデー内の溝の底に埋め込む、請求項２または３に記載のトラン
    ジスタを製造する方法。
  11. 【請求項１１】 第２の導電形のドーパントをドレイン・ドリフト領域内にドーピングしてドー
    ピング濃度が低下してゆくドレイン・ドリフト領域を形成する、請求項４記載の
    トランジスタを製造する方法。
JP2001510920A 1999-07-20 2000-07-07 トレンチ・ゲート電界効果トランジスタとその製造方法 Withdrawn JP2003505864A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9916868.4 1999-07-20
GBGB9916868.4A GB9916868D0 (en) 1999-07-20 1999-07-20 Trench-gate field-effect transistors and their manufacture
PCT/EP2000/006442 WO2001006568A2 (en) 1999-07-20 2000-07-07 Trench-gate field-effect transistors and their manufacture

Publications (1)

Publication Number Publication Date
JP2003505864A true JP2003505864A (ja) 2003-02-12

Family

ID=10857487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001510920A Withdrawn JP2003505864A (ja) 1999-07-20 2000-07-07 トレンチ・ゲート電界効果トランジスタとその製造方法

Country Status (5)

Country Link
US (1) US6509608B1 (ja)
EP (1) EP1145325A3 (ja)
JP (1) JP2003505864A (ja)
GB (1) GB9916868D0 (ja)
WO (1) WO2001006568A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310735A (ja) * 2004-10-01 2006-11-09 Internatl Rectifier Corp 一体型本体短絡を有する上部ドレインｆｅｔ
JP2008543046A (ja) * 2005-05-24 2008-11-27 ヴィシェイ−シリコニックス トレンチ型金属酸化物半導体電界効果トランジスタ
JP2012084739A (ja) * 2010-10-13 2012-04-26 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8697571B2 (en) 2006-05-12 2014-04-15 Vishay-Siliconix Power MOSFET contact metallization
KR101483721B1 (ko) * 2013-05-08 2015-01-16 주식회사 원코아에이 오목한 셀 구조를 갖는 파워 모스펫 및 그 제조방법
JP2015220408A (ja) * 2014-05-20 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2016010197A1 (ko) * 2014-07-15 2016-01-21 김장래 트렌치 게이트를 구비한 파워 모스펫 및 그 제조 방법
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445037B1 (en) * 2000-09-28 2002-09-03 General Semiconductor, Inc. Trench DMOS transistor having lightly doped source structure
JP2002270840A (ja) * 2001-03-09 2002-09-20 Toshiba Corp パワーｍｏｓｆｅｔ
GB0117949D0 (en) * 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US7262461B1 (en) * 2002-05-20 2007-08-28 Qspeed Semiconductor Inc. JFET and MESFET structures for low voltage, high current and high frequency applications
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
KR100511590B1 (ko) * 2003-01-30 2005-09-02 동부아남반도체 주식회사 반도체 소자 및 그의 제조 방법
TW583748B (en) * 2003-03-28 2004-04-11 Mosel Vitelic Inc The termination structure of DMOS device
JP2006128506A (ja) * 2004-10-29 2006-05-18 Sharp Corp トレンチ型ｍｏｓｆｅｔ及びその製造方法
TWI323498B (en) * 2006-04-20 2010-04-11 Nanya Technology Corp Recessed gate mos transistor device and method of making the same
KR101592024B1 (ko) * 2008-12-10 2016-02-04 주식회사 동부하이텍 반도체 소자 및 반도체 소자의 제조 방법
KR20110085179A (ko) * 2010-01-19 2011-07-27 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 제조방법
JP5510309B2 (ja) * 2010-12-22 2014-06-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8912595B2 (en) * 2011-05-12 2014-12-16 Nanya Technology Corp. Trench MOS structure and method for forming the same
US20220140141A1 (en) * 2019-02-07 2022-05-05 Rohm Co., Ltd. Semiconductor device
CN112885842B (zh) * 2021-03-22 2023-04-07 长江存储科技有限责任公司 三维存储器及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3380136D1 (en) * 1982-04-12 1989-08-03 Gen Electric Semiconductor device having a diffused region of reduced length and method of fabricating the same
US5134448A (en) * 1990-01-29 1992-07-28 Motorola, Inc. MOSFET with substrate source contact
JPH07122749A (ja) * 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
US5424231A (en) * 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
JP3371708B2 (ja) * 1996-08-22 2003-01-27 ソニー株式会社 縦型電界効果トランジスタの製造方法
DE19638439C2 (de) * 1996-09-19 2000-06-15 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310735A (ja) * 2004-10-01 2006-11-09 Internatl Rectifier Corp 一体型本体短絡を有する上部ドレインｆｅｔ
JP2008543046A (ja) * 2005-05-24 2008-11-27 ヴィシェイ−シリコニックス トレンチ型金属酸化物半導体電界効果トランジスタ
US8697571B2 (en) 2006-05-12 2014-04-15 Vishay-Siliconix Power MOSFET contact metallization
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
US10032901B2 (en) 2009-10-30 2018-07-24 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
JP2012084739A (ja) * 2010-10-13 2012-04-26 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8969920B2 (en) 2010-10-13 2015-03-03 Sumitomo Electric Industries, Ltd. Vertical GaN-based semiconductor device
KR101483721B1 (ko) * 2013-05-08 2015-01-16 주식회사 원코아에이 오목한 셀 구조를 갖는 파워 모스펫 및 그 제조방법
JP2015220408A (ja) * 2014-05-20 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2016010197A1 (ko) * 2014-07-15 2016-01-21 김장래 트렌치 게이트를 구비한 파워 모스펫 및 그 제조 방법

Also Published As

Publication number Publication date
US6509608B1 (en) 2003-01-21
WO2001006568A3 (en) 2001-09-07
EP1145325A2 (en) 2001-10-17
WO2001006568A2 (en) 2001-01-25
GB9916868D0 (en) 1999-09-22
EP1145325A3 (en) 2001-11-28

Similar Documents

Publication Publication Date Title
JP2003505864A (ja) トレンチ・ゲート電界効果トランジスタとその製造方法
US9040377B2 (en) Low loss SiC MOSFET
US8575685B2 (en) Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path
KR100562001B1 (ko) 전력 반도체 장치 제조 방법
US8324053B2 (en) High voltage MOSFET diode reverse recovery by minimizing P-body charges
JP4123636B2 (ja) 炭化珪素半導体装置及びその製造方法
US10069016B2 (en) Semiconductor diode with trench structures and including doped layers and doped zones of opposite conductivity types providing high surge energy capacity
US8829614B2 (en) Integrated Schottky diode in high voltage semiconductor device
JP5089284B2 (ja) 省スペース型のエッジ構造を有する半導体素子
JP4388017B2 (ja) 注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチｍｉｓ装置およびそれを製造するためのプロセス
US8338872B2 (en) Electronic device with capcitively coupled floating buried layer
US20150155354A1 (en) Nanotube semiconductor devices
US9166042B2 (en) High voltage MOSFET diode reverse recovery by minimizing P-body charges
KR101215876B1 (ko) 강화된 성능을 갖는 반도체 디바이스 및 그의 제조 방법
US7989293B2 (en) Trench device structure and fabrication
JP2003505886A (ja) セル状トレンチゲート電界効果トランジスタ
JP2004535067A (ja) トレンチゲート電極を有するパワーｍｏｓｆｅｔ及びその製造方法
US6777745B2 (en) Symmetric trench MOSFET device and method of making same
US6534830B2 (en) Low impedance VDMOS semiconductor component
US20020019084A1 (en) Process for forming power MOSFET device in float zone, non-epitaxial silicon
US20150118810A1 (en) Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
JP4990458B2 (ja) 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ
US8575688B2 (en) Trench device structure and fabrication
WO2014204491A1 (en) Low loss sic mosfet
CN210006740U (zh) 功率器件和电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070705

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080612

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090902