JP2003505761A - 固有のバスプロトコルを用いて同期バスを任意の長さだけ延長する方法 - Google Patents

固有のバスプロトコルを用いて同期バスを任意の長さだけ延長する方法

Info

Publication number
JP2003505761A
JP2003505761A JP2001511557A JP2001511557A JP2003505761A JP 2003505761 A JP2003505761 A JP 2003505761A JP 2001511557 A JP2001511557 A JP 2001511557A JP 2001511557 A JP2001511557 A JP 2001511557A JP 2003505761 A JP2003505761 A JP 2003505761A
Authority
JP
Japan
Prior art keywords
bus
extender
remote device
uut
remote
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001511557A
Other languages
English (en)
Other versions
JP4272833B2 (ja
Inventor
トゥルーベンバッハ，エリック・エル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of JP2003505761A publication Critical patent/JP2003505761A/ja
Application granted granted Critical
Publication of JP4272833B2 publication Critical patent/JP4272833B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31722—Addressing or selecting of test units, e.g. transmission protocols for selecting test units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 制限された長さの同期バスを延長するためのバス延長器によって、ＡＴＥシステムにおいてバスカードに都合よく近づけるようになる。バス延長器は同期バス、たとえば、ＰＣＩバスに挿入され、ケーブルが、リモートカードが係合する離れた場所までバス信号を搬送する。バス延長器は、リモートカードのイニシエータ（マスター）およびターゲット（スレーブ）モードの両方に対応し、バスの固有のプロトコルにおいてリモートカードと通信する。バス延長器は、バスからの個別の制御を必要とすることなく動作する。たとえば、バス延長器は、自ら所有するデバイスドライバを必要としない。バス延長器は、リモートカードとのバストランザクションをモニタし、構成データを格納するバススヌーパ回路を備える。バススヌーパ回路は、高速の応答を必要とするバス要求に対して、リモートカードの代わりにローカルで応答する。バス延長器はさらに、バスのリセットを必要とすることなく、リモートカードをリセットするために、格納された構成データをリモートカードにコピーするステートマシンを備える。バス延長器にはホールドオフ回路も設けられ、ホールドオフ回路は、リモートカードからのリターン信号が安定するためにかかるホールドオフインターバルを判定する。ホールドオフ回路は、リターン信号を受信し、ホールドオフインターバルが経過した後に、その信号をバスに適用する。

Description

【発明の詳細な説明】
【０００１】 本発明は概括的には自動検査装置に関し、より詳細には、同期バス装置を試験
（検査）する自動検査システムにおいて同期バスを延長する方法に関する。発明の背景 最近のコンピュータシステムは、データを通信するために高速の同期バスを用
いる。同期バスは、全てのバス装置に共通のクロックを供給することにより、バ
ス上の動作を調整する。非同期バスは、動作状態を調整するために共通のクロッ
クを用いない。同期バスの例には、ＰＣＩ、ＡＧＰおよびカードバスが含まれる
。
【０００２】 電子回路基板の製造業者は、その製品が確実に性能および機能のための要件を
満たすように、自動検査装置（「ＡＴＥ」あるいは「テスタ」）を用いる。１つ
の検査構成では、被検査（検査対象）ユニット（「ＵＵＴ」）が１つあるいは複
数のインターフェースコネクタを介してテスタに取り付けられ、テスタは、ＵＵ
Ｔの固有の環境を再現することによりＵＵＴを検査する。ＵＵＴ自体が同期バス
カードである場合、テスタは、ＵＵＴが接続される完全な同期バスを含むことに
より、バス環境を再現することもできる。
【０００３】 同期バスのある特徴によって、同期バスカードのＡＴＥ検査に問題が生じる。
同期バスの主な制約は、高速で動作するために、同期バスを短くしておかなけれ
ばならないことである。３３ＭＨｚ以上で動作する同期バスは、１フィート長以
上にされることはほとんどない。同期バスを短くしておく必要があるために、付
随する全てのハードウエアおよび冷却装置とともにバス全体が、テスタインター
フェース付近の場所に押し込められる。しかしながら、テスタインターフェース
周囲の領域は、既に密集している傾向がある。テスタのリソースのうちの大部分
のリソースの中心的な場所であることに加えて、テスタインターフェースは典型
的には、検査用アダプタ、補助装置、およびＵＵＴを着脱するためのハンドラも
含む。それゆえ、同期バスを短くしておく必要性は、テスタインターフェース付
近の利用可能な空間の不足と矛盾するようになる。
【０００４】 また同期バスは、障害分離しにくいことから悪影響を受ける傾向がある。１つ
のカード上の不具合（障害）が他のカード上の不具合として現れる可能性があり
、それにより、バス全体が誤動作するようになる可能性がある。正常なＡＴＥの
ベンチマークによって、障害を分離することができる。大部分の同期バスに共通
な障害分離の欠如は、ＡＴＥにおける高い障害分離の要件とまさに両立しない。
【０００５】 同期バスの中には、明示的にリセットすることを必要とすることなく、電力（
電源）を供給した状態でバスカードを変更することに対応し、新しいカードの「
活性（作動）」を識別することができるものもある（「ホットスワッピング」と
して知られる機構）。しかしながら、多くのバスは、カードが迅速に変更される
ように設定されていない。これらのバスは、カードを差し込むか、あるいは取り
出すことができる前に電源を切らなければならず、正常な動作を再開することが
できる前に、時間をかけてリセットを行わなければならない。ＡＴＥシステムは
典型的には、製造ラインのようにして大量のカードを検査する。ホットスワッピ
ングに対応していないバスの場合、カードを交換するための時間がかかる手順に
時間を要することは、高いスループットのＡＴＥ要件と両立しない。
【０００６】 図１は、最近のコンピュータシステムにおいて共通に用いられるタイプの同期
バスを示しており、同期バスを短くしておくための必要性を示す。クロックドラ
イバ１１２がマスタークロック信号１１４をバッファリングし、個々のバージョ
ンのマスタークロックを、バス１１０にプラグ接続（挿入）された各装置１２２
、１２４および１２６上の各クロック受信機１２０に供給する。クロックドライ
バ１１２は、ほとんどタイミングのずれを生じることなく、全てのスロットにマ
スタークロック信号１１４を分配する。すなわち、バスの種々のスロット上のク
ロック信号間にほとんど位相差は現れない。
【０００７】 図１に示されるように、バス１１０上の各装置１２２、１２４および１２６は
、データ送信機１１６と、データ受信機１１８と、クロック受信機１２０とを備
える。バス１１０は、マルチドロップ、マルチマスター方式に構成され、全ての
装置が、バス上の任意の他の装置からデータを送受信できる。たとえば、装置１
２２はその送信機１１６を用いて、データ信号を装置１２６に送信することがで
き、その後、装置１２６は、その受信機１２０を用いて、データ信号を受信する
ことができる。
【０００８】 図１では、「Ｔprop」を、データ信号がバス内を伝搬し、到達するのにかかる
時間としている。Ｔpropは、バスの物理的な長さ、そのインピーダンス、バス上
の装置のインピーダンス、誘導性および容量性負荷、バス終端を含む多数の要因
に関連する有限の遅延である。マスタークロック１１４の周期がＴpropより著し
く長い場合には、装置１２２からのデータ信号は、次のクロックエッジの前に、
バス内を伝搬し、装置１２６に到達するだけの十分な時間を有する。しかしなが
ら、Ｔpropがクロック周期に近づくか、あるいはそれを超える場合には、装置１
２６は、データ信号が安定（セトル：ｓｅｔｔｌｅ）する前にそのクロックエッ
ジを受信し、無効なクロックが発生するようになる。適切に動作させるために、
Ｔpropはクロック周期より常に短くしなければならない。Ｔpropがクロック周期
より短いという要件の実用上の結果は、非常に高速の同期バスが非常に短くされ
るという結果につながる。
【０００９】 同期クロックの長さを延長するために種々の技術が用いられており、部分的に
成功を収めている。これらの技術は、バス負荷の変更、バスの低速化、ブリッジ
ングおよびリモートバス制御を含む。バス負荷の変更 遅延時間Ｔpropはバスの物理的な長さばかりでなく、その電気的負荷にも依存
する。バスの負荷を低減することにより、バスを物理的に延長し、依然としてク
ロック周期より短いＴpropを維持することができる場合がある。
【００１０】 実用上の問題としては、バス負荷を低減することにより、わずかな利得が生成
されるにすぎない。大部分のバス実装形態は積極的にバス負荷を制御し、改善す
るためのわずかなマージンを残している。最良の条件下では、バス負荷を低減す
ることにより、同期バスは数インチだけ延長することができる。ＡＴＥ環境では
、この改善は小さすぎて有用ではない。バスの低速化 バスのクロック周期がバスの最大長を制限するので、理論的には、クロック周
期を長くすることにより、バスを長くすることができる。クロック周期を長くな
ればなるほど、誤ったクロックが現れる前に、多くのデータが伝搬する可能性が
生じる。クロック周期を長くすることは、バスを延長する簡単で、魅力的な方法
であると思われるが、この技術はいくつかの短所を有する。第１に、全てのバス
がクロック周期を変更できるわけではない。第２に、低減された速度でバスを動
作させることにより、バス上の動作が遅くなり、システム全体のスループットが
低下するようになる。第３に、バスを延長することは、バスに負荷をかけること
により、クロック信号にリンギングを生じる可能性があり、そのリンギング自体
によって誤ったクロックが生じる危険性がある。クロック周期を低下させること
によって、リンギングは低減されない。しかしながら、状況によっては、クロッ
クのエッジを遅くすることにより、リンギングが低減される場合もある。しかし
ながら、クロックエッジを遅くすることは、実際には達成するのが難しい。最後
に、低下した速度でＵＵＴを検査することは、あるタイプの障害を解明し損なう
危険性がある。多くの障害は、ＵＵＴが定格の速度で動作する際にのみ明らかに
なる。クロックを低速にすることは、障害検出を犠牲にし、したがってＡＴＥの
主な目的と両立しない。ブリッジング 図２は、同期バスを延長するための市販の技術である、バスブリッジングを示
す。バスブリッジングの一形態を提供するために現れた１つの製品は、ＳＢＳ
Ｔｅｃｈｎｏｌｏｇｉｅｓ社（Ｓｔ．Ｐａｕｌ、ＭＮ）から市販されるモデル２
１３０である。図２に示されるように、ブリッジデバイス（装置）２１８は、当
初の同期バス２１０と、延長された同期バス２１２との間に挿置される。ブリッ
ジ装置２１８は、バス２１０と２１２との間で信号をコピーし、リモートデバイ
ス（装置）２１６が、ローカルデバイス（装置）２１４と双方向に通信できるよ
うにする。ブリッジングは、バスを互いから電気的に分離しながら、直列にバス
を有効に接続する。バスをさらに長く延長するために、多数のブリッジ装置をカ
スケードに接続することができる。
【００１１】 ブリッジ・コンフィギュレーション（構成）の一部を形成する各バス部分は、
長さを最大にするために、バスの仕様に一致しなければならない。したがって、
ブリッジングによって、バスはカスケードに接続されるようになるが、任意の個
々のバスセグメントの長さを延長することはない。それゆえ、ブリッジングは、
ＵＵＴ周囲の領域を障害物のない状態にしておくための必要性に対処するもので
はない。リモートバス制御 リモートバス制御は、同期バスを長い距離まで延長するために用いられている
。リモートバス制御の一形態を提供するために現れた１つの製品は、Ｃａｔａｌ
ｙｓｔ Ｅｎｔｅｒｐｒｉｓｅｓ社（Ｓａｎ Ｊｏｓｅ、ＣＡ）から市販される
モデルＴＡ３００である。リモートバス制御は、バス信号を異なるバスプロトコ
ルに翻訳（変換）し、変換された信号を離れた場所に送信し、その信号を元の形
に変換し直して、その離れた場所においてバス信号を再構築することにより動作
する。
【００１２】 図３はリモートバス制御の一例を示す。ローカル同期バス３１０上の制御用装
置３１４が、リモート同期バス３１２上のリモートデバイス（装置）３２０と通
信を行う。バスは、ローカル同期バス３１０に接続されるローカル変換デバイス
（装置）３１６と、リモートバス３１２に接続されるリモート変換装置３１８と
、２つの変換装置間の相互接続部３２２とを用いて通信する。ある実装形態では
、リモートバス３１２は省略され、リモート装置３２０は、変換装置３１８に直
結される。
【００１３】 リモートバス制御はほとんど無限に延長可能であるが、特にＡＴＥでは、多く
の問題が生じる。第１に、リモートバス制御にはコストがかかる傾向がある。な
ぜなら、その制御を達成するために、多数のハードウエアおよびソフトウエアを
必要とするためである。第２に、リモートバス制御は、リモートカードに固有の
環境を用いて、リモートカードと通信しない。リモートバス制御は、長距離伝送
に適している種々のプロトコル、たとえばシリアルバスプロトコルへの変換を必
要とする。リモートバス制御は、リモートカードに固有の「デバイスドライバ」
を用いない。「デバイスドライバ」は、ホストコンピュータのオペレーティング
システムと装置との間の通信を管理するプログラムである。リモートバス制御は
、オペレーティングシステムと装置との間に種々のバスプロトコルを挿入し、リ
モートカードを動作させるために、固有のデバイスドライバを用いない。第３に
、リモートバス制御では、ＵＵＴ付近でハードウエアを使用する必要がある。リ
モートバス３１２が削除される場合であっても、変換装置３１８は依然としてＵ
ＵＴ付近に配置される。発明の概要 上記の背景を念頭に置いて、本発明の目的は、バスの固有のバスプロトコルを
用いて、任意の長さの距離だけ同期バスを延長することである。
【００１４】 本発明の別の目的は、そのバスがホットスワッピングに標準的に対応するか否
かに関係なく、リモートバスカードをホットスワッピングできるようにすること
である。
【００１５】 本発明のさらに別の目的は、リモートバスカード上の障害が、システムの他の
場所において生じるようになる不具合を引き起こさないようにすることであり、
それゆえ障害分離を促進することである。
【００１６】 上記の目的、ならびに他の目的および利点を達成するために、同期バスを延長
する方法は、同期バスと物理的に係合する延長器装置を用いる。その方法は、同
期バスから複数のバス信号を受信するステップと、インターコネクト（相互接続
部）を介して、複数のバス信号をリモート装置をドライブ（駆動）するステップ
と、相互接続部上でリモート装置からリターン信号を受信するステップとを含む
。その方法はさらに、少なくともリターン信号の整定時間の間、ホールドオフイ
ンターバルを確立するステップと、ホールドオフインターバルが経過した後に、
そのリターン信号を同期バスに印加するステップとを含む。
【００１７】 本発明の別の態様によれば、同期バスと物理的に係合する延長器装置を用いて
同期バスを延長する方法は、リモート装置とのトランザクションを検出するため
に、同期バスをモニタするステップを含む。そのトランザクションは、リモート
装置の構成を符号化する内容を含む。その方法はさらに、リモート装置の構成の
ローカルコピーを保持するために、リモート装置とのトランザクションの内容を
格納するステップを含む。
【００１８】 本発明の別の態様によれば、ＵＵＴを検査する方法は、第１のＵＵＴのための
コンフィギュレーション（構成）データのレコードを構築するステップを含む。
またその方法は、第２のＵＵＴが導入される後の時間まで、同期バスと第１のＵ
ＵＴとの間のパワー（電力）の流れを遮断するステップも含む。その方法は、第
２のＵＵＴを検査し始める前に、第２のＵＵＴ上に、第１のＵＵＴのための構成
データのレコードをコピーするステップを含む。それにより、その方法を用いて
、同期バスを動作状態にしたまま、ＵＵＴが安全に交換されるようになる。
【００１９】 本発明の別の態様によれば、同期バスを延長するためのバス延長器は、同期バ
スカードの検査を容易にする。バス延長器は、同期バスに接続される延長器装置
と、延長器装置に接続され、ＵＵＴと係合するように構成されるコネクタまで、
ある長さにわたって延在する相互接続部とを備える。延長器装置は、相互接続部
および同期バスに接続されるホールドオフ回路を備える。ホールドオフ回路は、
相互接続部の長さに基づいて、ホールドオフインターバルを格納するための遅延
レジスタと、遅延回路とを含む。遅延回路は、ホールドオフインターバルが経過
するまで、ＵＵＴから到達するリターン信号が、同期バス上でアサートするのを
防ぐ。
【００２０】 本発明のさらに別の目的、利点および新規の特徴は、以下の記述および図面を
検討することから明らかになるであろう。 本発明は、以下に記載される詳細な説明および添付の図面を参照することによ
り理解が進むであろう。好ましい実施形態の説明 本発明によれば、同期バスの固有のプロトコルを維持しながら、バスエクステ
ンダ（延長器）が物理的に制限された同期バスを、任意の長さの距離だけ延長す
る。バス延長器は、リモート装置の「イニシエータ」（マスター）および「ター
ゲット」（スレーブ）動作の両方に対応する。本発明によるバス延長器によって
、リモート装置は、バスに直接的にプラグ接続されているかのように動作できる
ようになる。
【００２１】 図４は、本発明によるバス延長器４００をブロック図で示す。バス延長器は、
バスコネクタ４２２を介して、バス１１０（図１）、たとえばＰＣＩバスと係合
する。相互接続部（インターコネクト）４１８がバス延長器に接続され、リモー
トバスカードが係合されるリモートバックプレーンコネクタ４２４まで、バス信
号を任意の長さの距離だけ延長する。バスターミネータ４２０が、リモートバッ
クプレーンコネクタ４２４付近でバス信号を終端する。
【００２２】 バス延長器４００は、標準的なバスカードの形をとることが好ましい。好まし
い実施形態では、バス延長器４００は、標準的なＰＣＩサイズおよび形状を有す
る単一スロットＰＣＩカードであり、ＰＣＩバスの任意の利用可能なスロットに
差し込むことができる。バスコネクタ４２２は標準的なＰＣＩカードコネクタで
あることが好ましく、リモートバックプレーンコネクタ４２４は標準的なＰＣＩ
バックプレーンコネクタであることが好ましい。相互接続部４１８は典型的には
ケーブルであるが、プリント回路基板、フレックスカード、あるいは他の多信号
伝達媒体でも同様に動作することができる。相互接続部４１８は、等しい長さの
信号経路を含み、バス信号間にほとんどタイミングのずれを生じないことが好ま
しい。
【００２３】 図４に示されるように、バス延長器４００は、バス「スヌーパ（ｓｎｏｏｐｅ
ｒ）」回路４１４と、リモートバスインターフェース４１２と、ホールドオフ回
路４１６とを備える。バススヌーパ回路４１４はバストランザクションを復号化
（デコード）し、適切な動作を実行する。リモートバスインターフェース４１２
は、バス１１０からのバス信号と、リモート装置からのリターン信号とを送受信
する。ホールドオフ回路４１６は、所定のホールドオフインターバルだけ待機し
、その後、リターン信号をバスに印加する。ホールドオフインターバルは可変で
あり、リターン信号がバス延長器に到達し、安定化することができるだけの十分
に長いインターバルに設定されることが好ましい。
【００２４】 好ましい実施形態では、リモートバスインターフェース４１２、バススヌーパ
回路４１４およびホールドオフ回路４１６はともに、３．３Ｖ ＣＭＯＳロジッ
クを用いる１つのフィールドプログラマブルゲートアレイ（「ＦＰＧＡ」）上に
製造される。ＦＰＧＡは便宜的に用いられており、本発明に不可欠ではない。デ
ィスクリート部品あるいは他の高密度の素子と同様に、特定用途向け集積回路（
ＡＳＩＣ）が用いられる場合もある。ＦＰＧＡの実装形態は３３ＭＨｚ、３２ビ
ットの性能に対応し、ＰＣＩバージョン２．２標準規格に準拠する。しかしなが
ら、その設計は、他のバス上で、６６ＭＨｚ、６４ビットＰＣＩの性能に対応す
るように拡張することができる。
【００２５】 オプションとして、制御線４２６を介してＡＴＥコントローラを通信するため
に、ＦＰＧＡ内に制御部（セクション）４１０が設けられる。制御線４２６を用
いて、制御部４１０は、障害をＡＴＥコントローラに報告し、ＡＴＥコントロー
ラから動作命令を受信する。別法では、制御部は、障害を報告し、動作命令を受
信するために、バス１１０と直接的に通信する。しかしながら、制御部４１０は
省略され、バス延長器４００が、バス延長器の外部からの明示的な制御を必要と
することなく、自己充足的に動作することが好ましい。バス延長器４００は、個
別のソフトウエアを必要としない、あるいは用いないことが好ましい。たとえば
、バス延長器は、自らの固有のデバイスドライバを必要としない。
【００２６】 リモートバスインターフェース４１２は、リモート装置に送信される信号のソ
ース、およびリモート装置から返送されるリターン信号の受信機の両方に対応す
る。長い距離にわたってリモート装置にバス信号を送信し、かつバスターミネー
タ４２０の負荷インピーダンスを駆動（ドライブ）するために、リモートバスイ
ンターフェース４１２は、低インピーダンスのドライバを備えることが好ましい
。各低インピーダンスドライバは、並列に接続されるＦＰＧＡのいくつかのＣＭ
ＯＳゲートからなることが好ましい。最小のタイミングずれを達成するために、
低インピーダンスドライバは、同一の回路トポロジーを有することが好ましい。
リモート装置からのリターン信号を受信し、かつバッファリングするために、Ｆ
ＰＧＡ内にＣＭＯＳゲートが設けられることが好ましい。相互接続部４１８の特
性インピーダンスを一定に保持することにより、かつリモート装置付近のバスタ
ーミネータ４２０でバスを終端することにより、バス延長器４００は、実質的に
リンギングあるいは歪みを生じることなく、信号を送受信することができる。
【００２７】 またバス延長器４００は、リモートバスインターフェース４１２に接続される
パワースイッチング回路４２８も備える。パワースイッチング回路は、図４に示
される、ホットスワップ端子４３０において供給されるデジタル「ホットスワッ
プ」信号に応答して、延長器４００とリモート装置との間で電源電流を選択的に
遮断、かつ導通させる。ホットスワップ信号は、２つの個別の状態、ＯＰＥＮお
よびＣＬＯＳＥを有する。ＯＰＥＮ状態中に、パワースイッチング回路はリモー
ト回路に対する電源を遮断する。ＣＬＯＳＥ状態中に、パワースイッチング回路
は、バス延長器４００とリモート装置との間で自由に電力を導通させる。ホット
スワップ端子４３０は、任意の適当なデジタル信号源、たとえば、テスタインタ
ーフェースあるいは手動スイッチのデジタルビットから駆動される場合がある。
リモートバスインターフェース４１２の低インピーダンスドライバは、ホットス
ワップ信号の起動に応答して、高インピーダンス状態も有することが好ましい。
パワースイッチング回路と、高インピーダンス状態を有するような低インピーダ
ンスドライバの能力によって、バス１１０が動作し続けている間に、リモート装
置は停止、あるいは安全にスワップされるようになる。パワースイッチング回路
４２８の実装形態は、高電流切替え装置、好ましくは、ＦＰＧＡの外部にある高
電流ＭＯＳＦＥＴを備える。低インピーダンスドライバを高インピーダンス状態
に駆動するための回路は、ＦＰＧＡ内に存在することが好ましい。オプションで
は、パワースイッチング回路は、所定のタイミングシーケンスにしたがってリモ
ート装置に対して電源を接続、あるいは切断するために、パワーシーケンス回路
を備えることができる。
【００２８】 図５は、バススヌーパ回路４１４をブロック図の形で示す。バススヌーパ回路
は、バストランザクションを復号化し、適当な動作を実行する。バスデコーダ５
１０がバス１１０およびリモートバスインターフェース４１２に接続され、バス
とリモート装置との間のバストランザクションを検査する。トランザクションが
リモート装置に対する構成（コンフィギュレーション）書込み（ＷＲＩＴＥ）命
令である場合には、バスデコーダは、書込み命令の内容をリモートステータス（
状態）メモリ５１２に格納する。トランザクションがリモート装置に対する構成
読出し（ＲＥＡＤ）命令である場合には、バスデコーダは、必要に応じて、リモ
ート装置から読み返されることになるデータを変更するためのデータマスクを構
築する、マスクジェネレータ（生成器）５１６に通知する。トランザクションが
高速の応答を必要とするトランザクションである場合には、バスデコーダは、適
当な高速の応答を生成する、ローカルレスポンスジェネレータ（応答生成器）５
１４に通知する。
【００２９】 バススヌーパ回路４１４は、リモート装置に向けられる構成書込み命令の内容
をリモート状態メモリ５１２に格納する。好ましい実施形態では、バススヌーパ
回路４１４は、全ての書込み命令の内容をリモート状態メモリ５１２に格納する
とは限らない。むしろ、バススヌーパ回路４１４は、リモート装置の６４個の特
定の「構成（コンフィギュレーション）」レジスタに向けられるターゲット書込
み命令の内容のみを格納する。ＰＣＩ仕様は、ＰＣＩカードの６４個の構成レジ
スタを定義する。これらのレジスタのうちの多くは、ＰＣＩバスが動作するため
に書込みが行なわれなければならない。知られているように、ＰＣＩバスＢＩＯ
Ｓは、ＰＣＩバスがリセットされる度に、バスに挿入（プラグ接続）されている
各装置のために、これら６４個の構成レジスタの必要な値を書き込む。
【００３０】 時間とともに、かつ各ＰＣＩバスリセット時には明示的に、リモート状態メモ
リ５１２は、リモート装置のための全６４個の構成レジスタのローカルレコード
を蓄積する。一旦必要になるなら、既知の安定状態を構成するために、構成レジ
スタのレコードは、そのリモート装置に再度格納されることができるか、あるい
は異なるリモート装置に格納されることができる。ＰＣＩバスの付加的なリセッ
トは必要とされない。
【００３１】 ６４個の構成レジスタ以外のＰＣＩカード上のレジスタ（すなわち、非構成レ
ジスタ）は、バス動作を確立するために不可欠ではない。ユーザの希望に応じて
、６４個の構成レジスタが再度格納された後に、非構成レジスタの内容が、従来
のターゲット書込み命令を用いて、リモート装置にコピーされることができる。
別法では、リモート装置に書き込まれる全てのデータを格納するために、リモー
ト状態メモリ５１２にメモリを加えることができるが、メモリを設けることによ
りさらにコストがかかるであろう。
【００３２】 ＰＣＩ仕様は、１つのＰＣＩカード上の多数の論理素子に対応する。好ましい
実施形態によれば、バススヌーパ回路４１４は、種々の論理素子間を区別し、多
数の論理素子に対応するだけの十分なメモリを提供する。
【００３３】 好ましい実施形態では、バス延長器４００は、リモート状態メモリ５１２の内
容をリモート装置にコピーするために状態機械（ステートマシン：図示せず）を
用いる。ステートマシンは、ホットスワップ信号に応答して動作し、バス１１０
と独立して動作することが好ましい。また、ステートマシンは、パワースイッチ
ング回路４２８も制御することが好ましい。ホットスワップ信号がＯＰＥＮであ
るとき、ステートマシンは、パワースイッチング回路４２８を起動し、リモート
装置への電力を遮断する。ホットスワップ信号の状態がＯＰＥＮからＣＬＯＳＥ
に変化するとき、ステートマシンは、リモート装置に電力を供給し、リモート状
態メモリ５１２の内容を、リモート装置の構成レジスタに排出する。
【００３４】 ステートマシンとともにパワースイッチング回路４２８の動作によって、リモ
ート装置はホットスワップできるようになる。リモート装置のホットスワッピン
グは、バス１１０から独立して動作するので、本発明は実際に、ホットスワッピ
ングに直接対応しないバスにホットスワッピング機能を提供する。
【００３５】 図５に示されるように、バススヌーパ回路４１４は、マスク生成（ジェネレー
タ）回路５１６も備える。マスク生成回路５１６は、データマスクを生成するこ
とにより、所定のターゲット読出し命令セットに応答して動作する。マスク生成
器５１６は、データマスクをホールドオフ回路４１６に渡し、ホールドオフ回路
４１６はそのマスクを、リモート装置から返送されるリターン信号に適用し、必
要に応じてリターン信号を変更する。
【００３６】 「非構成」レジスタのターゲット読出し命令の場合、データマスクはトランス
ペアレント（透過性）であり、変化していない全てのデータを通過させるように
構成される。データマスクは、ある一定の構成レジスタのターゲット読出し命令
の場合にのみ操作可能、すなわち非トランスペアレントである。ある一定の構成
レジスタは、リモート装置が延長形態で用いられるときに、有効でないリモート
装置の特性を特定するデータを格納する。たとえば、ＰＣＩ装置は、特定のトラ
ンザクションに応答して、その装置が必要とするクロックサイクルの数を指示す
る構成データを格納する。クロックサイクルの数は、バス延長器４００が異なる
数のクロックサイクルに応答し、延長器レイテンシーを相殺する場合があるので
、延長形態では有効でない場合がある。この状況下では、マスク生成器５１６は
、リモート装置から読み返されるデータの１つあるいは複数の無効なビットを変
更するために用いられることになるデータマスクを生成する。別の例としては、
構成レジスタは、ＰＣＩカードが６６ＭＨｚ通信に対応するか否かを指示する。
最初の、バス延長器４００のＦＰＧＡ実装形態は、６６ＭＨｚ通信に対応しない
。本発明のＦＰＧＡ実装形態では、マスク生成器５１６は、６６ＭＨｚ動作が試
行されないことを確実にするために、強制的に否定応答するデータマスクを生成
する。
【００３７】 また、図５に示されるバススヌーパ回路４１４は、ローカル応答生成器５１４
も備える。バスデコーダ５１０は、高速の応答を必要とするトランザクションを
特定し、ローカル応答生成器５１４は、適当な高速の応答を生成する。ローカル
応答生成器は、延長構成がバス仕様において相殺されないレイテンシーを加える
ため用いられる。たとえば、ＰＣＩバス仕様に準拠して、ＰＣＩイニシエータが
ＰＣＩターゲットにアドレスを送信するとき、バスイニシエータは、バスターゲ
ットが所定の制限時間内に応答することを期待する。バスイニシエータは、応答
がない場合には、指定されたスロットにＰＣＩ装置が導入されていないことを意
味するものと解釈する。
【００３８】 延長構成では、リモートバスターゲットは典型的には許容可能な時間内に応答
することができない。本発明によれば、リモート装置がバスターゲットとして動
作するとき、ローカル応答生成器５１４は、リモート装置の代わりに、許容可能
な時間内にバスイニシエータへの応答を発行する。ローカル応答生成器の応答は
、バス１１０上に１つあるいは複数の待機状態をアサートすることを含む場合が
ある。同様に、リモート装置がバスイニシエータとして動作するとき、ローカル
応答生成器の応答は、ローカルバスターゲットの代わりに、ＰＣＩ仕様による応
答のために許容可能な時間内に、１つあるいは複数の待機状態をリモート装置に
送信することを含む場合がある。
【００３９】 リモート装置がバスイニシエータとして動作するとき、ローカル応答生成器５
１４は、リモート装置からのイニシエータ読出しあるいは書込み命令を期待して
、リモート装置に待機状態を適用し続ける。バス延長器４００は、リモート装置
に待機状態をアサートし始める前には、リモート装置からイニシエータ読出しあ
るいは書込み命令を受信するまで待つことができない。なぜなら、リモート装置
が、ＰＣＩ仕様によって許容される応答のための時間内に待機状態を受信しない
場合があるためである。それゆえ、リモート装置がバスイニシエータとして動作
するとき、ローカル応答生成器５１４は、デフォルトによって、リモート装置に
待機状態をアサートし、一旦、イニシエータトランザクションが完了した場合に
のみ、待機状態のアサートを停止することが好ましい。
【００４０】 バスのハングアップを回避するために、ローカル応答生成器５１４は、ウォッ
チドッグタイマ（図示せず）を含むことが好ましい。リモート装置が挿入されて
いないか、機能していない場合には、ウォッチドッグタイマは待機状態の発行を
終了し、標準的なバス動作が再開されるようにする。ウォッチドッグタイマのタ
イムアウトは、全ての予想される標準的な遅延に対応するだけの大きな値に設定
されることが好ましい。バス延長器がバスターゲット自体から待機状態を受信す
る場合には、バス延長器は、バス延長器が待機状態を受信し終えるまで、ウォッ
チドッグタイマの動作を停止する。バス延長器が待機状態を受信し終えた後に、
ウォッチドッグタイマはカウント動作を開始する。
【００４１】 また、バス延長器４００はホールドオフ回路４１６も備える。ホールドオフ回
路は、リモートバスインターフェース４１２からリターン信号を受信し、バス１
１０にリターン信号を送出する前に、所定の時間インターバルだけ待機する。
【００４２】 図６および図７は、ホールドオフ回路４１６をブロック図で示す。図６に示さ
れるように、ホールドオフ回路は、マスク回路６１６と、遅延回路６１０と、遅
延判定回路６１２とを備える。マスク回路６１６はリモートバスインターフェー
ス４１２からリターン信号を受信し、必要に応じて、リターン信号を変更するた
めに、マスク生成器５１６によって生成されるデータマスクを適用する。遅延回
路６１０は、マスク回路６１６からリターン信号を受信し、遅延回路６１０がス
トローブ信号６１４を受信するまで、リターン信号のバス１１０の通過を遮断す
る。
【００４３】 図７に示されるように、遅延判定回路６１２は、信号サンプラー７１０と、遅
延レジスタ７１２と、ストローブ回路７１４とを備える。信号サンプラーは、バ
ス延長器４００とリモート装置との間のラウンドトリップディレイ（往復遅延）
に関連するホールドオフインターバルを判定する。ホールドオフインターバルは
、バス延長器４００からリモート装置へのバス信号の遅延時間と、リモート装置
の応答時間と、リモート装置から戻るリターン信号の設定時間とを含むことが好
ましい。遅延レジスタ７１２は、ホールドオフインターバルの値を格納する。バ
ス延長器４００がリモート装置に命令を送信するとき、ストローブ回路７１４は
、命令が送信されるために経過した時間をホールドオフインターバルと比較する
。２つの値が一致する場合には、ストローブ回路７１４は、ストローブ信号６１
４を生成し、遅延回路６１０は、バスサイクル内の次の適当な時点で、バスにリ
ターン信号を送出する。
【００４４】 信号サンプラー７１０は、リモート装置へのターゲット読出し命令をシミュレ
ートすることにより、ホールドオフインターバルを判定することが好ましい。信
号サンプラーは、ターゲット読出し命令の発行と、リターン信号が安定する整定
時間との間の時間インターバルを測定する。ＰＣＩ仕様は、製造業者ＩＤを格納
するためのＰＣＩカード上の特定のアドレスと、このアドレスのターゲット読出
しに対する応答時間とを指定する。信号サンプラーは、製造業者ＩＤのターゲッ
ト読出しをシミュレートすることが好ましい。
【００４５】 信号サンプラー７１０はリターン信号をモニタする。リターン信号は、それら
が到達し、安定する前には、全て「１」の値を示す。その応答が全て「１」の値
以外の値であり、連続した測定の場合に同一の読み値を与えるとき、リターン信
号は安定している。信号サンプラーは、遅延レジスタ７１２に、経過した時間に
対応する値を格納する。リモート装置の応答時間はわかっている（ＩＤレジスタ
のターゲット読出しのために定義される）ので、ラウンドトリップディレイは、
リモート装置の応答時間とは無関係に判定されることができる。
【００４６】 さらに別の代替形態によれば、信号サンプラー７１０は、実際の（シミュレー
ションではない）ターゲット読出し命令に応答して動作し、各命令のための新し
いホールドオフインターバルを生成する。
【００４７】 信号サンプラー７１０は、ステートマシン（図示せず）の方向に基づいて、バ
ス延長器４００の最初の使用時に自動的に最適なホールドオフインターバルを判
定することが好ましい。別法では、信号サンプラー７１０は、外部コマンドの発
行時に動作する。信号サンプラーが動作するためのコマンドを再び受信するまで
、後続の通信のために同じホールドオフインターバルが繰返し用いられる。
【００４８】 さらに別の代替形態によれば、本発明は信号サンプラーを設けず、システムの
初期設定中に、遅延レジスタ７１２の値が確立される。遅延レジスタ７１２の値
は、バス延長器４００とリモート装置との間のラウンドトリップディレイの手動
による測定値、あるいは推定値に基づく。遅延レジスタの値は永続的に確立され
るか、あるいは時間毎に変更されることができる。実験では、２つの３３ＭＨｚ
バスサイクル（６０ナノ秒）の固定された遅延であれば、１０フィートの長さを
有する相互接続部に対応するのに十分であることが示されている。
【００４９】 信号サンプラー７１０は、バス周波数の倍数、たとえばバス周波数の２倍でリ
ターン信号をサンプリングすることにより、ホールドオフインターバルを測定す
ることが好ましい。信号サンプラーのサンプリングレートが高くなると、ホール
ドオフインターバルの精度も高くなり、ホールドオフインターバルが過大になる
可能性が低くなる。別法では、信号サンプラー７１０は、バス周波数と同じ、あ
るいは遅いサンプリングレートで動作する。
【００５０】 本発明者は、リターン信号がホールドオフ回路によって用いられ、良好な結果
が得られる時点を判定する他の方法もわかった。たとえば、ホールドオフ回路は
リング発振器を用いて、バス延長器４００と相互接続部４１８とを含むループに
おいて発振を開始することができる。発振の周波数はラウンドトリップディレイ
に比例する。別の例としては、バス延長器４００は、バス延長器４００と、相互
接続部４１８の遠端との間の信号の伝搬時間を測定するために、時間領域反射率
計（ＴＤＲ）を設けられることができる。
【００５１】 図８ａおよび図８ｂは、リモート装置がバスターゲット（スレーブ）として動
作する際に、上記のバス延長器４００によって実行される動作を記述する流れ図
である。図８ａは、ターゲット読出し命令に応答するバス延長器動作を示す。図
８ｂは、ターゲット書込み命令に応答するバス延長器動作を示す。
【００５２】 図８ａでは、バス延長器４００は、バス１１０上でバスイニシエータからター
ゲット読出し命令を受信し、バススヌーパ回路４１４がターゲット読出し命令を
復号化する。ステップ８１０では、ローカル応答生成器５１４が、リモートバス
ターゲットの代わりに、バスイニシエータによって指定されるターゲットアドレ
スが有効であることの確認信号を生成する。また、ローカル応答生成器５１４は
、バス１１０上に待機状態をアサートする。
【００５３】 ステップ８１２では、マスク生成器５１６がデータマスクを生成する。データ
マスクの値は、指定されるターゲットアドレスに固有である。データマスクは、
リモート装置から読み返されることになる構成データのビットを変更するように
選択的に編成され、そのビットは、延長された形態には当てはまらない通信特性
を符号化している。延長された形態に当てはまらない構成レジスタの場合を除い
て、データマスクは、全てのターゲット読出しアドレスの内容の場合にトランス
ペアレントである。マスク生成器５１６は、マスクを必要とするターゲットアド
レスのためのマスク値を格納するローカルメモリ（図示せず）を備えることが好
ましい。
【００５４】 ステップ８１４では、バス延長器４００はリモート装置にバス信号を送信し、
ステップ８１６では、バス延長器４００はホールドオフインターバルのカウント
ダウンを開始する。ステップ８１８では、リモート装置からバス延長器４００に
リターン信号が到達し、バス延長器は、ステップ８１２において生成された読出
しマスクを適用する。ステップ８２０では、ホールドオフインターバルが経過し
、バス延長器４００は、バスサイクル内の適当な段階で、バス１１０にリターン
信号を送出する。さらに待機状態が要求されなければ、ホールドオフインターバ
ルが経過したとき、ローカル応答生成器５１４は、バス１１０から待機状態をデ
アサート（ｄｅａｓｓｅｒｔ）する。リモート装置がさらに、ホールドオフイン
ターバルの満了より長く待機状態を要求する場合には、ローカル応答生成器５１
４は、バス１１０にさらに待機状態を付加する。
【００５５】 図８ａにおいて、ステップ８１０〜８１６は、順番に行われるように示される
。しかしながら、これらのステップの順序は変更できることがわかっている。た
とえば、ステップ８１２において生成されるデータマスクは、リターン信号がバ
ス延長器４００に到達するまでに準備される必要はない。ステップ８１０〜８１
６は同時に行われることが好ましい。
【００５６】 図８ｂは、ターゲット書込み命令に応答するバス延長器の動作を示す。バス延
長器４００は、バス１１０上で、バスイニシエータからターゲット書込み命令を
受信し、バススヌーパ回路４１４がターゲット書込み命令を復号化する。ステッ
プ８３０では、ローカル応答生成器５１４が、応答のための許容可能な時間内に
、バス１１０上に待機状態をアサートする。
【００５７】 ステップ８３２では、バス延長器４００は、ホールドオフインターバルをカウ
ントダウンし始める。ターゲット書込み命令が構成書込み、すなわち、６４の「
構成」レジスタのうちの１つへの書込みである場合には、ステップ８３４におい
て、バス延長器４００は、構成データのローカルコピーを格納する。リモート装
置が多数の論理素子を含む場合には、格納するステップ８３４は、特に指定され
た論理素子のための構成データを格納するステップを含む。
【００５８】 ステップ８３６では、バス延長器４００は、リモート装置にバス信号を送信す
る。「構成」および「非構成」書込み命令の両方が送信される。ホールドオフイ
ンターバルが経過するとき、ローカル応答生成器５１４は、さらに待機状態が要
求されなければ、バス１１０から待機状態をデアサートする。ホールドオフイン
ターバルの満了後に、リモート装置がさらに待機状態を要求する場合には、ロー
カル応答生成器５１４は、要求される待機状態をバス１１０に付加する。
【００５９】 図８ｂは、ステップ８３０、８３２、８３４および８３６を順番に示す。しか
しながら、これらのステップは、任意の特定の順番で行われる必要はない。ステ
ップ８３０および８３２はバス１１０を「スヌープ（ｓｎｏｏｐ）」するステッ
プの一部であり、任意の順番で、あるいは同時に行うことができる。同様に、ス
ヌープするステップ（８３２および８３４）、ならびにリモート装置に信号を送
信するステップ（８３６）は任意の順番で、あるいは同時に行うことができる。
【００６０】 図８ｃおよび図８ｄは、リモート装置がバスイニシエータ（マスター）として
動作する際に、上記のバス延長器４００によって実行される動作を記述する流れ
図である。図８ｃは、リモート装置によって生成されるイニシエータ読出し命令
に応答する動作を示す。図８ｄは、リモート装置によって生成されるイニシエー
タ書込み命令に応答する動作を示す。
【００６１】 図８ｃに示されるように、ステップ８５０において、バス延長器４００は、リ
モート装置に待機状態をプリアサート（ｐｒｅａｓｓｅｒｔ）する。バス延長器
４００がバスイニシエータに対してローカルである（すなわち、バス延長器およ
びバスイニシエータが同じバス１１０にプラグ接続される）図８ａのターゲット
読出しの場合と異なり、ここでは、バスイニシエータに対して「ローカルな」装
置は存在しない。バスイニシエータはリモート装置であり、一般に、ＰＣＩ仕様
によって指定される応答のための許容可能な時間内に、バスターゲットから応答
を受信することができない。それゆえ、ローカル応答生成器５１４は、バス延長
器が、リモートカードがバスイニシエータとして動作していることを検出する際
には必ず、デフォルトによってリモート装置に待機状態をアサートし続けること
が好ましい。バス延長器は、一旦、バス延長器がバスターゲットから実際の応答
を受信したときにのみ、イニシエータ読出しに応答して待機状態をデアサートす
る。
【００６２】 バス延長器４００は、リモート装置からバスイニシエータ動作を検出するため
に、絶えずリターン信号をモニタする。ステップ８５２では、バス延長器はリタ
ーン信号の変化を検出する。誤りを回避するために、バス延長器は、バス１１０
にリターン信号を送出する前に、リターン信号が安定するのに十分な所定の時間
インターバルだけ待機する。一実施形態では、この時間インターバルは、上記の
ホールドオフインターバルであり、バス延長器は、ステップ８５４においてホー
ルドオフインターバルをカウントし始める。しかしながら、ホールドオフインタ
ーバルは、全てのラウンドトリップディレイを含むので、必要以上に長くなる。
別法では、バス延長器はホールドオフインターバルより短いが、リターン信号が
安定するようになるだけの十分に長い時間だけ待機する。所定の時間インターバ
ルが経過した後、バス延長器４００は、バスサイクル内の次の適当な時点で、バ
ス１１０にリターン信号を放出する（ステップ８５６）。
【００６３】 ステップ８５６において送出されたリターン信号は、リモート装置からのイニ
シエータ読出し命令を符号化する。一旦アサートされたなら、バス延長器４００
は、バスターゲットからの応答を待つ。バス延長器がバスターゲットからデータ
（読出し値）を受信する場合には、バス延長器は待機状態をデアサートし（ステ
ップ８５８）、リモート装置に読出し命令の結果を送信する（ステップ８６０）
。バス延長器４００がバスターゲットから１つあるいは複数の待機状態を受信す
る場合には、バス延長器がバスターゲットから待機状態を受信し終えるまで、バ
ス延長器はリモート装置に待機状態をアサートし続ける。バス延長器４００は、
データが到達する際に、リモート装置にデータを送信する。
【００６４】 図８ｄは、リモート装置からのイニシエータ書込み命令に応答するバス延長器
動作を示す。上記のように、バス延長器が、リモート装置がバスイニシエータと
して動作していることを検出する際には必ず、バス延長器はリモート装置に待機
状態をアサートし続ける（ステップ８７０）。バス延長器４００は、リモート装
置からのイニシエータ読出しあるいは書込み命令を検出するために、リターン信
号を絶えずモニタする。ステップ８７２では、バス延長器はリターン信号の変化
を検出する。上記のように、バス延長器は、バス１１０にリターン信号を送出す
る前に、リターン信号が安定するための所定の時間インターバルだけ待機する。
一実施形態では、この時間インターバルは、上記のホールドオフインターバルで
あり、バス延長器は、ステップ８７４においてホールドオフインターバルをカウ
ントし始める。別法では、バス延長器は、ホールドオフインターバルより短いが
、リターン信号が安定するだけの十分に長い時間だけ待機する。所定の時間イン
ターバルが経過した後、バス延長器４００は、バスサイクル内の次の適当な時点
で、バス１１０にリターン信号を送出する（ステップ８７６）。
【００６５】 リターン信号は、リモート装置からのイニシエータ書込み命令を符号化する。
バスターゲットが書込み命令に応答して待機状態を生成しない場合には、ローカ
ル応答生成器５１４は、ステップ８７８において、リモート装置に待機状態をデ
アサートする。バスターゲットが待機状態をアサートする場合には、ローカル応
答生成器５１４は、リモート装置に待機状態をデアサートする前に、ターゲット
が待機状態をデアサートするのを待つ。
【００６６】 図９は、本発明にしたがってバス延長器４００を用いるリモートＵＵＴを検査
するための検査システム９００を示す。図１０は、図９の検査システムを用いて
リモートＵＵＴを検査するためのプロセスを示す。バス延長器４００は、ＵＵＴ
上で生じる障害がバス１１０に伝搬するのを防ぎ、それゆえ、検査システム９０
０の障害分離を促進する。
【００６７】 図９に示されるように、バス延長器４００はバス１１０に挿入（プラグ接続）
される。相互接続部４１８はバス延長器４００に接続され、リモートＵＵＴ９１
８まで延在する。さらに別のバス装置９１２もバス１１０に挿入される。オプシ
ョンでは、検査システムは、オプションの制御線４２６を介してバス延長器４０
０に接続されるＡＴＥコントローラ９２０を備える。
【００６８】 検査システム９００は、図１０ａのステップ１０１０において示されるように
、第１のＵＵＴを動作させる。第１のＵＵＴが動作するとき、バス延長器４００
は、第１のＵＵＴに書き込まれたデータを「スヌープ」し、スヌープされた構成
データをローカルメモリに格納する（ステップ１０１２）。検査システムが第１
のＵＵＴを動作させる際に、障害が生じる場合がある。バス延長器４００は、障
害をトラップし、障害がバス１１０に伝搬しないようにする。１つのオプション
の実施形態によれば、バス延長器４００は、制御線４２６を介して、ＡＴＥコン
トローラ９２０に障害を通知する。別のオプションの実施形態によれば、バス延
長器４００は、バス１１０を介して直接、バス１１０が導入されているホストコ
ンピュータに障害を通知する。ステップ１０１８では、パワースイッチング回路
４２８を起動することにより、第１のＵＵＴから電源が切り離される。上記のよ
うに、パワースイッチング回路は、ユーザあるいは検査プログラムがホットスワ
ップ端子４３０にＯＰＥＮレベルを適用するとき起動することが好ましい。また
、ホットスワップ端子４３０へのホットスワップ信号の適用によって、バス延長
器４００内の低インピーダンスドライバが高インピーダンス状態に構成されるこ
とが好ましい。ステップ１０１８はオプションで、所定のタイミングシーケンス
にしたがって、第１のＵＵＴへの電源を遮断する場合がある。
【００６９】 ステップ１０２０（図１０ｂ）では、第１のＵＵＴ９１８が、第１のＵＵＴと
同じタイプの第２のＵＵＴと置き換えられる。ユーザが手動でＵＵＴを置き換え
る場合があるか、あるいはテスタインターフェース付近にある専用のハンドリン
グ装置が自動的にＵＵＴを置き換える場合がある。ステップ１０２２では、バス
延長器は、好ましくはホットスワップ信号の適用に応答して、第２のＵＵＴに電
力を供給する。オプションでは、ステップ１０２２は、所定のタイミングシーケ
ンスにしたがって第２のＵＵＴに電力を供給する。一旦、第２のＵＵＴに電力が
供給されたなら、ステップ１０２４において、バス延長器は、第２のＵＵＴに、
そのローカルメモリの内容をコピーする。第１および第２のＵＵＴがいずれも同
じタイプであるので、第１のＵＵＴのためのローカルメモリに格納された構成デ
ータは、第２のＵＵＴの場合にも有効である。ステップ１０２６では、検査シス
テムは、バス延長器４００上で第２のＵＵＴを動作させる。それゆえ、バス延長
器４００によって、バス１１０の電源を切って入れ直したり、リセットしたりす
ることを必要とすることなく、第１および第２のＵＵＴの電源を切って入れ直し
たり、交換したりすることができる。
【００７０】 図１０ｃは、検査システム９００が第１のＵＵＴ上の障害から如何に復旧する
かを示す。ステップ１０３０では、第１のＵＵＴへの電力が復旧される。ステッ
プ１０３４では、バス延長器は、そのローカルメモリに格納される構成データを
第１のＵＵＴにコピーし、それにより第１のＵＵＴの構成レジスタを復元する。
ステップ１０３６において、検査システム９００は検査動作を再開する。バス１
１０の電源を切って入れ直したり、リセットしたりする必要はない。
【００７１】 一実施形態について記載してきたが、種々の代替形態あるいは変更形態が実施
されることもできる。たとえば、バス延長器４００は、バス内に直接構築される
ことができ、バスカードとして実装される必要はない。好ましい実施形態はＰＣ
Ｉバスに向けられる。しかしながら、本発明によるバス延長器は、任意の同期バ
ス、たとえばカードバスあるいはＡＧＰにおいて実装されることができる。
【００７２】 種々のバスカードを離れた場所まで同時に延長するために、種々のバス延長器
が１つのバス上に設けられる場合がある。バス延長器４００は種々の応用形態に
おいて用いられる場合がある。技師および専門技術者は、実使用時に、バスカー
ドを監視する必要がある。バス長に関する厳しい制約は、「延長器カード」、す
なわち、バスカードの前後にアクセスすることができるようにするために、バス
の面から外部にバス信号を導出するカードの利用を禁止することである。バス延
長器４００は、バスのタイミング要件を妨害することなく、都合の良いデバッグ
場所までバスカードを延長するために、このような状況において用いられる場合
がある。また本発明は、本発明を種々のバスカードの動作を実演するために用い
ることができるコンピュータ販売店においても有用な場合がある。本発明によっ
て、バスカードは、販売店員がコンピュータのカバーを取り外し、コンピュータ
の電源を切り、新しいカードを適所に入れてコンピュータをリブートすることを
必要とすることなく、消費者が比較するために容易にスワップされるようになる
。
【００７３】 それゆえ、当業者は、特許請求の範囲の精神および範囲から逸脱することなく
、本明細書に記載された好ましい実施形態に対して、追加、削除および変更がな
されることができることを理解するであろう。
【図面の簡単な説明】
【図１】 本発明が動作することができる従来の同期バスアーキテクチャの簡略化された
概略図である。
【図２】 ブリッジングの従来の技術を示すブロック図である。
【図３】 リモートバス制御の従来の技術を示すブロック図である。
【図４】 本発明によるバス延長器のブロック図である。
【図５】 図４のバススヌーパ回路を詳細に示すブロック図である。
【図６】 図４のホールドオフ回路を詳細に示すブロック図である。
【図７】 図６の遅延判定回路を詳細に示すブロック図である。
【図８】 図８ａ〜図８ｄは、リモート装置がバスターゲットモードにおいて動作してい
る際に、図４のバス延長器を用いるリモート装置の読出し動作の例を示す流れ図
である。
【図９】 リモートＵＵＴを検査するための本発明によるバス延長器を含む検査システム
を示すブロック図である。
【図１０】 図１０ａ〜図１０ｃは、本発明による、１つあるいは複数のリモートＵＵＴを
検査する方法を示す流れ図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ， ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ， ＺＡ，ＺＷ 【要約の続き】 設けられ、ホールドオフ回路は、リモートカードからの リターン信号が安定するためにかかるホールドオフイン ターバルを判定する。ホールドオフ回路は、リターン信 号を受信し、ホールドオフインターバルが経過した後 に、その信号をバスに適用する。

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 同期バスと物理的に係合する延長器装置を用いて該同期バス
    を延長する方法であって、前記延長器装置が、 前記同期バスから複数のバス信号を受信し、任意の長さを有する相互接続部を
    介して、リモート装置に前記複数のバス信号をドライブし、 前記相互接続部上で前記リモート装置からリターン信号を受信し、前記リター
    ン信号は前記相互接続部の長さに関連して変化する整定時間を有し、 少なくとも前記リターン信号の前記整定時間と同じ長さのホールドオフインタ
    ーバルを確立し、 前記ホールドオフインターバルが経過した後に、前記リターン信号を前記同期
    バスに印加し、 それにより、前記相互接続部の長さに関係なく、前記リターン信号が前記同期
    バスに印加される前に、前記リターン信号が安定するのを確実にする、 ことを含む方法。
  2. 【請求項２】 ホールドオフインターバルを確立する前記ステップは、前記
    延長器装置が、 リターン信号を生成するためにリモート装置を起動し、 前記リターン信号が安定するまで、多数のサンプリングクロックをカウントす
    ることを含む請求項１に記載の方法。
  3. 【請求項３】 リターン信号を生成するためにリモート装置を起動する前記
    ステップは、前記リモート装置に読出し命令を発行することを含む請求項２に記
    載の方法。
  4. 【請求項４】 ホールドオフインターバルを確立する前記ステップは、前記
    ホールドオフインターバルを、前記相互接続部の長さの範囲に対応するだけの十
    分な長さの標準的なインターバルに設定することを含む請求項１に記載の方法。
  5. 【請求項５】 前記延長器装置が、 前記リモート装置とのトランザクションを検出するために、前記同期バスをモ
    ニタし、 前記リモート装置との前記トランザクションを格納することをさらに含む請求
    項１に記載の方法。
  6. 【請求項６】 前記モニタするステップにおいて検出される前記トランザク
    ションは前記リモート装置への書込み命令であり、前記トランザクションを格納
    する前記ステップは、前記リモート装置の構成を指示するレコードを構築するこ
    とを含む請求項５に記載の方法。
  7. 【請求項７】 前記リモート装置は第１のリモート装置であり、 前記第１のリモート装置と第２のリモート装置とのうちの一方の上に、前記リ
    モート装置の構成を指示する前記レコードを復元し、前記第１のリモート装置と
    前記第２のリモート装置とのうちの前記一方を、動作させるために事前調整する
    ことをさらに含む請求項６に記載の方法。
  8. 【請求項８】 前記同期バスをモニタする前記ステップは、高速の応答が必
    要とされる前記同期バスに関する条件を検出し、前記リモート装置の代わりに、
    前記条件を満足するための高速の応答を適用することをさらに含む請求項５に記
    載の方法。
  9. 【請求項９】 前記リモート装置への電力を、制御しながら供給および切断
    することをさらに含む請求項１に記載の方法。
  10. 【請求項１０】 同期バスと物理的に係合する延長器装置を用いて該同期バ
    スを延長する方法であって、前記延長器装置が、 リモート装置とのトランザクションを検出するために前記同期バスをモニタし
    、前記トランザクションは前記リモート装置の構成を符号化する内容を含み、 前記リモート装置の構成のローカルコピーを保持するために、前記リモート装
    置との前記トランザクションの前記内容を格納することを含む方法。
  11. 【請求項１１】 前記同期バスをモニタする前記ステップは、 高速の応答が必要とされる前記同期バスに関する条件を検出し、 前記リモート装置の代わりに、前記条件を満足するための応答を適用すること
    をさらに含む請求項１０に記載の方法。
  12. 【請求項１２】 前記リモート装置は第１のリモート装置であり、 前記第１のリモート装置と第２のリモート装置とのうちの一方の上に、前記リ
    モート装置の構成のローカルコピーを復元し、前記第１のリモート装置と前記第
    ２のリモート装置とのうちの前記一方を、動作させるために事前調整することを
    さらに含む請求項１０に記載の方法。
  13. 【請求項１３】 同期バスカードであるＵＵＴを検査する方法であって、 第１のＵＵＴのための構成データのレコードを構築し、 第２のＵＵＴが導入される時間の後まで、前記同期バスと前記第１のＵＵＴと
    の間の電力の流れを遮断し、 前記第２のＵＵＴの検査を進める前に、前記第２のＵＵＴ上に前記第１のＵＵ
    Ｔのための前記構成データの前記レコードをコピーし、 それにより、前記同期バスが動作状態である間に、ＵＵＴが安全に交換される
    ようにする、 ことを含む方法。
  14. 【請求項１４】 ＵＵＴ上の障害を検出するステップと、前記障害が発生し
    ていることをＡＴＥコントローラに通知することをさらに含む請求項１３に記載
    の方法。
  15. 【請求項１５】 前記通知するステップは、前記同期バスを介して前記ＡＴ
    Ｅコントローラに前記障害を通信することを含む請求項１４に記載の方法。
  16. 【請求項１６】 前記通知するステップは、前記同期バスとは物理的に別個
    のチャネルを介して、前記ＡＴＥコントローラに前記障害を通信することを含む
    請求項１４に記載の方法。
  17. 【請求項１７】 同期バスカードの検査を容易にするために、同期バスを延
    長するためのバス延長器であって、 前記同期バスに接続される延長器装置と、 前記延長器装置に結合され、ＵＵＴと係合するように配置されるコネクタまで
    ある長さにわたって延在する相互接続部とを備え、 前記延長器装置は、前記相互接続部および前記同期バスに結合されるホールド
    オフ回路を備え、前記ホールドオフ回路は、 前記相互接続部の前記長さに基づいて、ホールドオフインターバルを格納する
    遅延レジスタと、 前記ホールドオフインターバルが経過するまで、前記ＵＵＴから到達するリタ
    ーン信号が、前記同期バス上にアサートするのを防止するための遅延回路と、 を含むバス延長器。
  18. 【請求項１８】 前記ホールドオフ回路は遅延判定回路を備え、該遅延判定
    回路は、 前記相互接続部に結合され、前記リターン信号が安定するために必要とされる
    サンプリングクロックの数を判定するために前記リターン信号をサンプリングし
    、その結果を前記遅延レジスタに格納する信号サンプラーと、 前記遅延レジスタおよび前記遅延回路に結合され、前記遅延レジスタに格納さ
    れた前記サンプリングクロックの数が経過するまで待機し、前記同期バスに前記
    リターン信号を送出するために、前記遅延回路を起動するストローブ回路と、 を備える請求項１７に記載のバス延長器。
  19. 【請求項１９】 前記延長器装置はさらにバススヌーパ回路を備え、該バス
    スヌーパ回路は、 前記同期バスに結合され、前記ＵＵＴとのトランザクションを検出するバスデ
    コーダと、 前記バスデコーダおよびリモートバスインターフェースに結合され、前記ＵＵ
    Ｔとの前記トランザクションを格納するリモート状態メモリと、 を備える請求項１７に記載のバス延長器。
  20. 【請求項２０】 前記バスデコーダによって検出される前記トランザクショ
    ンは前記ＵＵＴへの書込み命令であり、前記リモート状態メモリは、前記ＵＵＴ
    の状態を指示するレコードを格納する請求項１７に記載のバス延長器。
  21. 【請求項２１】 前記ＵＵＴは第１のＵＵＴであり、前記延長器装置は、前
    記第１のＵＵＴのための前記レコードを第２のＵＵＴにコピーし、動作させるた
    めに前記第２のＵＵＴを事前調整するように構成され、配置される請求項２０に
    記載のバス延長器。
  22. 【請求項２２】 前記同期バスに結合され、高速の応答が必要とされる前記
    同期バスに関する条件を検出し、前記条件を満足するために高速の応答を適用す
    るローカル応答生成器をさらに備える請求項１９に記載のバス延長器。
JP2001511557A 1999-07-15 2000-07-10 固有のバスプロトコルを用いて同期バスを任意の長さだけ延長する方法 Expired - Fee Related JP4272833B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/354,137 1999-07-15
US09/354,137 US6507920B1 (en) 1999-07-15 1999-07-15 Extending synchronous busses by arbitrary lengths using native bus protocol
PCT/US2000/018726 WO2001006369A1 (en) 1999-07-15 2000-07-10 Extending synchronous busses by arbitrary lengths using native bus protocol

Publications (2)

Publication Number Publication Date
JP2003505761A true JP2003505761A (ja) 2003-02-12
JP4272833B2 JP4272833B2 (ja) 2009-06-03

Family

ID=23392018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001511557A Expired - Fee Related JP4272833B2 (ja) 1999-07-15 2000-07-10 固有のバスプロトコルを用いて同期バスを任意の長さだけ延長する方法

Country Status (10)

Country Link
US (1) US6507920B1 (ja)
EP (1) EP1200895B1 (ja)
JP (1) JP4272833B2 (ja)
KR (1) KR100684130B1 (ja)
AU (1) AU775255B2 (ja)
CA (1) CA2379694C (ja)
DE (1) DE60005528T2 (ja)
HK (1) HK1044386A1 (ja)
IL (1) IL147616A0 (ja)
WO (1) WO2001006369A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6769035B1 (en) * 2000-04-07 2004-07-27 Infineon Technologies North America Corp. Same single board computer system operable as a system master and a bus target
JP2006330945A (ja) * 2005-05-25 2006-12-07 Matsushita Electric Ind Co Ltd デバイスの遠隔監視・修復システム
US8745337B2 (en) * 2007-12-31 2014-06-03 Teradyne, Inc. Apparatus and method for controlling memory overrun
KR101520055B1 (ko) * 2013-07-31 2015-05-19 에스케이하이닉스 주식회사 프로그래머블 로직을 이용한 메모리 테스트 왕복 시간 계산 장치
TWI525451B (zh) * 2014-07-21 2016-03-11 緯創資通股份有限公司 儲存系統及其資料傳輸方法
KR102392844B1 (ko) 2017-03-10 2022-05-03 삼성전자주식회사 메모리 컨트롤러 및 그것을 포함하는 저장 장치
US11169203B1 (en) 2018-09-26 2021-11-09 Teradyne, Inc. Determining a configuration of a test system
US11461222B2 (en) 2020-04-16 2022-10-04 Teradyne, Inc. Determining the complexity of a test program
KR102563047B1 (ko) * 2021-09-14 2023-08-04 테크위드유 주식회사 효율적 채널 제어를 지원하는 프로브카드 용 pmic와 신호용 스위치 ｉｃ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US772134A (en) 1899-12-27 1904-10-11 Everett D Chadwick Dry-pipe valve.
US2187315A (en) 1938-11-23 1940-01-16 Gerald G Greulich Bearing pile construction
US4718064A (en) * 1986-02-28 1988-01-05 Western Digital Corporation Automatic test system
JPH0624846A (ja) 1992-07-08 1994-02-01 Sumitomo Electric Ind Ltd 炭素繊維強化炭素複合材料の製造方法
JP3608804B2 (ja) * 1993-05-14 2005-01-12 株式会社ソニー・コンピュータエンタテインメント バス制御装置
US5507029A (en) * 1995-01-11 1996-04-09 International Business Machines Corporation Method for minimizing the time skew of electrical signals in very large scale integrated circuits
TW299404B (en) * 1995-11-02 1997-03-01 Ibm Adapter card slot isolation for hot plugging
US5893135A (en) * 1995-12-27 1999-04-06 Intel Corporation Flash memory array with two interfaces for responding to RAS and CAS signals
US5793987A (en) * 1996-04-18 1998-08-11 Cisco Systems, Inc. Hot plug port adapter with separate PCI local bus and auxiliary bus
US5857083A (en) 1996-06-07 1999-01-05 Yamaha Corporation Bus interfacing device for interfacing a secondary peripheral bus with a system having a host CPU and a primary peripheral bus
US5991844A (en) * 1998-04-17 1999-11-23 Adaptec, Inc. Redundant bus bridge systems and methods using selectively synchronized clock signals
US6070214A (en) 1998-08-06 2000-05-30 Mobility Electronics, Inc. Serially linked bus bridge for expanding access over a first bus to a second bus

Also Published As

Publication number Publication date
US6507920B1 (en) 2003-01-14
KR20020015375A (ko) 2002-02-27
JP4272833B2 (ja) 2009-06-03
WO2001006369A1 (en) 2001-01-25
AU775255B2 (en) 2004-07-22
DE60005528D1 (de) 2003-10-30
DE60005528T2 (de) 2004-07-08
CA2379694A1 (en) 2001-01-25
CA2379694C (en) 2007-02-13
IL147616A0 (en) 2002-08-14
HK1044386A1 (zh) 2002-10-18
KR100684130B1 (ko) 2007-02-16
EP1200895B1 (en) 2003-09-24
AU5924300A (en) 2001-02-05
EP1200895A1 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
US6275864B1 (en) Matrix switch for a network management system
US6233635B1 (en) Diagnostic/control system using a multi-level I2C bus
US7159063B2 (en) Method and apparatus for hot-swapping a hard disk drive
US6185642B1 (en) Bus for high frequency operation with backward compatibility and hot-plug ability
US6035355A (en) PCI system and adapter requirements following reset
EP1187033B1 (en) PCI arbiter with hot plug controller support
JP3629552B2 (ja) コンピュータ・バックプレーンのホット・プラグ回路の製造テスト
US6484222B1 (en) System for incorporating multiple expansion slots in a variable speed peripheral bus
US5287457A (en) Computer system DMA transfer
JPH08180013A (ja) コンピュータシステム、ｐｃｉバスクロック信号周波数における変化に応答してｐｃｉバス装置のコンフィギュレーションレジスタを再構成する方法、およびｐｃｉバス装置がｐｃｉバスと異なる動作速度を有することをオペレータに通知する方法
JP2000305678A (ja) コンピュータ・システムの電源を切らずに構成要素を追加および除去する方法および装置
KR100417186B1 (ko) 업그레이드 장치 설치 시 그래픽 버스 상의 부하 균형유지 방법 및 장치
JP4272833B2 (ja) 固有のバスプロトコルを用いて同期バスを任意の長さだけ延長する方法
US6493785B1 (en) Communication mode between SCSI devices
US20030131227A1 (en) Reconfiguring a system in a distributed environment
US20020173925A1 (en) System for reducing distortion of signals transmitted over a bus
KR100963706B1 (ko) 데이터 전송 방법, 데이터 전송 브리지 및 고속 데이터전송 장치
JP4201369B2 (ja) コンピュータ・バス拡張
US7103703B1 (en) Back to back connection of PCI host bridges on a single PCI bus
US7457904B2 (en) Methods and systems for a reference clock
US20030188068A1 (en) System for a card proxy link architecture
US7069360B2 (en) Method and apparatus for detecting a device's ability to run at a selected frequency in a PCI non-inhibit bus-connect mode
CN211787062U (zh) Mctp设备测试装置
US6138193A (en) System for reducing noise in bus having plurality of first and second set of signals and a delay device for delaying propagation of second signals
US11500808B1 (en) Peripheral device having an implied reset signal

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080922

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081219

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090302

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees