JP3629552B2 - コンピュータ・バックプレーンのホット・プラグ回路の製造テスト - Google Patents
コンピュータ・バックプレーンのホット・プラグ回路の製造テスト Download PDFInfo
- Publication number
- JP3629552B2 JP3629552B2 JP2001052041A JP2001052041A JP3629552B2 JP 3629552 B2 JP3629552 B2 JP 3629552B2 JP 2001052041 A JP2001052041 A JP 2001052041A JP 2001052041 A JP2001052041 A JP 2001052041A JP 3629552 B2 JP3629552 B2 JP 3629552B2
- Authority
- JP
- Japan
- Prior art keywords
- backplane
- hot plug
- test
- slot
- adapter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 187
- 238000004519 manufacturing process Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims description 32
- 238000004891 communication Methods 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 238000010998 test method Methods 0.000 claims description 2
- 230000001351 cycling effect Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般にコンピュータ・バックプレーンの回路のテストに関し、特にアクティブなコンピュータ・バックプレーンの各スロットに対応したホット・プラグ回路をテストする方法及び装置に関する。
【０００２】
【従来の技術】
プロセッサ、キャッシュ、メモリ、拡張カード及びストレージ・デバイス等、コンピュータの内部コンポーネントはバスを介して相互に通信する。バスは、コンピュータの用語では、デバイス間で情報が流れるチャネルである。通常、バスには、デバイスがバスの一部になるためにインタフェースを取る場所であるアクセス・ポイントがある。デバイスは、バスとインタフェースを取ると、同じくバスとインタフェースを取っている他のデバイスとの間で情報を送受信することができる。
【０００３】
現在生産されているほぼ全てのＰＣに、ビデオ・データ等、高速転送を必要とするデータのローカル・バスがある。ローカル・バスは、周辺装置（ビデオ・カード、サウンド・カード、モデム等）をプロセッサに直接接続する高速経路である。現在、最も一般的なローカル・バスは、インテル社が開発し１９９３年に発表したＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスである。
【０００４】
近年のＰＣＩバスの発展の中で最も重要なのはホット・プラグ技術である。ホット・プラグは、一般にはコンピュータが動作中にコンピュータとの間でデバイスの追加や削除を行い、オペレーティング・システムがその変更を自動的に認識する機能として定義される。ＰＣＩのＳＩＧ（Ｓｐｅｃｉａｌ Ｉｎｔｅｒｅｓｔ Ｇｒｏｕｐ）により、システム・プロバイダ、オペレーティング・システム・デベロッパ、及びアダプタ・サプライヤがＰＣＩホット・プラグ・ソリューションを実装することのできるオープンな業界標準が開発されている。ＰＣＩホット・プラグ技術では、旧式のバス・アーキテクチャとは異なり、ホスト・システムが動作中、またコンピュータ・システムの他のアダプタによるサービスを中断することなく、ＰＣＩアダプタを追加、削除、または交換できる。その結果ＰＣＩホット・プラグ技術は、予定外のシステム・ダウンタイムを大幅に短縮することができる。それまでは、常時信頼できるパフォーマンスを得られるのは、高価で独占的なシステムに限られていた。
【０００５】
ホット・プラグ回路を支えるＰＣＩバックプレーンのメーカにとっては、ＰＣＩホット・プラグ回路自体の機能テスト（つまりホット・プラグ回路により、関連するアダプタ・スロットの電源投入／遮断を適切に行えるかどうか）が大きな課題である。バックプレーンのメーカの標準ＩＣＴ（インサーキット・テスト）によりホット・プラグ回路を十分にテストすることはできない。ホット・プラグ回路の検出レジスタは抵抗が小さすぎ、短絡と区別できないためである。その結果ホット・プラグ回路のテストは、テスト対象のホット・プラグ回路に対応するＰＣＩスロットに取り付けて２つの別個のテスト・アダプタ・カード（つまりアナログ・テスト用アナログ・カードとデジタル・テスト用デジタル・カード）により実施する必要がある。これにより、バックプレーンをテスト・ステーションに置いておく時間は倍になり、バックプレーン・テスト機構はかなり複雑になり、コストも大幅に増える。
【０００６】
従って、コンピュータ・システムのアクティブなＰＣＩバックプレーン上のＰＣＩホット・プラグ回路を時間をかけずにテストする費用効率が高い方法及び装置が求められる。この方法及び装置では、スロットのＰＣＩデジタル・テストを行う場合と同じメーカのテスト・アダプタによりアナログ・テストを行うことにより、バックプレーンをテストするため取付具に固定しておく時間を短縮することが求められる。またこの方法と装置により、ＰＣＩバックプレーン上のＰＣＩホット・プラグ回路の開発テストを改良し、外部テスト・コネクタを介して詳細な測定値をＰＣＩバックプレーンから直接得ることが求められる。
【０００７】
【発明が解決しようとする課題】
本発明は、コンピュータ・バックプレーン上のホット・プラグ回路をテストする方法及び装置を提供する。
【０００８】
【課題を解決するための手段】
好適実施例では、各バックプレーンのテスト・コネクタにより外部テスタとの間の信号がバックプレーンに送られ、特にコンピュータ・バックプレーンに装着されたカード・スロットそれぞれに供給される電力を制御するホット・プラグ回路に送られる。
【０００９】
外部テスタは、テスト・コネクタにより、コンピュータ・バックプレーンにある各カード・スロットの電源を入れることができる。次に外部テスタは、選択されたカード・スロットにあるテスト・アダプタ・カードに、選択されたカード・スロットの各電圧レベルに公称負荷または過電流負荷を印加するよう指示する。負荷がそれぞれ印加された後、対応する電圧レベルが外部テスタに返される。外部テスタは次に電圧レベルを測定し、既定電圧範囲にあることを確認する。テスト・コネクタには、テスト対象のカード・スロットと外部テスタとの間でテストの指示内容と結果をやりとりするため、既存の未使用バス信号ラインが用いられる。カード・スロットでアナログ・テストを行う場合と同じテスト・アダプタ・カードが、カードのデジタル・テストにも用いられ、テスト時間が短縮され、テスト装置を複雑にする必要がなくなる。
【００１０】
本発明は、ホット・プラグ回路の現在のテスト方法にはないメリットを与える。好適実施例では、デジタル・テストの場合と同じテスト・アダプタによりホット・プラグ回路のアナログ・テストが行え、予想されるテスト時間が半分になる。１つのテスト・アダプタ・カードをアナログとデジタルの両方のテストに使用できるので、回路テストに必要な取付具の複雑さは減少する。また好適実施例では、テスト・コネクタを介して詳細な測定値を容易に、時間をかけずに得ることができるので、ホット・プラグ回路の開発テストが改良される。
【００１１】
【発明の実施の形態】
図１は、ホット・プラグ回路を組み込んだコンピュータ・システム２０の基本コンポーネントを示す機能ブロック図である。前記のように、ホット・プラグ回路によりコンピュータが動作中、またオペレーティング・システムにより変更を自動的に認識しながら、コンピュータとの間でデバイスの追加や削除ができる。好適な実施例の場合、コンピュータ・システム２０は、ＰＣＩのＳＩＧ（Ｓｐｅｃｉａｌ Ｉｎｔｅｒｅｓｔ Ｇｒｏｕｐ）により開発されたＰＣＩホット・プラグ仕様１．０に従ったＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスを使用する。ただし、ホット・プラグ回路の一般的概念を採用した他のタイプのバックプレーンも、本発明の範囲内でサポートされる。
【００１２】
当該実施例で、コンピュータ・システム２０は少なくとも１つのソフトウェア層２２と少なくとも１つのハードウェア層２４を含む。ソフトウェア層２２にはオペレーティング・システム２６が含まれ、オペレーティング・システム２６はホット・プラグ・サービス２８を含む。ホット・プラグ・サービス２８は、ホット・プラグ動作全体を制御するソフトウェアである。オペレーティング・システム２６はまたホット・プラグ・システム・ドライバ３２を含む。ドライバ３２はホット・プラグ・コントローラ３８（後述）を制御／監視する。ホット・プラグ・サービス２８はリクエスト（ホット・プラグ・プリミティブ３６ともいう）をホット・プラグ・システム・ドライバ３２に発行し、アダプタ・カード・スロットのオン／オフを行う。ホット・プラグ・サービス２８はまた、オペレーティング・システムにリクエストを発行し、アダプタのアクティビティを休止させることができる（つまりアダプタ・アクティビティが休止したとき、アダプタ・ドライバ４０はアダプタ・カード５０にオペレーションを送らず、アダプタ・カード５０は割込みやバス・マスタ・アクティビティを開始しない）。
【００１３】
ホット・プラグ・サービス２８は、ホット・プラグ・サービスにアクセスするとき、（ＡＰＩを介して）ユーザ３０と管理エージェント３１のゲートウェイになる。ホット・プラグ・サービス２８は、各オペレーティング・システムに固有であり、一般にはオペレーティング・システムのベンダが供給する。ソフトウェア層２２にはアダプタ・ドライバ４０も含まれる。アダプタ・ドライバ４０は、アダプタ・カード５０を制御するソフトウェアである。アダプタ・ドライバ４０は一般にアダプタ・カードのベンダにより供給される。
【００１４】
ハードウェア層２４は、バス４８が存在するハードウェアの集合であるプラットフォーム４４を含む。プラットフォーム４４は通常、電源、ＣＰＵ、ブリッジ（ホスト・バスとＰＣＩのブリッジ等）、その他ディスク・ドライブ、キーボード等の各種周辺装置を含む。プラットフォーム４４はまたホット・プラグ・コントローラ３８を含む。コントローラ３８は、プラットフォーム・ベンダが供給するハードウェアで、スロット４６の電源の投入や遮断の電気的側面を制御する。
【００１５】
スロット４６は、アダプタ・カード５０を受け取るよう設計されたバス４８上の場所である。スロット４６はホット・プラグ機能の基本ユニットである。アダプタ・カード５０の取り付けと取り外しに信頼性を持たせるには、プラットフォーム４４の残りの部分から個々のスロット４６を分離する必要がある。アダプタ・カード５０は、実施例では、ＰＣＩローカル・バス仕様に従って設計されたカードであり、スロット４６に取り付けられるよう設計される。他の実施例では、３２ビット幅或いは６４ビット幅で、３３ＭＨｚ或いは６６ＭＨｚで動作し、３．３Ｖ或いは５Ｖのシグナリングを行う。アダプタ・カード５０は、単一デバイスを格納またはブリッジを介して複数のデバイスを格納することができる。
【００１６】
単一のホット・プラグ・コントローラ３８は通常、スロット４６を２つ以上制御するが、ホット・プラグ・コントローラ３８とスロット４６の１対１対応は、実施例の範囲内で可能である。プラットフォーム４４は通常、ホット・プラグ・コントローラ３８を２つ以上含むが、単一のホット・プラグ・コントローラを使用することも本発明の範囲内である。アテンション・インディケータ５１は、ユーザが特定のスロット４６に注意を向けるようにする物理インディケータである。実施例のアテンション・インディケータ５１はＬＥＤ（発光ダイオード）等である。
【００１７】
通常動作時、電源の入っているスロット４６からアダプタ・カード５０を取り外すまたは交換する必要があるとき、通常は次のステップが実行される。まずユーザ３０が、アダプタ・カード５０をスロット４６から取り外したい旨をホット・プラグ・サービス２８に通知する。通知方法としては、コンソール・コマンドの発行、そのためのスイッチのアクティブ化等がある。次にホット・プラグ・サービス２８によりオペレーティング・システムの機能が使用され、対応するアダプタ・ドライバ４０及びアダプタ・カード５０が休止される。ホット・プラグ・サービス２８は次にホット・プラグ・プリミティブ３６をホット・プラグ・システム・ドライバ３２に発行し、対応するスロット４６をオフにする。ホット・プラグ・システム・ドライバ３２は、これに応答してホット・プラグ・コントローラ３８を使用し、１）スロット４６へのリセット・ラインをアサートし、バス４８の残りの部分からスロット４６を分離し、２）スロット４６の電源を遮断し、３）アテンション・インディケータ５１を変更してスロット４６がオフであることを示す。ホット・プラグ・サービス２８は次に、スロット４６がオフであることをユーザ３０に報告する。最後にユーザ３０はアダプタ・カード５０をスロット４６から取り外す。
【００１８】
同様に、スロットの電源が遮断されてカードを挿入する準備ができた後、スロット４６にアダプタ・カード５０を挿入するには、次の一般的なシーケンスが必要である。まずユーザ３０は新しいアダプタ・カード５０を対応するスロット４６に挿入する。次にユーザ３０は、新しいアダプタ・カード５０が入ったスロットをオンにすることをホット・プラグ・サービス２８に通知する。ホット・プラグ・サービスはホット・プラグ・システム・ドライバ３２にホット・プラグ・プリミティブを発行し、対応するスロット４６をオンにする。ホット・プラグ・システム・ドライバ３２はホット・プラグ・コントローラ３８に、１）スロット４６の電源を入れ、２）スロット４６へのリセット・ラインをアサート解除してスロット４６をバスの残りの部分に接続し、３）アテンション・インディケータ５１を変更してスロット４６がオンであることを示すよう指示する。ホット・プラグ・サービス２８は次に、新しいアダプタ・カード５０が取り付けられたことをオペレーティング・システム２６に通知する。これによりオペレーティング・システム２６は新しいアダプタ・カード５０を初期化し、使用できるよう準備する。最後にホット・プラグ・サービス２８は、新しいアダプタ・カード５０が使用できる状態にあることをユーザ３０に通知する。
【００１９】
好適実施例は、プラットフォーム４４内にテスト・コネクタ１０２を組み込んでいる。外部テスタ１０３は、テスト中、コネクタ１０２により、ホット・プラグ・コントローラ３８を有効／無効にすることができ、よって外部テスタ１０３はバックプレーンの各スロット４６に直接アクセスできる。テスト・コネクタ１０２は、バス内の既存の未使用信号を使用してテストの指示内容や結果を外部テスタ１０３とテスト対象スロット４６の間でやりとりする。テスト・コネクタ１０２については図２に関して詳述する。
【００２０】
図２は、概略を要素１００として示した、好適実施例に従ったホット・プラグ・バックプレーンのブロック図である。好適実施例のバックプレーン１００はＰＣＩバックプレーンであるが、好適実施例と同様のホット・プラグ動作をサポートするバックプレーンは本発明の範囲内であると考えられる。
【００２１】
バックプレーン１００はプラットフォーム（図１、要素４４）内に位置し、一般には他の回路ボードが取り付けられるソケットを含む回路ボードとして定義される。バックプレーン１００はアクティブまたはパッシブとして説明されることが多い。アクティブ・バックプレーンは、ソケットの他に半導体コンポーネントを含む。パッシブ・バックプレーンは、アクティブ・バックプレーンとは対照的に、論理モジュールを含まない。
【００２２】
好適実施例ではアクティブ・バックプレーン１００が採用される。バックプレーン１００は、バス４８、複数のスロット４６、複数のスロット４６それぞれに関連付けられたホット・プラグ回路１０１、アダプタ・カード（図１の要素５０）、少なくとも１つのホット・プラグ・コントローラ３８、及びバックプレーン・テスト・コネクタ１０２（後述）を含む。
【００２３】
好適実施例で、テスト・コネクタ１０２はバックプレーン１００表面に直接装着される。信号はテスト・コネクタ１０２から、バス４８上の信号ラインを介してホット・プラグ・コントローラ・チップ３８、ホット・プラグ回路１０１、及びスロット４６に送られる。テスト・コネクタ１０２は、他の実施例では塞がれないが、テスト用取付具により下げられ、塞がれていないコネクタ１０２のピンに直接接触するようテスタ・コネクタにより用いられる。
【００２４】
好適実施例の場合、テスト・コネクタ１０２はＧＲＯＵＮＤ信号１０４、＃ＲＥＳＥＴ信号１０６、及びバックプレーン１００上の各スロット４６の３つの個別信号（＃ＳＬＯＴ＿ＯＮ１０８、ＴＤＯ１１０、ＴＣＫ１１２）を含む。ＧＲＯＵＮＤ信号１０４はバックプレーンのグランド電位である。＃ＲＥＳＥＴ信号１０６は各ホット・プラグ・コントローラ・チップ３８を接続する。＃ＲＥＳＥＴ信号１０６がアサートされたとき、ホット・プラグ・コントローラ・チップ３８はリセット状態に保たれ、ホット・プラグ回路１０１の制御が解除される。＃ＳＬＯＴ＿ＯＮ信号１０８は各ホット・プラグ回路１０１にワイヤ接続され、＃ＲＥＳＥＴ信号１０６がアサートされたときに、テスト・コネクタ１０２を通して＃ＳＬＯＴ＿ＯＮ信号１０８をアサート／アサート解除することによって特定のホット・プラグ回路１０１をオン／オフ切り替えることができる。ホット・プラグ回路１０１は、（過電流等で）遮断されたときは、＃ＳＬＯＴ＿ＯＮ信号１０８を切り替えてホット・プラグ回路をオンに戻す必要がある。
【００２５】
好適実施例で、ＴＤＯ信号１１０とＴＣＫ信号１１２は、ＰＣＩスロット・コネクタ４６のＰＣＩ仕様信号である。ＪＴＡＧを使用しないＰＣＩバックプレーンのＰＣＩ仕様に述べられている通り、ＴＤＯ信号１１０はどこにも接続されず、ＴＣＫ信号１１２にはプルダウン抵抗が用いられる。これらの信号は通常バックプレーン１００では使用されないので、好適実施例では、各スロット４６をテスト・コネクタ１０２に接続するためにこれらの未使用信号が用いられる。
【００２６】
ＴＣＫ信号１１２は、テスト・コネクタ１０２からテスト・アダプタ・カード５３上の制御ロジックへのシリアル通信ラインとして用いられる。アダプタ・カード５３については図３とあわせて詳述する。ＴＣＫ信号１１２は、スロット４６に供給される４つの切り替え電圧（＋３．３Ｖ、＋５Ｖ、＋１２Ｖ、−１２Ｖ）それぞれに対してテスト・アダプタ・カード５３により印加される負荷抵抗（公称負荷または過電流負荷）を制御するため用いられる。
【００２７】
ＴＤＯ信号１１０は、選択されたホット・プラグ切り替え電圧に負荷抵抗が印加された後に、切り替え電圧の出力を返すために用いられる。テスト・コネクタ１０２に接続された外部テスタ１０３は、ＴＤＯ信号１１０を監視することによって、テスト・アダプタ・カード５３により印加され選択された調整済み負荷抵抗により切り替え電圧が遮断されているかどうかを観察する。
【００２８】
バックプレーンのメーカは、比較的安価なバックプレーン・テスト・コネクタ１０２を標準アクティブ・ホット・プラグ・バックプレーン１００に追加することにより、各スロット４６を外部からオンにし、負荷の変動により各スロット電圧を過電流にし、過電流レベルを測定し、過電流が正規範囲内にあることを確認することができる。バックプレーンがこの機能テストに合格しない場合、バックプレーン・メーカは、バックプレーン１００上のスロット４６のホット・プラグ回路１０１に製造組み立ての問題（つまり故障）があることを知る。
【００２９】
図３は、テスト・アダプタ・カード５３の好適実施例のブロック図である。テスト・アダプタ・カード５３は、先に図２に示したアクティブ・ホット・プラグ・バックプレーン１００のスロット（図１、要素４６）に挿入される。テスト・アダプタ・カード５３は、テスト・コネクタ１０２からＴＣＫ信号１１２（つまりシリアル通信ライン）を介してコマンドを受け取り、応答信号１５３を生成する負荷抵抗コントローラ１５２を含む。応答信号１５３は、切り替え電圧１５６に印加するのに適した負荷抵抗１５４を選択する。負荷抵抗コントローラ１５２からマルチプレクサ１６０にはマルチプレクサ選択信号１５８が送られ、切り替え電圧１５６が選択され、ＴＤＯ信号１１０を介して外部テスタ１０３に返される。
【００３０】
ホット・プラグ回路１０１のアナログ負荷抵抗テストの場合と同じテスト・アダプタ・カード５３が、デジタル・テストにも用いられる。アナログ・テスト時に用いられたのと同じ信号がデジタル・テスト時にも用いられることはないためである。デジタル・テストを行うため、ＰＣＩアダプタ・カード５０がＰＣＩアダプタ・コネクタ１５５を介してテスト・アダプタ・カード５３に取り付けられる。
【００３１】
図４及び図５は、好適実施例に従ってアクティブ・コンピュータ・バックプレーン１００上のホット・プラグ回路１０１をテストする方法を示すフローチャートである。アクティブ・コンピュータ・バックプレーン１００は、好適実施例ではＰＣＩバックプレーンであるが、図４及び図５の方法は、ホット・プラグ対応ＰＣＩバックプレーン内に採用されるものと同様のホット・プラグ技術を採用した任意のバックプレーンに適用することができる。
【００３２】
方法はまず、ブロック１６１に示すように、テスト・アダプタ・カード５３をテスト対象のスロット４６に挿入することから始まる。先に述べた通り、テスト・アダプタ・カード５３は、外部テスタ１０３から負荷抵抗コマンドを受け取り、選択された負荷抵抗を、テスト対象スロットに選択された電圧レベルに印加する負荷抵抗コントローラ１５２を含む。
【００３３】
次にブロック１６２で、外部テスタ１０３がバックプレーン・テスト・コネクタ１０２に接続される。外部テスタ１０３は、負荷抵抗コマンドをＴＣＫ信号１１２を介してテスト・アダプタ・カード５３に転送し、選択された負荷抵抗１５４が選択された切り替え電圧１５６に印加された後、テスト・アダプタ・カード５３から切り替え電圧を受信／測定できる任意のデバイスである。
【００３４】
ブロック１６４で、外部テスタ１０３がバックプレーン・テスト・コネクタ１０２に接続された後、バックプレーン１００上のホット・プラグ・コントローラ・チップ３８がリセット状態に保たれ、バックプレーン１００上のホット・プラグ回路１０１の制御を解除するよう、外部テスタ１０３によって＃ＲＥＳＥＴ信号１０６がアサートされる。＃ＲＥＳＥＴ信号１０６をアサートすることによって、各スロット４６（及びこれに関連するホット・プラグ回路１０１）の電源投入／遮断とアドレス指定を外部テスタ１０３によって個別に行える。
【００３５】
ブロック１６６で、外部テスタ１０３が、＃ＳＬＯＴ＿ＯＮ信号１０８をアサートすることによって、テスト・アダプタ・カード５３を含むスロット４６をアクティブにする。テスト・アダプタ・カード５３を含むスロット４６がオンになった後、外部テスタ１０３からテスト・アダプタ・カード５３にコマンドが発行され、スロット４６の切り替え電圧に公称負荷電圧が印加される（ブロック１６８）。切り替え電圧に印加される公称負荷電圧は、関連するホット・プラグ回路１０１が正常に動作している場合には公称負荷電圧の印加によってホット・プラグ回路１０１がスロット４６を遮断することのないように選択される。
【００３６】
電圧レベル＋３．３Ｖの通常の過電流限度は、好適実施例では、約１１アンペア乃至約１４．５アンペアなので、公称負荷電圧は、電流が１１アンペア未満になるよう選択される。電圧レベル＋５Ｖの通常の過電流限度は、約８．２アンペア乃至約１１．２アンペアなので、公称負荷電圧は電流が８．２アンペア未満になるよう選択される。同様に、電圧レベル＋１２Ｖの通常の過電流限度は、約０．８６アンペア乃至約１．２４アンペアなので、公称負荷電圧は電流が０．８６アンペア未満になるよう選択される。また電圧レベル−１２Ｖの通常の過電流限度は、約０．２アンペア乃至約０．３４アンペアなので、公称負荷電圧は電流が０．２アンペア未満になるよう選択される。電圧レベルと電圧レベルに対応した動作限度は、他の実施例では変化し得る。
【００３７】
テスト・アダプタ・カード５３によってカードの切り替え電圧に公称負荷電圧が印加された後（ブロック１６８）、切り替え電圧レベルが外部テスタ１０３により測定される（ブロック１７０）。ブロック１７２で、公称負荷電圧の印加によりアダプタ・カード・スロット４６が遮断されたことが外部テスタ１０３により確認された場合、外部テスタ１０３はエラーを記録し、テストは終了する（ブロック１７３）。故障したバックプレーンは修復に送られる。テスト・アダプタ・カード５３による公称負荷電圧の印加によって、アダプタ・カード・スロットが遮断されない場合（正常状態）、処理はブロック１７４に進む。
【００３８】
ブロック１７４で外部テスタ１０３からテスト・アダプタ・カード５３にコマンドが発行され、カード４６の選択された切り替え電圧に切り替え過電流負荷が印加される。選択された切り替え電圧に印加される過電流負荷は、ホット・プラグ回路１０１が正常に動作している場合に、過電流負荷の印加により、関連するホット・プラグ回路１０１がスロット４６を遮断しないように選択される。実施例で、電圧レベル＋３．３Ｖの動作限度は約１１アンペア乃至約１４．５アンペアなので、過電流負荷は電流が１４．５アンペアを超えるよう選択される。電圧レベル＋５Ｖの動作限度は約８．２アンペア乃至約１１．２アンペアなので、過電流負荷は電流が１１．２アンペアを超えるよう選択される。同様に、電圧レベル＋１２Ｖの動作限度は約０．８６アンペア乃至約１．２４アンペアなので、過電流負荷は電流が１．２４アンペアを超えるよう選択される。また電圧レベル−１２Ｖの動作限度は約０．２アンペア乃至約０．３４アンペアなので、過電流負荷は電流が０．３４アンペアを超えるよう選択される。
【００３９】
テスト・アダプタ・カード５３によりカードの切り替え電圧に過電流負荷が印加された後（ブロック１７４）、切り替え電圧レベルが測定される（ブロック１７６）。ブロック１７８で、過電流負荷印加によりアダプタ・カード・スロット４６が遮断されたかどうかが確認される。アダプタ・カード・スロットが遮断されない場合、外部テスタ１０３はエラーを記録する（ブロック１７９）。過電流負荷の印加によりスロット４６が遮断された場合（正常状態）、外部テスタ１０３によりコマンドが発行され、カード・スロット４６の電源が再投入されて次の負荷抵抗テストが行われる（ブロック１８０）。
【００４０】
テスト・アダプタ・カード５３によりカード・スロット４６の選択された電圧レベルに公称負荷と過電流負荷が印加された後、テスト対象のカード・スロット４６について電圧レベルを追加してテストする必要があるかどうかが確認される（ブロック１８２）。必要がある場合、テスト対象スロット４６の残りの全ての電圧レベルについて負荷抵抗テスト（ブロック１６８乃至１７８）が繰り返され（ブロック１８３）、必要ない場合、処理はブロック１８４に進む。
【００４１】
テスト・アダプタ・カード５３により公称負荷電圧と過電流負荷電圧がテスト対象のカード・スロット４６の全ての電圧レベルに印加された後、バックプレーン１００で他のカード・スロット４６をテストする必要があるかどうかが確認される（ブロック１８４）。必要がある場合、テスト・アダプタ・カード５３が、バックプレーン上の空いている次のスロット４６に挿入され（ブロック１８６）、新しく選択されたカード・スロット４６について抵抗テストと測定（ブロック１６６乃至１８２）が繰り返される。実施例では、バックプレーン・テスト時に必要なオペレータの手間を最小限にするため、複数のアダプタが用いられる。
【００４２】
最後に、バックプレーン１００上の全てのカード・スロット４６の全ての電圧レベルについて、テスト・アダプタ・カード５３により公称負荷電圧と過電流負荷電圧が印加された後、バックプレーンの複数のスロット４６に対してテスト・アダプタ・カード５３によってデジタル・テストが行われる（ブロック１８８）。デジタル・テスト中、テスト・アダプタ・カード５３にＰＣＩアダプタ５０が取り付けられる。他の実施例では、所定のスロットでアナログ・テストが完了した直後に、所定のスロットに対してデジタル・テストが行われる。
【００４３】
図６及び図７は、ホット・プラグ・バックプレーン１００の好適実施例を示す。好適実施例で、ホット・プラグ・バックプレーン１００はＰＣＩバックプレーンであるが、他のタイプのホット・プラグ型バックプレーンも本発明の範囲内である。図の例でバックプレーン１００はバス（図１、要素４８）に中央コネクタ２０２を介して接続される。好適実施例の場合、バックプレーン１００は合計１４のカード・スロット４６を含む（うち１０のカード・スロットは６４ビット、３．３Ｖのスロット、うち４つは３２ビット、５Ｖのスロット）。他の実施例では、ホット・プラグ・バックプレーン上のカードの数とタイプは変わり得る。
【００４４】
図のバックプレーン１００はまた、１４のカード・スロット４６を管理する３つのホット・プラグ・コントローラ２０４、２０６、２０８を含む。第１ホット・プラグ・コントローラ２０４はカード・スロット１乃至４を、第２ホット・プラグ・コントローラ２０６はカード・スロット５乃至９を、第３ホット・プラグ・コントローラ２０８はカード・スロット１０乃至１４をそれぞれ管理する。他の実施例では、バックプレーン１００に採用されるホット・プラグ・コントローラの数と構成は変わり得る。
【００４５】
１４のカード・スロット４６それぞれに、カード・スロット４６の電圧レベルを制御するホット・プラグ回路１０１が関連付けられる。バックプレーン１００はまた、ホット・プラグ回路１０１のアナログ・テストに用いられる外部テスタ１０３に接続されるテスト・コネクタ１０２を含む。
【００４６】
図８乃至図１２は、好適実施例に従ってバックプレーン１００の電圧に負荷抵抗を印加するテスト・アダプタ・カード５３上のマイクロプロセッサ２２０を示す。図の例で、外部テスタ１０３からマイクロプロセッサ２２０に、テスト・コネクタ１０２を介してＴＣＫ信号１１２が送られる。前記のように、ＴＣＫ信号１１２は、テスト・コネクタ１０２からのシリアル通信ラインとして、テスト・アダプタ・カード５３のロジックを制御するため用いられる。ＴＣＫ信号１１２は、４つの切り替え電圧（＋３．３Ｖ、＋５Ｖ、＋１２Ｖ、−１２Ｖ）それぞれについて、テスト・アダプタ・カード５３の負荷抵抗（公称負荷と過電流負荷）を制御するため用いられる。マイクロプロセッサ２２０は、ＴＣＫ信号１１２を外部テスタ１０２から受け取った後、３ビット・マルチプレクサ・アドレス・バス２２２及び関連するラッチ・データ信号２２４とラッチ・イネーブル信号２２６を介して選択負荷をラッチに送る。３ビット・マルチプレクサ・アドレス・バス２２２は、選択可能な８つの負荷抵抗（公称＋３．３Ｖ、過負荷＋３．３Ｖ、公称＋５Ｖ、過負荷＋５Ｖ、公称＋１２Ｖ、過負荷＋１２Ｖ、公称−１２Ｖ、過負荷−１２Ｖ）を表すことができる。マイクロプロセッサ２２０はまた、選択信号＋Ｋ１＿ＲＥＳＥＴ２２８、＋Ｋ１＿ＳＥＴ２３０、＋Ｋ２＿ＲＥＳＥＴ２３２、＋Ｋ２＿ＳＥＴ２３４を出力電圧選択マルチプレクサ２３６（図１３乃至図１５に関して後述）に出力し、外部テスタに返すのに適した電圧信号を選択する。
【００４７】
図１３乃至図１５は、テスト・アダプタ・カード５３上の電圧選択マルチプレクサ２３６を示す図である。マルチプレクサ２３６は、好適実施例に従って、テスト・コネクタ１０２を介して外部テスタ１０３に選択された電圧（ＴＤＯ１１０）を返す。マルチプレクサ２３６は２つのリレー２５０、２５２を含む。リレーのこの組み合わせは４：１マルチプレクサを形成する。４つの電圧（＋３．３Ｖ、＋５．０Ｖ、＋１２Ｖ、−１２Ｖ）が第１リレー２５０に入力される。マイクロプロセッサ２２０により生成された選択信号＋Ｋ１＿ＲＥＳＥＴ２２８と＋Ｋ１＿ＳＥＴ２３０が、第１リレー２５０の選択信号として与えられる。第１リレー２５０から４つの電圧のうち２つが選択され、第２リレー２５２への入力として与えられる。マイクロプロセッサ２２０により生成された選択信号＋Ｋ２＿ＲＥＳＥＴ２３２と＋Ｋ２＿ＳＥＴ２３４が第２リレー２５２への入力として与えられる。第２リレー２５２から２つの電圧のうちいずれかが選択され、ＴＤＯ信号１１０を介して外部テスタ１０３に返される。先に述べた通り、ＴＤＯ信号１１０は外部テスタ１０３に切り替え電圧信号を与える。この信号は、選択された切り替え電圧信号にテスト・アダプタ・カード６３によって印加された負荷抵抗により、現在テスト中のスロット４６が遮断されているかどうかを示す。
【００４８】
図１６乃至図１９は、好適実施例に従ったホット・プラグ回路１０１を示す。ホット・プラグ回路１０１は、電圧ライン上に配置された検出抵抗間の電圧降下を監視し、電流が大きすぎる場合は電圧を遮断する（過電流として知られる）ホット・プラグ・モジュール１８０を含む。図の例ではホット・プラグ・モジュール１８０により４つの電圧が監視される（＋３．３Ｖソース１８２、＋５Ｖソース１８４、＋１２Ｖソース１８６、−１２Ｖソース１８８）。＋１２Ｖソース１８６と−１２Ｖソース１８８の場合、電圧降下は、ホット・プラグ・モジュール１８０自体の内部の検出抵抗間で測定される。＋３．３Ｖソース１８２の場合、電圧降下は、対になったミリオーム検出抵抗１９０間で測定される。同様に、＋５Ｖソース１８４の場合、電圧降下は、また別の対になったミリオーム検出抵抗１９２間で測定される。
【００４９】
ホット・プラグ・モジュールは、ホット・プラグ・コントローラ３８から、またテスト・コネクタ１０２を介して外部テスタ１０３から、＃ＳＬＯＴ＿ＯＮ信号１０８を受け取る。外部テスタ１０３はホット・プラグ回路１０１のオン／オフを切り替えるため、＃ＳＬＯＴ＿ＯＮ信号１０８をアサート／アサート解除し、ホット・プラグ・コントローラ３８をリセット状態に保つ。アナログ・テスト中にホット・プラグ回路１０１が過電流になった場合、ホット・プラグ回路１０１の電源を再投入するため＃ＳＬＯＴ＿ＯＮ信号の切り替えが必要になる。＋３．３Ｖと＋５Ｖのソース電圧をオン／オフ切り替えるため（つまりホット・プラグ回路１０１からスロット４６への流れを制御する）、それぞれスイッチング・トランジスタ１９４、１９６が用いられる。＋１２Ｖと−１２Ｖのソース電圧の切り替えは、ホット・プラグ・モジュール１８０内部で行われる。切り替えられた−１２Ｖ、＋１２Ｖ、＋５Ｖ、及び＋３．３Ｖは、それぞれ出力１９８、２００、２０２、２０４を介してスロット４６に与えられる。
【００５０】
先に述べた目的及び利点、並びに本発明に特有な他の目的や利点は、本発明により十分に達成することができる。開示のため、本発明の好適実施例について説明したが、構成、部品の配置、物質の選択、処理ステップ等の詳細に関しては、本発明の主旨から逸脱することなく、他にも数々の変形が可能である。また本発明は特許請求の範囲によってのみ制限されるものである。
【００５１】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００５２】
（１）ホット・プラグに対応した複数のカード・スロットを持つバックプレーンであって、
前記バックプレーンの動作を管理するホット・プラグ・コントローラと、
対応するカード・スロットの動作を管理するため、それぞれ複数のカード・スロットの１つ以上に接続された複数のホット・プラグ回路と、
前記ホット・プラグ・コントローラ、前記複数のホット・プラグ回路、及び外部テスタに接続されたテスト・コネクタとを含み、該外部テスタにより該テスト・コネクタを介して前記複数のホット・プラグ回路のアナログ・テストが行われる、
バックプレーン。
（２）前記バックプレーンはＰｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ （ＰＣＩ）バックプレーンである、前記（１）記載のバックプレーン。
（３）前記ＰＣＩバックプレーンは、ＰＣＩホット・プラグ１．０仕様に準拠した、前記（２）記載のバックプレーン。
（４）前記複数のカード・スロットから選択されたカード・スロットにテスト・アダプタ・カードが挿入され、該選択されたカード・スロットに対応したホット・プラグ回路のアナログ・テストが可能になる、前記（１）記載のバックプレーン。
（５）前記テスト・アダプタ・カードは、前記選択されたカード・スロットとこれに対応するホット・プラグ回路のデジタル・テストもサポートする、前記（４）記載のバックプレーン。
（６）リセット信号により前記外部テスタが前記テスト・コネクタを介して前記ホット・プラグ・コントローラに接続され、リセット信号が有効なときに前記ホット・プラグ・コントローラがリセット状態に保たれ、前記複数のホット・プラグ回路の制御が解除される、前記（１）記載のバックプレーン。
（７）複数のスロット・イネーブル信号が、前記外部テスタから前記テスト・コネクタを介して前記複数のホット・プラグ回路のそれぞれに接続され、前記ホット・プラグ・コントローラがリセットされたとき、前記外部テスタにより前記ホット・プラグ回路のそれぞれを有効／無効にすることができる、前記（６）記載のバックプレーン。
（８）複数の通信ラインにより前記外部テスタが前記複数のカード・スロットのそれぞれに接続され、該複数の通信ラインにより、前記外部テスタが、前記複数のカード・スロット内に挿入されたテスト・アダプタ・カードに負荷抵抗リクエストを発行することができる、前記（４）記載のバックプレーン。
（９）前記複数の通信ラインは既存の未使用バス信号ラインである、前記（８）記載のバックプレーン。
（１０）複数の電圧出力信号により前記複数のカード・スロットのそれぞれが前記外部テスタに接続され、前記選択されたカード・スロットに挿入された前記テスト・アダプタ・カードにより供給される調整済み負荷抵抗により、選択されたカード・スロットが遮断されたかどうかを前記外部テスタによって検出できる、前記（１）記載のバックプレーン。
（１１）前記テスト・アダプタ・カードは、
前記複数の通信ラインの１つを介して前記外部テスタから負荷リクエストを受け取り、負荷リクエストに対応した負荷を選択する負荷抵抗コントローラと、
前記テスト・アダプタ・カード・スロットに対応した前記ホット・プラグ回路により供給され、前記負荷抵抗コントローラにより選択された負荷が印加される複数の切り替え電圧信号と、
前記複数の切り替え電圧信号に接続され、前記負荷抵抗コントローラにより前記負荷が印加された後、前記複数の切り替え電圧信号から選択された切り替え電圧信号を前記外部テスタに返すマルチプレクサと、
を含む、前記（１）記載のバックプレーン。
（１２）コンピュータ・バックプレーンと、
前記コンピュータ・バックプレーンに装着された複数のカード・スロットと、
前記複数のカード・スロットに挿入された複数の回路アダプタ・カードと、
前記コンピュータ・バックプレーンの動作を管理する、前記コンピュータ・バックプレーン上のホット・プラグ・コントローラと、
前記コンピュータ・バックプレーンにあり、それぞれ前記複数のカード・スロットの少なくとも１つに接続され、対応するカード・スロットの動作を管理する複数のホット・プラグ回路と、
前記コンピュータ・バックプレーンにあり、前記ホット・プラグ・コントローラ、前記複数のホット・プラグ回路、及び外部テスタに接続され、該外部テスタにより、テスト・コネクタを介して前記複数のホット・プラグ回路のアナログ・テストが行われる、該テスト・コネクタと、
を含む、コンピュータ・システム。
（１３）前記回路アダプタ・カードと前記複数のカード・スロットの取り付け／取り外しは、前記コンピュータ・システムの正常動作に影響を与えずに前記コンピュータ・システムの正常動作時に行われる、前記（１２）記載のコンピュータ・システム。
（１４）前記コンピュータ・バックプレーンはＰｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ （ＰＣＩ）バックプレーンである、前記（１２）記載のコンピュータ・システム。
（１５）前記複数のカード・スロットの選択されたカード・スロットにテスト・アダプタ・カードが挿入され、該選択されたカード・スロットに対応した前記ホット・プラグ回路のアナログ・テストが可能になる、前記（１２）記載のコンピュータ・システム。
（１６）前記テスト・アダプタ・カードは前記複数のカード・スロットとそれらに対応するホット・プラグ回路のデジタル・テストもサポートする、前記（１５）記載のコンピュータ・システム。
（１７）コンピュータ・バックプレーン上の複数のホット・プラグ回路をテストする方法であって、該複数のホット・プラグ回路はそれぞれ、該バックプレーン上の複数のアダプタ・スロットの１つ以上に対応し、該コンピュータ・バックプレーンの動作がホット・プラグ・コントローラ・チップにより管理され、選択された第１アダプタ・スロットにテスト・アダプタ・カードが挿入され、該方法は、
選択された第１アダプタ・スロットにテスト・アダプタ・カードを挿入するステップと、
前記選択された第１アダプタ・スロットに接続された外部テスタで、バックプレーン・テスト・コンピュータを介してリセット信号をアサートすることで、前記ホット・プラグ・コントローラ・チップがリセット状態に保たれ、前記複数のホット・プラグ回路の制御が解除されるステップと、
前記外部テスタでコマンドを発行し、前記選択された第１アダプタ・スロットと関連するホット・プラグ回路について一連の負荷抵抗テストを行うステップと、
を含む、方法。
（１８）前記外部テスタでコマンドを発行し、前記選択された第１アダプタ・スロットと関連するホット・プラグ回路について一連の負荷抵抗テストを行うステップは、
前記外部テスタから前記選択された第１アダプタ・スロットの前記テスト・アダプタ・カードにコマンドを発行し、第１電圧レベルで公称負荷電圧を印加するステップと、
前記公称負荷が印加された後に前記第１電圧レベルを測定し、前記第１電圧レベルで前記公称負荷電圧が印加された後に前記選択された第１アダプタ・スロットが遮断された場合はエラーを記録するステップと、
前記外部テスタから前記選択された第１アダプタ・スロットの前記テスト・アダプタ・カードにコマンドを発行し、前記第１電圧レベルで過電流負荷電圧を印加するステップと、
前記過電流負荷電圧が印加された後に前記第１電圧レベルを測定し、前記第１電圧レベルで前記過電流負荷電圧が印加された後に前記選択された第１アダプタ・スロットが遮断されない場合はエラーを記録するステップと、
を含む、前記（１７）記載の方法。
（１９）前記第１電圧レベルで前記過電流負荷電圧が印加された後に前記選択された第１アダプタ・スロットが遮断された場合は、次の負荷抵抗テストの前に、前記外部テスタがコマンドを発行し、前記選択された第１アダプタ・スロットの電源を再投入するステップを含む、前記（１８）記載の方法。
（２０）前記公称負荷電圧と過電流負荷電圧を印加して結果を測定する前記ステップは、前記選択された第１アダプタ・スロットの全ての電圧レベルについて繰り返される、前記（１８）記載の方法。
（２１）前記選択された第１アダプタ・スロットの前記電圧レベルは＋３．３Ｖ、＋５Ｖ、＋１２Ｖ、及び−１２Ｖである、前記（２０）記載の方法。
（２２）前記公称負荷電圧と過電流負荷電圧を印加して結果を測定する前記ステップが前記選択された第１アダプタ・スロットの全ての電圧レベルについて繰り返された後、前記ステップが、前記コンピュータ・バックプレーン上の残りのアダプタ・スロットについて繰り返される、前記（２０）記載の方法。
（２３）前記公称負荷電圧と過電流負荷電圧を印加して結果を測定する前記ステップが前記コンピュータ・バックプレーン上の前記アダプタ・スロットそれぞれについて繰り返された後、前記バックプレーン上の前記複数のアダプタ・スロットに対するデジタル・テストがテスト・アダプタにより行われる、前記（２２）記載の方法。
（２４）前記コンピュータ・バックプレーンはＰｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ （ＰＣＩ）バックプレーンである、前記（１７）記載の方法。
【図面の簡単な説明】
【図１】好適実施例に従ったホット・プラグ・コンピュータ・システムのハードウェア、ソフトウェアのコンポーネントの機能ブロックを示す図である。
【図２】好適実施例に示したアクティブなホット・プラグ・バックプレーンを示す図である。
【図３】図２に示したアクティブなホット・プラグ・バックプレーンのカード・スロットに取り付けられた好適実施例のテスト・アダプタを示す図である。
【図４】好適実施例に従ってアクティブなコンピュータ・バックプレーン上のホット・プラグ回路をテストする方法を示すフローチャートである。
【図５】好適実施例に従ってアクティブなコンピュータ・バックプレーン上のホット・プラグ回路をテストする方法を示すフローチャートである。
【図６】好適実施例に従ったホット・プラグ・バックプレーンを示す図である。
【図７】好適実施例に従ったホット・プラグ・バックプレーンを示す図である。
【図８】好適実施例に従ってバックプレーンの電圧の負荷抵抗を制御するため用いられるテスト・アダプタ・カード上の好適実施例のマイクロプロセッサを示す図である。
【図９】好適実施例に従ってバックプレーンの電圧の負荷抵抗を制御するため用いられるテスト・アダプタ・カード上の好適実施例のマイクロプロセッサを示す図である。
【図１０】好適実施例に従ってバックプレーンの電圧の負荷抵抗を制御するため用いられるテスト・アダプタ・カード上の好適実施例のマイクロプロセッサを示す図である。
【図１１】好適実施例に従ってバックプレーンの電圧の負荷抵抗を制御するため用いられるテスト・アダプタ・カード上の好適実施例のマイクロプロセッサを示す図である。
【図１２】好適実施例に従ってバックプレーンの電圧の負荷抵抗を制御するため用いられるテスト・アダプタ・カード上の好適実施例のマイクロプロセッサを示す図である。
【図１３】テスト・アダプタ・カード上の好適実施例のマルチプレクサを示す図である。
【図１４】テスト・アダプタ・カード上の好適実施例のマルチプレクサを示す図である。
【図１５】テスト・アダプタ・カード上の好適実施例のマルチプレクサを示す図である。
【図１６】好適実施例に示したホット・プラグ回路を示す図である。
【図１７】好適実施例に示したホット・プラグ回路を示す図である。
【図１８】好適実施例に示したホット・プラグ回路を示す図である。
【図１９】好適実施例に示したホット・プラグ回路を示す図である。
【符号の説明】
２０ コンピュータ・システム
２２ ソフトウェア層
２４ ハードウェア層
２６ オペレーティング・システム
２８ ホット・プラグ・サービス
３０ ユーザ
３１ 管理エージェント
３２ ホット・プラグ・システム・ドライバ
３６ ホット・プラグ・プリミティブ
３８ ホット・プラグ・コントローラ
４０ アダプタ・ドライバ
４４ プラットフォーム
４６ スロット
４８ バス
５０ アダプタ・カード
５１ アテンション・インディケータ
１００ バックプレーン
１０１ ホット・プラグ回路
１０２ テスト・コネクタ
１０３ 外部テスタ
１０６ ＃ＲＥＳＥＴ信号
１０８ ＃ＳＬＯＴ＿ＯＮ信号
１１０ ＴＤＯ信号
１１２ ＴＣＫ信号
１５２ 負荷抵抗コントローラ
１５３ 応答信号
１５４ 負荷抵抗
１５６ 切り替え電圧
１６０ マルチプレクサ
１８０ ホット・プラグ・モジュール
１８２ ＋３．３Ｖソース
１８４ ＋５Ｖソース
１８６ １２Ｖソース
１８８ −１２Ｖソース
１９０ ミリオーム検出抵抗
１９２ ミリオーム検出抵抗
１９８、２００、２０２、２０４ 出力
２０４、２０６、２０８ ホット・プラグ・コントローラ
２２０ マイクロプロセッサ
２２２ マルチプレクサ・アドレス・バス
２２４ ラッチ・データ信号
２２６ ラッチ・イネーブル信号
２２８ ＋Ｋ１＿ＲＥＳＥＴ
２３０ ＋Ｋ１＿ＳＥＴ
２３２ ＋Ｋ２＿ＲＥＳＥＴ
２３４ ＋Ｋ２＿ＳＥＴ
２３６ 電圧選択マルチプレクサ
２５０、２５２ リレー
２３０ ＋Ｋ１＿ＳＥＴ
２３２ ＋Ｋ２＿ＲＥＳＥＴ
２３４ ＋Ｋ２＿ＳＥＴ
【発明の属する技術分野】
本発明は、一般にコンピュータ・バックプレーンの回路のテストに関し、特にアクティブなコンピュータ・バックプレーンの各スロットに対応したホット・プラグ回路をテストする方法及び装置に関する。
【０００２】
【従来の技術】
プロセッサ、キャッシュ、メモリ、拡張カード及びストレージ・デバイス等、コンピュータの内部コンポーネントはバスを介して相互に通信する。バスは、コンピュータの用語では、デバイス間で情報が流れるチャネルである。通常、バスには、デバイスがバスの一部になるためにインタフェースを取る場所であるアクセス・ポイントがある。デバイスは、バスとインタフェースを取ると、同じくバスとインタフェースを取っている他のデバイスとの間で情報を送受信することができる。
【０００３】
現在生産されているほぼ全てのＰＣに、ビデオ・データ等、高速転送を必要とするデータのローカル・バスがある。ローカル・バスは、周辺装置（ビデオ・カード、サウンド・カード、モデム等）をプロセッサに直接接続する高速経路である。現在、最も一般的なローカル・バスは、インテル社が開発し１９９３年に発表したＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスである。
【０００４】
近年のＰＣＩバスの発展の中で最も重要なのはホット・プラグ技術である。ホット・プラグは、一般にはコンピュータが動作中にコンピュータとの間でデバイスの追加や削除を行い、オペレーティング・システムがその変更を自動的に認識する機能として定義される。ＰＣＩのＳＩＧ（Ｓｐｅｃｉａｌ Ｉｎｔｅｒｅｓｔ Ｇｒｏｕｐ）により、システム・プロバイダ、オペレーティング・システム・デベロッパ、及びアダプタ・サプライヤがＰＣＩホット・プラグ・ソリューションを実装することのできるオープンな業界標準が開発されている。ＰＣＩホット・プラグ技術では、旧式のバス・アーキテクチャとは異なり、ホスト・システムが動作中、またコンピュータ・システムの他のアダプタによるサービスを中断することなく、ＰＣＩアダプタを追加、削除、または交換できる。その結果ＰＣＩホット・プラグ技術は、予定外のシステム・ダウンタイムを大幅に短縮することができる。それまでは、常時信頼できるパフォーマンスを得られるのは、高価で独占的なシステムに限られていた。
【０００５】
ホット・プラグ回路を支えるＰＣＩバックプレーンのメーカにとっては、ＰＣＩホット・プラグ回路自体の機能テスト（つまりホット・プラグ回路により、関連するアダプタ・スロットの電源投入／遮断を適切に行えるかどうか）が大きな課題である。バックプレーンのメーカの標準ＩＣＴ（インサーキット・テスト）によりホット・プラグ回路を十分にテストすることはできない。ホット・プラグ回路の検出レジスタは抵抗が小さすぎ、短絡と区別できないためである。その結果ホット・プラグ回路のテストは、テスト対象のホット・プラグ回路に対応するＰＣＩスロットに取り付けて２つの別個のテスト・アダプタ・カード（つまりアナログ・テスト用アナログ・カードとデジタル・テスト用デジタル・カード）により実施する必要がある。これにより、バックプレーンをテスト・ステーションに置いておく時間は倍になり、バックプレーン・テスト機構はかなり複雑になり、コストも大幅に増える。
【０００６】
従って、コンピュータ・システムのアクティブなＰＣＩバックプレーン上のＰＣＩホット・プラグ回路を時間をかけずにテストする費用効率が高い方法及び装置が求められる。この方法及び装置では、スロットのＰＣＩデジタル・テストを行う場合と同じメーカのテスト・アダプタによりアナログ・テストを行うことにより、バックプレーンをテストするため取付具に固定しておく時間を短縮することが求められる。またこの方法と装置により、ＰＣＩバックプレーン上のＰＣＩホット・プラグ回路の開発テストを改良し、外部テスト・コネクタを介して詳細な測定値をＰＣＩバックプレーンから直接得ることが求められる。
【０００７】
【発明が解決しようとする課題】
本発明は、コンピュータ・バックプレーン上のホット・プラグ回路をテストする方法及び装置を提供する。
【０００８】
【課題を解決するための手段】
好適実施例では、各バックプレーンのテスト・コネクタにより外部テスタとの間の信号がバックプレーンに送られ、特にコンピュータ・バックプレーンに装着されたカード・スロットそれぞれに供給される電力を制御するホット・プラグ回路に送られる。
【０００９】
外部テスタは、テスト・コネクタにより、コンピュータ・バックプレーンにある各カード・スロットの電源を入れることができる。次に外部テスタは、選択されたカード・スロットにあるテスト・アダプタ・カードに、選択されたカード・スロットの各電圧レベルに公称負荷または過電流負荷を印加するよう指示する。負荷がそれぞれ印加された後、対応する電圧レベルが外部テスタに返される。外部テスタは次に電圧レベルを測定し、既定電圧範囲にあることを確認する。テスト・コネクタには、テスト対象のカード・スロットと外部テスタとの間でテストの指示内容と結果をやりとりするため、既存の未使用バス信号ラインが用いられる。カード・スロットでアナログ・テストを行う場合と同じテスト・アダプタ・カードが、カードのデジタル・テストにも用いられ、テスト時間が短縮され、テスト装置を複雑にする必要がなくなる。
【００１０】
本発明は、ホット・プラグ回路の現在のテスト方法にはないメリットを与える。好適実施例では、デジタル・テストの場合と同じテスト・アダプタによりホット・プラグ回路のアナログ・テストが行え、予想されるテスト時間が半分になる。１つのテスト・アダプタ・カードをアナログとデジタルの両方のテストに使用できるので、回路テストに必要な取付具の複雑さは減少する。また好適実施例では、テスト・コネクタを介して詳細な測定値を容易に、時間をかけずに得ることができるので、ホット・プラグ回路の開発テストが改良される。
【００１１】
【発明の実施の形態】
図１は、ホット・プラグ回路を組み込んだコンピュータ・システム２０の基本コンポーネントを示す機能ブロック図である。前記のように、ホット・プラグ回路によりコンピュータが動作中、またオペレーティング・システムにより変更を自動的に認識しながら、コンピュータとの間でデバイスの追加や削除ができる。好適な実施例の場合、コンピュータ・システム２０は、ＰＣＩのＳＩＧ（Ｓｐｅｃｉａｌ Ｉｎｔｅｒｅｓｔ Ｇｒｏｕｐ）により開発されたＰＣＩホット・プラグ仕様１．０に従ったＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスを使用する。ただし、ホット・プラグ回路の一般的概念を採用した他のタイプのバックプレーンも、本発明の範囲内でサポートされる。
【００１２】
当該実施例で、コンピュータ・システム２０は少なくとも１つのソフトウェア層２２と少なくとも１つのハードウェア層２４を含む。ソフトウェア層２２にはオペレーティング・システム２６が含まれ、オペレーティング・システム２６はホット・プラグ・サービス２８を含む。ホット・プラグ・サービス２８は、ホット・プラグ動作全体を制御するソフトウェアである。オペレーティング・システム２６はまたホット・プラグ・システム・ドライバ３２を含む。ドライバ３２はホット・プラグ・コントローラ３８（後述）を制御／監視する。ホット・プラグ・サービス２８はリクエスト（ホット・プラグ・プリミティブ３６ともいう）をホット・プラグ・システム・ドライバ３２に発行し、アダプタ・カード・スロットのオン／オフを行う。ホット・プラグ・サービス２８はまた、オペレーティング・システムにリクエストを発行し、アダプタのアクティビティを休止させることができる（つまりアダプタ・アクティビティが休止したとき、アダプタ・ドライバ４０はアダプタ・カード５０にオペレーションを送らず、アダプタ・カード５０は割込みやバス・マスタ・アクティビティを開始しない）。
【００１３】
ホット・プラグ・サービス２８は、ホット・プラグ・サービスにアクセスするとき、（ＡＰＩを介して）ユーザ３０と管理エージェント３１のゲートウェイになる。ホット・プラグ・サービス２８は、各オペレーティング・システムに固有であり、一般にはオペレーティング・システムのベンダが供給する。ソフトウェア層２２にはアダプタ・ドライバ４０も含まれる。アダプタ・ドライバ４０は、アダプタ・カード５０を制御するソフトウェアである。アダプタ・ドライバ４０は一般にアダプタ・カードのベンダにより供給される。
【００１４】
ハードウェア層２４は、バス４８が存在するハードウェアの集合であるプラットフォーム４４を含む。プラットフォーム４４は通常、電源、ＣＰＵ、ブリッジ（ホスト・バスとＰＣＩのブリッジ等）、その他ディスク・ドライブ、キーボード等の各種周辺装置を含む。プラットフォーム４４はまたホット・プラグ・コントローラ３８を含む。コントローラ３８は、プラットフォーム・ベンダが供給するハードウェアで、スロット４６の電源の投入や遮断の電気的側面を制御する。
【００１５】
スロット４６は、アダプタ・カード５０を受け取るよう設計されたバス４８上の場所である。スロット４６はホット・プラグ機能の基本ユニットである。アダプタ・カード５０の取り付けと取り外しに信頼性を持たせるには、プラットフォーム４４の残りの部分から個々のスロット４６を分離する必要がある。アダプタ・カード５０は、実施例では、ＰＣＩローカル・バス仕様に従って設計されたカードであり、スロット４６に取り付けられるよう設計される。他の実施例では、３２ビット幅或いは６４ビット幅で、３３ＭＨｚ或いは６６ＭＨｚで動作し、３．３Ｖ或いは５Ｖのシグナリングを行う。アダプタ・カード５０は、単一デバイスを格納またはブリッジを介して複数のデバイスを格納することができる。
【００１６】
単一のホット・プラグ・コントローラ３８は通常、スロット４６を２つ以上制御するが、ホット・プラグ・コントローラ３８とスロット４６の１対１対応は、実施例の範囲内で可能である。プラットフォーム４４は通常、ホット・プラグ・コントローラ３８を２つ以上含むが、単一のホット・プラグ・コントローラを使用することも本発明の範囲内である。アテンション・インディケータ５１は、ユーザが特定のスロット４６に注意を向けるようにする物理インディケータである。実施例のアテンション・インディケータ５１はＬＥＤ（発光ダイオード）等である。
【００１７】
通常動作時、電源の入っているスロット４６からアダプタ・カード５０を取り外すまたは交換する必要があるとき、通常は次のステップが実行される。まずユーザ３０が、アダプタ・カード５０をスロット４６から取り外したい旨をホット・プラグ・サービス２８に通知する。通知方法としては、コンソール・コマンドの発行、そのためのスイッチのアクティブ化等がある。次にホット・プラグ・サービス２８によりオペレーティング・システムの機能が使用され、対応するアダプタ・ドライバ４０及びアダプタ・カード５０が休止される。ホット・プラグ・サービス２８は次にホット・プラグ・プリミティブ３６をホット・プラグ・システム・ドライバ３２に発行し、対応するスロット４６をオフにする。ホット・プラグ・システム・ドライバ３２は、これに応答してホット・プラグ・コントローラ３８を使用し、１）スロット４６へのリセット・ラインをアサートし、バス４８の残りの部分からスロット４６を分離し、２）スロット４６の電源を遮断し、３）アテンション・インディケータ５１を変更してスロット４６がオフであることを示す。ホット・プラグ・サービス２８は次に、スロット４６がオフであることをユーザ３０に報告する。最後にユーザ３０はアダプタ・カード５０をスロット４６から取り外す。
【００１８】
同様に、スロットの電源が遮断されてカードを挿入する準備ができた後、スロット４６にアダプタ・カード５０を挿入するには、次の一般的なシーケンスが必要である。まずユーザ３０は新しいアダプタ・カード５０を対応するスロット４６に挿入する。次にユーザ３０は、新しいアダプタ・カード５０が入ったスロットをオンにすることをホット・プラグ・サービス２８に通知する。ホット・プラグ・サービスはホット・プラグ・システム・ドライバ３２にホット・プラグ・プリミティブを発行し、対応するスロット４６をオンにする。ホット・プラグ・システム・ドライバ３２はホット・プラグ・コントローラ３８に、１）スロット４６の電源を入れ、２）スロット４６へのリセット・ラインをアサート解除してスロット４６をバスの残りの部分に接続し、３）アテンション・インディケータ５１を変更してスロット４６がオンであることを示すよう指示する。ホット・プラグ・サービス２８は次に、新しいアダプタ・カード５０が取り付けられたことをオペレーティング・システム２６に通知する。これによりオペレーティング・システム２６は新しいアダプタ・カード５０を初期化し、使用できるよう準備する。最後にホット・プラグ・サービス２８は、新しいアダプタ・カード５０が使用できる状態にあることをユーザ３０に通知する。
【００１９】
好適実施例は、プラットフォーム４４内にテスト・コネクタ１０２を組み込んでいる。外部テスタ１０３は、テスト中、コネクタ１０２により、ホット・プラグ・コントローラ３８を有効／無効にすることができ、よって外部テスタ１０３はバックプレーンの各スロット４６に直接アクセスできる。テスト・コネクタ１０２は、バス内の既存の未使用信号を使用してテストの指示内容や結果を外部テスタ１０３とテスト対象スロット４６の間でやりとりする。テスト・コネクタ１０２については図２に関して詳述する。
【００２０】
図２は、概略を要素１００として示した、好適実施例に従ったホット・プラグ・バックプレーンのブロック図である。好適実施例のバックプレーン１００はＰＣＩバックプレーンであるが、好適実施例と同様のホット・プラグ動作をサポートするバックプレーンは本発明の範囲内であると考えられる。
【００２１】
バックプレーン１００はプラットフォーム（図１、要素４４）内に位置し、一般には他の回路ボードが取り付けられるソケットを含む回路ボードとして定義される。バックプレーン１００はアクティブまたはパッシブとして説明されることが多い。アクティブ・バックプレーンは、ソケットの他に半導体コンポーネントを含む。パッシブ・バックプレーンは、アクティブ・バックプレーンとは対照的に、論理モジュールを含まない。
【００２２】
好適実施例ではアクティブ・バックプレーン１００が採用される。バックプレーン１００は、バス４８、複数のスロット４６、複数のスロット４６それぞれに関連付けられたホット・プラグ回路１０１、アダプタ・カード（図１の要素５０）、少なくとも１つのホット・プラグ・コントローラ３８、及びバックプレーン・テスト・コネクタ１０２（後述）を含む。
【００２３】
好適実施例で、テスト・コネクタ１０２はバックプレーン１００表面に直接装着される。信号はテスト・コネクタ１０２から、バス４８上の信号ラインを介してホット・プラグ・コントローラ・チップ３８、ホット・プラグ回路１０１、及びスロット４６に送られる。テスト・コネクタ１０２は、他の実施例では塞がれないが、テスト用取付具により下げられ、塞がれていないコネクタ１０２のピンに直接接触するようテスタ・コネクタにより用いられる。
【００２４】
好適実施例の場合、テスト・コネクタ１０２はＧＲＯＵＮＤ信号１０４、＃ＲＥＳＥＴ信号１０６、及びバックプレーン１００上の各スロット４６の３つの個別信号（＃ＳＬＯＴ＿ＯＮ１０８、ＴＤＯ１１０、ＴＣＫ１１２）を含む。ＧＲＯＵＮＤ信号１０４はバックプレーンのグランド電位である。＃ＲＥＳＥＴ信号１０６は各ホット・プラグ・コントローラ・チップ３８を接続する。＃ＲＥＳＥＴ信号１０６がアサートされたとき、ホット・プラグ・コントローラ・チップ３８はリセット状態に保たれ、ホット・プラグ回路１０１の制御が解除される。＃ＳＬＯＴ＿ＯＮ信号１０８は各ホット・プラグ回路１０１にワイヤ接続され、＃ＲＥＳＥＴ信号１０６がアサートされたときに、テスト・コネクタ１０２を通して＃ＳＬＯＴ＿ＯＮ信号１０８をアサート／アサート解除することによって特定のホット・プラグ回路１０１をオン／オフ切り替えることができる。ホット・プラグ回路１０１は、（過電流等で）遮断されたときは、＃ＳＬＯＴ＿ＯＮ信号１０８を切り替えてホット・プラグ回路をオンに戻す必要がある。
【００２５】
好適実施例で、ＴＤＯ信号１１０とＴＣＫ信号１１２は、ＰＣＩスロット・コネクタ４６のＰＣＩ仕様信号である。ＪＴＡＧを使用しないＰＣＩバックプレーンのＰＣＩ仕様に述べられている通り、ＴＤＯ信号１１０はどこにも接続されず、ＴＣＫ信号１１２にはプルダウン抵抗が用いられる。これらの信号は通常バックプレーン１００では使用されないので、好適実施例では、各スロット４６をテスト・コネクタ１０２に接続するためにこれらの未使用信号が用いられる。
【００２６】
ＴＣＫ信号１１２は、テスト・コネクタ１０２からテスト・アダプタ・カード５３上の制御ロジックへのシリアル通信ラインとして用いられる。アダプタ・カード５３については図３とあわせて詳述する。ＴＣＫ信号１１２は、スロット４６に供給される４つの切り替え電圧（＋３．３Ｖ、＋５Ｖ、＋１２Ｖ、−１２Ｖ）それぞれに対してテスト・アダプタ・カード５３により印加される負荷抵抗（公称負荷または過電流負荷）を制御するため用いられる。
【００２７】
ＴＤＯ信号１１０は、選択されたホット・プラグ切り替え電圧に負荷抵抗が印加された後に、切り替え電圧の出力を返すために用いられる。テスト・コネクタ１０２に接続された外部テスタ１０３は、ＴＤＯ信号１１０を監視することによって、テスト・アダプタ・カード５３により印加され選択された調整済み負荷抵抗により切り替え電圧が遮断されているかどうかを観察する。
【００２８】
バックプレーンのメーカは、比較的安価なバックプレーン・テスト・コネクタ１０２を標準アクティブ・ホット・プラグ・バックプレーン１００に追加することにより、各スロット４６を外部からオンにし、負荷の変動により各スロット電圧を過電流にし、過電流レベルを測定し、過電流が正規範囲内にあることを確認することができる。バックプレーンがこの機能テストに合格しない場合、バックプレーン・メーカは、バックプレーン１００上のスロット４６のホット・プラグ回路１０１に製造組み立ての問題（つまり故障）があることを知る。
【００２９】
図３は、テスト・アダプタ・カード５３の好適実施例のブロック図である。テスト・アダプタ・カード５３は、先に図２に示したアクティブ・ホット・プラグ・バックプレーン１００のスロット（図１、要素４６）に挿入される。テスト・アダプタ・カード５３は、テスト・コネクタ１０２からＴＣＫ信号１１２（つまりシリアル通信ライン）を介してコマンドを受け取り、応答信号１５３を生成する負荷抵抗コントローラ１５２を含む。応答信号１５３は、切り替え電圧１５６に印加するのに適した負荷抵抗１５４を選択する。負荷抵抗コントローラ１５２からマルチプレクサ１６０にはマルチプレクサ選択信号１５８が送られ、切り替え電圧１５６が選択され、ＴＤＯ信号１１０を介して外部テスタ１０３に返される。
【００３０】
ホット・プラグ回路１０１のアナログ負荷抵抗テストの場合と同じテスト・アダプタ・カード５３が、デジタル・テストにも用いられる。アナログ・テスト時に用いられたのと同じ信号がデジタル・テスト時にも用いられることはないためである。デジタル・テストを行うため、ＰＣＩアダプタ・カード５０がＰＣＩアダプタ・コネクタ１５５を介してテスト・アダプタ・カード５３に取り付けられる。
【００３１】
図４及び図５は、好適実施例に従ってアクティブ・コンピュータ・バックプレーン１００上のホット・プラグ回路１０１をテストする方法を示すフローチャートである。アクティブ・コンピュータ・バックプレーン１００は、好適実施例ではＰＣＩバックプレーンであるが、図４及び図５の方法は、ホット・プラグ対応ＰＣＩバックプレーン内に採用されるものと同様のホット・プラグ技術を採用した任意のバックプレーンに適用することができる。
【００３２】
方法はまず、ブロック１６１に示すように、テスト・アダプタ・カード５３をテスト対象のスロット４６に挿入することから始まる。先に述べた通り、テスト・アダプタ・カード５３は、外部テスタ１０３から負荷抵抗コマンドを受け取り、選択された負荷抵抗を、テスト対象スロットに選択された電圧レベルに印加する負荷抵抗コントローラ１５２を含む。
【００３３】
次にブロック１６２で、外部テスタ１０３がバックプレーン・テスト・コネクタ１０２に接続される。外部テスタ１０３は、負荷抵抗コマンドをＴＣＫ信号１１２を介してテスト・アダプタ・カード５３に転送し、選択された負荷抵抗１５４が選択された切り替え電圧１５６に印加された後、テスト・アダプタ・カード５３から切り替え電圧を受信／測定できる任意のデバイスである。
【００３４】
ブロック１６４で、外部テスタ１０３がバックプレーン・テスト・コネクタ１０２に接続された後、バックプレーン１００上のホット・プラグ・コントローラ・チップ３８がリセット状態に保たれ、バックプレーン１００上のホット・プラグ回路１０１の制御を解除するよう、外部テスタ１０３によって＃ＲＥＳＥＴ信号１０６がアサートされる。＃ＲＥＳＥＴ信号１０６をアサートすることによって、各スロット４６（及びこれに関連するホット・プラグ回路１０１）の電源投入／遮断とアドレス指定を外部テスタ１０３によって個別に行える。
【００３５】
ブロック１６６で、外部テスタ１０３が、＃ＳＬＯＴ＿ＯＮ信号１０８をアサートすることによって、テスト・アダプタ・カード５３を含むスロット４６をアクティブにする。テスト・アダプタ・カード５３を含むスロット４６がオンになった後、外部テスタ１０３からテスト・アダプタ・カード５３にコマンドが発行され、スロット４６の切り替え電圧に公称負荷電圧が印加される（ブロック１６８）。切り替え電圧に印加される公称負荷電圧は、関連するホット・プラグ回路１０１が正常に動作している場合には公称負荷電圧の印加によってホット・プラグ回路１０１がスロット４６を遮断することのないように選択される。
【００３６】
電圧レベル＋３．３Ｖの通常の過電流限度は、好適実施例では、約１１アンペア乃至約１４．５アンペアなので、公称負荷電圧は、電流が１１アンペア未満になるよう選択される。電圧レベル＋５Ｖの通常の過電流限度は、約８．２アンペア乃至約１１．２アンペアなので、公称負荷電圧は電流が８．２アンペア未満になるよう選択される。同様に、電圧レベル＋１２Ｖの通常の過電流限度は、約０．８６アンペア乃至約１．２４アンペアなので、公称負荷電圧は電流が０．８６アンペア未満になるよう選択される。また電圧レベル−１２Ｖの通常の過電流限度は、約０．２アンペア乃至約０．３４アンペアなので、公称負荷電圧は電流が０．２アンペア未満になるよう選択される。電圧レベルと電圧レベルに対応した動作限度は、他の実施例では変化し得る。
【００３７】
テスト・アダプタ・カード５３によってカードの切り替え電圧に公称負荷電圧が印加された後（ブロック１６８）、切り替え電圧レベルが外部テスタ１０３により測定される（ブロック１７０）。ブロック１７２で、公称負荷電圧の印加によりアダプタ・カード・スロット４６が遮断されたことが外部テスタ１０３により確認された場合、外部テスタ１０３はエラーを記録し、テストは終了する（ブロック１７３）。故障したバックプレーンは修復に送られる。テスト・アダプタ・カード５３による公称負荷電圧の印加によって、アダプタ・カード・スロットが遮断されない場合（正常状態）、処理はブロック１７４に進む。
【００３８】
ブロック１７４で外部テスタ１０３からテスト・アダプタ・カード５３にコマンドが発行され、カード４６の選択された切り替え電圧に切り替え過電流負荷が印加される。選択された切り替え電圧に印加される過電流負荷は、ホット・プラグ回路１０１が正常に動作している場合に、過電流負荷の印加により、関連するホット・プラグ回路１０１がスロット４６を遮断しないように選択される。実施例で、電圧レベル＋３．３Ｖの動作限度は約１１アンペア乃至約１４．５アンペアなので、過電流負荷は電流が１４．５アンペアを超えるよう選択される。電圧レベル＋５Ｖの動作限度は約８．２アンペア乃至約１１．２アンペアなので、過電流負荷は電流が１１．２アンペアを超えるよう選択される。同様に、電圧レベル＋１２Ｖの動作限度は約０．８６アンペア乃至約１．２４アンペアなので、過電流負荷は電流が１．２４アンペアを超えるよう選択される。また電圧レベル−１２Ｖの動作限度は約０．２アンペア乃至約０．３４アンペアなので、過電流負荷は電流が０．３４アンペアを超えるよう選択される。
【００３９】
テスト・アダプタ・カード５３によりカードの切り替え電圧に過電流負荷が印加された後（ブロック１７４）、切り替え電圧レベルが測定される（ブロック１７６）。ブロック１７８で、過電流負荷印加によりアダプタ・カード・スロット４６が遮断されたかどうかが確認される。アダプタ・カード・スロットが遮断されない場合、外部テスタ１０３はエラーを記録する（ブロック１７９）。過電流負荷の印加によりスロット４６が遮断された場合（正常状態）、外部テスタ１０３によりコマンドが発行され、カード・スロット４６の電源が再投入されて次の負荷抵抗テストが行われる（ブロック１８０）。
【００４０】
テスト・アダプタ・カード５３によりカード・スロット４６の選択された電圧レベルに公称負荷と過電流負荷が印加された後、テスト対象のカード・スロット４６について電圧レベルを追加してテストする必要があるかどうかが確認される（ブロック１８２）。必要がある場合、テスト対象スロット４６の残りの全ての電圧レベルについて負荷抵抗テスト（ブロック１６８乃至１７８）が繰り返され（ブロック１８３）、必要ない場合、処理はブロック１８４に進む。
【００４１】
テスト・アダプタ・カード５３により公称負荷電圧と過電流負荷電圧がテスト対象のカード・スロット４６の全ての電圧レベルに印加された後、バックプレーン１００で他のカード・スロット４６をテストする必要があるかどうかが確認される（ブロック１８４）。必要がある場合、テスト・アダプタ・カード５３が、バックプレーン上の空いている次のスロット４６に挿入され（ブロック１８６）、新しく選択されたカード・スロット４６について抵抗テストと測定（ブロック１６６乃至１８２）が繰り返される。実施例では、バックプレーン・テスト時に必要なオペレータの手間を最小限にするため、複数のアダプタが用いられる。
【００４２】
最後に、バックプレーン１００上の全てのカード・スロット４６の全ての電圧レベルについて、テスト・アダプタ・カード５３により公称負荷電圧と過電流負荷電圧が印加された後、バックプレーンの複数のスロット４６に対してテスト・アダプタ・カード５３によってデジタル・テストが行われる（ブロック１８８）。デジタル・テスト中、テスト・アダプタ・カード５３にＰＣＩアダプタ５０が取り付けられる。他の実施例では、所定のスロットでアナログ・テストが完了した直後に、所定のスロットに対してデジタル・テストが行われる。
【００４３】
図６及び図７は、ホット・プラグ・バックプレーン１００の好適実施例を示す。好適実施例で、ホット・プラグ・バックプレーン１００はＰＣＩバックプレーンであるが、他のタイプのホット・プラグ型バックプレーンも本発明の範囲内である。図の例でバックプレーン１００はバス（図１、要素４８）に中央コネクタ２０２を介して接続される。好適実施例の場合、バックプレーン１００は合計１４のカード・スロット４６を含む（うち１０のカード・スロットは６４ビット、３．３Ｖのスロット、うち４つは３２ビット、５Ｖのスロット）。他の実施例では、ホット・プラグ・バックプレーン上のカードの数とタイプは変わり得る。
【００４４】
図のバックプレーン１００はまた、１４のカード・スロット４６を管理する３つのホット・プラグ・コントローラ２０４、２０６、２０８を含む。第１ホット・プラグ・コントローラ２０４はカード・スロット１乃至４を、第２ホット・プラグ・コントローラ２０６はカード・スロット５乃至９を、第３ホット・プラグ・コントローラ２０８はカード・スロット１０乃至１４をそれぞれ管理する。他の実施例では、バックプレーン１００に採用されるホット・プラグ・コントローラの数と構成は変わり得る。
【００４５】
１４のカード・スロット４６それぞれに、カード・スロット４６の電圧レベルを制御するホット・プラグ回路１０１が関連付けられる。バックプレーン１００はまた、ホット・プラグ回路１０１のアナログ・テストに用いられる外部テスタ１０３に接続されるテスト・コネクタ１０２を含む。
【００４６】
図８乃至図１２は、好適実施例に従ってバックプレーン１００の電圧に負荷抵抗を印加するテスト・アダプタ・カード５３上のマイクロプロセッサ２２０を示す。図の例で、外部テスタ１０３からマイクロプロセッサ２２０に、テスト・コネクタ１０２を介してＴＣＫ信号１１２が送られる。前記のように、ＴＣＫ信号１１２は、テスト・コネクタ１０２からのシリアル通信ラインとして、テスト・アダプタ・カード５３のロジックを制御するため用いられる。ＴＣＫ信号１１２は、４つの切り替え電圧（＋３．３Ｖ、＋５Ｖ、＋１２Ｖ、−１２Ｖ）それぞれについて、テスト・アダプタ・カード５３の負荷抵抗（公称負荷と過電流負荷）を制御するため用いられる。マイクロプロセッサ２２０は、ＴＣＫ信号１１２を外部テスタ１０２から受け取った後、３ビット・マルチプレクサ・アドレス・バス２２２及び関連するラッチ・データ信号２２４とラッチ・イネーブル信号２２６を介して選択負荷をラッチに送る。３ビット・マルチプレクサ・アドレス・バス２２２は、選択可能な８つの負荷抵抗（公称＋３．３Ｖ、過負荷＋３．３Ｖ、公称＋５Ｖ、過負荷＋５Ｖ、公称＋１２Ｖ、過負荷＋１２Ｖ、公称−１２Ｖ、過負荷−１２Ｖ）を表すことができる。マイクロプロセッサ２２０はまた、選択信号＋Ｋ１＿ＲＥＳＥＴ２２８、＋Ｋ１＿ＳＥＴ２３０、＋Ｋ２＿ＲＥＳＥＴ２３２、＋Ｋ２＿ＳＥＴ２３４を出力電圧選択マルチプレクサ２３６（図１３乃至図１５に関して後述）に出力し、外部テスタに返すのに適した電圧信号を選択する。
【００４７】
図１３乃至図１５は、テスト・アダプタ・カード５３上の電圧選択マルチプレクサ２３６を示す図である。マルチプレクサ２３６は、好適実施例に従って、テスト・コネクタ１０２を介して外部テスタ１０３に選択された電圧（ＴＤＯ１１０）を返す。マルチプレクサ２３６は２つのリレー２５０、２５２を含む。リレーのこの組み合わせは４：１マルチプレクサを形成する。４つの電圧（＋３．３Ｖ、＋５．０Ｖ、＋１２Ｖ、−１２Ｖ）が第１リレー２５０に入力される。マイクロプロセッサ２２０により生成された選択信号＋Ｋ１＿ＲＥＳＥＴ２２８と＋Ｋ１＿ＳＥＴ２３０が、第１リレー２５０の選択信号として与えられる。第１リレー２５０から４つの電圧のうち２つが選択され、第２リレー２５２への入力として与えられる。マイクロプロセッサ２２０により生成された選択信号＋Ｋ２＿ＲＥＳＥＴ２３２と＋Ｋ２＿ＳＥＴ２３４が第２リレー２５２への入力として与えられる。第２リレー２５２から２つの電圧のうちいずれかが選択され、ＴＤＯ信号１１０を介して外部テスタ１０３に返される。先に述べた通り、ＴＤＯ信号１１０は外部テスタ１０３に切り替え電圧信号を与える。この信号は、選択された切り替え電圧信号にテスト・アダプタ・カード６３によって印加された負荷抵抗により、現在テスト中のスロット４６が遮断されているかどうかを示す。
【００４８】
図１６乃至図１９は、好適実施例に従ったホット・プラグ回路１０１を示す。ホット・プラグ回路１０１は、電圧ライン上に配置された検出抵抗間の電圧降下を監視し、電流が大きすぎる場合は電圧を遮断する（過電流として知られる）ホット・プラグ・モジュール１８０を含む。図の例ではホット・プラグ・モジュール１８０により４つの電圧が監視される（＋３．３Ｖソース１８２、＋５Ｖソース１８４、＋１２Ｖソース１８６、−１２Ｖソース１８８）。＋１２Ｖソース１８６と−１２Ｖソース１８８の場合、電圧降下は、ホット・プラグ・モジュール１８０自体の内部の検出抵抗間で測定される。＋３．３Ｖソース１８２の場合、電圧降下は、対になったミリオーム検出抵抗１９０間で測定される。同様に、＋５Ｖソース１８４の場合、電圧降下は、また別の対になったミリオーム検出抵抗１９２間で測定される。
【００４９】
ホット・プラグ・モジュールは、ホット・プラグ・コントローラ３８から、またテスト・コネクタ１０２を介して外部テスタ１０３から、＃ＳＬＯＴ＿ＯＮ信号１０８を受け取る。外部テスタ１０３はホット・プラグ回路１０１のオン／オフを切り替えるため、＃ＳＬＯＴ＿ＯＮ信号１０８をアサート／アサート解除し、ホット・プラグ・コントローラ３８をリセット状態に保つ。アナログ・テスト中にホット・プラグ回路１０１が過電流になった場合、ホット・プラグ回路１０１の電源を再投入するため＃ＳＬＯＴ＿ＯＮ信号の切り替えが必要になる。＋３．３Ｖと＋５Ｖのソース電圧をオン／オフ切り替えるため（つまりホット・プラグ回路１０１からスロット４６への流れを制御する）、それぞれスイッチング・トランジスタ１９４、１９６が用いられる。＋１２Ｖと−１２Ｖのソース電圧の切り替えは、ホット・プラグ・モジュール１８０内部で行われる。切り替えられた−１２Ｖ、＋１２Ｖ、＋５Ｖ、及び＋３．３Ｖは、それぞれ出力１９８、２００、２０２、２０４を介してスロット４６に与えられる。
【００５０】
先に述べた目的及び利点、並びに本発明に特有な他の目的や利点は、本発明により十分に達成することができる。開示のため、本発明の好適実施例について説明したが、構成、部品の配置、物質の選択、処理ステップ等の詳細に関しては、本発明の主旨から逸脱することなく、他にも数々の変形が可能である。また本発明は特許請求の範囲によってのみ制限されるものである。
【００５１】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００５２】
（１）ホット・プラグに対応した複数のカード・スロットを持つバックプレーンであって、
前記バックプレーンの動作を管理するホット・プラグ・コントローラと、
対応するカード・スロットの動作を管理するため、それぞれ複数のカード・スロットの１つ以上に接続された複数のホット・プラグ回路と、
前記ホット・プラグ・コントローラ、前記複数のホット・プラグ回路、及び外部テスタに接続されたテスト・コネクタとを含み、該外部テスタにより該テスト・コネクタを介して前記複数のホット・プラグ回路のアナログ・テストが行われる、
バックプレーン。
（２）前記バックプレーンはＰｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ （ＰＣＩ）バックプレーンである、前記（１）記載のバックプレーン。
（３）前記ＰＣＩバックプレーンは、ＰＣＩホット・プラグ１．０仕様に準拠した、前記（２）記載のバックプレーン。
（４）前記複数のカード・スロットから選択されたカード・スロットにテスト・アダプタ・カードが挿入され、該選択されたカード・スロットに対応したホット・プラグ回路のアナログ・テストが可能になる、前記（１）記載のバックプレーン。
（５）前記テスト・アダプタ・カードは、前記選択されたカード・スロットとこれに対応するホット・プラグ回路のデジタル・テストもサポートする、前記（４）記載のバックプレーン。
（６）リセット信号により前記外部テスタが前記テスト・コネクタを介して前記ホット・プラグ・コントローラに接続され、リセット信号が有効なときに前記ホット・プラグ・コントローラがリセット状態に保たれ、前記複数のホット・プラグ回路の制御が解除される、前記（１）記載のバックプレーン。
（７）複数のスロット・イネーブル信号が、前記外部テスタから前記テスト・コネクタを介して前記複数のホット・プラグ回路のそれぞれに接続され、前記ホット・プラグ・コントローラがリセットされたとき、前記外部テスタにより前記ホット・プラグ回路のそれぞれを有効／無効にすることができる、前記（６）記載のバックプレーン。
（８）複数の通信ラインにより前記外部テスタが前記複数のカード・スロットのそれぞれに接続され、該複数の通信ラインにより、前記外部テスタが、前記複数のカード・スロット内に挿入されたテスト・アダプタ・カードに負荷抵抗リクエストを発行することができる、前記（４）記載のバックプレーン。
（９）前記複数の通信ラインは既存の未使用バス信号ラインである、前記（８）記載のバックプレーン。
（１０）複数の電圧出力信号により前記複数のカード・スロットのそれぞれが前記外部テスタに接続され、前記選択されたカード・スロットに挿入された前記テスト・アダプタ・カードにより供給される調整済み負荷抵抗により、選択されたカード・スロットが遮断されたかどうかを前記外部テスタによって検出できる、前記（１）記載のバックプレーン。
（１１）前記テスト・アダプタ・カードは、
前記複数の通信ラインの１つを介して前記外部テスタから負荷リクエストを受け取り、負荷リクエストに対応した負荷を選択する負荷抵抗コントローラと、
前記テスト・アダプタ・カード・スロットに対応した前記ホット・プラグ回路により供給され、前記負荷抵抗コントローラにより選択された負荷が印加される複数の切り替え電圧信号と、
前記複数の切り替え電圧信号に接続され、前記負荷抵抗コントローラにより前記負荷が印加された後、前記複数の切り替え電圧信号から選択された切り替え電圧信号を前記外部テスタに返すマルチプレクサと、
を含む、前記（１）記載のバックプレーン。
（１２）コンピュータ・バックプレーンと、
前記コンピュータ・バックプレーンに装着された複数のカード・スロットと、
前記複数のカード・スロットに挿入された複数の回路アダプタ・カードと、
前記コンピュータ・バックプレーンの動作を管理する、前記コンピュータ・バックプレーン上のホット・プラグ・コントローラと、
前記コンピュータ・バックプレーンにあり、それぞれ前記複数のカード・スロットの少なくとも１つに接続され、対応するカード・スロットの動作を管理する複数のホット・プラグ回路と、
前記コンピュータ・バックプレーンにあり、前記ホット・プラグ・コントローラ、前記複数のホット・プラグ回路、及び外部テスタに接続され、該外部テスタにより、テスト・コネクタを介して前記複数のホット・プラグ回路のアナログ・テストが行われる、該テスト・コネクタと、
を含む、コンピュータ・システム。
（１３）前記回路アダプタ・カードと前記複数のカード・スロットの取り付け／取り外しは、前記コンピュータ・システムの正常動作に影響を与えずに前記コンピュータ・システムの正常動作時に行われる、前記（１２）記載のコンピュータ・システム。
（１４）前記コンピュータ・バックプレーンはＰｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ （ＰＣＩ）バックプレーンである、前記（１２）記載のコンピュータ・システム。
（１５）前記複数のカード・スロットの選択されたカード・スロットにテスト・アダプタ・カードが挿入され、該選択されたカード・スロットに対応した前記ホット・プラグ回路のアナログ・テストが可能になる、前記（１２）記載のコンピュータ・システム。
（１６）前記テスト・アダプタ・カードは前記複数のカード・スロットとそれらに対応するホット・プラグ回路のデジタル・テストもサポートする、前記（１５）記載のコンピュータ・システム。
（１７）コンピュータ・バックプレーン上の複数のホット・プラグ回路をテストする方法であって、該複数のホット・プラグ回路はそれぞれ、該バックプレーン上の複数のアダプタ・スロットの１つ以上に対応し、該コンピュータ・バックプレーンの動作がホット・プラグ・コントローラ・チップにより管理され、選択された第１アダプタ・スロットにテスト・アダプタ・カードが挿入され、該方法は、
選択された第１アダプタ・スロットにテスト・アダプタ・カードを挿入するステップと、
前記選択された第１アダプタ・スロットに接続された外部テスタで、バックプレーン・テスト・コンピュータを介してリセット信号をアサートすることで、前記ホット・プラグ・コントローラ・チップがリセット状態に保たれ、前記複数のホット・プラグ回路の制御が解除されるステップと、
前記外部テスタでコマンドを発行し、前記選択された第１アダプタ・スロットと関連するホット・プラグ回路について一連の負荷抵抗テストを行うステップと、
を含む、方法。
（１８）前記外部テスタでコマンドを発行し、前記選択された第１アダプタ・スロットと関連するホット・プラグ回路について一連の負荷抵抗テストを行うステップは、
前記外部テスタから前記選択された第１アダプタ・スロットの前記テスト・アダプタ・カードにコマンドを発行し、第１電圧レベルで公称負荷電圧を印加するステップと、
前記公称負荷が印加された後に前記第１電圧レベルを測定し、前記第１電圧レベルで前記公称負荷電圧が印加された後に前記選択された第１アダプタ・スロットが遮断された場合はエラーを記録するステップと、
前記外部テスタから前記選択された第１アダプタ・スロットの前記テスト・アダプタ・カードにコマンドを発行し、前記第１電圧レベルで過電流負荷電圧を印加するステップと、
前記過電流負荷電圧が印加された後に前記第１電圧レベルを測定し、前記第１電圧レベルで前記過電流負荷電圧が印加された後に前記選択された第１アダプタ・スロットが遮断されない場合はエラーを記録するステップと、
を含む、前記（１７）記載の方法。
（１９）前記第１電圧レベルで前記過電流負荷電圧が印加された後に前記選択された第１アダプタ・スロットが遮断された場合は、次の負荷抵抗テストの前に、前記外部テスタがコマンドを発行し、前記選択された第１アダプタ・スロットの電源を再投入するステップを含む、前記（１８）記載の方法。
（２０）前記公称負荷電圧と過電流負荷電圧を印加して結果を測定する前記ステップは、前記選択された第１アダプタ・スロットの全ての電圧レベルについて繰り返される、前記（１８）記載の方法。
（２１）前記選択された第１アダプタ・スロットの前記電圧レベルは＋３．３Ｖ、＋５Ｖ、＋１２Ｖ、及び−１２Ｖである、前記（２０）記載の方法。
（２２）前記公称負荷電圧と過電流負荷電圧を印加して結果を測定する前記ステップが前記選択された第１アダプタ・スロットの全ての電圧レベルについて繰り返された後、前記ステップが、前記コンピュータ・バックプレーン上の残りのアダプタ・スロットについて繰り返される、前記（２０）記載の方法。
（２３）前記公称負荷電圧と過電流負荷電圧を印加して結果を測定する前記ステップが前記コンピュータ・バックプレーン上の前記アダプタ・スロットそれぞれについて繰り返された後、前記バックプレーン上の前記複数のアダプタ・スロットに対するデジタル・テストがテスト・アダプタにより行われる、前記（２２）記載の方法。
（２４）前記コンピュータ・バックプレーンはＰｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ （ＰＣＩ）バックプレーンである、前記（１７）記載の方法。
【図面の簡単な説明】
【図１】好適実施例に従ったホット・プラグ・コンピュータ・システムのハードウェア、ソフトウェアのコンポーネントの機能ブロックを示す図である。
【図２】好適実施例に示したアクティブなホット・プラグ・バックプレーンを示す図である。
【図３】図２に示したアクティブなホット・プラグ・バックプレーンのカード・スロットに取り付けられた好適実施例のテスト・アダプタを示す図である。
【図４】好適実施例に従ってアクティブなコンピュータ・バックプレーン上のホット・プラグ回路をテストする方法を示すフローチャートである。
【図５】好適実施例に従ってアクティブなコンピュータ・バックプレーン上のホット・プラグ回路をテストする方法を示すフローチャートである。
【図６】好適実施例に従ったホット・プラグ・バックプレーンを示す図である。
【図７】好適実施例に従ったホット・プラグ・バックプレーンを示す図である。
【図８】好適実施例に従ってバックプレーンの電圧の負荷抵抗を制御するため用いられるテスト・アダプタ・カード上の好適実施例のマイクロプロセッサを示す図である。
【図９】好適実施例に従ってバックプレーンの電圧の負荷抵抗を制御するため用いられるテスト・アダプタ・カード上の好適実施例のマイクロプロセッサを示す図である。
【図１０】好適実施例に従ってバックプレーンの電圧の負荷抵抗を制御するため用いられるテスト・アダプタ・カード上の好適実施例のマイクロプロセッサを示す図である。
【図１１】好適実施例に従ってバックプレーンの電圧の負荷抵抗を制御するため用いられるテスト・アダプタ・カード上の好適実施例のマイクロプロセッサを示す図である。
【図１２】好適実施例に従ってバックプレーンの電圧の負荷抵抗を制御するため用いられるテスト・アダプタ・カード上の好適実施例のマイクロプロセッサを示す図である。
【図１３】テスト・アダプタ・カード上の好適実施例のマルチプレクサを示す図である。
【図１４】テスト・アダプタ・カード上の好適実施例のマルチプレクサを示す図である。
【図１５】テスト・アダプタ・カード上の好適実施例のマルチプレクサを示す図である。
【図１６】好適実施例に示したホット・プラグ回路を示す図である。
【図１７】好適実施例に示したホット・プラグ回路を示す図である。
【図１８】好適実施例に示したホット・プラグ回路を示す図である。
【図１９】好適実施例に示したホット・プラグ回路を示す図である。
【符号の説明】
２０ コンピュータ・システム
２２ ソフトウェア層
２４ ハードウェア層
２６ オペレーティング・システム
２８ ホット・プラグ・サービス
３０ ユーザ
３１ 管理エージェント
３２ ホット・プラグ・システム・ドライバ
３６ ホット・プラグ・プリミティブ
３８ ホット・プラグ・コントローラ
４０ アダプタ・ドライバ
４４ プラットフォーム
４６ スロット
４８ バス
５０ アダプタ・カード
５１ アテンション・インディケータ
１００ バックプレーン
１０１ ホット・プラグ回路
１０２ テスト・コネクタ
１０３ 外部テスタ
１０６ ＃ＲＥＳＥＴ信号
１０８ ＃ＳＬＯＴ＿ＯＮ信号
１１０ ＴＤＯ信号
１１２ ＴＣＫ信号
１５２ 負荷抵抗コントローラ
１５３ 応答信号
１５４ 負荷抵抗
１５６ 切り替え電圧
１６０ マルチプレクサ
１８０ ホット・プラグ・モジュール
１８２ ＋３．３Ｖソース
１８４ ＋５Ｖソース
１８６ １２Ｖソース
１８８ −１２Ｖソース
１９０ ミリオーム検出抵抗
１９２ ミリオーム検出抵抗
１９８、２００、２０２、２０４ 出力
２０４、２０６、２０８ ホット・プラグ・コントローラ
２２０ マイクロプロセッサ
２２２ マルチプレクサ・アドレス・バス
２２４ ラッチ・データ信号
２２６ ラッチ・イネーブル信号
２２８ ＋Ｋ１＿ＲＥＳＥＴ
２３０ ＋Ｋ１＿ＳＥＴ
２３２ ＋Ｋ２＿ＲＥＳＥＴ
２３４ ＋Ｋ２＿ＳＥＴ
２３６ 電圧選択マルチプレクサ
２５０、２５２ リレー
２３０ ＋Ｋ１＿ＳＥＴ
２３２ ＋Ｋ２＿ＲＥＳＥＴ
２３４ ＋Ｋ２＿ＳＥＴ
Claims (24)
- ホット・プラグに対応した複数のカード・スロットを持つバックプレーンであって、
前記バックプレーンの動作を管理するホット・プラグ・コントローラと、
対応するカード・スロットの動作を管理するため、それぞれ複数のカード・スロットの１つ以上に接続された複数のホット・プラグ回路と、
前記ホット・プラグ・コントローラ、前記複数のホット・プラグ回路、及び外部テスタに接続されたテスト・コネクタとを含み、該外部テスタにより該テスト・コネクタを介して前記複数のホット・プラグ回路のアナログ・テストが行われる、
バックプレーン。 - 前記バックプレーンはＰｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ （ＰＣＩ）バックプレーンである、請求項１記載のバックプレーン。
- 前記ＰＣＩバックプレーンは、ＰＣＩホット・プラグ１．０仕様に準拠した、請求項２記載のバックプレーン。
- 前記複数のカード・スロットから選択されたカード・スロットにテスト・アダプタ・カードが挿入され、該選択されたカード・スロットに対応したホット・プラグ回路のアナログ・テストが可能になる、請求項１記載のバックプレーン。
- 前記テスト・アダプタ・カードは、前記選択されたカード・スロットとこれに対応するホット・プラグ回路のデジタル・テストもサポートする、請求項４記載のバックプレーン。
- リセット信号により前記外部テスタが前記テスト・コネクタを介して前記ホット・プラグ・コントローラに接続され、リセット信号が有効なときに前記ホット・プラグ・コントローラがリセット状態に保たれ、前記複数のホット・プラグ回路の制御が解除される、請求項１記載のバックプレーン。
- 複数のスロット・イネーブル信号が、前記外部テスタから前記テスト・コネクタを介して前記複数のホット・プラグ回路のそれぞれに接続され、前記ホット・プラグ・コントローラがリセットされたとき、前記外部テスタにより前記ホット・プラグ回路のそれぞれを有効／無効にすることができる、請求項６記載のバックプレーン。
- 複数の通信ラインにより前記外部テスタが前記複数のカード・スロットのそれぞれに接続され、該複数の通信ラインにより、前記外部テスタが、前記複数のカード・スロット内に挿入されたテスト・アダプタ・カードに負荷抵抗リクエストを発行することができる、請求項４記載のバックプレーン。
- 前記複数の通信ラインは既存の未使用バス信号ラインである、請求項８記載のバックプレーン。
- 複数の電圧出力信号により前記複数のカード・スロットのそれぞれが前記外部テスタに接続され、前記選択されたカード・スロットに挿入された前記テスト・アダプタ・カードにより供給される調整済み負荷抵抗により、選択されたカード・スロットが遮断されたかどうかを前記外部テスタによって検出できる、請求項１記載のバックプレーン。
- 前記テスト・アダプタ・カードは、
前記複数の通信ラインの１つを介して前記外部テスタから負荷リクエストを受け取り、負荷リクエストに対応した負荷を選択する負荷抵抗コントローラと、
前記テスト・アダプタ・カード・スロットに対応した前記ホット・プラグ回路により供給され、前記負荷抵抗コントローラにより選択された負荷が印加される複数の切り替え電圧信号と、
前記複数の切り替え電圧信号に接続され、前記負荷抵抗コントローラにより前記負荷が印加された後、前記複数の切り替え電圧信号から選択された切り替え電圧信号を前記外部テスタに返すマルチプレクサと、
を含む、請求項１記載のバックプレーン。 - コンピュータ・バックプレーンと、
前記コンピュータ・バックプレーンに装着された複数のカード・スロットと、
前記複数のカード・スロットに挿入された複数の回路アダプタ・カードと、
前記コンピュータ・バックプレーンの動作を管理する、前記コンピュータ・バックプレーン上のホット・プラグ・コントローラと、
前記コンピュータ・バックプレーンにあり、それぞれ前記複数のカード・スロットの少なくとも１つに接続され、対応するカード・スロットの動作を管理する複数のホット・プラグ回路と、
前記コンピュータ・バックプレーンにあり、前記ホット・プラグ・コントローラ、前記複数のホット・プラグ回路、及び外部テスタに接続され、該外部テスタにより、テスト・コネクタを介して前記複数のホット・プラグ回路のアナログ・テストが行われる、該テスト・コネクタと、
を含む、コンピュータ・システム。 - 前記回路アダプタ・カードと前記複数のカード・スロットの取り付け／取り外しは、前記コンピュータ・システムの正常動作に影響を与えずに前記コンピュータ・システムの正常動作時に行われる、請求項１２記載のコンピュータ・システム。
- 前記コンピュータ・バックプレーンはＰｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ （ＰＣＩ）バックプレーンである、請求項１２記載のコンピュータ・システム。
- 前記複数のカード・スロットの選択されたカード・スロットにテスト・アダプタ・カードが挿入され、該選択されたカード・スロットに対応した前記ホット・プラグ回路のアナログ・テストが可能になる、請求項１２記載のコンピュータ・システム。
- 前記テスト・アダプタ・カードは前記複数のカード・スロットとそれらに対応するホット・プラグ回路のデジタル・テストもサポートする、請求項１５記載のコンピュータ・システム。
- コンピュータ・バックプレーン上の複数のホット・プラグ回路をテストする方法であって、該複数のホット・プラグ回路はそれぞれ、該バックプレーン上の複数のアダプタ・スロットの１つ以上に対応し、該コンピュータ・バックプレーンの動作がホット・プラグ・コントローラ・チップにより管理され、選択された第１アダプタ・スロットにテスト・アダプタ・カードが挿入され、該方法は、
選択された第１アダプタ・スロットにテスト・アダプタ・カードを挿入するステップと、
前記選択された第１アダプタ・スロットにバックプレーン・テスト・コネクタを介して接続された外部テスタでリセット信号をアサートすることで、前記ホット・プラグ・コントローラ・チップがリセット状態に保たれ、前記複数のホット・プラグ回路の制御が解除されるステップと、
前記外部テスタでコマンドを発行し、前記選択された第１アダプタ・スロットと関連するホット・プラグ回路について一連の負荷抵抗テストを行うステップと、
を含む、方法。 - 前記外部テスタでコマンドを発行し、前記選択された第１アダプタ・スロットと関連するホット・プラグ回路について一連の負荷抵抗テストを行うステップは、
前記外部テスタから前記選択された第１アダプタ・スロットの前記テスト・アダプタ・カードにコマンドを発行し、第１電圧レベルで公称負荷電圧を印加するステップと、
前記公称負荷が印加された後に前記第１電圧レベルを測定し、前記第１電圧レベルで前記公称負荷電圧が印加された後に前記選択された第１アダプタ・スロットが遮断された場合はエラーを記録するステップと、
前記外部テスタから前記選択された第１アダプタ・スロットの前記テスト・アダプタ・カードにコマンドを発行し、前記第１電圧レベルで過電流負荷電圧を印加するステップと、
前記過電流負荷電圧が印加された後に前記第１電圧レベルを測定し、前記第１電圧レベルで前記過電流負荷電圧が印加された後に前記選択された第１アダプタ・スロットが遮断されない場合はエラーを記録するステップと、
を含む、請求項１７記載の方法。 - 前記第１電圧レベルで前記過電流負荷電圧が印加された後に前記選択された第１アダプタ・スロットが遮断された場合は、次の負荷抵抗テストの前に、前記外部テスタがコマンドを発行し、前記選択された第１アダプタ・スロットの電源を再投入するステップを含む、請求項１８記載の方法。
- 前記公称負荷電圧と過電流負荷電圧を印加して結果を測定する前記ステップは、前記選択された第１アダプタ・スロットの全ての電圧レベルについて繰り返される、請求項１８記載の方法。
- 前記選択された第１アダプタ・スロットの前記電圧レベルは＋３．３Ｖ、＋５Ｖ、＋１２Ｖ、及び−１２Ｖである、請求項２０記載の方法。
- 前記公称負荷電圧と過電流負荷電圧を印加して結果を測定する前記ステップが前記選択された第１アダプタ・スロットの全ての電圧レベルについて繰り返された後、前記ステップが、前記コンピュータ・バックプレーン上の残りのアダプタ・スロットについて繰り返される、請求項２０記載の方法。
- 前記公称負荷電圧と過電流負荷電圧を印加して結果を測定する前記ステップが前記コンピュータ・バックプレーン上の前記アダプタ・スロットそれぞれについて繰り返された後、前記バックプレーン上の前記複数のアダプタ・スロットに対するデジタル・テストがテスト・アダプタにより行われる、請求項２２記載の方法。
- 前記コンピュータ・バックプレーンはＰｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ （ＰＣＩ）バックプレーンである、請求項１７記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/518,230 US6532558B1 (en) | 2000-03-02 | 2000-03-02 | Manufacturing testing of hot-plug circuits on a computer backplane |
| US09/518230 | 2000-03-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001273060A JP2001273060A (ja) | 2001-10-05 |
| JP3629552B2 true JP3629552B2 (ja) | 2005-03-16 |
Family
ID=24063105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001052041A Expired - Fee Related JP3629552B2 (ja) | 2000-03-02 | 2001-02-27 | コンピュータ・バックプレーンのホット・プラグ回路の製造テスト |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6532558B1 (ja) |
| JP (1) | JP3629552B2 (ja) |
| KR (1) | KR100396972B1 (ja) |
| TW (1) | TW571103B (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7047338B1 (en) * | 2000-07-18 | 2006-05-16 | Igt | Configurable hot-swap communication |
| WO2002067279A2 (en) * | 2000-12-22 | 2002-08-29 | Ixys Corporation | Hot-swap protection circuit |
| US6956379B2 (en) * | 2002-07-09 | 2005-10-18 | Hewlett-Packard Development Company, L.P. | Testing device and method for testing backplanes and connectors on backplanes |
| TWI221225B (en) * | 2002-08-29 | 2004-09-21 | Via Tech Inc | Physical layer structure adapted to provide parallel and serial ATA interfaces |
| US6999888B2 (en) * | 2002-09-30 | 2006-02-14 | Intel Corporation | Automated circuit board test actuator system |
| US7154257B2 (en) * | 2002-09-30 | 2006-12-26 | Intel Corporation | Universal automated circuit board tester |
| US20040230866A1 (en) * | 2003-04-30 | 2004-11-18 | Hewlett-Packard Development Company, L.P. | Test system for testing components of an open architecture modular computing system |
| US7257659B2 (en) * | 2003-12-31 | 2007-08-14 | Intel Corporation | Method for signaling PCI/PCI-X standard hot-plug controller (SHPC) command status |
| JP4828871B2 (ja) * | 2005-07-01 | 2011-11-30 | 富士通株式会社 | バックワイヤリングボードの診断方式 |
| US20070076006A1 (en) * | 2005-09-30 | 2007-04-05 | Knepper Lawrence E | Detection of displays for information handling system |
| US20070076005A1 (en) * | 2005-09-30 | 2007-04-05 | Knepper Lawrence E | Robust hot plug detection for analog displays using EDID |
| US7716543B2 (en) * | 2005-11-02 | 2010-05-11 | Lsi Corporation | Methods and systems for eliminating test system reboots between functional tests of host adapter boards |
| JP4523659B2 (ja) * | 2006-02-27 | 2010-08-11 | 富士通株式会社 | 故障解析装置 |
| FR2916873B1 (fr) * | 2007-05-29 | 2009-09-18 | Schneider Electric Ind Sas | Dispositif de controle de communication entre un module et un bus de transmission |
| US20080301497A1 (en) * | 2007-06-04 | 2008-12-04 | Silicon Motion, Inc. | Testing Apparatus, System, and Method for Testing at Least One Device with a Connection Interface |
| US20090083486A1 (en) * | 2007-09-20 | 2009-03-26 | Inventec Corpration | Testing device of card reading interface and testing method thereof |
| CN102508755B (zh) * | 2011-09-26 | 2014-03-05 | 迈普通信技术股份有限公司 | 一种模拟接口卡热插拔的装置和方法 |
| CN103064773A (zh) * | 2011-10-24 | 2013-04-24 | 鸿富锦精密工业（深圳）有限公司 | 测试负载卡 |
| US9335786B2 (en) | 2013-02-28 | 2016-05-10 | Oracle International Corporation | Adapter facilitating blind-mate electrical connection of field replaceable units with virtual backplane of computing rack |
| US9936603B2 (en) | 2013-02-28 | 2018-04-03 | Oracle International Corporation | Backplane nodes for blind mate adapting field replaceable units to bays in storage rack |
| EP3118716B1 (en) * | 2013-02-28 | 2023-07-26 | Oracle International Corporation | Out of band management of rack-mounted field replaceable units |
| US10114658B2 (en) * | 2016-05-23 | 2018-10-30 | Baida USA LLC | Concurrent testing of PCI express devices on a server platform |
| CN107203448B (zh) * | 2017-05-24 | 2020-02-07 | 苏州浪潮智能科技有限公司 | 一种测试PCIe switch芯片暴力热插拔功能的方法及系统 |
| CN108766503A (zh) * | 2018-06-05 | 2018-11-06 | 深圳市时创意电子有限公司 | 一种采用真空吸盘固定sd卡的测试设备 |
| CN111368426B (zh) * | 2020-03-03 | 2022-12-09 | 中国航空综合技术研究所 | 板级电子产品可靠性加速试验装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0490010A1 (en) * | 1990-12-07 | 1992-06-17 | International Business Machines Corporation | Hot-plugging circuit for the interconnection of cards to boards |
| JPH0816732A (ja) * | 1994-06-28 | 1996-01-19 | Harris Corp | ホットプラグ可能なマザーボードバス接続方法 |
| US5758102A (en) * | 1996-01-11 | 1998-05-26 | International Business Machines Corporation | Soft switching circuit for use on backplane |
| US5793987A (en) * | 1996-04-18 | 1998-08-11 | Cisco Systems, Inc. | Hot plug port adapter with separate PCI local bus and auxiliary bus |
| US5881251A (en) * | 1996-10-10 | 1999-03-09 | Bay Networks, Inc. | Hot swap control circuit |
| US6182173B1 (en) * | 1997-11-14 | 2001-01-30 | International Business Machines Corporation | Hot plug adapters using optical switches |
| US6067506A (en) * | 1997-12-31 | 2000-05-23 | Intel Corporation | Small computer system interface (SCSI) bus backplane interface |
| KR19990079978A (ko) * | 1998-04-10 | 1999-11-05 | 김영환 | I2c 버스를 이용한 pci 핫플러그 장치 및 제어방법 |
| US6035355A (en) * | 1998-04-27 | 2000-03-07 | International Business Machines Corporation | PCI system and adapter requirements following reset |
| US5996035A (en) * | 1998-05-22 | 1999-11-30 | International Business Machines Corporation | Hot-plug voltage and power management control using detected connection status |
| US6185642B1 (en) * | 1998-07-15 | 2001-02-06 | International Business Machines Corporation | Bus for high frequency operation with backward compatibility and hot-plug ability |
| US6170029B1 (en) * | 1998-09-30 | 2001-01-02 | International Business Machines Corporation | Voltage overshoot control in hot plug system |
| US6229334B1 (en) * | 1998-09-30 | 2001-05-08 | International Business Machines Corporation | Voltage overshoot control |
| JP3231719B2 (ja) * | 1998-12-09 | 2001-11-26 | 甲府日本電気株式会社 | Ｐｃｉホットプラグ制御装置 |
| US6286066B1 (en) * | 1998-12-15 | 2001-09-04 | Dell U.S.A., L.P. | Hot-plug interface for detecting adapter card insertion and removal |
| US6363452B1 (en) * | 1999-03-29 | 2002-03-26 | Sun Microsystems, Inc. | Method and apparatus for adding and removing components without powering down computer system |
| US6296491B1 (en) * | 2000-10-20 | 2001-10-02 | Hon Hai Precision Ind. Co., Ltd. | Card edge connector incorporating hot plug switch |
-
2000
- 2000-03-02 US US09/518,230 patent/US6532558B1/en not_active Expired - Fee Related
- 2000-11-20 TW TW089124580A patent/TW571103B/zh not_active IP Right Cessation
-
2001
- 2001-02-15 KR KR10-2001-0007580A patent/KR100396972B1/ko not_active IP Right Cessation
- 2001-02-27 JP JP2001052041A patent/JP3629552B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100396972B1 (ko) | 2003-09-03 |
| KR20010087188A (ko) | 2001-09-15 |
| JP2001273060A (ja) | 2001-10-05 |
| US6532558B1 (en) | 2003-03-11 |
| TW571103B (en) | 2004-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3629552B2 (ja) | コンピュータ・バックプレーンのホット・プラグ回路の製造テスト | |
| US6275864B1 (en) | Matrix switch for a network management system | |
| US6282596B1 (en) | Method and system for hot-plugging a processor into a data processing system | |
| EP0974085B1 (en) | Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system | |
| EP1266236B1 (en) | System and method for testing signal interconnections using built-in self test | |
| US6826100B2 (en) | Push button mode automatic pattern switching for interconnect built-in self test | |
| US7478299B2 (en) | Processor fault isolation | |
| US8832347B2 (en) | Automatic detection device, system and method for inter-integrated circuit and serial general purpose input/output | |
| US10914784B2 (en) | Method and apparatus for providing UFS terminated and unterminated pulse width modulation support using dual channels | |
| US6487610B2 (en) | Direct processor access via an external multi-purpose interface | |
| KR20020064139A (ko) | 컴퓨터 시스템 기반의 다중 프로세서의 핫 플러그 제어 | |
| JP2006517026A (ja) | ピン校正データ、コマンドその他のデータを非揮発性メモリに保存する半導体試験システム | |
| US20040117709A1 (en) | Testing methodology and apparatus for interconnects | |
| US20050015213A1 (en) | Method and apparatus for testing an electronic device | |
| US5359547A (en) | Method and apparatus for testing processor-based computer modules | |
| US20040162928A1 (en) | High speed multiple ported bus interface reset control system | |
| US5796938A (en) | Diagnostic subsystem and method for SCSI Interface | |
| US6507920B1 (en) | Extending synchronous busses by arbitrary lengths using native bus protocol | |
| JP4201369B2 (ja) | コンピュータ・バス拡張 | |
| US6901344B2 (en) | Apparatus and method for verification of system interconnect upon hot-plugging of electronic field replaceable units | |
| US20210223314A1 (en) | Vector Eyes | |
| IES980293A2 (en) | An electronic test system for microprocessor based boards | |
| CN117707864A (zh) | 用于测试仪系统的处理器测试模式的生成和应用 | |
| CN117290172A (zh) | 一种高速总线验证板、系统及方法 | |
| CN110275808A (zh) | 一种转接卡id冲突的检测系统、方法及服务器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20040308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040308 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040524 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041110 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20041110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |