JP2003504910A - 発振回路 - Google Patents

Abstract

(57)【要約】 発振回路は電流発生器（４）を含み、電流発生器は調節可能なコンデンサアレーの中のコンデンサ（Ｃ０，Ｃ１）の入力端子に電流を供給する。コンデンサの入力端子は比較的一定の電圧に保持され、したがって、電流発生器からの電流はすべてコンデンサアレーの所望のコンデンサを通るので、寄生キャパシタンスの影響が最小になる。

Description

【発明の詳細な説明】

【０００１】 （技術分野） この発明は、たとえば、集積回路でクロック信号を発生するための、発振回路
に関するものである。

【０００２】 （発明の背景） 発振回路は一般に、クロック信号を供給するために集積回路で使用される。結
果として得られるクロック信号の周波数は、発振回路のパラメータによって決ま
る。集積回路では通常、クロック周波数に所望の正確さを与えるように、発振回
路構成要素を充分な精度で製造することはできない。

【０００３】 このため、周波数を調節できる発振回路を製造することが知られている。すな
わち、製造後に、入力信号、たとえばマルチビットディジタル信号によって調整
することができる。このようにして、周波数を正確に所望の値にすることができ
る。

【０００４】 米国特許第５，８５９，５７１号は周波数調節可能な発振器を開示している。
この発振器では、電流発生器が出力電流を供給し、また二つの閾値電圧を発生す
る。電流は遅延ユニットにスイッチングして入れられる。遅延ユニットはコンデ
ンサの二つのアレーを含み、一つのアレーは出力周波数の粗調節を行うためのも
ので、一つのアレーは精密な調節を行うためのものである。コンデンサの電圧は
二つの閾値と比較され、比較の結果を使用してフリップフロップがセットおよび
リセットされ、このような各サイクルに要する時間は出力クロック信号の周期で
ある。したがって、周波数は調節されるキャパシタンスの値によって左右される
ので、所望の通り調整することができる。

【０００５】 しかし、上記の通り、この回路はコンデンサの二つのアレーを必要とする。更
に、各コンデンサは結合された寄生キャパシタンスをそなえている。寄生キャパ
シタンスの値は所期キャパシタンスの値ほど良好に制御されないということは集
積回路コンデンサの固有の特徴である。したがって、発振器の出力周波数は所期
の調節されるキャパシタンスの値とともに線形に変化するのが望ましいが、実際
には、これは限定された範囲でしか達成できない。

【０００６】 （発明の概要） 本発明の好適な側面によれば、発振回路は、抵抗アレーによって調節可能な電
流を発生する電流発生器を含むので、単一のコンデンサアレーだけを含む。

【０００７】 本発明の更に好適な側面によれば、発振回路は電流発生器を含み、この電流発
生器は調節可能なコンデンサアレーの中のコンデンサの入力端子に電流を供給す
る。コンデンサの入力端子は比較的一定の電圧に保持され、したがって、電流発
生器からの電流はすべてコンデンサアレーの所望のコンデンサを通るので、寄生
キャパシタンスの影響が最小になる。

【０００８】 （好適実施例の詳細な説明） 図１は本発明の側面による発振回路を示す。図１の発振回路は制御回路２を含
み、制御回路２は電流源４を含む。電流源４は大きさＩｓｅｔの電流を発生し、
この電流を電流源４から流出させたり、電流源４に流入させることができる。電
流源４は更に第一および第二の閾値電圧Ｖｕ、Ｖｌを発生し、これらはそれぞれ
の比較器６、８へ入力として供給される。これらの比較器６、８の他方の入力に
は各々、大きさＶｒａｍｐの電圧が供給される。比較器６、８の出力はフリップ
フロップ１０のセット端子とリセット端子にそれぞれ接続され、フリップフロッ
プ１０の出力は電流源４に帰還され、また出力クロック信号として回路出力１２
にも与えられる。

【０００９】 抵抗アレー１６を含む可変抵抗回路１４が電流源４に接続され、電流源４から
の電流出力の大きさＩｓｅｔを変更する。

【００１０】 演算増幅器１８の非反転入力端子２０は固定基準電圧Ｖｒｅｆに接続され、希
望される場合には制御回路２が基準電圧Ｖｒｅｆを与えてもよい。演算増幅器２
０の反転入力端子２２は電流源４の出力に接続される。演算増幅器１８の出力端
子２４は増幅器出力電圧Ｖｒａｍｐを与え、これは上記のように比較器６、８の
各々の入力として制御回路２に供給される。演算増幅器は全般的に従来のもので
あり、ここではこれ以上説明しない。

【００１１】 コンデンサアレー２６が演算増幅器の出力端子２４と反転入力端子２２との間
に接続され、このようにして増幅器のまわりに帰還ループが形成される。

【００１２】 演算増幅器の非反転入力端子２０の電圧は電源電圧に対して一定に保たれるの
で、演算増幅器の反転入力２２の電圧も比較的一定に保持される。

【００１３】 コンデンサアレーは固定キャパシタンス（図１には示されていない）と複数の
コンデンサを含み、これら複数のコンデンサは多ビットディジタル信号によるス
イッチングで回路に入れられたり出されたりする。好適実施例では、このような
コンデンサが９個あるが、図１ではわかりやすくするため２個のコンデンサＣ０
、Ｃ１だけを示してある。各コンデンサＣ０，Ｃ１，．．．の第一の端子はそれ
ぞれの第一のスイッチ２８．０，２８．１，．．．を介して増幅器の反転入力端
子２２に接続されるか、またはそれぞれの第二のスイッチ３０．０，３０．１，
．．．を介してアースに接続される。スイッチは制御ビットＢ０，Ｂ１，．．．
によって制御され、制御ビットが高レベルであるとき、それぞれの第一のスイッ
チが閉じられ、制御ビットが低レベルであるとき、それぞれの第二のスイッチが
閉じられる。各コンデンサＣ０，Ｃ１，．．．の第二の端子は演算増幅器の出力
端子２４に接続されている。

【００１４】 アレー２６の中の各コンデンサＣ０，Ｃ１，．．．には寄生キャパシタンスが
結合されているということが関連している。詳しく述べると、図１に示すように
、第一のコンデンサ端子と基板との間に寄生キャパシタンス３２．０，３２．１
，．．．があり、第二のコンデンサ端子と基板との間に寄生キャパシタンス３４
．０，３４．１，．．．がある。

【００１５】 図２は図１の制御回路２の概略回路図である。制御回路は分圧器２０２を含み
、分圧器２０２は演算増幅器１８の非反転入力端子に基準電圧Ｖｒｅｆを供給す
る。制御回路は電流原２０４をも含み、電流原２０４は可変抵抗アレー１６に対
する接続をそなえており、反転回路出力電圧によって制御されて、電流出力Ｉｓ
ｅｔを作成する。第一の閾値電圧ＶｕはＰＭＯＳトランジスタ２０６、２０８の
ゲート電圧であり、より低い閾値電圧ＶｌはＮＭＯＳトランジスタ２１０、２１
２のゲート電圧である。制御回路２は部分ユニット２１４も含み、部分ユニット
２１４は比較器とフリップフロップを備え、反転された回路出力電圧を発生する
。

【００１６】 図３は図１の可変抵抗アレー１４の概略回路図である。抵抗アレー１４は４個
の抵抗３０２、３０４、３０６、３０８および４個のＣＭＯＳスイッチ３１０、
３１２、３１４、３１６を含み、これらは全般的に公知の型のものである。スイ
ッチは端子３１８と３２０との間に第五の抵抗３２２と直列に接続され、端子３
１８と３２０自身は電流源４に接続されている。スイッチ３１０、３１２、３１
４、３１６は２進信号Ｄ０、Ｄ１、Ｄ２、Ｄ３によってそれぞれ制御される。そ
れぞれの２進値が低レベルであるとき、スイッチは閉じられ、それぞれの２進値
が高レベルであるとき、スイッチは開かれ、対応する抵抗が回路に入れられる。

【００１７】 好適実施例では、抵抗３０２の値は２１ｋΩであり、抵抗３０４の値は２×２
１＝４２ｋΩであり、抵抗３０６の値は４×２１＝８４ｋΩであり、抵抗３０８
の値は８×２１＝１６８ｋΩであり、抵抗３２２の値は１５×２１＝３１５ｋΩ
である。抵抗は、値が２１ｋΩのマッチングした抵抗のブロックで都合よく形成
することができる。このようにして、制御ビットＤ０−３により抵抗３０２、３
０４、３０６、３０８をスイッチングして回路に入れたり出したりすることによ
り、抵抗アレー１４の抵抗値はスイッチがすべて閉じた場合の３１５ｋΩとスイ
ッチがすべて開いた場合の６３０ｋΩとの間で変えることができる。

【００１８】 図４は図１の可変コンデンサアレー２６の概略回路図である。コンデンサアレ
ー２６は９個のコンデンサ５０１，．．．，５０９を含み、各コンデンサは演算
増幅器１８の帰還ループの中の端子５１９と５２０との間にそれぞれのスイッチ
５１０，．．．，５１８と直列に接続される。また、９個のコンデンサ５０１，
．．．，５０９と並列にコンデンサ５２１が接続される。各スイッチ５１０，．
．．，５１８は図１に示された型のものであり、それぞれの２進ディジットＢ０
，．．．，Ｂ８により制御される。それぞれの２進値が低レベルであるとき、対
応するコンデンサはスイッチングで回路に入れられ、対応する２進値が高レベル
であるとき、対応するコンデンサはスイッチングで回路から出される。

【００１９】 好適実施例では、コンデンサ５１０の値は０．１５２ｐＦであり、コンデンサ
５１１の値は２×０．１５２ｐＦであり、コンデンサ５１２の値は４×０．１５
２ｐＦであり、コンデンサ５１３の値は８×０．１５２ｐＦであり、コンデンサ
５１４の値は１６×０．１５２ｐＦであり、コンデンサ５１５の値は３２×０．
１５２ｐＦであり、コンデンサ５１６の値は６４×０．１５２ｐＦであり、コン
デンサ５１７の値は１２８×０．１５２ｐＦであり、コンデンサ５１８の値は２
５６×０．１５２ｐＦであり、コンデンサ５２１の値は３０５．５ｐＦである。
これらのコンデンサは値が０．１５２ｐＦ、または８×０．１５２ｐＦ、または
６４×０．１５２ｐＦのマッチングしたコンデンサのブロックで都合よく形成す
ることができる。

【００２０】 このようにして、制御ビットＢ０−８によりコンデンサ５１０，．．．，５１
８をスイッチングして回路に入れたり出したりすることにより、コンデンサアレ
ー２６のキャパシタンス値は、２進値Ｂ０−Ｂ９のすべてが高レベルで、対応す
るコンデンサがすべてスイッチングにより回路から出された場合の３０５．５ｐ
Ｆと、２進値のすべてが低レベルで、対応するコンデンサがすべてスイッチング
により回路に入れられた場合の３０５．５ｐＦ＋５１１×０．１５２ｐＦとの間
で変えることができる。集積回路コンデンサは良好なマッチングをそなえること
ができる。ので、２進ワードＢ０−Ｂ９と調節されたキャパシタンス値との間に
非常に線形の関係が得られる。

【００２１】 このようにして、図１−４の回路の動作では、電流源４が電流Ｉｓｅｔを作成
し、これは正電源電圧の関数であり、抵抗アレー１６の粗調節された抵抗値に逆
比例している。電流源４はソースまたはシンクとして動作することができ、電流
の方向は電流源に帰還される出力１２の信号Ｖｏの符号によって決まる。この信
号が高レベルであるとき、図１の矢印で示されるように、電流はコンデンサアレ
ー２６から電流源４に流入する。この信号が低レベルであるとき、電流は電流源
４からコンデンサアレー２６に流入する。

【００２２】 電流Ｉｓｅｔがコンデンサアレー２６を通って流れることにより、演算増幅器
１８の出力電圧Ｖｒａｍｐは線形に上昇または下降する。

【００２３】 このようにして、図５に示すように、Ｖｏが低いとき、Ｖｒａｍｐは低い方の
閾値Ｖｌに達するまで下降し、閾値Ｖｌに達したときに、比較器８はフリップフ
ロップ１０のリセット入力にパルスを送る。このとき、出力Ｖｏは高レベルとな
り、Ｖｒａｍｐは上昇し始める。低い方の閾値Ｖｕに達するまでＶｒａｍｐは上
昇し続け、Ｖｕに達したとき、比較器６はフリップフロップ１０のセット入力に
パルスを送る。このようにして、回路は図６に示すように発振出力Ｖｏを生じる
。

【００２４】 上記のように、閾値電圧ＶｌとＶｕが電流源４によって設定され、それらは電
流Ｉｓｅｔと同様に電源電圧の変化の影響を受けない。

【００２５】 発振Ｆｏｓｃの周波数は１サイクルの周期の逆数である。１サイクルの周期は
演算増幅器出力電圧ＶｒａｍｐがＶｌからＶｕに上昇する、またはＶｕからＶｌ
に下降するのに要する時間△ｔの２倍である。したがって、（Ｖｕ−Ｖｌ）＝△
Ｖであり、アレー２６の選択された総キャパシタンスがＣｔであれば、次式が得
られる。

【００２６】 代表的には、高い方と低い方の閾値ＶｕとＶｌ、および電流Ｉｓｅｔは電源電
圧Ｖｄｄおよび抵抗アレーの抵抗Ｒｓｅｔに対して次式で表すことができる。 ここで、Ｖｘ１とＶｘ２は未知の電圧である。

【００２７】 これにより、次式が得られる。

【００２８】 このようにして、発振周波数は抵抗およびキャパシタンスの調節された値によ
って制御されるが、電源電圧Ｖｄｄの変動とは無関係となる。

【００２９】 前記のように、コンデンサＣ０−Ｃ８には寄生キャパシタンスが結合されてい
る。しかし、本発明の回路はそれによって生じる問題を最小限にする。詳しく述
べると、図１で、演算増幅器１８の利得は大きく、非反転入力端子は一定電圧に
保持される。したがって、演算増幅器はその二つの入力端子の電圧を同一レベル
に維持するように作用し、反転入力の電圧はほぼ一定に維持される。その結果、
寄生キャパシタンス３２．０、３２．１等の両端間の電圧はほぼ一定のままとな
り、電流Ｉｓｅｔのすべては適切なコンデンサＣ０、Ｃ１等を通り、寄生キャパ
シタンスは通らない。電流は寄生キャパシタンス３４．０、３４．１等は通るが
、この電流は演算増幅器１８から得られ、電流Ｉｓｅｔから得られるものではな
い。

【００３０】 その結果、発振周波数Ｆｏｓｃは所期のキャパシタンスの合計値Ｃｔに対して
正確な線形関係を持つことになる。

【００３１】 集積回路内で使用することができ、出力周波数を正確に制御することができる
。発振回路について説明した。

【図面の簡単な説明】

【図１】 本発明による発振回路のブロック図である。

【図２】 図１の回路の一部を形成する第一の部分回路の概略回路図である。

【図３】 図１の回路の一部を形成する第二の部分回路の概略回路図である。

【図４】 図１の回路の一部を形成する第三の部分回路の概略回路図である。

【図５】 図１の回路の動作を説明するためのタイミング図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ， ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ， ＺＡ，ＺＷ Ｆターム(参考） 5J043 AA22 EE01 FF03 GG05 5J081 AA08 CC22 CC46 DD01 EE03 EE04 FF09 GG05 KK02 KK07 KK12 KK23 LL06 MM01

Claims (4)

【特許請求の範囲】
1. 【請求項１】 発振回路であって、 基準電流を発生する電流源回路と、 複数のコンデンサと、スイッチングによりコンデンサを回路に出し入れして、
   総調節キャパシタンス値を制御するスイッチとを含むコンデンサアレーと、 前記コンデンサアレーに接続されて、前記コンデンサアレー両端間の電圧を入
   力として受けるタイミング回路と を具備し、 前記基準電流は前記複数のコンデンサのそれぞれの第一のノードで前記コンデ
   ンサアレーに供給されて、スイッチングにより回路に入れられたコンデンサを充
   電または放電し、前記タイミング回路は前記コンデンサアレー両端間の電圧が一
   つ以上の閾値に達するのに要する時間で決まる周期で出力信号を発生し、 前記発振回路は更に、 第一の入力端子が基準電圧に接続され、第二の入力端子が前記コンデンサアレ
   ーのコンデンサのそれぞれの第一のノードに接続され、出力端子が前記コンデン
   サアレーと前記タイミング回路との間に接続された演算増幅器であって、前記コ
   ンデンサアレーが該演算増幅器を中心として帰還ループを形成し、コンデンサの
   それぞれの第一のノードは比較的に一定の電圧に保持される、演算増幅器 を具備する、発振回路。
2. 【請求項２】 請求項１の発振回路であって、抵抗アレーを更に具備し、該
   抵抗アレーは複数の抵抗と、抵抗をスイッチングして回路に出し入れして総調節
   抵抗値を制御するスイッチとを含み、前記電流源は調節抵抗値の関数として前記
   基準電流を発生する、発振回路。
3. 【請求項３】 請求項２の発振回路であって、前記抵抗アレーは粗調節を行
   うために使用され、前記コンデンサアレーは精密調節を行うために使用される、
   発振回路。
4. 【請求項４】 請求項１の発振回路であって、前記基準電流と各電圧閾値は
   回路電源電圧から供給され、回路電源電圧のいかなる変動も出力信号の周期に実
   質的に全体として何の影響も及ぼさない、発振回路。