JP2003501800A - 窒化物スペーサーを用いて高密度のメモリセルおよび小さな間隔を作る方法 - Google Patents

窒化物スペーサーを用いて高密度のメモリセルおよび小さな間隔を作る方法

Info

Publication number
JP2003501800A
JP2003501800A JP2001500325A JP2001500325A JP2003501800A JP 2003501800 A JP2003501800 A JP 2003501800A JP 2001500325 A JP2001500325 A JP 2001500325A JP 2001500325 A JP2001500325 A JP 2001500325A JP 2003501800 A JP2003501800 A JP 2003501800A
Authority
JP
Japan
Prior art keywords
layer
nitride
arc
dimension
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001500325A
Other languages
English (en)
Other versions
JP2003501800A5 (ja
Inventor
ランガラジャン，バラス
シン，バンワール
テンプルトン，マイケル・ケイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2003501800A publication Critical patent/JP2003501800A/ja
Publication of JP2003501800A5 publication Critical patent/JP2003501800A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 この発明は、エッチングマスクを形成する方法に関する。フォトレジスト層をパターニングし、ｄ1が、フォトレジスト層の下にある層の露出区域の最も小さな間隔寸法である。フォトレジスト層の下のＡＲＣ層をエッチングする。パターニングされたＡＲＣ層と、パターニングされたＡＲＣ層の下にある下層の露出部分とに一致する窒化物層を形成する。窒化物層をエッチングして、窒化物側壁を形成し、窒化物側壁は、晒された下層区域の最も小さな間隔寸法をｄ2＜ｄ1であるｄ2にまで減じる。

Description

【発明の詳細な説明】
【０００１】
【技術分野】
この発明は、一般に半導体処理、具体的には、コンフォーマルな窒化物層を用
いて小さな間隔のパターンを作る方法に関する。
【０００２】
【背景技術】
半導体産業では、より高いデバイス密度に向かう傾向にある。この高密度を実
現するために、（たとえば、サブミクロンレベルで）半導体ウェハ上のデバイス
寸法を縮小する取組みが続いている。このような高密度でのデバイスの実装を実
現するために、より小さな特徴寸法が必要とされている。これは、相互接続の線
の幅と間隔、コンタクトホールの間隔と直径、および種々の特徴の角と縁等のジ
オメトリを含むであろう。
【０００３】 近接する特徴間の間隔が密な、小さな特徴の要件は、高解像度フォトリソグラ
フィ工程を必要とする。一般に、リソグラフィは、種々の媒体間でのパターン転
写の工程をさす。それは集積回路の製作に用いられる技術であり、シリコンスラ
イス、ウェハを、放射線感光性膜（radiation-sensitive film）、レジストで一
様にコーティングし、さらに（オプティカルライト、ｘ線、または電子ビーム等
の）露光源が、介在するマスターテンプレート、フォトマスクを通して、表面の
選択された区域を特定のパターンのために照射する技術である。リソグラフィコ
ーティングは一般には、対象パターンの投影される像を受けるのに好適な放射線
感光性コーティングである。像がいったん投影されると、それはコーティング内
に永久に形成される。投影される像は、対象パターンのネガティブ像またはポジ
ティブ像のいずれであってもよい。フォトマスクを通してコーティングを露光す
ることにより、像区域は、（コーティングに依存して）特定の溶剤現像液でより
可溶性になるか、またはそれほど可溶性でなくなるかのいずれかとなる。より可
溶性の区域を現像処理で取除き、それほど可溶性でないポリマーとしてのコーテ
ィングのパターン像を残す。
【０００４】 集積回路の近接する線の間隔は重要な寸法であり、このような間隔寸法を小さ
くする取組みがなされてきた。フォトリソグラフィ工程で用いられるリソグラフ
ィツールセットと併せて、この工程で用いられる光の波長が一般に間隔寸法を決
める。たとえば、０．１８μｍの線および／または間隔を提供するように設計さ
れているツールセットは、その最小範囲の０．１８μｍの線および／または間隔
を一貫して実現することはできず、むしろ、最小範囲を超えた（たとえば０．２
０μｍ）線および／または間隔をかなり一貫した結果で生じさせるために用いら
れる。
【０００５】 上述のことを考慮すると、特定のリソグラフィツールセットを用いて、ツール
セットの最小範囲の、さらには最小範囲よりも小さい、一貫した線および／また
は線の間隔を達成できるような技術が望ましいであろう。
【０００６】
【発明の開示】
この発明は、フォトリソグラフィツールセットを用いて、さらにツールセット
の最小範囲よりも小さい実質的に一貫した間隔寸法を達成する方法に関する。所
望の様態でフォトレジスト層をパターニングするために、所与のリソグラフィツ
ールセットを用いる。ツールセットは、近接する線の最も小さな間隔ｄ1を実現
することができる。フォトレジスト層をパターニングした後、その下のＡＲＣ層
にパターンをエッチングするエッチングステップを行なう。次に、パターニング
されたＡＲＣ層に一致するように窒化物層を堆積させる。その後、特定の量の窒
化物層（好ましくは、ＡＲＣ部分に存在する窒化物層の厚みに等しい厚さ）を除
去する方向性エッチングを行なう。方向性エッチングは、パターニングされたＡ
ＲＣ部分に沿って窒化物側壁を残し、このことにより、近接するＡＲＣ部分の間
にある露出区域の寸法サイズが小さくなるという結果が生じる。したがって、露
出区域の間隔寸法サイズ（ｄ2）は、窒化物層を堆積させる前の、露出区域の間
隔寸法サイズ（ｄ1）よりも実質的に小さい。ＡＲＣ層の下にある層をエッチン
グするエッチングステップを行なう。下層の１つからエッチングされた近接する
線は、ｄ1と比較して最も小さな間隔設計寸法ｄ2を有する。このようにしてこの
発明は、特定のリソグラフィツールセットで、最小パターニング範囲の、さらに
それより小さな、線の間隔寸法を達成することを可能にする。
【０００７】 この発明の１つの局面は、エッチングマスクを形成する方法に関する。フォト
レジスト層をパターニングし、そこではｄ1が、フォトレジスト層の下にあるＡ
ＲＣ層の露出区域の最も小さい間隔寸法である。ＡＲＣ層をエッチングする。パ
ターニングされたＡＲＣ層とＡＲＣ層の下に伸びる下層の露出部分とに一致する
ように窒化物層を形成する。窒化物層をエッチングして、窒化物側壁を形成し、
その窒化物側壁は、露出下層区域の最も小さな間隔寸法をｄ2＜ｄ1であるｄ2に
まで減じる。
【０００８】 この発明の他の局面は、半導体層に小さな間隔パターンを作る方法に関する。
フォトリソグラフィツールセットで半導体構造のフォトレジスト層をパターニン
グする。パターニングされたフォトレジスト層の最小のプリント間隔寸法はｄ1
であり、ｄ1は、フォトリソグラフィツールセットで一貫してプリント可能な最
も小さな間隔寸法である。フォトレジスト層の下にあるパターニングされたＡＲ
Ｃ層と、ＡＲＣ層の下にある下層として露出した部分とに一致するように窒化物
層を形成する。ここでｄ1は露出部分の最小寸法である。窒化物層の最小の厚み
パラメータ（γ）に実質的に等しい量をとるように窒化物層をエッチングし、露
出部分の最も小さな寸法がｄ2＜ｄ1であるｄ2になるように窒化物側壁を残す。
【０００９】 この発明の他の局面は、密な間隔の線をポリシリコン層から形成する方法に関
する。半導体構造が用いられ、これはポリシリコン層と、ポリシリコン層にわた
るパターニングされた反射防止膜（ＡＲＣ）層とを含み、ポリシリコン層の少な
くとも1つの露出部分の最小寸法はｄ1に等しい。半導体構造の露出面に一致する
ように窒化物層を形成する。窒化物層をエッチングして、ＡＲＣ層の側壁に沿っ
て窒化物部分を残し、窒化物部分はポリシリコン層の少なくとも1つの露出部分
の最小寸法をｄ2＜ｄ1であるｄ2にまで減じる。
【００１０】 この発明のさらに他の局面は、密な間隔の線をポリシリコン層から形成する方
法に関する。一貫してプリント可能な最小寸法がｄ1であるフォトリソグラフィ
ツールセットを使用して半導体構造のフォトレジスト層をパターニングする。半
導体構造は、ポリシリコン層と、ポリシリコン層にわたる反射防止膜（ＡＲＣ）
層と、ＡＲＣ層にわたるパターニングされたフォトレジスト層とを含み、ＡＲＣ
層の少なくとも１つの露出部分の最小寸法はｄ1に等しい。ＡＲＣ層をエッチン
グする。フォトレジスト層を除去する。ＡＲＣ層の残された部分とＡＲＣ層の下
にあるポリシリコン層の露出部分とに一致するように窒化物層を形成する。窒化
物層をエッチングして、窒化物側壁を残し、窒化物側壁は、ポリシリコン層の少
なくとも１つの露出部分の最小寸法をｄ2＜ｄ1であるｄ2にまで減じる。ポリシ
リコン層をエッチングする。少なくとも２つの近接する線の最も小さな間隔はｄ 2 に実質的に等しい。
【００１１】 上述の、および関連の目的を達成するために、この発明は、この後完全に説明
され、さらに請求項で具体的に示される特徴を含む。この説明と添付の図とが、
この発明の例示的なある実施例を詳細に述べる。しかし、これらの実施例は、こ
の発明の原理が用いられるであろう種々の方法のうちのほんの僅かを示している
にすぎない。この発明の他の目的、利点、および新規の特徴が、図とともに読ま
れると、以下のこの発明の詳細な説明から明らかになるであろう。
【００１２】
【発明の実施の態様】
図を参照して、この発明を説明する。図１ａは、この発明に従って形成される
１組の線５０A、５０B、および５０C（集合的に参照番号５０とする）を示す。
線５０は最小の特徴プリント寸法がｄMであるフォトリソグラフィツールセット
（図示せず）を用いて形成される。より具体的には、ツールセットでプリント可
能な線の最も小さな間隔が寸法ｄMである。しかし、最小の間隔寸法ｄMで一貫し
てプリントをすることは、通例不可能である。ツールセットは、（ｄMよりも大
きい）間隔寸法ｄ1で一貫してプリントをすることができる。図１ａからわかる
ように、この発明は、ある特定のツールセットを用いて近接する線の間に間隔寸
法（ｄ2）をそれぞれ達成するように線５０を形成することを可能にする。寸法
ｄ2は、寸法ｄMおよびｄ1よりも実質的に小さい。
【００１３】 図１ｂは、この発明に従った、線幅対間隔幅の比を示す。公知のように、近接
する、比較的大きな幅の線の間に小さな間隔を達成することは非常に困難である
。この発明は、約２０：１までの線幅対間隔幅の比を実現することができる。線
５０Dの幅と線５０Eの幅とはそれぞれ、線５０Dと５０Eの間隔よりも約２０倍大
きい。
【００１４】 図２から図１１は、どのようにしてこの発明が、最小の特徴プリント寸法が（
ｄ2よりも実質的に大きい）ｄMであるツールセットを用いて、間隔寸法がそれぞ
れｄ2である線５０を形成することができるのかをより詳細に示す。
【００１５】 したがってこの発明は、従来のツールセットで典型的に実現可能な最小の間隔
パラメータよりもずっと小さな最小間隔寸法を、従来のツールセットを用いて得
る方法を可能にする。結果として、この発明は、減じられた線間隔を達成するた
めに新しいフォトリソグラフィツールセットを購入することに比べて比較的ロー
コストの別の選択肢を提供する。
【００１６】 図２は、酸化物層１５２、ポリシリコン層１５４、反射防止膜層１６２（たと
えば８００Ａから１５００Ａの範囲の厚みのＳｉＯＮ）、およびパターニングさ
れたフォトレジスト層１６４を含む構造１００を示す。構造１００の形成は当該
技術で周知であり、これに関するさらなる詳細は、簡潔のために省かれる。フォ
トレジスト層１６４は、フォトリソグラフィツールセット（たとえば、０．１８
μｍ以上の距離で離された線をパターニングすることのできるディープ紫外線（
ＤＵＶ）ツールセット）を用いて、パターニングされている。パターニングされ
たフォトレジスト層１６４は、線５０を形成するエッチングステップの間、下に
ある層のためのマスクとして働く。距離ｄ1は、フォトリソグラフィツールセッ
トで一貫して達成可能な最も小さな間隔パラメータとして代表的なものである。
【００１７】 図３は、ＡＲＣ層１６２の露出部分をエッチングするエッチングステップ１６
６を示す。
【００１８】 図４は、フォトレジスト層１６４の残された部分を除去するフォトレジストス
トリッピングステップ１６８を示す。
【００１９】 図５は、エッチングステップ１６６とストリッピングステップ１６８とが実質
的に終わった後に形成される構造１６９を示す。
【００２０】 図６は、構造１６９の露出面に一致する窒化物層を形成するように、構造１６
９上で行なわれる窒化物堆積ステップ１７０を示す。より具体的には、エッチン
グされたＡＲＣ層１６２は窒素をもとにした化学作用に晒され、ＡＲＣ層１６２
上にコンフォーマルな窒化物コーティング１８０（図７）を形成する。当業者は
、過度の実験なしに、コンフォーマルな窒化物コーティング１８０を形成する好
適な化学作用を容易に作ることができることが理解されるであろう。エッチング
化学とその持続時間とを好適に調整して、所望の、実質的にいかなる厚み（たと
えば、約１０から１０００Ａの範囲）の窒化物コーティングをも形成できるであ
ろう。
【００２１】 図８は、窒化物層１８０の予め定められた厚みを除去するために行なわれる方
向性エッチングステップ１９０を示す。好ましくは、ドライ方向性エッチングを
行なって、窒化物層１８０のコンフォーマルな厚みに等しい窒化物層１８０の量
を除去する。
【００２２】 エッチングステップ１９０が実質的に終了すると、図９で示される構造２００
が結果として生じる。構造２００は、窒化物側壁２２０を含み、その結果、ポリ
シリコン層１５４の露出部分の寸法はｄ2となる。寸法ｄ2は寸法ｄ1よりも小さ
い（図２）。窒化物層１８０の厚み（γ）を調整することによって、寸法ｄ2を
調整することができる。たとえば以下の関係式によって、寸法ｄ2を調整するこ
とができる： ｄ2＝ｄ1−２γ 特定の寸法ｄ1内に２つの窒化物側壁２２０があるため、ｄ2の値は、ｄ1から
、窒化物層の厚み（γ）を２倍したものを減じた値に等しい。
【００２３】 次に、図１０を参照する。ポリシリコンエッチング２３０を行なって、ポリシ
リコン層１５４の露出部分をエッチングし、その間にそれぞれｄ2の間隔を有す
る線２５０（図１１）を形成する。
【００２４】 図１２は、ＡＲＣ層１６２と窒化物側壁２２０との残された部分を取除くスト
リッピングステップ２６０を示す。
【００２５】 図１３は、近接する線（たとえば２５０Aおよび２５０B）の間隔寸法が実質的
にｄ2と等しい線２５０を含む構造３００を示す。したがって、たとえば、０．
１８μｍツールセットを用いて間隔寸法ｄ1＝０．２０μｍのフォトレジスト１
６４をパターニングし、さらに厚み（γ）が０．０３μｍになるように窒化物層
８０を形成したとすると、近接する線５０Aと５０Bとの、結果として生じる間隔
寸法は約０．１４μｍ＝（０．２０μｍ−２（０．０３μｍ））であろう。用い
られた０．１８μｍツールセットの最小間隔寸法（ｄM）は０．１８μｍであり
、従来の技術では、このような最小間隔寸法を一貫して達成することは困難であ
ろう。しかし、この発明を用いることによって、同じ０．１８μｍツールセット
を用いて、ツールセットの最小間隔寸法パラメータでの、およびそれより小さな
、線の間の最小間隔寸法を実質的に一貫して達成することができる。
【００２６】 この発明を用いることによって、用いられる特定のツールセットの最小間隔寸
法パラメータでの、およびそれより小さな最小間隔寸法を実質的に一貫して達成
できる。
【００２７】 この発明は、線を形成することに関連して主に説明されてきたが、近接する特
徴の間で小さな間隔寸法を達成することが望まれる他の特徴（たとえば、フラッ
シュメモリデバイスおよび／または埋込みフラッシュメモリデバイスのフローテ
ィングゲート）にこの発明を適用してもよいことが理解されるであろう。たとえ
ば、図１４で示されるように、メモリデバイス３６０の、密な間隔のフローティ
ングゲート３５０A、３５０Bおよび３５０Cの形成において、この発明の原理を
用いることができる。
【００２８】 この発明は、ツールセットで典型的に得ることのできる最小間隔パラメータよ
りずっと小さな最小間隔寸法を得るように設定された特定のフォトリソグラフィ
ツールセットを用いるための方法を可能にする。
【００２９】 上で説明されてきたことは、この発明の好ましい実施例である。この発明を説
明するために、構成要素または方法の、考えられ得るあらゆる組合せを説明する
ことは当然のことながら可能ではない。しかし、当業者は、この発明の多くのさ
らなる組合せおよび置換が可能であることに気づくであろう。したがって、この
発明は、添付の請求項の思想と範囲内に入るすべてのこのような置換、変形およ
び変更を含むと意図される。
【図面の簡単な説明】
【図１ａ】 この発明に従って形成される線の概略断面図である。
【図１ｂ】 この発明に従った、線幅対間隔幅の比を示す概略断面図である
。
【図２】 ポリシリコン層、反射防止膜層、およびツールセットでパターニ
ングされたフォトレジスト層を含む半導体構造の概略断面図である。
【図３】 この発明に従って、パターニングされたフォトレジスト層の下に
ある層をエッチングするエッチングステップが行なわれる図２の半導体構造の概
略図である。
【図４】 この発明に従ったフォトレジストストリッピングプロセスが行な
われる、下層エッチングステップが終了した後の図３の構造の概略断面図である
。
【図５】 この発明に従ってフォトレジストが除去された後の図４の構造の
概略断面図である。
【図６】 この発明に従って窒化物層を図５の構造の上に一致するように堆
積させる堆積プロセスが行なわれる図５の構造の概略断面図である。
【図７】 この発明に従った窒化物堆積ステップが実質的に終了した後の図
６の構造の概略断面図である。
【図８】 この発明に従った方向性エッチングステップが行なわれる図７の
構造の概略断面図である。
【図９】 この発明に従った方向性エッチングステップが実質的に終了した
後の図８の構造の概略断面図である。
【図１０】 この発明に従って線を形成するポリエッチングステップが行な
われる図９の構造の概略断面図である。
【図１１】 この発明に従ったポリエッチングステップが実質的に終了した
後の図１０の構造の概略断面図である。
【図１２】 この発明に従って窒化物層とＡＲＣ層との残された部分を除去
するストリッピングプロセスが行なわれる図１１の構造の概略断面図である。
【図１３】 この発明に従って関連の部分が実質的に終了した図１２の構造
の概略断面図である。
【図１４】 この発明に従って形成されるフローティングゲートの概略断面
図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年６月１日（２００１．６．１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/788 29/792 (72)発明者 ランガラジャン，バラス アメリカ合衆国、95050 カリフォルニア 州、サンタ・クララ、ドロレス・アベニ ュ、2295 (72)発明者 シン，バンワール アメリカ合衆国、95037 カリフォルニア 州、モーガン・ヒル、ヘザーウッド、 17122 (72)発明者 テンプルトン，マイケル・ケイ アメリカ合衆国、94027 カリフォルニア 州、アサートン、パルマー・レーン、80 Ｆターム(参考） 2H096 AA25 HA11 HA30 5F004 AA16 DB02 DB07 EA13 5F046 PA04 5F083 ER21 PR03 PR07 PR10 PR29 5F101 BE07 BH14

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 エッチングマスクを形成する方法であって、 フォトレジスト層をパターニングするステップを含み、ｄ1が、フォトレジス
    ト層の下にあるＡＲＣ層の露出区域の最も小さな間隔寸法であり、 前記方法はさらに、 ＡＲＣ層をエッチングするステップと、 パターニングされたＡＲＣ層とパターニングされたＡＲＣ層の下にある下層の
    露出部分とに一致する窒化物層を形成するステップと、 窒化物層をエッチングし、窒化物側壁を形成するステップとを含み、窒化物側
    壁は露出下層区域の最も小さな間隔寸法をｄ2＜ｄ1であるｄ2にまで減じる、方
    法。
  2. 【請求項２】 最小の厚みがγとなるように窒化物層を形成するステップを
    さらに含む、請求項１に記載の方法。
  3. 【請求項３】 １０から１０００Ａの範囲の厚み（γ）となるように窒化物
    層を形成するステップをさらに含む、請求項１に記載の方法。
  4. 【請求項４】 ドライ方向性エッチングを用いて窒化物層をエッチングする
    ステップをさらに含む、請求項１に記載の方法。
  5. 【請求項５】 関係式ｄ2＝ｄ1−２γに従ってｄ2を予め定めるステップを
    さらに含み、γは窒化物層の厚みである、請求項１に記載の方法。
  6. 【請求項６】 半導体層に小さな間隔パターンを作る方法であって、 フォトリソグラフィツールセットで半導体構造のフォトレジスト層をパターニ
    ングするステップを含み、パターニングされたフォトレジストの最小プリント間
    隔寸法はｄ1であり、ｄ1はフォトリソグラフィツールセットで一貫してプリント
    可能な最小間隔寸法であり、 前記方法はさらに、 フォトレジスト層の下にあるパターニングされたＡＲＣ層とＡＲＣ層の下にあ
    る下層の露出部分とに一致する窒化物層を形成するステップを含み、ｄ1が露出
    部分の最も小さな寸法であり、 前記方法はさらに、窒化物層の最小の厚みパラメータ（γ）に実質的に等しい
    量だけ窒化物層をエッチングし、露出部分の最も小さな寸法がｄ2＜ｄ1であるｄ 2 になるように窒化物側壁を残すステップを含む、方法。
  7. 【請求項７】 厚み（γ）が約１０から１０００Ａの範囲にあるように窒化
    物層を形成するステップをさらに含む、請求項６に記載の方法。
  8. 【請求項８】 ドライ方向性エッチングを用いて窒化物層をエッチングする
    ステップをさらに含む、請求項６に記載の方法。
  9. 【請求項９】 関係式ｄ2＝ｄ1−２γに従って寸法ｄ2を予め定めるステッ
    プをさらに含む、請求項６に記載の方法。
  10. 【請求項１０】 密な間隔の線をポリシリコン層から形成する方法であって
    、 ポリシリコン層とポリシリコン層にわたる反射防止膜（ＡＲＣ）層とを含む半
    導体構造を用いるステップを含み、ポリシリコン層の少なくとも１つの露出部分
    の最も小さな寸法がｄ1と等しく、 前記方法はさらに、 半導体構造の露出面に一致する窒化物層を形成するステップと、 窒化物層をエッチングして、ＡＲＣ層の側壁に沿って窒化物部分を残すステッ
    プとを含み、窒化物部分は、ポリシリコン層の少なくとも１つの露出部分の最も
    小さな寸法をｄ2＜ｄ1であるｄ2にまで減じる、方法。
  11. 【請求項１１】 厚み（γ）を有するように窒化物層を形成するステップを
    さらに含む、請求項１０に記載の方法。
  12. 【請求項１２】 関係式ｄ2＝ｄ1−２γに従って寸法ｄ2を予め定めるステ
    ップをさらに含む、請求項１１に記載の方法。
  13. 【請求項１３】 ＡＲＣ層でＳｉＯＮを用いるステップをさらに含む、請求
    項１０に記載の方法。
  14. 【請求項１４】 特徴が線であり、線幅対間隔幅の比が約２０：１から１：
    １の範囲にある、請求項１０に記載の方法。
  15. 【請求項１５】 特徴が線であり、線幅対間隔幅の比が約２０：１から１０
    ：１の範囲にある、請求項１０に記載の方法。
  16. 【請求項１６】 特徴がフローティングゲートである、請求項１０に記載の
    方法。
  17. 【請求項１７】 密な間隔の線をポリシリコン層から形成する方法であって
    、 半導体構造のフォトレジスト層をパターニングするステップを含み、フォトレ
    ジスト層上にプリントされた最も小さな間隔寸法がｄ1であり、半導体構造は、
    ポリシリコン層と、ポリシリコン層にわたる反射防止膜（ＡＲＣ）層と、ＡＲＣ
    層にわたるパターニングされたフォトレジスト層とを含み、ＡＲＣ層の少なくと
    も１つの露出部分の最も小さな寸法はｄ1に実質的に等しく、 前記方法はさらに、 ＡＲＣ層をエッチングするステップと、 フォトレジスト層を除去するステップと、 ＡＲＣ層の残された部分とＡＲＣ層の下にあるポリシリコン層の露出部分とに
    一致する窒化物層を形成するステップと、 窒化物層をエッチングして窒化物側壁を残すステップとを含み、窒化物側壁は
    、ポリシリコン層の少なくとも１つの露出部分の最も小さな寸法をｄ2＜ｄ1であ
    るｄ2にまで減らし、 前記方法はさらに、 ポリシリコン層をエッチングするステップを含み、少なくとも２つの近接する
    線の最も小さな間隔寸法は実質的にｄ2に等しい、方法。
  18. 【請求項１８】 関係式ｄ2＝ｄ1−２γに従って、寸法ｄ2を予め定めるス
    テップをさらに含み、γは窒化物層の厚み寸法である、請求項１７に記載の方法
    。
  19. 【請求項１９】 厚み（γ）が約１０から１０００Ａの範囲にあるように窒
    化物層を形成するステップをさらに含む、請求項１８に記載の方法。
  20. 【請求項２０】 ＡＲＣ層がＳｉＯＮを含む、請求項１７に記載の方法。
JP2001500325A 1999-05-26 2000-03-13 窒化物スペーサーを用いて高密度のメモリセルおよび小さな間隔を作る方法 Pending JP2003501800A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/320,417 1999-05-26
US09/320,417 US6329124B1 (en) 1999-05-26 1999-05-26 Method to produce high density memory cells and small spaces by using nitride spacer
PCT/US2000/006585 WO2000074121A1 (en) 1999-05-26 2000-03-13 Method to produce high density memory cells and small spaces by using nitride spacer

Publications (2)

Publication Number Publication Date
JP2003501800A true JP2003501800A (ja) 2003-01-14
JP2003501800A5 JP2003501800A5 (ja) 2007-04-05

Family

ID=23246336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001500325A Pending JP2003501800A (ja) 1999-05-26 2000-03-13 窒化物スペーサーを用いて高密度のメモリセルおよび小さな間隔を作る方法

Country Status (5)

Country Link
US (1) US6329124B1 (ja)
EP (1) EP1181714A1 (ja)
JP (1) JP2003501800A (ja)
KR (1) KR100682638B1 (ja)
WO (1) WO2000074121A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112655A (ja) * 2012-10-30 2014-06-19 Dainippon Printing Co Ltd ナノインプリントモールドおよびその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030064585A1 (en) * 2001-09-28 2003-04-03 Yider Wu Manufacture of semiconductor device with spacing narrower than lithography limit
US6664191B1 (en) * 2001-10-09 2003-12-16 Advanced Micro Devices, Inc. Non self-aligned shallow trench isolation process with disposable space to define sub-lithographic poly space
US6977203B2 (en) * 2001-11-20 2005-12-20 General Semiconductor, Inc. Method of forming narrow trenches in semiconductor substrates
US7029958B2 (en) * 2003-11-04 2006-04-18 Advanced Micro Devices, Inc. Self aligned damascene gate
CN100356513C (zh) * 2003-11-19 2007-12-19 旺宏电子股份有限公司 具有缩小间距的半导体元件及其形成方法
JP4016009B2 (ja) * 2004-03-24 2007-12-05 株式会社東芝 パターン形成方法及び半導体装置の製造方法
US20070052133A1 (en) * 2005-09-07 2007-03-08 Michael Gostkowski Methods for fabricating sub-resolution line space patterns
CN100426466C (zh) * 2006-02-24 2008-10-15 晶豪科技股份有限公司 形成具有缩小的字线间距的快闪单元阵列的方法
US7772048B2 (en) * 2007-02-23 2010-08-10 Freescale Semiconductor, Inc. Forming semiconductor fins using a sacrificial fin
KR100914289B1 (ko) * 2007-10-26 2009-08-27 주식회사 하이닉스반도체 스페이서를 이용한 반도체 메모리소자의 패턴 형성방법
US20180323078A1 (en) * 2015-12-24 2018-11-08 Intel Corporation Pitch division using directed self-assembly
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4415383A (en) * 1982-05-10 1983-11-15 Northern Telecom Limited Method of fabricating semiconductor devices using laser annealing
JPS62150826A (ja) 1985-12-25 1987-07-04 Toshiba Corp 半導体装置の製造方法
JPH02283039A (ja) 1989-04-25 1990-11-20 Toshiba Corp 電荷転送装置と電荷転送装置の製造方法
US5580384A (en) 1989-09-22 1996-12-03 Balzers Aktiengesellschaft Method and apparatus for chemical coating on opposite surfaces of workpieces
WO1991006119A1 (en) 1989-10-20 1991-05-02 Oki Electric Industry Co., Ltd. Method of producing semiconductor integrated circuit devices
US5420067A (en) 1990-09-28 1995-05-30 The United States Of America As Represented By The Secretary Of The Navy Method of fabricatring sub-half-micron trenches and holes
JPH04207076A (ja) 1990-11-30 1992-07-29 Toshiba Corp 固体撮像装置の製造方法
US5296410A (en) 1992-12-16 1994-03-22 Samsung Electronics Co., Ltd. Method for separating fine patterns of a semiconductor device
KR100366910B1 (ko) * 1994-04-05 2003-03-04 소니 가부시끼 가이샤 반도체장치의제조방법
US5667940A (en) 1994-05-11 1997-09-16 United Microelectronics Corporation Process for creating high density integrated circuits utilizing double coating photoresist mask
DE4445427C2 (de) 1994-12-20 1997-04-30 Schott Glaswerke Plasma-CVD-Verfahren zur Herstellung einer Gradientenschicht
US5541130A (en) 1995-06-07 1996-07-30 International Business Machines Corporation Process for making and programming a flash memory array
KR19980021248A (ko) * 1996-09-14 1998-06-25 김광호 반도체소자 미세패턴 형성방법
US6191034B1 (en) * 1997-05-30 2001-02-20 Advanced Micro Devices Forming minimal size spaces in integrated circuit conductive lines
US6180465B1 (en) * 1998-11-20 2001-01-30 Advanced Micro Devices Method of making high performance MOSFET with channel scaling mask feature
US6274445B1 (en) * 1999-02-03 2001-08-14 Philips Semi-Conductor, Inc. Method of manufacturing shallow source/drain junctions in a salicide process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112655A (ja) * 2012-10-30 2014-06-19 Dainippon Printing Co Ltd ナノインプリントモールドおよびその製造方法

Also Published As

Publication number Publication date
KR100682638B1 (ko) 2007-02-15
US6329124B1 (en) 2001-12-11
WO2000074121A1 (en) 2000-12-07
KR20010113838A (ko) 2001-12-28
EP1181714A1 (en) 2002-02-27

Similar Documents

Publication Publication Date Title
US6416933B1 (en) Method to produce small space pattern using plasma polymerization layer
US6566280B1 (en) Forming polymer features on a substrate
US6645851B1 (en) Method of forming planarized coatings on contact hole patterns of various duty ratios
US7745339B2 (en) Method for forming fine pattern of semiconductor device
US10366890B2 (en) Method for patterning a substrate using a layer with multiple materials
US7879727B2 (en) Method of fabricating a semiconductor device including a pattern of line segments
US20070082296A1 (en) Method of forming micro-patterns using multiple photolithography process
TWI625602B (zh) 使用極紫外光微影技術之基板圖案化方法
JP2003501800A (ja) 窒化物スペーサーを用いて高密度のメモリセルおよび小さな間隔を作る方法
US6423475B1 (en) Sidewall formation for sidewall patterning of sub 100 nm structures
US20150294878A1 (en) Method for patterning contact openings on a substrate
JPH06216024A (ja) 金属パターン膜の形成方法
US7078348B1 (en) Dual layer patterning scheme to make dual damascene
JP2005277052A (ja) パターン形成方法及び半導体装置の製造方法
US7090967B2 (en) Pattern transfer in device fabrication
US6387596B2 (en) Method of forming resist images by periodic pattern removal
US6214737B1 (en) Simplified sidewall formation for sidewall patterning of sub 100 nm structures
US8372714B2 (en) Semiconductor device and method of manufacturing a semiconductor device
WO2021135179A1 (zh) 头对头图形的制备方法
US20060154184A1 (en) Method for reducing feature line edge roughness
JPH06252044A (ja) 半導体集積回路製造方法
US20230096374A1 (en) Litho-litho-etch (lle) multi color resist
US6183938B1 (en) Conformal organic coatings for sidewall patterning of sublithographic structures
KR100902100B1 (ko) 반도체 소자의 미세 패턴 형성방법
US6156480A (en) Low defect thin resist processing for deep submicron lithography

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100312

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100319

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100414

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629