JP2003332911A - 出力信号補正方法，センサ評価回路，測定量変換器，及びコンピュータプログラム - Google Patents
出力信号補正方法，センサ評価回路，測定量変換器，及びコンピュータプログラムInfo
- Publication number
- JP2003332911A JP2003332911A JP2003027613A JP2003027613A JP2003332911A JP 2003332911 A JP2003332911 A JP 2003332911A JP 2003027613 A JP2003027613 A JP 2003027613A JP 2003027613 A JP2003027613 A JP 2003027613A JP 2003332911 A JP2003332911 A JP 2003332911A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- map
- output signal
- evaluation circuit
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
- G01D3/02—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation
- G01D3/022—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation having an ideal characteristic, map or correction data stored in a digital memory
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60T—VEHICLE BRAKE CONTROL SYSTEMS OR PARTS THEREOF; BRAKE CONTROL SYSTEMS OR PARTS THEREOF, IN GENERAL; ARRANGEMENT OF BRAKING ELEMENTS ON VEHICLES IN GENERAL; PORTABLE DEVICES FOR PREVENTING UNWANTED MOVEMENT OF VEHICLES; VEHICLE MODIFICATIONS TO FACILITATE COOLING OF BRAKES
- B60T2250/00—Monitoring, detecting, estimating vehicle conditions
- B60T2250/06—Sensor zero-point adjustment; Offset compensation
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
- F02D41/28—Interface circuits
- F02D2041/281—Interface circuits between sensors and control unit
- F02D2041/283—Interface circuits between sensors and control unit the sensor directly giving at least one digital reading
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/2406—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using essentially read only memories
- F02D41/2496—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using essentially read only memories the memory being part of a closed loop
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
- F02D41/28—Interface circuits
Landscapes
- Engineering & Computer Science (AREA)
- Technology Law (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 電気的構成素子，特に測定量変換器の非線形
の伝達特性及び／又は温度経過の補正を改良する。 【解決手段】 本発明は，ディスクリートなサポート箇
所により定まるマップ（１３）を用いて，電気的構成素
子（１１）の出力信号（１８）の非線形性を補正する方
法に関し，その際に，出力信号の非線形性を調節する少
なくとも１つの信号（ｘｉ）に従ってマップの隣接する
サポート箇所を求め，これらサポート箇所の間で補間さ
れ，かつ１つ又は各信号に依存する補間により該当する
補正信号（ｙｉ）を求め，電気的構成素子の出力信号
は，補正信号に従い補正され，電気的構成素子の非線形
の伝達特性及び／又は温度経過の補正を改良するため
に，１つ又は各信号は，マップをアドレスするためにハ
イパスフィルタリングされ，かつ補正信号は，１つ又は
各信号に依存する補間と後続のローパスフィルタリング
（５）によって求められる。
の伝達特性及び／又は温度経過の補正を改良する。 【解決手段】 本発明は，ディスクリートなサポート箇
所により定まるマップ（１３）を用いて，電気的構成素
子（１１）の出力信号（１８）の非線形性を補正する方
法に関し，その際に，出力信号の非線形性を調節する少
なくとも１つの信号（ｘｉ）に従ってマップの隣接する
サポート箇所を求め，これらサポート箇所の間で補間さ
れ，かつ１つ又は各信号に依存する補間により該当する
補正信号（ｙｉ）を求め，電気的構成素子の出力信号
は，補正信号に従い補正され，電気的構成素子の非線形
の伝達特性及び／又は温度経過の補正を改良するため
に，１つ又は各信号は，マップをアドレスするためにハ
イパスフィルタリングされ，かつ補正信号は，１つ又は
各信号に依存する補間と後続のローパスフィルタリング
（５）によって求められる。
Description
【０００１】
【発明の属する技術分野】本発明は，ディスクリートな
サポート箇所によって定められるマップを用いて電気的
な構成素子の出力信号の非線形性を補正する方法に関す
る。また，本発明は，構成素子の出力信号の非線形性を
補正するための，電気的構成素子のデジタルのセンサ評
価回路に関する。さらに，本発明は，センサによって検
出された物理的又は化学的な量を電気的な量に変換する
ための測定量変換器に関する。また，本発明は，計算機
上，特にマイクロプロセッサ上で遂行可能な，コンピュ
ータプログラムにも関する。
サポート箇所によって定められるマップを用いて電気的
な構成素子の出力信号の非線形性を補正する方法に関す
る。また，本発明は，構成素子の出力信号の非線形性を
補正するための，電気的構成素子のデジタルのセンサ評
価回路に関する。さらに，本発明は，センサによって検
出された物理的又は化学的な量を電気的な量に変換する
ための測定量変換器に関する。また，本発明は，計算機
上，特にマイクロプロセッサ上で遂行可能な，コンピュ
ータプログラムにも関する。
【０００２】
【従来の技術】センサは，例えば自動車の使用，工業設
備制御，あるいは医療技術の使用において，制御装置に
測定可能な物理的又は化学的（多くは非電気的）である
量に関する情報を供給する。測定量変換器は，測定量を
電気的な量（電圧，電流，抵抗，容量，周波数など）に
変換する。
備制御，あるいは医療技術の使用において，制御装置に
測定可能な物理的又は化学的（多くは非電気的）である
量に関する情報を供給する。測定量変換器は，測定量を
電気的な量（電圧，電流，抵抗，容量，周波数など）に
変換する。
【０００３】このとき，上記の変換は，通常，測定量変
換器の比較的大きい製造許容誤差と，例えば温度経過の
ような非線形性に支配される。さらに，上記の電気的な
量は，大抵の場合において，極めて小さいので，制御装
置へ直接伝達するには，不適である。
換器の比較的大きい製造許容誤差と，例えば温度経過の
ような非線形性に支配される。さらに，上記の電気的な
量は，大抵の場合において，極めて小さいので，制御装
置へ直接伝達するには，不適である。
【０００４】従って，測定量変換器には，信号評価回路
が取り付けられ，この信号評価回路は，電気的な信号を
編集してアナログ又はデジタルのインターフェイスを介
して制御装置へ伝達する。また，信号評価回路は，例え
ば感度，オフセット及び温度経過を部分固有に補正する
ことができる。そのために必要なデータは，不揮発性メ
モリに格納される。
が取り付けられ，この信号評価回路は，電気的な信号を
編集してアナログ又はデジタルのインターフェイスを介
して制御装置へ伝達する。また，信号評価回路は，例え
ば感度，オフセット及び温度経過を部分固有に補正する
ことができる。そのために必要なデータは，不揮発性メ
モリに格納される。
【０００５】この種のセンサ評価回路は，アプリケーシ
ョン固有の内蔵された回路（いわゆるＡＳＩＣＳ）とし
て，ますます形成されるようになっている。一般に実施
されている評価回路として，係数のためのＤ／Ａ（デジ
タル／アナログ）−変換器を備えた純アナログの評価回
路がある。
ョン固有の内蔵された回路（いわゆるＡＳＩＣＳ）とし
て，ますます形成されるようになっている。一般に実施
されている評価回路として，係数のためのＤ／Ａ（デジ
タル／アナログ）−変換器を備えた純アナログの評価回
路がある。
【０００６】また，デジタルの評価回路も次第に多く使
用されるようになってきている。デジタルの評価回路に
おいては，例えばオフセットのアナログの前補正あり，
又はなしの電気的な信号がＡ／Ｄ（アナログ／デジタ
ル）変換されて，その後にデジタルの信号補正を受け
る。測定量の通常の限界周波数は，キロヘルツ以下にあ
ることが多いが，センサの解像度には，高い要請が課さ
れる。
用されるようになってきている。デジタルの評価回路に
おいては，例えばオフセットのアナログの前補正あり，
又はなしの電気的な信号がＡ／Ｄ（アナログ／デジタ
ル）変換されて，その後にデジタルの信号補正を受け
る。測定量の通常の限界周波数は，キロヘルツ以下にあ
ることが多いが，センサの解像度には，高い要請が課さ
れる。
【０００７】この種のシステム内でキーの役割を割り当
てられる電気的の代替量のＡ／Ｄ変換のために，いわゆ
るデルタ−シグマ−変換器（デルタ−シグマ−変調器又
はシグマ−デルタ−変調器）が提供される。これは，特
に最近のＩＣプロセスに言えることであって，そのＩＣ
プロセスにおいては，デジタル回路の実装密度と達成可
能な切換え速度が増加し，他方で構成素子のアナログ品
質はむしろ減少する（例えば，特許文献１参照）。
てられる電気的の代替量のＡ／Ｄ変換のために，いわゆ
るデルタ−シグマ−変換器（デルタ−シグマ−変調器又
はシグマ−デルタ−変調器）が提供される。これは，特
に最近のＩＣプロセスに言えることであって，そのＩＣ
プロセスにおいては，デジタル回路の実装密度と達成可
能な切換え速度が増加し，他方で構成素子のアナログ品
質はむしろ減少する（例えば，特許文献１参照）。
【０００８】
【特許文献１】独国特許第１００３４８１３号明細書
【０００９】
【発明が解決しようとする課題】しかしながら，非線形
の伝達特性及び／又は温度経過を有する測定値変換器に
おいては，評価回路内の非線形の補正も必要となる可能
性がある。ここで最大の自由度を提供するのは，マップ
校正である。このマップ校正について，図２に示される
二次元のマップを用いて説明する。
の伝達特性及び／又は温度経過を有する測定値変換器に
おいては，評価回路内の非線形の補正も必要となる可能
性がある。ここで最大の自由度を提供するのは，マップ
校正である。このマップ校正について，図２に示される
二次元のマップを用いて説明する。
【００１０】図２に示すように，物理的な測定量ｙ１
は，非線形の関数ｙ１＝ｆ（ｘ１，ｘ２）により，２つ
の信号ｘ１とｘ２に依存している。信号ｘ１は，例えば
測定ブリッジの出力信号，信号ｘ２は，例えば温度信号
とすることができる。図２の関数ｆ（ｘ１，ｘ２）を表
す湾曲面のグリッドネットワーク点を，マップメモリに
格納することができる。その際に，評価回路は，一般に
これらグリッドネットワーク点の間に位置する各々の具
体的な補正値ペア（ｘ１，ｘ２）について，近似的に正
しい出力値を求めるために，サポート箇所として４つの
周囲のグリッドネットワークによる補間を行わなければ
ならない。
は，非線形の関数ｙ１＝ｆ（ｘ１，ｘ２）により，２つ
の信号ｘ１とｘ２に依存している。信号ｘ１は，例えば
測定ブリッジの出力信号，信号ｘ２は，例えば温度信号
とすることができる。図２の関数ｆ（ｘ１，ｘ２）を表
す湾曲面のグリッドネットワーク点を，マップメモリに
格納することができる。その際に，評価回路は，一般に
これらグリッドネットワーク点の間に位置する各々の具
体的な補正値ペア（ｘ１，ｘ２）について，近似的に正
しい出力値を求めるために，サポート箇所として４つの
周囲のグリッドネットワークによる補間を行わなければ
ならない。
【００１１】その際に，補間は，それぞれサポート箇所
が密になるほど，それぞれの方向における関数の曲率が
小さくなるほど正確になる。この理由から，例えば図２
からは，方向ｘ２におけるサポート箇所密度は，方向ｘ
１におけるよりも少なく選択されている。マップの次
元，従って入力量ｘｉの数は，原則的に任意であるが，
１次元（いわゆる特性曲線）と２次元の場合が頻繁に起
こる。
が密になるほど，それぞれの方向における関数の曲率が
小さくなるほど正確になる。この理由から，例えば図２
からは，方向ｘ２におけるサポート箇所密度は，方向ｘ
１におけるよりも少なく選択されている。マップの次
元，従って入力量ｘｉの数は，原則的に任意であるが，
１次元（いわゆる特性曲線）と２次元の場合が頻繁に起
こる。
【００１２】このとき補間は，マップの４つの包囲する
グリッドネットワーク点を用いて論理演算装置を使用し
て実行される。すなわち，好適なソフトウェアを備えた
マイクロプロセッサ，デジタルの信号プロセッサ（いわ
ゆるＤＳＰ），又は特殊なＲＩＳＣ（ｒｅｄｕｃｅｄ
Ｉｎｓｔｒｕｃｉｔｏｎ Ｓｅｔ Ｃｏｍｐｕｔｉｎ
ｇ）−プロセッサを使用することができる。
グリッドネットワーク点を用いて論理演算装置を使用し
て実行される。すなわち，好適なソフトウェアを備えた
マイクロプロセッサ，デジタルの信号プロセッサ（いわ
ゆるＤＳＰ），又は特殊なＲＩＳＣ（ｒｅｄｕｃｅｄ
Ｉｎｓｔｒｕｃｉｔｏｎ Ｓｅｔ Ｃｏｍｐｕｔｉｎ
ｇ）−プロセッサを使用することができる。
【００１３】しかし，この種のプロセッサ解決の実現に
付随するコストは，特に，例えば自動車内に使用する場
合に絶縁耐力と信頼性に対する要請により使用される実
装密度の低いＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕ
ｉｔ）−プロセッサを使用する場合には，しばしば受け
容れられない。
付随するコストは，特に，例えば自動車内に使用する場
合に絶縁耐力と信頼性に対する要請により使用される実
装密度の低いＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕ
ｉｔ）−プロセッサを使用する場合には，しばしば受け
容れられない。
【００１４】評価回路内の非線形性補正のために普及し
ている他の解法は，通常の線形性の校正から直接導き出
されている。線形の場合においては，信号は，校正手順
において決定された係数で乗算されて合計される。この
とき係数は，非線形の校正のために，信号及び／又は温
度に依存してアドレスされるマップメモリからもたらす
こともできる。このことは，最終的にサポート箇所が多
くなった場合には，アドレッシング信号がサポート箇所
を通過する際に，（多くは望ましくない）出力信号内の
飛躍をもたらすことを意味する。
ている他の解法は，通常の線形性の校正から直接導き出
されている。線形の場合においては，信号は，校正手順
において決定された係数で乗算されて合計される。この
とき係数は，非線形の校正のために，信号及び／又は温
度に依存してアドレスされるマップメモリからもたらす
こともできる。このことは，最終的にサポート箇所が多
くなった場合には，アドレッシング信号がサポート箇所
を通過する際に，（多くは望ましくない）出力信号内の
飛躍をもたらすことを意味する。
【００１５】ここでは，オーバーサンプリング方法の使
用で対処することができる。ホスティカ（Ｂ．Ｊ．Ｈｏ
ｓｔｉｃｋａ）の「ＣＯＭＳセンサシステム」，Ｓｅｎ
ｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ａ６６（１９
９８），第３３５−３４１ページ，特に第３４０ページ
の記載においては，オーバーサンプリングされた温度信
号が，アナログの信号評価チャネルのための係数を供給
するマップのアドレッシングに利用される。その場合
に，このアナログのチャネルの帯域幅は，非常に低いの
で，サポート点数量化の数量化ノイズの大部分が再びフ
ィルタリングアウトされる。
用で対処することができる。ホスティカ（Ｂ．Ｊ．Ｈｏ
ｓｔｉｃｋａ）の「ＣＯＭＳセンサシステム」，Ｓｅｎ
ｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ａ６６（１９
９８），第３３５−３４１ページ，特に第３４０ページ
の記載においては，オーバーサンプリングされた温度信
号が，アナログの信号評価チャネルのための係数を供給
するマップのアドレッシングに利用される。その場合
に，このアナログのチャネルの帯域幅は，非常に低いの
で，サポート点数量化の数量化ノイズの大部分が再びフ
ィルタリングアウトされる。
【００１６】本発明は，従来の電気的構成素子の出力信
号の非線形性を補正する方法が有する上記問題点に鑑み
てなされたものであり，本発明の目的は，電気的構成素
子，特に測定量変換器の非線形の伝達特性及び／又は温
度経過の補正を改良することができる，新規かつ改良さ
れた電気的構成素子の出力信号の非線形性を補正する方
法を提供することである。
号の非線形性を補正する方法が有する上記問題点に鑑み
てなされたものであり，本発明の目的は，電気的構成素
子，特に測定量変換器の非線形の伝達特性及び／又は温
度経過の補正を改良することができる，新規かつ改良さ
れた電気的構成素子の出力信号の非線形性を補正する方
法を提供することである。
【００１７】
【課題を解決するための手段】上記課題を解決するた
め，本発明の第１の観点によれば，ディスクリートなサ
ポート箇所によって定められるマップを用いて，電気的
構成素子の出力信号の非線形性を補正する方法であり，
その際に出力信号の非線形性を調節する少なくとも１つ
の信号に従ってマップの隣接するサポート箇所が求めら
れて，サポート箇所の間に補間され，少なくとも１つ又
は各信号に依存する補間により該当する補正信号が求め
られて，電気的構成素子の出力信号が補正信号によって
補正される，方法において，少なくとも１つ又は各信号
は，マップをアドレスするためにハイパスフィルタリン
グされ，補正信号は，１つ又は各信号に依存する補間と
後続のローパスフィルタリングによって求められること
を特徴とする，電気的構成素子の出力信号の非線形性を
補正する方法が提供される。
め，本発明の第１の観点によれば，ディスクリートなサ
ポート箇所によって定められるマップを用いて，電気的
構成素子の出力信号の非線形性を補正する方法であり，
その際に出力信号の非線形性を調節する少なくとも１つ
の信号に従ってマップの隣接するサポート箇所が求めら
れて，サポート箇所の間に補間され，少なくとも１つ又
は各信号に依存する補間により該当する補正信号が求め
られて，電気的構成素子の出力信号が補正信号によって
補正される，方法において，少なくとも１つ又は各信号
は，マップをアドレスするためにハイパスフィルタリン
グされ，補正信号は，１つ又は各信号に依存する補間と
後続のローパスフィルタリングによって求められること
を特徴とする，電気的構成素子の出力信号の非線形性を
補正する方法が提供される。
【００１８】また，本発明の第２の観点によれば，電気
的構成素子の出力信号の非線形性を補正するための電気
的構成素子のデジタルのセンサ評価回路であって，その
際に評価回路は，マップのディスクリートなサポート箇
所が格納されるマップメモリと，出力信号の非線形性を
調節する少なくとも１つの信号に従って，マップの隣接
するサポート箇所を求めるための手段と，少なくとも１
つ又は各信号に依存する補間によって該当する補正信号
を求めるための手段と，補正信号に従って電気的構成素
子の前記出力信号を補正する手段と，を備える評価回路
において，評価回路は，さらに，マップをアドレスする
ために少なくとも１つ又は各信号をハイパスフィルタリ
ングする手段と，少なくとも１つ又は各信号に依存する
補間と後続のローパスフィルタリングによって補正信号
を求めるための手段と，を備えることを特徴とする，評
価回路が提供される。
的構成素子の出力信号の非線形性を補正するための電気
的構成素子のデジタルのセンサ評価回路であって，その
際に評価回路は，マップのディスクリートなサポート箇
所が格納されるマップメモリと，出力信号の非線形性を
調節する少なくとも１つの信号に従って，マップの隣接
するサポート箇所を求めるための手段と，少なくとも１
つ又は各信号に依存する補間によって該当する補正信号
を求めるための手段と，補正信号に従って電気的構成素
子の前記出力信号を補正する手段と，を備える評価回路
において，評価回路は，さらに，マップをアドレスする
ために少なくとも１つ又は各信号をハイパスフィルタリ
ングする手段と，少なくとも１つ又は各信号に依存する
補間と後続のローパスフィルタリングによって補正信号
を求めるための手段と，を備えることを特徴とする，評
価回路が提供される。
【００１９】さらに，本発明の第３の観点によれば，測
定量変換器の出力信号の非線形性を補正するためのデジ
タルのセンサ評価回路を備え，センサによって検出され
た物理的又は化学的な量を電気的な出力信号に変換する
測定量変換器であって，その際に評価回路は，マップの
ディスクリートなサポート箇所が格納されるマップメモ
リと，出力信号の非線形性を調節する少なくとも１つの
信号に従って，マップの隣接するサポート箇所を求める
ための手段と，少なくとも１つ又は各信号に依存する補
間によって該当する補正信号を求める手段と，測定量変
換器の出力信号を補正信号に従って補正する手段と，を
備える前記測定量変換器において，評価回路は，さら
に，マップをアドレスするために少なくとも１つ又は各
信号をハイパスフィルタリングする手段と，少なくとも
１つ又は各信号に依存する補間と後続のローパスフィル
タリングによって補正信号を求める手段と，を備えてい
ることを特徴とする，測定量変換器が提供される。
定量変換器の出力信号の非線形性を補正するためのデジ
タルのセンサ評価回路を備え，センサによって検出され
た物理的又は化学的な量を電気的な出力信号に変換する
測定量変換器であって，その際に評価回路は，マップの
ディスクリートなサポート箇所が格納されるマップメモ
リと，出力信号の非線形性を調節する少なくとも１つの
信号に従って，マップの隣接するサポート箇所を求める
ための手段と，少なくとも１つ又は各信号に依存する補
間によって該当する補正信号を求める手段と，測定量変
換器の出力信号を補正信号に従って補正する手段と，を
備える前記測定量変換器において，評価回路は，さら
に，マップをアドレスするために少なくとも１つ又は各
信号をハイパスフィルタリングする手段と，少なくとも
１つ又は各信号に依存する補間と後続のローパスフィル
タリングによって補正信号を求める手段と，を備えてい
ることを特徴とする，測定量変換器が提供される。
【００２０】本発明によれば，測定量変換器の非線形の
伝達特性及び／又は温度経過の補正は，一貫して純デジ
タルの任意の次元のマップ描写に拡大される。本発明の
核心は，デルタ−シグマ−変調器の使用によりハイパス
特性を有するノイズ形成を受けたオーバーサンプリング
された信号によるマップメモリのアドレッシングであ
る。マップ描写に従って，数量化ノイズの大部分をロー
パスフィルタリングにより再び出力信号から除去するこ
とができる。このことは，隣接するサポート箇所を介し
ての補間と同一視される。
伝達特性及び／又は温度経過の補正は，一貫して純デジ
タルの任意の次元のマップ描写に拡大される。本発明の
核心は，デルタ−シグマ−変調器の使用によりハイパス
特性を有するノイズ形成を受けたオーバーサンプリング
された信号によるマップメモリのアドレッシングであ
る。マップ描写に従って，数量化ノイズの大部分をロー
パスフィルタリングにより再び出力信号から除去するこ
とができる。このことは，隣接するサポート箇所を介し
ての補間と同一視される。
【００２１】この方法に必要なノイズ形成の一部は，入
力信号のためのＡ／Ｄ−変換器としてデルタ−シグマ−
変調器を使用することによって実行される。このノイズ
形成が変調次数，サポート箇所の数及びメモリアクセス
レートにおける制限によって十分でない場合には，デシ
メーションフィルタ（ｄｅｚｉｍａｔｉｏｎｓｆｉｌｔ
ｅｒ又はＤｅｃｉｍａｔｉｏｎｓｆｉｌｔｅｒ）とデジ
タルのデルタ−シグマ−変調器の非常に効果的な積分を
使用することができる。デシメーションフィルタによっ
て，エイリアシング効果を回避して，サンプリングレー
トを変化させることができる。
力信号のためのＡ／Ｄ−変換器としてデルタ−シグマ−
変調器を使用することによって実行される。このノイズ
形成が変調次数，サポート箇所の数及びメモリアクセス
レートにおける制限によって十分でない場合には，デシ
メーションフィルタ（ｄｅｚｉｍａｔｉｏｎｓｆｉｌｔ
ｅｒ又はＤｅｃｉｍａｔｉｏｎｓｆｉｌｔｅｒ）とデジ
タルのデルタ−シグマ−変調器の非常に効果的な積分を
使用することができる。デシメーションフィルタによっ
て，エイリアシング効果を回避して，サンプリングレー
トを変化させることができる。
【００２２】この場合において，デシメーションフィル
タは，サンプリングレートを減少させて，それによって
非線形の補正のためのハードウェアと計算のコストを減
少させるために使用される。このとき，マップの大きさ
は，「リニア−バイパス」−回路の使用により線形の補
正成分を別に処理することになるので，著しく減少させ
ることができる。
タは，サンプリングレートを減少させて，それによって
非線形の補正のためのハードウェアと計算のコストを減
少させるために使用される。このとき，マップの大きさ
は，「リニア−バイパス」−回路の使用により線形の補
正成分を別に処理することになるので，著しく減少させ
ることができる。
【００２３】部分アナログの解決に対する本発明の利点
は，デジタル部分の絶対的なドリフト安定性，最近のＩ
Ｃプロセスの利用，及びテスト可能性がより改善される
点にある。プロセッサベースの解決に対する利点は，特
に自動車使用において用いられるような，適度な実装密
度のＩＣ−プロセッサにおいて面消費が少ないことであ
る。
は，デジタル部分の絶対的なドリフト安定性，最近のＩ
Ｃプロセスの利用，及びテスト可能性がより改善される
点にある。プロセッサベースの解決に対する利点は，特
に自動車使用において用いられるような，適度な実装密
度のＩＣ−プロセッサにおいて面消費が少ないことであ
る。
【００２４】特に重要なのは，本発明に基づく方法をコ
ンピュータのためのコンピュータプログラムの形式で実
現することである。コンピュータプログラムは，計算機
上，特にマイクロプロセッサ上で実行可能であって，か
つ本発明に基づく方法を実行するのに好適である。この
コンピュータプログラムは，コンピュータプログラムが
本発明に基づく方法を実行するのに好適である方法と同
様に，発明を表している。
ンピュータのためのコンピュータプログラムの形式で実
現することである。コンピュータプログラムは，計算機
上，特にマイクロプロセッサ上で実行可能であって，か
つ本発明に基づく方法を実行するのに好適である。この
コンピュータプログラムは，コンピュータプログラムが
本発明に基づく方法を実行するのに好適である方法と同
様に，発明を表している。
【００２５】このとき，コンピュータプログラムは，コ
ンピュータのためのメモリ素子上に格納されていること
が好ましい。メモリ素子として，特に電気的，磁気的及
び／又は光学的なメモリ媒体，例えばリードオンリーメ
モリ，ランダムアクセスメモリ，フラッシュメモリ，デ
ィスケット，コンパクトディスク（ＣＤ）などを使用す
ることができる。
ンピュータのためのメモリ素子上に格納されていること
が好ましい。メモリ素子として，特に電気的，磁気的及
び／又は光学的なメモリ媒体，例えばリードオンリーメ
モリ，ランダムアクセスメモリ，フラッシュメモリ，デ
ィスケット，コンパクトディスク（ＣＤ）などを使用す
ることができる。
【００２６】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明の好適な実施の形態について詳細に説明する。な
お，本明細書及び図面において，実質的に同一の機能構
成を有する構成要素については，同一の符号を付するこ
とにより重複説明を省略する。
本発明の好適な実施の形態について詳細に説明する。な
お，本明細書及び図面において，実質的に同一の機能構
成を有する構成要素については，同一の符号を付するこ
とにより重複説明を省略する。
【００２７】図１は，本発明の第１の実施の形態である
センサの測定量変換器における可能な使用の例を示して
いる。図１において，センサは，参照符号８で示されて
いる。センサ８は，例えば自動車の使用，工業設備制
御，又は医療技術の使用において，制御装置９へ測定可
能な物理的又は化学的（多くは非電気的）である量１０
に関する情報を供給する。
センサの測定量変換器における可能な使用の例を示して
いる。図１において，センサは，参照符号８で示されて
いる。センサ８は，例えば自動車の使用，工業設備制
御，又は医療技術の使用において，制御装置９へ測定可
能な物理的又は化学的（多くは非電気的）である量１０
に関する情報を供給する。
【００２８】測定量変換器１１は，測定量１０を電気的
な量１８，例えば電圧，電流，抵抗，容量，周波数等に
変換する。かかる変換は，通常では，測定量変換器１１
の比較的大きい製造許容誤差，及び温度経過等の非線形
性に支配される。さらに，電気的な量１８は，大抵の場
合において極めて小さいので，制御装置９へ直接伝達す
るには適していない。
な量１８，例えば電圧，電流，抵抗，容量，周波数等に
変換する。かかる変換は，通常では，測定量変換器１１
の比較的大きい製造許容誤差，及び温度経過等の非線形
性に支配される。さらに，電気的な量１８は，大抵の場
合において極めて小さいので，制御装置９へ直接伝達す
るには適していない。
【００２９】そのため，測定量変換器１１には，信号評
価回路１２が設けられており，この信号評価回路は，上
記の電気的な信号１８を編集して，編集した信号２０を
アナログ又はデジタルのインターフェイスを介して制御
装置９へ伝達する。この信号評価回路１２は，例えば感
度，オフセット及び温度経過を部分固有に補正すること
ができる。評価回路１２は，補正値ｙｉを求め，その補
正値は，機能ブロック１９において電気的な量１８と，
例えば加算又は乗算によって結合されて，出力信号２０
とされる。
価回路１２が設けられており，この信号評価回路は，上
記の電気的な信号１８を編集して，編集した信号２０を
アナログ又はデジタルのインターフェイスを介して制御
装置９へ伝達する。この信号評価回路１２は，例えば感
度，オフセット及び温度経過を部分固有に補正すること
ができる。評価回路１２は，補正値ｙｉを求め，その補
正値は，機能ブロック１９において電気的な量１８と，
例えば加算又は乗算によって結合されて，出力信号２０
とされる。
【００３０】図３は，アナログの入力信号ｘ１，…，ｘ
Ｎ（Ｎ＝２まで図示）と出力信号ｙ１，…，ｙＭ（Ｍ＝
２まで図示）を有するＭ−倍Ｎ−次元のマップ描写の場
合における測定量変換器１１のための本発明の実施形態
に基づく信号評価回路１２の原理的な構造を示してい
る。入力信号ｘ１，…，ｘＮは，センサ８から来るアナ
ログの電気量である。入力信号ｘｉは，測定量変換器１
１の出力信号１８の非線形性を調節する信号である。
Ｎ（Ｎ＝２まで図示）と出力信号ｙ１，…，ｙＭ（Ｍ＝
２まで図示）を有するＭ−倍Ｎ−次元のマップ描写の場
合における測定量変換器１１のための本発明の実施形態
に基づく信号評価回路１２の原理的な構造を示してい
る。入力信号ｘ１，…，ｘＮは，センサ８から来るアナ
ログの電気量である。入力信号ｘｉは，測定量変換器１
１の出力信号１８の非線形性を調節する信号である。
【００３１】図１において，測定量変換器１１の出力に
おける電気的な量１８も入力信号ｘｉの１つである。そ
れによって，電気的な量１８に依存する補正値ｙｉを求
めることができる。しかし，評価回路１２への電気的な
量１８の供給をゼロでウエイト付けすることによって，
補正値ｙｉを上記の電気的な量１８と関わりなく求める
ことも可能である。入力量ｘｉの他の例としては，例え
ば周囲温度，又は媒体あるいは構成部分の温度等の温度
であって，その物理的あるいは化学的な量１０が測定さ
れる。
おける電気的な量１８も入力信号ｘｉの１つである。そ
れによって，電気的な量１８に依存する補正値ｙｉを求
めることができる。しかし，評価回路１２への電気的な
量１８の供給をゼロでウエイト付けすることによって，
補正値ｙｉを上記の電気的な量１８と関わりなく求める
ことも可能である。入力量ｘｉの他の例としては，例え
ば周囲温度，又は媒体あるいは構成部分の温度等の温度
であって，その物理的あるいは化学的な量１０が測定さ
れる。
【００３２】出力信号ｙ１，…，ｙＭは，アナログ又は
デジタルの電気量であって，これら出力信号は，任意の
アナログ若しくはデジタルのインターフェイスを介して
制御装置９へ供給することができる。符号ｎk，ｊは，
それぞれの固定小数デジタル信号のワード幅を表してお
り，その場合に符号ｋは，左から右への信号の流れにお
ける位置を，符号ｊは，それぞれのチャネル（入力にお
ける１，…，Ｎ，若しくは出力における１，…，Ｍ）を
示している。
デジタルの電気量であって，これら出力信号は，任意の
アナログ若しくはデジタルのインターフェイスを介して
制御装置９へ供給することができる。符号ｎk，ｊは，
それぞれの固定小数デジタル信号のワード幅を表してお
り，その場合に符号ｋは，左から右への信号の流れにお
ける位置を，符号ｊは，それぞれのチャネル（入力にお
ける１，…，Ｎ，若しくは出力における１，…，Ｍ）を
示している。
【００３３】ブロックの間には，それぞれのサンプリン
グ周波数ｆＳ１，…，ｆＳ３が記載されており，その場
合に簡単にするためにチャネルについては区別されな
い。しかし，実際には，周波数ｆＳ１とｆＳ３は，それ
ぞれのチャネルの解像−及び限界周波数条件への理想的
な適合を保証するために，チャネル固有に選択される。
ただ周波数ｆＳ２の場合には，固定のサンプリングレー
ト，すなわちマップメモリ２へのアクセスレートのみが
可能である。
グ周波数ｆＳ１，…，ｆＳ３が記載されており，その場
合に簡単にするためにチャネルについては区別されな
い。しかし，実際には，周波数ｆＳ１とｆＳ３は，それ
ぞれのチャネルの解像−及び限界周波数条件への理想的
な適合を保証するために，チャネル固有に選択される。
ただ周波数ｆＳ２の場合には，固定のサンプリングレー
ト，すなわちマップメモリ２へのアクセスレートのみが
可能である。
【００３４】入力信号ｘｉは，Ａ／Ｄ（アナログ／デジ
タル）−変換器１によってレートｆ Ｓ１を有するワード
幅ｎ１，ｉのデジタル信号に変換される。このとき，ロ
ーパス−デルタ−シグマ−変換器が使用されることが好
ましい。なぜなら，かかる変換器は，既にその数量化ノ
イズのハイパス−ノイズ形成を実施するからである。ワ
ード幅ｎ１，ｉは，通常では１に等しい。
タル）−変換器１によってレートｆ Ｓ１を有するワード
幅ｎ１，ｉのデジタル信号に変換される。このとき，ロ
ーパス−デルタ−シグマ−変換器が使用されることが好
ましい。なぜなら，かかる変換器は，既にその数量化ノ
イズのハイパス−ノイズ形成を実施するからである。ワ
ード幅ｎ１，ｉは，通常では１に等しい。
【００３５】従って周波数ｆＳ１は，要請される解像度
にとって十分なオーバーサンプリングを保証するため
に，要請されるシステム帯域幅に比較して大きく選択さ
れている。周波数ｆＳ１は，通常では，ほぼ最小のサン
プリングレートの係数１００の領域にある。オーバーサ
ンプリングは，通常，センサ技術において、容易には達
成できない。なぜなら，上記領域では信号帯域幅は，む
しろ小さいからである。
にとって十分なオーバーサンプリングを保証するため
に，要請されるシステム帯域幅に比較して大きく選択さ
れている。周波数ｆＳ１は，通常では，ほぼ最小のサン
プリングレートの係数１００の領域にある。オーバーサ
ンプリングは，通常，センサ技術において、容易には達
成できない。なぜなら，上記領域では信号帯域幅は，む
しろ小さいからである。
【００３６】本来のマップ１３は，測定量変換器１１の
校正を可能にするために，通常，不揮発性メモリ２，例
えばＥＥＰＲＯＭ（Ｅｌｅｃｔｒｏｎｉｃａｌｌｙ Ｅ
ｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ
−Ｏｎｌｙ−Ｍｅｍｏｒｙ）に格納される。このとき，
校正は，センサ形成の最後に実行されるのが好ましい。
マップ１３を格納するために，不揮発性メモリ２の代わ
りに，揮発性メモリ，例えばＲＡＭ（Ｒａｎｄｏｍ−Ａ
ｃｃｅｓｓ−Ｍｅｍｏｒｙ）も使用可能である。その内
容は，それぞれ制御装置９のエネルギ供給のスイッチオ
ン後に，センサ８へダウンロードされる。
校正を可能にするために，通常，不揮発性メモリ２，例
えばＥＥＰＲＯＭ（Ｅｌｅｃｔｒｏｎｉｃａｌｌｙ Ｅ
ｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ
−Ｏｎｌｙ−Ｍｅｍｏｒｙ）に格納される。このとき，
校正は，センサ形成の最後に実行されるのが好ましい。
マップ１３を格納するために，不揮発性メモリ２の代わ
りに，揮発性メモリ，例えばＲＡＭ（Ｒａｎｄｏｍ−Ａ
ｃｃｅｓｓ−Ｍｅｍｏｒｙ）も使用可能である。その内
容は，それぞれ制御装置９のエネルギ供給のスイッチオ
ン後に，センサ８へダウンロードされる。
【００３７】本発明に基づく方法は，信号のオーバーサ
ンプリングを基礎としているので，マップメモリ２への
可能な限りでの高いアクセスレートｆＳ２が望ましい。
しかし，このレートは，技術的に制限されている。従っ
て，低い次数のデルタ−シグマ−Ａ／Ｄ−変換器を使用
する場合には，サンプリングレートをｆＳ１からｆＳ ２
へ減少させることが必要である。これは，図３に記載の
デシメーションフィルタ３（又はＤｅｚｉｍａｔｉｏｎ
−ＦｉｌｔｅｒあるいはＤｅｃｉｍａｔｉｏｎ−Ｆｉｌ
ｔｅｒ）で示すように，エイリアシング効果を防止する
ために実行することができる。その際にワード幅は，ｎ
１，ｉからｎ２，ｉへ引き上げられる。
ンプリングを基礎としているので，マップメモリ２への
可能な限りでの高いアクセスレートｆＳ２が望ましい。
しかし，このレートは，技術的に制限されている。従っ
て，低い次数のデルタ−シグマ−Ａ／Ｄ−変換器を使用
する場合には，サンプリングレートをｆＳ１からｆＳ ２
へ減少させることが必要である。これは，図３に記載の
デシメーションフィルタ３（又はＤｅｚｉｍａｔｉｏｎ
−ＦｉｌｔｅｒあるいはＤｅｃｉｍａｔｉｏｎ−Ｆｉｌ
ｔｅｒ）で示すように，エイリアシング効果を防止する
ために実行することができる。その際にワード幅は，ｎ
１，ｉからｎ２，ｉへ引き上げられる。
【００３８】次元ｉのサポート箇所の数は，表示すべき
マップ描写の非線形性に適応されている。ワード幅ｎ
２，ｉは，サポート箇所の数に適応されなければならな
い。２ ｎ２，ｉは，サポート箇所の所望の数よりもずっ
と大きい。ここで，むしろ重要なのは，ワード幅ｎ
３，ｉであって，それは上述したサポート箇所数のベー
ス２の対数に対して次に大きい整数の値に等しい。この
数は，メモリ２を十分に良く利用するために，通常２の
累乗指数として選択される。
マップ描写の非線形性に適応されている。ワード幅ｎ
２，ｉは，サポート箇所の数に適応されなければならな
い。２ ｎ２，ｉは，サポート箇所の所望の数よりもずっ
と大きい。ここで，むしろ重要なのは，ワード幅ｎ
３，ｉであって，それは上述したサポート箇所数のベー
ス２の対数に対して次に大きい整数の値に等しい。この
数は，メモリ２を十分に良く利用するために，通常２の
累乗指数として選択される。
【００３９】しかし他の値は，制限回路を使用すること
によって，同様に容易に実現可能である。ワード幅ｎ
２，ｉからワード幅ｎ３，ｉへ引き下げるために，ま
ず，単純に一つにまとめることが考えられる。しかしこ
れは，形成されない近似的にホワイト数量化ノイズをも
たらし，かかるノイズは，信号帯域内で有効信号から分
離されない。従って解像要請は，通常満たされない。
によって，同様に容易に実現可能である。ワード幅ｎ
２，ｉからワード幅ｎ３，ｉへ引き下げるために，ま
ず，単純に一つにまとめることが考えられる。しかしこ
れは，形成されない近似的にホワイト数量化ノイズをも
たらし，かかるノイズは，信号帯域内で有効信号から分
離されない。従って解像要請は，通常満たされない。
【００４０】また，より良好な可能性として，デジタル
のデルタ−シグマ−変調器４内のハイパス−ノイズ形成
によるワード幅削減がある。もちろんその代わりに，フ
ロントエンドにおいてより高次のデルタ−シグマ−Ａ／
Ｄ−変換器１を実施することもできる。
のデルタ−シグマ−変調器４内のハイパス−ノイズ形成
によるワード幅削減がある。もちろんその代わりに，フ
ロントエンドにおいてより高次のデルタ−シグマ−Ａ／
Ｄ−変換器１を実施することもできる。
【００４１】Ｎ−次元のマップ描写においては，データ
レートｆＳ２を有するワード幅ｎ３，ｉのＮのデジタル
信号を使用することができる。これらのデータは，単純
にビット単位で継ぎ合せることによって，マップメモリ
２のｎ３ビット幅のアドレスへ移行させることができ
る。
レートｆＳ２を有するワード幅ｎ３，ｉのＮのデジタル
信号を使用することができる。これらのデータは，単純
にビット単位で継ぎ合せることによって，マップメモリ
２のｎ３ビット幅のアドレスへ移行させることができ
る。
【００４２】このメモリ２へデータを適切に格納するこ
とにより，各サポート箇所の組み合わせに対して，従っ
て各アドレスに対して，正しいマップデータを準備する
ことができることが保証される（図２も参照）。それぞ
れマップデータの必要とされる解像と，レートｆＳ２の
唯一のアクセスによって照会される，個別マップの数Ｍ
に従って，アドレス論理は，各アドレスについてメモリ
２から多数の連続するワードを照会しなければならな
い。このことは，本来のメモリアドレスを得るために
は，幅ｎ３のアドレスワードに，さらに最も重要性の低
い１つ又は複数のビットを付加しなければならないこと
を意味している。
とにより，各サポート箇所の組み合わせに対して，従っ
て各アドレスに対して，正しいマップデータを準備する
ことができることが保証される（図２も参照）。それぞ
れマップデータの必要とされる解像と，レートｆＳ２の
唯一のアクセスによって照会される，個別マップの数Ｍ
に従って，アドレス論理は，各アドレスについてメモリ
２から多数の連続するワードを照会しなければならな
い。このことは，本来のメモリアドレスを得るために
は，幅ｎ３のアドレスワードに，さらに最も重要性の低
い１つ又は複数のビットを付加しなければならないこと
を意味している。
【００４３】マップメモリ２の出力には，最終的に，レ
ートｆＳ２を有するワード幅ｎ４のデータが提供され
る。これによって，ワード幅ｎ４，ｊの個別マップの数
Ｍの個別信号に分割することができる。値ｘｉが２つの
サポート箇所の間にある場合には（図２を参照），ノイ
ズ形成を有するオーバーサンプリングは，隣接するサポ
ート箇所間でアドレスの準ランダムな変化をもたらし，
その場合に時間的な平均値は，正確な値ｘｉを示す。
ートｆＳ２を有するワード幅ｎ４のデータが提供され
る。これによって，ワード幅ｎ４，ｊの個別マップの数
Ｍの個別信号に分割することができる。値ｘｉが２つの
サポート箇所の間にある場合には（図２を参照），ノイ
ズ形成を有するオーバーサンプリングは，隣接するサポ
ート箇所間でアドレスの準ランダムな変化をもたらし，
その場合に時間的な平均値は，正確な値ｘｉを示す。
【００４４】マップメモリ２の出力においては，データ
は同様に，これらサポート点に対応づけられているマッ
プ１３の間で時間的に変化する。ここでは，時間的な平
均値は，サポート点の間で補間された値を表す。サポー
ト箇所の単位内の値ｘｉを中心とするノイズの振幅は，
使用されるノイズ形成の次数に依存する。すなわち，よ
り高次の補間も可能である。補間をもたらす時間的な平
均値形成は，マップメモリ２の後段でローパスフィルタ
５によって実行することができる。通常ここでは，さら
にまたサンプリングレートがｆＳ２からｆＳ３へ引き下
げられ，そのための他のデシメーションフィルタ６が必
要とされる。
は同様に，これらサポート点に対応づけられているマッ
プ１３の間で時間的に変化する。ここでは，時間的な平
均値は，サポート点の間で補間された値を表す。サポー
ト箇所の単位内の値ｘｉを中心とするノイズの振幅は，
使用されるノイズ形成の次数に依存する。すなわち，よ
り高次の補間も可能である。補間をもたらす時間的な平
均値形成は，マップメモリ２の後段でローパスフィルタ
５によって実行することができる。通常ここでは，さら
にまたサンプリングレートがｆＳ２からｆＳ３へ引き下
げられ，そのための他のデシメーションフィルタ６が必
要とされる。
【００４５】本発明の最も重要な視点は，マップデータ
のワード幅ｎ４，ｊが，信号帯域幅に比較してレートｆ
Ｓ２によって与えられるオーバーサンプリングにおける
解像の表示のために必要とされるよりも，典型的に高く
選択されることである。このことは，校正の所望の調節
精度を保証するために必要である。
のワード幅ｎ４，ｊが，信号帯域幅に比較してレートｆ
Ｓ２によって与えられるオーバーサンプリングにおける
解像の表示のために必要とされるよりも，典型的に高く
選択されることである。このことは，校正の所望の調節
精度を保証するために必要である。
【００４６】本発明の本実施形態に基づく方法の説明か
ら明らかなように，等間隔のサポート箇所の選択が前提
とされ，その場合に各次元ｉにおけるサポート箇所の数
は，互いに関係なく選択することができる。もちろん，
上記Ｍ個の個別マップの各々についてサポート箇所は強
制的に同一であって，ただこれらのサポート箇所に対す
るマップデータが異なる。
ら明らかなように，等間隔のサポート箇所の選択が前提
とされ，その場合に各次元ｉにおけるサポート箇所の数
は，互いに関係なく選択することができる。もちろん，
上記Ｍ個の個別マップの各々についてサポート箇所は強
制的に同一であって，ただこれらのサポート箇所に対す
るマップデータが異なる。
【００４７】次元決定における重要な点は，与えられた
マップ大きさにおいて得られる解像とマップ描写の非線
形性の度合いとの関係である。この非線形性によって，
より高い周波数領域からのノイズ成分が有効帯域内へ反
映される。この効果は，数値的なシミュレーションによ
ってのみ検出可能である。特にここで，いわゆる「パタ
ーンノイズ」−効果が障害として作用する。これに関連
して，デジタルのデルタ−シグマ−変調器４内でいわゆ
る「ディザリング」−技術の使用を考慮することができ
る。
マップ大きさにおいて得られる解像とマップ描写の非線
形性の度合いとの関係である。この非線形性によって，
より高い周波数領域からのノイズ成分が有効帯域内へ反
映される。この効果は，数値的なシミュレーションによ
ってのみ検出可能である。特にここで，いわゆる「パタ
ーンノイズ」−効果が障害として作用する。これに関連
して，デジタルのデルタ−シグマ−変調器４内でいわゆ
る「ディザリング」−技術の使用を考慮することができ
る。
【００４８】マップメモリ２の前段のデシメーションフ
ィルタ３とデジタルのデルタ−シグマ−変調器４を実現
するために，極めて効果的なハードウェア節約方法があ
る。
ィルタ３とデジタルのデルタ−シグマ−変調器４を実現
するために，極めて効果的なハードウェア節約方法があ
る。
【００４９】図４（ａ）には，いわゆるｓｉｎｃ２−デ
シメーションフィルタの典型的なアーキテクチャが図示
されている。その場合にzｉ＝ｅｘｐ（ｊ＊２＊ｐｉ＊
ｆ／ｆＳｉ）は，それぞれのサンプリング領域ｉのため
のｚ−トランスフォーメーションのスペクトル変数を示
している。本図において，符号Ｄは，デシメーション係
数ｆＳ１／ｆＳ２を表す。
シメーションフィルタの典型的なアーキテクチャが図示
されている。その場合にzｉ＝ｅｘｐ（ｊ＊２＊ｐｉ＊
ｆ／ｆＳｉ）は，それぞれのサンプリング領域ｉのため
のｚ−トランスフォーメーションのスペクトル変数を示
している。本図において，符号Ｄは，デシメーション係
数ｆＳ１／ｆＳ２を表す。
【００５０】図４（ｂ）には，ループパラメータa１，a
２，b１及びｃ１を有する２次のデジタルのｎｂ−ビッ
トのデルタ−シグマ−変調器２の典型的な実現が示され
ている。数量化器は，この場合には，重要性の低いビッ
トを単純に下落させることによって実現される。ループ
パラメータは，わずかなシフト−及び付加演算に基づく
ｃｓｄ−形式を使用して示されている。
２，b１及びｃ１を有する２次のデジタルのｎｂ−ビッ
トのデルタ−シグマ−変調器２の典型的な実現が示され
ている。数量化器は，この場合には，重要性の低いビッ
トを単純に下落させることによって実現される。ループ
パラメータは，わずかなシフト−及び付加演算に基づく
ｃｓｄ−形式を使用して示されている。
【００５１】図５には，本発明の他の実施の形態に基づ
き，アナログの入力信号ｘ１，…，ｘＮ（Ｎ＝２まで図
示）と出力信号ｙ１，…ｙＭ（Ｍ＝２まで図示）を有す
るＭ−倍のＮ−次元マップ描写の場合における測定量変
換器１１の信号評価回路１２の原理的な構造が示されて
いる。その場合にマップ描写は，図３に基づく測定量変
換器１１の場合に使用されたデシメーションフィルタ３
とデジタルのデルタ−シグマ−変調器４の代わりに，デ
シメーション−変調器７を使用して実行される。
き，アナログの入力信号ｘ１，…，ｘＮ（Ｎ＝２まで図
示）と出力信号ｙ１，…ｙＭ（Ｍ＝２まで図示）を有す
るＭ−倍のＮ−次元マップ描写の場合における測定量変
換器１１の信号評価回路１２の原理的な構造が示されて
いる。その場合にマップ描写は，図３に基づく測定量変
換器１１の場合に使用されたデシメーションフィルタ３
とデジタルのデルタ−シグマ−変調器４の代わりに，デ
シメーション−変調器７を使用して実行される。
【００５２】デシメーション変調器７の可能なブロック
回路図は，図６（ａ）と図６（ｂ）に示されている。
回路図は，図６（ａ）と図６（ｂ）に示されている。
【００５３】図６（ａ）は，図５の測定量変換器のデシ
メーション変調器を示す第１のブロック図であり，図６
（ｂ）は，図５の測定量変換器のデシメーション変調器
を示す第２のブロック図である。図６（ａ）は，２次の
デシメーション変調器を示している。シャノンの定理を
使用して，このデシメーション変調器７の信号伝達関数
もノイズ伝達関数も，図４（ａ）と図４（ｂ）に基づく
デシメーション３とデジタルのデルタ−シグマ−変調器
４が図６（ｂ）に示す直列回路に等しいことを示すこと
ができる。
メーション変調器を示す第１のブロック図であり，図６
（ｂ）は，図５の測定量変換器のデシメーション変調器
を示す第２のブロック図である。図６（ａ）は，２次の
デシメーション変調器を示している。シャノンの定理を
使用して，このデシメーション変調器７の信号伝達関数
もノイズ伝達関数も，図４（ａ）と図４（ｂ）に基づく
デシメーション３とデジタルのデルタ−シグマ−変調器
４が図６（ｂ）に示す直列回路に等しいことを示すこと
ができる。
【００５４】数量化演算の著しい非線形性に基づいて，
関数を数値的なシミュレーションによって検査しなけれ
ばならない。この種のシミュレーションは，図６（ｂ）
で主張されている等価を保証する。伝達関数z１とz２を
有する図６（ｂ）の２つのブロック１４，１５は，単に
負の遅延を示すのみであり，それは，デシメーション変
調器７を通過するグループラン時間がデシメーションフ
ィルタ３と変調器４の直列回路を通過するグループラン
時間よりも短いことを意味している。ただ，６つのレジ
スタバンクの代わりに，２つしか必要としないという状
況においてだけでも，図５に基づく解法の節約能力が認
識される。
関数を数値的なシミュレーションによって検査しなけれ
ばならない。この種のシミュレーションは，図６（ｂ）
で主張されている等価を保証する。伝達関数z１とz２を
有する図６（ｂ）の２つのブロック１４，１５は，単に
負の遅延を示すのみであり，それは，デシメーション変
調器７を通過するグループラン時間がデシメーションフ
ィルタ３と変調器４の直列回路を通過するグループラン
時間よりも短いことを意味している。ただ，６つのレジ
スタバンクの代わりに，２つしか必要としないという状
況においてだけでも，図５に基づく解法の節約能力が認
識される。
【００５５】出力信号ｙｊが入力信号ｘｊ（i＝ｊにつ
いて）に略線形に依存し，かつｉ＝１，…，Ｎを有する
全入力信号ｘｉに依存するわずかな非線形の干渉のみを
有すると仮定した場合に，マップメモリ２を迂回する線
形のバイパス通路１６を形成することにより，マップメ
モリ２のメモリ需要を著しく引き下げることができる。
いて）に略線形に依存し，かつｉ＝１，…，Ｎを有する
全入力信号ｘｉに依存するわずかな非線形の干渉のみを
有すると仮定した場合に，マップメモリ２を迂回する線
形のバイパス通路１６を形成することにより，マップメ
モリ２のメモリ需要を著しく引き下げることができる。
【００５６】上記のことは，図７のブロック回路図に概
略的に示されている。各バイパス通路１６は，固定の係
数による乗算と固定のオフセット値の加算を有している
（図８を参照）。乗算と加算の順序は，任意に選択する
ことができるが，加算前に乗算を実施することは，発生
するワード幅に基づき，それと結びついた手間に関する
利点を有する。係数とオフセット値は，センサ８を校正
する場合，同様に不揮発性（ｎ．ｆ．）メモリに格納さ
れなければならない。非線形のマップデータの動特性を
正しくスケーリングするために，ワード幅ｎ６，ｊのバ
イパスデータに加算する前に，固定的に配線された係数
ｊ（図７のブロック１７）による乗算が必要である。通
常かかる演算は，二値のシフト演算にしかならない。
略的に示されている。各バイパス通路１６は，固定の係
数による乗算と固定のオフセット値の加算を有している
（図８を参照）。乗算と加算の順序は，任意に選択する
ことができるが，加算前に乗算を実施することは，発生
するワード幅に基づき，それと結びついた手間に関する
利点を有する。係数とオフセット値は，センサ８を校正
する場合，同様に不揮発性（ｎ．ｆ．）メモリに格納さ
れなければならない。非線形のマップデータの動特性を
正しくスケーリングするために，ワード幅ｎ６，ｊのバ
イパスデータに加算する前に，固定的に配線された係数
ｊ（図７のブロック１７）による乗算が必要である。通
常かかる演算は，二値のシフト演算にしかならない。
【００５７】従ってマップメモリ２は，入力信号ｘｉに
依存した出力信号ｙｊの非線形の微校正及びｉ≠ｊを有
する出力信号ｙｊと入力信号ｘｉの依存性に必要とされ
る，マップ１３のサポート箇所のみを有している。従っ
てワード幅ｎ４，ｊとそれに伴ってマップメモリ２の大
きさは，図７に基づく実施の形態においては，バイパス
通路１６なしでの実現（図３又は５を参照）における場
合よりも小さく選択することができる。
依存した出力信号ｙｊの非線形の微校正及びｉ≠ｊを有
する出力信号ｙｊと入力信号ｘｉの依存性に必要とされ
る，マップ１３のサポート箇所のみを有している。従っ
てワード幅ｎ４，ｊとそれに伴ってマップメモリ２の大
きさは，図７に基づく実施の形態においては，バイパス
通路１６なしでの実現（図３又は５を参照）における場
合よりも小さく選択することができる。
【００５８】図３，５及び７で示される概略的なブロッ
ク回路図においては，実際には必要又は重要である単純
なスケーリング−及び制限関数は，見やすくする理由か
ら図示されていない。すなわち，さらにマップ１３をよ
く利用するためには，例えばデルタ−シグマ−Ａ／Ｄ−
変換器１の後段で，大まかなオフセット−及び感度−前
校正が重要となる。
ク回路図においては，実際には必要又は重要である単純
なスケーリング−及び制限関数は，見やすくする理由か
ら図示されていない。すなわち，さらにマップ１３をよ
く利用するためには，例えばデルタ−シグマ−Ａ／Ｄ−
変換器１の後段で，大まかなオフセット−及び感度−前
校正が重要となる。
【００５９】以上，添付図面を参照しながら本発明の好
適な実施形態について説明したが，本発明はかかる例に
限定されない。当業者であれば，特許請求の範囲に記載
された技術的思想の範疇内において各種の変更例又は修
正例に想到し得ることは明らかであり，それらについて
も当然に本発明の技術的範囲に属するものと了解され
る。
適な実施形態について説明したが，本発明はかかる例に
限定されない。当業者であれば，特許請求の範囲に記載
された技術的思想の範疇内において各種の変更例又は修
正例に想到し得ることは明らかであり，それらについて
も当然に本発明の技術的範囲に属するものと了解され
る。
【００６０】
【発明の効果】以上説明したように，本発明によれば，
電気的構成素子，特に測定量変換器の非線形の伝達特性
及び／又は温度経過の補正を改良することができる。ま
た，本発明に基づく電気的構成素子の出力信号の非線形
性を補正する方法をコンピュータのためのコンピュータ
プログラムの形式で実現することが可能となる。
電気的構成素子，特に測定量変換器の非線形の伝達特性
及び／又は温度経過の補正を改良することができる。ま
た，本発明に基づく電気的構成素子の出力信号の非線形
性を補正する方法をコンピュータのためのコンピュータ
プログラムの形式で実現することが可能となる。
【図１】本発明の第１の実施の形態のセンサの測定量変
換器における本発明の可能な使用の例を示している。
換器における本発明の可能な使用の例を示している。
【図２】マップ校正を説明するための２次元のマップを
示している。
示している。
【図３】本発明の第１の好適な実施形態に基づく，Ｎ−
次元，Ｎ−倍のマップのマップ校正を有する測定量変換
器のブロック図である。
次元，Ｎ−倍のマップのマップ校正を有する測定量変換
器のブロック図である。
【図４】図４（ａ）は，図３に基づく測定量変換器のデ
シメーションフィルタのブロック図であり，図４（ｂ）
は，図３に基づく測定量変換器のデジタルのデルタ−シ
グマ−変調器のブロック図である。
シメーションフィルタのブロック図であり，図４（ｂ）
は，図３に基づく測定量変換器のデジタルのデルタ−シ
グマ−変調器のブロック図である。
【図５】本発明の他の好適な実施形態に基づく，Ｎ−次
元，Ｎ−倍のマップのマップ校正を有する測定量変換器
のブロック図である。
元，Ｎ−倍のマップのマップ校正を有する測定量変換器
のブロック図である。
【図６】図６（ａ）は，図５の測定量変換器のデシメー
ション変調器を示す第１のブロック図であり，図６
（ｂ）は，図５の測定量変換器のデシメーション変調器
を示す第２のブロック図である。
ション変調器を示す第１のブロック図であり，図６
（ｂ）は，図５の測定量変換器のデシメーション変調器
を示す第２のブロック図である。
【図７】本発明の他の好適な実施形態に基づく，Ｎ−次
元，Ｎ−倍のマップのマップ校正を有する本発明に基づ
く測定量変換器のブロック図である。
元，Ｎ−倍のマップのマップ校正を有する本発明に基づ
く測定量変換器のブロック図である。
【図８】図７に基づく測定量変換器のバイパスのブロッ
ク図である。
ク図である。
１ Ａ／Ｄ（アナログ／デジタル）−変換器
２ マップメモリ
３ デシメーションフィルタ
４ 変調器
５，６ デシメーションフィルタ，ローパス
７ デシメーション変調器
８ センサ
９ 制御装置
１０ 物理的又は化学的（多くは非電気的）である量
１１ 測定量変換器
１２ 信号評価回路
１３ マップ
１４，１５ ブロック
１６ バイパス通路
１７ 係数
１８ 電気的な量
１９ 機能ブロック
２０ 出力信号
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 トーマス ヴィージャ
ドイツ連邦共和国 72810 ゴマリンゲン
マダックシュトラーセ 12
Ｆターム(参考） 5J064 AA01 BA03 BB04 BB14 BC01
BC08 BC12 BD00
Claims (11)
- 【請求項１】 ディスクリートなサポート箇所によって
定められるマップを用いて，電気的構成素子の出力信号
の非線形性を補正する方法であり，その際に前記出力信
号の非線形性を調節する少なくとも１つの信号に従って
前記マップの隣接するサポート箇所が求められて，該サ
ポート箇所の間に補間され，前記少なくとも１つ又は各
信号に依存する補間により該当する補正信号が求められ
て，前記電気的構成素子の前記出力信号が前記補正信号
によって補正される，出力信号補正方法において；前記
少なくとも１つ又は各信号は，前記マップをアドレスす
るためにハイパスフィルタリングされ，前記補正信号
は，前記１つ又は各信号に依存する補間と後続のローパ
スフィルタリングによって求められることを特徴とす
る，出力信号補正方法。 - 【請求項２】 前記少なくとも１つ又は各信号は，前記
マップをアドレスするためにオーバーサンプリングされ
ることを特徴とする，請求項１に記載の出力信号補正方
法。 - 【請求項３】 前記マップをアドレスするための前記少
なくとも１つ又は各信号の前記ハイパスフィルタリング
は，デルタ−シグマ−変調器によって実行されることを
特徴とする，請求項１又は２に記載の出力信号補正方
法。 - 【請求項４】 前記マップをアドレスするための前記少
なくとも１つ又は各信号のサンプリングレートが減少さ
れることを特徴とする，請求項１から３のいずれか１項
に記載の出力信号補正方法。 - 【請求項５】 前記マップによって求められる前記補正
信号のサンプリングレートが減少されることを特徴とす
る，請求項１から５のいずれか１項に記載の出力信号補
正方法。 - 【請求項６】 前記サンプリングレートを減少させるた
めに，デシメーションフィルタが使用されることを特徴
とする，請求項４又は５に記載の出力信号補正方法。 - 【請求項７】 電気的構成素子の出力信号の非線形性を
補正するための前記電気的構成素子のデジタルのセンサ
評価回路であって，その際に前記センサ評価回路は，−
マップのディスクリートなサポート箇所が格納されるマ
ップメモリと，−前記出力信号の非線形性を調節する少
なくとも１つの信号に従って，前記マップの隣接するサ
ポート箇所を求めるための手段と，−前記少なくとも１
つ又は各信号に依存する補間によって該当する補正信号
を求めるための手段と，−前記補正信号に従って前記電
気的構成素子の前記出力信号を補正する手段と，を備え
る前記センサ評価回路において；該センサ評価回路は，
さらに，−前記マップをアドレスするために前記少なく
とも１つ又は各信号をハイパスフィルタリングする手段
と，−前記少なくとも１つ又は各信号に依存する補間と
後続のローパスフィルタリングによって前記補正信号を
求めるための手段と，を備えることを特徴とする，セン
サ評価回路。 - 【請求項８】 前記センサ評価回路は，請求項２から６
のいずれか１項に記載の方法を実行する手段を備えるこ
とを特徴とする，請求項７に記載のセンサ評価回路。 - 【請求項９】 測定量変換器の出力信号の非線形性を補
正するためのデジタルのセンサ評価回路を備え，センサ
によって検出された物理的又は化学的な量を電気的な出
力信号に変換する測定量変換器であって，その際に前記
センサ評価回路は，−マップのディスクリートなサポー
ト箇所が格納されるマップメモリと，−前記出力信号の
非線形性を調節する少なくとも１つの信号に従って，前
記マップの隣接するサポート箇所を求めるための手段
と，−前記少なくとも１つ又は各信号に依存する補間に
よって該当する補正信号を求める手段と，−前記測定量
変換器の前記出力信号を前記補正信号に従って補正する
手段と，を備える前記測定量変換器において；前記セン
サ評価回路は，さらに，−前記マップをアドレスするた
めに前記少なくとも１つ又は各信号をハイパスフィルタ
リングする手段と，−前記少なくとも１つ又は各信号に
依存する補間と後続のローパスフィルタリングによって
前記補正信号を求める手段と，を備えていることを特徴
とする，測定量変換器。 - 【請求項１０】 計算機上，特にマイクロプロセッサ上
で実行可能なコンピュータプログラムにおいて，該コン
ピュータプログラムは，前記計算機上で実行された場合
に，請求項１から６のいずれか１項に記載の方法を実行
するのに好適であることを特徴とする，コンピュータプ
ログラム。 - 【請求項１１】 前記コンピュータプログラムは，メモ
リ素子上に格納されていることを特徴とする，請求項１
０に記載のコンピュータプログラム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10204442.2 | 2002-02-04 | ||
| DE10204442A DE10204442C2 (de) | 2002-02-04 | 2002-02-04 | Verfahren zur Korrektur von Nichtlinearitäten eines Ausgangssignals eines elektrischen Bauelements, insbesondere eines Messumformers |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003332911A true JP2003332911A (ja) | 2003-11-21 |
| JP2003332911A5 JP2003332911A5 (ja) | 2004-12-24 |
| JP4361741B2 JP4361741B2 (ja) | 2009-11-11 |
Family
ID=27618306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003027613A Expired - Fee Related JP4361741B2 (ja) | 2002-02-04 | 2003-02-04 | 出力信号補正方法，センサ評価回路，測定量変換器，及びコンピュータプログラム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6901355B2 (ja) |
| JP (1) | JP4361741B2 (ja) |
| DE (1) | DE10204442C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009273131A (ja) * | 2008-05-09 | 2009-11-19 | Asahi Kasei Electronics Co Ltd | ハイブリッドデルタシグマａｄｃ |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10339405B3 (de) * | 2003-08-27 | 2005-03-03 | Pierburg Gmbh | Verfahren zum Erstellen einer Sensorkennlinie |
| US7212137B2 (en) * | 2003-10-09 | 2007-05-01 | Cirrus Logic, Inc. | Delta sigma modulator with integral decimation |
| GB0425800D0 (en) * | 2004-11-24 | 2004-12-22 | Koninkl Philips Electronics Nv | Montoring physical operating parameters of an integrated circuit |
| DE102005047092A1 (de) * | 2005-09-30 | 2007-04-05 | Robert Bosch Gmbh | Übertragungsglied mit bereichsweisen Kennfeld |
| DE102005062981A1 (de) | 2005-12-28 | 2007-07-05 | Endress + Hauser Flowtec Ag | Verfahren zur Bestimmung eines Ausgangswertes eines Sensors der Automatisierungstechnik |
| US7818638B2 (en) * | 2007-06-15 | 2010-10-19 | Micron Technology, Inc. | Systems and devices including memory with built-in self test and methods of making and using the same |
| DE102011085547B4 (de) * | 2011-11-02 | 2021-07-22 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Korrektur eines Sensorsignals |
| US9564849B2 (en) | 2013-05-06 | 2017-02-07 | Raf Technology, Inc. | Scale for weighing flowing granular materials |
| WO2017079749A1 (en) | 2015-11-05 | 2017-05-11 | Raf Technology, Inc. | High speed robotic weighing system |
| GB2550597B (en) * | 2016-05-24 | 2020-05-13 | Delphi Automotive Systems Lux | Method of modelling afr to compensate for wraf sensor |
| DE102017209525A1 (de) * | 2017-06-07 | 2018-12-13 | Robert Bosch Gmbh | Verfahren zur Berechnung einer Füllung einer Brennkraftmaschine |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2252829B (en) * | 1991-02-15 | 1994-10-19 | Crystal Semiconductor Corp | Method and apparatus for decreasing the interference and noise sensitivity of a ratiometric converter type of circuit |
| DE4219791C2 (de) * | 1992-06-17 | 2002-07-11 | Bosch Gmbh Robert | System zur Regelung der Aufladung einer Brennkraftmaschine |
| CA2172799A1 (en) * | 1993-10-18 | 1995-04-27 | Lowell Kleven | Vortex flowmeter electronics |
| US5592165A (en) * | 1995-08-15 | 1997-01-07 | Sigmatel, Inc. | Method and apparatus for an oversampled digital to analog convertor |
| DE29612038U1 (de) * | 1996-07-10 | 1996-09-05 | Siemens AG, 80333 München | Anordnung zur Linearisierung der Übertragungsfunktion eines Sensors |
| DE29612638U1 (de) | 1996-07-11 | 1996-09-12 | BAE Berliner Batteriefabrik GmbH, 12459 Berlin | Sensor zur Bestimmung des Ladezustandes von Bleibatterien |
| DE19713786C2 (de) * | 1997-04-03 | 1999-09-16 | Danfoss As | Schaltungsanordnung zur Ableitung der Meßgröße aus den Signalen von Sensoren eines Durchflußmessers |
| DE19846461B4 (de) * | 1997-10-08 | 2006-05-11 | Hitachi, Ltd. | Sensoreinstellschaltung |
| US6253748B1 (en) * | 1998-05-09 | 2001-07-03 | Robert Bosch Gmbh | Method and device for controlling an internal combustion engine |
| DE19860645A1 (de) * | 1998-12-29 | 2000-07-06 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Steuerung des Antriebsstrangs eines Fahrzeugs |
| DE19933665A1 (de) * | 1999-07-17 | 2001-01-18 | Bosch Gmbh Robert | Vorrichtung zur Erfassung einer pulsierenden Größe |
| DE19963213A1 (de) * | 1999-12-28 | 2001-07-12 | Bosch Gmbh Robert | Verfahren zur Steuerung/Regelung eines Prozesses in einem Kraftfahrzeug und Vorrichtung zur Durchführung des Verfahrens |
| US6340940B1 (en) * | 2000-07-18 | 2002-01-22 | Cirrus Logic, Inc. | Digital to analog conversion circuits and methods utilizing single-bit delta-SIGMA modulators and multiple-bit digital to analog converters |
| JP3736345B2 (ja) * | 2000-12-22 | 2006-01-18 | 日産自動車株式会社 | 自動車のエンジン制御装置 |
| US6701897B2 (en) * | 2001-02-16 | 2004-03-09 | Optimum Power Technology | Engine fuel delivery management system |
-
2002
- 2002-02-04 DE DE10204442A patent/DE10204442C2/de not_active Expired - Lifetime
-
2003
- 2003-02-04 US US10/357,713 patent/US6901355B2/en not_active Expired - Lifetime
- 2003-02-04 JP JP2003027613A patent/JP4361741B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009273131A (ja) * | 2008-05-09 | 2009-11-19 | Asahi Kasei Electronics Co Ltd | ハイブリッドデルタシグマａｄｃ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030163270A1 (en) | 2003-08-28 |
| DE10204442C2 (de) | 2003-12-24 |
| US6901355B2 (en) | 2005-05-31 |
| DE10204442A1 (de) | 2003-08-21 |
| JP4361741B2 (ja) | 2009-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4547064B2 (ja) | Ａ／ｄ変換装置およびキャリブレーション装置 | |
| JP2003332911A (ja) | 出力信号補正方法，センサ評価回路，測定量変換器，及びコンピュータプログラム | |
| US7268716B2 (en) | Multibit ΔΣ modulation DA converter | |
| US8005642B2 (en) | Predictive angular sensor readout | |
| CN114485370A (zh) | 一种位移传感器温漂修正方法、装置及存储介质 | |
| US20150260551A1 (en) | Encoder and drive device | |
| JPH10300517A (ja) | エンコーダの内挿回路 | |
| JP2003332911A5 (ja) | ||
| US6744389B2 (en) | A/D-converter with lookup table | |
| CN108255108B (zh) | 一种mems传感器控制器电路 | |
| CN114189245A (zh) | Adc校准电路及其控制方法、存储介质 | |
| JP2004325140A (ja) | 回転角度センサ、その較正装置及び較正方法 | |
| JP2600821B2 (ja) | 標本化周波数変換装置 | |
| EP1645027A1 (en) | Method and apparatus for generation of arbitrary mono-cycle waveforms | |
| JP2010107460A (ja) | 磁気センサ制御回路、及び磁界測定装置 | |
| JP2600820B2 (ja) | 標本化周波数変換装置 | |
| WO2021005828A1 (ja) | Ａｄ変換装置、ａｄ変換方法および信号処理装置 | |
| JP2007309897A (ja) | ディジタルフィルタ、電子式電力量計 | |
| US6483451B1 (en) | Sampling function waveform data generating device | |
| Baker | Tutorial: Basics of choosing and designing the best filter for an effective data-acquisition system | |
| JP2009510860A (ja) | 領域ごとの特性マップを有する伝送回路 | |
| KR20050084345A (ko) | 변환기, 디지털 텔레비전 수신기, 변환 방법 및 컴퓨터프로그램 | |
| JP2001289928A (ja) | ノンリニアホールｉｃ | |
| JP2018146320A (ja) | デシメーションフィルター、測定装置および物理量センサー | |
| CN117579044A (zh) | 一种动态插入时钟周期输出pwm信号的系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081126 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090813 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4361741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |