JP2003332802A - 高周波回路装置 - Google Patents

高周波回路装置

Info

Publication number
JP2003332802A
JP2003332802A JP2002138896A JP2002138896A JP2003332802A JP 2003332802 A JP2003332802 A JP 2003332802A JP 2002138896 A JP2002138896 A JP 2002138896A JP 2002138896 A JP2002138896 A JP 2002138896A JP 2003332802 A JP2003332802 A JP 2003332802A
Authority
JP
Japan
Prior art keywords
dielectric substrate
conductor pattern
ground conductor
strip
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002138896A
Other languages
English (en)
Inventor
Yukihiro Tawara
志浩 田原
Moriyasu Miyazaki
守▲泰▼ 宮▲崎▼
Hidemasa Ohashi
英征 大橋
Yoichi Kitamura
洋一 北村
Junji Fujino
純司 藤野
Satoshi Yanagiura
聡 柳浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002138896A priority Critical patent/JP2003332802A/ja
Publication of JP2003332802A publication Critical patent/JP2003332802A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Waveguide Connection Structure (AREA)

Abstract

(57)【要約】 【課題】 複数の誘電体基板に設けられた伝送線路を接
続してなる高周波回路装置において、良好な反射特性を
有する高周波回路装置を得る。 【解決手段】 第１の面１ｃ１に形成された第３のスト
リップ導体パターン２ｃと第３の地導体パターン３ｃか
らなる第３の伝送線路１１ｃが設けられ、一側の端部が
第１の誘電体基板１ａの端部と互いの第１の面１ａ１、
１ｃ１を対向するように重なり、他側の端部が第２の誘
電体基板１ｂの端部と互いの第１の面１ｂ１、１ｃ１を
対向するように重なる第３の誘電体基板１ｃを有し、第
１の伝送線路１１ａと第２の伝送線路１１ｂとが、第３
の伝送線路１１ｃを介して接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、主としてマイク
ロ波帯およびミリ波帯で用いる高周波回路装置に関し、
特に複数の基板に構成された高周波回路を接続して成る
高周波回路装置に関するものである。
【０００２】
【従来の技術】図１０は例えば特開平９−１４８５２４
号公報に示された従来の高周波回路装置の斜視図であ
る。図１０において、１０１ａ、１０１ｂは、金属ベー
ス１０６上に設けられた第１、第２の誘電体基板であ
る。１０２ａ、１０２ｂは、それぞれ第１、第２の誘電
体基板１０１ａ、１０１ｂの表面に設けられた第１、第
２のストリップ導体パターンである。１０３ａ、１０３
ｂは、第１、第２のストリップ導体パターン１０２ａ、
１０２ｂの両側に設けられた第１、第２の地導体パッド
である。１０４は第１のストリップ導体パターン１０２
ａと第２のストリップ導体パターン１０２ｂとの間を接
続するストリップ導体パターン接続用ワイヤである。１
０５は、第１の地導体パッド１０３ａと第２の地導体パ
ッド１０３ｂとの間を接続する地導体接続用ワイヤであ
る。
【０００３】金属ベース１０６に設けられた第１、第２
の誘電体基板１０１ａ、１０１ｂの上面には第１、第２
のストリップ導体パターン１０２ａ、１０２ｂが形成さ
れてマイクロストリップ線路が構成されている。第１、
第２の誘電体基板１０１ａ、１０１ｂの端部において、
第１、第２のストリップ導体パターン１０２ａ、１０２
ｂの両側に第１、第２の地導体パッド１０３ａ、１０３
ｂが設けられている。そして、第１、第２のストリップ
導体パターン１０２ａ、１０２ｂ間を接続するストリッ
プ導体パターン接続用ワイヤ１０４と、第１、第２の地
導体パッド１０３ａ、１０３ｂ間を接続する地導体接続
用ワイヤ１０５がストリップ導体パターン接続用ワイヤ
１０４の両側に設けられている。
【０００４】このように構成される高周波回路装置で
は、ストリップ導体パターン接続用ワイヤ１０４と地導
体パターン接続用ワイヤ１０５が擬似的なコプレナ線路
を構成する。そして、これらのワイヤ間の距離などを適
切な値に設定することにより、ワイヤ１０４、１０５で
なるコプレナ線路の特性インピーダンスを、第１、第２
の誘電体基板１０１ａ、１０１ｂに設けられたマイクロ
ストリップ線路の特性インピーダンスに合わせることが
できる。このため、第１、第２の誘電体基板１０１ａ、
１０１ｂからなる高周波回路装置においても大きな反射
を生じることなく高周波信号を伝搬することができる。
【０００５】
【発明が解決しようとする課題】このような構成の従来
の高周波回路装置では、それぞれ個別に設けられたスト
リップ導体パターン接続用ワイヤ１０４と地導体パター
ン接続用ワイヤ１０５によってコプレナ線路が構成され
るため、ワイヤ１０４、１０５のボンディングばらつき
等により上記コプレナ線路の特性インピーダンスが変化
し、反射特性が劣化するという問題があった。
【０００６】また、上記コプレナ線路を構成するために
は最低３本のワイヤが必要となるため、ワイヤボンディ
ングの箇所が多くなり組立てが難しくなるという問題も
あった。
【０００７】この発明は、上述のような課題を解決する
ためになされたもので、複数の誘電体基板に設けられた
伝送線路を接続してなる高周波回路装置において、良好
な反射特性を有する高周波回路装置を得ることを目的と
する。
【０００８】また、この発明のもう一つの目的は、複数
の誘電体基板に設けられた伝送線路を接続する場合に、
組立てを容易とすることができる高周波回路装置を得る
ことである。
【０００９】
【課題を解決するための手段】この発明に係る高周波回
路装置は、第１の面に形成された第１のストリップ導体
パターンと第１の地導体パターンからなる第１の伝送線
路が設けられた第１の誘電体基板と、第１の面に形成さ
れた第２のストリップ導体パターンと第２の地導体パタ
ーンからなる第２の伝送線路が設けられ、第１の伝送線
路の端部と第２の伝送線路の端部とが隣接するように第
１の誘電体基板に対して所定の間隔を開けて並設された
第２の誘電体基板と、第１の面に形成された第３のスト
リップ導体パターンと第３の地導体パターンからなる第
３の伝送線路が設けられ、一側の端部が第１の誘電体基
板の端部と互いの第１の面を対向するように重なり、他
側の端部が第２の誘電体基板の端部と互いの第１の面を
対向するように重なる第３の誘電体基板と、第１の誘電
体基板の端部と第３の誘電体基板の端部との間に挟まれ
て設けられ、第１のストリップ導体パターンと第３のス
トリップ導体パターンとを接続する第１のストリップ導
体接続導体と、第１の誘電体基板の端部と第３の誘電体
基板の端部との間に挟まれて設けられ、第１の地導体パ
ターンと第３の地導体パターンとを接続する第１の地導
体接続導体と、第２の誘電体基板の端部と第３の誘電体
基板の端部との間に挟まれて設けられ、第２のストリッ
プ導体パターンと第３のストリップ導体パターンとを接
続する第２のストリップ導体接続導体と、第２の誘電体
基板の端部と第３の誘電体基板の端部との間に挟まれて
設けられ、第２の地導体パターンと第３の地導体パター
ンとを接続する第２の地導体接続導体とを有し、第１の
伝送線路と第２の伝送線路とが、第３の伝送線路を介し
て接続されている。
【００１０】また、第３の誘電体基板の第３の地導体パ
ターンは、第３のストリップ導体パターンが設けられた
第１の面と、反対側の面に設けられている。
【００１１】さらに、第１の地導体接続導体と第２の地
導体接続導体が、それぞれ第３の誘電体基板を貫通し、
第３の地導体パターンと接続されている。
【００１２】
【発明の実施の形態】実施の形態１．図１はこの発明の
高周波回路装置の実施の形態１を示す斜視図である。図
２は図１のII-II線に沿う矢視断面図である。図３は図
１のIII-III線に沿う矢視断面図である。図１乃至図３
において、第１の誘電体基板１ａの第１の面１ａ１に
は、第１のストリップ導体パターン２ａと第１の地導体
パターン３ａからなる第１の伝送線路としてのコプレナ
線路１１ａが設けられている。
【００１３】一方、第２の誘電体基板１ｂの第１の面１
ｂ１には、第２のストリップ導体パターン２ｂと第２の
地導体パターン３ｂからなる第２の伝送線路としてのコ
プレナ線路１１ｂが設けられている。そして、第２の誘
電体基板１ｂは、コプレナ線路１１ａの端部とコプレナ
線路１１ｂの端部とが隣接するように第１の誘電体基板
１ａに対して所定の間隔を開けて並設されている。
【００１４】さらに、第３の誘電体基板１ｃの第１の面
１ｃ１には、第３のストリップ導体パターン２ｃと第３
の地導体パターン３ｃからなる第３の伝送線路としての
コプレナ線路１１ｃが設けられている。そして、第３の
誘電体基板１ｃは、一側の端部が第１の誘電体基板１ａ
の端部と互いの第１の面１ａ１、１ｃ１を対向するよう
に重なり、他側の端部が第２の誘電体基板１ｂの端部と
互いの第１の面１ｂ１、１ｃ１を対向するように重なっ
ている。
【００１５】第１の誘電体基板１ａの端部と第３の誘電
体基板１ｃの端部との間には、第１のストリップ導体パ
ターン２ａと第３のストリップ導体パターン２ｃとを接
続する第１のストリップ導体接続導体としてのストリッ
プ導体パターン接続用バンプ４ａが挟まれて設けられて
いる。
【００１６】さらに、第１の誘電体基板１ａの端部と第
３の誘電体基板１ｃの端部との間には、第１の地導体パ
ターン３ａと第３の地導体パターン３ｃとを接続する第
１の地導体接続導体としての地導体パターン接続用バン
プ５ａが設けられている。
【００１７】第２の誘電体基板１ｂの端部と第３の誘電
体基板１ｃの端部との間には、第２のストリップ導体パ
ターン２ｂと第３のストリップ導体パターン２ｃとを接
続する第２のストリップ導体接続導体としてのストリッ
プ導体パターン接続用バンプ４ｂが挟まれて設けられて
いる。
【００１８】さらにまた、第２の誘電体基板１ｂの端部
と第３の誘電体基板１ｃの端部との間には、第２の地導
体パターン３ｂと第３の地導体パターン３ｃとを接続す
る第２の地導体接続導体としての地導体パターン接続用
バンプ５ｂが設けられている。
【００１９】すなわち、金属ベース６の上に設けられた
第１、第２の誘電体基板１ａ、１ｂの上面１ａ１、１ｂ
１には、第１、第２のストリップ導体パターン２ａ、２
ｂとその両側に第１、第２の地導体パターン３ａ、３ｂ
がそれぞれ設けられ、コプレナ線路１１ａ、１１ｂが構
成されている。また、第３の誘電体基板１ｃの一方の面
１ｃ１に第３のストリップ導体パターン２ｃとその両側
に第３の地導体パターン３ｃが設けられてコプレナ線路
１１ｃが構成されている。
【００２０】第３の誘電体基板１ｃは、第３のストリッ
プ導体パターン２ｃと第３の地導体パターン３ｃが設け
られた面を下にし、第１、第２の誘電体基板１ａ、１ｂ
との間にストリップ導体パターン接続用バンプ４ａ、４
ｂと地導体パターン接続用バンプ５ａ、５ｂを挟んで、
第１の誘電体基板１ａと第２の誘電体基板１ｂとにまた
がるように配設されている。ここで、ストリップ導体パ
ターン接続用バンプ４ａは、ストリップ導体パターン２
ａと２ｃとを、地導体パターン接続用バンプ５ａは、地
導体パターン３ａと３ｃとを接続するように設けられて
おり、ストリップ導体パターン接続用バンプ４ｂは、ス
トリップ導体パターン２ｂと２ｃとを、地導体パターン
接続用バンプ５ｂは、地導体パターン３ｂと３ｃを接続
するように設けられている。
【００２１】上述のように構成された高周波回路装置に
おいて、第１の誘電体基板１ａに構成されたコプレナ線
路１１ａに入力された高周波信号は、ストリップ導体パ
ターン接続用バンプ４ａを介して第３の誘電体基板１ｃ
に構成されたコプレナ線路１１ｃを伝搬した後、ストリ
ップ導体パターン接続用バンプ４ｂを介して第２の誘電
体基板１ｂに構成されたコプレナ線路１１ｂに伝搬す
る。
【００２２】このような構成においては、第１、第２の
誘電体基板１ａ、１ｂに構成されたコプレナ線路１１
ａ、１１ｂの特性インピーダンスと第３の誘電体基板１
ｃに構成されたコプレナ線路１１ｃの特性インピーダン
スを合わせることにより、良好な反射特性が得られる。
【００２３】また、第３の伝送線路としてのコプレナ線
路１１ｃは第３の誘電体基板１ｃに設けられた第３のス
トリップ導体パターン２ｃと第３の地導体パターン３ｃ
から構成されるため、特性インピーダンスのばらつきが
小さくなる。
【００２４】また、このような構成においては、コプレ
ナ線路１１ｃが形成された第３の誘電体基板１ｃを半田
バンプによって実装するため、ストリップ導体パターン
２ａ、２ｂ間の接続と地導体パターン３ａ、３ｂ間の接
続を同時に行うことができる。さらに、半田バンプのセ
ルフアライメント効果によって良好な位置精度が得られ
る。
【００２５】以上のように、本実施の形態によれば、複
数の誘電体基板に設けられた伝送線路を接続してなる高
周波回路装置において、良好な反射特性を有する高周波
回路装置とすることができる。また、接続部のインピー
ダンス不整合による特性ばらつきが小さいという効果も
ある。
【００２６】また、接続部の組立てが容易であるという
効果がある。さらに、良好な位置精度が得られるという
効果もある。
【００２７】なお、本実施の形態では、ストリップ導体
パターン２ａおよび２ｂとストリップ導体パターン２ｃ
を接続する接続導体として半田バンプ４ａ、４ｂを用
い、地導体パターン３ａおよび３ｂと地導体パターン３
ｃを接続する接続導体として半田バンプ５ａ、５ｂを用
いたが、半田バンプに限られるものではなく導電性接着
剤などを用いてもよい。
【００２８】実施の形態２．図４はこの発明の高周波回
路装置の実施の形態２を示す斜視図である。図５は図４
のV-V線に沿う矢視断面図である。図６は図４のVI-VI線
に沿う矢視断面図である。図７は図４のVII-VII線に沿
う矢視断面図である。図４乃至図７において、図１乃至
図３に示した実施の形態１と同一または相当部分には同
一符号を付し、その説明を省略する。図４乃至図７にお
いて、７は地導体パッド、８はスルーホールである。
【００２９】本実施の形態において、第３のストリップ
導体パターン２ｃと第３の地導体パターン３ｃとは、第
３の誘電体基板１ｃの相異なる面に設けられ、オフセッ
ト形コプレナ線路１１ｄを構成している。第３の誘電体
基板１ｃのストリップ導体パターン２ｃが設けられた面
１ｃ１には地導体パッド７を設け、金属メッキされたス
ルーホール８にて他方の面の地導体パターン３ｃと接続
されている。
【００３０】このような構成においては、第１、第２の
誘電体基板１ａ、１ｂに構成されたコプレナ線路１１
ａ、１１ｂの特性インピーダンスと第３の誘電体基板１
ｃに構成されたオフセット形コプレナ線路１１ｄの特性
インピーダンスを合わせることにより、良好な反射特性
が得られる。
【００３１】また、実施の形態１で示したようなコプレ
ナ線路を用いて通常の高周波回路で一般的に使用される
５０Ωの特性インピーダンスを有する線路を実現しよう
とすると、ストリップ導体パターンと地導体パターンの
間の隙間を非常に小さくする必要があり、加工が困難で
あるという問題があったが、本実施の形態のようなオフ
セット形コプレナ線路１１ｄは、ストリップ導体パター
ン２ｃと地導体パターン３ｃを誘電体基板１ｃの異なる
面に設けて線路を構成するため、所望の特性インピーダ
ンスを容易に実現することができる。
【００３２】以上のように、本実施の形態によれば、実
施の形態１と同様に、複数の誘電体基板に設けられた伝
送線路を接続してなる高周波回路装置において、良好な
反射特性を有する高周波回路装置とすることができる。
また、基板の加工が容易であるという効果もある。
【００３３】なお、本実施の形態では、スルーホール８
に金属メッキを施すことにより、地導体パターン３ｃと
地導体パッド７を接続したが、スルーホール８に半田も
しくは導電性接着剤を充填することによっても同様の効
果が得られる。
【００３４】実施の形態３．図８はこの発明の高周波回
路装置の実施の形態３を示す斜視図である。図９は図８
のIX-IX線に沿う矢視断面図である。図８および図９に
おいて、図１乃至図７に示した実施の形態１もしくは実
施の形態２と同一または相当部分には同一符号を付し
て、その説明を省略する。図において、９は第３の誘電
体基板１ｃに設けられたビアである。
【００３５】本実施の形態において、第３のストリップ
導体パターン２ｃと第３の地導体パターン３ｃとは、第
３の誘電体基板１ｃの相異なる面に設けられ、オフセッ
ト形コプレナ線路１１ｄを構成している。
【００３６】第１の誘電体基板１ａの端部と第３の誘電
体基板１ｃの端部との間に設けられた地導体パターン接
続用バンプ５ａは、第３の誘電体基板１ｃに設けられた
ビア９の内部にも充填され、第１の地導体パターン３ａ
と第３の地導体パターン３ｃを接続している。
【００３７】また、第２の誘電体基板１ｂの端部と第３
の誘電体基板１ｃの端部との間に設けられた地導体パタ
ーン接続用バンプ５ｂは、第３の誘電体基板１ｃに設け
られたビア９の内部にも充填され、第２の地導体パター
ン３ｂと第３の地導体パターン３ｃを接続している。
【００３８】このような構成においては、第１、第２の
誘電体基板１ａ、１ｂに構成されたコプレナ線路１１
ａ、１１ｂの特性インピーダンスと第３の誘電体基板１
ｃに構成されたオフセット形コプレナ線路１１ｄの特性
インピーダンスを合わせることにより、良好な反射特性
が得られる。
【００３９】また、実施の形態２では、第３の誘電体基
板１ｃのストリップ導体パターン２ｃが設けられた面１
ｃ１に地導体パッド７を設け、金属メッキされたスルー
ホール８にて他方の面の地導体パターン３ｃと接続する
必要があったが、本実施の形態では、地導体パターン接
続用バンプ５ａ、５ｂが第３の誘電体基板１ｃに設けら
れたビア９の内部にも充填されることにより第３の地導
体パターン３ｃと直接接続するため、地導体パッド７を
設ける必要がない上、金属メッキも不要となる。
【００４０】以上のように、本実施の形態によれば、実
施の形態１と同様に、複数の誘電体基板に設けられた伝
送線路を接続してなる高周波回路装置において、良好な
反射特性を有する高周波回路装置とすることができる。
また、地導体パッドを設ける必要がないため、小型に構
成することができる。さらに、金属メッキも不要である
ため、基板の加工が容易であるという効果もある。
【００４１】なお、本実施の形態では、ビア９内に充填
され、地導体パターン３ａおよび３ｂと地導体パターン
３ｃを接続する接続導体として半田バンプ５ａ、５ｂを
用いたが、半田バンプに限られるものではなく導電性接
着剤などを用いてもよい。
【００４２】
【発明の効果】この発明に係る高周波回路装置は、第１
の面に形成された第１のストリップ導体パターンと第１
の地導体パターンからなる第１の伝送線路が設けられた
第１の誘電体基板と、第１の面に形成された第２のスト
リップ導体パターンと第２の地導体パターンからなる第
２の伝送線路が設けられ、第１の伝送線路の端部と第２
の伝送線路の端部とが隣接するように第１の誘電体基板
に対して所定の間隔を開けて並設された第２の誘電体基
板と、第１の面に形成された第３のストリップ導体パタ
ーンと第３の地導体パターンからなる第３の伝送線路が
設けられ、一側の端部が第１の誘電体基板の端部と互い
の第１の面を対向するように重なり、他側の端部が第２
の誘電体基板の端部と互いの第１の面を対向するように
重なる第３の誘電体基板と、第１の誘電体基板の端部と
第３の誘電体基板の端部との間に挟まれて設けられ、第
１のストリップ導体パターンと第３のストリップ導体パ
ターンとを接続する第１のストリップ導体接続導体と、
第１の誘電体基板の端部と第３の誘電体基板の端部との
間に挟まれて設けられ、第１の地導体パターンと第３の
地導体パターンとを接続する第１の地導体接続導体と、
第２の誘電体基板の端部と第３の誘電体基板の端部との
間に挟まれて設けられ、第２のストリップ導体パターン
と第３のストリップ導体パターンとを接続する第２のス
トリップ導体接続導体と、第２の誘電体基板の端部と第
３の誘電体基板の端部との間に挟まれて設けられ、第２
の地導体パターンと第３の地導体パターンとを接続する
第２の地導体接続導体とを有し、第１の伝送線路と第２
の伝送線路とが、第３の伝送線路を介して接続されてい
るので、複数の誘電体基板に設けられた伝送線路を接続
してなる高周波回路装置において、良好な反射特性を有
する高周波回路装置を得ることができるとともに、複数
の誘電体基板に設けられた伝送線路を接続する場合に、
組立てを容易とすることができる。
【００４３】また、第３の誘電体基板の第３の地導体パ
ターンは、第３のストリップ導体パターンが設けられた
第１の面と、反対側の面に設けられているので、所望の
特性インピーダンスを容易に実現することができる。
【００４４】さらに、第１の地導体接続導体と第２の地
導体接続導体が、それぞれ第３の誘電体基板を貫通し、
第３の地導体パターンと接続されているので、地導体パ
ッドを設ける必要がなく小型に構成することができる。
さらに、金属メッキも不要であるため、基板の加工が容
易であるという効果もある。
【図面の簡単な説明】
【図１】 この発明の高周波回路装置の実施の形態１を
示す斜視図である。
【図２】 図１のII-II線に沿う矢視断面図である。
【図３】 図１のIII-III線に沿う矢視断面図である。
【図４】 この発明の高周波回路装置の実施の形態２を
示す斜視図である。
【図５】 図４のV-V線に沿う矢視断面図である。
【図６】 図４のVI-VI線に沿う矢視断面図である。
【図７】 図４のVII-VII線に沿う矢視断面図である。
【図８】 この発明の高周波回路装置の実施の形態３を
示す斜視図である。
【図９】 図８のIX-IX線に沿う矢視断面図である。
【図１０】 従来の高周波回路装置の斜視図である。
【符号の説明】
１ａ 第１の誘電体基板、１ａ１ 第１の面、１ｂ 第
２の誘電体基板、１ｂ１ 第１の面、１ｃ 第３の誘電
体基板、１ｃ１ 第１の面、２ａ 第１のストリップ導
体パターン、２ｂ 第２のストリップ導体パターン、２
ｃ 第３のストリップ導体パターン、３ａ 第１の地導
体パターン、３ｂ 第２の地導体パターン、３ｃ，３ｄ
第３の地導体パターン、４ａ ストリップ導体パター
ン接続用バンプ（第１のストリップ導体接続導体）４ｂ
ストリップ導体パターン接続用バンプ（第２のストリ
ップ導体接続導体）５ａ 地導体パターン接続用バンプ
（第１の地導体接続導体）、５ｂ 地導体パターン接続
用バンプ（第２の地導体接続導体）、１１ａ コプレナ
線路（第１の伝送線路）、１１ｂ コプレナ線路（第２
の伝送線路）、１１ｃ コプレナ線路（第３の伝送線
路）、１１ｄ オフセット形コプレナ線路（第３の伝送
線路）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大橋 英征 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 北村 洋一 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 藤野 純司 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 柳浦 聡 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5J011 DA12

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 第１の面に形成された第１のストリップ
    導体パターンと第１の地導体パターンからなる第１の伝
    送線路が設けられた第１の誘電体基板と、 第１の面に形成された第２のストリップ導体パターンと
    第２の地導体パターンからなる第２の伝送線路が設けら
    れ、前記第１の伝送線路の端部と前記第２の伝送線路の
    端部とが隣接するように前記第１の誘電体基板に対して
    所定の間隔を開けて並設された第２の誘電体基板と、 第１の面に形成された第３のストリップ導体パターンと
    第３の地導体パターンからなる第３の伝送線路が設けら
    れ、一側の端部が前記第１の誘電体基板の端部と互いの
    第１の面を対向するように重なり、他側の端部が前記第
    ２の誘電体基板の端部と互いの第１の面を対向するよう
    に重なる第３の誘電体基板と、 前記第１の誘電体基板の端部と第３の誘電体基板の端部
    との間に挟まれて設けられ、前記第１のストリップ導体
    パターンと前記第３のストリップ導体パターンとを接続
    する第１のストリップ導体接続導体と、 前記第１の誘電体基板の端部と第３の誘電体基板の端部
    との間に挟まれて設けられ、前記第１の地導体パターン
    と前記第３の地導体パターンとを接続する第１の地導体
    接続導体と、 前記第２の誘電体基板の端部と第３の誘電体基板の端部
    との間に挟まれて設けられ、前記第２のストリップ導体
    パターンと前記第３のストリップ導体パターンとを接続
    する第２のストリップ導体接続導体と、 前記第２の誘電体基板の端部と第３の誘電体基板の端部
    との間に挟まれて設けられ、前記第２の地導体パターン
    と前記第３の地導体パターンとを接続する第２の地導体
    接続導体とを有し、 前記第１の伝送線路と前記第２の伝送線路とが、前記第
    ３の伝送線路を介して接続されていることを特徴とする
    高周波回路装置。
  2. 【請求項２】 前記第３の誘電体基板の前記第３の地導
    体パターンは、前記第３のストリップ導体パターンが設
    けられた前記第１の面と、反対側の面に設けられている
    ことを特徴とする請求項１記載の高周波回路装置。
  3. 【請求項３】 前記第１の地導体接続導体と前記第２の
    地導体接続導体が、それぞれ前記第３の誘電体基板を貫
    通し、前記第３の地導体パターンと接続されていること
    を特徴とする請求項２記載の高周波回路装置。
JP2002138896A 2002-05-14 2002-05-14 高周波回路装置 Pending JP2003332802A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002138896A JP2003332802A (ja) 2002-05-14 2002-05-14 高周波回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002138896A JP2003332802A (ja) 2002-05-14 2002-05-14 高周波回路装置

Publications (1)

Publication Number Publication Date
JP2003332802A true JP2003332802A (ja) 2003-11-21

Family

ID=29700222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002138896A Pending JP2003332802A (ja) 2002-05-14 2002-05-14 高周波回路装置

Country Status (1)

Country Link
JP (1) JP2003332802A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012217109A (ja) * 2011-04-01 2012-11-08 Mitsubishi Electric Corp 高周波回路基板
JP2015122495A (ja) * 2013-12-20 2015-07-02 タレス 高周波相互接続素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012217109A (ja) * 2011-04-01 2012-11-08 Mitsubishi Electric Corp 高周波回路基板
JP2015122495A (ja) * 2013-12-20 2015-07-02 タレス 高周波相互接続素子

Similar Documents

Publication Publication Date Title
JP3252605B2 (ja) 電子部品及びその製造方法
JPH10173410A (ja) ストリップ線路を用いた伝送回路
JP5544102B2 (ja) 基板の接続方式および基板の接続方法
JPH10327004A (ja) 同軸コネクタを有する回路モジュール
JP2003332802A (ja) 高周波回路装置
JP2004247980A (ja) 伝送線路の接続構造及び方法
US6876085B1 (en) Signal layer interconnect using tapered traces
JP3619396B2 (ja) 高周波用配線基板および接続構造
JP3303226B2 (ja) フリップチップ実装構造
JP3008939B1 (ja) 高周波回路基板
JP4381701B2 (ja) 同軸コネクタと多層基板との接続構造
JPH08250911A (ja) 高周波気密モジュール
JP2000091801A (ja) 接続線路基板
JP3158031B2 (ja) マイクロストリップ線路の結合構造
JP3638479B2 (ja) 高周波用配線基板およびその接続構造
JP3619398B2 (ja) 高周波用配線基板および接続構造
JP2004153795A (ja) 伝送路
JP6791280B2 (ja) 光変調器モジュール
JP3848616B2 (ja) ガラス端子
JPH044763B2 (ja)
JPH05199019A (ja) 高周波回路パッケージ
KR960010010B1 (ko) 레인지 커플러
JP2006352563A (ja) 終端抵抗内蔵基板
JP2004153165A (ja) 半導体素子収納用パッケージ及びその実装構造
JPH10200223A (ja) 印刷配線基板装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070227