JP2003330551A - 電圧可変レギュレータ - Google Patents

Abstract

(57)【要約】 【課題】レギュレータ出力が可変できフィードバック量
制御手段が安定に動作して高リップル除去率を有する電
圧可変レギュレータを提供する。 【解決手段】基準電圧Vrefとフィードバック量Vfとの差
を増幅する負帰還増幅器Amp と、出力トランジスタPMOS
と、フィードバック抵抗群(R1,32R,16R,・・R,R2) を介
してフィードバック量Vfを制御して出力Voutを可変制御
するフィードバック量制御手段FBC と、を備え、フィー
ドバック量制御手段FBC は、フィードバック抵抗(32R,1
6R・・R)に並列接続されるスイッチ素子(NM1〜NM6)と、
ゲート素子Q1〜Q6と、ゲート素子Q1〜Q6にHi,Low信号を
与えてフィードバック量Vfを制御するトリミング回路Tr
imと、ゲート素子Q1〜Q6からスイッチ素子(NM1〜NM6)へ
のノイズ信号Vtn を抑圧するノイズ抑圧手段NSと、を備
える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電圧可変レギュレ
ータに用いる電源制御用ＩＣに関する。

【０００２】

【従来の技術】携帯電話などの通信用素子の電源は、高
リップル除去率（以降、高PSRR(PowerSupply Riple Rej
ection Ratio)と略称する) の電源が必要であり、ま
た、使用素子によっては電源電圧の違いがあるため、安
定化電源であるレギュレータの電圧可変型の高PSRR特性
を有する電圧可変レギュレータの製品を必要としてい
る。

【０００３】従来技術では、レギュレータそのもののPS
RR特性を向上させても、レギュレータの出力電圧Voutを
電圧可変型とするために、電圧可変型のトリミング回路
を電源制御用ＩＣに内蔵させることにより、このトリミ
ング回路および電圧可変型にするフィードバック抵抗群
に接続される複数のスイッチ素子の制御回路に侵入する
ノイズ成分がスイッチ素子を通過してフィードバック抵
抗群に侵入し、負帰還増幅器を介してレギュレータ出力
にリップル出力を発生させ、レギュレータのPSRR特性を
悪化させていた。

【０００４】図５に従来技術による電圧可変レギュレー
タの回路図を示す。図５において、電圧可変レギュレー
タは、供給電源Vcc に接続される基準電圧Vrefと、この
基準電圧Vrefとフィードバック量Vfとの差を増幅する負
帰還増幅器Amp と、この負帰還増幅器Amp 出力を増幅す
る出力トランジスタ（図示例では、Pch-MOSFET)PM0S
と、この出力トランジスタPM0Sの出力をレギュレータ出
力Voutとし，フィードバック抵抗群(R1,32R,16R,8R,4R,
2R,R,R2)を介して前記フィードバック量Vfを制御してレ
ギュレータ出力電圧Voutを可変制御するフィードバック
量制御手段FBC5と、を備える電圧可変レギュレータにお
いて、フィードバック量制御手段FBC5は、フィードバッ
ク抵抗群(R1,32R,16R,8R,4R,2R,R,R2)の内, 予め定めら
れた抵抗(32R,16R,8R,4R,2R,R)に並列に接続され, この
抵抗(32R,16R,8R,4R,2R,R)を短絡・開路する複数のスイ
ッチ素子(NM1〜NM6)と、この複数のスイッチ素子(NM1〜
NM6)の短絡・開路を制御する複数のゲート素子(Q1〜Q6)
と、このゲート素子 (Q1〜Q6) にHigh,Low信号を与え
てフィードバック量Vfを制御するトリミング回路Trim
と、を備え、ゲート素子 (Q1〜Q6) の駆動電圧は供給電
源Vcc から直接供給されていた。

【０００５】かかる構成により、従来技術の回路構成で
は、基準電圧Vref、負帰還増幅器Amp 、出力トランジス
タPM0S、およびフィードバック抵抗群(R1,32R,16R,8R,4
R,2R,R,R2)を含めて高PSRR特性を向上させている。しか
し、この回路に、抵抗(32R,16R,8R,4R,2R,R)を短絡・開
路する複数のスイッチ素子(NM1〜NM6)と、このスイッチ
素子(NM1〜NM6)の短絡・開路を制御する複数のゲート素
子 (Q1〜Q6) と、このゲート素子 (Q1〜Q6) にHigh,Low
信号を与えてフィードバック量Vfを制御するトリミング
回路Trimと、からなるレギュレータ出力可変化回路を付
加することにより、本来レギュレータが保有する高PSRR
特性を劣化させる。

【０００６】この原因は、供給電源Vcc に重畳している
ノイズ信号Vsn がゲート素子 (Q1〜Q6) の電源を経由し
てゲート素子 (Q1〜Q6) の出力回路にリークし、このリ
ークしたノイズ信号Vtn5が、図示例ではNch-MOSFETのス
イッチ素子(NM1〜NM6)のゲート電位をゆさぶり、このゲ
ート電位の動揺が、例えば、ゲート・ソースあるいはゲ
ート・ドレイン間の浮遊容量によって、フィードバック
抵抗群(R1,32R,16R,8R,4R,2R,R,R2)を経由して負帰還増
幅器Amp に侵入して、レギュレータ出力のPSRR特性を劣
化させている。

【０００７】

【発明が解決しようとする課題】この様に従来技術によ
る電圧可変レギュレータにおいて、レギュレータ出力電
圧を可変制御するフィードバック量制御手段を有してい
ないレギュレータは高PSRR特性を有することができる
が、フィードバック量制御手段を付加してレギュレータ
出力電圧を可変制御すると高PSRR特性を劣化させる。

【０００８】本発明は上記の点にかんがみてなされたも
のであり、その目的は前記した課題を解決して、レギュ
レータ出力電圧を可変制御でき、かつ、高リップル除去
率を有するフィードバック量制御手段を有し、また、レ
ギュレータ出力電圧の可変範囲内において、フィードバ
ック量制御手段が安定に動作する電圧可変レギュレータ
を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明は、基準電圧と、この基準電圧とフ
ィードバック量との差を増幅する負帰還増幅器と、この
負帰還増幅器出力を増幅する出力トランジスタと、この
出力トランジスタの出力をレギュレータ出力とし，フィ
ードバック抵抗群を介してフィードバック量を制御して
レギュレータ出力電圧を可変制御するフィードバック量
制御手段と、を備える電圧可変レギュレータにおいて、
フィードバック量制御手段は、フィードバック抵抗群の
内, 予め定められた抵抗に並列に接続され，この抵抗を
短絡・開路する複数のスイッチ素子と、この複数のスイ
ッチ素子の短絡・開路を制御する複数のゲート素子と、
このゲート素子にHigh,Low信号を与えてフィードバック
量を制御するトリミング回路と、複数のゲート素子の電
源をレギュレータの電源とは別の電源により駆動するノ
イズ抑圧手段と、を備えるものとする。

【００１０】かかる構成により、複数のゲート素子から
複数のスイッチ素子へのHigh,Low信号に重畳するノイズ
信号を抑圧するノイズ抑圧手段を備えることにより、供
給電源側に重畳するノイズ信号がゲート素子からスイッ
チ素子に伝搬し、さらにフィードバック抵抗群を経由し
て負帰還増幅器に侵入するノイズルートを抑圧して電圧
可変レギュレータの高リップル除去率を確保することが
できる。

【００１１】また、請求項２の発明は、ノイズ抑圧手段
が安定化した内部電源を備え、この安定化電源で複数の
ゲート素子を駆動することができる。かかる構成によ
り、供給電源側に重畳するノイズ信号を安定化した内部
電源で減衰させることによって、複数のスイッチ素子へ
のHigh,Low信号に重畳するノイズ信号を抑圧することが
できる。

【００１２】また、請求項３の発明は、ノイズ抑圧手段
が複数のゲート素子の内フィードバック抵抗を短絡・開
路するスイッチ素子が高電位側に接続されるスイッチ素
子を駆動するゲート素子の電源をレギュレータ出力電圧
から供給し、フィードバック抵抗を短絡・開路するスイ
ッチ素子が低電位側に接続されるスイッチ素子を駆動す
るゲート素子の電源を安定化した内部電源回路から供給
することができる。

【００１３】かかる構成により、フィードバック抵抗を
短絡・開路するスイッチ素子が高電位側に接続されるス
イッチ素子を駆動するゲート素子の電源をレギュレータ
出力電圧から供給することにより、レギュレータ出力の
高リップル除去特性により供給電源側に重畳するノイズ
信号が除去され、かつ、高電位側に接続されるスイッチ
素子はゲート素子の出力振幅をほぼレギュレータ出力電
位から電源0Vレベルまで広げることができるので、スイ
ッチ素子の短絡・開閉をより確実に行うことができる。

【００１４】また、請求項２の発明において、フィード
バック量制御手段のフィードバック抵抗群は、レギュレ
ータ出力と電源OV間を分圧し、レギュレータ出力端およ
び電源OV端に接続される抵抗を除いてフィードバック抵
抗に並列に接続されスイッチ素子を構成するNch-MOSFET
と、電圧可変レギュレータの供給電源から定電流源と電
圧安定化素子とからなる安定化した内部電源回路と、を
備えて構成することができる。

【００１５】かかる構成により、供給電源側に重畳する
ノイズ信号はこの安定化した内部電源で抑圧することが
できるので、フィードバック抵抗群を経由して負帰還増
幅器に侵入するノイズそのものを小さくし、電圧可変レ
ギュレータの高リップル除去率を確保することができる
（請求項４の発明）。また、請求項３の発明において、
特に、フィードバック量制御手段のフィードバック抵抗
群は、レギュレータ出力と電源OV間を分圧し、レギュレ
ータ出力端に接続される抵抗を除いてレギュレータ出力
端側のフィードバック抵抗に並列に接続されスイッチ素
子を構成するPch-MOSFETと、電源OV端に接続される抵抗
を除いて電源OV端側のフィードバック抵抗に並列に接続
されスイッチ素子を構成するNch-MOSFETと、電圧可変レ
ギュレータの供給電源から定電流源と電圧安定化素子と
からなる安定化した内部電源回路と、を備えて構成し、
スイッチ素子を構成するPch-MOSFETを駆動するゲート素
子の電源はレギュレータ出力電圧から供給し、スイッチ
素子を構成するNch-MOSFETを駆動するゲート素子の電源
は安定化した内部電源回路から供給することができる。

【００１６】かかる構成により、レギュレータ出力端側
のフィードバック抵抗に並列に接続されるPch-MOSFETス
イッチ素子は、このスイッチ素子のゲートを駆動するゲ
ート素子の電源をレギュレータ出力電圧から供給するこ
とにより、このPch-MOSFETスイッチ素子を開路するとき
はゲート電位をレギュレータ出力電圧近くにしてオフモ
ードを確保し、Pch-MOSFETスイッチ素子を短絡するとき
はゲート電位を電源0V近くにすることにより、当該Pch-
MOSFETを十分なるオンモードに駆動することができる
（請求項５の発明）。

【００１７】また、請求項６の発明は、電圧安定化素子
は複数個のダイオード順方向の電圧降下を用いて安定化
した内部電源回路を構成することができる。また、請求
項１ないし請求項６のいずれかの項に記載の発明におけ
るフィードバック量制御手段は、フィードバック抵抗群
に並列に接続される複数のスイッチ素子の接続方法に代
わって、複数のスイッチ素子は、レギュレータ出力と電
源OV間を分圧するフィードバック抵抗群の節点に各スイ
ッチ素子の一方を接続し、スイッチ素子の他方を共通に
接続して負帰還増幅器へのフィードバック量とすること
ができる（請求項７の発明）。

【００１８】かかる構成により、フィードバック量を制
御してレギュレータ出力を可変する方法は、スイッチ素
子の短絡時の短絡抵抗によるフィードバック量に与える
影響の問題をレギュレータ出力を分圧するフィードバッ
ク抵抗群の各節点に於ける電位の検出により短絡時の短
絡抵抗によるフィードバック量に与える影響を負帰還負
帰還増幅器の高入力インピーダンス特性により無視でき
る構成を行うことができる。また、トリミング回路によ
るスイッチ素子のオン・オフの切り替え制御手段は、請
求項４、５の発明の方法を用いることにより、同様にレ
ギュレータ出力の高リップル除去率を確保することがで
きる。

【００１９】

【発明の実施の形態】図１は本発明による一実施例とし
ての電圧可変レギュレータの回路図、図２は他の実施例
としての電圧可変レギュレータの回路図、図３、図４は
他の実施例としての電圧可変レギュレータの回路図であ
り、図５に対応する同一部材には同じ符号が付してあ
る。

【００２０】図１において、本発明による電圧可変レギ
ュレータは、基準電圧Vrefと、この基準電圧Vrefとフィ
ードバック量Vfとの差を増幅する負帰還増幅器Amp と、
この負帰還増幅器Amp 出力を電力増幅する出力トランジ
スタPMOSと、この出力トランジスタPMOSの出力をレギュ
レータ出力Voutとし，フィードバック抵抗群(R1,32R,16
R,8R,4R,2R,R,R2)を介してフィードバック量Vfを制御し
てレギュレータ出力電圧Voutを可変制御するフィードバ
ック量制御手段FBC(FBC1〜FBC4) と、を備え、フィード
バック量制御手段FBC は、フィードバック抵抗群(R1,32
R,16R,8R,4R,2R,R,R2)の内, 予め定められた抵抗(32R,1
6R,8R,4R,2R,R)に並列に接続され, この抵抗(32R,16R,8
R,4R,2R,R)を短絡・開路する複数のスイッチ素子(NM1〜
NM6)と、この複数のスイッチ素子(NM1〜NM6)の短絡・開
路を制御する複数のゲート素子(Q1〜Q6) と、このゲー
ト素子 (Q1〜Q6) にHigh,Low信号を与えてフィードバッ
ク量Vfを制御するトリミング回路Trimと、複数のゲート
素子 (Q1〜Q6) から複数のスイッチ素子(NM1〜NM6)への
High,Low信号に重畳するノイズ信号Vtn を抑圧するノイ
ズ抑圧手段NS(NS1〜NS4)と、を備えて構成することがで
きる。

【００２１】かかる構成により、複数のゲート素子 (Q1
〜Q6) から複数のスイッチ素子(NM1〜NM6)へのHigh,Low
信号に重畳するノイズ信号Vtn を抑圧するノイズ抑圧手
段NS(NS1〜NS4)を備えることにより、供給電源側Vcc に
重畳するノイズ信号Vtn がゲート素子 (Q1〜Q6) からス
イッチ素子(NM1〜NM6)に伝搬し、さらにフィードバック
抵抗群(R1,32R,16R,8R,4R,2R,R,R2)を経由して負帰還増
幅器Amp に侵入するノイズルートを抑圧することによっ
て、電圧可変レギュレータの高リップル除去率PSRRを確
保することができる。

【００２２】

【実施例】（実施例１）図１において、第１の実施例に
よるノイズ抑圧手段NS1 は、図示例では定電流源Isとダ
イオードD1〜D3で図示される安定化した内部電源（図示
例では3DIOで表示する) を備え、この安定化電源3DIOで
複数のゲート素子 (Q1〜Q6) を駆動することができる。

【００２３】かかる構成により、供給電源側Vcc に重畳
するノイズ信号Vsn を安定化した内部電源3DIOで減衰さ
せることによって、複数のスイッチ素子(NM1〜NM6)への
High,Low信号に重畳するノイズ信号Vtn を抑圧すること
ができる。即ち、内部電源3DIOでは、定電流源Isの高イ
ンピーダンス性と、ダイオードD1〜D3に順方向電流を流
すことによりダイオードD1〜D3の低インピーダンス性に
よる分圧によって供給電源側Vcc のノイズ信号Vsn をノ
イズ信号Vtn に減衰させることができる。

【００２４】また、上記実施例において、フィードバッ
ク量制御手段FBC1のフィードバック抵抗群(R1,32R,16R,
8R,4R,2R,R,R2)は、レギュレータ出力Voutと電源OV(GN
D) 間を分圧し、レギュレータ出力端Voutおよび電源OV
端GND に接続される抵抗R1,R2を除いてフィードバック
抵抗(32R,16R,8R,4R,2R,R)に並列に接続されスイッチ素
子(NM1〜NM6)を構成するNch-MOSFETと、電圧可変レギュ
レータの供給電源Vcc から定電流源Isと電圧安定化素子
(D1〜D3) とからなる安定化した内部電源回路3DIOと、
を備えて構成することができる。

【００２５】また、上記電圧安定化素子 (D1〜D3) は複
数個のダイオードD1〜D3のダイオード順方向電圧降下を
用いて安定化電源回路3DIOを構成することができる。か
かる構成により、供給電源側Vcc に重畳するノイズ信号
Vsn はこの安定化した内部電源3DIOで抑圧することがで
きるので、フィードバック抵抗群(R1,32R,16R,8R,4R,2
R,R,R2)を経由して負帰還増幅器Amp に侵入するノイズ
(Vtn')そのものを小さくし、電圧可変レギュレータの高
リップル除去率PSRRを確保することができる。

【００２６】即ち、従来技術による図５の電圧可変レギ
ュレータは、電圧可変回路FBC5を付加することによって
本来もっているレギュレータの高リップル除去率PSRRを
低下させていた。この要因は、供給電源側Vcc に重畳す
るノイズ信号Vsn がトリミン回路Trimのトリミン信号に
よってスイッチ素子(NM1〜NM6)を駆動するゲート素子
（インバータ素子）Q1〜Q6の出力に重畳し、このノイズ
Vtn5がフィードバック抵抗群(R1,32R,16R,8R,4R,2R,R,R
2)に直接のって、高リップル除去率PSRRを低下させるこ
とになるが、ゲート素子（インバータ素子）Q1〜Q6への
供給電源に安定化電源（内部電源）を用いることにより
対策することができる。

【００２７】図１において、例えば、この内部電源とし
て定電流源Isと電圧安定化素子（例えば、ダイオード）
D1〜D3とからなる安定化した内部電源回路3DIOを搭載
し、ゲート素子（インバータ素子）Q1〜Q6の電源をこの
電源回路3DIOから供給することによって、供給電源Vcc
のリップルからNch-MOSFETのゲートへのノイズ侵入経路
を遮断することができる。この結果、トリミン回路Trim
の付加による電圧可変レギュレータの高リップル除去率
PSRRの低下は発生しない。

【００２８】また、ここで述べる安定化した内部電源
は、上述の電源回路3DIOに限定されることなく、供給電
源Vcc がLDO(Low drop out) の下限値まで低下しても内
部安定化電圧の出力Vs3(またはレギュレータ出力Vout)
がぎりぎりその定電圧性が保持できる安定化電源であれ
ばどの様な電源でもよい。また、上述の電源回路3DIOは
電流供給能力が殆ど必要としないので、集積回路上の基
板面積は小さくてすむ。 （実施例２）実施例１で述べた安定化した内部電源回路
3DIOの電源電圧Vs3 は、一般的にレギュレータの供給電
源電圧Vcc より低い電圧にある。従って、安定化した内
部電源回路3DIOの電圧Vs3 で駆動されるゲート素子Q1〜
Q6の出力値はこの安定化した内部電源回路3DIOの電圧Vs
3 で抑制される。他方、トリミング回路Trimによるレギ
ュレータ出力電圧Voutの設定範囲によってはこのレギュ
レータ出力電圧Voutはかなり高電位出力に設定されるこ
とがあり、この様な場合レギュレータ出力Voutの高電位
側に接続されるスイッチ素子（例えば、NM1,NM2,NM3)
は、後述する条件下が確保できないときは、上記の抑制
されたゲート素子Q1,Q2,Q3 の出力値でスイッチ素子NM
1,NM2,NM3 を短絡駆動することができない場合がある。

【００２９】この様な課題に対する解決策として実施例
２の方法がある。図２において、ノイズ抑圧手段NS2 が
複数のゲート素子Q1〜Q6の内フィードバック抵抗(32R,1
6R,8R)を短絡・開路するスイッチ素子(NM1〜NM3)が高電
位側に接続されるスイッチ素子(PM1〜PM3)を駆動するゲ
ート素子Q1〜Q3の電源をレギュレータ出力電圧Voutから
供給し、フィードバック抵抗(4R,2R,R) を短絡・開路す
るスイッチ素子(NM4〜NM6)が低電位側に接続されるスイ
ッチ素子(NM4〜NM6)を駆動するゲート素子Q4〜Q6の電源
を安定化した内部電源回路3DIOから供給することができ
る。

【００３０】かかる構成により、フィードバック抵抗(3
2R,16R,8R,4R,2R,R)を短絡・開路するスイッチ素子(NM1
〜NM3)が高電位側に接続されるスイッチ素子(PM1〜PM3)
を駆動するゲート素子Q1〜Q3の電源をレギュレータ出力
電圧Voutから供給することにより、レギュレータ出力Vo
utの高リップル除去特性により供給電源側Vcc に重畳す
るノイズ信号Vsn が除去され、かつ、高電位側に接続さ
れるスイッチ素子(PM1〜PM3)はゲート素子Q1〜Q3の出力
振幅をほぼレギュレータ出力電位から電源0Vレベルまで
広げことができるので、スイッチ素子(PM1〜PM3)の短絡
・開閉をより確実に行うことができる。

【００３１】また、特に、フィードバック量制御手段FB
C2のフィードバック抵抗群(R1,32R,16R,8R,4R,2R,R,R2)
は、レギュレータ出力Voutと電源OV(GND) 間を分圧し、
レギュレータ出力Vout端に接続される抵抗R1を除いてレ
ギュレータ出力Vout端側のフィードバック抵抗(32R,16
R,8R)に並列に接続されスイッチ素子(PM1〜PM3)を構成
するPch-MOSFETと、電源OV端に接続される抵抗2 を除い
て電源OV端側GND のフィードバック抵抗(4R,2R,R) に並
列に接続されスイッチ素子(NM4〜NM6)を構成するNch-MO
SFETと、電圧可変レギュレータの供給電源Vcc から定電
流源Isと電圧安定化素子D1〜D3とからなる安定化した内
部電源回路3DIOと、を備えて構成し、スイッチ素子(PM1
〜PM3)を構成するPch-MOSFETを駆動するゲート素子Q1〜
Q3の電源はレギュレータ出力電圧Voutから供給し、スイ
ッチ素子(NM4〜NM6)を構成するNch-MOSFETを駆動するゲ
ート素子Q4〜Q6の電源は安定化した内部電源回路3DIOか
ら供給することができる。

【００３２】かかる構成により、レギュレータ出力端Vo
ut側のフィードバック抵抗32R,16R,8Rに並列に接続され
るPch-MOSFETスイッチ素子(PM1〜PM3)は、このスイッチ
素子(PM1〜PM3)のゲートを駆動するゲート素子Q1〜Q3の
電源をレギュレータ出力電圧Voutから供給することによ
り、このPch-MOSFETスイッチ素子(PM1〜PM3)を開路する
ときはゲート電位をレギュレータ出力電圧Vout近くにし
てオフモードを確保し、Pch-MOSFETスイッチ素子(PM1〜
PM3)を短絡するときはゲート電位を電源0V近くにするこ
とにより、当該Pch-MOSFET(PM1〜PM3)を十分なるオンモ
ードに駆動することができる。

【００３３】また、電源OV端に接続される電源OV端側GN
D のフィードバック抵抗(4R,2R,R)に並列に接続されス
イッチ素子(NM4〜NM6)を構成するNch-MOSFET(NM4〜NM6)
は、スイッチ素子(NM4〜NM6)のゲートを駆動するゲート
素子Q4〜Q6の電源を電圧可変レギュレータの供給電源Vc
c から定電流源Isと電圧安定化素子D1〜D3とからなる安
定化した内部電源回路3DIOから供給することにより、実
施例１で述べたものと同様の構成・動作で、スイッチ素
子(NM4〜NM6)の安定なる短絡・開閉動作と、本来もって
いるレギュレータの高リップル除去率PSRRを保持するこ
とができる。

【００３４】次に、スイッチ素子(PM1〜PM3), (NM4〜NM
6)のスイッチング条件を説明する。図２に図示される構
成例では、上位３bit をPch-MOSFET(PM1〜PM3)としこの
バックゲートをレギュレータ出力Voutに接続することに
より、レギュレータの可変電圧の全範囲内で、

【００３５】

【数１】Vout≧Vs2 ＞Vth ・・・・・(1) が成立するので、Pch-MOSFET(PM1〜PM3)のオン・オフを
制御することができる。但し、Vs2 は抵抗R1と抵抗32R
との共通接続点の電位、Vth はPch-MOSFET(PM1〜PM3)の
閾値電圧とする。

【００３６】また、下位の３bit のNch-MOSFET(NM4〜NM
6)では、

【００３７】

【数２】(Vs4−Vs3)＞Vth ・・・・・(2) が成立する様に条件を選定することにより、Nch-MOSFET
(NM4〜NM6)のオン・オフを制御することができる。但
し、Vs3 は抵抗8Rと抵抗4Rとの共通接続点の分圧電位、
V4は3DIOの安定化された内部電圧である。

【００３８】この様な式(1),(2) の条件を満たす様に選
択することにより、上位bit 側で、Pch-MOSFET(PM1〜PM
3)を制御し、下位bit 側で、Nch-MOSFET(NM4〜NM6)を制
御することにより、レギュレータの高リップル除去率PS
RRを劣化させることなくレギュレータの出力電圧の可変
性を確保することができる。また、実施例１、２におい
て、フィードバック抵抗(32R,16R,8R,4R,2R,R)の個々の
抵抗値を抵抗R の32倍、16倍・・ 1倍と選択し、抵抗R
1,R2 と抵抗R との比率を予め定められた値に設定する
ことにより、レギュレータの出力電圧Voutの可変範囲を
定め、この範囲内において、トリミング回路Trimの出力
a1〜a6のHi/Loを選択することにより、1/63の分解能で
出力Voutを微調整することができる。 （実施例３）また、実施例１および実施例２で述べた電
圧可変レギュレータにおいて、フィードバック量制御手
段FBC3,FBC4 は、フィードバック抵抗群(R1,32R,16R,8
R,4R,2R,R,R2)に並列に接続される複数のスイッチ素子
(NM1〜NM6), (PM1〜PM3), (NM4〜NM6)の接続方法に代わ
って、図３、図４に図示する実施例３の電圧可変レギュ
レータの複数のスイッチ素子(NM1〜NM6), (PM1〜PM3),
(NM4〜NM6)は、レギュレータ出力と電源OV間を分圧する
フィードバック抵抗群(R1,R3,R4,R5,R6,R7,R8,R2) の節
点p1〜p6（符号の表示省略）に各スイッチ素子(NM1〜NM
6), (PM1〜PM3),(NM4〜NM6)の一方を接続し、スイッチ
素子(NM1〜NM6), (PM1〜PM3), (NM4〜NM6)の他方を共通
に接続して負帰還増幅器Amp へのフィードバック量Vfと
することができる。

【００３９】かかる構成により、フィードバック量Vfを
制御してレギュレータ出力Voutを可変する方法は、実施
例１および実施例２ではスイッチ素子(NM1〜NM6), (PM1
〜PM3), (NM4〜NM6)の短絡時の短絡抵抗によるフィード
バック量Vfに与える影響の問題があるが、実施例３の接
続方法によれば、レギュレータ出力Voutを分圧するフィ
ードバック抵抗群(R1,R3,R4,R5,R6,R7,R8,R2) の各節点
p1〜p6に於ける電位の検出により、検出時のオン抵抗の
影響を負帰還負帰還増幅器Amp の高入力インピーダンス
特性により無視できる様に行うことができる。また、ト
リミング回路によるスイッチ素子のオン・オフの切り替
え制御手段は、実施例１および実施例２で述べた (1)
式,(2)式の条件を用いることにより、オン・オフの切り
替え制御を確実にして、同様にレギュレータ出力の高リ
ップル除去率PSRRを確保することができる。

【００４０】また、フィードバック抵抗(R3,R4,R5,R6,R
7,R8) は実施例１、２と異なってほぼ均一な抵抗値を選
択することにより、レギュレータ出力電圧をほぼ均一に
微調整させることができる。また、図示省略している
が、例えば、フィードバック量制御手段FBC6として、フ
ィードバック抵抗群((R1,32R,16R,8R,4R,2R,R)+(R3,R4,
R5,R6.R7.R8,R2))の実施例２および実施例３のフィード
バック抵抗回路で構成し、抵抗R1側をレギュレータ出力
Voutに接続し、フィードバック抵抗(32R,16R,8R,4R,2R,
R)は並列に接続される実施例２の複数のスイッチ素子(P
M1〜PM6)をPch-MOSFETで構成し, このPch-MOSFET駆動す
るゲート素子Q1〜Q6の電源をレギュレータ出力電圧Vout
から供給し、また、抵抗R2側を電源0V側(GND) に接続
し、フィードバック抵抗(R3,R4,R5,R6.R7.R8,R2)は分圧
節点p1〜p6を複数のスイッチ素子(NM1〜NM6)をNch-MOSF
ETで構成し, このNch-MOSFETを駆動するゲート素子(Q1'
〜Q6')の電源を安定化した内部電源回路3DIOから供給す
ることができる。

【００４１】かかる構成により、フィードバック抵抗(3
2R,16R,8R,4R,2R,R)側でレギュレータ出力電圧Voutの粗
調整を行い、フィードバック抵抗(R3,R4,R5,R6.R7.R8,R
2)側でレギュレータ出力電圧Voutの微調整を行い、全体
として高可変電圧範囲を有しながら、そのレギュレータ
出力電圧Voutは必要とする精度を確保し高リップル除去
率を有するする電圧可変レギュレータを提供することが
できる。

【００４２】また、実施例１〜３において、上述のフィ
ードバック抵抗(32R,16R,8R,4R,2R,R),(32R,16R,8R),(4
R,2R,R),(R3,R4,R5,R6.R7.R8,R2)は６個あるいは３個の
例で説明したが、 (1)式,(2)式の条件を満たす範囲内で
フィードバック抵抗の増減は自由に選択することができ
る。

【００４３】

【発明の効果】以上述べたように本発明によれば、レギ
ュレータ出力電圧を可変制御でき、かつ、高リップル除
去率を有するフィードバック量制御手段を有し、また、
レギュレータ出力電圧の可変範囲内において、フィード
バック量制御手段が安定に動作する電圧可変レギュレー
タを提供することができる。

【図面の簡単な説明】

【図１】一実施例としての電圧可変レギュレータの回路
図

【図２】他の実施例としての電圧可変レギュレータの回
路図

【図３】他の実施例としての電圧可変レギュレータの回
路図

【図４】他の実施例としての電圧可変レギュレータの回
路図

【図５】従来技術による電圧可変レギュレータの回路図

【符号の説明】

Vref 基準電圧 Amp 負帰還増幅器 PMOS 出力トランジスタ FBC,FBC1〜FBC4 フィードバック量制御手段 NS,NS1〜NS4 ノイズ抑圧手段 R1,32R,16R,8R,4R,2R,R,R2, R3〜R8 フィードバック
抵抗 NM1〜NM6, PM1〜PM6 スイッチ素子 Q1〜Q6 ゲート素子 Trim トリミング回路 3DIO 安定化電源 D1〜D3 電圧安定化素子 Is 電流源 Vsn,Vtn ノイズ

フロントページの続き Ｆターム(参考） 5H430 BB01 BB05 BB09 BB11 EE06 EE12 FF03 FF04 FF05 FF13 FF17 GG08 HH03

Claims (7)

【特許請求の範囲】
1. 【請求項１】基準電圧と、この基準電圧とフィードバッ
   ク量との差を増幅する負帰還増幅器と、この負帰還増幅
   器出力を増幅する出力トランジスタと、この出力トラン
   ジスタの出力をレギュレータ出力とし，フィードバック
   抵抗群を介して前記フィードバック量を制御してレギュ
   レータ出力電圧を可変制御するフィードバック量制御手
   段と、を備える電圧可変レギュレータにおいて、 フィードバック量制御手段は、フィードバック抵抗群の
   内, 予め定められた抵抗に並列に接続され, この抵抗を
   短絡・開路する複数のスイッチ素子と、この複数のスイ
   ッチ素子の短絡・開路を制御する複数のゲート素子と、
   このゲート素子にHigh,Low信号を与えて前記フィードバ
   ック量を制御するトリミング回路と、前記複数のゲート
   素子の電源をレギュレータの電源とは別の電源により駆
   動するノイズ抑圧手段と、を備える、 ことを特徴とする電圧可変レギュレータ。
2. 【請求項２】請求項１に記載の電圧可変レギュレータに
   おいて、 ノイズ抑圧手段は、安定化した内部電源を備え、この安
   定化電源で複数のゲート素子を駆動する、 ことを特徴とする電圧可変レギュレータ。
3. 【請求項３】請求項１に記載の電圧可変レギュレータに
   おいて、 ノイズ抑圧手段は、複数のゲート素子の内、フィードバ
   ック抵抗を短絡・開路するスイッチ素子が高電位側に接
   続されるスイッチ素子を駆動するゲート素子の電源をレ
   ギュレータ出力電圧から供給し、フィードバック抵抗を
   短絡・開路するスイッチ素子が低電位側に接続されるス
   イッチ素子を駆動するゲート素子の電源を安定化した内
   部電源回路から供給する、 ことを特徴とする電圧可変レギュレータ。
4. 【請求項４】請求項２に記載の電圧可変レギュレータに
   おいて、 フィードバック量制御手段のフィードバック抵抗群は、
   レギュレータ出力と電源OV間を分圧し、レギュレータ出
   力端および電源OV端に接続される抵抗を除いてフィード
   バック抵抗に並列に接続されスイッチ素子を構成するNc
   h-MOSFETと、電圧可変レギュレータの供給電源から定電
   流源と電圧安定化素子とからなる安定化した内部電源回
   路と、を備える、 ことを特徴とする電圧可変レギュレータ。
5. 【請求項５】請求項３に記載の電圧可変レギュレータに
   おいて、 フィードバック量制御手段のフィードバック抵抗群は、
   レギュレータ出力と電源OV間を分圧し、レギュレータ出
   力端に接続される抵抗を除いてレギュレータ出力端側の
   フィードバック抵抗に並列に接続されスイッチ素子を構
   成するPch-MOSFETと、電源OV端に接続される抵抗を除い
   て電源OV端側のフィードバック抵抗に並列に接続されス
   イッチ素子を構成するNch-MOSFETと、電圧可変レギュレ
   ータの供給電源から定電流源と電圧安定化素子とからな
   る安定化した内部電源回路と、を備え、 スイッチ素子を構成するPch-MOSFETを駆動するゲート素
   子の電源はレギュレータ出力電圧から供給し、スイッチ
   素子を構成するNch-MOSFETを駆動するゲート素子の電源
   は安定化した内部電源回路から供給する、 ことを特徴とする電圧可変レギュレータ。
6. 【請求項６】請求項４または請求項５に記載の電圧可変
   レギュレータにおいて、電圧安定化素子は複数個のダイ
   オード順方向の電圧降下を用いる、 ことを特徴とする電圧可変レギュレータ。
7. 【請求項７】請求項１ないし請求項６のいずれかの項に
   記載の電圧可変レギュレータにおいて、 フィードバック量制御手段は、フィードバック抵抗群に
   並列に接続される複数のスイッチ素子の接続方法に代わ
   って、複数のスイッチ素子は、レギュレータ出力と電源
   OV間を分圧するフィードバック抵抗群の節点に各スイッ
   チ素子の一方を接続し、スイッチ素子の他方を共通に接
   続して前記負帰還増幅器のフィードバック量とする、こ
   とを特徴とする電圧可変レギュレータ。