JP2003329737A - プローブカード装置 - Google Patents
プローブカード装置Info
- Publication number
- JP2003329737A JP2003329737A JP2002140295A JP2002140295A JP2003329737A JP 2003329737 A JP2003329737 A JP 2003329737A JP 2002140295 A JP2002140295 A JP 2002140295A JP 2002140295 A JP2002140295 A JP 2002140295A JP 2003329737 A JP2003329737 A JP 2003329737A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- inspection
- probe card
- card device
- test chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】ＬＳＩ開発の初期評価で使用するために、高額
なＬＳＩテストシステムを必要とせずにＬＳＩ検査シス
テムの構築を可能にする。 【解決手段】ＬＳＩ検査プログラムおよびＬＳＩ検査結
果データを格納する不揮発性メモリとＬＳＩ検査プログ
ラムを実行するＣＰＵとを内蔵するＬＳＩテストチップ
１１１をプローブカード装置１０１に搭載し、ＬＳＩ検
査プログラムはパーソナルコンピュータ１０３に接続し
た専用治具を介してＬＳＩテストチップにロードし、Ｌ
ＳＩテストチップは検査開始信号および検査終了信号に
よりウエハ検査搬送機１０２を制御してＬＳＩ検査プロ
グラムを実行する。
なＬＳＩテストシステムを必要とせずにＬＳＩ検査シス
テムの構築を可能にする。 【解決手段】ＬＳＩ検査プログラムおよびＬＳＩ検査結
果データを格納する不揮発性メモリとＬＳＩ検査プログ
ラムを実行するＣＰＵとを内蔵するＬＳＩテストチップ
１１１をプローブカード装置１０１に搭載し、ＬＳＩ検
査プログラムはパーソナルコンピュータ１０３に接続し
た専用治具を介してＬＳＩテストチップにロードし、Ｌ
ＳＩテストチップは検査開始信号および検査終了信号に
よりウエハ検査搬送機１０２を制御してＬＳＩ検査プロ
グラムを実行する。
Description
【０００１】
【発明の属する技術分野】本発明はＬＳＩ検査技術に係
り、特にＬＳＩ検査機能を備えたプローブカード装置に
関する。
り、特にＬＳＩ検査機能を備えたプローブカード装置に
関する。
【０００２】
【従来の技術】従来のプローブカード装置を用いたＬＳ
Ｉ検査では、プローブカード装置とウエハ検査搬送機と
ＬＳＩテストシステムが必要とされた。図３はこのよう
な従来のＬＳＩ検査システムの構成を示す図であり、Ｌ
ＳＩ検査システムはプローブカード装置３０１とウエハ
検査搬送機３０２とＬＳＩテストシステム３０３とで構
成されていた。
Ｉ検査では、プローブカード装置とウエハ検査搬送機と
ＬＳＩテストシステムが必要とされた。図３はこのよう
な従来のＬＳＩ検査システムの構成を示す図であり、Ｌ
ＳＩ検査システムはプローブカード装置３０１とウエハ
検査搬送機３０２とＬＳＩテストシステム３０３とで構
成されていた。
【０００３】図３に示すＬＳＩ検査システムでは、ＬＳ
Ｉ検査プログラムをＬＳＩテストシステム３０３にロー
ドし、プローブカード装置３０１を装着したウエハ検査
搬送機３０２をＬＳＩテストシステム３０３で制御し、
プローブカード装置３０１の針３１１をウエハ上のＬＳ
Ｉパッドに接触させることでテスト信号を被検査ＬＳＩ
に印加し、被検査ＬＳＩの検査を実行する。
Ｉ検査プログラムをＬＳＩテストシステム３０３にロー
ドし、プローブカード装置３０１を装着したウエハ検査
搬送機３０２をＬＳＩテストシステム３０３で制御し、
プローブカード装置３０１の針３１１をウエハ上のＬＳ
Ｉパッドに接触させることでテスト信号を被検査ＬＳＩ
に印加し、被検査ＬＳＩの検査を実行する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のプローブカード装置を用いたＬＳＩ検査システムに
おいては高額なＬＳＩテストシステムが不可欠であり、
少量多品種のＬＳＩ開発においては、開発期間の短縮を
計るために、このような高額のＬＳＩテストシステムを
複数台準備しなければならないという問題があった。
来のプローブカード装置を用いたＬＳＩ検査システムに
おいては高額なＬＳＩテストシステムが不可欠であり、
少量多品種のＬＳＩ開発においては、開発期間の短縮を
計るために、このような高額のＬＳＩテストシステムを
複数台準備しなければならないという問題があった。
【０００５】本発明は、かかる点に鑑みてなされたもの
であり、ＬＳＩ開発の初期評価において使用するため
に、高額なＬＳＩテストシステムを必要とせずにＬＳＩ
検査システムを構築することができるＬＳＩ検査機能を
備えたプローブカード装置を提供することを目的とす
る。
であり、ＬＳＩ開発の初期評価において使用するため
に、高額なＬＳＩテストシステムを必要とせずにＬＳＩ
検査システムを構築することができるＬＳＩ検査機能を
備えたプローブカード装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】この課題を解決するため
に、本発明の請求項１に係るプローブカード装置は、Ｌ
ＳＩ検査プログラムおよびＬＳＩ検査結果データを格納
することが可能で、かつ前記ＬＳＩ検査プログラムを実
行することが可能なＬＳＩテストチップを搭載したもの
である。
に、本発明の請求項１に係るプローブカード装置は、Ｌ
ＳＩ検査プログラムおよびＬＳＩ検査結果データを格納
することが可能で、かつ前記ＬＳＩ検査プログラムを実
行することが可能なＬＳＩテストチップを搭載したもの
である。
【０００７】上記構成によれば、上記ＬＳＩテストチッ
プの搭載により被検査ＬＳＩに対するＬＳＩ検査プログ
ラムの実行とその検査結果データの保持が可能となるた
め、高額なＬＳＩテストシステムを必要とせずに、廉価
なＬＳＩ検査システムを構築することができる。
プの搭載により被検査ＬＳＩに対するＬＳＩ検査プログ
ラムの実行とその検査結果データの保持が可能となるた
め、高額なＬＳＩテストシステムを必要とせずに、廉価
なＬＳＩ検査システムを構築することができる。
【０００８】本発明の請求項２に係るプローブカード装
置は、請求項１記載のプローブカード装置において、前
記ＬＳＩテストチップは少なくともＬＳＩ検査プログラ
ムおよびＬＳＩ検査結果を格納する不揮発性メモリとＬ
ＳＩ検査プログラムを実行するＣＰＵとを内蔵するもの
である。
置は、請求項１記載のプローブカード装置において、前
記ＬＳＩテストチップは少なくともＬＳＩ検査プログラ
ムおよびＬＳＩ検査結果を格納する不揮発性メモリとＬ
ＳＩ検査プログラムを実行するＣＰＵとを内蔵するもの
である。
【０００９】上記構成によれば、プローブカード装置に
電源が供給されないときにもＬＳＩテストチップに格納
されたＬＳＩ検査プログラムおよびＬＳＩ検査結果が保
持されるため、ＬＳＩ検査プログラムの実行時を除いて
はプローブカード装置をウエハ検査搬送機と分離して取
り扱うことができる。
電源が供給されないときにもＬＳＩテストチップに格納
されたＬＳＩ検査プログラムおよびＬＳＩ検査結果が保
持されるため、ＬＳＩ検査プログラムの実行時を除いて
はプローブカード装置をウエハ検査搬送機と分離して取
り扱うことができる。
【００１０】本発明の請求項３に係るプローブカード装
置は、請求項１または２記載のプローブカード装置にお
いて、パーソナルコンピュータに接続した専用治具を介
して外部からＬＳＩ検査プログラムを前記ＬＳＩテスト
チップにロードする手段を備えるものである。
置は、請求項１または２記載のプローブカード装置にお
いて、パーソナルコンピュータに接続した専用治具を介
して外部からＬＳＩ検査プログラムを前記ＬＳＩテスト
チップにロードする手段を備えるものである。
【００１１】上記構成によれば、パーソナルコンピュー
タからＬＳＩ検査プログラムをＬＳＩテストチップにロ
ードすることができるため、高額なＬＳＩテストシステ
ムを用いずに、必要なＬＳＩ検査プログラムを随時用意
することができ、汎用性のあるＬＳＩ検査システムを廉
価に構築することができる。
タからＬＳＩ検査プログラムをＬＳＩテストチップにロ
ードすることができるため、高額なＬＳＩテストシステ
ムを用いずに、必要なＬＳＩ検査プログラムを随時用意
することができ、汎用性のあるＬＳＩ検査システムを廉
価に構築することができる。
【００１２】本発明の請求項４に係るプローブカード装
置は、請求項１から３のいずれか１項記載のプローブカ
ード装置において、前記ＬＳＩテストチップは検査開始
信号および検査終了信号によりウエハ検査搬送機を制御
するものである。
置は、請求項１から３のいずれか１項記載のプローブカ
ード装置において、前記ＬＳＩテストチップは検査開始
信号および検査終了信号によりウエハ検査搬送機を制御
するものである。
【００１３】上記構成によれば、プローブカード装置が
ウエハ検査搬送機を制御することができるため、高額な
ＬＳＩテストシステムを必要とせずに、プローブカード
装置をウエハ検査搬送機に装着するだけでＬＳＩ検査プ
ログラムの実行ができる。
ウエハ検査搬送機を制御することができるため、高額な
ＬＳＩテストシステムを必要とせずに、プローブカード
装置をウエハ検査搬送機に装着するだけでＬＳＩ検査プ
ログラムの実行ができる。
【００１４】本発明の請求項５に係るプローブカード装
置は、請求項１から４のいずれか１項記載のプローブカ
ード装置において、前記ＬＳＩテストチップは被検査Ｌ
ＳＩの良否判定結果を外部に出力する手段を備えるもの
である。
置は、請求項１から４のいずれか１項記載のプローブカ
ード装置において、前記ＬＳＩテストチップは被検査Ｌ
ＳＩの良否判定結果を外部に出力する手段を備えるもの
である。
【００１５】上記構成によれば、被検査ＬＳＩの良否判
定結果を外部から観測することができるため、高額なＬ
ＳＩテストシステムを必要とせずに、プローブカード装
置をウエハ検査搬送機に装着するだけでＬＳＩの検査を
行うことができる。
定結果を外部から観測することができるため、高額なＬ
ＳＩテストシステムを必要とせずに、プローブカード装
置をウエハ検査搬送機に装着するだけでＬＳＩの検査を
行うことができる。
【００１６】本発明の請求項６に係るプローブカード装
置は、請求項１から５のいずれか１項記載のプローブカ
ード装置において、パーソナルコンピュータに接続した
専用治具を介してウエハ検査終了後のＰＡＳＳ／ＦＡＩ
Ｌウエハ面内分布情報を前記パーソナルコンピュータに
アップロードする手段を備えるものである。
置は、請求項１から５のいずれか１項記載のプローブカ
ード装置において、パーソナルコンピュータに接続した
専用治具を介してウエハ検査終了後のＰＡＳＳ／ＦＡＩ
Ｌウエハ面内分布情報を前記パーソナルコンピュータに
アップロードする手段を備えるものである。
【００１７】上記構成によれば、ウエハ検査終了後のＰ
ＡＳＳ／ＦＡＩＬウエハ面内分布情報を前記パーソナル
コンピュータにアップロードすることができるため、高
額なＬＳＩテストシステムを必要とせずに、ウエハ検査
終了後のＰＡＳＳ／ＦＡＩＬウエハ面内分布情報をパー
ソナルコンピュータで分析することができる。
ＡＳＳ／ＦＡＩＬウエハ面内分布情報を前記パーソナル
コンピュータにアップロードすることができるため、高
額なＬＳＩテストシステムを必要とせずに、ウエハ検査
終了後のＰＡＳＳ／ＦＡＩＬウエハ面内分布情報をパー
ソナルコンピュータで分析することができる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。図１は、本発明の一実
施の形態に係るプローブカード装置を用いたＬＳＩ検査
システムの構成を示す図である。図１において、１０１
はプローブカード装置、１０２はウエハ検査搬送機、１
０３はパーソナルコンピュータであり、１０４はプロー
ブカード装置に対してデータを入出力するリーダ／ライ
タでパーソナルコンピュータ１０３に接続されている。
て図面を参照しながら説明する。図１は、本発明の一実
施の形態に係るプローブカード装置を用いたＬＳＩ検査
システムの構成を示す図である。図１において、１０１
はプローブカード装置、１０２はウエハ検査搬送機、１
０３はパーソナルコンピュータであり、１０４はプロー
ブカード装置に対してデータを入出力するリーダ／ライ
タでパーソナルコンピュータ１０３に接続されている。
【００１９】さらに、プローブカード装置１０１におい
て、１１１はプローブカード装置に搭載されたＬＳＩテ
ストチップ、１２１は電源プローブカード端子、１２２
は出力パターンプローブカード端子、１２３は入力パタ
ーンプローブカード端子、１２４は判定結果プローブカ
ード端子、１２５はインストラクションプローブカード
端子、１２６は検査開始信号プローブカード端子、１２
７は検査終了信号プローブカード端子、１２８はＰＡＳ
Ｓ／ＦＡＩＬ信号プローブカード端子、１３１はウエハ
上のＬＳＩパッドに接触させるプローブカード針であ
る。
て、１１１はプローブカード装置に搭載されたＬＳＩテ
ストチップ、１２１は電源プローブカード端子、１２２
は出力パターンプローブカード端子、１２３は入力パタ
ーンプローブカード端子、１２４は判定結果プローブカ
ード端子、１２５はインストラクションプローブカード
端子、１２６は検査開始信号プローブカード端子、１２
７は検査終了信号プローブカード端子、１２８はＰＡＳ
Ｓ／ＦＡＩＬ信号プローブカード端子、１３１はウエハ
上のＬＳＩパッドに接触させるプローブカード針であ
る。
【００２０】図２は、プローブカード装置１０１に搭載
されるＬＳＩテストチップ１１１の構成例を示すブロッ
ク図である。図２において、２０１は出力パターンメモ
リ、２０２は入力パターンメモリ、２０３は判定結果メ
モリ、２０４はインストラクションメモリで、いずれも
不揮発性メモリで構成する。さらに、２０５はＣＰＵ、
２０６はクロックジェネレータ、２０７はコンパレー
タ、２０８はドライバ、２０９はテスト端子の接続先を
コンパレータ２０７とドライバ２０８の間で切り換える
ためにＣＰＵから出力される制御信号である。
されるＬＳＩテストチップ１１１の構成例を示すブロッ
ク図である。図２において、２０１は出力パターンメモ
リ、２０２は入力パターンメモリ、２０３は判定結果メ
モリ、２０４はインストラクションメモリで、いずれも
不揮発性メモリで構成する。さらに、２０５はＣＰＵ、
２０６はクロックジェネレータ、２０７はコンパレー
タ、２０８はドライバ、２０９はテスト端子の接続先を
コンパレータ２０７とドライバ２０８の間で切り換える
ためにＣＰＵから出力される制御信号である。
【００２１】また、２１２は出力パターン入力端子で出
力パターンプローブカード端子１２２へ、２１３は入力
パターン入力端子で入力パターンプローブカード端子１
２３へ、２１４は判定結果出力端子で判定結果プローブ
カード端子１２４へ、２１５はインストラクション入力
端子でインストラクションプローブカード端子１２５
へ、２１６は検査開始信号入力端子で検査開始信号プロ
ーブカード端子１２６へ、２１７は検査終了信号出力端
子で検査終了信号プローブカード端子１２７へ、２１８
はＰＡＳＳ／ＦＡＩＬ信号出力端子でＰＡＳＳ／ＦＡＩ
Ｌ信号プローブカード端子１２８へ、２１９はテスト端
子でプローブカード針１３１へ、それぞれ配線される。
力パターンプローブカード端子１２２へ、２１３は入力
パターン入力端子で入力パターンプローブカード端子１
２３へ、２１４は判定結果出力端子で判定結果プローブ
カード端子１２４へ、２１５はインストラクション入力
端子でインストラクションプローブカード端子１２５
へ、２１６は検査開始信号入力端子で検査開始信号プロ
ーブカード端子１２６へ、２１７は検査終了信号出力端
子で検査終了信号プローブカード端子１２７へ、２１８
はＰＡＳＳ／ＦＡＩＬ信号出力端子でＰＡＳＳ／ＦＡＩ
Ｌ信号プローブカード端子１２８へ、２１９はテスト端
子でプローブカード針１３１へ、それぞれ配線される。
【００２２】以上のように構成されたプローブカード装
置およびＬＳＩ検査システムについて、その動作を以下
に説明する。まず、ＬＳＩテストチップ１１１を搭載し
たプローブカード装置１０１をリーダ／ライタ１０４に
接続し、被検査ＬＳＩの出力期待値を出力パターンメモ
リ２０１に、被検査ＬＳＩの入力データを入力パターン
メモリ２０２に、検査プログラムをインストラクション
メモリ２０４に、それぞれロードする。
置およびＬＳＩ検査システムについて、その動作を以下
に説明する。まず、ＬＳＩテストチップ１１１を搭載し
たプローブカード装置１０１をリーダ／ライタ１０４に
接続し、被検査ＬＳＩの出力期待値を出力パターンメモ
リ２０１に、被検査ＬＳＩの入力データを入力パターン
メモリ２０２に、検査プログラムをインストラクション
メモリ２０４に、それぞれロードする。
【００２３】このとき、プローブカード装置１０１とリ
ーダ／ライタ１０４は、電源プローブカード端子１２
１、出力パターンプローブカード端子１２２、入力パタ
ーンプローブカード端子１２３、判定結果プローブカー
ド端子１２４、インストラクションプローブカード端子
１２５、検査開始信号プローブカード端子１２６、検査
終了信号プローブカード端子１２７、ＰＡＳＳ／ＦＡＩ
Ｌ信号プローブカード端子１２８により接続される。
ーダ／ライタ１０４は、電源プローブカード端子１２
１、出力パターンプローブカード端子１２２、入力パタ
ーンプローブカード端子１２３、判定結果プローブカー
ド端子１２４、インストラクションプローブカード端子
１２５、検査開始信号プローブカード端子１２６、検査
終了信号プローブカード端子１２７、ＰＡＳＳ／ＦＡＩ
Ｌ信号プローブカード端子１２８により接続される。
【００２４】次に、ＬＳＩテストチップに検査プログラ
ムがロードされたプローブカード装置１０１をウエハ検
査搬送機１０２に装着し、プローブカード１０１のプロ
ーブカード針１３１をウエハ上の被検査ＬＳＩのパッド
に接触させる。
ムがロードされたプローブカード装置１０１をウエハ検
査搬送機１０２に装着し、プローブカード１０１のプロ
ーブカード針１３１をウエハ上の被検査ＬＳＩのパッド
に接触させる。
【００２５】以上の準備を行った上で、検査開始信号入
力および検査終了信号出力によりＬＳＩテストチップで
ウエハ検査搬送機１０２を制御し、インストラクション
メモリ２０４に格納された検査プログラムに従い、入力
パターンメモリ２０２に格納された入力データをドライ
バ２０８とプローブカード針１３１を経由してテスト信
号として被検査ＬＳＩに印加する。
力および検査終了信号出力によりＬＳＩテストチップで
ウエハ検査搬送機１０２を制御し、インストラクション
メモリ２０４に格納された検査プログラムに従い、入力
パターンメモリ２０２に格納された入力データをドライ
バ２０８とプローブカード針１３１を経由してテスト信
号として被検査ＬＳＩに印加する。
【００２６】検査ステップ毎に、入力データに対する被
検査ＬＳＩからの出力データを出力パターンメモリ２０
１に格納された出力データとコンパレータ２０７で比較
し、一致／不一致の検査結果データを判定結果メモリ２
０３に蓄積するとともに、被検査ＬＳＩのＰＡＳＳ／Ｆ
ＡＩＬ判定結果をＰＡＳＳ／ＦＡＩＬ信号出力端子から
出力することで、検査の開始から完了までを実行する。
検査ＬＳＩからの出力データを出力パターンメモリ２０
１に格納された出力データとコンパレータ２０７で比較
し、一致／不一致の検査結果データを判定結果メモリ２
０３に蓄積するとともに、被検査ＬＳＩのＰＡＳＳ／Ｆ
ＡＩＬ判定結果をＰＡＳＳ／ＦＡＩＬ信号出力端子から
出力することで、検査の開始から完了までを実行する。
【００２７】検査プログラムによる検査が完了すると、
プローブカード装置１０１を再びリーダ/ライタ１０４
に接続し、判定結果メモリ２０３に蓄積した検査結果デ
ータをパーソナルコンピュータにアップロードする。パ
ーソナルコンピュータでは、検査結果データを分析する
ことで一致／不一致の個所から不具合回路を特定するこ
とができ、また、ＰＡＳＳ／ＦＡＩＬウエハ面内分布情
報からデータ分析を行うことができる。
プローブカード装置１０１を再びリーダ/ライタ１０４
に接続し、判定結果メモリ２０３に蓄積した検査結果デ
ータをパーソナルコンピュータにアップロードする。パ
ーソナルコンピュータでは、検査結果データを分析する
ことで一致／不一致の個所から不具合回路を特定するこ
とができ、また、ＰＡＳＳ／ＦＡＩＬウエハ面内分布情
報からデータ分析を行うことができる。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
ＬＳＩ検査プログラムを保持し、これを実行し、ＬＳＩ
検査結果データを格納することができるＬＳＩテストチ
ップをプローブカード装置に搭載することにより、高額
なＬＳＩテストシステムを必要とせずに、ＬＳＩ検査シ
ステムを廉価に構築することができる。
ＬＳＩ検査プログラムを保持し、これを実行し、ＬＳＩ
検査結果データを格納することができるＬＳＩテストチ
ップをプローブカード装置に搭載することにより、高額
なＬＳＩテストシステムを必要とせずに、ＬＳＩ検査シ
ステムを廉価に構築することができる。
【００２９】さらに本発明によれば、ＬＳＩ検査プログ
ラムおよびＬＳＩ検査結果を格納する不揮発性メモリ、
ＬＳＩ検査プログラムを実行するＣＰＵ、パーソナルコ
ンピュータからＬＳＩ検査プログラムロードする手段、
ウエハ検査搬送機を制御する手段、被検査ＬＳＩの良否
判定結果を外部に出力する手段、ウエハ検査終了後のＰ
ＡＳＳ／ＦＡＩＬウエハ面内分布情報をパーソナルコン
ピュータにアップロードする手段等を前記ＬＳＩテスト
チップに備えることにより、簡易なＬＳＩ検査システム
を廉価に構築することができる。
ラムおよびＬＳＩ検査結果を格納する不揮発性メモリ、
ＬＳＩ検査プログラムを実行するＣＰＵ、パーソナルコ
ンピュータからＬＳＩ検査プログラムロードする手段、
ウエハ検査搬送機を制御する手段、被検査ＬＳＩの良否
判定結果を外部に出力する手段、ウエハ検査終了後のＰ
ＡＳＳ／ＦＡＩＬウエハ面内分布情報をパーソナルコン
ピュータにアップロードする手段等を前記ＬＳＩテスト
チップに備えることにより、簡易なＬＳＩ検査システム
を廉価に構築することができる。
【図１】本発明の一実施の形態に係るプローブカード装
置を用いたＬＳＩ検査システムの構成を示す図。
置を用いたＬＳＩ検査システムの構成を示す図。
【図２】プローブカード装置に搭載されるＬＳＩテスト
チップの構成例を示すブロック図。
チップの構成例を示すブロック図。
【図３】従来のＬＳＩ検査システムの構成を示す図。
１０１、３０１ プローブカード装置
１０２、３０２ ウエハ検査搬送機
１０３ パーソナルコンピュータ
１０４ リーダ／ライタ
１１１ ＬＳＩテストチップ
１２１ 電源プローブカード端子
１２２ 出力パターンプローブカード端子
１２３ 入力パターンプローブカード端子
１２４ 判定結果プローブカード端子
１２５ インストラクションプローブカード端子
１２６ 検査開始信号プローブカード端子
１２７ 検査終了信号プローブカード端子
１２８ ＰＡＳＳ／ＦＡＩＬ信号プローブカード端子
１３１ プローブカード針
２０１ 出力パターンメモリ
２０２ 入力パターンメモリ
２０３ 判定結果メモリ
２０４ インストラクションメモリ
２０５ ＣＰＵ
２０６ クロックジェネレータ
２０７ コンパレータ
２０８ ドライバ
２０９ テスト端子の接続先を切り換える制御信号
２１２ 出力パターン入力端子
２１３ 入力パターン入力端子
２１４ 判定結果出力端子
２１５ インストラクション入力端子
２１６ 検査開始信号入力端子
２１７ 検査終了信号出力端子
２１８ ＰＡＳＳ／ＦＡＩＬ信号出力端子
２１９ テスト端子
３０３ ＬＳＩテストシステム
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2G011 AA15 AB06 AB08 AC00 AC11
AE03 AF07
2G132 AA20 AE14 AE19 AE23 AF00
AK03 AL00 AL03
4M106 AA01 BA01 DD10 DD23
5B048 AA20 DD01 DD08
Claims (6)
- 【請求項１】 ＬＳＩ検査プログラムおよびＬＳＩ検査
結果データを格納することが可能で、かつ前記ＬＳＩ検
査プログラムを実行することが可能なＬＳＩテストチッ
プを搭載したことを特徴とするプローブカード装置。 - 【請求項２】 前記ＬＳＩテストチップは少なくともＬ
ＳＩ検査プログラムおよびＬＳＩ検査結果を格納する不
揮発性メモリとＬＳＩ検査プログラムを実行するＣＰＵ
とを内蔵することを特徴とする請求項１記載のプローブ
カード装置。 - 【請求項３】 パーソナルコンピュータに接続した専用
治具を介して外部からＬＳＩ検査プログラムを前記ＬＳ
Ｉテストチップにロードする手段を備えることを特徴と
する請求項１または２記載のプローブカード装置。 - 【請求項４】 前記ＬＳＩテストチップは検査開始信号
および検査終了信号によりウエハ検査搬送機を制御する
ことを特徴とする請求項１から３のいずれか１項記載の
プローブカード装置。 - 【請求項５】 前記ＬＳＩテストチップは被検査ＬＳＩ
の良否判定結果を外部に出力する手段を備えることを特
徴とする請求項１から４のいずれか１項記載のプローブ
カード装置。 - 【請求項６】 パーソナルコンピュータに接続した専用
治具を介してウエハ検査終了後のＰＡＳＳ／ＦＡＩＬウ
エハ面内分布情報を前記パーソナルコンピュータにアッ
プロードする手段を備えることを特徴とする請求項１か
ら５のいずれか１項記載のプローブカード装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002140295A JP2003329737A (ja) | 2002-05-15 | 2002-05-15 | プローブカード装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002140295A JP2003329737A (ja) | 2002-05-15 | 2002-05-15 | プローブカード装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003329737A true JP2003329737A (ja) | 2003-11-19 |
Family
ID=29701207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002140295A Pending JP2003329737A (ja) | 2002-05-15 | 2002-05-15 | プローブカード装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003329737A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100984682B1 (ko) | 2008-11-13 | 2010-10-04 | 엠텍비젼 주식회사 | 메모리 스택 프로브 카드 및 이를 이용한 테스트 방법 |
-
2002
- 2002-05-15 JP JP2002140295A patent/JP2003329737A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100984682B1 (ko) | 2008-11-13 | 2010-10-04 | 엠텍비젼 주식회사 | 메모리 스택 프로브 카드 및 이를 이용한 테스트 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI343482B (en) | Wireless no-touch testing of integrated circuits | |
| JP3009743B2 (ja) | 半導体デバイス搬送処理装置 | |
| US20020199142A1 (en) | Semiconductor programming and testing method and apparatus | |
| JP2006242638A (ja) | 半導体検査装置 | |
| KR20030092599A (ko) | 실장과 에이티이가 통합된 반도체 소자 테스트 장치 | |
| US20030115517A1 (en) | Microprocessor-based probe for integrated circuit testing | |
| EP0849678B1 (en) | A system and method for testing electronic devices | |
| US7263640B2 (en) | LSI, test pattern generating method for scan path test, LSI inspecting method, and multichip module | |
| CN101545950B (zh) | 扫描控制方法和设备 | |
| US6260166B1 (en) | Observability register architecture for efficient production test and debug | |
| JP2018190751A (ja) | 半導体装置および半導体装置のテスト方法 | |
| US7480843B1 (en) | Configuration access from a boundary-scannable device | |
| JP2003329737A (ja) | プローブカード装置 | |
| JP4705880B2 (ja) | 半導体集積回路とそのテスト方法 | |
| KR20050121376A (ko) | 반도체 장치의 테스트 장치 및 이를 이용한 반도체 장치테스트 방법 | |
| JP2897660B2 (ja) | 半導体集積回路検査装置のテストパターンメモリの制御方式 | |
| US20060248418A1 (en) | Scan test expansion module | |
| US20030025519A1 (en) | Inspection apparatus and method for test ambient and test mode circuit on integrated circuit chip | |
| JP2005190112A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
| KR100505661B1 (ko) | 반도체 테스트 장치 및 그 구동방법 | |
| JP2007035119A (ja) | 半導体装置 | |
| JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
| JPH05114639A (ja) | 半導体集積回路 | |
| JPH10253707A (ja) | 集積回路試験装置 | |
| JP4179190B2 (ja) | ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法 |