JP2003329726A - Intermediation board - Google Patents
Intermediation boardInfo
- Publication number
- JP2003329726A JP2003329726A JP2002135564A JP2002135564A JP2003329726A JP 2003329726 A JP2003329726 A JP 2003329726A JP 2002135564 A JP2002135564 A JP 2002135564A JP 2002135564 A JP2002135564 A JP 2002135564A JP 2003329726 A JP2003329726 A JP 2003329726A
- Authority
- JP
- Japan
- Prior art keywords
- test
- board
- terminal
- relay board
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Connecting Device With Holders (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Multi-Conductor Connections (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、中継基板に関し、
更に詳しくは、ＩＣパッケージを搭載する電子機器の組
合せ試験に用いられる中継基板に関する。TECHNICAL FIELD The present invention relates to a relay board,
More specifically, the present invention relates to a relay board used for a combination test of an electronic device on which an IC package is mounted.
【０００２】[0002]
【従来の技術】ＩＣ基板を搭載する電子機器では、ＩＣ
基板の消費電流を測定しその評価を行うために、ＩＣ基
板と、ＩＣ基板を搭載する電子機器の装置本体基板との
間に、テスト用のプリント基板を配置して組合せ試験が
行われている。この組合せ試験では、ＩＣ基板を搭載す
るプリント基板の表面側にテストポイントを配置し、Ｉ
Ｃ基板から必要な信号を取り出して測定している。しか
し、近年の電子機器の多機能化に従い、その部品点数や
端子数が増加しており、テスト用プリント基板には、表
面の空きスペースが益々少なくなっている。このため、
テストポイントを、テスト用プリント基板の表面に配置
することが困難となっている。2. Description of the Related Art In an electronic device equipped with an IC substrate, an IC
In order to measure the current consumption of the board and evaluate the current consumption, a combination printed circuit board is arranged between the IC board and the apparatus main body board of the electronic device on which the IC board is mounted to perform a combination test. . In this combination test, test points are arranged on the front surface side of the printed circuit board on which the IC board is mounted, and I
The necessary signals are taken from the C board and measured. However, the number of parts and the number of terminals have increased with the recent multifunctionalization of electronic devices, and the open space on the surface of the test printed circuit board has become smaller and smaller. For this reason,
It is difficult to arrange the test points on the surface of the test printed circuit board.
【０００３】また、従来の技術では、ＩＣ基板の消費電
流等の測定を行う場合に、或いは、そのような測定を行
わない場合であっても、プリント基板上で、所望のテス
トポイントを相互に短絡する必要が生ずることもある。
このような場合には、低抵抗の短絡片を必要とするな
ど、プリント基板と共に使用する部品点数が増えるとい
う問題があった。Further, according to the prior art, when measuring the current consumption of the IC substrate or the like, or even when such a measurement is not performed, desired test points are mutually determined on the printed circuit board. It may be necessary to short circuit.
In such a case, there is a problem that the number of parts used with the printed circuit board increases, such as requiring a low resistance short-circuit piece.
【０００４】ところで、近年は、ＩＣチップを収容する
パッケージ基板に、ＢＧＡ（ボールグリッドアレイ）方
式のパッケージを採用したＢＧＡ型パッケージ基板の採
用が増加している。特開平１１−２６９０３号、特開平
１１−５４８８１号、特開平１１−８７００３号、特開
２０００−２９４６９３号、及び、特開平１０−３３５
３９６号の各公報には、ＢＧＡパッケージ基板やチップ
サイズパッケージと、電子機器の装置本体基板との間に
設けたテスト用のプリント基板（中継基板）に、テスト
用の端子を配置する技術が記載されている。By the way, in recent years, a BGA type package substrate in which a BGA (ball grid array) type package is adopted as a package substrate for accommodating IC chips is increasing. JP-A-11-26903, JP-A-11-54881, JP-A-11-87003, JP-A-2000-294693, and JP-A-10-335.
Japanese Patent Publication No. 396 describes a technique for arranging test terminals on a test printed board (relay board) provided between a BGA package board or a chip size package and an apparatus body board of an electronic device. Has been done.
【０００５】例えば特開平１１−２６９０３号公報に記
載された技術では、半田ボールが溶融した際に短絡が生
ずる一対のテスト用半田バンプを中継基板上に設け、こ
の一対のテスト用半田バンプが電気的に短絡することを
確認することによって、全体の半田ボールにおける半田
の溶融の良好さを検査している。この技術は、ＩＣ基板
と装置本体基板とが良好に接続されたことを確認するも
のであり、ＩＣ基板の消費電流を測定する、或いは、電
気信号を入出力する等のテストポイントとしての機能は
有していない。For example, in the technique disclosed in Japanese Patent Application Laid-Open No. 11-26903, a pair of test solder bumps that cause a short circuit when a solder ball melts is provided on a relay board, and the pair of test solder bumps are electrically connected. The goodness of the melting of the solder in the entire solder ball is inspected by confirming that the short circuit occurs. This technology confirms that the IC board and the device main body board are well connected, and functions as a test point such as measuring the current consumption of the IC board or inputting and outputting an electric signal. I don't have it.
【０００６】特開２０００−２９４６９３号公報には、
中継基板上にＩＣ基板の端子から信号を取り出すための
テストポイントを設ける旨が記載されている。該公報に
記載された技術では、中継基板上のＩＣ基板の周りに中
継基板上の端子から延長するテストポイントを設け、こ
のテストポイントを、ＩＣ基板の検査の際にプロービン
グパッドとして用いている。この技術では、ＩＣ基板を
装置基板上に搭載しテストが終了した後には、テストポ
イントを配置したエリアを中継基板から切り落とし、余
分なスペースを除いている。Japanese Patent Laid-Open No. 2000-294693 discloses that
It is described that a test point for extracting a signal from the terminal of the IC substrate is provided on the relay substrate. In the technique described in the publication, a test point extending from a terminal on the relay board is provided around the IC board on the relay board, and this test point is used as a probing pad when inspecting the IC board. In this technique, after the IC board is mounted on the device board and the test is completed, the area where the test points are arranged is cut off from the relay board to remove the extra space.
【０００７】特開平１０−３３５３９６号公報には、中
継基板上にＩＣ本体の端子から信号を取り出すテストポ
イントをＩＣ基板の外側に設ける旨が記載されている。
該公報に記載の技術では、評価したい端子の電気信号を
取り出すために中継基板上にテストポイントを設けてお
り、このテストポイントは、ＩＣ基板と装置本体基板の
組合せ試験に際して、ＩＣ基板の消費電流の測定や、Ｉ
Ｃ基板に信号を入力することによるＩＣ基板の評価には
利用できない。Japanese Unexamined Patent Application Publication No. 10-335396 describes that a test point for extracting a signal from a terminal of an IC body is provided on the relay board outside the IC board.
In the technique described in the publication, a test point is provided on the relay board in order to take out the electric signal of the terminal to be evaluated, and the test point is the current consumption of the IC board during the combination test of the IC board and the apparatus main body board. Measurement of I
It cannot be used to evaluate an IC board by inputting a signal to the C board.
【０００８】[0008]
【発明が解決しようとする課題】本発明は、ＢＧＡ型Ｉ
Ｃ基板と電子機器装置の本体基板との間に配設される中
継基板であって、ＩＣ基板の消費電流の測定や、任意の
電気信号の入出力が可能となるテスト端子を配置した中
継基板を提供することを目的とする。The present invention is based on the BGA type I
A relay board provided between the C board and the main body board of the electronic device, wherein the test board is arranged so that the consumption current of the IC board can be measured and any electric signal can be input / output. The purpose is to provide.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するため
に、本発明の中継基板は、ＢＧＡ端子を有するＩＣパッ
ケージと、前記ＢＧＡ端子を搭載する基板端子を有する
装置基板との間に配設されて、所望の試験を行うための
中継基板であって、前記ＢＧＡ端子に対向する位置に形
成され、少なくとも１つの第１の表面側端子を含む複数
の表面側端子と、前記第１の表面側端子に対応する第１
の裏面側端子を含み、前記基板端子に対向する位置に配
置される複数の裏面側端子と、前記第１の表面側端子に
接続される第１のテスト端子、及び、前記第１の裏面側
端子に接続される第２のテスト端子とを備え、前記第１
の表面側端子以外の前記表面側端子と、前記第１の裏面
側端子以外の前記裏面側端子とは、対応する端子相互が
スルーホールを介して接続されることを特徴とする。In order to achieve the above object, a relay board of the present invention is arranged between an IC package having a BGA terminal and a device board having a board terminal on which the BGA terminal is mounted. And a plurality of front surface side terminals including at least one first front surface side terminal, which are formed at a position facing the BGA terminal, and are the relay board for performing a desired test; First corresponding to the side terminal
A plurality of back surface side terminals arranged at positions facing the board terminals, a first test terminal connected to the first front surface side terminal, and the first back surface side. A second test terminal connected to the terminal;
The front surface side terminals other than the front surface side terminals and the back surface side terminals other than the first back surface side terminals are connected to each other through corresponding through holes.
【００１０】本発明の中継基板によると、ＢＧＡ型ＩＣ
パッケージと、これを搭載する機器の装置基板とを組み
合わせて試験を行う際に、第１のテスト端子と第２のテ
スト端子との間に所望の計器、例えば電流計等を挿入す
ることや、或いは、第１又は第２のテスト端子の何れか
から信号を取り出し、或いは、これに信号を供給するこ
とができ、中継基板を利用する組合せ試験に際しての自
由度が高まる。According to the relay board of the present invention, a BGA type IC
When performing a test by combining the package and the device substrate of a device on which the package is mounted, insert a desired meter, for example, an ammeter between the first test terminal and the second test terminal, Alternatively, it is possible to take out a signal from either the first or second test terminal or supply a signal to it, which increases the degree of freedom in a combination test using a relay board.
【００１１】上記中継基板の好ましい態様では、前記第
１及び第２のテスト端子は夫々、前記中継基板の側面に
配置される。この場合、中継基板のサイズをＩＣパッケ
ージや装置基板のサイズと同等にできるので、コンパク
トなスペースでの組合せ試験が可能である。In a preferred mode of the relay board, the first and second test terminals are respectively arranged on the side surfaces of the relay board. In this case, the size of the relay board can be made equal to the size of the IC package or the device board, so that a combination test can be performed in a compact space.
【００１２】テスト端子を中継基板の側面に配置する場
合には、前記第１のテスト端子と、対応する前記第２の
テスト端子とを、相互に対向する側面に配置すること
も、或いは、同じ側面に配置することも出来る。When the test terminals are arranged on the side surfaces of the relay board, the first test terminals and the corresponding second test terminals may be arranged on the side surfaces facing each other, or the same. It can also be placed on the side.
【００１３】複数の前記第１のテスト端子と、対応する
複数の第２のテスト端子とを備える場合には、一部の対
応するテスト端子の組を同じ面に、他の対応するテスト
端子の組を異なる面に配置することもできる。When a plurality of the first test terminals and a plurality of the corresponding second test terminals are provided, some of the sets of the corresponding test terminals are arranged on the same surface and the other corresponding test terminals are connected to each other. The sets can also be arranged on different planes.
【００１４】前記第１及び第２のテスト端子を、メッキ
で形成することも本発明の好ましい態様である。It is also a preferred embodiment of the present invention that the first and second test terminals are formed by plating.
【００１５】[0015]
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態例に基づいて本発明を更に詳細に説明する。図
１は、本発明の一実施形態例の中継基板の外形を示す。
中継基板１０は、破線で示したＩＣパッケージ３０を搭
載する状態で示されている。中継基板１０は、ほぼ平板
形状を有し、対向する縁部に略半円形状の切欠きが形成
してある。この切欠き部がテストポイント１１１〜１１
６を構成する。各テストポイント１１１〜１１６の表面
には、メッキが施してある。相互に対向するテストポイ
ント１１６及び１１１は、第１の電源（ＶＣＣ１）のた
めの対を構成し、相互に隣接して配置されるテストポイ
ント１１４及び１１５は、第２の電源（んＶＣＣ２）の
ための対を構成し、相互に隣接して配置されるテストポ
イント１１２及び１１３は、第３の電源（ＶＣＣ３）の
ための対を構成する。BEST MODE FOR CARRYING OUT THE INVENTION The present invention will now be described in more detail based on an embodiment of the present invention with reference to the drawings. FIG. 1 shows the outer shape of a relay board according to an embodiment of the present invention.
The relay board 10 is shown in a state where the IC package 30 shown by the broken line is mounted. The relay board 10 has a substantially flat plate shape, and substantially semicircular cutouts are formed at opposing edges. This notch is the test point 111-11
Make up 6. The surface of each of the test points 111 to 116 is plated. The test points 116 and 111 facing each other form a pair for the first power supply (VCC1), and the test points 114 and 115 arranged adjacent to each other are for the second power supply (VCC2). And the test points 112 and 113 arranged adjacent to each other form a pair for the third power supply (VCC3).
【００１６】図２は、図１の中継基板１０内の配線パタ
ーンを示している。中継基板１０の表面側及び裏面側に
は、夫々、アレイ状に配設された多数の端子が形成され
ており、その配置は、ＢＧＡ型のＩＣパッケージのＢＧ
Ａ端子と対応している。端子とテストポイントとを接続
する配線の表示では、実線が、中継基板の表面側に形成
される表面側端子と、対応するテストポイントとを接続
する配線を示しており、破線が、中継基板１０の裏面側
に形成される裏面側端子と、対応するテストポイントと
を接続する配線を示している。表面側の端子（ランド）
と裏面側の端子とは、中継基板を上から見て互いに重な
り合う位置に形成されている。FIG. 2 shows a wiring pattern in the relay board 10 of FIG. A large number of terminals arranged in an array are formed on the front surface side and the rear surface side of the relay board 10, respectively, and the arrangement thereof is BG of the BGA type IC package.
It corresponds to the A terminal. In the display of the wiring that connects the terminals to the test points, the solid lines show the wiring that connects the surface-side terminals formed on the front surface side of the relay board and the corresponding test points, and the broken lines show the relay board 10. The wiring for connecting the back surface side terminal formed on the back surface side and the corresponding test point is shown. Front side terminal (land)
And the terminal on the back surface side are formed at positions where they overlap each other when the relay board is viewed from above.
【００１７】図２に示すように、メッキ層として形成さ
れたテストポイントと対応する表面側端子、又は、裏面
側端子とは配線パターンによって接続されている。つま
り、電源ＶＣＣ１のためのテストポイント１１６と、表
面側端子の１つであるＶＣＣランド１２１とは、配線パ
ターン１３６によって接続されており、これと対を成す
テストポイント１１１と、裏面側端子１６１（図３）と
は、配線パターン１３１によって接続されている。同様
に、電源ＶＣＣ２のためのテストポイント１１４は、表
面側端子の１つであるＶＣＣ端子１２３と配線パターン
１３４によって接続され、これと対を成すテストポイン
ト１１５と裏面側端子とは配線パターン１３５によって
接続されている。更に、電源ＶＣＣ３のためのテストポ
イント１１２と表面側端子の１つであるＶＣＣランド１
１２とは配線パターン１３２によって接続され、これと
対を成すテストポイント１１３と対応する裏面側端子と
は、配線パターン１３３によって接続されている。As shown in FIG. 2, a test point formed as a plated layer and a corresponding front surface side terminal or rear surface side terminal are connected by a wiring pattern. That is, the test point 116 for the power supply VCC1 and the VCC land 121, which is one of the front surface side terminals, are connected by the wiring pattern 136, and the test point 111 forming a pair with the test point 111 and the back surface side terminal 161 ( 3) is connected by a wiring pattern 131. Similarly, the test point 114 for the power supply VCC2 is connected to the VCC terminal 123, which is one of the front surface side terminals, by the wiring pattern 134, and the test point 115 and the back surface side terminal forming a pair are connected by the wiring pattern 135. It is connected. Furthermore, the test point 112 for the power supply VCC3 and the VCC land 1 which is one of the front side terminals
12 is connected by a wiring pattern 132, and the test point 113 forming a pair with the corresponding back side terminal is connected by a wiring pattern 133.
【００１８】表面側端子及び裏面側端子の上記テストポ
イントに接続されていない端子は、全て、表面側端子と
これに対向して形成された裏面側端子とがスルーホール
を介して相互に接続される。All the terminals of the front surface side terminals and the back surface side terminals which are not connected to the above-mentioned test points are connected to each other through the through holes of the front surface side terminals and the rear surface side terminals formed so as to face the terminals. It
【００１９】図３を参照すると、上記構成の中継基板１
０は、ＢＧＡ型ＩＣパッケージ３０と電子機器の装置本
体との組合せ試験に際して使用されており、中継基板１
０の裏面において装置本体基板４０に搭載され、その上
面においてＩＣパッケージ３０を搭載することで、双方
の間に挟まれて配設されている。Referring to FIG. 3, the relay board 1 having the above structure
0 is used in the combination test of the BGA type IC package 30 and the main body of the electronic device.
It is mounted on the device main body substrate 40 on the back surface of 0 and the IC package 30 is mounted on the upper surface thereof so as to be sandwiched between the two.
【００２０】ＩＣパッケージ３０の全てのＢＧＡ端子３
１は、中継基板１０の表面側端子に半田ボールを介して
搭載され、半田ボールが溶融することによって表面側端
子に機械的且つ電気的に接続されている。中継基板１０
の裏面側端子は、半田ボールを介して装置本体基板４０
の基板端子に搭載され、半田ボールが溶融することによ
って基板端子に機械的且つ電気的に接続されている。中
継基板１０の表面側端子１２と裏面側端子１６とは、一
部の表面側端子及び裏面側端子を除いて、図示しないス
ルーホールを介して接続されている。なお、中継基板１
０の端子と、ＩＣパッケージ３０のＢＧＡ端子及び装置
本体基板４０の端子との接続は、ＩＣパッケージ３０と
装置本体基板４０とを上下方向から挟んで機械的に固定
して行ってもよい。All the BGA terminals 3 of the IC package 30
1 is mounted on the surface side terminals of the relay substrate 10 via solder balls, and is melted and mechanically and electrically connected to the surface side terminals. Relay board 10
The back side terminals of the device main body substrate 40 are connected via solder balls.
Is mounted on the board terminal and is mechanically and electrically connected to the board terminal by melting the solder ball. The front surface side terminal 12 and the rear surface side terminal 16 of the relay board 10 are connected via a through hole (not shown) except for some front surface side terminals and rear surface side terminals. The relay board 1
The 0 terminal and the BGA terminal of the IC package 30 and the terminal of the device body substrate 40 may be mechanically fixed by sandwiching the IC package 30 and the device body substrate 40 from above and below.
【００２１】図３で、中継基板１０の表面側端子の内で
図示されたＶＣＣランド１２１は、中継基板１０内の配
線パターン１３６によって中継基板１０の側面に引き出
され、中継基板１０の側面にメッキ層として形成された
テストポイント１１６に接続される。In FIG. 3, the VCC land 121 shown in the front side terminals of the relay board 10 is drawn out to the side surface of the relay board 10 by the wiring pattern 136 in the relay board 10 and plated on the side surface of the relay board 10. It is connected to a test point 116 formed as a layer.
【００２２】また、中継基板１０の裏面側端子の１つで
あるＶＣＣ端子１６１は、中継基板１０内の配線パター
ン１３１によって、先のテストポイント１１６が配置さ
れた側面に対向する側面に引き出され、その対向する側
面にメッキ層として形成されたテストポイント１１１に
接続される。Further, the VCC terminal 161 which is one of the rear surface side terminals of the relay board 10 is drawn out by the wiring pattern 131 in the relay board 10 to the side surface opposite to the side surface on which the test point 116 is arranged. It is connected to a test point 111 formed as a plated layer on the opposite side surface.
【００２３】上記のように中継基板１０を介して、ＢＧ
Ａ型ＩＣパッケージ３０を装置本体基板４０に搭載し、
機械的に固定すると、ＶＣＣ電源ＶＣＣ１〜ＶＣＣ３を
除いて、ＩＣパッケージ３０と装置本体基板４０とが中
継基板１０を介して接続されて、所望の試験が行われ
る。中継基板１０のテストポイント１１１〜１１６は、
中継基板１０の側面から接近するプローブピンに接触さ
れ、ＩＣパッケージ３０と装置本体基板４０との組合せ
試験を行う試験装置に接続される。対応する２つのテス
トポイント、例えば、テストポイント１１６とテストポ
イント１１１との間には、試験装置に内蔵の電流計が挿
入されて、ＩＣ基板の消費電流が計測される。他の電源
ラインにも同様に電流計が挿入される。As described above, the BG is provided via the relay board 10.
The A type IC package 30 is mounted on the device main body substrate 40,
When mechanically fixed, the IC package 30 and the apparatus main body substrate 40 are connected via the relay substrate 10 except for the VCC power supplies VCC1 to VCC3, and a desired test is performed. The test points 111 to 116 of the relay board 10 are
The probe pins approaching from the side surface of the relay substrate 10 are contacted, and are connected to a test device for performing a combination test of the IC package 30 and the device body substrate 40. An ammeter built in the test apparatus is inserted between two corresponding test points, for example, the test point 116 and the test point 111, and the current consumption of the IC substrate is measured. An ammeter is similarly inserted in the other power supply lines.
【００２４】上記実施形態例の中継基板１０を設けたこ
とにより、装置本体基板４０の表面にテストポイントを
設けなくても、消費電流の測定が可能である。これによ
って、装置本体基板４０のパターン設計の自由度が高ま
り、設計の効率化により、設計作業に要する時間が短縮
される。また、動作試験で使用される中継基板１０を用
いるので、ＩＣパッケージ３０の消費電流を測定する測
定専用の評価装置を別に作る必要もない。By providing the relay board 10 of the above embodiment, the consumption current can be measured without providing the test points on the surface of the apparatus body board 40. As a result, the degree of freedom in the pattern design of the device body substrate 40 is increased, and the efficiency of the design is shortened, so that the time required for the design work is shortened. Further, since the relay board 10 used in the operation test is used, it is not necessary to separately prepare an evaluation device dedicated to measurement for measuring the current consumption of the IC package 30.
【００２５】また、プリント基板設計時に従来行ってい
た、装置本体基板に消費電流測定用のテストポイントを
組み込む作業や、消費電流測定専用の装置の準備、或い
は、消費電流測定用のテストポイントへの短絡抵抗を実
装するか否か等の判断、消費電流測定用の短絡抵抗の部
品手配等の労力が省かれる。[0025] Further, the work of incorporating a test point for measuring the consumption current into the device body board, the preparation of a device dedicated to the consumption current measurement, or the test point for measuring the consumption current, which has been conventionally performed at the time of designing a printed circuit board. Efforts such as determining whether or not to mount a short-circuit resistor and arranging parts for the short-circuit resistor for measuring current consumption are saved.
【００２６】なお、上記実施形態例では、電源ラインに
電流計等を挿入するためのテストポイントを設ける例を
示したが、これに限らず、信号端子についても同様なテ
ストポイントを設けることができる。この場合、ＩＣパ
ッケージと装置本体基板との間をテストポイントで接続
する場合には、テストポイント間にオシロスコープ等の
測定器を接続することで、ＩＣ本体と装置本体基板間の
信号波形をモニタすることが可能となる。なお、テスト
ポイントへの接続は、試験装置によって自動的に行って
もよく、或いは、人手によって行ってもよい。In the above embodiment, an example is shown in which a test point for inserting an ammeter or the like is provided in the power supply line, but the present invention is not limited to this, and similar test points can be provided for signal terminals. . In this case, when connecting the IC package and the device body substrate at a test point, a measuring instrument such as an oscilloscope is connected between the test points to monitor the signal waveform between the IC body and the device body substrate. It becomes possible. The connection to the test point may be made automatically by the test device or manually.
【００２７】また、装置本体基板からＩＣパッケージに
入力する信号についても、テストポイントからファンク
ションジェネレータ等の任意の波形を発生する測定器を
接続することで、ＩＣパッケージの機能を評価すること
が可能となる。With respect to the signal input to the IC package from the device main body board, it is possible to evaluate the function of the IC package by connecting a measuring device that generates an arbitrary waveform such as a function generator from the test point. Become.
【００２８】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の中継基板は、上記実施形態
例の構成にのみ限定されるものではなく、上記実施形態
例の構成から種々の修正及び変更を施したものも、本発
明の範囲に含まれる。Although the present invention has been described above based on its preferred embodiment, the relay board of the present invention is not limited to the configuration of the above-described embodiment, but rather has the configuration of the above-described embodiment. Various modifications and changes are also included in the scope of the present invention.
【００２９】[0029]
【発明の効果】以上、説明したように、本発明の中継基
板によると、ＩＣパッケージと装置本体基板との組合せ
試験に際して、電流計等の挿入や、信号の入出力を容易
に行うことができる効果がある。As described above, according to the relay board of the present invention, an ammeter or the like can be easily inserted and signals can be easily input / output during the combination test of the IC package and the apparatus main body board. effective.
【図１】本発明の一実施形態例の中継基板の斜視図。FIG. 1 is a perspective view of a relay board according to an embodiment of the present invention.
【図２】図１の中継基板の内部配線を示す平面図。FIG. 2 is a plan view showing internal wiring of the relay board of FIG.
【図３】図１の中継基板を使用して、ＩＣパッケージと
装置本体基板との組合せ試験を行う状態を示す断面図。FIG. 3 is a cross-sectional view showing a state where a combination test of an IC package and an apparatus main body board is performed using the relay board of FIG.
１０：中継基板 １１１〜１１６：テストポイント １２１〜１２３：ＶＣＣランド（表面側端子） １３１〜１３６：配線パターン １６１：ＶＣＣ端子（裏面側端子） １７１：半田ボール ３０：ＩＣパッケージ ３１：ＶＣＣ端子 ３２：半田ボール ４０：装置本体基板 ４１：ＶＣＣランド（基板端子） 10: Relay board 111-116: Test points 121-123: VCC land (front side terminal) 131-136: Wiring pattern 161: VCC terminal (back side terminal) 171: Solder ball 30: IC package 31: VCC terminal 32: Solder ball 40: Device body substrate 41: VCC land (board terminal)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｒ 43/00 Ｇ０１Ｒ 31/28 Ｓ ５Ｅ０７７ Ｆターム(参考） 2G003 AG08 AG09 AH00 2G011 AA16 AC31 AE22 AF04 2G132 AE25 AF00 AL00 5E024 CA18 5E051 GA07 GB09 5E077 BB33 BB37 CC02 CC23 DD14 JJ27 JJ30 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01R 43/00 G01R 31/28 S 5E077 F term (reference) 2G003 AG08 AG09 AH00 2G011 AA16 AC31 AE22 AF04 2G132 AE25 AF00 AL00 5E024 CA18 5E051 GA07 GB09 5E077 BB33 BB37 CC02 CC23 DD14 JJ27 JJ30
Claims (6)
前記ＢＧＡ端子を搭載する基板端子を有する装置基板と
の間に配設されて、所望の試験を行うための中継基板で
あって、 前記ＢＧＡ端子に対向する位置に形成され、少なくとも
１つの第１の表面側端子を含む複数の表面側端子と、 前記第１の表面側端子に対応する第１の裏面側端子を含
み、前記基板端子に対向する位置に配置される複数の裏
面側端子と、 前記第１の表面側端子に接続される第１のテスト端子、
及び、前記第１の裏面側端子に接続される第２のテスト
端子とを備え、 前記第１の表面側端子以外の前記表面側端子と、前記第
１の裏面側端子以外の前記裏面側端子とは、対応する端
子相互がスルーホールを介して接続されることを特徴と
する中継基板。1. An IC package having a BGA terminal,
A relay board, which is disposed between a device board having a board terminal on which the BGA terminal is mounted and for performing a desired test, is formed at a position facing the BGA terminal, and has at least one first board. A plurality of front surface side terminals including front surface side terminals, a plurality of back surface side terminals including first back surface side terminals corresponding to the first front surface side terminals, and arranged at positions facing the board terminals; A first test terminal connected to the first surface side terminal,
And a second test terminal connected to the first rear surface side terminal, the front surface side terminal other than the first front surface side terminal, and the rear surface side terminal other than the first rear surface side terminal. Is a relay board in which corresponding terminals are connected to each other through through holes.
前記中継基板の側面に配置される、請求項１に記載の中
継基板。2. The first and second test terminals are respectively
The relay board according to claim 1, wherein the relay board is disposed on a side surface of the relay board.
第２のテスト端子とが、前記中継基板の相互に対向する
側面に配置される、請求項２に記載の中継基板。3. The relay board according to claim 2, wherein the first test terminal and the corresponding second test terminal are arranged on side surfaces of the relay board facing each other.
第２のテスト端子とが、前記中継基板の同じ側面に配置
される、請求項２に記載の中継基板。4. The relay board according to claim 2, wherein the first test terminal and the corresponding second test terminal are arranged on the same side surface of the relay board.
る複数の第２のテスト端子とを備える、請求項１〜４の
何れかに記載の中継基板。5. The relay board according to claim 1, comprising a plurality of the first test terminals and a plurality of corresponding second test terminals.
キで形成される、請求項２〜５の何れかに記載の中継基
板。6. The relay board according to claim 2, wherein the first and second test terminals are formed by plating.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002135564A JP4147575B2 (en) | 2002-05-10 | 2002-05-10 | Relay board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002135564A JP4147575B2 (en) | 2002-05-10 | 2002-05-10 | Relay board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003329726A true JP2003329726A (en) | 2003-11-19 |
| JP4147575B2 JP4147575B2 (en) | 2008-09-10 |
Family
ID=29697860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002135564A Expired - Fee Related JP4147575B2 (en) | 2002-05-10 | 2002-05-10 | Relay board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4147575B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005308685A (en) * | 2004-04-26 | 2005-11-04 | Hitachi Ulsi Systems Co Ltd | Manufacturing method for semiconductor device, and test tool used therefor |
| JP2011064669A (en) * | 2009-09-17 | 2011-03-31 | Samsung Electro-Mechanics Co Ltd | Space converter for probe card, and method for restoration of space converter |
| JP2016076513A (en) * | 2014-10-02 | 2016-05-12 | 大日本印刷株式会社 | Electronic module |
-
2002
- 2002-05-10 JP JP2002135564A patent/JP4147575B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005308685A (en) * | 2004-04-26 | 2005-11-04 | Hitachi Ulsi Systems Co Ltd | Manufacturing method for semiconductor device, and test tool used therefor |
| JP4512407B2 (en) * | 2004-04-26 | 2010-07-28 | 株式会社日立超エル・エス・アイ・システムズ | Operation test method of semiconductor device |
| JP2011064669A (en) * | 2009-09-17 | 2011-03-31 | Samsung Electro-Mechanics Co Ltd | Space converter for probe card, and method for restoration of space converter |
| JP2016076513A (en) * | 2014-10-02 | 2016-05-12 | 大日本印刷株式会社 | Electronic module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4147575B2 (en) | 2008-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6462570B1 (en) | Breakout board using blind vias to eliminate stubs | |
| JP4252491B2 (en) | Module with inspection function and inspection method thereof. | |
| JP5412667B2 (en) | Method and inspection system for system inspection of laminated LSI chip | |
| JPH1164425A (en) | Method and device for continuity inspection in electronic part | |
| JP4147575B2 (en) | Relay board | |
| JPH10153644A (en) | Adaptor module for bga device test | |
| JPH1138079A (en) | Testing method for ball grid array type integrated circuit | |
| JPH0348171A (en) | Leadless probe card of in-circuit tester for hybrid integrated circuit | |
| JPH11344532A (en) | Device for probing circuit substrate | |
| JP4022698B2 (en) | Inspection circuit board | |
| JP2006165325A (en) | Wiring structure of board mounting ic package and method for inspecting defective electric connection | |
| JP4131137B2 (en) | Interposer substrate continuity inspection method | |
| JP3667645B2 (en) | General-purpose burn-in board | |
| JP3439410B2 (en) | Highly integrated circuit chip having device to be evaluated and method for inspecting the device to be evaluated | |
| US8203356B2 (en) | Device, system and method for testing and analyzing integrated circuits | |
| JP4860761B2 (en) | Adapter board, semiconductor device using the same, and method for measuring input / output signals between printed circuit boards | |
| US6987397B2 (en) | Method and probe structure for implementing a single probe location for multiple signals | |
| JPS6340391A (en) | Surface mount printed circuit board | |
| JP2004158351A (en) | Socket board for ic device test | |
| JP2008203169A (en) | Semiconductor measurement apparatus | |
| JP2002299805A (en) | Method of checking circuit board and mounting position | |
| JP3747649B2 (en) | Printed circuit board test equipment | |
| JP3436183B2 (en) | Semiconductor inspection apparatus and inspection method using the same | |
| JPH0315765A (en) | Test board | |
| CN117491738A (en) | Chip socket mounting contact resistance testing device and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080321 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |