JP2004158351A - Socket board for ic device test - Google Patents
Socket board for ic device test Download PDFInfo
- Publication number
- JP2004158351A JP2004158351A JP2002324170A JP2002324170A JP2004158351A JP 2004158351 A JP2004158351 A JP 2004158351A JP 2002324170 A JP2002324170 A JP 2002324170A JP 2002324170 A JP2002324170 A JP 2002324170A JP 2004158351 A JP2004158351 A JP 2004158351A
- Authority
- JP
- Japan
- Prior art keywords
- socket board
- test socket
- arrangement
- terminal arrangement
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Connecting Device With Holders (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、ICデバイス(半導体集積回路)の電気的特性の評価を行うIC試験装置に用いられるテスト用ソケットボードに関する。特に、CSP(Chip Scale Package)型やBGA(Ball Grid Array)型等のパッケージ化されたICデバイスに設けられている複数の接続端子が奇数端子配列又は偶数端子配列のいずれの配列であっても、これらのICデバイス毎に専用のテスト用ソケットボードを個別に製作することなく、1つのテスト用ソケットボードを共用して上記各端子配列のICデバイスを検査することのできるようにしたテスト用ソケットボードに関する。
【0002】
【従来の技術】
最近では、小型化されたパッケージの一側面にハンダボール等の球形電極からなる接続端子を格子状に多数配置した構成のCSP(Chip Scale Package)型あるいはBGA(Ball Grid Array)型などと呼ばれるICデバイスが実用化されている。こうしたCSP型やBGA型等のパッケージ化されたICデバイスを性能や品質の保証された最終製品として出荷するためには、製造部門、検査部門の各工程でICデバイスの全部又は一部を抜き取り、その電気的特性を検査する必要がある。IC試験装置はICデバイスの電気的特性を検査する装置であり、テスト用ソケットボード上に実装された被試験デバイス(DUT:Device Under Test)、つまり試験対象のICデバイスの各接続端子に対して所定の試験用パターンデータを与え、それによる被試験デバイスからの出力データを読み取り、被試験デバイスの基本的動作及び機能に問題がないかどうかを出力データを解析することにより電気的特性の検査を行っている。こうしたIC試験装置において、一般的にはICデバイスをそのまま直接的にテスト用ソケットボードに実装することなく、簡単に多数の同種のICデバイスを交換して検査することができるように、着脱自在に搭載可能なICソケットを介してICデバイスを間接的にテスト用ソケットボードに実装している。
【0003】
【発明が解決しようとする課題】
ところで、従来のテスト用ソケットボードにおけるICソケット側の表面上にはICソケットに搭載されたICデバイスの接続端子の配列に対応してランドと呼ばれる導電体(例えば金属細線など)からなる接続領域が形成されており、前記接続端子と前記ランドとが接触することによってICデバイスとテスト用ソケットボードとの間における電気的な接続を確保するようになっている。そこで、ICデバイスの外形形状等が同じであっても接続端子の配列が奇数端子配列又は偶数端子配列などのように異なっている場合には、ICデバイスとテスト用ソケットボードとの間における電気的な接続を確保するために、奇数端子配列又は偶数端子配列のそれぞれに対応するようにランドパターンを形成したテスト用ソケットボードを各ICデバイスに応じて個別に製作する必要があった。しかし、テスト用ソケットボードをICデバイスの種類に応じて個別に製作するには長い製作期間と高い製作コストがかかるために、新たなテスト用ソケットボードが完成するまでの間、ユーザはICデバイスの検査を行うことが全くできなかった。すなわち、奇数端子配列又は偶数端子配列の各ICデバイスに応じてテスト用ソケットボードを製作することが、ICデバイスの開発の遅れや開発コストが高くなるなどの原因となっていた、という問題点があった。
【0004】
この発明は上述の点に鑑みてなされたもので、CSP型やBGA型等のパッケージ化されたICデバイスに設けられている複数の接続端子の配列が奇数端子配列又は偶数端子配列のいずれであっても、これらのICデバイス毎に専用のテスト用ソケットボードを個別に製作することなく、1つのテスト用ソケットボードを共用して上記各端子配列のICデバイスを検査することのできるようにしたテスト用ソケットボードを提供しようとするものである。
【0005】
【課題を解決するための手段】
本発明の請求項1に係るテスト用ソケットボードはICソケット及びテスト用ソケットボードは中心(センター振り分け)上にくるよう位置合わせピンにより位置が合うようになっており、ICデバイスの電気的特性の検査を行う際にICソケットに交換可能に搭載されたICデバイスを電気的に接続するために用いるテスト用ソケットボードであって、一方の面に偶数端子配列であるICデバイスの接続端子の配列に応じたパターンのランドを形成し、他方の面に奇数端子配列であるICデバイスの接続端子の配列に応じたパターンのランドを形成してなり、前記ICソケットに搭載されたICデバイスに相対する面としてICデバイスの接続端子配列に応じて前記どちらか一方の面を選択的に用いることにより、異なる接続端子配列のICデバイスとの電気的な接続を確保できるようにしたことを特徴とする。
【0006】
この発明によれば、1つのテスト用ソケットボードを共用して異なる接続端子配列のICデバイスを検査することができるようになる。すなわち、テスト用ソケットボードは一方の面に偶数端子配列であるICデバイスの接続端子の配列に応じたパターンのランドを形成し、他方の面に奇数端子配列であるICデバイスの接続端子の配列に応じたパターンのランドを形成していることから、該テスト用ソケットボードの表裏をいれかえることで、偶数端子配列あるいは奇数端子配列のICデバイスを検査することが可能となる。こうすることで、1つのテスト用ソケットボードを共用して異なる種類のICデバイスを検査することができるようになる。
【0007】
本発明の請求項2に係るテスト用ソケットボードは、ICデバイスの電気的特性の検査を行う際にICソケットに交換可能に搭載されたICデバイスを電気的に接続するために用いるテスト用ソケットボードであって、一方の面のみに偶数端子配列及び奇数端子配列であるICデバイスの接続端子の配列に応じたパターンのランドを一体形成してなり、前記ランドがICデバイスの接続端子配列に応じて選択的に用いられることにより、異なる接続端子配列のICデバイスとの電気的な接続を確保できるようにしたことを特徴とする。これによると、テスト用ソケットボードの表裏をいれかえることなく、片面のみで偶数端子配列あるいは奇数端子配列のICデバイスを検査することが可能となる。
【0008】
【発明の実施の形態】
以下、添付図面を参照しながらこの発明を詳細に説明する。
【0009】
図1は、本発明に係るテスト用ソケットボードの全体構成の概要を示す斜視図である。図1から理解できるように、本発明に係るテスト用ソケットボード1に対しては試験対象のCSP(Chip Scale Package)型あるいはBGA(Ball Grid Array)型等のICデバイス(図示せず)を所定位置に搭載することのできるICソケット3を着脱可能に取りつけることができるようになっている。このICソケット3に搭載されるCSP型あるいはBGA型等のICデバイスは、小型化されたパッケージの一側面にハンダボール等の球形電極からなる接続端子を格子状に多数配置した構成のICデバイスである。テスト用ソケットボード1の表面及び裏面にはチップ抵抗やコンデンサ等からなる回路がそれぞれ表面実装されており、また前記回路の他にICソケット3に搭載されたICデバイスの接続端子配列に対応する位置に配置された複数のランドと呼ばれる導電体(例えば金属細線など)からなる端子接続部2が構成される。この端子接続部2におけるランドについての詳細な説明は後述することから、ここでの説明を省略する。
【0010】
ICソケット3に搭載されたICデバイスの検査はICソケット3に相対するテスト用ソケットボード1の表裏どちらか一方の回路を介して、ICデバイスとテスト用ソケットボード1との間で各種信号を送受信することにより行われる。すなわち、ICソケット3は所定位置に搭載された試験対象のICデバイスに構成される複数の球形電極からなる接続端子とテスト用ソケットボード1の端子接続部2に形成される複数のランドとが各々接触するようにしてテスト用ソケットボード1に取りつけられることにより、ICデバイスとテスト用ソケットボード1との間における電気的な接続を確保するようになっている。そして、テスト用ソケットボード1上に表面実装されている各回路からICソケット3に搭載されたICデバイスに対して印加値(例えば、アドレスデータ、試験パターンデータ、書き込みイネーブル信号、チップセレクト信号など)や判定基準情報(判定値とも呼ぶ)等の各種信号が送信され、得られたICデバイスからの出力データ(例えば、出力電圧データや出力タイミング測定値、パス/フェイルデータなど)を解析することによって当該ICデバイスの検査が行われるようになっている。なお、ICソケット3は試験対象のICデバイスをユーザが簡単に交換することができるようになっており、これにより多数の同種のICデバイスを順次に素早く検査することが可能である。
【0011】
上述したように、本発明に係るテスト用ソケットボード1の表面及び裏面に構成される端子接続部2にはそれぞれ複数のランドが形成されており、ICソケット3に搭載された試験対象のICデバイスに設けられている複数の球形電極からなる接続端子と前記ランドとが接触することによりICデバイスとテスト用ソケットボード1との間における電気的な接続を確保するようになっている。そこで、テスト用ソケットボード1上の端子接続部2に形成されるランドについて、図2を用いて説明する。図2は、テスト用ソケットボード表面及び裏面の両面にそれぞれランドを形成した場合におけるランドパターンの一実施例を示す概念図である。図2(a)にテスト用ソケットボード表面側に形成された偶数端子配列(10×10)のICデバイスに対応するランドパターンを示し、図2(b)にテスト用ソケットボード裏面側に形成された奇数端子配列(9×9)のICデバイスに対応するランドパターンを示す。ただし、ここでは説明を理解しやすくするために、テスト用ソケットボード1の端子接続部2における一部分のランドパターンのみを拡大して示した。また、試験対象のICデバイスとしてフルグリッドであるICデバイスに対応するようにしてランドが形成されているものを例に示した。
【0012】
テスト用ソケットボード1の端子接続部2にはテスト用ソケットボード1の基板本体を貫通する複数のスルーホール2bがICデバイスの接続端子Xの配列に対応して予め形成されており、該スルーホール2bはテスト用ソケットボード1表面と裏面とを電気的に接続すると共に、図示しないテスト用マザーボードなどと電気的に接続されている。そして、各スルーホール2bを基準としてランド2aは、図2(a)又は図2(b)に示すようなパターンでテスト用ソケットボード1の表面又は裏面にそれぞれ形成される。すなわち、ICデバイスの接続端子Xの配列が図2(a)右図に示すような偶数端子配列である場合には、図2(a)左図に示すように各スルーホール2bからランド2aを形成する方向を偶数端子配列にあわせた方向、つまりICソケット3にICデバイスを搭載した際にICデバイスの各接続端子Xとランド2aとが接触する方向に、ランド2aの領域を広げるようにしてランド2aを形成する。こうした実施例において、テスト用ソケットボード1とICデバイスとを重ねあわせた状態(つまり、ICデバイスをICソケット3に搭載した状態)にすると、図中において点線で表した四角形の枠内に示す各スルーホール2b毎に形成されたランド2a全てがICデバイスの各接続端子Xとそれぞれ接触することになる(ただし、図中では接触する接続端子Xについて一部のみを示している)。
【0013】
他方、ICデバイスの接続端子Xの配列が図2(b)の右図に示すような奇数端子配列である場合には、図2(b)の左図に示すように各スルーホール2bからランド2aを形成する方向を奇数端子配列にあわせた方向、つまりICソケット3にICデバイスを搭載した際にICデバイスの各接続端子Xとランド2aとが接触する方向に、ランド2aの領域を広げるようにしてランド2aを形成する。こうした実施例において、テスト用ソケットボード1とICデバイスとを重ねあわせた状態(つまり、ICデバイスをICソケット3に搭載した状態)にすると、各スルーホール2b毎に形成されたランド2a全てがICデバイスの各接続端子Xと接触することにはならず、図中において点線で表した四角形の枠内に示す各スルーホール2b毎に形成されたランド2aのみがICデバイスの各接続端子Xと接触することになる(ただし、図中では接触する接続端子Xについて一部のみを示している)。
【0014】
このように、テスト用ソケットボード1の表側と裏側とでスルーホール2bと電気的に接続されるランド2aを、ICデバイスの各接続端子の配列(偶数端子配列又は奇数端子配列)に応じて異なる方向に領域が広がるようにして形成する。これにより、1枚のテスト用ソケットボード1の両面を用いて、偶数端子配列又は奇数端子配列のように異なる端子配列のICデバイスに対応して検査を行うことができるようになる。なお、ランド2aの領域の大きさとしては、全ての接触位置が相対的に同じ位置となるように一律の大きさで形成するとランド2aの形成が簡単となってよい。
【0015】
上述した実施例においては、テスト用ソケットボード1の両面にICデバイスの各接続端子Xの配列にあわせてランド2aを形成したものを示したがこれに限らず、テスト用ソケットボード1を裏返すことなく偶数端子配列又は奇数端子配列のICデバイスを検査することができるように、テスト用ソケットボード1の片面のみに所定のパターンのランド2aを形成するようにしてもよい。そこで、こうしたテスト用ソケットボード1の片面のみでICデバイスの偶数端子配列又は奇数端子配列に対応することを可能としたランドパターンの一実施例を図3に示す。図3は、テスト用ソケットボードの一方の面のみにランドを形成した場合におけるランドパターンの一実施例を示す概念図である。
【0016】
図3から理解できるように、テスト用ソケットボード1の一方の面だけでICデバイスの偶数端子配列又は奇数端子配列に対応することを可能としたランド2aを形成する場合には、各スルーホール2bからランド2aを形成する方向を偶数端子配列及び奇数端子配列にあわせた方向、つまりICソケット3にICデバイスを搭載した際にICデバイスの各接続端子Xと形成したランド2aとが接触する方向に、ランド2aの領域を広げるようにしてランド2aを形成する。すなわち、スルーホール2bを中心にして、ランド2aの領域が偶数端子配列及び奇数端子配列のそれぞれにおいて接触可能な方向へと広がるようにしてランド2aを形成する。こうした実施例において、テスト用ソケットボード1とICデバイスとを重ねあわせた状態(つまり、ICデバイスをICソケット3に搭載した状態)にすると、偶数端子配列である場合には各スルーホール2b毎に形成されたランド2a全てがランド2a左上側でICデバイスの各接続端子Xと接触するし、奇数端子配列である場合には、図中において最下段と最右側に形成されたランド2a以外のランド2aがランド2a右下側でICデバイスの各接続端子Xと接触する。このようにランド2aを形成することにより、テスト用ソケットボード1の片面のみで、つまりテスト用ソケットボード1を裏返す必要もなく、簡単に偶数端子配列又は奇数端子配列のICデバイスの検査を行うことができるようになる。
【0017】
なお、上述した実施例に示すようなテスト用ソケットボード1上に形成されるランド2aの形成パターンは一例であってこれに限られるものではない。つまり、ICデバイスに設けられた球形電極からなる各接続端子Xとテスト用ソケットボード1の端子接続部2に形成される各ランド2aとがそれぞれ接触できるようになっていればどのようなランド2aの形成パターンであってもよいことは言うまでもない。
【0018】
【発明の効果】
この発明によれば、ソケットボード及びICソケット、ICが中心位置となった1つのテスト用ソケットボード上にICデバイスの偶数端子配列又は奇数端子配列のそれぞれに対応したパターンのランドを形成することによって、端子配列が異なるICデバイスであっても新たなテスト用ソケットボードを製作することなく、1つのテスト用ソケットボードを共用してこれらのICデバイスの検査を簡単に行うことができるようになる、という優れた効果を得る。
【図面の簡単な説明】
【図1】本発明に係るテスト用ソケットボードの全体構成の概要を示す斜視図である。
【図2】テスト用ソケットボード表面及び裏面の両面にそれぞれランドを形成した場合におけるランドパターンの一実施例を示す概念図である。図2(a)に偶数端子配列のICデバイスに対応するランドパターン、図2(b)に奇数端子配列のICデバイスに対応するランドパターンを示す。
【図3】テスト用ソケットボードの一方の面のみにランドを形成した場合におけるランドパターンの一実施例を示す概念図である。
【符号の説明】
1…テスト用ソケットボード、2…端子接触部、2a…ランド、2b…スルーホール、3…ICソケット、X…球形電極(接続端子)[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a test socket board used for an IC test apparatus for evaluating electrical characteristics of an IC device (semiconductor integrated circuit). In particular, even if a plurality of connection terminals provided in a packaged IC device such as a CSP (Chip Scale Package) type or a BGA (Ball Grid Array) type are either an odd-numbered terminal array or an even-numbered terminal array. A test socket in which a single test socket board can be shared and IC devices having the above terminal arrangements can be inspected without separately manufacturing a dedicated test socket board for each of these IC devices. About the board.
[0002]
[Prior art]
Recently, an IC called a CSP (Chip Scale Package) type or a BGA (Ball Grid Array) type, in which a large number of connection terminals formed of spherical electrodes such as solder balls are arranged in a grid on one side of a miniaturized package. The device has been put to practical use. In order to ship such packaged IC devices such as CSP type and BGA type as final products whose performance and quality are guaranteed, all or part of the IC devices are extracted in each step of the manufacturing department and the inspection department. It is necessary to inspect its electrical characteristics. The IC test device is a device for inspecting the electrical characteristics of the IC device. The device under test (DUT: Device Under Test) mounted on the test socket board, that is, the connection terminals of the IC device to be tested. A predetermined test pattern data is given, the output data from the device under test is read out, and the output data is analyzed to determine whether there is any problem in the basic operation and function of the device under test. Is going. In such an IC test apparatus, in general, a large number of the same type of IC devices can be easily exchanged and inspected without directly mounting the IC devices directly on a test socket board. An IC device is indirectly mounted on a test socket board via a mountable IC socket.
[0003]
[Problems to be solved by the invention]
By the way, on the surface of the conventional test socket board on the IC socket side, a connection region made of a conductor (for example, a thin metal wire) called a land is arranged corresponding to the arrangement of connection terminals of the IC devices mounted on the IC socket. The connection terminals and the lands are in contact with each other to ensure electrical connection between the IC device and the test socket board. Therefore, if the arrangement of the connection terminals is different, such as the arrangement of the odd-numbered terminals or the arrangement of the even-numbered terminals, even if the external shape of the IC device is the same, the electric connection between the IC device and the test socket board is made. In order to ensure a proper connection, it is necessary to individually manufacture a test socket board having a land pattern formed so as to correspond to each of the odd-numbered terminal arrangement and the even-numbered terminal arrangement according to each IC device. However, it takes a long manufacturing time and high manufacturing cost to individually manufacture the test socket board according to the type of the IC device. Therefore, until the new test socket board is completed, the user must use the IC device. No tests could be performed. That is, there is a problem that the production of a test socket board according to each of the odd-numbered terminal arrangement and the even-numbered terminal arrangement IC devices has caused delays in development of the IC devices and increased development costs. there were.
[0004]
The present invention has been made in view of the above points, and the arrangement of a plurality of connection terminals provided in a packaged IC device such as a CSP type or a BGA type is either an odd terminal arrangement or an even terminal arrangement. However, a test in which a single test socket board is shared and the IC devices of the above-described terminal arrangements can be inspected without separately manufacturing a dedicated test socket board for each of these IC devices. It is intended to provide a socket board for use.
[0005]
[Means for Solving the Problems]
In the test socket board according to the first aspect of the present invention, the IC socket and the test socket board are aligned by positioning pins so as to be located on the center (distributed to the center), and the electrical characteristics of the IC device are determined. A test socket board used for electrically connecting an IC device exchangeably mounted on an IC socket when performing an inspection, wherein an even-numbered terminal array is arranged on one surface of the IC device. A land having a pattern corresponding to the arrangement of the connection terminals of the IC device having an odd-numbered terminal arrangement on the other surface, and a surface facing the IC device mounted on the IC socket. By selectively using one of the surfaces according to the connection terminal arrangement of the IC device, Characterized in that to be able to ensure electrical connection to the device.
[0006]
According to the present invention, it becomes possible to inspect IC devices having different connection terminal arrangements by sharing one test socket board. That is, the test socket board has lands of a pattern corresponding to the arrangement of the connection terminals of the IC devices having an even-numbered terminal arrangement on one surface, and the arrangement of the connection terminals of the IC devices having the odd-numbered terminal arrangement on the other surface. Since the lands having the corresponding patterns are formed, it is possible to inspect an IC device having an even-numbered terminal arrangement or an odd-numbered terminal arrangement by reversing the front and rear sides of the test socket board. In this way, different types of IC devices can be inspected by sharing one test socket board.
[0007]
The test socket board according to
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
[0009]
FIG. 1 is a perspective view showing an outline of the overall configuration of a test socket board according to the present invention. As can be understood from FIG. 1, an IC device (not shown) such as a CSP (Chip Scale Package) type or a BGA (Ball Grid Array) type to be tested is predetermined for the
[0010]
Inspection of the IC device mounted on the
[0011]
As described above, a plurality of lands are formed on each of the
[0012]
A plurality of through
[0013]
On the other hand, in the case where the arrangement of the connection terminals X of the IC device is an odd-numbered terminal arrangement as shown in the right diagram of FIG. 2B, the land from each through
[0014]
As described above, the
[0015]
In the above-described embodiment, the
[0016]
As can be understood from FIG. 3, when the
[0017]
The formation pattern of the
[0018]
【The invention's effect】
According to the present invention, by forming a land having a pattern corresponding to each of the even-numbered terminal arrangement and the odd-numbered terminal arrangement of the IC device on the socket board, the IC socket, and one test socket board having the IC at the center position. Even if the IC devices have different terminal arrangements, it is possible to easily inspect these IC devices by sharing one test socket board without manufacturing a new test socket board. The excellent effect is obtained.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an outline of an overall configuration of a test socket board according to the present invention.
FIG. 2 is a conceptual diagram showing one embodiment of a land pattern in a case where lands are formed on both the front and rear surfaces of a test socket board. FIG. 2A shows a land pattern corresponding to an IC device having an even-numbered terminal arrangement, and FIG. 2B shows a land pattern corresponding to an IC device having an odd-numbered terminal arrangement.
FIG. 3 is a conceptual diagram showing one embodiment of a land pattern in a case where lands are formed only on one surface of a test socket board.
[Explanation of symbols]
DESCRIPTION OF
Claims (2)
一方の面に偶数端子配列であるICデバイスの接続端子の配列に応じたパターンのランドを形成し、他方の面に奇数端子配列であるICデバイスの接続端子の配列に応じたパターンのランドを形成してなり、
前記ICソケットに搭載されたICデバイスに相対する面としてICデバイスの接続端子配列に応じて前記どちらか一方の面を選択的に用いることにより、異なる接続端子配列のICデバイスとの電気的な接続を確保できるようにしたことを特徴とするテスト用ソケットボード。A test socket board used for electrically connecting an IC device exchangeably mounted on an IC socket when inspecting electrical characteristics of the IC device,
A land of a pattern corresponding to an arrangement of connection terminals of an IC device having an even-numbered terminal arrangement is formed on one surface, and a land of a pattern corresponding to an arrangement of connection terminals of an IC device having an arrangement of odd-numbered terminals is formed on the other surface. And
By selectively using one of the surfaces according to the connection terminal arrangement of the IC device as a surface facing the IC device mounted on the IC socket, electrical connection with IC devices having different connection terminal arrangements is achieved. A test socket board characterized in that it is possible to secure a test socket board.
一方の面のみに偶数端子配列及び奇数端子配列であるICデバイスの接続端子の配列に応じたパターンのランドを一体形成してなり、
前記ランドがICデバイスの接続端子配列に応じて選択的に用いられることにより、異なる接続端子配列のICデバイスとの電気的な接続を確保できるようにしたことを特徴とするテスト用ソケットボード。A test socket board used for electrically connecting an IC device exchangeably mounted on an IC socket when inspecting electrical characteristics of the IC device,
A land having a pattern corresponding to the arrangement of the connection terminals of the IC device having the even-numbered terminal arrangement and the odd-numbered terminal arrangement is integrally formed only on one surface,
A test socket board, wherein the lands are selectively used in accordance with the arrangement of connection terminals of an IC device, thereby ensuring electrical connection with IC devices having different arrangements of connection terminals.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002324170A JP2004158351A (en) | 2002-11-07 | 2002-11-07 | Socket board for ic device test |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002324170A JP2004158351A (en) | 2002-11-07 | 2002-11-07 | Socket board for ic device test |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004158351A true JP2004158351A (en) | 2004-06-03 |
Family
ID=32803842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002324170A Pending JP2004158351A (en) | 2002-11-07 | 2002-11-07 | Socket board for ic device test |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004158351A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8143909B2 (en) | 2009-05-22 | 2012-03-27 | Samsung Electronics Co., Ltd. | Universal test socket and semiconductor package testing apparatus using the same |
JP2019163943A (en) * | 2018-03-19 | 2019-09-26 | 東芝メモリ株式会社 | Tester calibration device and tester calibration method |
-
2002
- 2002-11-07 JP JP2002324170A patent/JP2004158351A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8143909B2 (en) | 2009-05-22 | 2012-03-27 | Samsung Electronics Co., Ltd. | Universal test socket and semiconductor package testing apparatus using the same |
JP2019163943A (en) * | 2018-03-19 | 2019-09-26 | 東芝メモリ株式会社 | Tester calibration device and tester calibration method |
JP7037398B2 (en) | 2018-03-19 | 2022-03-16 | キオクシア株式会社 | Tester calibration device and tester calibration method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7168162B2 (en) | Method of manufacturing a probe card | |
KR100712561B1 (en) | Wafer type probe card and method for fabricating the same and semiconductor test apparatus having wafer type probe card | |
JP4252491B2 (en) | Module with inspection function and inspection method thereof. | |
JP2005209239A (en) | Semiconductor integrated circuit apparatus | |
JP3063687B2 (en) | Multi-chip module | |
JPH1164425A (en) | Method and device for continuity inspection in electronic part | |
US7535239B1 (en) | Probe card configured for interchangeable heads | |
GB2353399A (en) | Testing printed or integrated circuits | |
JP2004158351A (en) | Socket board for ic device test | |
JP4041663B2 (en) | Semiconductor device and its inspection device | |
JP2006278374A (en) | Semiconductor device and packaging structure thereof | |
JP2006234780A (en) | Evaluation board and method for evaluating cable assembly | |
JP2004138552A (en) | Ic socket | |
KR100609918B1 (en) | Test unit for board with electronic component | |
JP2003050262A (en) | High-frequency ic socket, semiconductor testing device, semiconductor test method and manufacturing method of semiconductor device | |
JP4147575B2 (en) | Relay board | |
KR100216992B1 (en) | A test board having a plurality of power supply wiring patterns | |
JP3135135B2 (en) | Semiconductor device, its manufacturing method, its testing method and its testing device | |
JP4022698B2 (en) | Inspection circuit board | |
JP3178424B2 (en) | Integrated circuit test apparatus and integrated circuit test method | |
KR101469114B1 (en) | Inspecting apparatus using electrical signals | |
JPH04369253A (en) | Semiconductor integrated circuit package | |
JPH0658987A (en) | Burn-in board | |
JPS6340391A (en) | Surface mount printed circuit board | |
JPH06180343A (en) | Test board for ic measuring instrument |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050224 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |