JP4512407B2 - Operation test method of semiconductor device - Google Patents
Operation test method of semiconductor device Download PDFInfo
- Publication number
- JP4512407B2 JP4512407B2 JP2004129671A JP2004129671A JP4512407B2 JP 4512407 B2 JP4512407 B2 JP 4512407B2 JP 2004129671 A JP2004129671 A JP 2004129671A JP 2004129671 A JP2004129671 A JP 2004129671A JP 4512407 B2 JP4512407 B2 JP 4512407B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- test
- semiconductor device
- mounting
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
本発明は、半導体装置の動作テスト技術に関し、特に、半導体装置の外部端子の狭ピッチ化に対応し、かつ製造コストの低減化に適用して有効な技術に関する。 The present invention relates to an operation test technique for a semiconductor device, and more particularly to a technique that can be applied to reduce the manufacturing cost and cope with a narrow pitch of external terminals of a semiconductor device.
従来の半導体測定用治具は、半導体パッケージ装置に格子状に配列されたボール状電極端子の、近接する4つのボール状電極端子のほぼ中心部に対応する位置に選択的にコンタクトピンを4本ずつ配設する。そして、ソケットへの半導体パッケージ装置の搭載に応じて、ストッパ部材を下方向に移動させることにより、4本のコンタクトピンの先端部をそれぞれ開かせて、各コンタクトピンの先端部を、4つの異なるボール状電極端子とそれぞれ接触させる構成となっている(例えば、特許文献1参照)。
多ピン化を図った半導体装置の一例として、外部端子である複数のボール電極がパッケージ基板の裏面に格子状に配置されたBGA(Ball Grid Array)と呼ばれる半導体パッケージが知られている。 As an example of a multi-pin semiconductor device, a semiconductor package called a BGA (Ball Grid Array) is known in which a plurality of ball electrodes, which are external terminals, are arranged in a lattice pattern on the back surface of a package substrate.
本発明者は、BGAの動作確認を行うテスト技術について検討を行った。 The inventor has examined a test technique for confirming the operation of the BGA.
BGAの動作テストは、テスト用の実装製品用基板にBGAを搭載した状態で行われるが、BGAでは、ボール電極が格子状に配置されているため、テスト時には、内側に配置されたボール電極に対してはテスト用測定端子をはんだ付けすることができない。 The BGA operation test is performed in a state where the BGA is mounted on the test mounting product substrate. In the BGA, since the ball electrodes are arranged in a lattice shape, the ball electrodes arranged on the inner side are used during the test. On the other hand, the test measuring terminal cannot be soldered.
そこで、BGA−実装基板間に配線基板からなる専用アダプタを取り付け、各外部端子に接続するテスト用電極を外側に引き出してテスト用測定端子をはんだ付けしてテストを行っている。 Therefore, a test is performed by attaching a dedicated adapter made of a wiring board between the BGA and the mounting board, pulling out the test electrodes connected to the external terminals to the outside, and soldering the test measurement terminals.
ところが、実装基板が小型電子機器に組み込まれる高密度実装基板の場合、専用アダプタの周辺には種々の電子部品が実装されており、リフローによって専用アダプタを電気的に接続させる際に、電子部品と専用アダプタとが接触してアダプタが取り付け出来ず、電子部品が破損するという問題が起こる。さらに、外部端子であるボール電極がはんだからなる場合、Pbフリー化により、220℃ぐらいの高温で実装する必要が発生するため、電子部品への熱的影響が懸念される。 However, when the mounting board is a high-density mounting board that is built into a small electronic device, various electronic components are mounted around the dedicated adapter. When the dedicated adapter is electrically connected by reflow, There is a problem that the adapter cannot be attached due to contact with the dedicated adapter and the electronic components are damaged. Furthermore, when the ball electrode which is an external terminal is made of solder, it is necessary to mount at a high temperature of about 220 ° C. due to the Pb-free, and there is a concern about thermal influence on the electronic component.
また、専用アダプタとして、セラミックPGA(Pin Grid Array) 用基板を採用することも考えられるが、セラミックPGA用基板のピンは、BGAのボール電極の狭ピッチ化に対応させて狭ピッチ化(例えば、0.5mmピッチ)を図るのが困難であるとともに、セラミックPGA用基板は非常に高価であることが問題となる。 In addition, it may be possible to adopt a ceramic PGA (Pin Grid Array) substrate as a dedicated adapter. However, the pin of the ceramic PGA substrate has a narrow pitch corresponding to the narrow pitch of the ball electrode of the BGA (for example, 0.5 mm pitch) is difficult, and the ceramic PGA substrate is very expensive.
本発明の目的は、外部端子の狭ピッチ化に対応させることができる半導体装置の動作テスト方法およびそれに用いられるテスト治具を提供することにある。 An object of the present invention is to provide a method of testing an operation of a semiconductor device that can cope with a narrow pitch of external terminals and a test jig used therefor.
また、本発明の他の目的は、製造コストの低減化を図ることができる半導体装置の動作テスト方法およびそれに用いられるテスト治具を提供することにある。 Another object of the present invention is to provide an operation test method for a semiconductor device and a test jig used therefor that can reduce the manufacturing cost.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
すなわち、本発明は、小型電子機器に組み込まれる実装基板上に搭載される半導体装置を前記小型電子機器の筐体内の環境で動作テストを行うテスト方法であって、前記実装基板は、前記半導体装置が実装される領域と、複数の電子部品が装着される領域を備えてなり、前記小型電子機器の筐体内に組み込んで使用されるように構成されており、前記テスト方法は、(a)前記小型電子機器の筐体内に組み込んで使用される前記実装基板と同等の構成を備え、前記複数の電子部品が装着されたテスト用実装基板を準備する工程と、(b)前記半導体装置に設けられた外部端子の配置に対応して表裏面に複数の第1の接続端子が設けられ、それぞれ前記複数の第1の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する可撓性薄板よりなる第1の基板と、表裏面に前記複数の第1の接続端子それぞれに電気的に接続されるように配置された複数の第2の接続端子を有し前記実装基板に装着された電子部品の高さより大きい厚さに形成された第2の基板と、を有するテスト治具を準備する工程と、(c)前記第1の接続端子に前記半導体装置の前記外部端子が接続するように前記第1の基板の一方の面上に前記半導体装置が配置され、さらに前記第2の基板の一方の面に配置された前記第2の接続端子が前記テスト用実装基板の前記半導体装置が実装される領域に対応する領域に設けられた端子に、かつ、他方の面に配置された前記第2の接続端子が前記第1の基板の他方の面に配置された前記第1の接続端子に、それぞれ電気的に接続され、前記第2の基板を前記第1の基板と前記実装基板との間に配置して前記テスト治具を配置する工程と、(d)前記第1の基板の前記複数の導体部にテスト用測定端子が接触するようにテスト用リードを接続する工程と、(e)上記工程によって準備されたテスト用実装基板と前記テスト治具を前記筐体内に配置し、該筐体内に配置された状態で前記半導体装置の電気的テストを行う工程と、を有するものである。 That is, the present invention is a test method for performing an operation test on a semiconductor device mounted on a mounting board incorporated in a small electronic device in an environment inside the casing of the small electronic device, wherein the mounting substrate is the semiconductor device. And a region where a plurality of electronic components are mounted, and is configured to be used by being incorporated in a housing of the small electronic device. The test method includes: A step of providing a test mounting board having a configuration equivalent to that of the mounting board used by being incorporated in a housing of a small electronic device, and (b) provided in the semiconductor device. Corresponding to the arrangement of the external terminals , a plurality of first connection terminals are provided on the front and back surfaces, and the plurality of conductors are electrically connected to the plurality of first connection terminals and extend outward. have a part A first substrate made of FLEXIBLE thin plate mounted on the mounting substrate includes a plurality of second connection terminals disposed so as to be electrically connected to each of the plurality of first connection terminals on the front and back surfaces preparing a test fixture having a second substrate formed in thickness greater than the height of the electronic components, the external terminal connection of the semiconductor device in (c) said first connecting terminal is the arrangement semiconductor device on the one surface of the first substrate such that, said second connecting terminal disposed on one surface of the front Stories second substrate further mounting of the substrate for the test The second connection terminal disposed on the other surface of the first substrate is disposed on the other surface of the first substrate in a terminal provided in a region corresponding to a region where the semiconductor device is mounted . the one connection terminal is electrically connected, said second substrate Placing said test fixture arranged with the serial first substrate between said mounting board, (d) such that said plurality of test measuring terminal to the conductor portion of the first substrate is in contact A step of connecting a test lead; and (e) a test mounting board prepared in the above step and the test jig are disposed in the casing, and the electrical circuit of the semiconductor device is disposed in the casing. and performing a test, and has a.
また、本発明は、小型電子機器に組み込まれる実装基板上に搭載される複数の外部端子を有する半導体装置に対し前記小型電子機器の筐体内の環境で実行される請求項1乃至3のいずれか記載の動作テスト方法に用いられるテスト治具であって、前記半導体装置に設けられた前記外部端子の配置に対応して表裏面に配置された複数の第1の接続端子と、前記複数の第1の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有し可撓性薄板よりなる第1の基板と、表裏面に前記複数の第1の接続端子それぞれに電気的に接続する複数の第2の接続端子を有し前記実装基板に装着された電子部品の高さより大きい厚さに形成された第2の基板と、を有し、前記半導体装置に対する前記筐体内に実装される環境での動作テストにおいて、前記半導体装置が可撓性薄板よりなる前記第1の基板に接続され、前記実装基板と前記第1の基板の間に前記第2の基板を配置することで、前記第2の基板を介して前記半導体装置を前記実装基板に電気的に接続し、該実装基板を前記筐体内に装着するように構成されてなるものである。 Furthermore, the present invention is executed in an environment in a housing of the small electronic device for a semiconductor device having a plurality of external terminals mounted on a mounting substrate incorporated in the small electronic device. a test fixture used in the operation test method described in a plurality of first connection terminals disposed on the front and back surfaces corresponding to the arrangement of the external terminals provided on the semiconductor device, the plurality first a first substrate have a plurality of conductor portions extending toward the first connection terminals electrically connected to and outwardly composed of a flexible sheet, each of the plurality of first connection terminals on the front and back surfaces a second substrate formed to a height greater than the thickness of the plurality of second electronic components mounted on the mounting board has a connection terminal for electrically connecting the possess to, with respect to the semiconductor device For operation tests in an environment mounted in the housing The semiconductor device is connected to the first substrate made of a flexible thin plate, and the second substrate is disposed between the mounting substrate and the first substrate, whereby the second substrate is The semiconductor device is electrically connected to the mounting board through which the mounting board is mounted in the housing .
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
半導体装置の外部端子の配置に対応して複数の第1の接続端子が設けられた第1の基板と、複数の第1の接続端子それぞれに電気的に接続する複数の第2の接続端子が設けられた第2の基板とからなるテスト治具を準備し、第1の基板の第1の接続端子に半導体装置の外部端子を接続し、第2の基板の第2の接続端子が実装基板の端子に電気的に接続するようにし、さらに第1の基板の複数の導体部にテスト用測定端子を接触させて半導体装置の電気的テストを行うことにより、半導体装置の外部端子に第1の基板を介して電気的に接続させる第2の基板の第2の接続端子を、セラミックPGA基板のようなピン構造ではなく、配線による簡単な構造で形成することができる。その結果、第2の接続端子を半導体装置の外部端子の狭ピッチ化に対応させて配置させることができ、テスト治具を狭ピッチ化に容易に対応させることができる。また、第2の基板の基材を樹脂などの安価な材料で形成できるため、セラミックPGA基板に比較してテスト治具のコストを低減することができ、その結果、半導体装置の製造コストの低減化を図ることができる。 A first substrate provided with a plurality of first connection terminals corresponding to the arrangement of external terminals of the semiconductor device, and a plurality of second connection terminals electrically connected to each of the plurality of first connection terminals. A test jig comprising a provided second substrate is prepared, an external terminal of the semiconductor device is connected to a first connection terminal of the first substrate, and a second connection terminal of the second substrate is a mounting substrate. The semiconductor device is electrically connected to the plurality of conductors of the first substrate, and the test terminals are brought into contact with the plurality of conductor portions of the first substrate to perform an electrical test of the semiconductor device, whereby the first terminal is connected to the external terminal of the semiconductor device. The second connection terminal of the second substrate to be electrically connected through the substrate can be formed with a simple structure using wiring instead of a pin structure like a ceramic PGA substrate. As a result, the second connection terminals can be arranged corresponding to the narrow pitch of the external terminals of the semiconductor device, and the test jig can be easily adapted to the narrow pitch. Further, since the base material of the second substrate can be formed of an inexpensive material such as a resin, the cost of the test jig can be reduced as compared with the ceramic PGA substrate, and as a result, the manufacturing cost of the semiconductor device can be reduced. Can be achieved.
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。 In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。 Further, in the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments, but they are not irrelevant to each other unless otherwise specified. The other part or all of the modifications, details, supplementary explanations, and the like are related.
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。 Also, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), particularly when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and it may be more or less than the specific number.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.
(実施の形態)
図1は本発明の実施の形態の半導体装置の製造方法で用いられるテスト治具の実装基板への実装構造の一例を示す概念図、図2は図1に示す半導体装置の構造の一例を示す平面図、図3は半導体装置の本体幅方向の構造の一例を示す側面図、図4は半導体装置の本体長手方向の構造の一例を示す側面図、図5は半導体装置の構造の一例を示す裏面図、図6は図1に示すテスト治具における第1の基板の構造の一例を示す平面図、図7は図1に示すテスト治具における第2の基板の構造の一例を示す部分断面図、図8は図7に示す第2の基板の構造の一例を示す平面図、図9は図7に示す第2の基板の構造の一例を示す拡大部分斜視図、図10は図1に示すテスト治具における第2の基板の実装基板への実装方法の一例を示す部分側面図、図11は図1に示すテスト治具における第1の基板の第2の基板上への搭載方法の一例を示す部分側面図、図12は図1に示すテスト治具における半導体装置の第1の基板への接続方法の一例を示す部分概念図、図13は図1に示すテスト治具を用いた半導体装置の動作確認テスト時の構造の一例を示す部分断面図、図14は本発明の実施の形態の半導体装置の製造方法で用いられる変形例のテスト治具の実装基板への実装構造を示す概念図、図15は変形例のテスト治具における第2の基板の構造を示す部分断面図、図16は変形例のテスト治具における第2の基板の構造を示す平面図、図17は図16に示す第2の基板における給電線の配線パターンの一例を示す平面図、図18は変形例のテスト治具における第2の基板の構造を示す拡大部分斜視図である。
(Embodiment)
FIG. 1 is a conceptual diagram showing an example of a mounting structure of a test jig used in a method for manufacturing a semiconductor device according to an embodiment of the present invention on a mounting substrate, and FIG. 2 shows an example of the structure of the semiconductor device shown in FIG. FIG. 3 is a side view showing an example of the structure in the body width direction of the semiconductor device, FIG. 4 is a side view showing an example of the structure in the longitudinal direction of the body of the semiconductor device, and FIG. 5 shows an example of the structure of the semiconductor device. FIG. 6 is a plan view showing an example of the structure of the first substrate in the test jig shown in FIG. 1, and FIG. 7 is a partial cross section showing an example of the structure of the second substrate in the test jig shown in FIG. 8 is a plan view showing an example of the structure of the second substrate shown in FIG. 7, FIG. 9 is an enlarged partial perspective view showing an example of the structure of the second substrate shown in FIG. 7, and FIG. FIG. 1 is a partial side view showing an example of a mounting method of a second board on a mounting board in the test jig shown in FIG. FIG. 12 is a partial side view showing an example of a mounting method of the first substrate on the second substrate in the test jig shown in FIG. 1, and FIG. 12 shows the first substrate of the semiconductor device in the test jig shown in FIG. FIG. 13 is a partial sectional view showing an example of a structure during an operation check test of a semiconductor device using the test jig shown in FIG. 1, and FIG. 14 is an embodiment of the present invention. FIG. 15 is a partial cross-sectional view showing a structure of a second substrate in a modified test jig, FIG. 15 is a conceptual diagram showing a mounting structure of a modified test jig used in the semiconductor device manufacturing method of FIG. 16 is a plan view showing the structure of the second substrate in the test jig of the modified example, FIG. 17 is a plan view showing an example of the wiring pattern of the feeder line on the second substrate shown in FIG. 16, and FIG. Enlarged part showing the structure of the second substrate in the test jig It is a perspective view.
本実施の形態は、半導体装置の製造方法において、組み立て完了後の半導体装置の動作テストに関するものであり、本実施の形態の動作テストでは、図1に示すように、半導体装置をテスト治具6を介して実装基板9に実装してテストを行う。 This embodiment relates to an operation test of a semiconductor device after completion of assembly in a method for manufacturing a semiconductor device. In the operation test of this embodiment, as shown in FIG. A test is performed by mounting on the mounting board 9 via
なお、動作テストで使用される実装基板9は、実際の製品と同様のものであり、したがって、部品配置も製品と同様であり、実装基板9が、携帯電話機などの小型電子機器に組み込まれるものである場合には、高密度実装が施された基板となる。そのため、高密度実装の実装基板9では、実装基板9のBGA1を実装する領域の周辺には、図1に示すように、チップ部品などの電子部品10が複数実装されている。
Note that the mounting board 9 used in the operation test is the same as the actual product, and therefore the component arrangement is the same as the product, and the mounting board 9 is incorporated into a small electronic device such as a mobile phone. In this case, the substrate is subjected to high-density mounting. Therefore, in the high-density mounting substrate 9, a plurality of
本実施の形態でテスト治具6を使用して動作テストが行われる半導体装置は、例えば、図2〜図5に示すようなBGA1である。すなわち、前記半導体装置は、複数の外部端子が格子状に配置された比較的多ピンのものであり、本実施の形態では、前記半導体装置の一例としてBGA1を取り上げて説明する。
A semiconductor device in which an operation test is performed using the
BGA1は、図2〜図5に示すように、その表面4a上に半導体チップ2が搭載され、かつ半導体チップ2の表面電極と電気的に接続されたパッケージ基板4と、パッケージ基板4の裏面4bに設けられ、かつ格子状に配置された複数の外部端子であるボール電極5と、パッケージ基板4の表面側に形成され、かつ半導体チップ2を封止用樹脂によって封止する封止体3とからなる。
As shown in FIGS. 2 to 5, the
なお、ボール電極5は、例えば、はんだによって形成され、また、封止体3は、例えば、エポキシ系の封止用樹脂を熱硬化させて形成したものである。さらに、半導体チップ2は、例えば、シリコンによって形成され、その主面には、半導体素子と表面電極とが形成されており、前記表面電極とこれに対応する外部端子とが電気的に接続されている。図2〜図5に示すBGA1は、一例として、90ピンの場合の構造を示している。
The
次に、本実施の形態のテスト治具6について説明する。
Next, the
テスト治具6は、格子状に配置された複数のボール電極5を有するBGA1の製造に用いられるものであり、表裏面にBGA1のボール電極5の配置に対応して複数のランド(第1の接続端子)7aが設けられているとともに、それぞれ複数のランド7aと配線部7bを介して電気的に接続し、かつ外方に向かって延在する複数の導体部である測定端子7cを有する可撓性配線基板(第1の基板)7と、表裏面に複数のランド7aそれぞれに電気的に接続する複数のスルーホール端子(第2の接続端子)8bが設けられた第2の基板である中継基板8とから構成され、動作テスト時には、図1に示すように、実装基板9上に中継基板8を配置し、さらに中継基板8上に可撓性配線基板7を配置し、この可撓性配線基板7上にBGA1を搭載してテストを行う。
The
まず、第1の基板である可撓性配線基板7について説明すると、図6に示すように、中央部にBGA1のボール電極5の配置に対応して複数のランド7aが格子状に配置されており、さらにその両側に各ランド7aに接続する配線パーンである複数の配線部7bがそれぞれ外側に向かって延在して配置され、かつ各配線部7bの端部には、それぞれ測定端子7cが接続されている。すなわち、BGA1のボール電極5に接続する各ランド7aを配線部7bによって両端に向けて外側に引き出しており、基板本体の両端部に複数の測定端子7cが配置されている。
First, the
これにより、BGA1の動作テストを行う際には、テスト用測定端子を各測定端子7cに容易に接続することが可能になる。
As a result, when performing an operation test of the
なお、各ランド7aは、可撓性配線基板7の表面7dと裏面7eにそれぞれ露出して設けられており、表面側のランド7aと裏面側のランド7aは電気的に接続されている。
Each
また、可撓性配線基板7は、薄膜のフィルム材などによって形成され、このフィルム上にランド7a、配線部7bおよび測定端子7cが薄い銅パターンなどによって形成されたものである。したがって、折り曲げることも可能な可撓性を有しており、可撓性配線基板7は、例えば、フレキシブル配線基板である。
The
一方、第2の基板である中継基板8は、図7に示すように、樹脂などからなる基材8aの表面8dと裏面8eに、第2の接続端子であるスルーホール端子8bが複数設けられたものであり、図7および図9に示すように、表面側のスルーホール端子8bと裏面側のスルーホール端子8bが内部のスルーホール配線8cを介して電気的に接続されている。
On the other hand, as shown in FIG. 7, the
図8に示すように、複数のスルーホール端子8bは、BGA1のボール電極5の配置に対応して格子状に配置されている。
As shown in FIG. 8, the plurality of through-
また、BGA1の動作テストを行う際には、実装基板9は、実際の製品と同様の部品配置のものを使用する。したがって、図1に示すように、実装基板9のBGA1を実装する領域の周辺には、チップ部品などの電子部品10が複数実装されている。これにより、中継基板8は、その平面方向が、BGA1の本体と同じ大きさのものが好ましい。
Further, when performing an operation test of the
一方、可撓性配線基板7は、BGA1のボール電極5に対応して格子状に配置された複数のランド7aをその両側の外側に配線部7bによって引き出しているため、BGA1の本体よりその対向する一方向に対して長く迫り出した大きさとなっている。
On the other hand, the
したがって、図1に示すように、中継基板8上に可撓性配線基板7を配置した際に、可撓性配線基板7の端部などが電子部品10に接触しないように、中継基板8の厚さ(H)は、チップ部品などの電子部品10の高さより厚く形成されている。例えば、BGA1の周辺に実装される電子部品10の高さが、1.5mmの場合、中継基板8の厚さ(H)を、1.6mm以上にすることにより、可撓性配線基板7を中継基板8上に配置した際の可撓性配線基板7と電子部品10との接触を防ぐことができる。
Therefore, as shown in FIG. 1, when the
次に、図10〜図12に示す実装基板9へのテスト治具6の実装方法について説明する。
Next, a method for mounting the
まず、実装基板9の端子上にペースト状の導電性接着剤を塗布し、図10に示すように、その上に第2の基板である中継基板8を位置決めして配置する。その後、リフローまたはベーク炉に通すなどして実装基板9と中継基板8とを電気的に接続する。
First, a paste-like conductive adhesive is applied on the terminals of the mounting substrate 9, and the
続いて、図11に示すように、中継基板8の表面8dにフラックスを塗布し、そこに第1の基板である可撓性配線基板7を位置決めして配置する。位置決め後、リフローまたはベーク炉に通すなどして中継基板8と可撓性配線基板7とを電気的に接続する。
Subsequently, as shown in FIG. 11, a flux is applied to the
その後、図12に示すように、可撓性配線基板7の表面7dのランド7aに導電性接着剤を塗布し、そこにBGA1を位置決めして配置する。すなわち、BGA1のボール電極5とこれに対応する可撓性配線基板7のランド7aとを位置決めして可撓性配線基板7上にBGA1を配置する。位置決め後、リフローまたはベーク炉に通すなどしてBGA1と可撓性配線基板7とを電気的に接続する。
After that, as shown in FIG. 12, a conductive adhesive is applied to the
次に、図13を用いて本実施の形態の半導体装置の製造方法について説明する。図13は、実装基板9が、携帯電話機などの小型電子機器に組み込まれている場合に、製品の使用状況と同じ条件でBGA1の動作テストを行う際のテスト方法を示すものである。
Next, a method for manufacturing the semiconductor device of this embodiment will be described with reference to FIG. FIG. 13 shows a test method for performing an operation test of the
まず、第1の基板である可撓性配線基板7と第2の基板である中継基板8とからなるテスト治具6を準備し、さらに、図10〜図12に示すテスト治具6の実装方法により、実装基板9上にテスト治具6およびBGA1を実装する。
First, a
その後、可撓性配線基板7の複数の測定端子7cにテスト用測定端子を接触させてBGA1の電気的テストを行う。ここでは、図13に示すように可撓性配線基板7の測定端子7cに、例えば、オシロスコープなどの測定器に接続されたテスト用測定端子であるリード線11をはんだ付けし、これにより、リード線11を介して信号を伝達してBGA1の電気的テスト(動作テスト)を行う。
Thereafter, the test terminals are brought into contact with the plurality of
なお、実装基板9が小型電子機器に組み込まれており、かつ製品の使用状況と同じ条件でBGA1の動作テストを行わなければならない場合、図13に示すように、筐体12を閉じた状態で動作テストを行うことになる。このような場合、本実施の形態のテスト治具6では、第1の基板として可撓性配線基板7を採用していることにより、可撓性配線基板7を折り曲げて使用することが可能であり、したがって、狭い領域にテスト治具6を配置して動作テストを行わなければならない場合であってもテスト治具6の配置が可能となり、動作テストを行うことができる。
When the mounting substrate 9 is incorporated in a small electronic device and the operation test of the
次に、本実施の形態の変形例のテスト治具6について説明する。
Next, a
図14は変形例のテスト治具6の構造を示すものであり、第2の基板である中継基板8の表面8dおよび裏面8eに、複数のスルーホール端子8bに電気的に接続する複数の突起端子8fが設けられており、中継基板8上に可撓性配線基板7を配置する際に、この突起端子8fを可撓性配線基板7と係合させて中継基板8と可撓性配線基板7との間の位置決めを容易に、かつ高精度に行って可撓性配線基板7を配置するものである。
FIG. 14 shows the structure of a
すなわち、変形例のテスト治具6の中継基板8には、その表裏両面に、図15に示すように、複数のスルーホール端子8bそれぞれに電気的に接続する突起端子8fが複数設けられている。その際、基材8aおよびスルーホール端子8bは、絶縁性のソルダレジスト8gによって覆われており、複数の突起端子8fのみが露出している。そして、これら複数の突起端子8fは、ソルダレジスト面から外側に突出して設けられている。
That is, the
なお、これらの突起端子8fは、スルーホール端子8bにNi−Auめっきを成長させる方法で形成する。ここでは、図17に示す給電線8hから給電を行い、電解めっき法によってNi−Auめっきを成長させて突起端子8fを形成する。例えば、突起端子8fのソルダレジスト面からの突起高さが、25〜30μmとなるようにNi−Auめっきを成長させる。
The protruding
これらの突起端子8fを設けたことにより、中継基板8を実装基板9に実装する際や、中継基板8上に可撓性配線基板7を搭載する際に、突起端子8fを位置決めとして利用することができる。例えば、可撓性配線基板7のランド7aの中央の開口部に中継基板8の突起端子8fを係合させることにより、可撓性配線基板7と中継基板8の間で容易に、かつ高精度に位置決めを行うことができるとともに、両者を確実に電気的に接続することができる。
By providing these protruding
なお、スルーホール端子8bにおけるスルーホール配線8cと突起端子8fは、図16および図18に示すように、例えば、半ピッチずれて配置されている。ただし、突起端子8fは、スルーホール配線8cとずれて配置されることなく、スルーホール配線8cの上部に設けられていてもよい。さらに、突起端子8fは、必ずしも中継基板8の表裏両面に設けられていなくてもよく、表面8dもしくは裏面8eの何れか一方に設けられていればよいが、可撓性配線基板7との位置決めは、そのランド7aの開口部を利用することにより容易に行えるため、少なくとも表面8d側には突起端子8fを有していることが好ましい。
Note that the through-
本実施の形態の半導体装置の製造方法およびそれに用いられるテスト治具によれば、BGA1のボール電極5の配置に対応して複数のランド7aが設けられた可撓性配線基板7と、複数のランド7aそれぞれに電気的に接続する複数のスルーホール端子8bが設けられた中継基板8とからなるテスト治具6を準備し、可撓性配線基板7のランド7aにBGA1のボール電極5を接続し、中継基板8のスルーホール端子8bが実装基板9の端子に電気的に接続するようにし、さらに可撓性配線基板7の複数の測定端子7cにリード線11を接続してBGA1の電気的テスト(動作テスト)を行うことにより、BGA1のボール電極5に可撓性配線基板7を介して電気的に接続させる中継基板8のスルーホール端子8bを、セラミックPGA基板のようなピン構造ではなく、配線による簡単な構造で形成することができる。
According to the semiconductor device manufacturing method and the test jig used therefor according to the present embodiment, a
その結果、スルーホール端子8bをBGA1のボール電極5の狭ピッチ化に対応させて配置させることができ、したがって、テスト治具6を狭ピッチ化に容易に対応させることができる。
As a result, the through-
また、中継基板8の基材8aは、樹脂などの安価な材料で形成できるため、セラミックPGA基板に比較してテスト治具6のコストを低減することができる。さらに、可撓性配線基板7としては、汎用のBGAテスト用のフレキシブル配線基板を利用することが可能であるため、テスト治具6をさらに安価に形成することができる。
Moreover, since the
その結果、BGA1の製造コストの低減化を図ることができる。
As a result, the manufacturing cost of the
さらに、可撓性配線基板7を、直接ではなく中継基板8を介して実装基板9に電気的に接続させるため、テストの作業効率を向上させることができる。
Furthermore, since the
また、中継基板8を、実装基板9に対してはんだ付けではなく、導電性接着剤などを用いて電気的に接続させることにより、加熱温度をはんだのリフロー温度に比較して低くすることができ、周辺の電子部品10に与える熱的負荷を軽減することができる。
Also, the heating temperature can be lowered compared to the reflow temperature of the solder by electrically connecting the
また、可撓性配線基板7を、中継基板8を介してその上に配置するため、中継基板8の厚さの分だけ可撓性配線基板7が実装基板9から離れるため、可撓性配線基板7とその周辺の電子部品10との接触を阻止することができる。これにより、電子部品10が破損することを防止できる。
Further, since the
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。 Although the invention made by the present inventor has been specifically described based on the embodiments of the invention, the present invention is not limited to the embodiments of the invention, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.
例えば、前記実施の形態では、テスト治具6の第1の基板として、折り曲げることが可能な可撓性配線基板7を採用する場合を説明したが、前記第1の基板は、必ずしも折り曲げられなくてもよく、比較的硬質な配線基板を採用してもよい。
For example, in the above-described embodiment, the case where the
また、前記実施の形態では、BGA1のピン数が90ピンの場合を例に取り上げて説明したが、BGA1のピン数は、特に限定されるものではない。 In the above embodiment, the case where the number of pins of BGA1 is 90 has been described as an example, but the number of pins of BGA1 is not particularly limited.
さらに、前記実施の形態では、半導体装置が、BGA1の場合を一例として説明したが、前記半導体装置は、複数の外部端子が格子状に配置されているものであれば、BGA1以外のものであってもよく、例えば、LGA(Land Grid Array)などの他の半導体装置であってもよい。 Further, in the above-described embodiment, the case where the semiconductor device is BGA1 has been described as an example. However, the semiconductor device is other than BGA1 as long as a plurality of external terminals are arranged in a lattice pattern. For example, another semiconductor device such as an LGA (Land Grid Array) may be used.
本発明は、半導体製造技術およびテスト技術に好適である。 The present invention is suitable for semiconductor manufacturing technology and test technology.
1 BGA(半導体装置)
2 半導体チップ
3 封止体
4 パッケージ基板
4a 表面
4b 裏面
5 ボール電極(外部端子)
6 テスト治具
7 可撓性配線基板(第1の基板)
7a ランド(第1の接続端子)
7b 配線部
7c 測定端子(導体部)
7d 表面
7e 裏面
8 中継基板(第2の基板)
8a 基材
8b スルーホール端子(第2の接続端子)
8c スルーホール配線
8d 表面
8e 裏面
8f 突起端子
8g ソルダレジスト
8h 給電線
9 実装基板
10 電子部品
11 リード線(テスト用測定端子)
12 筐体
1 BGA (semiconductor device)
6
7a Land (first connection terminal)
8c Through-
12 Case
Claims (5)
前記実装基板は、前記半導体装置が実装される領域と、複数の電子部品が装着される領域を備えてなり、前記小型電子機器の筐体内に組み込んで使用されるように構成されており、
前記テスト方法は、
(a)前記小型電子機器の筐体内に組み込んで使用される前記実装基板と同等の構成を備え、前記複数の電子部品が装着されたテスト用実装基板を準備する工程と、
(b)前記半導体装置に設けられた外部端子の配置に対応して表裏面に複数の第1の接続端子が設けられ、それぞれ前記複数の第1の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する可撓性薄板よりなる第1の基板と、表裏面に前記複数の第1の接続端子それぞれに電気的に接続されるように配置された複数の第2の接続端子を有し前記実装基板に装着された電子部品の高さより大きい厚さに形成された第2の基板と、を有するテスト治具を準備する工程と、
(c)前記第1の接続端子に前記半導体装置の前記外部端子が接続するように前記第1の基板の一方の面上に前記半導体装置が配置され、さらに前記第2の基板の一方の面に配置された前記第2の接続端子が前記テスト用実装基板の前記半導体装置が実装される領域に対応する領域に設けられた端子に、かつ、他方の面に配置された前記第2の接続端子が前記第1の基板の他方の面に配置された前記第1の接続端子に、それぞれ電気的に接続され、前記第2の基板を前記第1の基板と前記実装基板との間に配置して前記テスト治具を配置する工程と、
(d)前記第1の基板の前記複数の導体部にテスト用測定端子が接触するようにテスト用リードを接続する工程と、
(e)上記工程によって準備されたテスト用実装基板と前記テスト治具を前記筐体内に配置し、該筐体内に配置された状態で前記半導体装置の電気的テストを行う工程と、
を有することを特徴とする半導体装置の動作テスト方法。 A test method for performing an operation test on a semiconductor device mounted on a mounting board incorporated in a small electronic device in an environment within a housing of the small electronic device,
The mounting substrate includes a region where the semiconductor device is mounted and a region where a plurality of electronic components are mounted, and is configured to be used by being incorporated in a housing of the small electronic device,
The test method is:
(A) providing a test mounting board having a configuration equivalent to the mounting board used by being incorporated in a housing of the small electronic device, and mounting the plurality of electronic components;
(B) A plurality of first connection terminals are provided on the front and back surfaces corresponding to the arrangement of the external terminals provided in the semiconductor device, and are electrically connected to the plurality of first connection terminals, respectively, and outward A first substrate made of a flexible thin plate having a plurality of conductor portions extending toward the surface, and a plurality of first and second connection terminals disposed on the front and back surfaces of the first substrate. Preparing a test jig having a second substrate having a second connection terminal and having a thickness larger than the height of the electronic component mounted on the mounting substrate;
(C) The semiconductor device is disposed on one surface of the first substrate so that the external terminal of the semiconductor device is connected to the first connection terminal, and further, one surface of the second substrate. The second connection terminal disposed on the other surface of the test mounting board is disposed on the other surface of the second connection terminal disposed on the other surface of the test mounting board. A terminal is electrically connected to each of the first connection terminals disposed on the other surface of the first substrate, and the second substrate is disposed between the first substrate and the mounting substrate. And placing the test jig,
(D) connecting a test lead so that a test measurement terminal comes into contact with the plurality of conductor portions of the first substrate;
(E) placing the test mounting board prepared in the above step and the test jig in the housing, and performing an electrical test of the semiconductor device in a state of being placed in the housing;
An operation test method for a semiconductor device, comprising:
前記実装基板は、前記半導体装置が実装される領域と、複数の電子部品が装着される領域を備えてなり、前記小型電子機器の筐体内に組み込んで使用されるように構成されており、
前記テスト方法は、
(a)前記小型電子機器の筐体内に組み込んで使用される前記実装基板と同等の構成を備え、前記複数の電子部品が装着されたテスト用実装基板を準備する工程と、
(b)前記半導体装置に設けられた前記外部端子の配置に対応して表裏面に複数の第1の接続端子が設けられ、それぞれ前記複数の第1の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する可撓性配線基板と、表裏面に前記複数の第1の接続端子それぞれに電気的に接続されるように配置された複数の第2の接続端子を有し前記実装基板に装着された電子部品の高さより大きい厚さに形成された中継基板と、を有するテスト治具を準備する工程と、
(c)前記第1の接続端子に前記半導体装置の前記外部端子が接続するように前記可撓性配線基板の一方の面上に前記半導体装置が配置され、さらに前記中継基板の一方の面に配置された前記第2の接続端子が前記テスト用実装基板の前記半導体装置が実装される領域に対応する領域に設けられた端子に、かつ、他方の面に配置された前記第2の接続端子が前記可撓性配線基板の他方の面に配置された前記第1の接続端子に、それぞれ電気的に接続され、前記中継基板を前記可撓性配線基板と前記実装基板との間に配置して前記テスト治具を配置する工程と、
(d)前記可撓性配線基板の前記複数の導体部にテスト用測定端子が接触するようにテスト用リードを接続する工程と、
(e)上記工程によって準備されたテスト用実装基板と前記テスト治具を前記筐体内に配置し、該筐体内に配置された状態で前記半導体装置の電気的テストを行う工程と、
を有することを特徴とする半導体装置の動作テスト方法。 This is a test method for performing an operation test on a semiconductor device having a plurality of external terminals arranged in a grid and configured to be mounted on a mounting board incorporated in a small electronic device in an environment within the housing of the small electronic device. And
The mounting substrate includes a region where the semiconductor device is mounted and a region where a plurality of electronic components are mounted, and is configured to be used by being incorporated in a housing of the small electronic device,
The test method is:
(A) providing a test mounting board having a configuration equivalent to the mounting board used by being incorporated in a housing of the small electronic device, and mounting the plurality of electronic components;
(B) A plurality of first connection terminals are provided on the front and back surfaces corresponding to the arrangement of the external terminals provided in the semiconductor device, and are electrically connected to the plurality of first connection terminals and external A flexible wiring board having a plurality of conductor portions extending toward the direction, and a plurality of second connections disposed on the front and back surfaces so as to be electrically connected to the plurality of first connection terminals, respectively. Preparing a test jig having a relay board having a terminal and a thickness larger than the height of the electronic component mounted on the mounting board;
(C) The semiconductor device is disposed on one surface of the flexible wiring substrate so that the external terminal of the semiconductor device is connected to the first connection terminal, and further on one surface of the relay substrate. The second connection terminal disposed on the other surface of the second connection terminal disposed on the other surface of the test mounting board in a region corresponding to the region on which the semiconductor device is mounted. Are electrically connected to the first connection terminals arranged on the other surface of the flexible wiring board, respectively, and the relay board is arranged between the flexible wiring board and the mounting board. Placing the test jig;
(D) connecting a test lead so that a test measurement terminal is in contact with the plurality of conductors of the flexible wiring board;
(E) placing the test mounting board and the test jig prepared by the above steps in the case, and performing an electrical test of the semiconductor device in a state of being placed in the case;
An operation test method for a semiconductor device, comprising:
前記実装基板は、前記半導体装置が実装される領域と、複数の電子部品が装着される領域を備えてなり、前記小型電子機器の筐体内に組み込んで使用されるように構成されており、
前記テスト方法は、
(a)前記小型電子機器の筐体内に組み込んで使用される前記実装基板と同等の構成を備え、前記複数の電子部品が装着されたテスト用実装基板を準備する工程と、
(b)前記半導体装置に設けられた前記外部端子の配置に対応して表裏面に複数の第1の接続端子が設けられ、それぞれ前記複数の第1の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する可撓性薄板よりなる第1の基板と、表裏面に前記複数の第1の接続端子それぞれに電気的に接続されるように配置された複数の第2の接続端子を有し前記実装基板に装着された電子部品の高さより大きい厚さに形成されてなり前記複数の第2の接続端子それぞれに電気的に接続する複数の突起端子が設けられかつ前記第1の基板側に配置された前記突起端子によって前記第1の基板と係合する第2の基板と、を有するテスト治具を準備する工程と、
(c)前記第1の接続端子に前記半導体装置の前記外部端子が接続するように前記第1の基板の一方の面上に前記半導体装置が配置され、さらに前記第2の基板の前記テスト用実装基板に面する側に配置された前記突起端子が対応する前記テスト用実装基板の端子に、かつ、前記第1の基板に面する側に配置された前記突起端子が前記第1の接続端子に、それぞれ係合するとともに電気的に接続されるように、前記第2の基板を前記第1の基板と前記テスト用実装基板との間に配置して前記テスト治具を配置する工程と、
(d)前記第1の基板の前記複数の導体部にテスト用測定端子が接触するようにテスト用リードを接続する工程と、
(e)上記工程によって準備されたテスト用実装基板と前記テスト治具を前記筐体内に配置し、該筐体内に配置された状態で前記半導体装置の電気的テストを行う工程と、
を有することを特徴とする半導体装置の動作テスト方法。 This is a test method for performing an operation test on a semiconductor device having a plurality of external terminals arranged in a grid and configured to be mounted on a mounting board incorporated in a small electronic device in an environment inside the case of the small electronic device. And
The mounting substrate includes a region where the semiconductor device is mounted and a region where a plurality of electronic components are mounted, and is configured to be used by being incorporated in a housing of the small electronic device,
The test method is:
(A) providing a test mounting board having a configuration equivalent to the mounting board used by being incorporated in a housing of the small electronic device, and mounting the plurality of electronic components;
(B) A plurality of first connection terminals are provided on the front and back surfaces corresponding to the arrangement of the external terminals provided in the semiconductor device, and are electrically connected to the plurality of first connection terminals and external A first substrate made of a flexible thin plate having a plurality of conductor portions extending toward the direction, and a plurality of substrates disposed on the front and back surfaces so as to be electrically connected to the plurality of first connection terminals, respectively. There are provided a plurality of projecting terminals which are formed to a thickness larger than the height of the electronic component mounted on the mounting board and electrically connected to each of the plurality of second connection terminals. Preparing a test jig having a second substrate that is engaged with the first substrate by the protruding terminals that are disposed on the first substrate side;
(C) The semiconductor device is disposed on one surface of the first substrate so that the external terminal of the semiconductor device is connected to the first connection terminal, and the test for the second substrate is further performed. The protruding terminal arranged on the side facing the mounting board is a terminal of the corresponding mounting board for test, and the protruding terminal arranged on the side facing the first board is the first connection terminal. A step of disposing the test jig by disposing the second substrate between the first substrate and the test mounting substrate so as to be engaged and electrically connected, respectively.
(D) connecting a test lead so that a test measurement terminal comes into contact with the plurality of conductor portions of the first substrate;
(E) placing the test mounting board prepared in the above step and the test jig in the housing, and performing an electrical test of the semiconductor device in a state of being placed in the housing;
An operation test method for a semiconductor device, comprising:
可撓性薄板と、前記可撓性薄板の一方の面に設けられた前記半導体装置が装着される領域と、前記半導体装置に設けられた前記外部端子の配置に対応して前記半導体装置が装着される領域に配置され前記可撓性薄板を貫通し前記可撓性薄板の表裏面に露出する複数の第1の接続端子と、前記複数の第1の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する第1の基板と、
表裏面に露出し一方の面において対応する前記複数の第1の接続端子のそれぞれに電気的に接続する複数の第2の接続端子を有する第2の基板であって、前記第1の接続端子と対応する前記第2の接続端子が電気的にそれぞれ接続するように前記第1の基板が前記第2の基板上に搭載された状態において前記第1の基板の裏面と前記第2の基板の側面によって空間が形成され、前記第2の基板の高さが前記実装基板に装着された電子部品の高さより大きい厚さに形成されてなり、前記第2の基板が前記実装基板上に搭載されたとき前記電子部品が前記空間に配置されるように構成された前記第2の基板と、
を有し、
前記半導体装置に対する前記筐体内に実装される環境での動作テストにおいて、前記半導体装置が前記可撓性薄板よりなる前記第1の基板に接続され、前記実装基板と前記第1の基板の間に前記第2の基板を配置することで、前記第2の基板を介して前記半導体装置を前記実装基板に電気的に接続し、測定用リード線の一端を前記第1の基板の前記一方の面に延在する前記導体部に接続した状態で該実装基板を前記筐体内に装着し、前記測定用リード線の他端を前記筐体の外に導出して測定器に接続することで測定を行うことを特徴とする半導体装置の動作テスト方法。 An act test how the semiconductor device to be executed by the enclosure of the environment of the small-sized electronic device to the semiconductor device having a plurality of external terminals to be mounted on a mounting board incorporated in small electronic devices,
The semiconductor device is mounted in accordance with a flexible thin plate, a region where the semiconductor device is provided on one surface of the flexible thin plate, and an arrangement of the external terminals provided in the semiconductor device. A plurality of first connection terminals that are disposed in a region where the flexible thin plate penetrates and are exposed on the front and back surfaces of the flexible thin plate, and are electrically connected to and disconnected from the plurality of first connection terminals. a first substrate have a plurality of conductor portions extending towards,
A second substrate which have a plurality of second connecting terminals electrically connected to each of the plurality of first connection terminals corresponding in one surface exposed on the front and back surfaces, said first connection In a state where the first substrate is mounted on the second substrate so that the second connection terminals corresponding to the terminals are electrically connected to each other, the back surface of the first substrate and the second substrate space is formed by the sides, the height of the second substrate is formed to a height greater than the thickness of the electronic components mounted on the mounting substrate, mounting the second substrate on the mounting substrate It said second substrate configured to the electronic component is disposed in the space when,
Have
In the operation test in an environment to be mounted on the housing for the semiconductor device, the semiconductor device is connected to the first substrate made of the flexible sheet, between the first substrate and the mounting substrate By disposing the second substrate, the semiconductor device is electrically connected to the mounting substrate through the second substrate, and one end of the measurement lead wire is connected to the one surface of the first substrate. The mounting board is mounted in the casing in a state of being connected to the conductor portion extending to the outside, and the other end of the measurement lead wire is led out of the casing and connected to a measuring instrument. operation test method of a semiconductor device, which comprises carrying out.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004129671A JP4512407B2 (en) | 2004-04-26 | 2004-04-26 | Operation test method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004129671A JP4512407B2 (en) | 2004-04-26 | 2004-04-26 | Operation test method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005308685A JP2005308685A (en) | 2005-11-04 |
JP4512407B2 true JP4512407B2 (en) | 2010-07-28 |
Family
ID=35437617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004129671A Expired - Fee Related JP4512407B2 (en) | 2004-04-26 | 2004-04-26 | Operation test method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4512407B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012220463A (en) * | 2011-04-14 | 2012-11-12 | Aica Kogyo Co Ltd | Measurement method of input/output signal between ic and mother board |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04230044A (en) * | 1990-06-04 | 1992-08-19 | Internatl Business Mach Corp <Ibm> | Manufacture of integrated circuit package, integrated-circuit assembly and formation method of via |
JPH06181084A (en) * | 1992-12-14 | 1994-06-28 | Japan Aviation Electron Ind Ltd | Connector for electrical connection |
JPH09275183A (en) * | 1995-11-16 | 1997-10-21 | Fujitsu Ltd | Impedance-controlled intermediate board and manufacturing method thereof |
JPH1032385A (en) * | 1996-07-17 | 1998-02-03 | Oki Electric Ind Co Ltd | Bga test method and film board |
JPH10125740A (en) * | 1996-10-15 | 1998-05-15 | Nec Corp | Test jig for semiconductor package |
JPH10197599A (en) * | 1997-01-14 | 1998-07-31 | Jsr Corp | Inspection device for semiconductor devices |
JPH1197137A (en) * | 1997-09-16 | 1999-04-09 | Nec Corp | Contact component and device socket for bga |
JP2000223227A (en) * | 1999-02-01 | 2000-08-11 | Nec Ibaraki Ltd | Board for inspecting ic |
JP2001116795A (en) * | 1999-10-18 | 2001-04-27 | Mitsubishi Electric Corp | Test socket and connection sheet for use in test socket |
JP2003215208A (en) * | 2002-01-23 | 2003-07-30 | Sk Electronics:Kk | Probe for test prior to mounting |
JP2003329726A (en) * | 2002-05-10 | 2003-11-19 | Nec Corp | Intermediation board |
-
2004
- 2004-04-26 JP JP2004129671A patent/JP4512407B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04230044A (en) * | 1990-06-04 | 1992-08-19 | Internatl Business Mach Corp <Ibm> | Manufacture of integrated circuit package, integrated-circuit assembly and formation method of via |
JPH06181084A (en) * | 1992-12-14 | 1994-06-28 | Japan Aviation Electron Ind Ltd | Connector for electrical connection |
JPH09275183A (en) * | 1995-11-16 | 1997-10-21 | Fujitsu Ltd | Impedance-controlled intermediate board and manufacturing method thereof |
JPH1032385A (en) * | 1996-07-17 | 1998-02-03 | Oki Electric Ind Co Ltd | Bga test method and film board |
JPH10125740A (en) * | 1996-10-15 | 1998-05-15 | Nec Corp | Test jig for semiconductor package |
JPH10197599A (en) * | 1997-01-14 | 1998-07-31 | Jsr Corp | Inspection device for semiconductor devices |
JPH1197137A (en) * | 1997-09-16 | 1999-04-09 | Nec Corp | Contact component and device socket for bga |
JP2000223227A (en) * | 1999-02-01 | 2000-08-11 | Nec Ibaraki Ltd | Board for inspecting ic |
JP2001116795A (en) * | 1999-10-18 | 2001-04-27 | Mitsubishi Electric Corp | Test socket and connection sheet for use in test socket |
JP2003215208A (en) * | 2002-01-23 | 2003-07-30 | Sk Electronics:Kk | Probe for test prior to mounting |
JP2003329726A (en) * | 2002-05-10 | 2003-11-19 | Nec Corp | Intermediation board |
Also Published As
Publication number | Publication date |
---|---|
JP2005308685A (en) | 2005-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5973394A (en) | Small contactor for test probes, chip packaging and the like | |
JP4496456B2 (en) | Prober equipment | |
JP4308608B2 (en) | Semiconductor device | |
US7898276B2 (en) | Probe card with stacked substrate | |
TWI451537B (en) | Microelectronic assembly with joined bond elements having lowered inductance | |
JP5342422B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH10185947A (en) | Probe adapter | |
KR19980070993A (en) | Semiconductor device mounting structure and semiconductor device mounting method | |
KR100385352B1 (en) | Socket | |
JP2005010147A (en) | Module with inspection function, and its inspection method | |
JP2010129505A (en) | Ic socket and guide plate for ic socket | |
US6270356B1 (en) | IC socket | |
JPWO2006054329A1 (en) | Contactor and test method using contactor | |
CN102043117A (en) | Test apparatus for electronic device package and method for testing electronic device package | |
JP4512407B2 (en) | Operation test method of semiconductor device | |
JP4085186B2 (en) | BGA socket | |
JP3309099B2 (en) | Connection method between circuit board and surface mount LSI | |
US6270357B1 (en) | Mounting for high frequency device packages | |
KR100548803B1 (en) | Probe pin block of probe card | |
KR100199286B1 (en) | Chip-scale package having pcb formed with recess | |
JP2011180019A (en) | Apparatus for measuring semiconductor, and pitch conversion tool for the same | |
JP2885202B2 (en) | Inspection jig for semiconductor package | |
KR19980070133A (en) | Semiconductor device, mounting apparatus of semiconductor device, and manufacturing method of semiconductor device | |
JPH07297236A (en) | Film and structure for mounting semiconductor element thereon | |
JP2000241500A (en) | Mounting structure of semiconductor device socket |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |