JP2010129505A - Ic socket and guide plate for ic socket - Google Patents

Ic socket and guide plate for ic socket Download PDF

Info

Publication number
JP2010129505A
JP2010129505A JP2008306095A JP2008306095A JP2010129505A JP 2010129505 A JP2010129505 A JP 2010129505A JP 2008306095 A JP2008306095 A JP 2008306095A JP 2008306095 A JP2008306095 A JP 2008306095A JP 2010129505 A JP2010129505 A JP 2010129505A
Authority
JP
Japan
Prior art keywords
guide
socket
plate
semiconductor device
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008306095A
Other languages
Japanese (ja)
Inventor
Kazunori Kosukegawa
一則 小助川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008306095A priority Critical patent/JP2010129505A/en
Publication of JP2010129505A publication Critical patent/JP2010129505A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15184Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

<P>PROBLEM TO BE SOLVED: To provide an IC socket that can easily adapt to multiple pins in a semiconductor apparatus and also able to adapt to position shift between exterior shape of the semiconductor apparatus and terminals. <P>SOLUTION: The IC socket 100 has a guide plate 1 and pogo pins 3 which are aligned in an alignment shape adapting to the terminal arrangement of the semiconductor apparatus 51. A plate body 13 of the guide plate 1 has a plurality of through-holes 11 provided in the alignment shape that adapts to the terminal arrangement of the pogo pins 3 and the semiconductor apparatus 51. Ball guides 17a which have diameters enlarged in tapered states on one surface are provided around the through-holes 11. Furthermore, pogo pin guides 17b which have diameters enlarged in tapered states are provided on the other surface. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、ICソケットおよびICソケット用ガイドプレートに関する。   The present invention relates to an IC socket and an IC socket guide plate.

近年、電子機器の小型化、高性能化に伴い、電子機器に用いられる半導体装置の高密度化、多ピン化が進んでいる。   2. Description of the Related Art In recent years, with the miniaturization and high performance of electronic devices, the density and the number of pins of semiconductor devices used in electronic devices are increasing.

そのため、半導体装置と基板の接続構造として、半導体装置の裏面に半田ボール等の外部端子を格子状に配列したBGA(Ball Grid Array)等の構造が用いられる場合がある。   For this reason, a structure such as a BGA (Ball Grid Array) in which external terminals such as solder balls are arranged in a lattice pattern on the back surface of the semiconductor device may be used as a connection structure between the semiconductor device and the substrate.

一方、BGA構造を有する半導体装置の通電検査をはじめとした製品検査を行う場合は、外部端子の配列に対応した配列形状を有するコンタクト部材を備えた、専用のICソケットが必要となる。   On the other hand, when performing product inspection such as energization inspection of a semiconductor device having a BGA structure, a dedicated IC socket including a contact member having an array shape corresponding to the array of external terminals is required.

このようなICソケットとしては例えば、特許文献1または特許文献2に記載されているように、プレート上にBGAの外部端子に対応した配列となるように配置された接続端子(コンタクト部材)と、接続端子とBGAの外部端子が挿入される貫通孔を備え、プレート上にバネ等で支持されたフローティングプレートを有するものがある(特許文献1、2)。   As such an IC socket, for example, as described in Patent Document 1 or Patent Document 2, connection terminals (contact members) arranged on the plate so as to be arranged corresponding to the external terminals of the BGA, Some have a through-hole into which a connection terminal and an external terminal of a BGA are inserted, and have a floating plate supported by a spring or the like on the plate (Patent Documents 1 and 2).

このような構造では、フローティングプレート上に半導体装置を配置し、貫通孔に接続端子とBGAの外部端子を挿入することにより両者を接触させてICソケットと半導体装置を電気的に接続している。   In such a structure, the semiconductor device is disposed on the floating plate, and the connection terminal and the external terminal of the BGA are inserted into the through hole to contact each other to electrically connect the IC socket and the semiconductor device.

一方、BGA型の半導体装置では、効率化及び低コスト化によりMAP(Mold Array Process)方式を採用し、半導体チップの搭載された複数の製品形成部を有する配線基板を、前記複数の製品形成部を一括的に封止樹脂を形成した後、個々の製品形成部毎に切断することで、半導体装置が製造されている。   On the other hand, in the BGA type semiconductor device, a MAP (Mold Array Process) method is adopted for efficiency and cost reduction, and a wiring board having a plurality of product forming portions on which semiconductor chips are mounted is connected to the plurality of product forming portions. After forming the sealing resin in a lump, the semiconductor device is manufactured by cutting each product forming part.

そのため、配線基板の製品形成部間の切断精度により、半導体装置の外形とBGAの外部端子との位置関係は、位置ズレが生じる場合がある。   Therefore, the positional relationship between the outer shape of the semiconductor device and the external terminals of the BGA may be misaligned due to the cutting accuracy between the product forming portions of the wiring board.

この場合、上記したICソケットではBGAの外部端子とICソケットの端子の位置関係にずれが生じ、良好に電気的に接続できない恐れがある。   In this case, in the above-described IC socket, the positional relationship between the external terminal of the BGA and the terminal of the IC socket is shifted, and there is a possibility that a good electrical connection cannot be made.

そこで、半導体装置の外形と半田ボールとの位置ズレに対応可能な構造が求められている。   Therefore, there is a demand for a structure that can cope with the positional deviation between the outer shape of the semiconductor device and the solder ball.

このような構造としては、例えば特許文献3のように、ICソケットのコンタクト部材先端を環状もしくは湾曲形状に形成し、貫通孔内に半田ボール全体を挿入してICソケットの端子と接触させる構造としたものがある(特許文献3)。   As such a structure, for example, as in Patent Document 3, the tip of the contact member of the IC socket is formed in an annular shape or a curved shape, and the entire solder ball is inserted into the through hole so as to contact the terminal of the IC socket. (Patent Document 3).

あるいは、特許文献4のように、ソケットに開口部を設け、開口部の大きさを、半導体装置の最外部に位置する半田ボールが当接可能な大きさとすることにより、半導体装置をガイドする構造がある(特許文献4)。   Alternatively, as in Patent Document 4, a structure is provided in which a semiconductor device is guided by providing an opening in a socket and setting the size of the opening so that a solder ball located at the outermost part of the semiconductor device can come into contact therewith. (Patent Document 4).

特開2000−40571号公報JP 2000-40571 A 特開2002−164136号公報JP 2002-164136 A 特開平10−74571号公報Japanese Patent Laid-Open No. 10-74571 特開平11−176547号公報Japanese Patent Laid-Open No. 11-176547

しかしながら、特許文献3では、ICソケットのコンタクト部材先端を環状もしくは湾曲形状に形成しており、貫通孔内にコンタクト部材と半田ボールの全体が設けられる構造であるため、コンタクト部材と貫通孔が大型化し、半導体装置の多ピン化に対応するのが困難であるという問題があった。   However, in Patent Document 3, the contact member tip of the IC socket is formed in an annular shape or a curved shape, and the contact member and the entire solder ball are provided in the through hole. Therefore, there is a problem that it is difficult to cope with the increase in the number of pins of the semiconductor device.

また、特許文献4では最外部に位置する半田ボールが外方に搭載ズレが生じた場合にはソケットに収容できなくなる恐れ、あるいは、ソケットに収容する際の搭載ズレでボールが落下する恐れがあった。   Further, in Patent Document 4, there is a fear that the outermost solder ball may not be accommodated in the socket when the mounting deviation occurs outside, or the ball may fall due to the mounting deviation when accommodated in the socket. It was.

また個々の半田ボールとコンタクト部材をガイドするように構成されていないため、内側の半田ボールに位置ズレが生じたり、コンタクト部材に傾き(微小な湾曲)が生じたりした場合には良好にコンタクトできない箇所が発生する恐れがあった。   In addition, since it is not configured to guide the individual solder balls and the contact member, it is not possible to make a good contact if the inner solder ball is misaligned or the contact member is tilted (small bend). There was a risk of occurrence.

本発明は、このような問題に鑑みてなされたもので、その目的は、半導体装置の多ピン化に容易に対応可能で、かつ、半導体装置の外形と外部端子との位置ズレに対応可能なICソケットを提供することにある。   The present invention has been made in view of such a problem, and an object thereof is to easily cope with the increase in the number of pins of the semiconductor device and to cope with a positional deviation between the outer shape of the semiconductor device and the external terminals. It is to provide an IC socket.

前述した目的を達成するために、本発明の第1の態様は、半導体装置の外部端子と接触するコンタクト部材を備えたソケットガイドと、前記コンタクト部材と対向するように設けられ、前記ソケットガイドに保持されたガイドプレートと、を有し、前記ガイドプレートは、前記外部端子および前記コンタクト部材が挿入される貫通孔と、前記コンタクト部材と対向する面と反対側の面の前記貫通孔の周囲に設けられ、テーパ状に拡径した外部端子ガイド部と、を有することを特徴とするICソケットである。   In order to achieve the above-described object, according to a first aspect of the present invention, there is provided a socket guide provided with a contact member that comes into contact with an external terminal of a semiconductor device, and provided so as to face the contact member. A guide plate that is held, and the guide plate is disposed around the through hole on the surface opposite to the surface facing the contact member, and the through hole into which the external terminal and the contact member are inserted. An IC socket having an external terminal guide portion provided in a tapered shape.

本発明の第2の態様は、プレート本体と、前記プレート本体に設けられた貫通孔と、前記プレート本体の一方の面の前記貫通孔の周囲に設けられ、テーパ状に拡径した外部端子ガイド部と、を有することを特徴とするICソケット用ガイドプレートである。   According to a second aspect of the present invention, there is provided a plate main body, a through hole provided in the plate main body, and an external terminal guide that is provided around the through hole on one surface of the plate main body and has a tapered diameter. A guide plate for an IC socket.

本発明によれば、半導体装置の多ピン化に容易に対応可能で、かつ、半導体装置の外形と端子との位置ズレに対応可能なICソケットを提供することができる。   According to the present invention, it is possible to provide an IC socket that can easily cope with an increase in the number of pins of a semiconductor device and can cope with a positional deviation between the outer shape of the semiconductor device and a terminal.

以下、図面に基づいて本発明に好適な実施例を詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

まず、図1を参照して、本発明の第1の実施形態に係るICソケット100の概略構成を説明する。   First, a schematic configuration of an IC socket 100 according to the first embodiment of the present invention will be described with reference to FIG.

ここではICソケット100として、BGA構造の半導体装置51を検査するICソケットを開示している。   Here, an IC socket for inspecting a semiconductor device 51 having a BGA structure is disclosed as the IC socket 100.

図1に示すように、ICソケット100は、コンタクト部材としてのポゴピン3を有するソケットガイド5と、ソケットガイド5にポゴピン3と対向するように設けられたガイドプレート1と、ソケットガイド5と連結可能に設けられ、半導体装置51が搭載されるインサータ7と、ソケットガイド5と連結可能に設けられ、半導体装置51を押圧するプッシャ9とを有している。   As shown in FIG. 1, the IC socket 100 is connectable to a socket guide 5 having a pogo pin 3 as a contact member, a guide plate 1 provided on the socket guide 5 so as to face the pogo pin 3, and the socket guide 5. And an inserter 7 on which the semiconductor device 51 is mounted, and a pusher 9 which is provided so as to be connectable to the socket guide 5 and presses the semiconductor device 51.

次に、図1〜図3を参照してICソケット100を構成する各部材、およびICソケット100に搭載される半導体装置51の構造について詳細に説明する。   Next, with reference to FIGS. 1 to 3, the members constituting the IC socket 100 and the structure of the semiconductor device 51 mounted on the IC socket 100 will be described in detail.

まず、ソケットガイド5の構造について図1を参照して説明する。   First, the structure of the socket guide 5 will be described with reference to FIG.

図1に示すように、ソケットガイド5は方形の板状のソケットガイド本体21を有し、ソケットガイド本体21には一方の面に断面形状が方形の凹部23を有している。   As shown in FIG. 1, the socket guide 5 has a rectangular plate-shaped socket guide main body 21, and the socket guide main body 21 has a concave portion 23 having a square cross section on one surface.

凹部23内には複数のポゴピン3が、半導体装置51の端子配置に対応するように、所定の間隔で格子状に配設されている。   In the recess 23, a plurality of pogo pins 3 are arranged in a grid at predetermined intervals so as to correspond to the terminal arrangement of the semiconductor device 51.

ポゴピン3は、その一端が凹部23内に露出するように、かつ他端がソケットガイド本体21の他の面側に露出するように構成されている。   The pogo pin 3 is configured such that one end thereof is exposed in the recess 23 and the other end is exposed on the other surface side of the socket guide main body 21.

凹部23内にはガイドプレート1がポゴピン3と対向するように設けられている。   A guide plate 1 is provided in the recess 23 so as to face the pogo pin 3.

ガイドプレート1とソケットガイド5とは、凹部23の四隅に設けられた弾性部材としてのスプリング25で移動可能に連結されており、ガイドプレート1はスプリング25によって上方に付勢され、いわゆるフローティング配置されている。   The guide plate 1 and the socket guide 5 are connected so as to be movable by springs 25 as elastic members provided at the four corners of the recess 23, and the guide plate 1 is urged upward by the springs 25, so-called floating arrangement. ing.

一方、ソケットガイド本体21の四隅には、インサータ7およびプッシャ9をソケットガイド5と連結するための柱状のガイドピン27が設けられている。   On the other hand, columnar guide pins 27 for connecting the inserter 7 and the pusher 9 to the socket guide 5 are provided at the four corners of the socket guide body 21.

なお、ガイドピン27の先端には窪み27aが設けられている。   A recess 27 a is provided at the tip of the guide pin 27.

次に、インサータ7の構造について図1を参照して説明する。   Next, the structure of the inserter 7 will be described with reference to FIG.

図1に示すように、インサータ7は方形の板状のインサータ本体31を有し、インサータ本体31の中央には、半導体装置51を収容する、断面形状が方形の開口部35が設けられている。   As shown in FIG. 1, the inserter 7 has a rectangular plate-like inserter main body 31, and an opening 35 having a square cross-sectional shape that accommodates the semiconductor device 51 is provided in the center of the inserter main body 31. .

開口部35はインサータ本体31の下面側から上面側に向けて広くなるようにテーパ状に形成されており、下面側には開口部35の側面から突出するようにして、半導体装置51を搭載する製品搭載部37が設けられている。   The opening 35 is formed in a tapered shape so as to increase from the lower surface side to the upper surface side of the inserter body 31, and the semiconductor device 51 is mounted on the lower surface side so as to protrude from the side surface of the opening 35. A product mounting portion 37 is provided.

また、インサータ本体31の下面側の開口部35周辺は、突出部33を形成している。   The periphery of the opening 35 on the lower surface side of the inserter body 31 forms a protrusion 33.

さらに、インサータ本体31の四隅には、ガイドピン27に対応した位置にガイドピン27が挿入されるガイドピンホール39が設けられている。   Furthermore, guide pin holes 39 into which the guide pins 27 are inserted are provided at the four corners of the inserter body 31 at positions corresponding to the guide pins 27.

ガイドピンホール39の内径はガイドピン27の外径よりも大きく形成されている。   The inner diameter of the guide pin hole 39 is formed larger than the outer diameter of the guide pin 27.

次に、プッシャ9の構造について図1を参照して説明する。   Next, the structure of the pusher 9 will be described with reference to FIG.

図1に示すように、プッシャ9は中央が突出した板状の押圧部41を形成し、押圧部41の周囲は押圧部41よりも薄肉状のフランジ部43を形成している。   As shown in FIG. 1, the pusher 9 forms a plate-like pressing part 41 whose center protrudes, and the periphery of the pressing part 41 forms a thinner flange part 43 than the pressing part 41.

フランジ部43の四隅には、ガイドピン27に対応した位置にプッシャピン45が設けられている。   Pusher pins 45 are provided at positions corresponding to the guide pins 27 at the four corners of the flange portion 43.

プッシャピン45の形状はガイドピン27の窪み27aに対応した形状を有しており、プッシャピン45は窪み27aに挿入可能である。   The shape of the pusher pin 45 has a shape corresponding to the depression 27a of the guide pin 27, and the pusher pin 45 can be inserted into the depression 27a.

次に、図2を参照してガイドプレート1の構造について説明する。   Next, the structure of the guide plate 1 will be described with reference to FIG.

図2に示すように、ガイドプレート1は板状の第1のプレート15aと、第1のプレート15aの裏面に設けられた板状の第2のプレート15bを有し、第1のプレート15aと第2のプレート15bで板状のプレート本体13を形成している。   As shown in FIG. 2, the guide plate 1 has a plate-like first plate 15a and a plate-like second plate 15b provided on the back surface of the first plate 15a. A plate-like plate body 13 is formed by the second plate 15b.

プレート本体13には、ポゴピン3と半導体装置51の端子配置に対応した配列形状で複数の貫通孔11が設けられている。   The plate body 13 is provided with a plurality of through holes 11 in an array shape corresponding to the terminal arrangement of the pogo pins 3 and the semiconductor device 51.

貫通孔11の周囲には、一方の面、具体的にはポゴピン3と対向する面と反対側の面(第1のプレート15a側の面)に、テーパ状に拡径したボールガイド17aが外部端子ガイドとして設けられている。   Around the through hole 11, a ball guide 17 a whose diameter is increased in a taper shape on one surface, specifically, a surface opposite to the surface facing the pogo pin 3 (surface on the first plate 15 a side) is externally provided. It is provided as a terminal guide.

即ち、ボールガイド17aは第1のプレート15aに設けられている。   That is, the ball guide 17a is provided on the first plate 15a.

また、他の面、具体的にはポゴピン3と対向する面(第2のプレート15b側の面)に、テーパ状に拡径したポゴピンガイド17bがコンタクト部材ガイドとして設けられている。   Further, a pogo pin guide 17b whose diameter is increased in a tapered shape is provided as a contact member guide on the other surface, specifically, the surface facing the pogo pin 3 (the surface on the second plate 15b side).

即ち、ポゴピンガイド17bは第2のプレート15bに設けられている。   That is, the pogo pin guide 17b is provided on the second plate 15b.

ボールガイド17aは、後述する半導体装置51の半田ボール67(外部端子)を貫通孔11にガイドするため、ポゴピンガイド17bよりも広く構成している。またポゴピンガイド17bは、ガイドプレート1が押し下げられた際に、ポゴピン3を貫通孔11にガイドするように構成される。   The ball guide 17a is configured wider than the pogo pin guide 17b in order to guide a solder ball 67 (external terminal) of the semiconductor device 51, which will be described later, into the through hole 11. The pogo pin guide 17b is configured to guide the pogo pin 3 to the through hole 11 when the guide plate 1 is pushed down.

次に、図3を参照して半導体装置51の構造について説明する。   Next, the structure of the semiconductor device 51 will be described with reference to FIG.

図3に示すように、半導体装置51は、Si等の基板の一面に所定の回路、例えばマイクロプロセッサ等のような論理回路または記憶回路等が形成された半導体チップ57を有している。   As shown in FIG. 3, the semiconductor device 51 includes a semiconductor chip 57 in which a predetermined circuit, for example, a logic circuit such as a microprocessor or a storage circuit is formed on one surface of a substrate such as Si.

半導体チップ57は、表面の外周に複数の電極パッド61が設けられている。   The semiconductor chip 57 is provided with a plurality of electrode pads 61 on the outer periphery of the surface.

半導体チップ57は、裏面側を絶縁性の接着材、或いはDAF(Die Attached Film)である固定部材55を介して、方形の板状の配線基板53の一方の面に搭載されている。   The semiconductor chip 57 is mounted on one surface of a rectangular plate-like wiring substrate 53 through a fixing member 55 that is an insulating adhesive or DAF (Die Attached Film) on the back surface side.

配線基板53は、一方の面に、半導体チップ57の電極パッド61に対応した複数の接続パッド59を有し、他の面に接続パッド59と対応する複数のランド65が設けられている。   The wiring substrate 53 has a plurality of connection pads 59 corresponding to the electrode pads 61 of the semiconductor chip 57 on one surface, and a plurality of lands 65 corresponding to the connection pads 59 are provided on the other surface.

接続パッド59とランド65とは内部配線69により電気的に接続されている。   The connection pad 59 and the land 65 are electrically connected by an internal wiring 69.

また半導体チップ57の電極パッド61と、配線基板53の接続パッド59は、例えばAuからなる導電性のワイヤ63により結線されている。   The electrode pads 61 of the semiconductor chip 57 and the connection pads 59 of the wiring board 53 are connected by a conductive wire 63 made of, for example, Au.

さらに、配線基板53の一方の面上には、少なくとも半導体チップ57、ワイヤ63、接続パッド59を覆うように形成された封止樹脂71が配設されている。   Furthermore, a sealing resin 71 formed so as to cover at least the semiconductor chip 57, the wires 63, and the connection pads 59 is disposed on one surface of the wiring substrate 53.

封止樹脂71は、熱硬化性の樹脂、例えばエポキシ樹脂が用いられる。   As the sealing resin 71, a thermosetting resin, for example, an epoxy resin is used.

また、配線基板53の他の面に形成されたランド65には、例えば半田ボール67等の金属ボールが搭載され、外部端子を形成している。   In addition, metal balls such as solder balls 67 are mounted on lands 65 formed on the other surface of the wiring board 53 to form external terminals.

次に、ICソケット100を用いた半導体装置51の検査方法について図4〜9を参照して説明する。   Next, an inspection method for the semiconductor device 51 using the IC socket 100 will be described with reference to FIGS.

まず、検査対象となる半導体装置51は、図示しない製品トレーより取り出され、図4に示すように、開口部35内に挿入され、インサータ7の製品搭載部37に搭載される。   First, the semiconductor device 51 to be inspected is taken out from a product tray (not shown), inserted into the opening 35 and mounted on the product mounting portion 37 of the inserter 7 as shown in FIG.

ここで、前述のように、開口部35はインサータ本体31の下面側から上面側に向けて広くなるようにテーパ状に形成されているため、半導体装置51が若干位置ズレして搭載された場合でも、テーパ面で位置が補正され、製品搭載部37に搭載される。   Here, as described above, since the opening 35 is formed in a tapered shape so as to become wider from the lower surface side to the upper surface side of the inserter body 31, the semiconductor device 51 is mounted with a slight misalignment. However, the position is corrected by the taper surface and mounted on the product mounting portion 37.

半導体装置51がインサータ7に搭載されると、インサータ7は図示しない予備過熱部で予熱される。   When the semiconductor device 51 is mounted on the inserter 7, the inserter 7 is preheated by a preheating portion (not shown).

次に、図5(a)に示すように、ソケットガイド5はテストボード81上に実装され、ソケットガイド5の下端から露出したポゴピン3の下端が、テストボード81の配線パターン83と電気的に接続されており、予熱されたインサータ7は、ソケットガイド5のガイドピン27をインサータ7のガイドピンホール39に挿入することにより、ソケットガイド5上に搭載され、連結される。   Next, as shown in FIG. 5A, the socket guide 5 is mounted on the test board 81, and the lower end of the pogo pin 3 exposed from the lower end of the socket guide 5 is electrically connected to the wiring pattern 83 of the test board 81. The inserted and preheated inserter 7 is mounted and connected to the socket guide 5 by inserting the guide pin 27 of the socket guide 5 into the guide pin hole 39 of the inserter 7.

このとき、半導体装置51の半田ボール67は図6(a)に示すように、ガイドプレート1のボールガイド17aで位置決めされる。   At this time, the solder ball 67 of the semiconductor device 51 is positioned by the ball guide 17a of the guide plate 1 as shown in FIG.

即ち、ボールガイド17aはテーパ状の形状を有しているため、例えば図6(b)に示すように、半導体装置51に大きさの異なる半田ボール67aが搭載されている場合や、図6(c)に示すように、半導体装置51にピッチが異なって配置された半田ボール67b、67cが搭載されている場合でも、ボールガイド17aにより半田ボールの多少の位置ズレを吸収して、半田ボールを貫通孔11に配置することができる。   That is, since the ball guide 17a has a tapered shape, for example, as shown in FIG. 6B, when the solder balls 67a having different sizes are mounted on the semiconductor device 51, or FIG. As shown in c), even when the solder balls 67b and 67c arranged at different pitches are mounted on the semiconductor device 51, the ball guide 17a absorbs a slight misalignment of the solder balls, It can be arranged in the through hole 11.

一方、ソケットガイド5のポゴピン3はガイドプレート1のポゴピンガイド17bで位置決めされる。   On the other hand, the pogo pin 3 of the socket guide 5 is positioned by the pogo pin guide 17 b of the guide plate 1.

なお、前述のように、インサータ7のガイドピンホール39の内径は、ガイドピン27の外径より大きいため、インサータ7は、ソケットガイド5上に搭載された状態でXY方向に移動可能である。   As described above, since the inner diameter of the guide pin hole 39 of the inserter 7 is larger than the outer diameter of the guide pin 27, the inserter 7 can move in the XY directions while being mounted on the socket guide 5.

また、ガイドプレート1はスプリング25によってフローティング配置されている。   The guide plate 1 is arranged in a floating manner by a spring 25.

そのため、図5(b)に示すように、半導体装置51の端部からの半田ボール67の位置がズレた場合(切断ズレが生じた場合)でも、良好に位置決めセットすることができる。   Therefore, as shown in FIG. 5B, even when the position of the solder ball 67 from the end portion of the semiconductor device 51 is shifted (when a cutting shift occurs), the positioning can be satisfactorily set.

次に、図7に示すように、ソケットガイド5の上部に位置するプッシャ9が下降して、インサータ7および半導体装置51に接触し、これらをポゴピン3側に押圧して押し下げる。   Next, as shown in FIG. 7, the pusher 9 located at the upper part of the socket guide 5 is lowered and contacts the inserter 7 and the semiconductor device 51, and these are pressed down to the pogo pin 3 side.

このとき、プッシャピン45はガイドピン27の窪み27aに挿入され、ソケットガイド5とプッシャ9が連結される。   At this time, the pusher pin 45 is inserted into the recess 27a of the guide pin 27, and the socket guide 5 and the pusher 9 are connected.

図7の状態からプッシャ9がさらに下降すると、図8に示すように、半田ボール67とポゴピン3が、ガイドプレート1の貫通孔11内で接触する。   When the pusher 9 is further lowered from the state of FIG. 7, the solder ball 67 and the pogo pin 3 come into contact in the through hole 11 of the guide plate 1 as shown in FIG. 8.

さらに、プッシャ9が下限位置まで下降すると、ポゴピン3はストロークし、半田ボール67とポゴピン3が電気的に接続された状態となる。   Further, when the pusher 9 is lowered to the lower limit position, the pogo pin 3 is stroked, and the solder ball 67 and the pogo pin 3 are electrically connected.

ここで、ガイドプレート1のポゴピンガイド17bはテーパ状の形状を有しているため、ポゴピン3の先端に若干の歪みや変形が生じている場合にも、図9に示すようにポゴピン3を貫通孔11内にガイドすることができる。   Here, since the pogo pin guide 17b of the guide plate 1 has a tapered shape, the pogo pin 3 penetrates through the pogo pin 3 as shown in FIG. It can be guided in the hole 11.

このように、半導体装置51の半田ボール67と、ポゴピン3との間に、貫通孔11と、貫通孔11の周囲に設けられたボールガイド17aとポゴピンガイド17bを有するガイドプレート1をフローティング配置してICソケット100を構成したことにより、同一の貫通孔11に半田ボール67とポゴピン3を位置補正して配置できるため、半田ボール67とポゴピン3の接触位置の精度を向上でき、コンタクト(電気的接続)性が安定化できる。   As described above, the guide plate 1 having the through hole 11 and the ball guide 17 a and the pogo pin guide 17 b provided around the through hole 11 is arranged between the solder ball 67 of the semiconductor device 51 and the pogo pin 3 in a floating manner. Since the IC socket 100 is configured, the solder ball 67 and the pogo pin 3 can be arranged in the same through hole 11 with the position corrected, so that the accuracy of the contact position between the solder ball 67 and the pogo pin 3 can be improved, and the contact (electrical) Connection) can be stabilized.

また、全ての半田ボール67とポゴピン3に対応して、ボールガイド17aとポゴピンガイド17bとを形成した貫通孔11を配置したことで、半田ボール67の径及び位置精度、ポゴピン3の傾き(微小な歪曲)を吸収して、半田ボール67とポゴピン3を貫通孔11内に配置することができる。   In addition, by arranging the through holes 11 formed with the ball guides 17a and the pogo pin guides 17b corresponding to all the solder balls 67 and the pogo pins 3, the diameter and position accuracy of the solder balls 67, the inclination of the pogo pins 3 (small) And the solder balls 67 and the pogo pins 3 can be disposed in the through holes 11.

次に、半田ボール67とポゴピン3が電気的に接続された状態で、半導体装置51のテストが行われる。   Next, the test of the semiconductor device 51 is performed in a state where the solder balls 67 and the pogo pins 3 are electrically connected.

テストが終了すると、プッシャ9が上方に移動することで、ICソケット100が開放され、ソケットガイド5からインサータ7が取り出される。   When the test is completed, the pusher 9 moves upward, whereby the IC socket 100 is opened, and the inserter 7 is taken out from the socket guide 5.

最後に、インサータ7が室温まで戻った後、インサータ7から半導体装置51が取り出され、テスト結果に応じて図示しない製品トレーに収容され、半導体装置51のテストが完了する。   Finally, after the inserter 7 has returned to room temperature, the semiconductor device 51 is taken out from the inserter 7 and stored in a product tray (not shown) according to the test result, and the test of the semiconductor device 51 is completed.

このように、第1の実施形態によれば、ICソケット100がポゴピン3を有するソケットガイド5と、ソケットガイド5にポゴピン3と対向するように設けられたガイドプレート1を有し、ガイドプレート1は、貫通孔11と、ボールガイド17aとポゴピンガイド17bを有している。   Thus, according to the first embodiment, the IC socket 100 has the socket guide 5 having the pogo pins 3 and the guide plate 1 provided on the socket guide 5 so as to face the pogo pins 3. Has a through hole 11, a ball guide 17a and a pogo pin guide 17b.

そのため、半導体装置51の検査の際に、ポゴピン3と半田ボール67の位置精度を向上でき、コンタクト(電気的接続)性が安定化できるため、半導体装置51のテストの信頼性も向上できる。   Therefore, when the semiconductor device 51 is inspected, the positional accuracy of the pogo pins 3 and the solder balls 67 can be improved, and the contact (electrical connection) property can be stabilized, so that the test reliability of the semiconductor device 51 can also be improved.

また、ポゴピン3と半田ボール67の位置精度を向上できることにより、ICソケット100は、半導体装置の多ピン化に容易に対応可能で、かつ、半導体装置の外形と端子との位置ズレに対応可能である。   In addition, since the positional accuracy of the pogo pins 3 and the solder balls 67 can be improved, the IC socket 100 can easily cope with an increase in the number of pins of the semiconductor device and can correspond to a positional deviation between the outer shape of the semiconductor device and the terminals. is there.

次に、第2の実施形態に係るICソケット100aについて、図10〜図14を参照して説明する。   Next, an IC socket 100a according to a second embodiment will be described with reference to FIGS.

第2の実施形態は、第1の実施形態において、ガイドプレート1aに、貫通孔11を塞ぐようにして導体部85を設け、ボールガイド17aに導体層87を設けたものである。   In the second embodiment, in the first embodiment, a conductor 85 is provided on the guide plate 1a so as to close the through hole 11, and a conductor layer 87 is provided on the ball guide 17a.

なお、第2の実施形態においては、第1の実施形態と同様の機能を果たす要素については同一の番号を付し、第1の実施形態と異なる部分について主に説明する。   In the second embodiment, elements having the same functions as those in the first embodiment are denoted by the same reference numerals, and different portions from the first embodiment will be mainly described.

まず、図10および図11を参照してICソケット100aの構成について説明する。   First, the configuration of the IC socket 100a will be described with reference to FIGS.

図10に示すように、ICソケット100aは、第1の実施形態と同様に、ソケットガイド5、ガイドプレート1a、インサータ7、プッシャ9を有している。   As shown in FIG. 10, the IC socket 100a has a socket guide 5, a guide plate 1a, an inserter 7, and a pusher 9 as in the first embodiment.

図11に示すように、ガイドプレート1aは、貫通孔11を塞ぐような形で板状の導体部85が設けられている。   As shown in FIG. 11, the guide plate 1 a is provided with a plate-like conductor portion 85 so as to close the through hole 11.

さらに、ボールガイド17aの表面には、導体層87が形成されており、導体層87は導体部85と電気的に接続されている。   Furthermore, a conductor layer 87 is formed on the surface of the ball guide 17 a, and the conductor layer 87 is electrically connected to the conductor portion 85.

即ち、ガイドプレート1aは、導体層87に半田ボール67が接触することで、半田ボール67と導体部85とが電気的に接続できるように構成されている。   That is, the guide plate 1 a is configured such that the solder ball 67 and the conductor portion 85 can be electrically connected by the contact of the solder ball 67 with the conductor layer 87.

さらに、ガイドプレート1aは、導体層87に半田ボール67が接触した状態でポゴピン3が導体部85と接触することにより、半田ボール67とポゴピン3が電気的に接続されるように構成されている。   Further, the guide plate 1 a is configured such that the solder ball 67 and the pogo pin 3 are electrically connected by the pogo pin 3 coming into contact with the conductor portion 85 in a state where the solder ball 67 is in contact with the conductor layer 87. .

次に、ICソケット100aを用いた半導体装置51の検査方法について図12〜14を参照して説明する。   Next, an inspection method for the semiconductor device 51 using the IC socket 100a will be described with reference to FIGS.

まず、検査対象となる半導体装置51は、図示しない製品トレーより取り出され、インサータ7の製品搭載部37に搭載される。   First, the semiconductor device 51 to be inspected is taken out from a product tray (not shown) and mounted on the product mounting portion 37 of the inserter 7.

半導体装置51がインサータ7に搭載されると、インサータ7は図示しない予備過熱部で予熱される。   When the semiconductor device 51 is mounted on the inserter 7, the inserter 7 is preheated by a preheating portion (not shown).

次に、図12に示すように、ソケットガイド5はテストボード81上に実装され、ソケットガイド5の下端から露出したポゴピン3の下端が、テストボード81の配線パターン83と電気的に接続されており、予熱されたインサータ7が、ソケットガイド5上に搭載される。   Next, as shown in FIG. 12, the socket guide 5 is mounted on the test board 81, and the lower end of the pogo pin 3 exposed from the lower end of the socket guide 5 is electrically connected to the wiring pattern 83 of the test board 81. The preheated inserter 7 is mounted on the socket guide 5.

このとき、半導体装置51の半田ボール67はガイドプレート1aのボールガイド17aに接触して位置決めされ、さらに導体部85と電気的に接続される。   At this time, the solder ball 67 of the semiconductor device 51 is positioned in contact with the ball guide 17a of the guide plate 1a, and is further electrically connected to the conductor portion 85.

一方、ソケットガイド5のポゴピン3はガイドプレート1aのポゴピンガイド17bで位置決めされる。   On the other hand, the pogo pin 3 of the socket guide 5 is positioned by the pogo pin guide 17b of the guide plate 1a.

次に、ソケットガイド5の上部に位置するプッシャ9が下降し、インサータ7および半導体装置51を押し下げる。   Next, the pusher 9 located at the upper part of the socket guide 5 is lowered to push down the inserter 7 and the semiconductor device 51.

プッシャ9がさらに下降すると、図13および図14に示すように、ポゴピン3が導体部85と接触し、半導体装置51の半田ボール67とポゴピン3が、電気的に接続される。   When the pusher 9 is further lowered, as shown in FIGS. 13 and 14, the pogo pin 3 comes into contact with the conductor portion 85, and the solder ball 67 of the semiconductor device 51 and the pogo pin 3 are electrically connected.

さらに、プッシャ9が下限位置まで下降すると、ポゴピン3はストロークし、半田ボール67とポゴピン3が電気的に接続された状態が維持される。   Further, when the pusher 9 is lowered to the lower limit position, the pogo pin 3 strokes and the state where the solder ball 67 and the pogo pin 3 are electrically connected is maintained.

このように、貫通孔11内に導体部85を設け、導体部85を介して半田ボール67とポゴピン3を電気的に接続する構造としてもよい。   As described above, the conductor portion 85 may be provided in the through hole 11, and the solder ball 67 and the pogo pin 3 may be electrically connected via the conductor portion 85.

このような構造とすることにより、ポゴピン3と半田ボール67が直接接触しなくなり、ポゴピン3へ半田が付着しなくなるため、半田の付着に起因したコンタクト不良を低減でき、さらにはポゴピン3の長寿命化が図れる。   By adopting such a structure, the pogo pin 3 and the solder ball 67 are not in direct contact, and the solder does not adhere to the pogo pin 3, so that contact failure due to the adhesion of the solder can be reduced, and further, the long life of the pogo pin 3 is achieved. Can be achieved.

なお、第2の実施形態においては、ポゴピンガイド17bを設けずに、導体部85にポゴピン3を接触させるように構成しても良い。   In the second embodiment, the pogo pin 3 may be brought into contact with the conductor portion 85 without providing the pogo pin guide 17b.

この場合、導体部85の面積を半田ボール67のボール径より大きくすることにより、ポゴピン3と導体部85の位置精度がゆるくなっても導体部85にポゴピン3を接触させることができ、ガイドプレート1aを薄型化することができる。   In this case, by making the area of the conductor portion 85 larger than the ball diameter of the solder ball 67, the pogo pin 3 can be brought into contact with the conductor portion 85 even if the positional accuracy of the pogo pin 3 and the conductor portion 85 becomes loose. 1a can be thinned.

テストが終了すると、プッシャ9が上方に移動することで、ICソケット100aが開放され、ソケットガイド5からインサータ7が取り出される。   When the test is completed, the pusher 9 moves upward to open the IC socket 100a, and the inserter 7 is taken out from the socket guide 5.

最後に、インサータ7が室温まで戻った後、インサータ7から半導体装置51が取り出され、半導体装置51のテストが完了する。   Finally, after the inserter 7 returns to room temperature, the semiconductor device 51 is taken out from the inserter 7 and the test of the semiconductor device 51 is completed.

このように、第2の実施形態によれば、ICソケット100aがポゴピン3を有するソケットガイド5と、ソケットガイド5にポゴピン3と対向するように設けられたガイドプレート1aを有し、ガイドプレート1aは、貫通孔11と、ボールガイド17aとポゴピンガイド17bを有している。   Thus, according to the second embodiment, the IC socket 100a has the socket guide 5 having the pogo pins 3, and the guide plate 1a provided on the socket guide 5 so as to face the pogo pins 3, and the guide plate 1a Has a through hole 11, a ball guide 17a and a pogo pin guide 17b.

従って、第1の実施形態と同様の効果を奏する。   Accordingly, the same effects as those of the first embodiment are obtained.

また、第2の実施形態によれば、ICソケット100aのガイドプレート1aは、貫通孔11を塞ぐような形で板状の導体部85が設けられ、さらに、ボールガイド17aの表面には、導体層87が形成されており、導体層87は導体部85と電気的に接続されている。   Further, according to the second embodiment, the guide plate 1a of the IC socket 100a is provided with the plate-like conductor portion 85 so as to close the through hole 11, and further, the surface of the ball guide 17a is provided with a conductor. A layer 87 is formed, and the conductor layer 87 is electrically connected to the conductor portion 85.

そのため、ポゴピン3へ半田が付着しなくなるため、半田付着に起因したコンタクト不良を低減でき、さらにはポゴピン3の長寿命化が図れる。   For this reason, solder does not adhere to the pogo pins 3, so that contact failure due to the adhesion of solder can be reduced, and the life of the pogo pins 3 can be extended.

上記した実施形態では、本発明をBGA構造の半導体装置51の検査用ソケットに適用した場合について説明したが、本発明は、何等、これに限定されることなく、他の構造の半導体装置の検査用ソケットにも適用することができる。   In the embodiment described above, the case where the present invention is applied to the inspection socket of the semiconductor device 51 having the BGA structure has been described. However, the present invention is not limited to this, and the inspection of the semiconductor device having another structure is possible. It can also be applied to sockets.

ICソケット100を示す分解断面図であって、ポゴピン3は側面図で記載している。It is an exploded sectional view showing IC socket 100, and pogo pin 3 is indicated by a side view. 図1のガイドプレート1を示す拡大図であって、図2(a)は断面図、図2(b)は図2(a)のA1方向矢視図、図2(c)は図2(b)のA2方向矢視図である。2A and 2B are enlarged views showing the guide plate 1 of FIG. 1, in which FIG. 2A is a cross-sectional view, FIG. 2B is a view in the direction of arrow A1 in FIG. 2A, and FIG. It is an A2 direction arrow directional view of b). 半導体装置51を示す断面図である。2 is a cross-sectional view showing a semiconductor device 51. FIG. ICソケット100を用いて半導体装置51を検査する手順を示す図である。5 is a diagram showing a procedure for inspecting a semiconductor device 51 using an IC socket 100. FIG. ICソケット100を用いて半導体装置51を検査する手順を示す図である。5 is a diagram showing a procedure for inspecting a semiconductor device 51 using an IC socket 100. FIG. ICソケット100を用いて半導体装置51を検査する手順を示す図である。5 is a diagram showing a procedure for inspecting a semiconductor device 51 using an IC socket 100. FIG. ICソケット100を用いて半導体装置51を検査する手順を示す図である。5 is a diagram showing a procedure for inspecting a semiconductor device 51 using an IC socket 100. FIG. ICソケット100を用いて半導体装置51を検査する手順を示す図である。5 is a diagram showing a procedure for inspecting a semiconductor device 51 using an IC socket 100. FIG. ICソケット100を用いて半導体装置51を検査する手順を示す図である。5 is a diagram showing a procedure for inspecting a semiconductor device 51 using an IC socket 100. FIG. ICソケット100aを示す分解断面図であって、ポゴピン3は側面図で記載している。It is an exploded sectional view showing IC socket 100a, and pogo pin 3 is indicated by a side view. 図10のガイドプレート1aを示す拡大図であって、図11(a)は断面図、図11(b)は図11(a)のA3方向矢視図、図11(c)は図11(b)のA4方向矢視図である。FIG. 11A is an enlarged view showing the guide plate 1a of FIG. 10, in which FIG. 11A is a cross-sectional view, FIG. It is an A4 direction arrow directional view of b). ICソケット100aを用いて半導体装置51を検査する手順を示す図である。It is a figure which shows the procedure which test | inspects the semiconductor device 51 using the IC socket 100a. ICソケット100aを用いて半導体装置51を検査する手順を示す図である。It is a figure which shows the procedure which test | inspects the semiconductor device 51 using the IC socket 100a. ICソケット100aを用いて半導体装置51を検査する手順を示す図である。It is a figure which shows the procedure which test | inspects the semiconductor device 51 using the IC socket 100a.

符号の説明Explanation of symbols

1…………ガイドプレート
1a………ガイドプレート
3…………ポゴピン
5…………ソケットガイド
7…………インサータ
9…………プッシャ
11………貫通孔
13………プレート本体
15a……第1のプレート
15b……第2のプレート
17a……ボールガイド
17b……ポゴピンガイド
21………ソケットガイド本体
23………凹部
25………スプリング
27………ガイドピン
31………インサータ本体
33………突出部
35………開口部
37………製品搭載部
39………ガイドピンホール
41………押圧部
43………フランジ部
45………プッシャピン
51………半導体装置
67………半田ボール
81………テストボード
83………配線パターン
85………導体部
87………導体層
100……ICソケット
100a…ICソケット
1 ………… Guide plate 1a ………… Guide plate 3 ………… Pogo pin 5 ………… Socket guide 7 ………… Inserter 9 ………… Pusher 11 ……… Through hole 13 ……… Body body 15a …… first plate 15b …… second plate 17a …… ball guide 17b …… pogo pin guide 21 ……… socket guide body 23 ……… concave 25 ……… spring 27 ……… guide pin 31 …… ... Inserter body 33 ......... Projection part 35 ... ... Opening part 37 ... ... Product mounting part 39 ... ... Guide pin hole 41 ... ... Pressing part 43 ... ... Flange part 45 ... ... Pusher pin 51 ... ... Semiconductor device 67 .... solder ball 81 .... test board 83 .... wiring pattern 85 .... conductor part 87 .... conductor layer 100 .... IC socket 100a ... IC socket

Claims (14)

半導体装置の外部端子と接触するコンタクト部材を備えたソケットガイドと、
前記コンタクト部材と対向するように設けられ、前記ソケットガイドに保持されたガイドプレートと、
を有し、
前記ガイドプレートは、
前記外部端子および前記コンタクト部材が挿入される貫通孔と、
前記コンタクト部材と対向する面と反対側の面の前記貫通孔の周囲に設けられ、テーパ状に拡径した外部端子ガイド部と、
を有することを特徴とするICソケット。
A socket guide having a contact member that contacts an external terminal of the semiconductor device;
A guide plate provided to face the contact member and held by the socket guide;
Have
The guide plate is
A through hole into which the external terminal and the contact member are inserted;
An external terminal guide portion provided around the through hole on the surface opposite to the surface facing the contact member, and having a tapered diameter;
An IC socket comprising:
前記ガイドプレートは、
前記コンタクト部材と対向する面の前記貫通孔の周囲に設けられ、テーパ状に拡径したコンタクト部材ガイド部をさらに有することを特徴とする請求項1記載のICソケット。
The guide plate is
2. The IC socket according to claim 1, further comprising a contact member guide portion that is provided around the through-hole on the surface facing the contact member and has a tapered diameter.
前記ガイドプレートは、第1のプレートと、前記第1のプレートに設けられた第2のプレートと、を有し、
前記外部端子ガイド部は前記第1のプレートに設けられ、
前記コンタクト部材ガイド部は、前記第2のプレートに設けられていることを特徴とする請求項2記載のICソケット。
The guide plate has a first plate and a second plate provided on the first plate,
The external terminal guide portion is provided on the first plate,
The IC socket according to claim 2, wherein the contact member guide portion is provided on the second plate.
前記貫通孔を塞ぐようにして導体部が設けられていることを特徴とする請求項1〜3のいずれかに記載のICソケット。   The IC socket according to claim 1, wherein a conductor portion is provided so as to close the through hole. 前記外部端子ガイド部には導体層が設けられ、
前記導体層と前記導体部は、電気的に接続されていることを特徴とする請求項4記載のICソケット。
The external terminal guide part is provided with a conductor layer,
The IC socket according to claim 4, wherein the conductor layer and the conductor portion are electrically connected.
前記ガイドプレートは、弾性部材によって、移動可能に前記ソケットガイドに保持されていることを特徴とする請求項1〜5のいずれかに記載のICソケット。   The IC socket according to claim 1, wherein the guide plate is movably held by the socket guide by an elastic member. 前記ソケットガイドと連結可能に設けられ、前記半導体装置を保持するインサータをさらに有することを特徴とする請求項6記載のICソケット。   The IC socket according to claim 6, further comprising an inserter provided so as to be connectable to the socket guide and holding the semiconductor device. 前記ソケットガイドと連結可能に設けられ、前記半導体装置を前記コンタクト部材側に押圧するプッシャをさらに有することを特徴とする請求項7記載のICソケット。   8. The IC socket according to claim 7, further comprising a pusher provided so as to be connectable to the socket guide and pressing the semiconductor device toward the contact member. 前記ソケットガイドは、上面に窪みを有するガイドピンを有し、
前記インサータは、前記ガイドピンが挿入されるガイドピンホールを有し、
前記プッシャは、前記窪みに挿入されるプッシャピンを有することを特徴とする請求項8記載のICソケット。
The socket guide has a guide pin having a depression on the upper surface,
The inserter has a guide pin hole into which the guide pin is inserted,
9. The IC socket according to claim 8, wherein the pusher has a pusher pin inserted into the recess.
プレート本体と、
前記プレート本体に設けられた貫通孔と、
前記プレート本体の一方の面の前記貫通孔の周囲に設けられ、テーパ状に拡径した外部端子ガイド部と、
を有することを特徴とするICソケット用ガイドプレート。
The plate body,
A through hole provided in the plate body;
An external terminal guide portion that is provided around the through-hole on one surface of the plate body, and has a tapered diameter;
An IC socket guide plate characterized by comprising:
前記ガイドプレートは、
前記プレート本体の他の面の前記貫通孔の周囲に設けられ、テーパ状に拡径したコンタクト部材ガイド部をさらに有することを特徴とする請求項10記載のICソケット用ガイドプレート。
The guide plate is
11. The guide plate for an IC socket according to claim 10, further comprising a contact member guide portion that is provided around the through hole on the other surface of the plate main body and has a tapered diameter.
前記プレート本体は、第1のプレートと、前記第1のプレートに設けられた第2のプレートと、を有し、
前記外部端子ガイド部は前記第1のプレートに設けられ、
前記コンタクト部材ガイド部は、前記第2のプレートに設けられていることを特徴とする請求項11記載のICソケット用ガイドプレート。
The plate body includes a first plate and a second plate provided on the first plate,
The external terminal guide portion is provided on the first plate,
The guide plate for an IC socket according to claim 11, wherein the contact member guide portion is provided on the second plate.
前記貫通孔を塞ぐようにして導体部が設けられていることを特徴とする請求項10〜12のいずれかに記載のICソケット用ガイドプレート。   The guide plate for an IC socket according to any one of claims 10 to 12, wherein a conductor portion is provided so as to close the through hole. 前記外部端子ガイド部には導体層が設けられ、
前記導体層と前記導体部は、電気的に接続されていることを特徴とする請求項13記載のICソケット用ガイドプレート。
The external terminal guide part is provided with a conductor layer,
The guide plate for an IC socket according to claim 13, wherein the conductor layer and the conductor portion are electrically connected.
JP2008306095A 2008-12-01 2008-12-01 Ic socket and guide plate for ic socket Withdrawn JP2010129505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008306095A JP2010129505A (en) 2008-12-01 2008-12-01 Ic socket and guide plate for ic socket

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008306095A JP2010129505A (en) 2008-12-01 2008-12-01 Ic socket and guide plate for ic socket

Publications (1)

Publication Number Publication Date
JP2010129505A true JP2010129505A (en) 2010-06-10

Family

ID=42329748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008306095A Withdrawn JP2010129505A (en) 2008-12-01 2008-12-01 Ic socket and guide plate for ic socket

Country Status (1)

Country Link
JP (1) JP2010129505A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103185849A (en) * 2011-12-28 2013-07-03 株式会社爱德万测试 Electronic device testing apparatus
US8541889B2 (en) 2010-12-30 2013-09-24 Samsung Electronics Co., Ltd. Probe card including frame and cover plate for testing a semiconductor device
KR200472061Y1 (en) 2011-08-26 2014-04-02 보스핸드 엔터프라이즈 인크. Package case for electronic device
KR101485433B1 (en) * 2013-07-01 2015-01-23 (주)티에스이 Insert and Apparatus for testing semiconductor package including the same
CN106955855A (en) * 2015-12-29 2017-07-18 泰克元有限公司 Separator for testing semiconductor element
KR20180024840A (en) * 2016-08-31 2018-03-08 세메스 주식회사 Apparatus for testing semiconductor devices
KR20190055556A (en) * 2017-11-15 2019-05-23 주식회사 오킨스전자 Adapter and insert for semiconductor package, and method for manufacturing the same
CN113687207A (en) * 2020-05-18 2021-11-23 新唐科技股份有限公司 Test board and method for mounting semiconductor integrated circuit

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541889B2 (en) 2010-12-30 2013-09-24 Samsung Electronics Co., Ltd. Probe card including frame and cover plate for testing a semiconductor device
KR200472061Y1 (en) 2011-08-26 2014-04-02 보스핸드 엔터프라이즈 인크. Package case for electronic device
CN103185849A (en) * 2011-12-28 2013-07-03 株式会社爱德万测试 Electronic device testing apparatus
JP2013137286A (en) * 2011-12-28 2013-07-11 Advantest Corp Electronic component testing device
KR101485433B1 (en) * 2013-07-01 2015-01-23 (주)티에스이 Insert and Apparatus for testing semiconductor package including the same
CN106955855A (en) * 2015-12-29 2017-07-18 泰克元有限公司 Separator for testing semiconductor element
KR20180024840A (en) * 2016-08-31 2018-03-08 세메스 주식회사 Apparatus for testing semiconductor devices
CN107797044A (en) * 2016-08-31 2018-03-13 细美事有限公司 For testing the device of semiconductor devices
KR101864939B1 (en) * 2016-08-31 2018-06-05 세메스 주식회사 Apparatus for testing semiconductor devices
KR20190055556A (en) * 2017-11-15 2019-05-23 주식회사 오킨스전자 Adapter and insert for semiconductor package, and method for manufacturing the same
KR102011787B1 (en) * 2017-11-15 2019-08-19 주식회사 오킨스전자 Adapter and insert for semiconductor package, and method for manufacturing the same
CN113687207A (en) * 2020-05-18 2021-11-23 新唐科技股份有限公司 Test board and method for mounting semiconductor integrated circuit
CN113687207B (en) * 2020-05-18 2023-09-12 新唐科技股份有限公司 Test board and method for mounting semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
US8179692B2 (en) Board having connection terminal
JP2010129505A (en) Ic socket and guide plate for ic socket
JP5500870B2 (en) Substrate with connection terminal and socket for electronic parts
US7898276B2 (en) Probe card with stacked substrate
JP5342422B2 (en) Semiconductor device and manufacturing method thereof
US20150123690A1 (en) Probe card
US20130231009A1 (en) Electrical component having an array of electrical contacts
JP2005322921A (en) Flip-chip semiconductor package for testing bumps and method of fabricating same
US9039425B2 (en) Electrical interconnect device
JP3692978B2 (en) Wiring board manufacturing method
CN106841710A (en) Probe receiver and probe card assembly
US8058888B2 (en) Test apparatus for electronic device package and method for testing electronic device package
US20080218188A1 (en) Jig for printed substrate inspection and printed substrate inspection apparatus
KR101369406B1 (en) Probe structure and electric tester having a probe structure
US7759795B2 (en) Printed circuit board having reliable bump interconnection structure, method of fabricating the same, and semiconductor package using the same
JP5666366B2 (en) Manufacturing method of semiconductor device
JP2013089464A (en) Ic socket
JP2002270320A (en) Socket for semiconductor package
JP4704404B2 (en) Semiconductor device and manufacturing method thereof
JP5276430B2 (en) Socket for electrical parts
JP2014154265A (en) Socket body and ic socket
JP2011180019A (en) Apparatus for measuring semiconductor, and pitch conversion tool for the same
KR101173948B1 (en) Probe structure
JP4512407B2 (en) Operation test method of semiconductor device
JP4359193B2 (en) Spiral contactor and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120207